[go: up one dir, main page]

KR101749762B1 - 칩 보유 지지용 테이프, 칩 형상 워크의 보유 지지 방법, 칩 보유 지지용 테이프를 사용한 반도체 장치의 제조 방법, 및 칩 보유 지지용 테이프의 제조 방법 - Google Patents

칩 보유 지지용 테이프, 칩 형상 워크의 보유 지지 방법, 칩 보유 지지용 테이프를 사용한 반도체 장치의 제조 방법, 및 칩 보유 지지용 테이프의 제조 방법 Download PDF

Info

Publication number
KR101749762B1
KR101749762B1 KR1020100134415A KR20100134415A KR101749762B1 KR 101749762 B1 KR101749762 B1 KR 101749762B1 KR 1020100134415 A KR1020100134415 A KR 1020100134415A KR 20100134415 A KR20100134415 A KR 20100134415A KR 101749762 B1 KR101749762 B1 KR 101749762B1
Authority
KR
South Korea
Prior art keywords
chip
adhesive layer
pressure
sensitive adhesive
tape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020100134415A
Other languages
English (en)
Other versions
KR20110074703A (ko
Inventor
슈헤이 무라따
다께시 마쯔무라
고지 미즈노
후미떼루 아사이
Original Assignee
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛토덴코 가부시키가이샤 filed Critical 닛토덴코 가부시키가이샤
Publication of KR20110074703A publication Critical patent/KR20110074703A/ko
Application granted granted Critical
Publication of KR101749762B1 publication Critical patent/KR101749762B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/12—Interconnection of layers using interposed adhesives or interposed materials with bonding properties
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • C09J7/22—Plastics; Metallised plastics
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • C09J7/38—Pressure-sensitive adhesives [PSA]
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/40—Adhesives in the form of films or foils characterised by release liners
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/20—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive itself
    • C09J2301/208—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive itself the adhesive layer being constituted by at least two or more adjacent or superposed adhesive layers, e.g. multilayer adhesive
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/30—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier
    • C09J2301/312—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier parameters being the characterizing feature
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/50—Additional features of adhesives in the form of films or foils characterized by process specific features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24322—Composite web or sheet
    • Y10T428/24331—Composite web or sheet including nonapertured component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24777—Edge feature
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)
  • Adhesive Tapes (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Die Bonding (AREA)

Abstract

칩 형상 워크의 부착 박리를 용이하게 하는 칩 보유 지지용 테이프를 제공하는 것이다. 기재 상에 점착제층이 형성된 구성을 갖고 있고, 점착제층은 칩 형상 워크를 부착하는 칩 형상 워크 부착 영역과, 마운트 프레임을 부착하는 프레임 부착 영역을 갖고, 프레임 부착 영역에 마운트 프레임을 부착하여 사용하는 칩 보유 지지용 테이프이며, 점착제층에 있어서, 프레임 부착 영역에서의 실리콘 미러 웨이퍼에 대한 180도 박리 점착력이, 측정 온도 23±3℃, 인장 속도 300mm/분의 조건하에서, 칩 형상 워크 부착 영역에서의 실리콘 미러 웨이퍼에 대한 180도 박리 점착력의 5배 이상인 칩 보유 지지용 테이프이다.

Description

칩 보유 지지용 테이프, 칩 형상 워크의 보유 지지 방법, 칩 보유 지지용 테이프를 사용한 반도체 장치의 제조 방법, 및 칩 보유 지지용 테이프의 제조 방법 {TAPE FOR CHIP SUPPORT, METHOD FOR SUPPORTING CHIP SHAPE WORK, METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE USING TAPE FOR CHIP SUPPORT, AND METHOD FOR MANUFACTURING TAPE FOR CHIP SUPPORT}
본 발명은 칩 보유 지지용 테이프, 칩 형상 워크의 보유 지지 방법, 칩 보유 지지용 테이프를 사용한 반도체 장치의 제조 방법, 및 칩 보유 지지용 테이프의 제조 방법에 관한 것이다.
종래, 반도체 장치의 제조 방법으로서, 다이싱 필름에 고정된 반도체 웨이퍼를 복수개의 반도체 칩으로 다이싱하는 공정과, 반도체 칩을 다이싱 필름으로부터 픽업하는 공정과, 픽업한 반도체 칩을 기판 등의 피착체에 다이 본드하는 공정을 구비하는 제조 방법이 알려져 있다.
또한, 최근에는 상기 다이싱 필름 대신에, 다이싱 필름 상에 다이 본드 필름이 적층된 다이싱ㆍ다이 본드 필름이 사용되는 경우도 있다. 이 경우, 다이싱 공정에서는 다이 본드 필름과 함께, 반도체 웨이퍼가 절단되고, 픽업 공정에서는 다이 본드 필름이 부착된 반도체 칩으로서 픽업되고, 다이 본드 공정에서는 이 다이 본드 필름을 개재하여 반도체 칩이 피착체에 다이 본드된다.
한편, 픽업한 반도체 칩을 피착체에 다이 본드하지 않고, 일단 보관하는 경우가 있다. 칩 형상 워크를 보관하는 경우, 종래, 범용되고 있는 다이싱 필름 등의 점착 테이프에 반도체 칩이 부착되어 보유 지지되어, 보관된다.
그러나, 다이 본드 필름이 부착된 반도체 칩을 점착 테이프에 부착하여 보유 지지하는 경우, 다이 본드 필름과 점착 테이프의 점착성이 지나치게 강하여, 보유 지지한 다이 본드 필름이 부착된 반도체 칩을 재박리할 수 없거나, 장시간 보유 지지하였을 때에 경시적으로 접착력이 상승하여, 재박리가 곤란해지는 경우가 있었다.
따라서, 종래, 외주부에 점착제층이 표출되고, 외주부의 내측인 중앙부에 기재 필름이 표출되어 이루어지는 다이 소트용 시트가 제안되어 있다(예를 들어, 특허문헌 1 참조). 특허문헌 1에 기재된 다이 소트용 시트는, 기재 필름에 다이 본드 필름이 부착된 반도체 칩을 가접착하고자 하는 것이다.
그러나, 상기 다이 소트용 시트는, 점착력을 갖지 않는 기재 필름에 다이 본드 필름이 부착된 반도체 칩을 가접착하고자 하는 것이기 때문에, 반도체 칩에 부착되어 있는 다이 본드 필름에 어느 정도의 점착력을 갖게 할 필요가 있어, 다이 본드 필름을 구성하는 재료의 선택의 여지를 좁히는 것이 되었다. 또한, 상온에서 점착력이 약한 다이 본드 필름인 경우에는, 가접착시키기 위하여 가온하지 않으면 안되어, 제조 공정이 복잡화된다고 하는 문제가 있었다.
또한, 상기의 반도체 장치의 제조 방법에 있어서, 다이싱ㆍ다이 본드 필름이 아니라 다이싱 필름을 사용하는 경우, 픽업되는 반도체 칩은, 다이 본드 필름이 부착되어 있지 않아 점착력을 갖지 않기 때문에, 상기 다이 소트용 시트를 사용할 수 없었다.
일본 특허 공개 제2008-100755호 공보
본 발명은 상술한 과제를 감안하여 이루어진 것이며, 그 목적은 칩 형상 워크의 부착 박리를 용이하게 하는 칩 보유 지지용 테이프, 당해 칩 형상 워크의 보유 지지 방법, 당해 칩 보유 지지용 테이프를 사용한 반도체 장치의 제조 방법, 및 당해 칩 보유 지지용 테이프의 제조 방법을 제공하는 데에 있다.
본원 발명자들은 상기 종래의 문제점을 해결하기 위하여, 칩 보유 지지용 테이프에 대하여 검토하였다. 그 결과, 마운트 프레임을 부착하는 프레임 부착 영역에서의 실리콘 미러 웨이퍼에 대한 180도 박리 점착력이, 측정 온도 23±3℃, 인장 속도 300mm/분의 조건하에서, 칩 형상 워크를 부착하는 칩 형상 워크 부착 영역에서의 실리콘 미러 웨이퍼에 대한 180도 박리 점착력의 5배 이상으로 함으로써 적합하게 칩 형상 워크를 부착 박리할 수 있는 것을 발견하고, 본 발명을 완성시키기에 이르렀다.
즉, 본 발명은, 이하와 같은 것을 제공한다.
(1) 기재 상에 점착제층이 형성된 구성을 갖고 있고, 상기 점착제층은 칩 형상 워크를 부착하는 칩 형상 워크 부착 영역과, 마운트 프레임을 부착하는 프레임 부착 영역을 갖고, 상기 프레임 부착 영역에 마운트 프레임을 부착하여 사용하는 칩 보유 지지용 테이프이며,
상기 점착제층에 있어서, 상기 프레임 부착 영역에서의 실리콘 미러 웨이퍼에 대한 180도 박리 점착력이, 측정 온도 23±3℃, 인장 속도 300mm/분의 조건하에서, 상기 칩 형상 워크 부착 영역에서의 실리콘 미러 웨이퍼에 대한 180도 박리 점착력의 5배 이상인 것을 특징으로 하는 칩 보유 지지용 테이프.
(1)의 구성에 따르면, 프레임 부착 영역에서의 박리 점착력이, 상기 조건하에서 칩 형상 워크 부착 영역에서의 박리 점착력의 5배 이상이기 때문에, 점착력이 비교적 강한 프레임 부착 영역에서는 견고하게 마운트 프레임을 부착할 수 있음과 함께, 점착력이 비교적 약한 칩 형상 워크 부착 영역에서는 부착 박리 가능하게 칩 형상 워크를 부착하는 것이 가능하게 된다.
특히, (1)의 구성에 따르면, 칩 형상 워크 부착 영역은, 어느 정도의 약한 점착력을 갖고 있기 때문에, 점착력을 갖는 수지층(예를 들어, 다이 본드 필름)이 부착되어 있지 않은 칩 형상 워크(예를 들어, 반도체 칩)라도, 실온 또는 보관시의 온도에 있어서 점착력을 거의 발휘하지 않는 수지층을 갖는 칩 형상 워크라도 부착할 수 있다.
또한, 본 발명에 있어서, 칩 형상 워크란, 점착력을 갖는 수지층을 가진 칩 형상 워크와, 수지층이 없는 칩 형상 워크의 양쪽을 포함한다.
(2) 상기 (1) 기재의 칩 보유 지지용 테이프이며,
상기 칩 형상 워크 부착 영역에서의 점착제층의 실리콘 미러 웨이퍼에 대한 180도 박리 점착력이, 측정 온도 23±3℃, 인장 속도 300mm/분의 조건하에서, 0.01 내지 0.1N/20mm 테이프 폭인 것이 바람직하다.
(2)의 구성에 따르면, 칩 형상 워크 부착 영역에서의 점착제층의 점착력이, 상기 조건하에서 0.01N/20mm 테이프 폭 이상이기 때문에, 칩 형상 워크가 확실하게 부착하여 탈락하는 것을 방지할 수 있다. 또한, 0.1N/20mm 테이프 폭 이하이기 때문에, 박리시에 가열이나 방사선의 조사 등의 조작을 하지 않고 박리하는 것이 가능하게 된다.
(3) 상기 (1) 또는 (2) 기재의 칩 보유 지지용 테이프이며,
상기 칩 형상 워크 부착 영역에서의 점착제층의 영률이 3MPa 이상인 것이 바람직하다.
(3)의 구성에 따르면, 칩 형상 워크 부착 영역에서의 점착제층의 영률이 3MPa 이상이기 때문에, 칩 형상 워크와 점착제층의 밀착이 지나치게 강해지지 않아, 칩 형상 워크를 용이하게 박리할 수 있다.
(4) 상기 (1) 내지 (3) 중 어느 하나의 칩 보유 지지용 테이프이며,
상기 칩 보유 지지용 테이프는 기재와, 상기 기재 상에 형성된 방사선 경화형 점착제층을 갖고 있고,
상기 칩 형상 워크 부착 영역은 방사선 조사에 의한 경화에 의해 점착력이 저하되어 형성된 것이 바람직하다.
(4)의 구성에 따르면, 칩 형상 워크 부착 영역은 방사선 조사에 의한 경화에 의해 점착력이 저하되어 형성된 것이기 때문에, 가교 밀도가 높고, 점착제층을 구성하는 중합체의 미세한 움직임이 억제되어 있다. 따라서, 장기간에 걸쳐 칩 형상 워크의 표면에 부착하여도 밀착성의 상승이 적고, 칩 형상 워크를 장기간(예를 들어, 1개월) 부착한 상태로 한 후에도 용이하게 박리할 수 있다. 또한, 방사선 조사량에 따라서 칩 형상 워크 부착 영역의 점착력을 설정할 수 있기 때문에, 원하는 점착력을 얻기 쉽다.
(5) 상기 (1) 내지 (3) 중 어느 하나의 칩 보유 지지용 테이프이며,
상기 점착제층은 표면에 상기 프레임 부착 영역을 갖는 강점착제층과, 표면에 상기 칩 형상 워크 부착 영역을 갖는 약점착제층이, 기재 상에 양자가 적층되어 있지 않은 형태로 형성된 것이 바람직하다.
(6) 상기 (1) 내지 (3) 중 어느 하나의 칩 보유 지지용 테이프이며,
상기 점착제층은 강점착제층과, 상기 강점착제층면의 외주부를 노출시키는 형태로 상기 강점착제층 상에 적층된 약점착제층을 갖고,
상기 강점착제층의 노출되어 있는 부위는, 상기 프레임 부착 영역에 상당하고,
상기 약점착제층은, 그 표면이 상기 칩 형상 워크 부착 영역에 상당하는 것이 바람직하다.
(7) 상기 (1) 내지 (3) 중 어느 하나의 칩 보유 지지용 테이프이며,
상기 점착제층은 약점착제층과, 상기 약점착제층면의 중앙부를 노출시키는 형태로 상기 약점착제층 상에 적층된 강점착제층을 갖고,
상기 강점착제층은, 그 표면이 상기 프레임 부착 영역에 상당하고,
상기 약점착제층의 노출되어 있는 부위는, 상기 칩 형상 워크 부착 영역에 상당하는 것이 바람직하다.
또한, 본 발명은 이하와 같은 것을 제공한다.
(8) 다이싱에 의해 형성된 칩 형상 워크의 보유 지지 방법이며,
상기 (1) 내지 (7) 중 어느 하나의 칩 보유 지지용 테이프의 프레임 부착 영역에 마운트 프레임을 부착하는 공정과,
칩 보유 지지용 테이프의 칩 형상 워크 부착 영역에 다이싱에 의해 형성된 칩 형상 워크를 부착하는 공정을 구비하는 것을 특징으로 하는 칩 형상 워크의 보유 지지 방법.
(8)의 구성에 따르면, 칩 보유 지지용 테이프의 프레임 부착 영역에 마운트 프레임을 부착하여 고정하고, 칩 보유 지지용 테이프의 칩 형상 워크 부착 영역에 다이싱에 의해 형성된 칩 형상 워크를 부착함으로써, 예를 들어 다이싱에 의해 형성된 칩 형상 워크를, 일단 보관해 둘 수 있다. 또한, 보관해 둔 칩 형상 워크는, 필요에 따라서 반도체 장치의 제조 등에 사용할 수 있다.
또한, 본 발명은 이하와 같은 것을 제공한다.
(9) 상기 (1) 내지 (8) 중 어느 하나의 칩 보유 지지용 테이프를 사용한 반도체 장치의 제조 방법이며,
워크를 다이싱하는 공정과,
다이싱에 의해 형성된 칩 형상 워크를 상기 칩 보유 지지용 테이프의 상기 칩 형상 워크 부착 영역에 부착하는 공정과,
상기 칩 보유 지지용 테이프에 부착된 상기 칩 형상 워크를 박리하는 박리 공정과,
박리한 상기 칩 형상 워크를 피착체에 고정하는 공정을 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법.
(9)의 구성에 따르면, 다이싱에 의해 형성된 칩 형상 워크를 칩 보유 지지용 테이프의 칩 형상 워크 부착 영역에 부착하여 보유 지지해 둘 수 있다. 그리고, 사용하는 단계에서, 칩 보유 지지용 테이프로부터 칩 형상 워크를 박리하여 피착체에 고정한다. 따라서, 예를 들어 픽업 공정에 있어서, 픽업되지 않고 남은 소량의 칩 형상 워크를, 일단 칩 보유 지지용 테이프에 모아서 보유 지지하여 보관해 두고, 그 후, 보관한 칩 형상 워크를 반도체 장치의 제조에 사용하는 것이 가능하게 된다. 그 결과, 칩 형상 워크를 보관할 때에 공간 절약화하는 것이 가능하게 된다.
(10) 상기 (9)의 반도체 장치의 제조 방법이며,
상기 박리 공정은, 상기 칩 형상 워크 부착 영역의 점착력을 저하시키지 않고, 상기 칩 형상 워크를 박리하는 공정인 것이 바람직하다.
(10)의 구성에 따르면, 칩 형상 워크 부착 영역의 점착력을 저하시키지 않고, 칩 형상 워크를 박리하기 때문에 제조 공정을 간략화할 수 있다.
또한, 본 발명은 이하와 같은 것을 제공한다.
(11) 상기 (4)의 칩 보유 지지용 테이프의 제조 방법이며,
방사선 경화형 점착제층을 형성하는 점착제층 형성 공정과,
상기 방사선 경화형 점착제층의 일부에 방사선을 조사하여 경화시켜, 경화에 의해 점착력이 저하한 칩 형상 워크 부착 영역과, 경화하지 않아 점착력이 저하되어 있지 않은 프레임 부착 영역을 형성하는 방사선 조사 공정을 구비하는 것을 특징으로 하는 칩 보유 지지용 테이프의 제조 방법.
(11)의 구성에 따르면, 방사선을 조사하여 경화시켜, 경화에 의해 점착력이 저하한 칩 형상 워크 부착 영역과, 경화하지 않아 점착력이 저하되어 있지 않은 프레임 부착 영역을 형성하기 때문에, 방사선 조사량에 따라서 칩 형상 워크 부착 영역의 점착력을 설정할 수 있어, 원하는 점착력을 얻기 쉽다. 또한, 방사선의 조사에 의해 점착력에 차이를 둘 수 있기 때문에, 간편하게 칩 보유 지지용 테이프를 제조할 수 있다.
(12) 상기 (11)의 칩 보유 지지용 테이프의 제조 방법이며,
기재 상에 적층된 방사선 경화형 점착제층의 프레임 부착 영역에 대응하는 부위에, 방사선 차광 기능을 갖는 방사선 차광층을 형성하는 방사선 차광층 형성 공정을 더 구비하고,
상기 방사선 조사 공정은, 상기 기재면측으로부터 방사선을 조사하여 칩 형상 워크 부착 영역에 대응하는 부위의 방사선 경화형 점착제층을 경화시켜, 경화에 의해 점착력이 저하한 칩 형상 워크 부착 영역과, 경화하지 않아 점착력이 저하되어 있지 않은 프레임 부착 영역을 형성하는 공정인 것이 바람직하다.
(13) 상기 (12)의 칩 보유 지지용 테이프의 제조 방법이며,
상기 방사선 차광층 형성 공정은, 상기 방사선 차광층을 인쇄법을 이용하여 형성하는 공정인 것이 바람직하다.
도 1의 (a)는 본 발명의 제1 실시 형태에 관한 칩 보유 지지용 테이프를 도시하는 단면 모식도이고, (b)는 그의 평면도.
도 2는 본 발명의 제1 실시 형태에 관한 다이싱ㆍ다이 본드 필름을 도시하는 단면 모식도.
도 3은 본 발명의 제1 실시 형태에 관한 반도체 장치를 도시하는 단면 모식도.
도 4는 본 발명의 제2 실시 형태에 관한 칩 보유 지지용 테이프를 도시하는 단면 모식도.
도 5는 본 발명의 제3 실시 형태에 관한 칩 보유 지지용 테이프를 도시하는 단면 모식도.
도 6은 본 발명의 제4 실시 형태에 관한 칩 보유 지지용 테이프를 도시하는 단면 모식도.
이하, 본 발명의 실시 형태에 대하여 설명한다.
[제1 실시 형태]
도 1의 (a)는 본 발명의 제1 실시 형태에 관한 칩 보유 지지용 테이프를 도시하는 단면 모식도이고, 도 1의 (b)는 그의 평면도이다. 도 1의 (a)에 도시한 바와 같이, 칩 보유 지지용 테이프(10)는, 기재(12)의 외주를 따라서 방사선 차광 기능을 갖는 인쇄층(20)이 형성되어 있고, 또한 점착제층(14)이, 인쇄층(20)이 형성되어 있지 않은 기재(12) 및 인쇄층(20) 상에 적층되어 구성되어 있다.
기재(12)는 칩 보유 지지용 테이프(10)의 강도 모체가 되는 것이다. 기재(12)의 재질로서는, 예를 들어 저밀도 폴리에틸렌, 직쇄상 폴리에틸렌, 중밀도 폴리에틸렌, 고밀도 폴리에틸렌, 초저밀도 폴리에틸렌, 랜덤 공중합 폴리프로필렌, 블록 공중합 폴리프로필렌, 호모폴리프롤렌, 폴리부텐, 폴리메틸펜텐 등의 폴리올레핀, 에틸렌-아세트산 비닐 공중합체, 아이오노머 수지, 에틸렌-(메트)아크릴산 공중합체, 에틸렌-(메트)아크릴산 에스테르 공중합체, 에틸렌-부텐 공중합체, 에틸렌-헥센 공중합체, 폴리우레탄, 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트 등의 폴리에스테르, 폴리카르보네이트, 폴리이미드, 폴리에테르에테르케톤, 폴리이미드, 폴리에테르이미드, 폴리아미드, 전체 방향족 폴리아미드, 폴리페닐술피드, 아라미드(종이), 유리, 유리 섬유, 불소 수지, 폴리염화비닐, 폴리염화비닐리덴, 셀룰로오스계 수지, 실리콘 수지, 금속(박), 종이 등을 들 수 있다.
기재(12)의 표면은 인접하는 층과의 밀착성, 보유 지지성 등을 높이기 위하여, 관용적인 표면 처리, 예를 들어 크롬산 처리, 오존 폭로, 화염 폭로, 고압 전격 폭로, 이온화 방사선 처리 등의 화학적 또는 물리적 처리, 하도제(예를 들어, 후술하는 점착 물질)에 의한 코팅 처리를 실시할 수 있다. 기재(12)의 재질은 동종 또는 이종의 것을 적절하게 선택하여 사용할 수 있으며, 필요에 따라서 수종을 블렌드한 것을 사용할 수 있다. 또한, 기재(12)에는 대전 방지능을 부여하기 위하여, 상기의 기재(12) 상에 금속, 합금, 이들의 산화물 등으로 이루어지는 두께가 30 내지 500Å 정도인 도전성 물질의 증착층을 형성할 수 있다. 기재(12)는 단층 혹은 2종 이상의 복층이어도 된다. 또한, 기재(12)로서는 점착제층이 방사선 경화형 점착제층인 경우, X선, 자외선, 전자선 등의 방사선을 적어도 일부 투과하는 것을 사용하는 것이 적합하다.
기재(12)의 두께는 특별히 제한되지 않고 적절하게 결정할 수 있지만, 일반적으로는 5 내지 200㎛ 정도이다.
점착제층(14)은 평면에서 보아 외주를 따라서 프레임 부착 영역(16)을 갖고 있고, 평면에서 보아 중앙 부분에 칩 형상 워크 부착 영역(18)(이하, 칩 부착 영역(18)이라고도 함)을 갖고 있다. 프레임 부착 영역(16)은, 사용시에 마운트 프레임이 부착되는 영역이며, 칩 보유 지지용 테이프(10)를 마운트 프레임에 고정하기 위한 영역이다. 칩 부착 영역(18)은, 사용시에 개별 조각화된 다이 본드 필름이 부착된 반도체 칩(42), 또는 다이 본드 필름이 부착되어 있지 않은 반도체 칩(42)이 부착되는 영역이다. 제1 실시 형태에서는 인쇄층(20)이 형성되어 있는 부분에 대응하는 영역이 프레임 부착 영역(16)이고, 인쇄층(20)이 형성되어 있지 않은 부분에 대응하는 영역이 칩 부착 영역(18)에 상당한다.
점착제층(14)은 방사선 경화형 점착제를 포함하여 구성되어 있다. 방사선 경화형 점착제는, 방사선의 조사에 의해 가교도를 증대시켜 그 점착력을 용이하게 저하시킬 수 있다. 도 1의 (a) 및 도 1의 (b)에 도시하는 점착제층(14)에서는, 칩 부착 영역(18)이 방사선 조사에 의해 프레임 부착 영역(16)과의 사이에 점착력의 차가 형성되어 있다. 제1 실시 형태에서는 기재(12)면측(도 1의 (a) 중, 하측)으로부터 칩 보유 지지용 테이프(10)의 전체면에 방사선을 조사하면, 칩 부착 영역(18)에는 방사선이 도달하여 점착력이 저하한다. 한편, 프레임 부착 영역(16)에는 인쇄층(20)에 의해 방사선이 차광되기 때문에, 점착력은 저하하지 않는다. 따라서, 기재(12)면측으로부터 칩 보유 지지용 테이프(10)의 전체면에 방사선을 조사함으로써, 프레임 부착 영역(16)과 칩 부착 영역(18)의 점착력에 차를 형성할 수 있다. 경화하여, 점착력이 저하된 칩 부착 영역(18)에 다이 본드 필름이 부착된 칩 형상 워크가 부착되기 때문에, 점착제층(14)의 칩 부착 영역(18)과 다이 본드 필름의 계면은 픽업시에 용이하게 박리되는 성질을 갖는다. 한편, 방사선을 조사하고 있지 않은 프레임 부착 영역(16)은 충분한 점착력을 갖고 있어, 마운트 프레임에 칩 보유 지지용 테이프(10)를 견고하게 고정할 수 있다. 방사선으로서는, 예를 들어 자외선, 전자선 등을 예시할 수 있다.
점착제층(14)의 프레임 부착 영역(16)에서의 실리콘 미러 웨이퍼에 대한 점착력은, 칩 부착 영역(18)에서의 실리콘 미러 웨이퍼에 대한 점착력의 5배 이상이며, 바람직하게는 10배 이상이다. 프레임 부착 영역(16)에서의 박리 점착력이 칩 부착 영역(18)에서의 박리 점착력의 5배 이상이기 때문에, 점착력이 비교적 강한 프레임 부착 영역(16)에서는 견고하게 마운트 프레임을 부착할 수 있음과 함께, 점착력이 비교적 약한 칩 부착 영역(18)에서는 부착 박리 가능하게 반도체 칩(42)을 부착하는 것이 가능하게 된다.
점착제층(14)의 프레임 부착 영역(16)에서의 점착력은 0.2 내지 20N/20mm 테이프 폭인 것이 바람직하고, 0.3 내지 10N/20mm 테이프 폭인 것이 보다 바람직하다. 0.2N/20mm 테이프 폭 이상으로 함으로써, 마운트 프레임에 견고하게 고정할 수 있기 때문이다. 또한, 20N/20mm 테이프 폭 이하로 함으로써, 마운트 프레임에의 점착제의 잔류를 방지할 수 있기 때문이다.
점착제층(14)의 칩 부착 영역(18)에서의 점착력은 0.01 내지 0.1N/20nm 테이프 폭인 것이 바람직하고, 0.02 내지 0.08N/20mm 테이프 폭인 것이 보다 바람직하다. 점착제층(14)의 프레임 부착 영역(16) 및 칩 부착 영역(18)에서의 점착력은 JIS Z0237에 준하여 측정한 값이며, 실리콘 미러 웨이퍼에 부착한 후, 측정 온도 23±3℃에서, 점착제층(14)의 표면과 실리콘 미러 웨이퍼의 표면이 이루는 각 θ를 180°로 하고, 인장 속도 300mm/분으로 하여 점착 시트(10)를 박리한 경우의 값이다. 칩 부착 영역(18)에서의 점착력이 0.01N/20mm 테이프 폭 이상이면, 반도체 칩(42)이 확실하게 부착하여, 탈락하는 것을 방지할 수 있다. 또한, 0.1N/20mm 테이프 폭 이하이면, 박리시에 가열이나 방사선의 조사 등의 조작을 하지 않고 박리하는 것이 가능하게 된다.
점착제층(14)의 프레임 부착 영역(16)에서의 영률은 0.01 내지 2MPa인 것이 바람직하고, 0.05 내지 1MPa인 것이 보다 바람직하다.
점착제층(14)의 칩 부착 영역(18)에서의 영률은 3MPa 이상인 것이 바람직하고, 5MPa 이상인 것이 보다 바람직하다. 또한, 칩 부착 영역(18)에서의 영률은 1000MPa 이하인 것이 바람직하고, 100MPa 이하인 것이 보다 바람직하다. 칩 부착 영역(18)에서의 영률이 3MPa 이상이면, 칩을 용이하게 박리할 수 있기 때문이다. 또한, 칩 부착 영역(18)에서의 영률이 1000MPa 이하이면, 칩을 용이하게 고정할 수 있기 때문이다.
또한, 본 발명에 있어서, 영률은 JIS K 7127에 따라서, 길이 100mm, 폭 50mm의 직사각형으로 절단한 시험편을 사용하여, 측정시 온도 23±3℃, 측정시 습도 50±10％Rh, 인장 속도 50mm/분의 조건하에서 측정되는 값을 말한다.
점착제층(14)의 프레임 부착 영역(16)에서의 전단 접착력은 0.01 내지 10MPa인 것이 바람직하고, 0.1 내지 5MPa인 것이 보다 바람직하다. 0.01MPa 이상이면 익스팬드시에 프레임으로부터 테이프가 박리되기 어렵고, 10MPa 이하이면 사용 후에 용이하게 테이프를 프레임으로부터 박리할 수 있기 때문이다.
점착제층(14)의 프레임 부착 영역(16)에서의 정하중 박리 속도는 20mm/시간 이하가 바람직하고, 10mm/시간 이하가 보다 바람직하다. 테이프의 단부가 말려 프레임으로부터 탈락하는 것을 방지할 수 있기 때문이다. 본 발명에 있어서, 정하중 박리 속도는, 길이 100mm, 폭 20mm의 직사각형으로 절단한, 칩 보유 지지용 테이프(10)의 프레임 부착 영역(인쇄가 실시되어 있는 부분)이 부착된 SUS304BA판을, 칩 보유 지지용 테이프(10)가 하면으로 되도록 수평하게 보유 지지한 상태에서, 칩 보유 지지용 테이프(10)의 일단부에 2g의 추를 90˚방향(연직 방향)으로 설치하였을 때의 박리되는 속도를 말한다.
상기 방사선 경화형 점착제는, 탄소-탄소 이중 결합 등의 방사선 경화성의 관능기를 갖고, 또한 점착성을 나타내는 것을 특별히 제한없이 사용할 수 있다. 또한, 방사선 경화형 점착제로서는, 예를 들어 아크릴계 점착제, 고무계 점착제 등의 일반적인 감압성 점착제에, 방사선 경화성의 단량체 성분이나 올리고머 성분을 배합한 첨가형의 방사선 경화형 점착제도 사용할 수 있다.
상기 감압성 점착제로서는, 반도체 웨이퍼나 유리 등의 오염을 방지해야 하는 전자 부품의 초순수나 알코올 등의 유기 용제에 의한 청정 세정성 등의 점에서, 아크릴계 중합체를 베이스 중합체로 하는 아크릴계 점착제가 바람직하다.
상기 아크릴계 중합체로서는, 예를 들어 (메트)아크릴산 알킬에스테르(예를 들어, 메틸에스테르, 에틸에스테르, 프로필에스테르, 이소프로필에스테르, 부틸에스테르, 이소부틸에스테르, s-부틸에스테르, t-부틸에스테르, 펜틸에스테르, 이소펜틸에스테르, 헥실에스테르, 헵틸에스테르, 옥틸에스테르, 2-에틸헥실에스테르, 이소옥틸에스테르, 노닐에스테르, 데실에스테르, 이소데실에스테르, 운데실에스테르, 도데실에스테르, 트리데실에스테르, 테트라데실에스테르, 헥사데실에스테르, 옥타데실에스테르, 에이코실에스테르 등의 알킬기의 탄소수 1 내지 30, 특히 탄소수 4 내지 18의 직쇄상 또는 분지쇄상의 알킬에스테르 등) 및 (메트)아크릴산 시클로알킬에스테르(예를 들어, 시클로펜틸에스테르, 시클로헥실에스테르 등) 중 1종 또는 2종 이상을 단량체 성분으로서 사용한 아크릴계 중합체 등을 들 수 있다. 그 중에서도 아크릴산-헥실에스테르, 아크릴산-헵틸에스테르, 아크릴산-옥틸에스테르, 아크릴산-2-에틸헥실에스테르, 아크릴산-이소옥틸에스테르, 아크릴산-노닐에스테르, 아크릴산-데실에스테르, 아크릴산-이소데실에스테르, 아크릴산-운데실에스테르, 아크릴산-도데실에스테르 등의 알킬기의 탄소수가 6 내지 12(특히 6 내지 10)인 (메트)아크릴산 알킬에스테르를 단량체 성분으로서 사용한 소수성 측쇄가 긴 중합체가 바람직하다. 소수성 측쇄가 긴 중합체를 사용함으로써, 칩 부착 영역(18)의 다이 본드 필름에의 상용성을 비교적 작게 할 수 있고, 압착한 칩 형상 워크를 박리하기 쉽게 할 수 있기 때문이다. 또한, (메트)아크릴산 에스테르란 아크릴산 에스테르 및/또는 메타크릴산 에스테르를 말하며, 본 발명의 (메트)는 모두 마찬가지의 의미이다.
상기 아크릴계 중합체는 응집력, 내열성 등의 개질을 목적으로 하여, 필요에 따라서 상기 (메트)아크릴산 알킬에스테르 또는 시클로알킬에스테르와 공중합 가능한 다른 단량체 성분에 대응하는 단위를 포함하여도 된다. 이와 같은 단량체 성분으로서, 예를 들어 아크릴산, 메타크릴산, 카르복시에틸(메트)아크릴레이트, 카르복시펜틸(메트)아크릴레이트, 이타콘산, 말레산, 푸마르산, 크로톤산 등의 카르복실기 함유 단량체; 무수 말레산, 무수 이타콘산 등의 산 무수물 단량체; (메트)아크릴산 2-히드록시에틸, (메트)아크릴산 2-히드록시프로필, (메트)아크릴산 4-히드록시부틸, (메트)아크릴산 6-히드록시헥실, (메트)아크릴산 8-히드록시옥틸, (메트)아크릴산 10-히드록시데실, (메트)아크릴산 12-히드록시라우릴, (4-히드록시메틸시클로헥실)메틸(메트)아크릴레이트 등의 히드록실기 함유 단량체; 스티렌술폰산, 알릴술폰산, 2-(메트)아크릴아미도-2-메틸프로판술폰산, (메트)아크릴아미도프로판술폰산, 술포프로필(메트)아크릴레이트, (메트)아크릴로일옥시나프탈렌술폰산 등의 술폰산기 함유 단량체; 2-히드록시에틸아크릴로일포스페이트 등의 인산기 함유 단량체; 아크릴아미드, 아크릴로니트릴 등을 들 수 있다. 이들 공중합 가능한 단량체 성분은 1종 또는 2종 이상을 사용할 수 있다. 단, 본 발명에 있어서, 상기 아크릴계 중합체는 극성기가 적은 것이 바람직하기 때문에, 이들 공중합 가능한 단량체는 사용하지 않거나, 전체 단량체 성분의 3중량％ 이하로 하는 것이 바람직하다. 또한, 이들 단량체 성분 중, 본 발명의 점착제층(14)을 구성하는 아크릴계 중합체는 단량체 성분으로서 아크릴산을 포함하지 않는 쪽이 바람직하다. 아크릴산은 다이 본드 필름에 물질 확산하여, 점착제층(14)과, 점착제층(14)에 부착되는 다이 본드 필름과의 경계면을 소실시켜 박리성을 저하시키는 경우가 있기 때문이다.
또한, 상기 아크릴계 중합체는, 가교시키기 위하여, 다관능성 단량체 등도 필요에 따라서 공중합용 단량체 성분으로서 포함할 수 있다. 이와 같은 다관능성 단량체로서, 예를 들어 헥산디올 디(메트)아크릴레이트, (폴리)에틸렌글리콜 디(메트)아크릴레이트, (폴리)프로필렌글리콜 디(메트)아크릴레이트, 네오펜틸글리콜 디(메트)아크릴레이트, 펜타에리트리톨 디(메트)아크릴레이트, 트리메틸올프로판 트리(메트)아크릴레이트, 펜타에리트리톨 트리(메트)아크릴레이트, 디펜타에리트리톨 헥사(메트)아크릴레이트, 에폭시 (메트)아크릴레이트, 폴리에스테르 (메트)아크릴레이트, 우레탄 (메트)아크릴레이트 등을 들 수 있다. 이들 다관능성 단량체도 1종 또는 2종 이상을 사용할 수 있다. 다관능성 단량체의 사용량은, 점착 특성 등의 점에서, 전체 단량체 성분의 30중량％ 이하가 바람직하다.
상기 아크릴계 중합체는, 단일 단량체 또는 2종 이상의 단량체 혼합물을 중합에 사용함으로써 얻을 수 있다. 중합은 용액 중합, 유화 중합, 괴상 중합, 현탁 중합 등의 어느 방식으로 행할 수도 있다. 청정한 피착체에의 오염 방지 등의 점에서, 저분자량 물질의 함유량이 작은 것이 바람직하다. 이와 같은 점에서 아크릴계 중합체의 수 평균 분자량은, 바람직하게는 30만 이상, 더욱 바람직하게는 40만 내지 300만 정도이다. 또한, 상기 수 평균 분자량은 GPC(겔 투과 크로마토그래피)에 의해 측정하여 얻어진 것을 말한다.
또한, 상기 점착제에는, 베이스 중합체인 아크릴계 중합체 등의 수 평균 분자량을 높이기 위하여, 외부 가교제를 적절하게 채용할 수도 있다. 외부 가교 방법의 구체적 수단으로서는, 폴리이소시아네이트 화합물, 에폭시 화합물, 아지리딘 화합물, 멜라민계 가교제 등의 소위 가교제를 첨가하여 반응시키는 방법을 들 수 있다. 외부 가교제를 사용하는 경우, 그 사용량은 가교해야 할 베이스 중합체와의 밸런스에 따라서, 나아가 점착제로서의 사용 용도에 따라서 적절하게 결정된다. 외부 가교제의 첨가량은, 상기 베이스 중합체 100중량부에 대하여 0.1 내지 20중량부가 바람직하고, 0.2 내지 10중량부가 보다 바람직하다. 점착제에는, 필요에 따라서 상기 성분 외에 각종 점착 부여제, 노화 방지제 등의 첨가제를 사용하여도 된다.
배합하는 상기 방사선 경화성의 단량체 성분으로서는, 예를 들어 우레탄 (메트)아크릴레이트, 트리메틸올프로판 트리(메트)아크릴레이트, 테트라메틸올메탄 테트라(메트)아크릴레이트, 펜타에리트리톨 트리(메트)아크릴레이트, 펜타에리트리톨 테트라(메트)아크릴레이트, 디펜타에리트리톨 모노히드록시펜타(메트)아크릴레이트, 디펜타에리트리톨 헥사(메트)아크릴레이트, 1,4-부탄디올 디(메트)아크릴레이트 등을 들 수 있다. 또한 방사선 경화성의 올리고머 성분은 우레탄계, 폴리에테르계, 폴리에스테르계, 폴리카르보네이트계, 폴리부타디엔계 등 여러가지의 올리고머를 들 수 있고, 그 분자량이 100 내지 30000 정도의 범위인 것이 적당하다. 방사선 경화성의 단량체 성분이나 올리고머 성분의 배합량은, 상기 점착제층의 종류에 따라서 점착제층의 점착력을 저하시킬 수 있는 양을 적절하게 결정할 수 있다. 일반적으로는, 점착제를 구성하는 아크릴계 중합체 등의 베이스 중합체 100중량부에 대하여, 예를 들어 1 내지 200중량부, 바람직하게는 5 내지 100중량부 정도이다.
또한, 방사선 경화형 점착제로서는, 상기 설명한 첨가형의 방사선 경화형 점착제 외에, 베이스 중합체로서 탄소-탄소 이중 결합을 중합체 측쇄 또는 주쇄 중 혹은 주쇄 말단에 갖는 것을 사용한 내재형의 방사선 경화형 점착제를 들 수 있다. 내재형의 방사선 경화형 점착제는, 저분자 성분인 올리고머 성분 등을 함유할 필요가 없거나, 또는 대부분은 함유하지 않기 때문에, 경시적으로 올리고머 성분 등이 점착제 내를 이동하지 않고, 안정된 층 구조의 점착제층을 형성할 수 있기 때문에 바람직하다.
상기 탄소-탄소 이중 결합을 갖는 베이스 중합체는 탄소-탄소 이중 결합을 갖고, 또한 점착성을 갖는 것을 특별히 제한없이 사용할 수 있다. 이와 같은 베이스 중합체로서는 아크릴계 중합체를 기본 골격으로 하는 것이 바람직하다. 아크릴계 중합체의 기본 골격으로서는, 상기 예시한 아크릴계 중합체를 들 수 있다.
상기 아크릴계 중합체에의 탄소-탄소 이중 결합의 도입법은 특별히 제한되지 않고, 여러가지 방법을 채용할 수 있지만, 탄소-탄소 이중 결합은 중합체 측쇄에 도입하는 것이 분자 설계가 용이하다. 예를 들어, 미리 아크릴계 중합체에 관능기를 갖는 단량체를 공중합한 후, 이 관능기와 반응할 수 있는 관능기 및 탄소-탄소 이중 결합을 갖는 화합물을, 탄소-탄소 이중 결합의 방사선 경화성을 유지한 채 축합 또는 부가 반응시키는 방법을 들 수 있다.
이들 관능기의 조합의 예로서는, 카르복실산기와 에폭시기, 카르복실산기와 아지리딜기, 히드록실기와 이소시아네이트기 등을 들 수 있다. 이들 관능기의 조합 중에서도 반응 추적의 용이성으로부터, 히드록실기와 이소시아네이트기의 조합이 적합하다. 또한, 이들 관능기의 조합에 의해, 상기 탄소-탄소 이중 결합을 갖는 아크릴계 중합체를 생성하는 조합이면, 관능기는 아크릴계 중합체와 상기 화합물의 어느 측에 있어도 되지만, 상기의 바람직한 조합에서는 아크릴계 중합체가 히드록실기를 갖고, 상기 화합물이 이소시아네이트기를 갖는 경우가 적합하다. 이 경우, 탄소-탄소 이중 결합을 갖는 이소시아네이트 화합물로서는, 예를 들어 메타크릴로일이소시아네이트, 2-메타크릴로일옥시에틸이소시아네이트, m-이소프로페닐-α,α-디메틸벤질이소시아네이트 등을 들 수 있다. 또한, 아크릴계 중합체로서는, 상기 예시된 히드록시기 함유 단량체나 2-히드록시에틸비닐에테르, 4-히드록시부틸비닐에테르, 디에틸렌글리콜 모노비닐에테르의 에테르계 화합물 등을 공중합한 것이 사용된다.
상기 내재형의 방사선 경화형 점착제는, 상기 탄소-탄소 이중 결합을 갖는 베이스 중합체(특히 아크릴계 중합체)를 단독으로 사용할 수 있지만, 특성을 악화시키지 않을 정도로 상기 방사선 경화성의 단량체 성분이나 올리고머 성분을 배합할 수도 있다. 방사선 경화성의 올리고머 성분 등은, 통상 베이스 중합체 100중량부에 대하여 100중량부의 범위 내이고, 바람직하게는 0 내지 50중량부의 범위이다. 본 발명에 있어서, 배합하는 상기 방사선 경화성의 단량체 성분 및/또는 올리고머 성분은, 점착제를 구성하는 베이스 중합체 100중량부에 대하여, 0 내지 100중량부가 바람직하고, 0 내지 80중량부가 보다 바람직하다. 방사선 경화성의 단량체 성분 및/또는 올리고머 성분을 배합함으로써, 방사선에 의한 경화를 촉진하여, 칩 부착 영역(18)의 점착력을 비교적 작게 할 수 있고, 압착한 칩 형상 워크를 박리하기 쉽게 할 수 있기 때문이다.
상기 방사선 경화형 점착제에는, 방사선 등에 의해 경화시키는 경우에는 광중합 개시제를 함유시키는 것이 바람직하다. 광중합 개시제로서는, 예를 들어 4-(2-히드록시에톡시)페닐(2-히드록시-2-프로필)케톤, α-히드록시-α,α'-디메틸아세토페논, 2-메틸-2-히드록시프로피오페논, 1-히드록시시클로헥실페닐케톤 등의 α-케톨계 화합물; 메톡시아세토페논, 2,2-디메톡시-2-페닐아세토페논, 2,2-디에톡시아세토페논, 2-메틸-1-[4-(메틸티오)-페닐]-2-모르폴리노프로판-1 등의 아세토페논계 화합물; 벤조인에틸에테르, 벤조인이소프로필에테르, 아니소인메틸에테르 등의 벤조인에테르계 화합물; 벤질디메틸케탈 등의 케탈계 화합물; 2-나프탈렌술포닐 클로라이드 등의 방향족 술포닐 클로라이드계 화합물; 1-페논-1,1-프로판디온-2-(o-에톡시카르보닐)옥심 등의 광 활성 옥심계 화합물; 벤조페논, 벤조일벤조산, 3,3'-디메틸-4-메톡시벤조페논 등의 벤조페논계 화합물; 티오크산톤, 2-클로로티오크산톤, 2-메틸티오크산톤, 2,4-디메틸티오크산톤, 이소프로필티오크산톤, 2,4-디클로로티오크산톤, 2,4-디에틸티오크산톤, 2,4-디이소프로필티오크산톤 등의 티오크산톤계 화합물; 캄포퀴논; 할로겐화 케톤; 아실포스핀옥시드; 아실포스포네이트 등을 들 수 있다. 광중합 개시제의 배합량은, 점착제를 구성하는 아크릴계 중합체 등의 베이스 중합체 100중량부에 대하여, 예를 들어 0.05 내지 20중량부 정도이다.
또한, 방사선 경화형 점착제로서는, 예를 들어 일본 특허 공개 소60-196956호 공보에 개시되어 있는, 불포화 결합을 2개 이상 갖는 부가 중합성 화합물, 에폭시기를 갖는 알콕시실란 등의 광중합성 화합물과, 카르보닐 화합물, 유기 황 화합물, 과산화물, 아민, 오늄염계 화합물 등의 광중합 개시제를 함유하는 고무계 점착제나 아크릴계 점착제 등을 들 수 있다.
점착제층(14)의 두께는 특별히 한정되지 않지만, 칩 형상 워크의 고정 보유 지지의 점에서 1 내지 50㎛ 정도가 바람직하고, 보다 바람직하게는 2 내지 30㎛, 더욱 바람직하게는 5 내지 25㎛이다.
인쇄층(20)은 방사선 차광 기능을 갖는 재료를 포함하여 구성되어 있다. 본 발명에 있어서, 방사선 차광 기능이란 가시광선뿐만 아니라, X선, 자외선, 전자선 등을 포함하는 방사선(특히 방사선 경화형 점착제를 경화시키기 위한 광중합 개시제를 활성화 가능한 방사선)의 투과량을 감소시키는 기능을 말한다. 방사선 차광 기능을 갖는 재료로서는, 방사선(특히, 방사선 경화형 점착제층 중의 광중합 개시제를 활성화 가능한 방사선)의 투과를 완전하게 차단하는 것이 보다 적합하지만, 방사선(특히, 방사선 경화형 점착제층 중의 광중합 개시제를 활성화 가능한 방사선)의 투과율을 50％ 이하(특히 10％ 이하)로 할 수 있는 것이 적합하다. 따라서, 인쇄층(20)에 의해, 기재(12)측으로부터 방사선을 조사하여도 점착제층(14)으로서의 방사선 경화형 점착제층에서의 프레임 부착 영역에서의 180도 박리 점착력의 저하를 억제 또는 방지할 수 있고, 점착제층(14)에서의 칩 형상 워크 부착 영역에서의 180도 박리 점착력과, 프레임 부착 영역에서의 180도 박리 점착력의 비를 컨트롤할 수 있다. 또한, 기재(12)측으로부터 방사선을 조사한 후의 점착제층(14)의 프레임 부착 영역에서의 180도 박리 점착력으로서는, 박리 각도: 180°, 측정 온도: 23±3℃, 인장 속도: 300mm/분, 피착체: 실리콘 미러 웨이퍼의 조건하에서, 방사선 조사 전의 180도 박리 점착력에 대하여 50％ 이상(특히 80％ 이상, 그 중에서도 90％ 이상)의 크기를 갖고 있고, 0.2 내지 20N/20mm의 범위에 있는 것이 바람직하다. 방사선 차광 기능을 갖는 재료로서는, 광중합 개시제의 종류에 따라서 적절하게 선택하는 것이 바람직하다. 구체적으로는, 방사선 차광 기능을 갖는 재료로서는 특별히 한정되지 않지만, 예를 들어 CeO2, TiO2, ZnO, Fe2O3, V2O5, PbO 등의 자외선 흡수성을 갖는 무기물을 함유하는 잉크나, 알루미늄 증착 PET 필름(알루미늄 증착 폴리에틸렌테레프탈레이트 필름) 등을 들 수 있다. 인쇄층(20)의 두께는 특별히 한정되지 않지만, 통상 50㎛ 이하(예를 들어 0.05 내지 50㎛), 바람직하게는 0.05 내지 10㎛, 더욱 바람직하게는 0.1 내지 2㎛ 정도이다.
칩 보유 지지용 테이프(10)는, 칩 부착 영역(18)이 점착력을 갖기 때문에, 다이싱 필름을 사용하여 개별 조각화된 반도체 칩(다이 본드 필름 등의 수지층이 이면에 형성되어 있지 않은 반도체 칩)를 박리 가능한 상태로 보유 지지하기 위하여 사용할 수 있다. 또한, 개별 조각화하기 전의 실리콘 웨이퍼(예를 들어, 이면이 연삭된 실리콘 웨이퍼나, 이면 연삭 후에 폴리시된 실리콘 웨이퍼 등)에 대해서도 사용할 수 있다.
또한, 칩 보유 지지용 테이프(10)는, 예를 들어 다이싱ㆍ다이 본드 필름을 사용하여 개별 조각화된 다이 본드 필름이 부착된 반도체 칩을 박리 가능한 상태로 보유 지지하기 위하여 사용할 수도 있다. 따라서, 이어서, 칩 보유 지지용 테이프에 부착되는 다이싱ㆍ다이 본드 필름에 대하여 설명하기로 한다.
(다이싱ㆍ다이 본드 필름)
도 2는, 본 발명의 제1 실시 형태에 관한 다이싱ㆍ다이 본드 필름을 도시하는 단면 모식도이다. 도 2에 도시한 바와 같이, 다이싱ㆍ다이 본드 필름(30)은 다이싱 필름(32) 상에 다이 본드 필름(34)이 적층된 구성을 갖는다. 다이싱 필름(32)은 기재(36) 상에 점착제층(38)을 적층하여 구성되어 있고, 다이 본드 필름(34)은 점착제층(38) 상에 형성되어 있다. 또한, 다이싱ㆍ다이 본드 필름(30)을 구성하는 다이싱 필름(32)에 대해서는, 종래 공지된 것을 사용할 수 있기 때문에, 여기에서의 상세한 설명은 생략하기로 한다.
다이 본드 필름(34)을 구성하는 접착제 조성물로서는, 예를 들어 열가소성 수지와 열경화성 수지를 병용한 것을 들 수 있다. 상기 열가소성 수지로서는 천연 고무, 부틸 고무, 이소프렌 고무, 클로로프렌 고무, 에틸렌-아세트산 비닐 공중합체, 에틸렌-아크릴산 공중합체, 에틸렌-아크릴산 에스테르 공중합체, 폴리부타디엔 수지, 폴리카르보네이트 수지, 열가소성 폴리이미드 수지, 6-나일론이나 6,6-나일론 등의 폴리아미드 수지, 페녹시 수지, 아크릴 수지, PET나 PBT 등의 포화 폴리에스테르 수지, 폴리아미드이미드 수지, 또는 불소 수지 등을 들 수 있다. 이들 열가소성 수지는 단독으로 또는 2종 이상을 병용하여 사용할 수 있다. 이들 열가소성 수지 중, 이온성 불순물이 적고 내열성이 높으며, 반도체 소자의 신뢰성을 확보할 수 있는 아크릴 수지가 특히 바람직하다.
상기 아크릴 수지로서는, 특별히 한정되는 것이 아니며, 탄소수 30 이하, 특히 탄소수 4 내지 18의 직쇄 혹은 분지의 알킬기를 갖는 아크릴산 또는 메타크릴산의 에스테르 중 1종 또는 2종 이상을 성분으로 하는 중합체 등을 들 수 있다. 상기 알킬기로서는, 예를 들어 메틸기, 에틸기, 프로필기, 이소프로필기, n-부틸기, t-부틸기, 이소부틸기, 아밀기, 이소아밀기, 헥실기, 헵틸기, 시클로헥실기, 2-에틸헥실기, 옥틸기, 이소옥틸기, 노닐기, 이소노닐기, 데실기, 이소데실기, 운데실기, 라우릴기, 트리데실기, 테트라데실기, 스테아릴기, 옥타데실기, 또는 도데실기 등을 들 수 있다.
또한, 상기 중합체를 형성하는 다른 단량체로서는, 특별히 한정되는 것이 아니며, 예를 들어 아크릴산, 메타크릴산, 카르복시에틸아크릴레이트, 카르복실펜틸아크릴레이트, 이타콘산, 말레산, 푸마르산 혹은 크로톤산 등과 같은 카르복실기 함유 단량체, 무수 말레산 혹은 무수 이타콘산 등과 같은 산 무수물 단량체, (메트)아크릴산 2-히드록시에틸, (메트)아크릴산 2-히드록시프로필, (메트)아크릴산 4-히드록시부틸, (메트)아크릴산 6-히드록시헥실, (메트)아크릴산 8-히드록시옥틸, (메트)아크릴산 10-히드록시데실, (메트)아크릴산 12-히드록시라우릴 혹은 (4-히드록시메틸시클로헥실)-메틸아크릴레이트 등과 같은 히드록실기 함유 단량체, 스티렌술폰산, 알릴술폰산, 2-(메트)아크릴아미도-2-메틸프로판술폰산, (메트)아크릴아미도프로판술폰산, 술포프로필(메트)아크릴레이트 혹은 (메트)아크릴로일옥시나프탈렌술폰산 등과 같은 술폰산기 함유 단량체, 또는 2-히드록시에틸아크릴로일포스페이트 등과 같은 인산기 함유 단량체를 들 수 있다.
상기 열경화성 수지의 배합 비율로서는, 100 내지 250℃의 조건하에서 가열하였을 때에 다이 본드 필름(34)이 열경화형으로서의 기능을 발휘하는 정도이면 특별히 한정되지 않지만, 일반적으로 5 내지 60중량％의 범위 내인 것이 바람직하고, 10 내지 50중량％의 범위 내인 것이 보다 바람직하다.
상기 열경화성 수지로서는 페놀 수지, 아미노 수지, 불포화 폴리에스테르 수지, 에폭시 수지, 폴리우레탄 수지, 실리콘 수지, 또는 열경화성 폴리이미드 수지 등을 들 수 있다. 이들 수지는 단독으로 또는 2종 이상을 병용하여 사용할 수 있다. 특히, 반도체 소자를 부식시키는 이온성 불순물 등의 함유가 적은 에폭시 수지가 바람직하다. 또한, 에폭시 수지의 경화제로서는 페놀 수지가 바람직하다.
상기 에폭시 수지는, 접착제 조성물로서 일반적으로 사용되는 것이면 특별히 한정은 없으며, 예를 들어 비스페놀 A형, 비스페놀 F형, 비스페놀 S형, 브롬화 비스페놀 A형, 수소 첨가 비스페놀 A형, 비스페놀 AF형, 비페닐형, 나프탈렌형, 플루오렌형, 페놀노볼락형, 오르토크레졸노볼락형, 트리스히드록시페닐메탄형, 테트라페닐올에탄형 등의 2관능 에폭시 수지나 다관능 에폭시 수지, 또는 히단토인형, 트리스글리시딜이소시아누레이트형 혹은 글리시딜아민형 등의 에폭시 수지가 사용된다. 이것들은 단독으로 또는 2종 이상을 병용하여 사용할 수 있다. 이들 에폭시 수지 중 노볼락형 에폭시 수지, 비페닐형 에폭시 수지, 트리스히드록시페닐메탄형 수지 또는 테트라페닐올에탄형 에폭시 수지가 특히 바람직하다. 이들 에폭시 수지는 경화제로서의 페놀 수지와의 반응성이 풍부하고, 내열성 등이 우수하기 때문이다.
또한, 상기 페놀 수지는, 상기 에폭시 수지의 경화제로서 작용하는 것이며, 예를 들어 페놀노볼락 수지, 페놀아르알킬 수지, 크레졸노볼락 수지, tert-부틸페놀노볼락 수지, 노닐페놀노볼락 수지 등의 노볼락형 페놀 수지, 레졸형 페놀 수지, 폴리파라옥시스티렌 등의 폴리옥시스티렌 등을 들 수 있다. 이것들은 단독으로 또는 2종 이상을 병용하여 사용할 수 있다. 이들 페놀 수지 중 페놀노볼락 수지, 페놀아르알킬 수지가 특히 바람직하다. 반도체 장치의 접속 신뢰성을 향상시킬 수 있기 때문이다.
상기 에폭시 수지와 페놀 수지의 배합 비율은, 예를 들어 상기 에폭시 수지 성분 중의 에폭시기 1당량 당 페놀 수지 중의 수산기가 0.5 내지 2.0당량이 되도록 배합하는 것이 적합하다. 보다 적합한 것은 0.8 내지 1.2당량이다. 즉, 양자의 배합 비율이 상기 범위를 벗어나면, 충분한 경화 반응이 진행되지 않아, 에폭시 수지 경화물의 특성이 열화하기 쉬워지기 때문이다.
다이 본드 필름(34)을 미리 어느 정도 가교시켜 두는 경우에는, 제작시에 중합체의 분자쇄 말단의 관능기 등과 반응하는 다관능성 화합물을 가교제로서 첨가시켜 두는 것이 좋다. 이에 의해, 고온하에서의 접착 특성을 향상시켜 내열성의 개선을 도모할 수 있다.
상기 가교제로서는, 종래 공지된 것을 채용할 수 있다. 특히, 톨릴렌 디이소시아네이트, 디페닐메탄 디이소시아네이트, p-페닐렌 디이소시아네이트, 1,5-나프탈렌 디이소시아네이트, 다가 알코올과 디이소시아네이트의 부가물 등의 폴리이소시아네이트 화합물이 보다 바람직하다. 가교제의 첨가량으로서는, 상기의 중합체 100중량부에 대하여, 통상 0.05 내지 7중량부로 하는 것이 바람직하다. 가교제의 양이 7중량부보다 많으면 접착력이 저하하므로 바람직하지 않다. 한편, 0.05중량부보다 적으면 응집력이 부족하므로 바람직하지 않다. 또한, 이와 같은 폴리이소시아네이트 화합물과 함께, 필요에 따라서 에폭시 수지 등의 다른 다관능성 화합물을 함께 포함시키도록 하여도 된다.
또한, 다이 본드 필름(34)에는, 그 용도에 따라서 무기 충전제를 적절하게 배합할 수 있다. 무기 충전제의 배합은, 도전성의 부여나 열전도성의 향상, 탄성률의 조절 등을 가능하게 한다. 상기 무기 충전제로서는, 예를 들어 실리카, 클레이, 석고, 탄산 칼슘, 황산 바륨, 산화 알루미나, 산화 베릴륨, 탄화 규소, 질화 규소 등의 세라믹류, 알루미늄, 구리, 은, 금, 니켈, 크롬, 납, 주석, 아연, 팔라듐, 땜납 등의 금속, 또는 합금류, 그 밖의 카본 등으로 이루어지는 다양한 무기 분말을 들 수 있다. 이것들은 단독으로 또는 2종 이상을 병용하여 사용할 수 있다.
또한, 다이 본드 필름(34)에는, 상기 무기 충전제 외에 필요에 따라서 다른 첨가제를 적절하게 배합할 수 있다. 다른 첨가제로서는, 예를 들어 난연제, 실란 커플링제 또는 이온 트랩제 등을 들 수 있다. 상기 난연제로서는, 예를 들어 삼산화안티몬, 오산화안티몬, 브롬화 에폭시 수지 등을 들 수 있다. 이것들은 단독으로 또는 2종 이상을 병용하여 사용할 수 있다. 상기 실란 커플링제로서는, 예를 들어 β-(3,4-에폭시시클로헥실)에틸트리메톡시실란, γ-글리시독시프로필트리메톡시실란, γ-글리시독시프로필메틸디에톡시실란 등을 들 수 있다. 이들 화합물은 단독으로 또는 2종 이상을 병용하여 사용할 수 있다. 상기 이온 트랩제로서는, 예를 들어 히드로탈사이트류, 수산화 비스무트 등을 들 수 있다. 이것들은 단독으로 또는 2종 이상을 병용하여 사용할 수 있다.
다이 본드 필름(34)의 두께(적층체의 경우에는, 총 두께)는 특별히 한정되지 않지만, 예를 들어 5 내지 100㎛ 정도, 바람직하게는 5 내지 50㎛ 정도이다.
(칩 보유 지지용 테이프의 제작)
제1 실시 형태에 관한 칩 보유 지지용 테이프(10)(도 1의 (a) 참조)는, 예를 들어 다음과 같이 하여 제작된다.
우선, 기재(12)(도 1의 (a) 참조)는, 종래 공지된 제막 방법에 의해 제막할 수 있다. 당해 제막 방법으로서는, 예를 들어 캘린더 제막법, 유기 용매 중에서의 캐스팅법, 밀폐계에서의 인플레이션 압출법, T다이 압출법, 공압출법, 드라이 라미네이트법 등을 예시할 수 있다.
이어서, 기재(12) 상에 인쇄층(20)을 인쇄법에 의해 형성한다(방사선 차광층 형성 공정). 인쇄법으로서는 특별히 한정되지 않고, 예를 들어 볼록판식 인쇄법, 평판식 인쇄법, 오목판식 인쇄법, 공판 인쇄법을 들 수 있다.
이어서, 기재(12) 상에 점착제 조성물 용액을 도포하여 도포막을 형성한 후, 상기 도포막을 소정 조건하에서 건조시켜(필요에 따라서 가열 가교시켜) 점착제층(14)을 형성한다(점착제층 형성 공정). 도포 방법으로서는 특별히 한정되지 않으며, 예를 들어 롤 도포 시공, 스크린 도포 시공, 그라비아 도포 시공 등을 들 수 있다. 또한, 건조 조건으로서는, 예를 들어 건조 온도 80 내지 150℃, 건조 시간 0.5 내지 5분간의 범위 내에서 행할 수 있다. 또한, 세퍼레이터 상에 점착제 조성물을 도포하여 도포막을 형성한 후, 상기 건조 조건에서 도포막을 건조시켜 점착제층(14)을 형성하여도 된다. 그 후, 기재(12) 상에 점착제층(14)을 세퍼레이터와 함께 접합한다. 이에 의해, 칩 보유 지지용 테이프(10)를 제조할 수 있다.
이어서, 칩 보유 지지용 테이프(10)의 전체면에 기재(12)면측으로부터 방사선을 조사한다(방사선 조사 공정). 그렇게 하면, 칩 부착 영역(18)에는 방사선이 도달하기 때문에 경화하여 점착력이 저하한다. 이때, 점착제층(14)의 경화는, 방사선의 조사를 일정량으로 하여 일정한 점착력(예를 들어, 180도 박리 점착력에서 0.01 내지 0.1N/20mm 테이프 폭)을 갖는 정도로 행한다. 또한, 상기 방사선의 조사 조건으로서는, 박리 각도: 180°, 측정 온도: 23±3℃, 인장 속도: 300mm/분, 피착체: 실리콘 미러 웨이퍼의 조건하에서, 점착제층(14)의 칩 형상 워크 부착 영역에서의 180도 박리 점착력이, 프레임 부착 영역에서의 180도 박리 점착력에 대하여 20％ 이하(1/5 이하)의 크기가 되도록 하는 조사 조건이면 특별히 제한되지 않으며, 예를 들어 파장 10nm 내지 400nm의 자외선의 조사 강도가 1mW/cm2 내지 200mW/cm2(바람직하게는 10mW/cm2 내지 100mW/cm2)의 범위 내이고, 상기 자외선의 적산 광량이 100mJ/cm2 내지 1000mJ/cm2(바람직하게는 200mJ/cm2 내지 800mJ/cm2)의 범위 내인 조사 조건이어도 된다. 구체적으로는, 예를 들어 고압 수은 램프에 의한 광 조사에서, 조사 강도가 1mW/cm2 내지 200mW/cm2(바람직하게는 10mW/cm2 내지 100mW/cm2)의 범위 내이고, 상기 자외선의 적산 광량이 100mJ/cm2 내지 1000mJ/cm2(바람직하게는 200mJ/cm2 내지 800mJ/cm2)의 범위 내인 조사 조건이어도 된다.
한편, 프레임 부착 영역(16)에는, 전술한 바와 같이 인쇄층(20)에 의해 방사선이 차광되기 때문에, 점착력은 거의 저하하지 않고 그대로 유지된다. 이에 의해 프레임 부착 영역(16)과 칩 부착 영역(18) 사이에 점착력의 차가 형성된 칩 보유 지지용 테이프(10)가 제작된다.
(다이싱ㆍ다이 본드 필름의 제작)
다이싱ㆍ다이 본드 필름(30)(도 2 참조)은, 예를 들어 다음과 같이 하여 제작된다.
우선, 다이 본드 필름의 형성 재료인 접착제 조성물 용액을 제작한다. 이어서, 접착제 조성물 용액을 기재 세퍼레이터 상에 소정 두께가 되도록 도포하여 도포막을 형성한 후, 상기 도포막을 소정 조건하에서 건조시켜 접착제층(34)을 형성한다. 도포 방법으로서는 특별히 한정되지 않으며, 예를 들어 롤 도포 시공, 스크린 도포 시공, 그라비아 도포 시공 등을 들 수 있다. 또한, 건조 조건으로서는, 예를 들어 건조 온도 70 내지 160℃, 건조 시간 1 내지 5분간의 범위 내에서 행해진다. 또한, 세퍼레이터 상에 점착제 조성물 용액을 도포하여 도포막을 형성한 후, 상기 건조 조건에서 도포막을 건조시켜 접착제층을 형성하여도 된다. 그 후, 기재 세퍼레이터 상에 접착제층을 세퍼레이터와 함께 접합한다.
계속해서, 접착제층(34)으로부터 세퍼레이터를 박리하여 다이싱 필름(32)에 접합한다. 이때, 접착제층과 다이싱 필름(32)의 점착제층(38)이 접합면이 되도록 하여 양자를 접합한다. 접합은, 예를 들어 압착에 의해 행할 수 있다. 이때, 라미네이트 온도는 특별히 한정되지 않으며, 예를 들어 30 내지 50℃가 바람직하고, 35 내지 45℃가 보다 바람직하다. 또한, 선압은 특별히 한정되지 않으며, 예를 들어 0.1 내지 20kgf/cm가 바람직하고, 1 내지 10kgf/cm가 보다 바람직하다. 이어서, 접착제층 상의 기재 세퍼레이터를 박리하여 다이싱ㆍ다이 본드 필름(30)이 얻어진다.
(반도체 장치의 제조)
이어서, 반도체 장치의 제조 방법에 대하여 설명한다.
우선, 다이싱ㆍ다이 본드 필름(30) 상에 반도체 웨이퍼(40)를 압착하여 고정한다(도 2 참조). 본 공정은 압착 롤 등의 가압 수단에 의해 가압하면서 행한다. 마운트시의 부착 온도는 특별히 한정되지 않으며, 예를 들어 20 내지 80℃의 범위 내인 것이 바람직하다.
이어서, 반도체 웨이퍼(40)의 다이싱을 행한다. 이에 의해, 반도체 웨이퍼(40)를 소정의 크기로 절단하여 개별 조각화하여 반도체 칩(42)을 얻는다. 다이싱은, 예를 들어 반도체 웨이퍼(40)의 회로면측으로부터 통상의 방법에 따라서 행해진다. 또한, 본 공정에서는, 예를 들어 다이싱ㆍ다이 본드 필름(30)까지 절입을 행하는 풀커트라고 불리는 절단 방식 등을 채용할 수 있다. 본 공정에서 사용하는 다이싱 장치로서는 특별히 한정되지 않고, 종래 공지된 것을 사용할 수 있다.
다이싱ㆍ다이 본드 필름(30)에 고정된 반도체 칩을 박리하기 위하여, 반도체 칩(42)의 픽업을 행한다. 픽업 방법으로서는 특별히 한정되지 않고, 종래 공지된 다양한 방법을 채용할 수 있다. 예를 들어, 개개의 반도체 칩(42)을 다이싱ㆍ다이 본드 필름(30)측으로부터 니들에 의해 밀어올리고, 밀어올려진 반도체 칩(42)을 픽업 장치에 의해 픽업하는 방법 등을 들 수 있다.
픽업 공정에 있어서, 모든 반도체 칩을 사용하지 않는 경우도 있으며, 그 경우에는 다이싱 필름(32) 상에 일부(예를 들어, 소수)의 반도체 칩(42)이 남은 상태가 된다.
여기에서, 칩 보유 지지용 테이프(10)(도 1의 (b) 참조)의 프레임 부착 영역(16)에 마운트 프레임을 미리 부착해 둔다. 그리고, 다이싱 필름(32) 상에 남은 반도체 칩(42)을 칩 보유 지지용 테이프(10)에 부착한다. 부착은 압착에 의해 행할 수 있다. 이에 의해, 복수의 다이싱 필름(32) 상에 남은 반도체 칩(42)을 일단 칩 보유 지지용 테이프(10)에 모아서 보유 지지하여 보관해 두고, 그 후, 보관한 반도체 칩(42)을 반도체 장치의 제조에 사용하는 것이 가능하게 된다. 그 결과, 반도체 칩(42)을 보관할 때에 공간 절약화가 가능하게 된다. 또한, 칩 보유 지지용 테이프(10)에의 부착은, 반도체 칩(42)을 일시적으로 보유 지지해 두기 위하여 행해진다. 즉, 칩 보유 지지용 테이프(10)에 부착된 반도체 칩(42)은, 후에 다시 박리되기 때문에, 상기 부착에 있어서는 다이 본드 필름을 열경화시키는 등의 후경화 공정은 행하지 않는다.
칩 보유 지지용 테이프(10)를 사용하여 모여진 반도체 칩(42)은, 별도로 반도체 장치의 제조에 사용되게 된다. 따라서, 반도체 칩(42)을 사용한 반도체 장치의 제조 방법에 대하여, 도 3을 참조하면서 설명하기로 한다.
도 3은, 본 발명의 일 실시 형태에 관한 반도체 장치를 도시하는 단면 모식도이다. 우선, 칩 보유 지지용 테이프(10)에 부착되어 있는, 다이 본드 필름(36)이 부착된 반도체 칩(42)을, 칩 부착 영역(18)의 점착력을 저하시키지 않고 박리한다. 여기에서, 「점착력을 저하시키지 않고 박리한다」란, 방사선 경화형의 점착제층에 방사선을 조사하여 경화시켜 점착력을 저하시키는 등의 화학적 변화를 일으키게 하거나, 후술하는 열발포성을 갖는 점착제층에 열을 가하여 점착력을 저하시키는 등의 물리적 변화를 일으키게 하지 않고, 칩 형상 워크(반도체 칩)를 박리하는 것을 말한다. 박리는 통상의 다이싱한 반도체 칩을 다이 본딩 공정에서 픽업하는 것과 마찬가지로 픽업하여 행할 수 있다.
픽업한 반도체 칩(42)은, 도 3에 도시한 바와 같이 다이 본드 필름(34)을 개재하여 피착체(44)에 접착 고정된다(다이 본드). 피착체(44)로서는 리드 프레임, TAB 필름, 기판 또는 별도 제작한 반도체 칩 등을 들 수 있다. 피착체(44)는, 예를 들어 용이하게 변형되는 변형형 피착체이어도 되고, 변형하는 것이 곤란한 비변형형 피착체(반도체 웨이퍼 등)이어도 된다.
상기 기판으로서는, 종래 공지된 것을 사용할 수 있다. 또한, 상기 리드 프레임으로서는 Cu 리드 프레임, 42 Alloy 리드 프레임 등의 금속 리드 프레임이나 유리 에폭시, BT(비스말레이미드-트리아진), 폴리이미드 등으로 이루어지는 유기 기판을 사용할 수 있다. 그러나, 본 발명은 이것에 한정되는 것이 아니며, 반도체 소자를 마운트하고, 반도체 소자와 전기적으로 접속하여 사용 가능한 회로 기판도 포함된다.
다이 본드 필름(34)은 열경화형이므로, 가열 경화에 의해 반도체 칩(42)을 피착체(44)에 접착 고정하여, 내열 강도를 향상시킨다. 또한, 반도체 칩(42)이 기판 등에 접착 고정되는 것은 리플로우 공정에서 제공될 수 있다.
또한, 본 실시 형태에 관한 반도체 장치의 제조 방법은, 다이 본드 필름(34)의 가열 처리에 의한 열경화 공정을 거치지 않고 와이어 본딩을 행하고, 또한 반도체 칩(42)을 밀봉 수지로 밀봉하여, 당해 밀봉 수지를 후경화하여도 된다.
상기의 와이어 본딩은 피착체(44)의 단자부(이너 리드)의 선단과 반도체 칩(42) 상의 전극 패드(도시하지 않음)를 본딩 와이어(46)로 전기적으로 접속하는 공정이다. 본딩 와이어(46)로서는, 예를 들어 금선, 알루미늄선 또는 구리선 등이 사용된다. 와이어 본딩을 행할 때의 온도는 80 내지 250℃, 바람직하게는 80 내지 220℃의 범위 내에서 행해진다. 또한, 그 가열 시간은 수초 내지 수분간 행해진다. 결선은, 상기 온도 범위 내가 되도록 가열된 상태에서, 초음파에 의한 진동 에너지와 인가 가압에 의한 압착 에너지의 병용에 의해 행해진다. 본 공정은 다이 본드 필름(34)의 열경화를 행하지 않고 실행할 수 있다.
상기 밀봉 공정은 밀봉 수지(48)에 의해 반도체 칩(42)을 밀봉하는 공정이다. 본 공정은 피착체(44)에 탑재된 반도체 칩(42)이나 본딩 와이어(46)를 보호하기 위하여 행해진다. 본 공정은 밀봉용의 수지를 금형에서 성형함으로써 행한다. 밀봉 수지(48)로서는, 예를 들어 에폭시계의 수지를 사용한다. 수지 밀봉시의 가열 온도는, 통상 175℃에서 60 내지 90초간 행해지지만, 본 발명은 이것에 한정되지 않고, 예를 들어 165 내지 185℃에서 수분간 경화할 수 있다. 이에 의해, 밀봉 수지를 경화시킴과 함께, 다이 본드 필름(34)을 개재하여 반도체 칩(42)과 피착체(44)를 고착시킨다.
상기 후경화 공정에 있어서는, 상기 밀봉 공정에서 경화 부족인 밀봉 수지(48)를 완전하게 경화시킨다. 밀봉 공정에 있어서 다이 본드 필름(34)이 완전하게 열경화되어 있지 않은 경우라도, 본 공정에 있어서 밀봉 수지(48)와 함께 다이 본드 필름(34)의 완전한 열경화가 가능하게 된다. 본 공정에서의 가열 온도는, 밀봉 수지의 종류에 따라서 상이하지만, 예를 들어 165 내지 185℃의 범위 내이며, 가열 시간은 0.5 내지 8시간 정도이다. 이상에 의해 반도체 장치(50)가 제조된다.
상술한 제1 실시 형태에 관한 칩 보유 지지용 테이프(10)에서는, 인쇄에 의해 인쇄층(20)을 형성하는 경우에 대하여 설명하였지만, 본 발명에 있어서 방사선 차광 기능을 갖는 층은 인쇄에 한정되지 않고, 도포 등에 의해 형성하여도 된다.
상술한 제1 실시 형태에 관한 칩 보유 지지용 테이프(10)에서는, 인쇄층(20)이 기재(12)와 점착제층(14) 사이에 형성되어 있는 경우에 대하여 설명하였지만, 본 발명에 있어서 자외선 차광층(인쇄층)은 기재의 점착층과는 반대측의 면에 형성되어 있어도 된다.
제1 실시 형태에 관한 칩 보유 지지용 테이프(10)에서는, 인쇄층(20)을 형성하고, 칩 보유 지지용 테이프(10)의 전체면에 방사선을 조사하여 프레임 부착 영역(16)과 칩 부착 영역(18) 사이에 점착력의 차를 형성하는 경우에 대하여 설명하였다. 그러나, 본 발명에 있어서는 방사선 차광층(인쇄층(20))을 형성하지 않고, 칩 부착 영역(18)에만 방사선을 조사하는 것으로 하여도 된다. 이 경우, 프레임 부착 영역에의 방사선 조사를 차광하기 위한 마스크를 칩 보유 지지용 테이프에 겹친 후에 방사선을 조사하는 것으로 하여도 된다.
제1 실시 형태에 관한 칩 보유 지지용 테이프(10)에서는, 방사선 조사에 의해 프레임 부착 영역(16)과 칩 부착 영역(18) 사이에 점착력의 차를 형성하는 경우에 대하여 설명하였지만, 본 발명에 있어서는 이 예에 한정되지 않고, 다른 조성의 점착제 조성물 용액을 도포함으로써, 프레임 부착 영역(16)과 칩 부착 영역(18) 사이에 점착력의 차를 형성하는 것으로 하여도 된다. 이 경우, 예를 들어 프레임 부착 영역(16)에는 제1 실시 형태에서 설명한 점착제 조성물 용액을 사용하면 되고, 칩 부착 영역(18)에는 점착력이 프레임 부착 영역(16)에서의 점착력의 1/5 이하가 되도록 배합을 적절하게 조정하여 제작한 점착제 조성물 용액을 사용하면 된다. 또한, 다른 조성의 점착제 조성물 용액으로 나누어 도포하는 경우, 방사선 차광층(인쇄층(20))을 형성할 필요는 없다. 또한, 방사선 경화형 점착제를 사용할 필요는 없으며, 일반적인 감압성 접착제를 사용하면 된다.
제1 실시 형태에 관한 칩 보유 지지용 테이프(10)에서는, 방사선 조사에 의해 프레임 부착 영역(16)과 칩 부착 영역(18) 사이에 점착력의 차를 형성하는 경우에 대하여 설명하였지만, 본 발명에 있어서는 열박리형 점착제를 사용하여도 된다. 열박리형 점착제를 사용하여도 프레임 부착 영역과 칩 형상 워크 부착 영역 사이에 점착력의 차를 형성하는 것이 가능하기 때문이다.
열박리형 점착제로서는, 아크릴 중합체 등에 열팽창성 미립자가 배합된 열 발포형 점착제를 들 수 있다. 칩 형상 워크 부착 영역을 가열함으로써 점착제층이 발포 혹은 팽창하여 점착제층 표면을 요철 형상으로 변화시킨다. 그 결과, 칩 형상 워크 부착 영역에서의 점착력이 저감하여, 칩 형상 워크 부착 영역과 프레임 부착 영역 사이에 점착력의 차가 형성된다.
상기 열팽창성 미립자에 대해서는 특별히 한정은 없고, 다양한 무기계 또는 유기계의 열팽창성 미소구를 선택 사용할 수 있다. 또한, 열팽창성 물질을 마이크로캡슐화하여 이루어지는 팽창성 미립자도 사용 가능하다. 또한, 열박리형 점착제를 사용하는 경우, 방사선 차광층(인쇄층(20))은 형성할 필요가 없다.
제1 실시 형태에 관한 칩 보유 지지용 테이프(10)에서는, 프레임 부착 영역(16)과 칩 부착 영역(18)이 연속되어 있는 경우에 대하여 설명하였지만, 이하에 나타낸 바와 같이 프레임 부착 영역과 칩 형상 워크 부착 영역 사이에 간극이 형성되어 있어도 된다.
[제2 실시 형태]
도 4는, 본 발명의 제2 실시 형태에 관한 칩 보유 지지용 테이프를 도시하는 단면 모식도이다. 도 4에 도시한 바와 같이, 칩 보유 지지용 테이프(60)는, 기재(62)와, 기재(62) 상에 적층된 점착제층(64)을 갖고 있다. 기재(62)로서는, 제1 실시 형태에 관한 기재(12)와 마찬가지의 구성으로 할 수 있다. 점착제층(64)은 평면에서 보아 외주를 따라서 형성되고, 그 표면이 프레임 부착 영역(66)에 상당하는 강점착제층(64a)과, 평면에서 보아 중앙 부분에 형성되고, 그 표면이 칩 부착 영역(68)에 상당하는 약점착제층(64b)으로 구성되어 있다. 또한, 프레임 부착 영역(66)과 칩 부착 영역(68)의 경계에는 간극(67)이 형성되어 있다. 이와 같이 본 발명에 있어서는 칩 형상 워크 부착 영역이 현저하게 좁아지지 않는 범위 내이면, 칩 형상 워크 부착 영역과 프레임 부착 영역 사이에 간극이 있어도 된다.
점착제층(64)의 형성 방법으로서는 특별히 한정되지 않지만, 예를 들어 상술한 바와 같이 프레임 부착 영역(66)과 칩 부착 영역(68)을 다른 조성의 점착제 조성물 용액으로 나누어 도포하는 방법을 채용할 수 있다. 즉, 기재 상에 강점착제층 형성용(프레임 부착 영역(66) 형성용)의 점착제 조성물 용액과, 약점착제층 형성용(칩 부착 영역(68) 형성용)의 점착제 조성물 용액을 사용하여, 강점착제층과, 약점착제층을 기재 상에 양자가 적층되어 있지 않은 형태로 형성하는 공정을 구비하는 칩 보유 지지용 테이프의 제조 방법을 채용할 수 있다. 이 경우, 방사선 경화형 점착제를 사용할 필요는 없으며, 일반적인 감압성 점착제를 사용하면 된다. 또한, 칩 보유 지지용 테이프(10)(도 1의 (a) 참조)와 같이, 자외선 차광층(인쇄층(20))을 형성함과 함께, 점착제층으로서 방사선 경화형 점착제를 사용하여, 방사선 조사에 의해 프레임 부착 영역(66)과 칩 부착 영역(68) 사이에 점착력의 차를 형성하는 것으로 하여도 된다. 방사선 경화형 점착제를 사용하는 경우, 제1 실시 형태에서 설명한 것을 사용할 수 있다.
프레임 부착 영역(66)에서의 실리콘 미러 웨이퍼에 대한 점착력은, 워크 부착 영역(68)에서의 실리콘 미러 웨이퍼에 대한 점착력의 5배 이상이며, 바람직하게는 10배 이상이다. 프레임 부착 영역(66)에서의 박리 점착력이 칩 부착 영역(68)에서의 박리 점착력의 5배 이상이기 때문에, 점착력이 비교적 강한 프레임 부착 영역(66)에서는 견고하게 마운트 프레임을 부착할 수 있음과 함께, 점착력이 비교적 약한 칩 부착 영역(68)에서는 부착 박리 가능하게 반도체 칩(42)을 부착하는 것이 가능하게 된다.
프레임 부착 영역(66)에서의 점착력은 0.2 내지 20N/20mm 테이프 폭인 것이 바람직하고, 0.3 내지 10N/20mm 테이프 폭인 것이 보다 바람직하다. 0.2N/20mm 테이프 폭 이상으로 함으로써, 마운트 프레임에 견고하게 고정할 수 있기 때문이다. 또한, 20N/20mm 테이프 폭 이하로 함으로써, 마운트 프레임에의 점착제의 잔류를 방지할 수 있기 때문이다.
칩 부착 영역(68)에서의 점착력은 0.01 내지 0.1N/20mm 테이프 폭인 것이 바람직하고, 0.02 내지 0.08N/20mm 테이프 폭인 것이 보다 바람직하다. 프레임 부착 영역(66) 및 칩 부착 영역(68)에서의 점착력은 JIS Z0237에 준하여 측정한 값이며, 실리콘 미러 웨이퍼에 부착한 후, 측정 온도 23±3℃에서 점착제층(64)(강점착제층(64a), 약점착제층(64b))의 표면과 실리콘 미러 웨이퍼의 표면이 이루는 각 θ를 180°로 하고, 인장 속도 300mm/분으로 하여 칩 보유 지지용 테이프(60)를 박리한 경우의 값이다. 칩 부착 영역(68)에서의 점착력이 0.01N/20mm 테이프 폭 이상이면, 반도체 칩(42)이 확실하게 부착하여, 탈락하는 것을 방지할 수 있다. 또한, 0.1N/20mm 테이프 폭 이하이면, 박리시에 가열이나 방사선의 조사 등의 조작을 하지 않고 박리하는 것이 가능하게 된다.
프레임 부착 영역(66)에서의 영률은 0.01 내지 2MPa인 것이 바람직하고, 0.05 내지 1MPa인 것이 보다 바람직하다.
칩 부착 영역(68)에서의 영률은 3MPa 이상인 것이 바람직하고, 5MPa 이상인 것이 보다 바람직하다. 또한, 칩 부착 영역(68)에서의 영률은 1000MPa 이하인 것이 바람직하고, 100MPa 이하인 것이 보다 바람직하다. 칩 부착 영역(68)에서의 영률이 3MPa 이상이면, 칩을 용이하게 박리할 수 있기 때문이다. 또한, 칩 부착 영역(68)에서의 영률이 1000MPa 이하이면, 칩을 용이하게 고정할 수 있기 때문이다.
본 발명에 있어서, 프레임 부착 영역과 칩 형상 워크 부착 영역은, 하기와 같이 형성하여도 된다.
[제3 실시 형태]
도 5는, 본 발명의 제3 실시 형태에 관한 칩 보유 지지용 테이프를 도시하는 단면 모식도이다. 도 5에 도시한 바와 같이, 칩 보유 지지용 테이프(70)는, 기재(72)와, 기재(72) 상에 적층된 강점착제층(74)과, 강점착제층(74) 상에 적층된 약점착제층(75)을 갖고 있다. 기재(72)로서는 제1 실시 형태에 관한 기재(12)와 마찬가지의 구성으로 할 수 있다. 약점착제층(75)은 평면에서 볼 때의 면적이 강점착제층(74)보다 작고, 강점착제층(74)의 외주부가 노출되도록 강점착제층(74) 상에 적층되어 있다. 강점착제층(74)의 외주부가 노출된 프레임 부착 영역(76)은 마운트 프레임이 부착되는 영역이고, 약점착제층(75)의 표면(칩 부착 영역(78))은 개별 조각화된 칩 형상 워크가 부착되는 영역이다.
칩 보유 지지용 테이프(70)의 제작 방법으로서는, 특별히 한정되지 않지만, 기재 상에 강점착제층을 형성하는 공정과, 강점착제층면의 외주부를 노출시키는 형태로 강점착제층 상에 약점착제층을 형성하는 공정을 구비하는 칩 보유 지지용 테이프의 제조 방법을 채용할 수 있다. 이와 같은 제조 방법으로서는, 예를 들어 기재(72) 상에 강점착제층(74)을 도포에 의해 형성함과 함께, 약점착제층(75)을 별개로 제작해 두어 이것들을 접합하는 방법이나, 기재(72) 상에 형성된 강점착제층(74)에 점착제 조성물 용액을 도포하여, 약점착제층(75)을 얻는 방법을 들 수 있다. 약점착제층(75)을 별개로 제작하는 경우, 그 제작 방법으로서는 점착력이 강점착제층(74)의 점착력의 1/5 이하가 되도록 배합을 적절하게 조정하여 제작한 점착제 조성물 용액을 사용하여 제작하는 것으로 하여도 되고, 방사선 경화형 점착제를 사용하여, 점착제를 형성한 후에 방사선을 조사하여 소정의 점착력을 갖는 약점착제층(75)을 제작하는 것으로 하여도 된다. 방사선 경화형 점착제를 사용하는 경우, 제1 실시 형태에서 설명한 것을 사용할 수 있다.
강점착제층(74)에서의 실리콘 미러 웨이퍼에 대한 점착력은, 약점착제층(75)에서의 실리콘 미러 웨이퍼에 대한 점착력의 5배 이상이며, 바람직하게는 10배 이상이다. 강점착제층(74)에서의 박리 점착력이 약점착제층(75)에서의 박리 점착력의 5배 이상이기 때문에, 점착력이 비교적 강한 강점착제층(74)에서는 견고하게 마운트 프레임을 부착할 수 있음과 함께, 점착력이 비교적 약한 약점착제층(75)에서는 부착 박리 가능하게 반도체 칩(42)을 부착하는 것이 가능하게 된다.
강점착제층(74)의 점착력은 0.2 내지 20N/20mm 테이프 폭인 것이 바람직하고, 0.3 내지 10N/20mm 테이프 폭인 것이 보다 바람직하다. 0.2N/20mm 테이프 폭 이상으로 함으로써, 마운트 프레임에 견고하게 고정할 수 있기 때문이다. 또한, 20N/20mm 테이프 폭 이하로 함으로써, 마운트 프레임에의 점착제의 잔류를 방지할 수 있기 때문이다.
약점착제층(75)의 점착력은 0.01 내지 0.1N/20mm 테이프 폭인 것이 바람직하고, 0.02 내지 0.08N/20mm 테이프 폭인 것이 보다 바람직하다. 강점착제층(74) 및 약점착제층(75)의 점착력은 JIS Z0237에 준하여 측정한 값이며, 실리콘 미러 웨이퍼에 부착한 후, 측정 온도 23±3℃에서 강점착제층(74) 또는 약점착제층(75)의 표면과 실리콘 미러 웨이퍼의 표면이 이루는 각 θ를 180°로 하고, 인장 속도 300mm/분으로 하여 칩 보유 지지용 테이프(70)를 박리한 경우의 값이다. 약점착제층(75)의 점착력이 0.01N/20mm 테이프 폭 이상이면, 반도체 칩(42)이 확실하게 부착하여, 탈락하는 것을 방지할 수 있다. 또한, 0.1N/20mm 테이프 폭 이하이면, 박리 시에 가열이나 방사선의 조사 등의 조작을 하지 않고 박리하는 것이 가능하게 된다.
강점착제층(74)의 영률은 0.01 내지 2MPa인 것이 바람직하고, 0.05 내지 1MPa인 것이 보다 바람직하다.
약점착제층(75)의 영률은 3MPa 이상인 것이 바람직하고, 5MPa 이상인 것이 보다 바람직하다. 또한, 약점착제층(75)에서의 영률은 1000MPa 이하인 것이 바람직하고, 100MPa 이하인 것이 보다 바람직하다. 칩 형상 워크 부착 영역에서의 영률이 3MPa 이상이면, 칩을 용이하게 박리할 수 있기 때문이다. 또한, 약점착제층(75)의 영률이 1000MPa 이하이면, 칩을 용이하게 고정할 수 있기 때문이다.
[제4 실시 형태]
도 6은, 본 발명의 제4 실시 형태에 관한 칩 보유 지지용 테이프를 도시하는 단면 모식도이다. 도 6에 도시한 바와 같이, 칩 보유 지지용 테이프(80)는, 기재(82)와, 기재(82) 상에 적층된 약점착제층(84)과, 약점착제층(84) 상에 적층된 강점착제층(85)을 갖고 있다. 기재(82)로서는, 제1 실시 형태에 관한 기재(12)와 마찬가지의 구성으로 할 수 있다. 강점착제층(85)은 약점착제층(84)의 중앙에 위치하는 칩 부착 영역(88)이 노출되도록, 중앙 부분이 도려내어진 도넛 형상의 프레임 부착 영역(86)을 갖고 있다.
칩 보유 지지용 테이프(80)의 제작 방법으로서는, 특별히 한정되지 않고, 기재 상에 약점착제층을 형성하는 공정과, 약점착제층면의 중앙부를 노출시키는 형태로 약점착제층 상에 강점착제층을 형성하는 공정을 구비하는 칩 보유 지지용 테이프의 제조 방법을 채용할 수 있으며, 예를 들어 제4 실시 형태에 관한 칩 보유 지지용 테이프(70)와 마찬가지의 방법으로 제작할 수 있다.
강점착제층(85)의 실리콘 미러 웨이퍼에 대한 점착력은, 약점착제층(84)의 실리콘 미러 웨이퍼에 대한 점착력의 5배 이상이며, 바람직하게는 10배 이상이다. 강점착제층(85)의 박리 점착력이 약점착제층(84)의 박리 점착력의 5배 이상이기 때문에, 점착력이 비교적 강한 강점착제층(85)에서는 견고하게 마운트 프레임을 부착할 수 있음과 함께, 점착력이 비교적 약한 약점착제층(84)에서는 부착 박리 가능하게 반도체 칩(42)을 부착하는 것이 가능하게 된다.
강점착제층(85)의 점착력은 0.2 내지 20N/20mm 테이프 폭인 것이 바람직하고, 0.3 내지 10N/20mm 테이프 폭인 것이 보다 바람직하다. 0.2N/20mm 테이프 폭이상으로 함으로써, 마운트 프레임에 견고하게 고정할 수 있기 때문이다. 또한, 20N/20mm 테이프 폭 이하로 함으로써, 마운트 프레임에의 풀 잔여를 방지할 수 있기 때문이다.
약점착제층(84)의 점착력은 0.01 내지 0.1N/20mm 테이프 폭인 것이 바람직하고, 0.02 내지 0.08N/20mm 테이프 폭인 것이 보다 바람직하다. 강점착제층(85) 및 약점착제층(84)의 점착력은 JIS Z0237에 준하여 측정한 값이며, 실리콘 미러 웨이퍼에 부착한 후, 측정 온도 23±3℃에서 강점착제층(85) 또는 약점착제층(84)의 표면과 실리콘 미러 웨이퍼의 표면이 이루는 각 θ를 180°로 하고, 인장 속도 300mm/분으로 하여 칩 보유 지지용 테이프(80)를 박리한 경우의 값이다. 약점착제층(84)의 점착력이 0.01N/20mm 테이프 폭 이상이면, 반도체 칩(42)이 확실하게 부착하여, 탈락하는 것을 방지할 수 있다. 또한, 0.1N/20mm 테이프 폭 이하이면, 박리시에 가열이나 방사선의 조사 등의 조작을 하지 않고 박리하는 것이 가능하게 된다.
강점착제층(85)의 영률은 0.01 내지 2MPa인 것이 바람직하고, 0.05 내지 1MPa인 것이 보다 바람직하다.
약점착제층(84)의 영률은 3MPa 이상인 것이 바람직하고, 5MPa 이상인 것이 보다 바람직하다. 또한, 약점착제층(84)에서의 영률은 1000MPa 이하인 것이 바람직하고, 100MPa 이하인 것이 보다 바람직하다. 칩 형상 워크 부착 영역에서의 영률이 3MPa 이상이면, 칩을 용이하게 박리할 수 있기 때문이다. 또한, 약점착제층(84)의 영률이 1000MPa 이하이면, 칩을 용이하게 고정할 수 있기 때문이다.
상술한 실시 형태에서는 사용되지 않았던 반도체 칩을 모아서 칩 보유 지지용 테이프에 보유 지지 보관하는 경우에 대하여 설명하였다. 그러나, 본 발명에 있어서, 칩 보유 지지용 테이프의 사용 방법은, 이 예에 한정되지 않고, 예를 들어 개별 조각화된 칩 형상 워크를 반송하기 위하여 사용할 수도 있다.
<실시예>
이하에, 본 발명의 적합한 실시예를 예시적으로 상세하게 설명한다. 단, 이 실시예에 기재되어 있는 재료나 배합량 등은 특별히 한정적인 기재가 없는 한, 본 발명의 요지를 그것들로만 한정하는 취지의 것이 아니다. 또한, 이하에 있어서, '부'라고 되어 있는 것은 중량부를 의미한다.
(다이 본드 필름 A)
에폭시 수지 (a)로서 (JER(주)제, 에피코트 1001) 20부, 페놀 수지 (b)로서 (미쯔이 가가꾸(주)제, MEH7851) 22부, 아크릴산 에틸-메틸메타크릴레이트를 주성분으로 하는 아크릴산 에스테르계 중합체 (c)로서 (네가미 고교(주)제, 파라클론 W-197CM) 100부, 필러 (d)로서 구 형상 실리카 (애드마텍스(주)제, SO-25R) 180부를 메틸에틸케톤에 용해하여 농도 23.6중량％가 되도록 조정하였다. 이 접착제 조성물의 용액을 실리콘 이형 처리한 두께가 50㎛인 폴리에틸렌테레프탈레이트 필름으로 이루어지는 이형 처리 필름 상에 도포한 후, 130℃에서 2분간 건조시킴으로써 두께 40㎛의 다이 본드 필름 A를 제작하였다.
(다이 본드 필름 B)
두께를 20㎛로 한 것 이외는 다이 본드 필름 A와 마찬가지로 하여 다이 본드 필름 B를 제작하였다.
(다이 본드 필름 C)
에폭시 수지 (a)로서 (JER(주)제, 에피코트 1001) 12부, 페놀 수지 (b)로서 (미쯔이 가가꾸(주)제, MEH7851) 13부, 아크릴산 에틸-메틸메타크릴레이트를 주성분으로 하는 아크릴산 에스테르계 중합체 (c)로서 (네가미 고교(주)제, 파라클론 W-197CM) 100부, 필러 (d)로서 구 형상 실리카 (애드마텍스(주)제, SO-25R) 200부를 메틸에틸케톤에 용해하여 농도 23.6중량％가 되도록 조정하였다. 이 접착제 조성물의 용액을 실리콘 이형 처리한 두께가 50㎛인 폴리에틸렌테레프탈레이트 필름으로 이루어지는 이형 처리 필름 상에 도포한 후, 130℃에서 2분간 건조시킴으로써 두께 40㎛의 다이 본드 필름 C를 제작하였다.
(다이 본드 필름 D)
에폭시 수지 (a)로서 (JER(주)제, 에피코트 1004) 144부, 에폭시 수지 (b)로서 (JER(주)제, 에피코트 827) 130부, 페놀 수지 (c)로서 (미쯔이 가가꾸(주)제, 미렉스 XLC-4L) 293부, 아크릴산 에틸-메틸메타크릴레이트를 주성분으로 하는 아크릴산 에스테르계 중합체 (d)로서 (네가미 고교(주)제, 파라클론 W-197CM) 100부, 필러 (e)로서 구 형상 실리카 (애드마텍스(주)제, SO-25R) 200부를 메틸에틸케톤에 용해하여 농도 23.6중량％가 되도록 조정하였다. 이 접착제 조성물의 용액을 실리콘 이형 처리한 두께가 50㎛인 폴리에틸렌테레프탈레이트 필름으로 이루어지는 이형 처리 필름 상에 도포한 후, 130℃에서 2분간 건조시킴으로써 두께 40㎛의 다이 본드 필름 D를 제작하였다.
(칩 보유 지지용 테이프 A)
냉각관, 질소 도입관, 온도계 및 교반 장치를 구비한 반응 용기에, 아크릴산-2-에틸헥실(이하, 「2EHA」라고도 함) 86.4부, 아크릴산-2-히드록시에틸(이하, 「HEA」라고도 함) 13.6부, 과산화벤조일 0.2부 및 톨루엔 65부를 넣고, 질소 기류 중에서 61℃로 6시간 중합 처리를 행하여 아크릴계 중합체 A를 얻었다.
아크릴계 중합체 A에 2-메타크릴로일옥시에틸이소시아네이트(이하, 「MOI」라고도 함) 14.6부를 첨가하고, 공기 기류 중에서 50℃로 48시간 부가 반응 처리를 행하여 아크릴계 중합체 A'를 얻었다.
이어서, 아크릴계 중합체 A' 100부에 대하여, 폴리이소시아네이트 화합물(상품명 「콜로네이트 L」, 닛본 폴리우레탄(주)제) 2부 및 광중합 개시제(상품명 「이르가큐어 651」, 시바 스페셜티 케미컬즈사제) 5부를 첨가하여 점착제 조성물 용액 A를 얻었다.
점착제 조성물 용액 A를, PET 박리 라이너의 실리콘 처리를 실시한 면 위에 도포하고, 120℃에서 2분간 가열 건조하여 두께 10㎛의 점착제층을 형성하였다. 계속해서, 형성한 점착제층 상에 폴리올레핀 필름을 접합하였다. 이 폴리올레핀 필름은 두께 100㎛이며, 프레임 부착 영역에 대응하는 부분에 방사선을 차광하는 인쇄층이 미리 형성된 것이다. 그 후, 50℃에서 24시간 가열하여 가교 처리를 행하고, 또한 닛토 세이끼제의 자외선 조사 장치(상품명 UM-810)에 의해 조도 20mW/cm2로 적산 광량이 400mJ/cm2가 되도록 폴리올레핀 필름측으로부터 자외선을 조사하여 칩 보유 지지용 테이프 A를 제작하였다.
(칩 보유 지지용 테이프 B)
아크릴계 중합체 A' 100부에 대하여, 폴리이소시아네이트 화합물(상품명 「콜로네이트 L」, 닛본 폴리우레탄(주)제) 8부 및 광중합 개시제(상품명 「이르가큐어 651」, 시바 스페셜티 케미컬즈사제) 5부를 첨가하여 점착제 용액을 제조한 것 이외는, 칩 보유 지지용 테이프 A와 마찬가지로 하여 칩 보유 지지용 테이프 B를 제작하였다.
(칩 보유 지지용 테이프 C)
아크릴계 중합체 A' 100부에 대하여, 폴리이소시아네이트 화합물(상품명 「콜로네이트 L 」, 닛본 폴리우레탄(주)제) 2부 및 광중합 개시제(상품명 「이르가큐어 184」, 시바 스페셜티 케미컬즈사제) 5부를 첨가하여 점착제 용액을 제조한 것 이외는, 칩 보유 지지용 테이프 A와 마찬가지로 하여 칩 보유 지지용 테이프 C를 제작하였다.
(칩 보유 지지용 테이프 D)
냉각관, 질소 도입관, 온도계 및 교반 장치를 구비한 반응 용기에, 아크릴산 부틸 50.0부, 아크릴산 에틸 50.0부, HEA 16.0부, 과산화벤조일 0.2부 및 톨루엔 65부를 넣고, 질소 기류 중에서 61℃로 6시간 중합 처리를 행하여 아크릴계 중합체 B를 얻었다.
아크릴계 중합체 B에 20.0부의 MOI를 공기 기류 중에서 50℃로 48시간 부가 반응 처리를 행하여 아크릴계 중합체 B'를 얻었다.
이어서, 아크릴계 중합체 B' 100부에 대하여, 폴리이소시아네이트 화합물(상품명 「콜로네이트 L 」, 닛본 폴리우레탄(주)제) 1부, 광중합 개시제(상품명 「이르가큐어 651」, 시바 스페셜티 케미컬즈사제) 3부 및 UV 경화성 올리고머(상품명 「자외 UV-1700B」, 닛본 고세 가가꾸 고교(주)제) 30부를 첨가하여 점착제 조성물 용액 B를 제조하였다.
점착제 조성물 용액 B를, PET 박리 라이너의 실리콘 처리를 실시한 면 위에 도포하고, 120℃에서 2분간 가열 건조하여 두께 10㎛의 점착제층을 형성하였다. 계속해서, 형성한 점착제층 상에 폴리올레핀 필름을 접합하였다. 이 폴리올레핀 필름은 두께가 100㎛이고, 프레임 부착 영역에 대응하는 부분에 방사선을 차광하는 인쇄층이 미리 형성된 것이다. 그 후, 50℃에서 24시간 가열하고 가교 처리를 행하여 칩 보유 지지용 테이프 D를 제작하였다.
(칩 보유 지지용 테이프 E)
점착제 조성물 용액 A를, PET 박리 라이너의 실리콘 처리를 실시한 면 위에 도포하고, 120℃에서 2분간 가열 건조하여 두께 10㎛의 점착제층을 형성하고, 또 1매의 PET 박리 라이너의 실리콘 처리면을 접합하여, PET 박리 라이너 사이에 끼워진 점착제층 X를 제작하였다. 그 후, 이 점착제층 X에 닛토 세이끼제의 자외선 조사 장치(상품명 UM-810)에 의해 조도 20mW/cm2로 적산 광량이 400mJ/cm2가 되도록 자외선을 조사하였다.
한편, 점착제 조성물 용액 B를, PET 박리 라이너의 실리콘 처리를 실시한 면 위에 도포하고, 120℃에서 2분간 가열 건조하여 두께 10㎛의 점착제층 Y를 형성하였다. 계속해서, 점착제층 Y 상에 차광 인쇄가 실시되어 있지 않은 두께 100㎛의 폴리올레핀 필름을 접합하였다. 그 후, 50℃에서 24시간 가열하여 가교 처리를 행하였다.
계속해서, PET 박리 라이너 사이에 끼워진 점착제층 X를 칩 부착 영역에 대응하는 크기로 커트한 후, 한쪽의 PET 박리 라이너를 벗기고, PET 박리 라이너를 벗긴 점착제층 Y에 점착제층끼리 밀착하도록 접합하여 칩 보유 지지용 테이프 E를 제작하였다.
(칩 보유 지지용 테이프 F)
점착제 조성물 용액 B를, PET 박리 라이너의 실리콘 처리를 실시한 면 위에 도포하고, 120℃에서 2분간 가열 건조하여 두께 10㎛의 점착제층을 형성하고, 또 1매의 PET 박리 라이너의 실리콘 처리면을 접합하여, PET 박리 라이너 사이에 끼워진 점착제층 X'를 제작하였다.
한편, 점착제 조성물 용액 A를, PET 박리 라이너의 실리콘 처리를 실시한 면 위에 도포하고, 120℃에서 2분간 가열 건조하여 두께 10㎛의 점착제층 Y'를 형성하였다. 계속해서, 점착제층 Y' 상에 차광 인쇄가 실시되어 있지 않은 두께 100㎛의 폴리올레핀 필름을 접합하였다. 그 후, 50℃에서 24시간 가열하여 가교 처리를 행하고, 또한 닛토 세이끼제의 자외선 조사 장치(상품명 UM-810)에 의해 조도 20mW/cm2로 적산 광량이 400mJ/cm2가 되도록 폴리올레핀 필름측으로부터 자외선을 조사하였다.
계속해서, PET 박리 라이너 사이에 끼워진 점착제층 X'를 칩 부착 영역이 되는 부분이 노출되도록 도려낸 후, 한쪽의 PET 박리 라이너를 벗기고, PET 박리 라이너를 벗긴 점착제층 Y'에 점착제층끼리 밀착하도록 접합하여 칩 보유 지지용 테이프 F를 제작하였다.
칩 보유 지지용 테이프 A 내지 C를 각각 실시예 1 내지 3, 칩 보유 지지용 테이프 E를 실시예 4, 칩 보유 지지용 테이프 F를 실시예 5, 칩 보유 지지용 테이프 D를 비교예 1로 하여, 이하의 평가를 행하였다.
<실리콘 미러 웨이퍼에 대한 점착력의 측정>
우선, 실리콘 미러 웨이퍼를 톨루엔을 포함시킨 걸레로 닦은 후, 메탄올을 포함시킨 걸레로 닦고, 또한 톨루엔을 포함시킨 걸레로 닦았다. 이어서, 칩 보유 지지용 테이프 A 내지 F의 칩 부착 영역 부분 및 프레임 부착 영역 부분을 각각 20mm 테이프 폭의 직사각형으로 절단한 후, 박리 라이너를 벗겨 상기 실리콘 미러 웨이퍼에 접합하였다. 그 후, 실온 분위기하에서 30분간 정치하였다.
30분간 정치 후, JIS Z0237에 준하여 칩 보유 지지용 테이프 A 내지 F의 박리 점착력을 측정하였다. 박리 조건은 점착제층의 표면과 실리콘 미러 웨이퍼의 표면이 이루는 각 θ를 180°, 인장 속도 300mm/분, 실온(23℃)으로 하였다. 결과를 표 1에 나타낸다.
<점착제층의 영률의 측정>
점착제층의 영률을 측정하기 위하여, 칩 보유 지지용 테이프 A 내지 D의 실시예 중의 각 점착제 조성물 용액을, PET 박리 라이너의 실리콘 처리를 실시한 면 위에 도포하고, 120℃에서 2분간 가열 건조하여 두께 10㎛의 점착제층을 형성하고, 또 1매의 PET 박리 라이너의 실리콘 처리면을 접합하여, PET 박리 라이너 사이에 끼워진 점착제층(실시예 1 내지 6의 점착제층에 상당)을 제작하였다. 계속해서, 프레임 부착 영역에서의 영률과, 칩 부착 영역에서의 영률을 측정하였다. 프레임 부착 영역에서의 영률은, PET 박리 라이너 사이에 끼워진 점착제층을 각각 길이 100mm, 폭 50mm의 직사각형으로 절단한 후, 한쪽의 PET 박리 라이너를 벗겨 점착제층만을 통 형상으로 둥글게 한 후, 측정하였다. 한편, 칩 부착 영역에서의 영률은, PET 박리 라이너 사이에 끼워진 점착제층을 제작한 후, 닛토 세이끼제의 자외선 조사 장치(상품명 UM-810)에 의해 조도 20mW/cm2로 적산 광량이 400mJ/cm2가 되도록 자외선을 조사하고, 그 후는 프레임 부착 영역에서의 영률과 마찬가지로 측정하였다. 측정은 인장 시험기로 행하며, 측정시 온도 23±3℃, 측정시 습도 55±10％Rh, 인장 속도 50mm/분의 조건하에서 행하였다. 결과를 표 1에 나타낸다.
<전단 접착력의 측정>
칩 보유 지지용 테이프 A 내지 F의 기재면측에 PET(폴리에틸렌테레프탈레이트) 필름을 덧댄 후, 프레임 부착 영역 부분을 10mm 폭으로 절단한 샘플을 SUS304BA판에 부착하여, 50mm/분으로 수평 방향으로 인장하였다. 이때의 최대 응력을 전단 접착력으로서 측정하였다. 또한, SUS304BA판에의 부착 부분은 10mm×10mm이다. 결과를 표 1에 나타낸다.
<정하중 박리 속도의 측정>
이하의 (a) 내지 (c)의 수순에 의해 측정하였다.
(a) 칩 보유 지지용 테이프 A 내지 F의 프레임 부착 영역 부분을 20mm 폭으로 절단하고, SUS304BA판에 2kg의 롤러를 1왕복시켜 압착하였다.
(b) 칩 보유 지지용 테이프 A 내지 F가 부착된 SUS304BA판을, 칩 보유 지지용 테이프 A 내지 F가 하면으로 되도록 수평하게 보유 지지한 상태에서, 칩 보유 지지용 테이프 A 내지 F의 일단부에 2g의 추를 90°방향(연직 방향)으로 설치하였다.
(c) 측정 개시시로부터의 박리 길이를 2시간 걸러 5점 측정하였다.
(d) 5점의 측정값으로부터 직선 근사를 행하고, 그 직선의 기울기를 박리 속도로 하였다. 또한, 직선 근사에는 최소 제곱법을 채용하였다. 결과를 표 1에 나타낸다.
Figure 112010085615820-pat00001
(실시예 6)
<다이 본드 필름에 대한 박리력의 측정>
칩 보유 지지용 테이프 A의 칩 부착 영역에 다이 본드 필름 A 내지 D를 각각 접합하였다. 이어서, 다이 본드 필름측의 박리 라이너를 벗기고, 다이 본드 필름에 두께 50㎛의 PET 필름을 10㎛ 두께의 점착제를 개재하여 덧대었다. 이것을 20mm 폭으로 커트하고, 칩 보유 지지용 테이프 A와 덧대어진 다이 본드 필름을 인장하여 박리력을 측정하였다. 측정은 측정시 온도 23±3℃, 측정시 습도 55±10％Rh, 박리 각도 180°, 박리 속도 300mm/분의 조건하에서 행하였다. 결과를 표 2에 나타낸다.
<다이 본드 필름이 부착된 칩의 제작>
우선, 다이싱 필름(칩 보유 지지용 테이프 A를 다이싱 필름으로서 사용한 것)에 각각 다이 본드 필름 A 내지 D를 적층한 다이싱ㆍ다이 본드 필름 A 내지 D를 제작하였다. 이어서, 두께 50㎛로 연삭한 실리콘 미러 웨이퍼를 다이싱ㆍ다이 본드 필름 A 내지 D에 마운트하고, 블레이드 다이싱 가공에 의해 한변이 10mm인 사각형의 칩으로 다이싱하였다. 얻어진 칩을 다이 본드 필름으로부터 박리함으로써, 다이 본드 필름이 부착된 칩 A 내지 D를 제작하였다.
<칩 탈락(실온 부착) 평가>
칩 보유 지지용 테이프 A의 박리 라이너를 벗기고, 마운트 프레임에 부착하여 고정하였다. 그 후, 제작한 다이 본드 필름이 부착된 칩 A 내지 D를, 다이 본드 필름측을 부착하는 방향으로 칩 보유 지지용 테이프 A의 칩 부착 영역에 부착하고, 실온에서 30분간 방치하였다. 부착 조건은 부착시 온도 23℃, 부착시 압력 0.2MPa, 가압 시간 0.1초로 하였다.
실온에서 다이 본드 필름이 부착된 칩 A 내지 D를 부착한 상태에서 마운트 프레임을 뒤집어 가볍게 두드려, 낙하한 칩의 수에 의해 평가를 행하였다. 평가는 다이 본드 필름이 부착된 칩 A 내지 D를 각각 5개 사용하여, 1개도 탈락하지 않은 경우에는 ○, 1개 내지 4개가 탈락한 경우에는 △, 5개 모두 탈락한 경우에는 ×로 하였다. 결과를 표 2에 나타낸다.
<칩 탈락(0℃ 보유 지지) 평가>
칩 보유 지지용 테이프 A의 박리 라이너를 벗기고, 마운트 프레임에 부착하여 고정하였다. 그 후, 제작한 다이 본드 필름이 부착된 칩 A 내지 D를, 다이 본드 필름측을 부착하는 방향으로 칩 보유 지지용 테이프 A의 칩 부착 영역에 얹어 부착하고, 0℃에서 24시간 냉각하였다. 그 후, 0℃ 환경하에서, 마운트 프레임을 뒤집어 가볍게 두드려, 낙하한 칩의 수에 의해 평가를 행하였다. 평가는 다이 본드 필름이 부착된 칩 A 내지 D를 각각 5개 사용하여, 1개도 탈락하지 않은 경우에는 ○, 1개 내지 4개가 탈락한 경우에는 △, 5개 모두 탈락한 경우에는 ×로 하였다. 결과를 표 2에 나타낸다.
<픽업성 평가>
칩 보유 지지용 테이프 A의 박리 라이너를 벗기고, 마운트 프레임에 부착하여 고정하였다. 그 후, 제작한 다이 본드 필름이 부착된 칩 A 내지 D를, 다이 본드 필름측을 부착하는 방향으로 칩 보유 지지용 테이프 A의 칩 부착 영역에 얹어 부착하고, 실온에서 30분간 방치하였다. 제작한 샘플을 사용하여, 칩 보유 지지용 테이프 A로부터 다이 본드 필름이 부착된 칩 A 내지 D의 픽업을 행하였다. 픽업성 평가는 샘플 제작 직후의 것과, 실온에서 1개월 방치한 후의 샘플을 사용하여 행하였다. 또한, 픽업 조건은 이하와 같이 하였다.
(픽업 조건)
다이 본더 장치: 가부시끼가이샤 신까와사제 SPA-300
마운트 프레임: 디스코사제 2-8-1
웨이퍼 타입: 미러 웨이퍼(Mirror Wafer)(패턴 없음(no pattern))
칩 크기: 10mm×10mm
칩 두께: 50㎛
니들수: 9개
니들 밀어올림 속도: 5㎜/초
콜릿 보유 지지 시간: 1000m초
익스팬드: 처짐량 3mm
니들 밀어올림 높이: 300㎛
평가는 10칩을 픽업하여, 모두 픽업 가능하였던 경우에는 ○, 1칩 내지 9칩이 픽업 가능하였던 경우에는 △, 모두 픽업이 불가능하였던 경우에는 ×로 하였다. 결과를 표 2에 나타낸다.
Figure 112010085615820-pat00002
(실시예 7)
실시예 6의 칩 보유 지지용 테이프 A를 칩 보유 지지용 테이프 B로 변경한 것 이외는, 상기 실시예 6과 마찬가지의 시험을 행하였다. 결과를 표 3에 나타낸다.
Figure 112010085615820-pat00003
(실시예 8)
실시예 6의 칩 보유 지지용 테이프 A를 칩 보유 지지용 테이프 C로 변경한 것 이외는, 상기 실시예 6과 마찬가지의 시험을 행하였다. 결과를 표 4에 나타낸다.
Figure 112010085615820-pat00004
(실시예 9)
실시예 6의 칩 보유 지지용 테이프 A를 칩 보유 지지용 테이프 E로 변경한 것 이외는, 상기 실시예 6과 마찬가지의 시험을 행하였다. 결과를 표 5에 나타낸다.
Figure 112010085615820-pat00005
(실시예 10)
실시예 6의 칩 보유 지지용 테이프 A를 칩 보유 지지용 테이프 F로 변경한 것 이외는, 상기 실시예 6과 마찬가지의 시험을 행하였다. 결과를 표 6에 나타낸다.
Figure 112010085615820-pat00006
(실시예 11)
<실리콘 칩에 대한 박리력의 측정>
실리콘 미러 웨이퍼를 #2000으로 백그라인드하여 두께 500㎛로 연삭한 후, 연삭면을 톨루엔을 포함시킨 걸레로 닦은 후, 메탄올을 포함시킨 걸레로 닦고, 또한 톨루엔을 포함시킨 걸레로 닦았다. 이어서, 칩 보유 지지용 테이프 A 내지 F의 칩 부착 영역 부분을 각각 20mm 테이프 폭의 직사각형으로 절단한 후, 박리 라이너를 벗겨 상기 웨이퍼의 연삭면에 접합하였다. 그 후, 실온 분위기하에서 30분간 정치하고, JIS Z0237에 준하여 칩 보유 지지용 테이프 A의 박리 점착력을 측정하였다. 박리 조건은 점착제층의 표면과 실리콘 미러 웨이퍼의 표면이 이루는 각 θ를 180°, 인장 속도 300mm/분, 실온(23℃)으로 하였다. 결과를 표 7에 나타낸다.
<실리콘 칩의 제작>
실리콘 미러 웨이퍼를 #2000으로 백그라인드하여 두께 100㎛로 연삭한 후, 다이싱 필름(칩 보유 지지용 테이프 A를 다이싱 필름으로서 사용한 것)에 마운트하고, 블레이드 다이싱 가공에 의해 한변이 10mm인 사각형의 칩으로 다이싱하였다. 얻어진 칩을 다이 본드 필름으로부터 박리함으로써 실리콘 칩 A를 얻었다.
<칩 탈락(실온 부착) 평가>
칩 보유 지지용 테이프 A의 박리 라이너를 벗기고, 마운트 프레임에 부착하여 고정하였다. 그 후, 제작한 실리콘 칩 A를 칩 보유 지지용 테이프 A의 칩 부착 영역에 부착하여, 실온에서 30분간 방치하였다. 부착 조건은 부착시 온도 23℃, 부착시 압력 0.2MPa, 가압 시간 0.1초로 하였다.
실온에서 실리콘 칩 A를 부착한 상태에서 마운트 프레임을 뒤집어 가볍게 두드려, 낙하한 칩의 수에 의해 평가를 행하였다. 평가는 실리콘 칩 A를 5개 사용하여, 1개도 탈락하지 않은 경우에는 ○, 1개 내지 4개가 탈락한 경우에는 △, 5개 모두 탈락한 경우에는 ×로 하였다. 결과를 표 7에 나타낸다.
<칩 탈락(0℃ 보유 지지) 평가>
칩 보유 지지용 테이프 A의 박리 라이너를 벗기고, 마운트 프레임에 부착하여 고정하였다. 그 후, 제작한 실리콘 칩 A를 칩 보유 지지용 테이프 A의 칩 부착 영역에 얹어 부착하고, 0℃에서 24시간 냉각하였다. 그 후, 0℃ 환경하에서, 마운트 프레임을 뒤집어 가볍게 두드려, 낙하한 칩의 수에 의해 평가를 행하였다. 평가는 실리콘 칩 A를 5개 사용하여, 1개도 탈락하지 않은 경우에는 ○, 1개 내지 4개가 탈락한 경우에는 △, 5개 모두 탈락한 경우에는 ×로 하였다. 결과를 표 7에 나타낸다.
<픽업성 평가>
칩 보유 지지용 테이프 A의 박리 라이너를 벗기고, 마운트 프레임에 부착하여 고정하였다. 그 후, 제작한 실리콘 칩 A를 칩 보유 지지용 테이프 A의 칩 부착 영역에 얹어 부착하고, 실온에서 30분간 방치하였다. 제작한 샘플을 사용하여, 칩 보유 지지용 테이프 A로부터 실리콘 칩 A의 픽업을 행하였다. 픽업성 평가는 샘플 제작 직후의 것과, 실온에서 1개월 방치한 후의 샘플을 사용하여 행하였다. 또한, 픽업 조건은 이하와 같이 하였다.
(픽업 조건)
다이 본더 장치: 가부시끼가이샤 신까와사제 SPA-300
마운트 프레임: 디스코사제 2-8-1
웨이퍼 타입: 미러 웨이퍼(패턴 없음)
칩 크기: 10mm×10mm
칩 두께: 100㎛
니들수: 9개
니들 밀어올림 속도: 5㎜/초
콜릿 보유 지지 시간: 1000m초
익스팬드: 처짐량 3mm
니들 밀어올림 높이: 300㎛
평가는 10칩을 픽업하여, 모두 픽업 가능하였던 경우에는 ○, 1칩 내지 9칩이 픽업 가능하였던 경우에는 △, 모두 픽업이 불가능하였던 경우에는 ×로 하였다. 결과를 표 7에 나타낸다.
Figure 112010085615820-pat00007
(실시예 12)
실시예 11의 칩 보유 지지용 테이프 A를 칩 보유 지지용 테이프 B로 변경한 것 이외는, 상기 실시예 11과 마찬가지의 시험을 행하였다. 결과를 표 8에 나타낸다.
Figure 112010085615820-pat00008
(실시예 13)
실시예 11의 칩 보유 지지용 테이프 A를 칩 보유 지지용 테이프 C로 변경한 것 이외는, 상기 실시예 11과 마찬가지의 시험을 행하였다. 결과를 표 9에 나타낸다.
Figure 112010085615820-pat00009
(실시예 14)
실시예 11의 칩 보유 지지용 테이프 A를 칩 보유 지지용 테이프 E로 변경한 것 이외는, 상기 실시예 11과 마찬가지의 시험을 행하였다. 결과를 표 10에 나타낸다.
Figure 112010085615820-pat00010
(실시예 15)
실시예 11의 칩 보유 지지용 테이프 A를 칩 보유 지지용 테이프 F로 변경한 것 이외는, 상기 실시예 11과 마찬가지의 시험을 행하였다. 결과를 표 11에 나타낸다.
Figure 112010085615820-pat00011
(비교예 2)
<다이 본드 필름에 대한 박리력의 측정>
칩 보유 지지용 테이프 D(자외선 조사가 행해져 있지 않음)의 칩 부착 영역에 다이 본드 필름 A 내지 D를 각각 접합하였다. 이어서, 칩 보유 지지용 테이프 D에 기재측으로부터, 조도 20mW/cm2로 적산 광량이 400mJ/cm2가 되도록 자외선을 조사하였다. 그 후, 다이 본드 필름측의 박리 라이너를 벗기고, 다이 본드 필름에 두께 50㎛의 PET 필름을 10㎛ 두께의 점착제를 개재하여 덧대었다. 이것을 20mm 폭으로 커트하고, 칩 보유 지지용 테이프와 덧대어진 다이 본드 필름을 300mm/분의 속도로 상하로 인장하여 박리력을 측정하였다. 결과를 표 12에 나타낸다.
<칩 탈락(실온 부착) 평가>
칩 보유 지지용 테이프 D(자외선 조사가 행해져 있지 않음)의 박리 라이너를 벗기고, 프레임 부착 영역에 마운트 프레임을 부착하여 고정하였다. 계속해서, 다이 본드 필름이 부착된 칩 A 내지 D를, 칩 보유 지지용 테이프 D의 칩 부착 영역에 얹어 부착하고, 실온에서 30분간 방치하였다. 그 후, 닛토 세이끼제의 자외선 조사 장치(상품명 UM-810)에 의해 조도 20mW/cm2로 적산 광량이 400mJ/cm2가 되도록 폴리올레핀 필름측으로부터 자외선을 조사하였다. 이와 같이 하여 제작한 샘플에 대하여, 실시예 1과 마찬가지의 칩 탈락(실온 부착) 평가를 행하였다. 결과를 표 12에 나타낸다.
<칩 탈락(0℃ 보유 지지) 평가>
칩 보유 지지용 테이프 D(자외선 조사가 행해져 있지 않음)의 박리 라이너를 벗기고, 프레임 부착 영역에 마운트 프레임을 부착하여 고정하였다. 계속해서, 다이 본드 필름이 부착된 칩 A 내지 D를, 칩 보유 지지용 테이프 D의 칩 부착 영역에 얹어 부착하고, 0℃에서 24시간 냉각하였다. 그 후, 닛토 세이끼제의 자외선 조사 장치(상품명 UM-810)에 의해 조도 20mW/cm2로 적산 광량이 400mJ/cm2가 되도록 폴리올레핀 필름측으로부터 자외선을 조사하였다. 이와 같이 하여 제작한 샘플에 대하여, 실시예 1과 마찬가지의 칩 탈락(0℃ 보유 지지) 평가를 행하였다. 결과를 표 12에 나타낸다.
<픽업성 평가>
칩 보유 지지용 테이프 D(자외선 조사가 행해져 있지 않음)의 박리 라이너를 벗기고, 마운트 프레임에 부착하여 고정하였다. 그 후, 제작한 다이 본드 필름이 부착된 칩 A 내지 D를, 칩 보유 지지용 테이프 D의 칩 부착 영역에 얹어 부착하고, 실온에서 30분간 방치하였다. 제작한 샘플을 사용하여, 칩 보유 지지용 테이프 D로부터 다이 본드 필름이 부착된 칩 A 내지 D의 픽업을 행하였다. 픽업성 평가는 닛토 세이끼제의 자외선 조사 장치(상품명 UM-810)에 의해 조도 20mW/cm2로 적산 광량이 400mJ/cm2가 되도록 폴리올레핀 필름측으로부터 자외선을 조사한 후에 행하였다. 또한, 픽업성 평가는 샘플 제작 직후의 것과, 실온에서 1개월 방치한 후의 샘플을 사용하여 행하였다. 또한, 픽업 조건은 실시예 1과 마찬가지로 하였다. 결과를 표 12에 나타낸다.
Figure 112010085615820-pat00012
(결과)
표 2 내지 표 12의 결과로부터 알 수 있는 바와 같이, 실시예 6 내지 15와 같이 프레임 부착 영역에서의 180도 박리 점착력이, 칩 형상 워크 부착 영역에서의 180도 박리 점착력보다도 5배 이상의 크기를 갖고 있는 칩 보유 지지용 테이프를 사용하면, 칩 탈락이 일어나지 않고 보유 지지할 수 있고, 또한 양호한 픽업성을 갖고 있었다.
10, 60, 70, 80: 칩 보유 지지용 테이프
12, 62, 72, 82: 기재
14, 64: 점착제층
16, 66, 76, 86: 프레임 부착 영역
18, 68, 78, 88: 칩 형상 워크 부착 영역(칩 부착 영역)
20: 인쇄층
31: 다이싱ㆍ다이 본드 필름
32: 다이싱 필름
34: 다이 본드 필름
36: 기재
38: 점착제층
40: 반도체 웨이퍼
42: 반도체 칩
44: 피착체
46: 본딩 와이어
48: 밀봉 수지
50: 반도체 장치
64a, 74, 85: 강점착제층
64b, 75, 84: 약점착제층

Claims (13)

  1. 기재 상에 점착제층이 형성된 구성을 갖고 있고, 상기 점착제층은 칩 형상 워크를 부착하는 칩 형상 워크 부착 영역과, 마운트 프레임을 부착하는 프레임 부착 영역을 갖고, 상기 프레임 부착 영역에 마운트 프레임을 부착하여 사용하는 칩 보유 지지용 테이프이며,
    상기 점착제층에 있어서, 상기 프레임 부착 영역에서의 실리콘 미러 웨이퍼에 대한 180도 박리 점착력이, 측정 온도 23±3℃, 인장 속도 300mm/분의 조건하에서, 상기 칩 형상 워크 부착 영역에서의 실리콘 미러 웨이퍼에 대한 180도 박리 점착력의 5배 이상인 것을 특징으로 하는 칩 보유 지지용 테이프.
  2. 제1항에 있어서, 상기 칩 형상 워크 부착 영역에서의 점착제층의 실리콘 미러 웨이퍼에 대한 180도 박리 점착력이, 측정 온도 23±3℃, 인장 속도 300mm/분의 조건하에서, 0.01 내지 0.1N/20mm 테이프 폭인 것을 특징으로 하는 칩 보유 지지용 테이프.
  3. 제1항에 있어서, 상기 칩 형상 워크 부착 영역에서의 점착제층의 영률이 3MPa 이상인 것을 특징으로 하는 칩 보유 지지용 테이프.
  4. 제1항에 있어서, 상기 칩 보유 지지용 테이프는 기재와, 상기 기재 상에 형성된 방사선 경화형 점착제층을 갖고 있고,
    상기 칩 형상 워크 부착 영역은 방사선 조사에 의한 경화에 의해 점착력이 저하되어 형성된 것을 특징으로 하는 칩 보유 지지용 테이프.
  5. 제1항에 있어서, 상기 점착제층은 표면에 상기 프레임 부착 영역을 갖는 강점착제층과, 표면에 상기 칩 형상 워크 부착 영역을 갖는 약점착제층이, 기재 상에 양자가 적층되어 있지 않은 형태로 형성된 것을 특징으로 하는 칩 보유 지지용 테이프.
  6. 제1항에 있어서, 상기 점착제층은 강점착제층과, 상기 강점착제층면의 외주부를 노출시키는 형태로 상기 강점착제층 상에 적층된 약점착제층을 갖고,
    상기 강점착제층의 노출되어 있는 부위는, 상기 프레임 부착 영역에 상당하고,
    상기 약점착제층은, 그 표면이 상기 칩 형상 워크 부착 영역에 상당하는 것을 특징으로 하는 칩 보유 지지용 테이프.
  7. 제1항에 있어서, 상기 점착제층은 약점착제층과, 상기 약점착제층면의 중앙부를 노출시키는 형태로 상기 약점착제층 상에 적층된 강점착제층을 갖고,
    상기 강점착제층은, 그 표면이 상기 프레임 부착 영역에 상당하고,
    상기 약점착제층의 노출되어 있는 부위는, 상기 칩 형상 워크 부착 영역에 상당하는 것을 특징으로 하는 칩 보유 지지용 테이프.
  8. 다이싱에 의해 형성된 칩 형상 워크의 보유 지지 방법이며,
    제1항에 기재된 칩 보유 지지용 테이프의 프레임 부착 영역에 마운트 프레임을 부착하는 공정과,
    칩 보유 지지용 테이프의 칩 형상 워크 부착 영역에 다이싱에 의해 형성된 칩 형상 워크를 부착하는 공정을 구비하는 것을 특징으로 하는 칩 형상 워크의 보유 지지 방법.
  9. 제1항에 기재된 칩 보유 지지용 테이프를 사용한 반도체 장치의 제조 방법이며,
    워크를 다이싱하는 공정과,
    다이싱에 의해 형성된 칩 형상 워크를 상기 칩 보유 지지용 테이프의 상기 칩 형상 워크 부착 영역에 부착하는 공정과,
    상기 칩 보유 지지용 테이프에 부착된 상기 칩 형상 워크를 박리하는 박리 공정과,
    박리한 상기 칩 형상 워크를 피착체에 고정하는 공정을 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 제9항에 있어서, 상기 박리 공정은, 상기 칩 형상 워크 부착 영역의 점착력을 저하시키지 않고, 상기 칩 형상 워크를 박리하는 공정인 것을 특징으로 하는 반도체 장치의 제조 방법.
  11. 제4항에 기재된 칩 보유 지지용 테이프의 제조 방법이며,
    방사선 경화형 점착제층을 형성하는 점착제층 형성 공정과,
    상기 방사선 경화형 점착제층의 일부에 방사선을 조사하여 경화시켜, 경화에 의해 점착력이 저하한 칩 형상 워크 부착 영역과, 경화하지 않아 점착력이 저하되어 있지 않은 프레임 부착 영역을 형성하는 방사선 조사 공정을 구비하는 것을 특징으로 하는 칩 보유 지지용 테이프의 제조 방법.
  12. 제11항에 있어서, 기재 상에 적층된 방사선 경화형 점착제층의 프레임 부착 영역에 대응하는 부위에, 방사선 차광 기능을 갖는 방사선 차광층을 형성하는 방사선 차광층 형성 공정을 더 구비하고, 상기 방사선 조사 공정은, 상기 기재면측으로부터 방사선을 조사하여 칩 형상 워크 부착 영역에 대응하는 부위의 방사선 경화형 점착제층을 경화시켜, 경화에 의해 점착력이 저하한 칩 형상 워크 부착 영역과, 경화하지 않아 점착력이 저하되어 있지 않은 프레임 부착 영역을 형성하는 공정인 것을 특징으로 하는 칩 보유 지지용 테이프의 제조 방법.
  13. 제12항에 있어서, 상기 방사선 차광층 형성 공정은, 상기 방사선 차광층을 인쇄법을 이용하여 형성하는 공정인 것을 특징으로 하는 칩 보유 지지용 테이프의 제조 방법.
KR1020100134415A 2009-12-25 2010-12-24 칩 보유 지지용 테이프, 칩 형상 워크의 보유 지지 방법, 칩 보유 지지용 테이프를 사용한 반도체 장치의 제조 방법, 및 칩 보유 지지용 테이프의 제조 방법 Expired - Fee Related KR101749762B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009296116A JP4988815B2 (ja) 2009-12-25 2009-12-25 チップ保持用テープ、チップ状ワークの保持方法、チップ保持用テープを用いた半導体装置の製造方法、及び、チップ保持用テープの製造方法
JPJP-P-2009-296116 2009-12-25

Publications (2)

Publication Number Publication Date
KR20110074703A KR20110074703A (ko) 2011-07-01
KR101749762B1 true KR101749762B1 (ko) 2017-06-21

Family

ID=44188046

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100134415A Expired - Fee Related KR101749762B1 (ko) 2009-12-25 2010-12-24 칩 보유 지지용 테이프, 칩 형상 워크의 보유 지지 방법, 칩 보유 지지용 테이프를 사용한 반도체 장치의 제조 방법, 및 칩 보유 지지용 테이프의 제조 방법

Country Status (5)

Country Link
US (2) US8278151B2 (ko)
JP (1) JP4988815B2 (ko)
KR (1) KR101749762B1 (ko)
CN (1) CN102169849B (ko)
TW (1) TWI432548B (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4107417B2 (ja) * 2002-10-15 2008-06-25 日東電工株式会社 チップ状ワークの固定方法
TWI510300B (zh) * 2010-04-27 2015-12-01 Tokyo Ohka Kogyo Co Ltd 剝離方法及剝離裝置
RU2478679C1 (ru) * 2011-10-20 2013-04-10 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Волгоградский государственный технический университет" (ВолгГТУ) Способ крепления резин друг к другу
RU2476471C1 (ru) * 2011-10-20 2013-02-27 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Волгоградский государственный технический университет" (ВолгГТУ) Способ крепления резин друг к другу
RU2470973C1 (ru) * 2011-10-20 2012-12-27 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Волгоградский государственный технический университет" (ВолгГТУ) Способ крепления резин друг к другу
JP2013095843A (ja) * 2011-10-31 2013-05-20 Lintec Corp シート製造装置
JP5117630B1 (ja) * 2012-07-06 2013-01-16 古河電気工業株式会社 半導体ウェハ表面保護用粘着テープおよびそれを用いた半導体ウェハの製造方法
WO2014017537A1 (ja) * 2012-07-26 2014-01-30 古河電気工業株式会社 半導体ウエハ加工用テープの製造方法及び半導体ウエハ加工用テープ
TW201417161A (zh) * 2012-09-28 2014-05-01 Nitto Denko Corp 半導體裝置製造用接著片、半導體裝置、及半導體裝置之製造方法
JP6243165B2 (ja) * 2013-08-07 2017-12-06 リンテック株式会社 接着シート及び接着シート貼付方法
JP6317081B2 (ja) * 2013-08-07 2018-04-25 リンテック株式会社 接着シート及び接着シート貼付方法
CN110041836B (zh) * 2013-09-30 2021-09-21 琳得科株式会社 树脂膜形成用复合片
CN105940488B (zh) * 2014-02-21 2018-06-26 株式会社村田制作所 电子部件供给体及其制造方法
KR102332468B1 (ko) * 2014-07-24 2021-11-30 삼성전자주식회사 기능 제어 방법 및 그 전자 장치
JP6151679B2 (ja) * 2014-11-11 2017-06-21 日東電工株式会社 再剥離粘着剤組成物、粘着シート及びテープ
WO2016098652A1 (ja) * 2014-12-17 2016-06-23 株式会社村田製作所 押圧検知装置
JP6127088B2 (ja) * 2015-03-26 2017-05-10 政廣 遠藤 接着剤及び基板の製造方法
CN109494146B (zh) * 2017-09-12 2021-06-25 天津环鑫科技发展有限公司 一种半导体器件正面金属保护的方法
CN109459898B (zh) * 2018-12-21 2021-07-23 武汉天马微电子有限公司 显示面板和显示装置
CN110246765A (zh) * 2019-05-29 2019-09-17 全球能源互联网研究院有限公司 一种功率芯片预封装方法及功率芯片封装方法
CN110452625B (zh) * 2019-09-24 2021-07-23 苏州世华新材料科技股份有限公司 压敏胶粘制品及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008091698A (ja) 2006-10-03 2008-04-17 Matsushita Electric Ind Co Ltd 基板処理装置および基板処理方法
JP2009246301A (ja) 2008-03-31 2009-10-22 Lintec Corp チップの保持構造、ダイソート用シート及び半導体装置の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03252153A (ja) * 1990-02-28 1991-11-11 Nitto Denko Corp 半導体ウエハの保持部材
JP3521099B2 (ja) * 1994-11-29 2004-04-19 リンテック株式会社 ダイシング用リングフレームへの接着剤の付着防止用粘着シートおよび該粘着シートを備えたウェハ加工用シート
JPH11198987A (ja) * 1998-01-12 1999-07-27 Mitsubishi Electric Corp 半導体チップの包装方法及び包装装置
US6274066B1 (en) * 2000-10-11 2001-08-14 General Cable Technologies Corporation Low adhesion semi-conductive electrical shields
JP4107417B2 (ja) * 2002-10-15 2008-06-25 日東電工株式会社 チップ状ワークの固定方法
CN100463114C (zh) * 2003-12-15 2009-02-18 古河电气工业株式会社 晶片加工带及其制造方法
JP2005332982A (ja) * 2004-05-20 2005-12-02 Renesas Technology Corp 半導体装置の製造方法
EP2374837B1 (en) * 2004-10-29 2016-07-20 E. I. du Pont de Nemours and Company Thermoplastic resin compositions suitable for use in transparent laminates
JP2007150065A (ja) * 2005-11-29 2007-06-14 Shin Etsu Chem Co Ltd ダイシング・ダイボンド用接着テープ
US7727809B2 (en) * 2006-05-31 2010-06-01 Semiconductor Energy Laboratory Co., Ltd. Attachment method, attachment apparatus, manufacturing method of semiconductor device, and manufacturing apparatus of semiconductor device
JP4879702B2 (ja) 2006-10-20 2012-02-22 リンテック株式会社 ダイソート用シートおよび接着剤層を有するチップの移送方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008091698A (ja) 2006-10-03 2008-04-17 Matsushita Electric Ind Co Ltd 基板処理装置および基板処理方法
JP2009246301A (ja) 2008-03-31 2009-10-22 Lintec Corp チップの保持構造、ダイソート用シート及び半導体装置の製造方法

Also Published As

Publication number Publication date
JP2011137057A (ja) 2011-07-14
KR20110074703A (ko) 2011-07-01
US20110159642A1 (en) 2011-06-30
JP4988815B2 (ja) 2012-08-01
TWI432548B (zh) 2014-04-01
CN102169849A (zh) 2011-08-31
CN102169849B (zh) 2014-05-28
US20120107576A1 (en) 2012-05-03
US8278151B2 (en) 2012-10-02
TW201125949A (en) 2011-08-01

Similar Documents

Publication Publication Date Title
KR101749762B1 (ko) 칩 보유 지지용 테이프, 칩 형상 워크의 보유 지지 방법, 칩 보유 지지용 테이프를 사용한 반도체 장치의 제조 방법, 및 칩 보유 지지용 테이프의 제조 방법
KR101417205B1 (ko) 다이싱ㆍ다이 본드 필름
KR101140512B1 (ko) 열경화형 다이본드 필름
JP4430085B2 (ja) ダイシング・ダイボンドフィルム
KR101370771B1 (ko) 다이싱·다이본드 필름
KR101688236B1 (ko) 다이싱 테이프 일체형 반도체 이면용 필름
JP5174092B2 (ja) ダイシングシート付き接着フィルム及びその製造方法
JP4939574B2 (ja) 熱硬化型ダイボンドフィルム
KR101083959B1 (ko) 반도체 장치 제조용 필름 및 반도체 장치의 제조 방법
KR101518533B1 (ko) 반도체 장치 제조용 필름 롤
CN109041575B (zh) 电子器件封装用带
JP2011174042A (ja) 半導体装置製造用フィルム及び半導体装置の製造方法
KR101999856B1 (ko) 적층 시트, 및 적층 시트를 이용한 반도체 장치의 제조 방법
KR20170095947A (ko) 다이싱 시트, 다이싱·다이 본드 필름 및 반도체 장치의 제조 방법
JP2008135448A (ja) ダイシング・ダイボンドフィルム
KR20150013048A (ko) 다이싱 테이프 부착 다이본딩 필름 및 반도체 장치의 제조 방법
CN104946146B (zh) 芯片接合膜、带有切割片的芯片接合膜、半导体装置及半导体装置的制造方法
JP2020053453A (ja) 電子デバイスパッケージ用テープ
JP2020053451A (ja) 電子デバイスパッケージ用テープ
WO2017168824A1 (ja) 電子デバイスパッケージ、電子デバイスパッケージの製造方法、および電子デバイスパッケージ用テープ
JP5456712B2 (ja) 熱硬化型ダイボンドフィルム
JP2020053452A (ja) 電子デバイスパッケージ用テープ
JP4790073B2 (ja) ダイシング・ダイボンドフィルム

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20101224

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20151104

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20101224

Comment text: Patent Application

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20170329

PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20170615

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20170615

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20200603

Start annual number: 4

End annual number: 4

PC1903 Unpaid annual fee