[go: up one dir, main page]

KR101727260B1 - 산화물 박막 리페어 방법 및 산화물 박막 소자 - Google Patents

산화물 박막 리페어 방법 및 산화물 박막 소자 Download PDF

Info

Publication number
KR101727260B1
KR101727260B1 KR1020150052497A KR20150052497A KR101727260B1 KR 101727260 B1 KR101727260 B1 KR 101727260B1 KR 1020150052497 A KR1020150052497 A KR 1020150052497A KR 20150052497 A KR20150052497 A KR 20150052497A KR 101727260 B1 KR101727260 B1 KR 101727260B1
Authority
KR
South Korea
Prior art keywords
thin film
oxide thin
repairing
oxide
repair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020150052497A
Other languages
English (en)
Other versions
KR20160122902A (ko
Inventor
김현재
탁영준
김시준
윤석현
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Priority to KR1020150052497A priority Critical patent/KR101727260B1/ko
Priority to US15/096,556 priority patent/US9978592B2/en
Publication of KR20160122902A publication Critical patent/KR20160122902A/ko
Application granted granted Critical
Publication of KR101727260B1 publication Critical patent/KR101727260B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/22—Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L29/7869—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/86—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group II-VI materials, e.g. ZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 산화물 박막 리페어 방법 및 산화물 박막 소자에 관한 것으로, 본 발명의 일 실시 예에 따른 산화물 박막 리페어 방법은, 산화물 박막의 결함 부분에 산화물을 포함하는 리페어링 물질을 형성하여 상기 산화물 박막을 리페어하는 단계;를 포함할 수 있다.

Description

산화물 박막 리페어 방법 및 산화물 박막 소자{METHOD FOR REPARING OF OXIDE THIN FILM AND OXIDE THIN FILM DEVICE}
본 발명은 산화물 박막 리페어 방법 및 산화물 박막 소자에 관한 것이다.
Si 기반 반도체를 대신할 반도체로서, 채널층이 금속 산화물 박막으로 이루어진 산화물 반도체가 많은 주목을 받고 있다.
이에 따라, 산화물 반도체의 수율 향상을 위해 물질적, 구조적 개선 및 다양한 후처리 공법을 통한 소자 특성 및 신뢰성 향상에 관한 연구가 진행되고 있다.
그러나, 산화물 반도체의 수율 향상을 위해서는 소자 자체의 신뢰성 및 재현성을 개선시키는 것 이상으로 산화물 박막의 결함(defect)을 해결할 수 있는 방법이 요구된다.
종래에는 산화물 반도체를 테스트하여 결함을 갖는 산화물 반도체를 폐기하고 있어 산화물 반도체의 수율이 낮아지는 문제점이 있다.
본 발명은 결함이 있는 산화물 박막을 양품에 가까운 전기적 성능 및 신뢰성을 갖도록 리페어하는 산화물 박막 리페어 방법 및 리페어된 산화물 박막을 포함하는 산화물 박막 소자를 제공하는 것을 목적으로 한다.
또한, 본 발명의 해결하고자 하는 다른 과제는 저비용으로 산화물 박막을 리페어하는 방법을 제공하는 것이다.
본 발명의 목적은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시 예에 따른 산화물 박막 리페어 방법은 산화물 박막의 결함 부분에 산화물을 포함하는 리페어링 물질을 형성하여 상기 산화물 박막을 리페어하는 단계;를 포함할 수 있다.
일 실시 예에 있어서, 상기 산화물 박막을 리페어하는 단계는, 상기 결함 부분 중의 돌출 부분을 제거하여 상기 결함 부분을 평탄화하는 단계; 및 상기 평탄화된 결함 부분에 상기 리페어링 물질을 형성하는 단계를 포함할 수 있다.
일 실시 예에 있어서, 상기 산화물 박막을 리페어하는 단계는, 상기 결함 부분에 제1 산화물을 포함하는 리페어 용액을 주입하여 제1 리페어링 물질을 형성하는 단계; 및 상기 제1 리페어링 물질이 형성된 상기 결함 부분에 제2 산화물을 포함하는 제2 리페어링 물질을 증착하여 상기 산화물 박막을 리페어하는 단계를 포함할 수 있다.
일 실시 예에 있어서, 상기 산화물 박막을 리페어하는 단계는, 상기 결함 부분에 제1 산화물을 포함하는 제1 리페어링 물질을 증착하는 단계; 및 상기 제1 리페어링 물질이 증착된 상기 결함 부분에 제2 산화물을 포함하는 제2 리페어링 용액을 주입하는 단계;를 포함할 수 있다.
일 실시 예에 있어서, 상기 산화물 박막을 리페어하는 단계는, 상기 산화물 박막의 결함 부분에 상기 리페어링 물질을 형성하여 리페어층을 형성하는 단계; 및 상기 리페어층의 표면을 가공하여 상기 리페어층의 표면을 상기 산화물 박막의 표면 높이와 일치시키는 단계를 포함할 수 있다.
일 실시 예에 있어서, 상기 산화물 박막을 리페어하는 단계는, 상기 결함 부분의 형상에 대응하는 패턴의 개구부를 갖는 차단필름을 상기 산화물 박막 상에 배치시키는 단계; 및 상기 개구부를 통해 상기 결함 부분에 상기 리페어링 물질을 형성하는 단계를 포함할 수 있다.
일 실시 예에 있어서, 상기 리페어링 물질은 ZnO, InO, SnO, InZnO, InGaO, ZnSnO 및 InGaZnO 중 적어도 하나를 포함할 수 있다.
일 실시 예에 있어서, 상기 산화물 박막을 리페어하는 단계는, 상기 리페어링 물질을 포함하는 리페어 용액을 상기 결함 부분에 형성하는 단계를 포함할 수 있다.
일 실시 예에 있어서, 인듐 전구체, 아연 전구체, 갈륨 전구체 및 주석 전구체 중 적어도 하나를 용매에 녹여 상기 리페어 용액을 제조하는 단계;를 더 포함할 수 있다.
일 실시 예에 있어서, 상기 리페어 용액을 제조하는 단계는, 상기 결함 부분의 두께에 따라 상기 리페어 용액의 몰 농도를 조절하여 상기 리페어 용액을 제조할 수 있다.
일 실시 예에 있어서, 상기 산화물 박막을 리페어하는 단계는, 스핀 코팅, 잉크젯 프린팅, 스프레이 코팅 또는 딥코팅 공정에 의해 상기 리페어 용액을 상기 결함 부분에 도포하는 단계;를 포함할 수 있다.
일 실시 예에 있어서, 상기 산화물 박막을 리페어하는 단계는, 상기 결함 부분에 도포된 리페어 용액을 200 내지 400℃의 온도로 열처리하는 단계를 더 포함할 수 있다.
일 실시 예에 있어서, 상기 열처리하는 단계는 1시간 내지 2시간 동안 수행할 수 있다.
일 실시 예에 있어서, 상기 산화물 박막을 리페어하는 단계는, 상기 결함 부분에 상기 리페어링 물질을 증착하는 단계;를 포함할 수 있다.
일 실시 예에 있어서, 상기 리페어링 물질을 증착하는 단계는, 화학기상증착법(CVD), 원자층 증착법(ALD) 또는 스퍼터링(sputtering) 공정에 의해 상기 결함 부분에 상기 리페어링 물질을 증착할 수 있다.
일 실시 예에 있어서, 상기 산화물 박막을 리페어하는 단계는, 상기 결함 부분에 증착된 리페어링 물질을 200 내지 400℃의 온도로 열처리하는 단계를 더 포함할 수 있다.
일 실시 예에 있어서, 상기 리페어링 물질을 증착하는 단계는, 상기 결함 부분의 두께에 따라 증착 공정 시간을 조절하여 상기 리페어링 물질을 증착할 수 있다.
본 발명의 다른 실시에 따른 산화물 박막 소자는 기판; 상기 기판 상의 산화물 박막; 및 상기 산화물 박막의 결함 부분에 형성된 리페어층을 포함하고, 상기 리페어층은 상기 산화물 박막의 결함 부분을 리페어하는 리페어링 물질을 포함하고, 상기 리페어링 물질은 산화물을 포함할 수 있다.
일 실시 예에 있어서, 상기 산화물 박막과 상기 리페어층은 동일한 조성을 갖는 동시에 밀도 차이를 가질 수 있다.
일 실시 예에 있어서, 상기 리페어링 물질은 ZnO, InO, SnO, InZnO, InGaO, ZnSnO 및 InGaZnO 중 적어도 하나를 포함할 수 있다.
일 실시 예에 있어서, 상기 산화물 박막 상의 전극;을 더 포함할 수 있다.
본 발명의 일 실시 예에 따르면, 결함이 있는 산화물 박막을 양품에 가까운 전기적 성능 및 신뢰성을 갖도록 리페어할 수 있다.
본 발명의 다른 실시 예에 따르면, 저비용으로 산화물 박막을 리페어할 수 있다.
본 발명의 효과가 상술한 효과들로 한정되는 것은 아니며, 언급되지 아니한 효과들은 본 명세서 및 첨부된 도면들로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확히 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시 예에 따른 용액 공정에 의한 산화물 박막 리페어 방법을 나타내는 흐름도이다.
도 2는 본 발명의 다른 실시 예에 따른 진공 공정에 의한 산화물 박막 리페어 방법을 나타내는 흐름도이다.
도 3a 내지 도 3c는 본 발명의 일 실시 예에 따른 산화물 박막 리페어 방법을 설명하기 위한 단면도이다.
도 4a 내지 도 4c는 본 발명의 다른 실시 예에 따른 산화물 박막 리페어 방법을 설명하기 위한 단면도이다.
도 5a 내지 도 5b는 본 발명의 또 다른 실시 예에 따른 산화물 박막 리페어 방법을 설명하기 위한 단면도이다.
도 6a 내지 도 6b는 본 발명의 또 다른 실시 예에 따른 산화물 박막 리페어 방법을 설명하기 위한 단면도이다.
도 7은 본 발명의 일 실시 예에 따라 리페어된 산화물 박막(10)을 포함하는 산화물 박막 소자(100)를 나타내는 단면도이다.
도 8은 본 발명의 실시 예 1에 따라 리페어된 산화물 박막을 포함하는 산화물 박막 트랜지스터와 비교 예 1에 따른 양품 산화물 박막을 포함하는 산화물 박막 트랜지스터의 전달 특성을 나타내는 그래프이다.
도 9a 및 도 9b는 각각 본 발명의 실시 예 1에 따라 리페어된 산화물 박막을 포함하는 산화물 박막 트랜지스터와 비교예 1에 따른 양품 산화물 박막을 포함하는 산화물 박막 트랜지스터의 PBS(Positive Bias Stress) 테스트 결과를 나타내는 그래프이다.
도 10a 및 도 10b는 본 발명의 실시 예 2에 따라 리페어된 산화물 박막을 포함하는 산화물 박막 트랜지스터와 비교 예 2에 따른 산화물 박막을 포함하는 산화물 박막 트랜지스터의 전달 특성을 나타내는 그래프이다.
도 11은 본 발명의 실시 예 2에 따라 리페어된 산화물 박막을 포함하는 산화물 박막 트랜지스터의 PBS(Positive Bias Stress) 테스트 결과를 나타내는 그래프이다.
본 발명의 다른 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술 되는 실시 예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예는 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
만일 정의되지 않더라도, 여기서 사용되는 모든 용어들(기술 혹은 과학 용어들을 포함)은 이 발명이 속한 종래 기술에서 보편적 기술에 의해 일반적으로 수용되는 것과 동일한 의미가 있다. 일반적인 사전들에 의해 정의된 용어들은 관련된 기술 그리고/혹은 본 출원의 본문에 의미하는 것과 동일한 의미를 갖는 것으로 해석될 수 있고, 그리고 여기서 명확하게 정의된 표현이 아니더라도 개념화되거나 혹은 과도하게 형식적으로 해석되지 않을 것이다. 본 명세서에서 사용된 용어는 실시 예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다.
본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다' 및/또는 이 동사의 다양한 활용형들 예를 들어, '포함', '포함하는', '포함하고', '포함하며' 등은 언급된 조성, 성분, 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 조성, 성분, 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다. 또한 '구비한다', '갖는다' 등도 이와 동일하게 해석되어야 한다.
본 발명의 일 실시 예에 따른 산화물 박막 리페어 방법은 산화물 박막의 결함 부분에 산화물을 포함하는 리페어링 물질을 형성하여 상기 산화물 박막을 리페어할 수 있다. 예로서, 상기 산화물 박막과 리페어링 물질은 동일한 조성을 갖는산화물 반도체일 수 있다.
결함 부분은 산화물 박막의 표면으로부터 함몰되어 있는 공동 영역, 예를 들어 산화물 박막 상의 구멍, 홈부, 스크레치 등과 같은 결함이 있는 부분을 의미할 수 있다.
리페어링 물질은 상기 산화물 박막의 표면 결함을 복원하기 위하여, 상기 결함 부분 내에 채워지는 물질일 수 있다. 리페어(repair)는 상기 산화물 박막 상의 결함 부분 내에 상기 리페어링 물질을 형성하는 것을 의미할 수 있다.
일 실시 예로서, 상기 산화물 박막의 결함 부분에 형성된 리페어링 물질은 진공 공정 또는 용액 공정에 의해 형성된 산화물일 수 있다.
진공 공정에 의해 산화물 박막을 리페어 하는 경우, 산화물 반도체 소자의 전기적 특성 및 신뢰성을 향상시킬 수 있다. 용액 공정에 의해 산화물 박막을 리페어 하는 경우, 저비용으로 산화물 박막을 리페어할 수 있다.
일 실시 예로서, 산화물 박막의 효과적인 리페어 및 산화물 박막 소자의 전기적 특성 개선을 위하여, 산화물 박막의 결함 부분을 평탄화한 후 리페어링 물질을 형성하거나, 산화물 박막의 결함 부분에 리페어링 물질을 형성하여 리페어층을 형성한 후 리페어층의 표면을 평탄화하거나, 진공 및 용액 공정을 혼용하여 산화물 박막을 리페어할 수 있다.
이하, 본 명세서에 첨부된 도면을 참조하여 본 발명에 대해 상세히 설명한다.
도 1 및 도 2는 본 발명의 일 실시 예에 따른 산화물 박막 리페어 방법의 흐름도이다.
도 1은 본 발명의 일 실시 예에 따른 용액 공정에 의한 산화물 박막 리페어 방법을 나타내는 흐름도이다.
도 1에 도시된 바와 같이, 용액 공정에 의한 산화물 박막 리페어 방법은 리페어 용액을 제조하는 단계(S120), 산화물 박막의 결함 부분에 리페어 용액을 도포하는 단계(S140), 도포된 리페어 용액을 열처리하는 단계(S160)을 포함할 수 있다
상기 산화물 박막 리페어 용액을 제조하는 단계(S120)에서, 인듐 전구체, 아연 전구체, 갈륨 전구체 및 주석 전구체 중 적어도 하나를 용매에 녹여 산화물을 포함하는 리페어 용액을 제조할 수 있다.
일 실시 예로, 상기 리페어 용액은 산화물 박막의 결함 부분의 두께에 따라 리페어 용액의 몰 농도를 조절하여 제조할 수 있다. 산화물 박막의 결함 부분에 형성되는 리페어층의 두께는 리페어 용액의 몰 농도에 비례하여 증가한다. 따라서, 리페어 용액의 몰 농도를 산화물 박막의 결함 부분의 두께에 따라 조절하여 결함 부분에 형성되는 리페어층의 두께를 조절함으로써, 산화물 박막의 결함 부분과 동일한 두께의 리페어층을 형성할 수 있다.
상기 산화물 박막의 결함 부분에 리페어 용액을 도포하는 단계(S140)는 스핀 코팅, 잉크젯 프린팅, 스프레이 코팅 또는 딥코팅 공정에 의해 상기 리페어 용액을 산화물 박막의 결함 부분에 도포하는 단계를 포함할 수 있다. 예로서, 잉크젯 프린팅에 의해 리페어 용액을 도포하는 경우, 산화물 박막의 결함 부분에 리페어 용액을 선택적으로 도포할 수 있다.
상기 리페어 용액을 열처리하는 단계(S160)에서, 산화물 박막의 결함 부분에 도포된 리페어 용액을 200 내지 400℃의 온도로 열처리할 수 있다. 또한, 상기 열처리는 1시간 내지 2시간 동안 수행할 수 있다. 즉, 용액 공정에 의해 산화물 박막 상의 결함을 리페어하는 경우, 용액 공정에 의해 산화물 박막을 형성하는 경우(450℃ 이상의 고온 열처리)와 달리 200 내지 400℃의 저온의 열처리로 산화물 박막을 리페어할 수 있다.
도 2는 본 발명의 다른 실시 예에 따른 진공 공정에 의한 산화물 박막 리페어 방법을 나타내는 흐름도이다.
도 2에 도시된 바와 같이, 진공 공정에 의한 산화물 박막 리페어 방법은, 산화물 박막의 결함 부분에 리페어링 물질을 증착하는 단계(S220), 그리고, 증착된 리페어링 물질을 열처리하는 단계(S240)를 포함할 수 있다.
상기 산화물 박막의 결함 부분에 리페어링 물질을 증착하는 단계(S220)에서, 상기 리페어링 물질은 화학기상증착법(CVD), 원자층 증착법(ALD) 또는 스퍼터링(sputtering) 공정에 의해 상기 결함 부분에 증착될 수 있다. 일 실시 예로, 상기 산화물 박막의 결함 부분의 두께에 따라 증착 공정 시간을 조절하여 상기 리페어링 물질을 증착할 수 있다.
상기 리페어링 물질을 열처리하는 단계(S240)에서, 상기 결함 부분에 증착된 리페어링 물질을 200 내지 400℃의 온도로 열처리할 수 있다. 본 발명의 일 실시시 예에 따르면, 저온의 열처리로 산화물 박막을 리페어할 수 있다.
도 3a 내지 도 3c는 본 발명의 일 실시 예에 따른 산화물 박막 리페어 방법을 설명하기 위한 단면도이다.
도 3a에 도시된 바와 같이, 산화물 박막(10)에 결함이 존재하는 경우, 결함은 대부분 평탄하지 않고, 돌출 부분(12)을 갖는 것이 일반적이다.
돌출 부분(12)은 결함 부분의 바닥면 중에서 상대적으로 돌출되어 있는 부분을 의미할 수 있다. 실시 예에서, 돌출 부분(12)은 바닥면 요철의 최고점과 최저점 사이에서 결정되는 가상의 기준면보다 높은 영역을 의미할 수 있다.
진공 공정에 의해 리페어링 물질을 증착하는 경우, 전기적 특성이 우수한 산화물 반도체 박막을 증착할 수 있다. 그러나, 진공 공정에 의해 돌출 부분을 갖는 결함 상에 리페어링 물질을 증착하는 경우, 결함 상에 리페어링 물질이 일정한 두께로 증착되기 때문에 결함의 형상에 대응되게 리페어링 물질이 증착되게 된다. 또한, 돌출 부분이 있는 결함 상에 진공 공정에 의해 리페어링 물질을 증착하는 경우, 결함 상에 리페어링 물질이 균일하게 증착되지 않아 리페어된 산화물 박막의 전기적 특성을 저해하는 요인이 될 수 있다.
따라서, 도 3b에 도시된 바와 같이, 도 3a의 돌출 부분을 식각(etching) 또는 레이저 가공을 통해 제거함으로써, 산화물 박막의 결함을 평탄화할 수 있다.
이후, 도 3c에 도시된 바와 같이, 평탄화된 결함 상에 진공 공정에 의해 리페어링 물질(20)을 균일하게 증착함으로써, 산화물 박막을 리페어할 수 있다.
도 4a 내지 도 4c는 본 발명의 다른 실시 예에 따른 산화물 박막 리페어 방법을 설명하기 위한 단면도이다.
도 4a에 도시된 바와 같이, 용액 공정으로 리페어 용액을 도포하여 돌출 부분의 표면 높이 이상으로 제1 리페어링 물질(23)을 형성함으로써, 돌출 부분을 갖는 결함을 평탄화할 수 있다. 용액 공정으로 결함을 평탄화하는 경우, 결함의 돌출 부분을 제거하기 위한 별도의 식각 장비 혹은 레이저 장비를 필요로 하지 않으므로, 저비용으로 돌출 부분을 평탄화할 수 있는 이점이 있다.
이후, 도 4b에 도시된 바와 같이, 결함 부분 외의 다른 부분에 리페어링 물질이 증착되는 것을 방지하기 위해, 상기 결함 부분의 형상에 대응하는 패턴의 개구부를 갖는 차단필름(40)을 배치할 수 있다. 예로서, 차단필름은 다양한 결함 부분의 형상에 대응하는 다양한 형태의 개구부를 가질 수 있다.
그리고 나서, 도 4c에 도시된 바와 같이, 진공 공정에 의해 제2 리페어링 물질(24)을 균일하게 증착함으로써, 결함 있는 산화물 박막을 리페어하여 우수한 전기적 특성을 갖도록 할 수 있다.
도 5a 내지 도 5b는 본 발명의 또 다른 실시 예에 따른 산화물 박막 리페어 방법을 설명하기 위한 단면도이다.
도 5a에 도시된 바와 같이, 산화물 박막(10)의 결함 상에 리페어링 물질을 형성하여 리페어층(25)을 형성할 수 있다. 이 경우, 원자층 증착법(ALD)을 이용하여 의해 돌출 부분을 갖는 결함 상에 리페어링 물질을 증착할 수 있다. 원자층 증착법을 이용하여 결함 상에 리페어링 물질을 증착하는 경우, 돌출 부분을 갖는 결함을 평탄화하는 공정 없이도, 리페어링 물질을 균일하게 증착할 수 있다. 이에 따라 공정 시간이 단축되는 이점을 갖는다.
이후, 도 5b에 도시된 바와 같이, 상기 리페어층(25)의 표면을 가공하여 산화물 박막(10)의 표면 높이와 리페어층(25)의 표면 높이를 일치시킬 수 있다. 예로서, 리페어층의 표면은 식각 또는 레이저 가공에 의해 산화물 박막의 표면 높이와 일치시킬 수 있다.
도 6a 내지 도 6b는 본 발명의 또 다른 실시 예에 따른 산화물 박막 리페어 방법을 설명하기 위한 단면도이다.
도 6a에 도시된 바와 같이, 산화물 박막(10)의 결함 부분에 제1 산화물을 포함하는 제1 리페어링 물질(26)을 진공 공정에 의해 증착할 수 있다. 이 경우, 진공 공정에 의해 증착되는 제1 리페어링 물질(26)은 산화물 박막(10)의 표면 높이보다 낮거나 같게 증착할 수 있다.
그리고 나서, 도 6b에 도시된 바와 같이, 제2 산화물을 포함하는 제2 리페어링 용액을 주입하여 제2 리페어링 물질(28)을 산화물 박막의 표면 높이와 같게 형성할 수 있다. 따라서, 돌출 부분을 갖는 결함을 평탄화하거나, 산화물 박막의 표면 높이보다 높게 증착된 리페어링 물질의 표면 가공을 위한, 별도의 식각 장비가 필요하지 않으므로, 저비용으로 결함 있는 산화물 박막을 리페어할 수 있는 이점이 있다.
일 실시 예로서, 상기 제1 산화물과 상기 제2 산화물은 상기 산화물 박막과 동일한 조성을 가질 수 있다. 또한, 상기 제1 리페어링 물질 및 상기 제2 리페어링 물질 역시 상기 산화물 박막과 동일한 조성을 가질 수 있다.
도 7은 본 발명의 일 실시 예에 따라 리페어된 산화물 박막(10)을 포함하는 산화물 박막 소자(100)를 나타내는 단면도이다.
도 7에 도시된 바와 같이, 본 발명의 일 실시 예에 따른 산화물 박막 소자는 기판(50), 기판 상의 산화물 박막(10)을 포함하며, 상기 산화물 박막은 리페어링 물질(20)을 포함하는 리페어층을 포함할 수 있다. 일 실시 예로서, 상기 산화물 박막 상에 전극(30)을 더 포함할 수 있다. 상기 리페어층은 상기 산화물 박막의 결함 부분을 리페어하는 리페어링 물질을 포함하고, 리페어링 물질을 산화물을 포함하는 것일 수 있다. 예로서, 상기 산화물 박막과 상기 리페어층은 동일한 조성을 갖는 동시에 밀도 차이를 가질 수 있다. 산화물 박막과 리페어층 간의 밀도 차이에 의하여, 열처리 과정에서 채널층 내에 인장응력이나 압축응력을 형성하여 채널층에 스트레인을 부여하고, 산화물 반도체 박막 소자의 전기적인 특성을 개선하는 효과를 얻을 수 있다. 일 실시 예에 있어서, 상기 리페어링 물질은 ZnO, InO, SnO, InZnO, InGaO, ZnSnO 및 InGaZnO 중 적어도 하나를 포함할 수 있다.
이하, 본 발명의 실시 예를 통해 본 발명에 따른 산화물 박막 리페어 방법을 더 상세히 설명하고, 각 실시 예와 비교 예에 따른 실험 결과를 통해 본 발명에 따른 리페어 방법의 리페어 효과를 확인하다.
<실시 예 1>
40nm의 산화물 박막이 30nm 두께의 결함을 갖는다고 가정하고 실험하였다. 이에 따라, 40nm의 산화물 박막에서 결함 부분인 30nm를 제거하는 과정을 생략하기 위해, 진공 공정에 의해 IGZO(In-Ga-Zn-O) 산화물 박막을 10nm로 증착하였다.
먼저, 실리콘 옥사이드(SiO2)가 성장된 실리콘(Si) 기판을 아세톤과 메탄올 순으로 초음파 세척을 각각 10분씩 실시한 후, 질소건을 이용하여 기판을 블러링하여 기판 표면의 불순물을 제거하였다.
이후, 스퍼터링(sputtering) 공정에 의해 In2O3:Ga2O3:ZnO의 비율이 1:1:1인 스터퍼 타겟을 5mTorr 분압의 아르곤 가스 분위기에서 150W 파워로 약 1분 동안 처리하여 10nm의 IGZO 산화물 박막을 형성하였다.
그리고 나서, 상기 산화물 박막 상에 30nm의 리페어링 물질을 증착하였다. 구체적으로, 상기 10nm의 IGZO 산화물 박막 증착 방법과 동일한 방법으로 증착하되, In2O3:Ga2O3:ZnO의 비율이 1:1:1인 타겟을 5mTorr 분압의 아르곤 가스 분위기에서 150W 파워로 약 4분 동안 처리하여 IGZO 산화물을 포함하는 리페어링 물질을 증착하였다. 이후, 증착된 리페어링 물질을 300℃에서 30분 동안 열처리하였다.
<비교 예 1>
본 발명의 실시 예에 따라 리페어된 산화물 박막의 리페어 효과를 확인하기 위해, 결함이 없고, 리페어되지 않은 산화물 박막, 즉, 양품 산화물 박막을 제조하였다.
상기 실시 예 1의 10nm 산화물 박막 증착 방법과 동일한 과정을 수행하되, 스퍼터를 이용한 산화물 박막의 증착 시간을 5분으로 조절하여 40nm의 IGZO 산화물 박막을 형성하였다.
이하, 도면은 본 발명의 실시 예 또는 비교 예에 따른 산화물 박막을 포함하는 산화물 박막 트랜지스터의 전기적 특성 및 신뢰성을 확인하기 위한 그래프로서, 산화물 박막 트랜지스터의 게이트 전압(VG)에 따른 드레인 전류(ID) 변화를 나타낸다.
도 8은 본 발명의 실시 예 1에 따라 리페어된 산화물 박막을 포함하는 산화물 박막 트랜지스터와 비교 예 1에 따른 양품 산화물 박막을 포함하는 산화물 박막 트랜지스터의 전달 특성을 나타내는 그래프이다.
도 8에 나타난 바와 같이, 실시 예 1에 따른 산화물 박막의 경우, 비교 예 1에 따른 양품 산화물 박막에 비해 임계 전압이 약간 이동한 것 외의 다른 전기적 특성은 양품 산화물 박막과 거의 비슷하게 나타남을 확인할 수 있다. 즉, 실시 예 1에 따라 리페어된 산화물 박막을 포함하는 산화물 박막 트랜지스터의 경우에도, 임계전압에서 온, 오프 전류가 확실히 나타났고, 임계전압 이하에서의 기울기가 비교 예 1의 경우와 거의 동일한 것을 확인할 수 있다. 본 발명의 일 실시 예에 따른 산화물 박막 리페어 방법이 리페어 효과가 우수함을 알 수 있다.
도 9a 및 도 9b는 각각 본 발명의 실시 예 1에 따라 리페어된 산화물 박막을 포함하는 산화물 박막 트랜지스터와 비교예 1에 따른 양품 산화물 박막을 포함하는 산화물 박막 트랜지스터의 PBS(Positive Bias Stress) 테스트 결과를 나타내는 그래프이다.
도 9a 및 도 9b를 참조하면, 각 산화물 박막 트랜지스터에 전압을 인가한 후, 1, 10, 100 및 1000초 경과시 임계전압의 변화량을 통해 소자의 신뢰성을 확인할 수 있다. 도 9a 및 도 9b를 비교하면, 비교 예 1에 따른 양품 산화물 박막의 임계전압 변화량과 본 발명의 실시 예 1에 따라 리페어된 산화물 박막의 임계전압 변화량이 거의 비슷한 것을 확인할 수 있다. 즉, 본 발명의 실시 예 1에 따라 리페어된 산화물 박막의 경우에도, 안정성 및 신뢰성이 우수함을 알 수 있다.
<실시 예 2>
상기 실시 예 1과 동일한 과정을 수행하여 10nm의 IGZO 산화물 박막을 형성하였다.
그리고 나서, 상기 산화물 박막 상에 용액 공정에 의해 30nm의 리페어링 물질을 형성하였다.
구체적으로, 인듐 전구체와 아연 전구체로 각각 인듐 나이트레이트(In(NO3)3)와 아연 나이트레이트(Zn(NO3)2) 및 갈륨 나이트레이트(Ga(NO3)3)를 용매인 2-메톡시에탄올(2-methoxyethanol)에 용해시켜 몰 농도가 0.3M인 리페어 용액을 제조하였다. 이 경우, 인듐, 갈륨, 아연 간의 몰 비율은 In:Ga:Zn = 2:2:1이 되도록 하였으며, 2-메톡시에탄올 1 ml 당 첨가제로서 질산 0.06 g을 첨가하였다.
그리고 나서, 스핀 코팅으로 상기 10nm의 산화물 박막 상에 상기 리페어 용액을 스핀 코팅하였다. 이후, 리페어 용액이 도포된 기판을 100 ℃에서 5 분 동안 선 열처리한 뒤, 300 ℃에서 2시간 동안 후 열처리함으로써, 10nm의 산화물 박막 상에 30nm의 IGZO 산화물을 포함하는 리페어링 물질을 형성하였다.
<비교 예 2>
비교 예 2는 실시 예 2와 같이 진공 공정에 의해 증착된 산화물 박막을 용액 공정으로 리페어하는 경우가 아닌, 용액 공정에 의해 산화물 박막을 형성하는 경우에도 실시 예 2와 같은 저온의 열처리로 산화물 박막의 반도체 특성이 잘 나타나는지 비교하기 위해 실험하였다.
즉, 실시 예 2에서 용액 공정에 의해 리페어하는 경우와 같은 조건으로 기판 상에 용액 공정에 의해 40nm의 산화물 박막을 형성하였다.
구체적으로, 먼저, 실리콘 옥사이드(SiO2)가 성장된 실리콘(Si) 기판을 아세톤과 메탄올 순으로 초음파 세척을 각각 10분씩 실시한 후, 질소건을 이용하여 기판을 블러링하여 기판 표면의 불순물을 제거하였다.
그리고 나서, 인듐 전구체, 아연 전구체 및 갈륨 전구체로서, 각각 인듐 나이트레이트(In(NO3)3)와 아연 나이트레이트(Zn(NO3)2) 및 갈륨 나이트레이트(Ga(NO3)3)를 용매인 2-메톡시에탄올(2-methoxyethanol)에 용해시켜 몰 농도가 0.4M인 용액을 제조하였다. 이 경우, 인듐, 갈륨, 아연 간의 몰 비율은 In:Ga:Zn = 2:2:1이 되도록 하였으며, 2-메톡시에탄올 1 ml 당 첨가제로서 질산 0.06 g을 첨가하였다.
이후, 상기 용액을 상기 기판 상에 스핀 코팅하였고, 실시 예 2와 동일한 조건으로 열처리하여 40nm의 산화물 박막을 형성하였다.
도 10a 및 도 10b는 본 발명의 실시 예 2에 따라 리페어된 산화물 박막을 포함하는 산화물 박막 트랜지스터와 비교 예 2에 따른 산화물 박막을 포함하는 산화물 박막 트랜지스터의 전달 특성을 나타내는 그래프이다.
도 10a와 도 10b에 나타난 바와 같이, 실시 예 2에 의한 산화물 박막을 포함하는 트랜지스터의 경우 전달 특성이 잘 나타나는 반면, 비교 예 2에 의한 산화물 박막을 포함하는 트랜지스터는 전달 특성이 잘 나타나지 않는 것을 확인할 수 있다. 즉, 실시 예 2에 따른 리페어 방법의 리페어 효과가 우수함을 알 수 있다. 또한, 비교 예 2와 같이 용액 공정에 의해 산화물 박막을 형성하는 경우, 저온의 열처리로는 산화물 반도체 특성이 잘 나타나지 않으나, 진공 공정에 의해 증착된 산화물 박막을 용액 공정으로 리페어하는 경우, 저온의 열처리로도 가능함을 확인할 수 있다.
도 11은 본 발명의 실시 예 2에 따라 리페어된 산화물 박막을 포함하는 산화물 박막 트랜지스터의 PBS(Positive Bias Stress) 테스트 결과를 나타내는 그래프이다.
도 11을 참조하면, 실시 예 2에 따른 산화물 박막의 경우, 비교 예 1에 따른 양품 산화물 박막의 임계전압 변화량과 비슷한 것을 확인할 수 있다. 즉, 본 발명의 실시 예 2에 따라 용액 공정에 의해 리페어된 산화물 박막의 경우에도, 안정성 및 신뢰성이 우수함을 확인할 수 있다.
또한, 비교 예 1, 실시 예 1 및 실시 예 2에 따른 산화물 박막을 포함하는 산화물 박막 트랜지스터의 이동도(mobility)를 측정한 결과, 비교 예 1의 경우 9.2 cm2/VS, 실시 예 1의 경우 8.35 cm2/VS, 실시 예 2의 경우 10.24 cm2/VS로 나타났다. 즉, 실시 예 2에 따라 리페어된 산화물 박막을 포함하는 경우, 비교 예 1에 따른 양품 산화물 박막을 포함하는 경우보다 이동도가 더욱 향상되었다.
이상에서, 산화물 박막의 결함을 진공 공정 또는 용액 공정에 의해 리페어하는 방법 및 리페어된 산화물 박막을 포함하는 반도체 소자에 대해 설명하였다.
본 발명의 실시 예에 따르면, 산화물 박막을 리페어하여 양품 산화물 박막과 비슷한 전기적 성능 및 신뢰성을 가질 수 있다. 또한, 저온의 열처리로 용액 공정에 의해 산화물 박막을 리페어할 수 있어 저비용으로 결함이 있는 산화물 박막을 리페어할 수 있다.
이상의 실시 예들은 본 발명의 이해를 돕기 위하여 제시된 것으로, 본 발명의 범위를 제한하지 않으며, 이로부터 다양한 변형 가능한 실시 예들도 본 발명의 범위에 속할 수 있음을 이해하여야 한다. 예를 들어, 본 발명의 실시 예에 도시된 각 구성 요소는 분산되어 실시될 수도 있으며, 반대로 여러 개로 분산된 구성 요소들은 결합되어 실시될 수 있다. 따라서, 본 발명의 기술적 보호범위는 특허청구범위의 기술적 사상에 의해 정해져야 할 것이며, 본 발명의 기술적 보호범위는 특허청구범위의 문언적 기재 그 자체로 한정되는 것이 아니라 실질적으로는 기술적 가치가 균등한 범주의 발명에 대하여까지 미치는 것임을 이해하여야 한다.
10: 산화물 박막
20: 리페어링 물질
30: 전극
40: 차단필름
50: 기판
100: 산화물 박막 소자

Claims (13)

  1. 산화물 박막의 결함 부분에 산화물을 포함하는 리페어링 물질을 형성하여 상기 산화물 박막을 리페어하는 단계;를 포함하고,
    상기 산화물 박막을 리페어하는 단계는,
    상기 리페어링 물질을 포함하는 리페어 용액을 상기 결함 부분에 형성하는 단계를 포함하며,
    상기 리페어 용액은 인듐 전구체, 아연 전구체, 갈륨 전구체 및 주석 전구체 중 적어도 하나를 용매에 녹여 제조된 산화물 박막 리페어 방법.
  2. 제1 항에 있어서,
    상기 산화물 박막을 리페어하는 단계는,
    상기 결함 부분 중의 돌출 부분을 제거하여 상기 결함 부분을 평탄화하는 단계; 및
    상기 평탄화된 결함 부분에 상기 리페어링 물질을 형성하는 단계를 포함하는 산화물 박막 리페어 방법.
  3. 제1 항에 있어서,
    상기 산화물 박막을 리페어하는 단계는,
    상기 결함 부분에 제1 산화물을 포함하는 리페어 용액을 주입하여 제1 리페어링 물질을 형성하는 단계; 및
    상기 제1 리페어링 물질이 형성된 상기 결함 부분에 제2 산화물을 포함하는 제2 리페어링 물질을 증착하여 상기 산화물 박막을 리페어하는 단계를 포함하는 산화물 박막 리페어 방법.
  4. 제1 항에 있어서,
    상기 산화물 박막을 리페어하는 단계는,
    상기 결함 부분에 제1 산화물을 포함하는 제1 리페어링 물질을 증착하는 단계; 및
    상기 제1 리페어링 물질이 증착된 상기 결함 부분에 제2 산화물을 포함하는 리페어 용액을 주입하여 제2 리페어링 물질을 형성하는 단계를 포함하는 산화물 박막 리페어 방법.
  5. 제1 항에 있어서,
    상기 산화물 박막을 리페어하는 단계는,
    상기 산화물 박막의 결함 부분에 상기 리페어링 물질을 형성하여 리페어층을 형성하는 단계; 및
    상기 리페어층의 표면을 가공하여 상기 리페어층의 표면을 상기 산화물 박막의 표면 높이와 일치시키는 단계를 포함하는 산화물 박막 리페어 방법.
  6. 산화물 박막의 결함 부분에 산화물을 포함하는 리페어링 물질을 형성하여 상기 산화물 박막을 리페어하는 단계를 포함하고,
    상기 산화물 박막을 리페어하는 단계는,
    상기 결함 부분의 형상에 대응하는 패턴의 개구부를 갖는 차단필름을 상기 산화물 박막 상에 배치시키는 단계; 및
    상기 개구부를 통해 상기 결함 부분에 상기 리페어링 물질을 형성하는 단계를 포함하는 산화물 박막 리페어 방법.
  7. 삭제
  8. 삭제
  9. 제1 항에 있어서,
    상기 리페어 용액은,
    상기 결함 부분의 두께에 따라 상기 리페어 용액의 몰 농도를 조절하여 제조된 산화물 박막 리페어 방법.
  10. 제1 항에 있어서,
    상기 산화물 박막을 리페어하는 단계는,
    스핀 코팅, 잉크젯 프린팅, 스프레이 코팅 또는 딥코팅 공정에 의해 상기 리페어 용액을 상기 결함 부분에 도포하는 단계;를 포함하는 산화물 박막 리페어 방법.
  11. 삭제
  12. 삭제
  13. 삭제
KR1020150052497A 2015-04-14 2015-04-14 산화물 박막 리페어 방법 및 산화물 박막 소자 Expired - Fee Related KR101727260B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150052497A KR101727260B1 (ko) 2015-04-14 2015-04-14 산화물 박막 리페어 방법 및 산화물 박막 소자
US15/096,556 US9978592B2 (en) 2015-04-14 2016-04-12 Method for repairing oxide thin film and oxide thin-film device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150052497A KR101727260B1 (ko) 2015-04-14 2015-04-14 산화물 박막 리페어 방법 및 산화물 박막 소자

Publications (2)

Publication Number Publication Date
KR20160122902A KR20160122902A (ko) 2016-10-25
KR101727260B1 true KR101727260B1 (ko) 2017-04-17

Family

ID=57129935

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150052497A Expired - Fee Related KR101727260B1 (ko) 2015-04-14 2015-04-14 산화물 박막 리페어 방법 및 산화물 박막 소자

Country Status (2)

Country Link
US (1) US9978592B2 (ko)
KR (1) KR101727260B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102298825B1 (ko) * 2018-07-13 2021-09-08 한국전자기술연구원 다층박막구조체 및 그의 제조방법
KR102710117B1 (ko) * 2021-12-02 2024-09-27 주식회사 케이엔제이 반도체 제조용 부품의 재생방법 및 재생부품
CN115132497B (zh) * 2022-08-09 2023-06-02 中国振华(集团)新云电子元器件有限责任公司(国营第四三二六厂) 一种电容器制造方法及设备
KR102784546B1 (ko) * 2022-09-05 2025-03-24 서울대학교산학협력단 양이온 교환 반응을 이용한 금속 산화물 박막 및 그 형성방법, 박막 트랜지스터 및 그 제조방법
CN117038432B (zh) * 2023-09-01 2024-02-20 希科半导体科技(苏州)有限公司 碳化硅衬底的缺陷修复方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005142521A (ja) * 2003-10-14 2005-06-02 Sharp Corp 絶縁膜の欠陥修復方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06333826A (ja) 1993-05-25 1994-12-02 Sony Corp 結晶成長方法および薄膜トランジスタの製造方法
JP3638778B2 (ja) * 1997-03-31 2005-04-13 株式会社ルネサステクノロジ 半導体集積回路装置およびその製造方法
KR20010060988A (ko) 1999-12-28 2001-07-07 박종섭 반도체 장치의 분리구조 제조방법
US6420193B1 (en) 2000-03-17 2002-07-16 Advance Micro Devices, Inc. Repair of film having an SI-O backbone
KR20030000411A (ko) 2001-06-25 2003-01-06 주식회사 에셀텍 엔디 야그 레이저를 이용한 티에프티-엘씨디 수리방법
US20030013211A1 (en) * 2001-07-13 2003-01-16 Chu-Chun Hu Mend method for breakage dielectric film
US7208418B1 (en) * 2003-12-08 2007-04-24 Advanced Micro Devices, Inc. Sealing sidewall pores in low-k dielectrics
DE102007046846A1 (de) * 2007-09-29 2009-04-09 Advanced Micro Devices, Inc., Sunnyvale Seitenwandschutzschicht
KR101996656B1 (ko) 2012-06-21 2019-07-04 엘지디스플레이 주식회사 표시장치 및 이의 리페어 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005142521A (ja) * 2003-10-14 2005-06-02 Sharp Corp 絶縁膜の欠陥修復方法

Also Published As

Publication number Publication date
US20160308034A1 (en) 2016-10-20
US9978592B2 (en) 2018-05-22
KR20160122902A (ko) 2016-10-25

Similar Documents

Publication Publication Date Title
KR101919212B1 (ko) 박막 트랜지스터
JP6326270B2 (ja) 薄膜トランジスタおよびその製造方法
KR101648661B1 (ko) 박막 트랜지스터
TWI507554B (zh) An oxide and a sputtering target for a semiconductor layer of a thin film transistor, and a thin film transistor
KR101727260B1 (ko) 산화물 박막 리페어 방법 및 산화물 박막 소자
US9202926B2 (en) Thin film transistor
TWI514586B (zh) A thin film transistor structure, and a thin film transistor and a display device having the same
KR101621644B1 (ko) 박막 트랜지스터 및 표시 장치
CN103038888B (zh) 薄膜晶体管的半导体层用氧化物和溅射靶以及薄膜晶体管
KR102450341B1 (ko) 산화물 반도체층의 결정화 방법, 이를 적용한 반도체 장치 및 이의 제조 방법
US9647126B2 (en) Oxide for semiconductor layer in thin film transistor, thin film transistor, display device, and sputtering target
CN104904017A (zh) 薄膜晶体管及其制造方法
CN104885229A (zh) 薄膜晶体管及其制造方法
KR20160145600A (ko) 접합 soi 웨이퍼의 제조방법
KR20140033348A (ko) 박막 트랜지스터의 반도체층용 산화물, 상기 산화물을 구비한 박막 트랜지스터의 반도체층 및 박막 트랜지스터
US9780228B2 (en) Oxide semiconductor device and method for manufacturing same
KR20190078913A (ko) 산화물 박막 트랜지스터 제조 방법 및 이를 이용해서 제조되는 산화물 박막 트랜지스터
US9824887B2 (en) Nitride semiconductor device
JP2013138197A (ja) 薄膜トランジスタの半導体層用酸化物薄膜、薄膜トランジスタおよび表示装置
WO2022208865A1 (ja) 半導体装置の製造方法
CN114008752A (zh) 氧化物半导体的加工方法及薄膜晶体管的制造方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20150414

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20160321

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20160930

Patent event code: PE09021S01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20170321

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20170410

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20170411

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20200401

Start annual number: 4

End annual number: 4

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20220121