[go: up one dir, main page]

KR101726514B1 - 상보형 소스 팔로워 드라이버를 가진 제어기 영역 네트워크 버스 송신기 - Google Patents

상보형 소스 팔로워 드라이버를 가진 제어기 영역 네트워크 버스 송신기 Download PDF

Info

Publication number
KR101726514B1
KR101726514B1 KR1020150135345A KR20150135345A KR101726514B1 KR 101726514 B1 KR101726514 B1 KR 101726514B1 KR 1020150135345 A KR1020150135345 A KR 1020150135345A KR 20150135345 A KR20150135345 A KR 20150135345A KR 101726514 B1 KR101726514 B1 KR 101726514B1
Authority
KR
South Korea
Prior art keywords
mosfet
source follower
source
conductor
driver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020150135345A
Other languages
English (en)
Other versions
KR20160037103A (ko
Inventor
시아란 브렌난
Original Assignee
리니어 테크놀러지 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 리니어 테크놀러지 코포레이션 filed Critical 리니어 테크놀러지 코포레이션
Publication of KR20160037103A publication Critical patent/KR20160037103A/ko
Application granted granted Critical
Publication of KR101726514B1 publication Critical patent/KR101726514B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H04L12/40039—Details regarding the setting of the power status of a node according to activity on the bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163—Soft switching
    • H03K17/164—Soft switching using parallel switching arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/02—Details
    • H04L12/12—Arrangements for remote connection or disconnection of substations or of equipment thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H04L12/40032—Details regarding a bus interface enhancer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L2012/40208—Bus networks characterized by the use of a particular bus standard
    • H04L2012/40215—Controller Area Network CAN

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)
  • Power Engineering (AREA)

Abstract

제어기 영역 네트워크(CAN) 드라이버(송신기)는 우성 상태에서 버스의 제 1 도전체를 풀업하는 개방 드레인 제 1 드라이버 MOSFET 및 우성 상태에서 버스의 제 2 도전체를 풀다운하는 개방 드레인 제 2 드라이버 MOSFET을 가진 종래의 메인 드라이버를 포함한다. 턴온 및 턴오프 동안에 정확히 동일한 전류를 전도시키기 위해 드라이버 MOSFET 특성을 완전히 정합시키기가 어려우므로, 상당한 공통 모드 변동이 발생하여 전자파 방사를 초래한다. 메인 드라이버 MOSFET에 기인하는 임의의 공통 모드 변동을 크게 감소시키도록 메인 드라이버 MOSFET이 턴온 및 턴오프하는 시간 동안 도전체 상에 로우 공통 모드 부하 임피던스를 생성하기 위해 제 1 드라이버 MOSFET 및 제 2 드라이버 MOSFET과 병렬로 소스 팔로워가 각각 접속된다.

Description

상보형 소스 팔로워 드라이버를 가진 제어기 영역 네트워크 버스 송신기{CONTROLLER AREA NETWORK BUS TRANSMITTER WITH COMPLEMENTARY SOURCE FOLLOWER DRIVER}
관련 출원에 대한 상호 참조
본 출원은 본 발명자에 의해 2014년 9월 26일에 출원된 미국 가출원 제 62/056,240 호에 기초하고 이로부터 우선권을 주장하며, 현재 양수인에게 양도되고 본 명세서에서 참조로서 인용된다.
본 발명은 제어기 영역 네트워크(CAN) 버스 송신기에 관한 것으로, 특히, 공통 모드 변동을 감소시키는 버스 드라이버에 관한 것이다.
제어기 영역 네트워크(CAN) 버스 표준 ISO 11898은 디바이스로 하여금 2-와이어 버스를 사용하여 서로 통신하게 하도록 설계된다. ISO 11898 표준은 본 명세서에서 참조로서 인용된다. 버스 상의 데이터 신호는 차동이므로, 임의의 공통 모드 신호가 이상적으로 무효가 된다. 그 표준은 주로 차량 통신에 적용되고, 버스를 통해 통신할 수 있는 디바이스의 예는 엔진 제어 유닛, 동력 조향 제어 유닛, 에어백 제어 유닛, 오디오 시스템 제어 유닛, 파워 윈도우 제어 유닛 등을 포함한다. CAN 버스 표준은 또한 산업 환경(예컨대, 로봇 제어 유닛), 엔터테인먼트 환경(예컨대, 비디오 게임 제어 유닛) 및 다른 환경에 적용될 수 있다.
다양한 제어 유닛은 전형적으로 병렬 데이터를 생성하고, 그 데이터는 프로토콜에 따라 프레임 내에 패키징되고 버스 상에 차동 비트 신호로서 직렬로 송신된다. 충돌 및 중재 룰이 표준에 의해 명시된다.
본 발명은 전형적으로 연선 쌍에 연결되는 CAN 내의 버스 드라이버(송신기)만을 처리한다.
도 1은 라인(12) 상의 직렬 데이터를 수신하는 특정 디바이스에 대한 종래 기술의 CAN 버스 드라이버(10)를 도시한다. 일례에서, 버스 드라이버(10)는 라인(12) 상의 로직 0 비트를 수신하고, 게이트 드라이버(14)는 PMOS 트랜지스터(16)를 턴온하는 로우 PGATE 전압을 생성하고 NMOS 트랜지스터(18)를 턴온하는 하이 NGATE 전압을 생성한다. 따라서, Vcc는 하이 측 버스 라인(20)에 인가되고, 시스템 접지는 로우 측 버스 라인(22)에 인가된다. 라인(20 및 22)은 선택적인 역방향 전류 차단 다이오드(26 및 28) 및 버스 단자(CANH 및 CANL)를 통해 연선 쌍 케이블(24)(버스)에 연결된다. 로직 1 비트에 대한 전압 차는 1.5 볼트보다 커야 한다. 이는 우성 상태(dominant state)로 지칭된다. 라인(12) 상의 로직 1 비트의 경우에, 양 트랜지스터(16 및 18)는 턴오프(하이 임피던스)되고, 120 옴 종단 저항기(30 및 32)가 버스 상의 차동 전압을 0 볼트로 리턴한다. 이는 열성 상태(recessive state)로 지칭된다.
다양한 디바이스가 케이블(24)에 연결되고 드라이버(10)와 유사한 버스 드라이버도 포함한다.
CANH 및 CANL 단자 전압의 평균과 동일한 공통 모드 전압은 열성 상태에서 우성 상태로의 전이 동안 및 우성 상태에서 다시 열성 상태로의 전이 동안에 이상적으로는 계속 일정하게 유지된다. 공통 모드 전압의 변동은 전자 시스템에서 바람직하지 않은 전자파 방사(electromagnetic emissions:EME)를 초래한다.
열성 상태에서 우성 상태로의 전이 동안에, PMOS 트랜지스터(16)는 CANH 및 CANL 단자 전압의 평균이 우성 상태 전체에 걸쳐 거의 일정하게 유지되도록 NMOS 트랜지스터(18)와 정확히 동일한 시간 및 동일한 속도로 턴온해야 한다. 마찬가지로, 우성 상태에서 열성 상태로의 전이 동안에, PMOS 트랜지스터(16)는 NMOS 트랜지스터(18)와 거의 동일한 시간 및 동일한 속도로 턴오프해야 한다.
실제 전자 디바이스에서, 상이한 유형의 2 개의 상이한 개방 드레인 FET(PFET vs NFET)가 정확히 동일한 시간과 속도로 턴온 및 턴오프함을 보장하는 것은 상당히 어렵다. 2 개의 디바이스가 동일한 속도로 턴온 또는 턴오프하지 않으면, 전이 동안에 공통 모드 전압의 큰 변화가 발생하여 EME를 초래할 수 있다. CAN 버스 드라이버(10)는 큰 공통 모드 변화를 생성하기 쉽다. 이는 2 개의 트랜지스터(16 및 18)가 턴온 및 턴오프하는 중(그 동안에 게이트-소스 전압(Vgs)이 로우이고 드레인-소스 전압(Vds)이 하이임)일 때 하이 임피던스 전류원으로서 동작하기 때문이다. 이러한 상태에서, 공통 모드 부하는 이들 2 개의 트랜지스터의 병렬 출력 임피던스이다(CAN 버스 상에 있는 CAN 수신기의 병렬 임피던스를 더함). 이는 수십 킬로옴일 수 있는 하이 공통 모드 부하 임피던스를 초래한다. 이러한 상태에서, PMOS 트랜지스터(16) 및 NMOS 트랜지스터(18)에 의해 동시에 전도되는 전류의 작은 차이는 1 볼트 이상의 공통 모드 전압 변동을 초래할 수 있다. 이는 다수의 시스템에서 EME 고려에 허용되지 않는다.
우성 상태에서 열성 상태로의 전이 동안에 메인 드라이버 트랜지스터에 의해 전도되는 동일하지 않은 전류의 영향을 덜 받는 CAN 드라이버가 필요하다.
본 발명은 메인 드라이버 트랜지스터가 상보형 소스 팔로워 드라이버로 보충되는 CAN 버스 드라이버에 관한 것이다. 소스 팔로워 FET가 드레인이 아니라 소스를 통해 각각의 CAN 버스 라인을 구동하므로, 출력 임피던스는 개방 드레인 드라이버에 비해 상당히 낮다. 상보형 소스 팔로워 드라이버는 우성 상태와 열성 상태 간의 전이 동안에 훨씬 낮은 공통 모드 부하 임피던스가 제공되도록 메인 드라이버 FET보다 조금 전에 턴온하고 메인 드라이버 FET보다 조금 후에 턴오프하며, 이에 의해 메인 드라이버 FET 내의 전도 전류 부정합으로부터 발생하는 공통 모드 전압 변동을 크게 감소시킨다.
소스 팔로워 드라이버는 고도의 정합과 동일하고 반대인 2 개의 상승 및 하강 파형을 생성하는 상보형 경사 생성기 회로를 포함한다. 집적 회로 기술이 고정합 상보형 전류원과 고정합 캐패시터를 가능하게 하므로 좋은 정합이 가능하다. 상보형 상승 및 하강 경사는 동일하지만 반대인 전류를 한 쌍의 정합된 캐패시터로 스위칭함으로써 생성된다.
메인 드라이버 트랜지스터가 완전히 턴온될 때, 버스는 병렬로 전도되는 메인 드라이버 트랜지스터와 그들 각각의 소스 팔로워에 의해 구동된다.
다른 실시예에서, 소스 팔로워 드라이버의 로우 임피던스가 스위칭 효과에 대해 지배적이므로 소스 팔로워 드라이버가 메인 드라이버 FET와 동시에 스위칭되는 경우에 유사한 이점이 달성되지만, 실제 회로에서 그러한 정확한 타이밍은 비교적 어렵다.
도 1은 종래 기술의 CAN 버스 드라이버를 도시한다.
도 2는 본 발명의 일 실시예에 따른 CAN 버스 드라이버를 도시한다.
도 3은 동일한 전체 출력 구동 전류를 획득하면서 메인 드라이버 FET가 더 작아지게 하도록 추가 공통 소스 FET가 각각의 소스 팔로워 FET에 역병렬로 접속되는 본 발명의 제 2 실시예에 따른 CAN 버스 드라이버를 도시한다.
도 4는 동일한 전체 출력 구동 전류를 획득하도록 소스 팔로워 드라의버 내의 FET의 크기를 증가시키면서 도 3에서 메인 드라이버 FET가 제거되는 본 발명의 제 4 실시예에 따른 CAN 버스 드라이버를 도시한다.
도 2는 개선된 CAN 버스 드라이버(40)를 도시하되, 도 1의 요소와 동일한 요소는 동일한 번호로 라벨링된다. 드라이버(40)는 풀업 소스 팔로워(42) 및 풀다운 소스 팔로워(44)를 더 포함한다.
풀업 소스 팔로워(42)는 보호 고 전압 캐스코드(cascode) 디바이스로서 동작하는 PMOS 트랜지스터(48)의 소스에 연결된 소스 및 전원 전압(Vcc)에 연결된 드레인을 가진 NMOS 트랜지스터(46)를 포함한다. PMOS 트랜지스터(48)의 드레인은 하이 측 버스 라인(20)에 연결된다. PMOS 트랜지스터(48)의 게이트는 시스템 접지에 연결되어 PMOS 트랜지스터를 턴온하고, NMOS 트랜지스터(46)의 게이트는 경사 생성기(50)에 의해 생성된 제어 전압을 수신하도록 연결된다.
풀다운 소스 팔로워(44)는 보호 고 전압 캐스코드 디바이스로서 동작하는 NMOS 트랜지스터(54)의 소스에 연결된 소스 및 시스템 접지에 연결된 드레인을 가진 PMOS 트랜지스터(52)를 포함한다. NMOS 트랜지스터(54)의 드레인은 로우 측 버스 라인(22)에 연결된다. NMOS 트랜지스터(54)의 게이트는 시스템 전원(Vcc)에 연결되어 NMOS 트랜지스터를 턴온하고, PMOS 트랜지스터(52)의 게이트는 경사 생성기(50)에 의해 생성된 제어 전압을 수신하도록 연결되되, 경사 생성기(50) 내의 상보형 파형 NSLW(N 슬루(slew)) 및 PSLW(P 슬루)에 의해 도시되는 바와 같이, PMOS 트랜지스터(52) 및 NMOS 트랜지스터(46)에 대한 제어 전압은 상보적이다.
PMOS 트랜지스터(52)는 NMOS 트랜지스터(46)와 정합되어, 2 개의 트랜지스터가 턴온 또는 턴오프함에 따라, 그들은 거의 동일한 전류를 전도시킨다.
하이 측 버스 라인(20)은 메인 드라이버(56) 내의 PMOS 트랜지스터(16)의 드레인에 연결되고, 로우 측 버스 라인(22)은 메인 드라이버(56) 내의 NMOS 트랜지스터(18)의 드레인에 연결된다.
NMOS 트랜지스터(46) 및 PMOS 트랜지스터(52)가 그들 각각의 CAN 버스 라인(20/22)을 드레인보다는 소스를 통해 구동하므로, 출력 임피던스는 개방 드레인 드라이버에 비해 매우 낮다. 버스 라인(20 또는 22) 상의 변동에 의해 발생한 Vgs의 임의의 변경이 트랜지스터 양단의 전류의 큰 변화를 생성하므로 출력 임피던스는 낮다.
NMOS 트랜지스터(46)와 PMOS 트랜지스터(52)가 정합되고 경사 생성기(50)의 잘 정합된 상보형 출력을 따르며, 출력이 하이 임피던스 전류원이 아니라 로우 임피던스 전압원이므로, 턴온 또는 턴오프할 때 소스 팔로워(42 및 44)는 아주 적은 공통 모드 전압 변동을 생성한다. 또한, 소스 팔로워(42 및 44)는 메인 드라이버(56)가 턴온 및 턴오프할 때 메인 드라이버(56) 상에 로우 임피던스 공통 모드 부하를 제공한다.
소스 팔로워(42 및 44)에 의한 아주 낮은 공통 모드 부하 임피던스는 상태가 변할 때 메인 드라이버(56) 트랜지스터(16 및 18) 내의 전도 전류 부정합으로부터 발생하는 공통 모드 전압 변동을 크게 감소시킨다.
전체 소스 팔로워 드라이버 회로(58)의 일부이도록 고려되는 상보형 경사 생성기(50)는 고도의 정합과 동일하고 반대인 2 개의 상승 및 하강 파형(NSLW 및 PSLW)을 생성한다. 집적 회로 기술이 고정합 상보형 전류원과 고정합 캐패시터를 가능하게 하므로 좋은 정합이 가능하다. 상보형 상승 및 하강 경사는 동일하지만 반대인 전류를 한 쌍의 정합된 캐패시터로 스위칭함으로써 생성된다.
메인 드라이버 트랜지스터(16 및 18)가 턴온 및 턴오프하는 시간 동안 소스 팔로워 드라이버(58)가 메인 드라이버(56)에 공통 모드 부하를 제공하게 하도록, 메인 드라이버(56)가 턴온하기 조금 전에 턴온해야 하고 메인 드라이버(56)가 턴오프한 조금 후에 턴오프해야 한다. 이는 데이터 입력 라인(12)과 소스 팔로워 드라이버(58) 및 메인 드라이버(56)의 입력들 사이의 지연 회로(60 및 62)에 의해 달성된다. 메인 드라이버(56)는 (턴온하는) 데이터 신호의 리딩 에지(leading edge)를 지연시키지만 (턴오프하는) 트레일링 에지(trailing edge)는 지연시키지 않는 지연 회로(62)를 통해 구동된다. 이는 지연 회로(62) 내의 데이터 입력(DIN) 파형 및 데이터 출력(DOUT) 파형에 의해 도시된다. 소스 팔로워 드라이버(58)는 (턴오프하는) 데이터 신호의 트레일링 에지를 지연시키지만 (턴온하는) 리딩 에지는 지연시키지 않는 지연 회로(60)를 통해 구동된다. 데이터 신호의 리딩 에지에 도달하면, 소스 팔로워 드라이버(58)는 즉시 턴온하고, 직후에 메인 드라이버(56)가 이어진다. 데이터 신호의 하강 에지에 도달하면, 메인 드라이버(56)는 즉시 턴오프하고, 직후에 소스 팔로워 드라이버(58)가 이어진다. 이는 소스 팔로워 드라이버(58)로 하여금 턴온 및 턴오프 전이 동안에 메인 드라이버(56)에 공통 모드 부하를 제공하게 하여 공통 모드 전압 변동을 감소시킨다.
그러므로, 이상적으로, 메인 드라이버(56)는 단지 소스 팔로워 드라이버(58)가 (열성 상태에 있을 때나 우성 상태에 있을 때나) 정상 상태에 있는 시간에 스위칭한다.
소스 팔로워 드라이버(58)가 소스 팔로워(42 및 44)를 통해 출력을 구동하고 있으므로, NMOS 트랜지스터(46) 및 PMOS 트랜지스터(52)의 입력 전압과 출력 사이에 전압 강하가 존재한다. 이러한 이유로, 소스 팔로워 드라이버(58)는 CAN 버스의 요구조건을 만족시키기에 충분히 큰 차동 전압을 구동할 수 없다. 그러므로 소스 팔로워 드라이버(58)는 메인 드라이버(56)의 EME 특성을 개선하기 위한 보충 드라이버로서 사용되었으며, CAN 버스 상의 큰 차동 전압을 구동하기에 적합한 개방 드레인 FET를 이용한다.
다른 실시예에서, 고 전압 보호 캐스코드 트랜지스터(48 및 52)가 제거될 수 있다. 차단 다이오드(26 및 28)도 제거될 수 있고 또는 회로 내 다른 노드에 배치될 수 있다. 또한, 소스 팔로워 드라이버(58)가 메인 드라이버(56) 전에 턴온하고 메인 드라이버(56) 후에 턴오프함을 보장하기 위해 다른 기술이 사용될 수 있다.
일 실시예에서, 직렬 전송은 넌리턴 투 제로(non-return to zero:NRZ) 포맷을 사용한다.
도 3은 본 발명의 제 2 실시예를 도시한다. 도 3은 공통 소스 저전압 PMOS 트랜지스터(66) 및 NMOS 트랜지스터(68)가 소스 팔로워 NMOS 트랜지스터(46) 및 PMOS 트랜지스터(52)와 각각 역병렬로 접속된다는 점에서 도 2와 다르다. PMOS 트랜지스터(66)는 NMOS 트랜지스터(46)의 드레인에 접속된 소스 및 바디와, NMOS 트랜지스터(46)의 소스 및 바디에 접속된 드레인을 갖는다. PMOS 트랜지스터(66)의 게이트는 소스 팔로워 드라이버 경사 생성기(50)가 아니라 메인 드라이버 PMOS 트랜지스터(16)와 병렬로 메인 드라이버(56)의 게이트 드라이버(14)에 의해 구동된다.
마찬가지로, 공통 소스 NMOS 트랜지스터(68)는 PMOS 트랜지스터(52)의 드레인에 접속된 소스 및 바디와, PMOS 트랜지스터(52)의 소스 및 바디에 접속된 드레인을 갖는다. NMOS 트랜지스터(68)의 게이트는 소스 팔로워 드라이버 경사 생성기(50)가 아니라 메인 드라이버 NMOS 트랜지스터(18)와 병렬로 메인 드라이버(56)의 게이트 드라이버(14)에 의해 구동된다.
도 3의 실시예의 이점은 소스 팔로워 드라이버(58) 내의 고전압 트랜지스터(48 및 54)에 할당된 칩 영역의 보다 효율적인 사용이다. 고전압 FET는 CMOS 집적 회로에서 전형적으로 사용되는 종래의 저전압 FET에 비해 전기 고장 상태 및 정전기로부터의 피해에 대한 훨씬 큰 면역을 제공하므로 CAN 송신기의 출력 회로에서 바람직하다. 그러나, 고전압 FET는 동일한 출력 구동 전류의 경우에 저전압 FET보다 훨씬 큰 칩 영역을 필요로 한다. 도 2에 도시된 실시예에서, 소스 팔로워 드라이버(58) 내의 고전압 캐스코드 트랜지스터(48 및 52)는 신호의 턴온 및 턴오프 단계 동안에만 전도하고, 드라이버가 완전히 턴온되는 경우 출력 구동 전류에 기여하지 않는다. 메인 드라이버(56)는 소스 팔로워 NMOS 트랜지스터(46)를 턴오프하기에 충분히 크게 하이 측 버스 라인(20) 상의 전압을 풀업하고, 소스 팔로워 PMOS 트랜지스터(52)를 턴오프하기에 충분히 낮게 로우 측 버스 라인(22) 상의 전압을 풀다운한다. 그 결과, 고전압 캐스코드 트랜지스터(48 및 54)를 통과하는 전류는 완전 온 상태(fully-on state) 동안에 0으로 하강한다. 고전압 캐스코드 트랜지스터(48 및 54)에 할당된 상당한 칩 영역은 공통 모드 전압 변동을 억제할 때 이점을 산출하지만, 완전 온 상태에 송신기의 구동 전류에 기여하지 않는다.
도 3의 실시예는 소스 팔로워 NMOS 트랜지스터(46)와 역병렬로 공통 소스 PMOS 트랜지스터(66)를 추가하고, 소스 팔로워 PMOS 트랜지스터(52)와 역병렬로 공통 소스 NMOS 트랜지스터(68)를 추가함으로써 송신기의 영역 효율성을 향상시킨다. 트랜지스터(66 및 68)의 게이트는 메인 드라이버 출력 트랜지스터(16 및 18) 각각과 병렬인 메인 드라이버 게이트 드라이버(14)에 의해 구동된다. 트랜지스터(66 및 68)는 메인 드라이버 트랜지스터(16 및 18)와 동시에 턴온 및 턴오프하고, 고전압 캐스코드 트랜지스터(48 및 54)를 통해 전류를 전도한다. 트랜지스터(66 및 68)가 메인 드라이버 트랜지스터와 병렬로 공통 소스 구성으로 접속되므로, 그들의 게이트-소스 제어 전압은 버스 라인(20 및 22) 상의 전압과 무관하다. 버스 라인 상의 전압이 소스 팔로워 트랜지스터(46 및 52)를 턴오프하더라도, 버스 라인(20)이 풀하이되고 버스 라인(22)이 풀로우되므로, 트랜지스터(66 및 68)는 트랜지스터(48 및 54)를 통해 전류를 계속 전도한다. 고전압 트랜지스터(54 및 58)가 완전 온 상태에서 현재 송신기의 구동 세기에 기여하므로, 도 2에 도시된 실시예와 동일한 출력 구동 전류를 획득하면서 메인 드라이버 트랜지스터(16 및 18)의 크기가 감소할 수 있다.
도 4는 도 3의 회로보다 간단한 회로를 가지며 도 2의 실시예에 비해 드라이버 영역을 감소시키는 데 사용될 수 있는 본 발명의 제 3 실시예를 도시한다. 이 실시예에서, 도 3의 메인 드라이버(14)의 고전압 트랜지스터(16 및 18)는 완전히 제거되고, 완전 온 상태 구동 전류가 공통 소스 저전압 트랜지스터(66 및 68) 및 이들과 연관된 선택적인 고전압 캐스코드 트랜지스터(48 및 54)를 통해 흐른다. 이는 온 상태 출력 전류를 구동하기 위해 고전압 캐스코드 트랜지스터(48 및 54)를 완전히 이용하는 이점의 일부를 유지하면서 도 3에 도시된 실시예에 비해 회로를 단순화한다. 그러나, 공통 소스 트랜지스터(66 및 68) 및 고전압 캐스코드 트랜지스터(48 및 54)는 현재 메인 드라이버 트랜지스터(16 및 18)가 없는 경우에 풀 출력 전류를 구동해야 하므로 도 3의 대응부보다 상당히 크게 제조되어야 할 것이다. 총 FET 영역은 고전압 캐스코드 트랜지스터(48 및 54)의 비효율적인 사용으로 도 2의 실시예보다 낮을 수 있지만, 트랜지스터(68 및 54)와 트랜지스터(66 및 48)의 직렬 조합이 도 3의 메인 드라이버(14)에서 사용된 단일 트랜지스터(18) 및 트랜지스터(16)보다 단위 영역당 더 높은 저항을 가질 것이므로 총 트랜지스터 영역은 도 3의 실시예보다 높을 수 있다.
다른 실시예에서, 소스 팔로워 드라이버의 로우 임피던스가 버스 라인 상의 스위칭 효과에 대해 지배적이므로, 소스 팔로워 드라이버가 메인 드라이버 FET와 동시에 스위칭되면 상태 간 전이 동안에 공통 모드 전압 변동을 감소시키는 유사한 이점이 달성되지만, 실제 회로에서 그러한 정확한 타이밍은 비교적 어렵다. 그러므로, 그러한 실시예에서, 지연 회로(60 및 62)는 필요하지 않다.
본 발명의 특정 실시예가 도시되고 설명되지만, 이 발명으로부터 벗어나지 않으면서 그리고 더 광범위한 측면에서 변경 및 수정이 이루어질 수 있음은 당업자에게 자명할 것이다. 첨부된 특허청구범위는 본 발명의 진정한 사상 및 범주 내에 있는 것으로 그러한 모든 변경 및 수정을 그들의 범주 내에 포함한다.

Claims (18)

  1. 버스용 드라이버로서,
    상기 버스는 2 개의 도전체를 포함하고,
    상기 드라이버는
    메인 드라이버와,
    소스 팔로워 회로(source follower circuit)를 포함하되,
    상기 메인 드라이버는,
    상기 버스의 제 1 도전체에 연결된 드레인 및 제 1 전압에 연결된 소스를 가진 제 1 구동 MOSFET과,
    상기 버스의 제 2 도전체에 연결된 드레인 및 상기 제 1 전압보다 낮은 제 2 전압에 연결된 소스를 가진 제 2 구동 MOSFET을 포함하고,
    상기 메인 드라이버에 인가된 제 1 입력 데이터 상태는 상기 제 1 구동 MOSFET으로 하여금 상기 제 1 도전체를 상기 제 1 전압으로 풀링(pull)하게 하고 상기 제 2 구동 MOSFET으로 하여금 상기 제 2 도전체를 상기 제 2 전압으로 풀링하게 하며, 상기 메인 드라이버에 인가된 제 2 데이터 상태는 상기 제 1 구동 MOSFET 및 상기 제 2 구동 MOSFET을 오프(off)시켜 하이 임피던스(high impedance)가 되도록 하고,
    상기 소스 팔로워 회로는,
    상기 제 1 도전체에 연결된 소스 및 상기 제 1 전압에 연결된 드레인을 가진 제 1 소스 팔로워 MOSFET과,
    상기 제 2 도전체에 연결된 소스 및 상기 제 2 전압에 연결된 드레인을 가진 제 2 소스 팔로워 MOSFET을 포함하고,
    상기 소스 팔로워 회로에 인가된 상기 제 1 입력 데이터 상태는 상기 제 1 소스 팔로워 MOSFET으로 하여금 상기 제 1 도전체를 상기 제 1 전압으로 풀링하게 하고 상기 제 2 소스 팔로워 MOSFET으로 하여금 상기 제 2 도전체를 상기 제 2 전압으로 풀링하게 하며, 상기 제 2 데이터 상태는 상기 제 1 소스 팔로워 MOSFET 및 상기 제 2 소스 팔로워 MOSFET을 오프시켜 하이 임피던스가 되도록 하고,
    상기 제 1 소스 팔로워 MOSFET 및 상기 제 2 소스 팔로워 MOSFET은 상기 제 1 구동 MOSFET 및 상기 제 2 구동 MOSFET을 턴온하기 전에 턴온하도록 제어되고,
    상기 제 1 소스 팔로워 MOSFET 및 상기 제 2 소스 팔로워 MOSFET은 상기 제 1 구동 MOSFET 및 상기 제 2 구동 MOSFET을 턴오프한 후에 턴오프하도록 제어되는
    버스용 드라이버.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 제 1 소스 팔로워 MOSFET은 제 1 캐스코드(cascode) MOSFET을 통해 상기 제 1 도전체에 연결된 소스를 가지며, 상기 제 2 소스 팔로워 MOSFET은 제 2 캐스코드 MOSFET을 통해 상기 제 1 도전체에 연결된 소스를 가지는
    버스용 드라이버.
  4. 제 1 항에 있어서,
    상기 제 1 소스 팔로워 MOSFET 및 상기 제 1 구동 MOSFET은 제 1 다이오드를 통해 상기 제 1 도전체에 연결되고, 상기 제 2 소스 팔로워 MOSFET 및 상기 제 2 구동 MOSFET은 제 2 다이오드를 통해 상기 제 2 도전체에 연결되는
    버스용 드라이버.
  5. 제 1 항에 있어서,
    상기 소스 팔로워 회로를 위한 제 1 지연 회로와,
    상기 메인 드라이버를 위한 제 2 지연 회로를 더 포함하되,
    상기 제 1 지연 회로는 데이터 신호를 수신하고, 상기 제 1 지연 회로는 상기 제 1 소스 팔로워 MOSFET 및 상기 제 2 소스 팔로워 MOSFET의 턴오프를 지연시키며,
    상기 제 2 지연 회로는 데이터 신호를 수신하고, 상기 제 2 지연 회로는 상기 제 1 구동 MOSFET 및 상기 제 2 구동 MOSFET의 턴온을 지연시키는
    버스용 드라이버.
  6. 제 1 항에 있어서,
    상기 드라이버는 제어기 영역 네트워크(CAN) 버스 드라이버인
    버스용 드라이버.
  7. 제 1 항에 있어서,
    상기 제 1 도전체 및 상기 제 2 도전체는 연선 쌍(twisted pair of wires)을 포함하는
    버스용 드라이버.
  8. 제 1 항에 있어서,
    입력 데이터 신호를 수신하고 상기 제 1 구동 MOSFET으로 제 1 게이트 구동 전압을 출력하고 상기 제 2 구동 MOSFET으로 상보형 제 2 게이트 구동 전압을 출력하는 메인 게이트 구동 회로와,
    상기 제 1 소스 팔로워 MOSFET과 역병렬(anti-parallel)로 접속된 제 3 MOSFET과,
    상기 제 2 소스 팔로워 MOSFET과 역병렬로 접속된 제 4 MOSFET을 더 포함하되,
    상기 제 3 MOSFET의 드레인은 상기 제 1 소스 팔로워 MOSFET의 소스에 접속되고, 상기 제 3 MOSFET의 소스는 상기 제 1 소스 팔로워 MOSFET의 드레인에 접속되며, 상기 제 3 MOSFET의 게이트는 상기 제 1 게이트 구동 전압을 수신하도록 접속되어, 상기 제 3 MOSFET은 상기 제 1 구동 MOSFET과 동일한 상태를 가지고,
    상기 제 4 MOSFET의 드레인은 상기 제 2 소스 팔로워 MOSFET의 소스에 접속되고, 상기 제 4 MOSFET의 소스는 상기 제 2 소스 팔로워 MOSFET의 드레인에 접속되며, 상기 제 4 MOSFET의 게이트는 상기 제 2 게이트 구동 전압을 수신하도록 접속되어, 상기 제 4 MOSFET은 상기 제 2 구동 MOSFET과 동일한 상태를 가지는
    버스용 드라이버.
  9. 버스용 드라이버로서,
    상기 버스는 제 1 도전체 및 제 2 도전체를 포함하고,
    상기 드라이버는
    입력 데이터 신호를 수신하고, 제 1 게이트 구동 전압과 상보형 제 2 게이트 구동 전압을 출력하는 메인 게이트 구동 회로 -상기 메인 게이트 구동 회로에 인가된 제 1 입력 데이터 상태는 상기 제 1 도전체로 하여금 제 1 전압으로 풀링되게 하고 상기 제 2 도전체로 하여금 제 2 전압으로 풀링하게 하며, 상기 메인 게이트 구동 회로에 인가된 제 2 데이터 상태는 상기 제 1 도전체 및 상기 제 2 도전체 상에 하이 임피던스를 제공함- 와,
    소스 팔로워 회로와,
    제 1 소스 팔로워 MOSFET과 역병렬로 접속된 제 3 MOSFET과,
    제 2 소스 팔로워 MOSFET과 역병렬로 접속된 제 4 MOSFET을 포함하되,
    상기 소스 팔로워 회로는,
    상기 제 1 도전체에 연결된 소스 및 상기 제 1 전압에 연결된 드레인을 가진 상기 제 1 소스 팔로워 MOSFET과,
    상기 제 2 도전체에 연결된 소스 및 상기 제 2 전압에 연결된 드레인을 가진 상기 제 2 소스 팔로워 MOSFET을 포함하고,
    상기 소스 팔로워 회로에 인가된 상기 제 1 입력 데이터 상태는 상기 제 1 소스 팔로워 MOSFET으로 하여금 상기 제 1 도전체를 상기 제 1 전압으로 풀링하게 하고 상기 제 2 소스 팔로워 MOSFET으로 하여금 상기 제 2 도전체를 상기 제 2 전압으로 풀링하게 하며, 상기 제 2 데이터 상태는 상기 제 1 소스 팔로워 MOSFET 및 상기 제 2 소스 팔로워 MOSFET을 오프시켜 하이 임피던스가 되게 하고,
    상기 제 3 MOSFET의 드레인은 상기 제 1 소스 팔로워 MOSFET의 소스에 접속되고, 상기 제 3 MOSFET의 소스는 상기 제 1 소스 팔로워 MOSFET의 드레인에 접속되며, 상기 제 3 MOSFET의 게이트는 상기 제 1 게이트 구동 전압을 수신하도록 접속되고,
    상기 제 4 MOSFET의 드레인은 상기 제 2 소스 팔로워 MOSFET의 소스에 접속되고, 상기 제 4 MOSFET의 소스는 상기 제 2 소스 팔로워 MOSFET의 드레인에 접속되며, 상기 제 4 MOSFET의 게이트는 상기 제 2 게이트 구동 전압을 수신하도록 접속되고,
    상기 드라이버는
    상기 소스 팔로워 회로를 위한 제 1 지연 회로와,
    상기 메인 게이트 구동 회로를 위한 제 2 지연 회로를 더 포함하되,
    상기 제 1 지연 회로는 상기 입력 데이터 신호를 수신하고, 상기 제 1 지연 회로는 상기 제 1 소스 팔로워 MOSFET 및 상기 제 2 소스 팔로워 MOSFET의 턴오프를 지연시켜서, 상기 제 3 MOSFET 및 상기 제 4 MOSFET이 턴오프된 이후 소정 시간 동안 상기 제 1 소스 팔로워 MOSFET 및 상기 제 2 소스 팔로워 MOSFET이 온(on)되도록 하고,
    상기 제 2 지연 회로는 상기 입력 데이터 신호를 수신하고, 상기 제 2 지연 회로는 상기 제 3 MOSFET 및 상기 제 4 MOSFET의 턴온을 지연시켜서, 상기 제 3 MOSFET 및 상기 제 4 MOSFET이 턴온되기 전에 상기 제 1 소스 팔로워 MOSFET 및 상기 제 2 소스 팔로워 MOSFET이 턴온되도록 하는
    버스용 드라이버.
  10. 삭제
  11. 제 9 항에 있어서,
    상기 제 1 소스 팔로워 MOSFET은 제 1 캐스코드 MOSFET을 통해 상기 제 1 도전체에 연결된 소스를 가지며, 상기 제 2 소스 팔로워 MOSFET은 제 2 캐스코드 MOSFET을 통해 상기 제 1 도전체에 연결된 소스를 가지는
    버스용 드라이버.
  12. 제 9 항에 있어서,
    상기 드라이버는 제어기 영역 네트워크(CAN) 버스 드라이버인
    버스용 드라이버.
  13. 제 9 항에 있어서,
    상기 제 1 도전체 및 상기 제 2 도전체는 연선 쌍을 포함하는
    버스용 드라이버.
  14. 버스용 드라이버를 제어하는 방법에 있어서,
    상기 버스는 제 1 도전체 및 제 2 도전체를 포함하고,
    상기 방법은,
    메인 게이트 구동 회로에 의해 입력 데이터 신호를 수신하는 단계와,
    상기 메인 게이트 구동 회로로부터 제 1 게이트 구동 전압을 제 1 구동 MOSFET으로 출력하고, 상보형 제 2 게이트 구동 전압을 제 2 구동 MOSFET으로 출력하는 단계 -상기 제 1 구동 MOSFET은 제 1 전압과 상기 제 1 도전체 사이에 연결되고, 상기 제 2 구동 MOSFET은 제 2 전압과 상기 제 2 도전체 사이에 연결됨- 와,
    상기 제 1 도전체에 연결된 소스와 상기 제 1 전압에 연결된 드레인을 가진 제 1 소스 팔로워 MOSFET 및 상기 제 2 도전체에 연결된 소스와 상기 제 2 전압에 연결된 드레인을 가진 제 2 소스 팔로워 MOSFET을 가진 소스 팔로워 회로를 제공하는 단계를 포함하되,
    제 1 입력 데이터 상태는 상기 제 1 소스 팔로워 MOSFET 및 상기 제 1 구동 MOSFET으로 하여금 상기 제 1 도전체를 상기 제 1 전압으로 풀링하게 하고 상기 제 2 소스 팔로워 MOSFET 및 상기 제 2 구동 MOSFET으로 하여금 상기 제 2 도전체를 상기 제 2 전압으로 풀링하게 하며, 제 2 데이터 상태는 상기 제 1 소스 팔로워 MOSFET, 상기 제 1 구동 MOSFET, 상기 제 2 소스 팔로워 MOSFET 및 상기 제 2 구동 MOSFET을 오프시켜 하이 임피던스가 되게 하고,
    상기 방법은,
    상기 소스 팔로워 회로를 위한 제 1 지연 회로에 의해 상기 입력 데이터 신호를 수신하는 단계와,
    상기 메인 게이트 구동 회로를 위한 제 2 지연 회로에 의해 상기 입력 데이터 신호를 수신하는 단계를 더 포함하되,
    상기 제 1 지연 회로는 상기 제 1 소스 팔로워 MOSFET 및 상기 제 2 소스 팔로워 MOSFET의 턴오프를 지연시켜서, 상기 제 1 구동 MOSFET 및 상기 제 2 구동 MOSFET이 턴오프한 이후 소정 시간 동안 상기 제 1 소스 팔로워 MOSFET 및 상기 제 2 소스 팔로워 MOSFET이 온되도록 하고,
    상기 제 2 지연 회로는 상기 제 1 구동 MOSFET 및 상기 제 2 구동 MOSFET의 턴온을 지연시켜서, 상기 제 1 구동 MOSFET 및 상기 제 2 구동 MOSFET이 턴온되기 전에 상기 제 1 소스 팔로워 MOSFET 및 상기 제 2 소스 팔로워 MOSFET이 턴온되도록 하는
    버스용 드라이버를 제어하는 방법.
  15. 삭제
  16. 제 14 항에 있어서,
    상기 제 1 구동 MOSFET은 상기 제 1 소스 팔로워 MOSFET과 역병렬로 접속되고,
    상기 제 2 구동 MOSFET은 상기 제 2 소스 팔로워 MOSFET과 역병렬로 접속되는
    버스용 드라이버를 제어하는 방법.
  17. 제 14 항에 있어서,
    상기 제 1 소스 팔로워 MOSFET 및 상기 제 1 구동 MOSFET은 제 1 캐스코드 MOSFET을 통해 상기 제 1 도전체에 각각 연결된 소스 및 드레인을 가지며, 상기 제 2 소스 팔로워 MOSFET 및 상기 제 2 구동 MOSFET은 제 2 캐스코드 MOSFET을 통해 상기 제 1 도전체에 각각 연결된 소스 및 드레인을 가지는
    버스용 드라이버를 제어하는 방법.
  18. 제 14 항에 있어서,
    상기 드라이버는 제어기 영역 네트워크(CAN) 버스 드라이버인
    버스용 드라이버를 제어하는 방법.
KR1020150135345A 2014-09-26 2015-09-24 상보형 소스 팔로워 드라이버를 가진 제어기 영역 네트워크 버스 송신기 Active KR101726514B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201462056240P 2014-09-26 2014-09-26
US62/056,240 2014-09-26
US14/835,549 2015-08-25
US14/835,549 US9467303B2 (en) 2014-09-26 2015-08-25 Controller area network bus transmitter with complementary source follower driver

Publications (2)

Publication Number Publication Date
KR20160037103A KR20160037103A (ko) 2016-04-05
KR101726514B1 true KR101726514B1 (ko) 2017-04-12

Family

ID=54330569

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150135345A Active KR101726514B1 (ko) 2014-09-26 2015-09-24 상보형 소스 팔로워 드라이버를 가진 제어기 영역 네트워크 버스 송신기

Country Status (6)

Country Link
US (1) US9467303B2 (ko)
EP (1) EP3001564B1 (ko)
JP (1) JP6132446B2 (ko)
KR (1) KR101726514B1 (ko)
CN (1) CN105471687B (ko)
TW (1) TWI566520B (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3055063B1 (fr) 2016-08-11 2018-08-31 Soitec Procede de transfert d'une couche utile
DE102017213835A1 (de) * 2017-08-08 2019-02-14 Robert Bosch Gmbh Schwingungsreduktionseinheit für ein Bussystem und Verfahren zur Reduzierung einer Schwingneigung beim Übergang zwischen unterschiedlichen Bitzuständen
CN110164863B (zh) * 2019-03-19 2021-03-23 西安电子科技大学 一种抑制can总线收发器总线端反向电流的装置
JP7593945B2 (ja) 2019-05-03 2024-12-03 マイクロチップ テクノロジー インコーポレイテッド 有線ローカルエリアネットワークにおけるコリジョンのエミュレート、並びに関連するシステム、方法、及びデバイス
CN112422219B (zh) 2019-08-23 2024-05-24 微芯片技术股份有限公司 以太网接口和相关系统、方法和设备
CN112422295B (zh) 2019-08-23 2023-06-13 微芯片技术股份有限公司 以太网接口及相关系统、方法和设备
CN112422153B (zh) 2019-08-23 2023-04-07 微芯片技术股份有限公司 检测到共享传输介质处冲突后处理数据接收的方法和系统
CN112415323B (zh) 2019-08-23 2024-07-09 微芯片技术股份有限公司 诊断网络内的电缆故障
CN112491435B (zh) 2019-08-23 2022-11-18 微芯片技术股份有限公司 包括收发器和驱动器架构的物理层的电路
CN112422385B (zh) 2019-08-23 2022-11-29 微芯片技术股份有限公司 用于改进的媒体访问的接口以及相关的系统、方法和设备
CN112423403A (zh) 2019-08-23 2021-02-26 微芯片技术股份有限公司 检测网络上的冲突
US10892759B1 (en) * 2020-02-19 2021-01-12 Amazing Microelectronic Corp. Bus driver module with controlled circuit and transition controlled circuit thereof
WO2021195663A1 (en) 2020-03-24 2021-09-30 Microchip Technology Incorporated Low connection count interface wake source communication according to 10spe local and remote wake and related systems, methods, and devices
US11936496B2 (en) 2020-12-31 2024-03-19 Microchip Technology Incorporated CAN transmitter with fast CANL loop and switched output cascode
WO2022146804A1 (en) * 2020-12-31 2022-07-07 Microchip Technology Incorporated Can transmitter with fast canl loop and switched output cascode
CN113179200B (zh) * 2021-04-07 2022-12-20 上海川土微电子有限公司 一种抗干扰的can总线架构
US11700000B2 (en) * 2021-07-08 2023-07-11 Microchip Technology Incorporated CAN bus transmitter
US20250007513A1 (en) * 2023-06-30 2025-01-02 Texas Instruments Incorporated Low voltage can transceiver

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006140710A (ja) 2004-11-11 2006-06-01 Fujitsu Ten Ltd 通信装置および通信システム、ならびに通信の調停方法
US20060220675A1 (en) * 2005-04-04 2006-10-05 Divya Tripathi Transmission line driver
JP5363566B2 (ja) 2008-06-11 2013-12-11 ジエマルト・エス・アー 高速データ伝送方法および対応する装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0996999A2 (en) 1998-05-06 2000-05-03 Koninklijke Philips Electronics N.V. Can bus driver with symmetrical differential output signals
US6051995A (en) * 1998-09-11 2000-04-18 Sharp Electronics Corporation Constant impedance, low noise CMOS buffer
DE19930094A1 (de) * 1999-06-30 2001-01-04 Philips Corp Intellectual Pty Datenbus-Transmitter
JP4583897B2 (ja) 2004-07-28 2010-11-17 株式会社オートネットワーク技術研究所 車載バス支線用ワイヤハーネス
US7242227B2 (en) * 2004-11-01 2007-07-10 Texas Instruments Incorporated Common mode stabilization circuit for differential bus networks
JP4578316B2 (ja) * 2005-05-02 2010-11-10 ザインエレクトロニクス株式会社 送信装置
US7362146B2 (en) 2005-07-25 2008-04-22 Steven Mark Macaluso Large supply range differential line driver
JP4932328B2 (ja) * 2006-05-29 2012-05-16 ルネサスエレクトロニクス株式会社 送信回路及びその制御方法
JP2008022133A (ja) * 2006-07-11 2008-01-31 Fujifilm Corp 出力ドライブ回路及びこれを備えたデジタルカメラ
JP5411001B2 (ja) 2010-01-08 2014-02-12 株式会社日本自動車部品総合研究所 送信ドライバ回路
JP5410318B2 (ja) * 2010-02-05 2014-02-05 株式会社日立製作所 出力ドライバ回路
DE102010043484A1 (de) * 2010-11-05 2012-05-10 Robert Bosch Gmbh Vorrichtung und Verfahren zur seriellen Datenübertragung mit hoher Datenrate
US8975915B2 (en) * 2012-09-29 2015-03-10 Infineon Technologies Ag Driver circuit for a digital signal transmitting bus
CN103812743A (zh) * 2014-02-21 2014-05-21 合肥国轩高科动力能源股份公司 一种can总线通讯电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006140710A (ja) 2004-11-11 2006-06-01 Fujitsu Ten Ltd 通信装置および通信システム、ならびに通信の調停方法
US20060220675A1 (en) * 2005-04-04 2006-10-05 Divya Tripathi Transmission line driver
JP5363566B2 (ja) 2008-06-11 2013-12-11 ジエマルト・エス・アー 高速データ伝送方法および対応する装置

Also Published As

Publication number Publication date
CN105471687B (zh) 2019-03-19
TW201616806A (zh) 2016-05-01
JP2016072974A (ja) 2016-05-09
EP3001564B1 (en) 2018-12-19
US20160094362A1 (en) 2016-03-31
CN105471687A (zh) 2016-04-06
TWI566520B (zh) 2017-01-11
EP3001564A1 (en) 2016-03-30
US9467303B2 (en) 2016-10-11
JP6132446B2 (ja) 2017-05-24
KR20160037103A (ko) 2016-04-05

Similar Documents

Publication Publication Date Title
KR101726514B1 (ko) 상보형 소스 팔로워 드라이버를 가진 제어기 영역 네트워크 버스 송신기
CN105812014B (zh) 控制控制器局域网收发器电路的方法及其设备
CN104731742B (zh) 具有改进的转变速度的总线驱动器电路
US8723573B1 (en) Method and apparatus for reducing crowbar current and controlling slew rate
JP6337110B2 (ja) バスシステムの加入者局、及び、バスシステム内の導線に関係する放射量を低減する方法
US20120293230A1 (en) Ringing suppression circuit
KR100892337B1 (ko) 출력드라이버
JP5543402B2 (ja) リンギング抑制回路
US10396836B2 (en) Electronic circuit with a ringing suppression circuit, network, and method for operating the electronic circuit
WO2018020783A1 (ja) リンギング抑制回路
JP6231793B2 (ja) 差動信号伝送回路
US6239619B1 (en) Method and apparatus for dynamic termination logic of data buses
CN104378095B (zh) 共源共栅h桥预驱动器
CN116158003A (zh) 具有集成pwm互锁保护的多通道数字隔离器
US11005477B2 (en) Driver circuit and control method therefor, and transmission/reception system
EP2464009B1 (en) Differential signal termination circuit
US6329834B1 (en) Reduction of switching noise in integrated circuits
CN116918306A (zh) 发送电路、电子控制单元和车辆
CN116134789A (zh) 用于对基于差分电压信号的总线系统的总线线路上的振荡进行衰减的方法和装置
KR20170058023A (ko) 디코더를 이용한 기울기 제어 스위칭 회로
JP2014003514A (ja) 半導体装置及び通信システム
US20230238964A1 (en) Transmission circuit
US20240094755A1 (en) Signal transmission device
US20250238049A1 (en) Signal transmission device
KR20100097342A (ko) 고속 ｒｆ신호 스위칭 장치

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20150924

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20161014

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20170308

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20170406

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20170406

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20200401

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20210329

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20240401

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20250324

Start annual number: 9

End annual number: 9