[go: up one dir, main page]

KR101719670B1 - Wafer level packaged GaN power device and the manufacturing method thereof - Google Patents

Wafer level packaged GaN power device and the manufacturing method thereof Download PDF

Info

Publication number
KR101719670B1
KR101719670B1 KR1020100127921A KR20100127921A KR101719670B1 KR 101719670 B1 KR101719670 B1 KR 101719670B1 KR 1020100127921 A KR1020100127921 A KR 1020100127921A KR 20100127921 A KR20100127921 A KR 20100127921A KR 101719670 B1 KR101719670 B1 KR 101719670B1
Authority
KR
South Korea
Prior art keywords
pad
gallium nitride
module substrate
sub
nitride compound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020100127921A
Other languages
Korean (ko)
Other versions
KR20120054495A (en
Inventor
주철원
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to US13/185,780 priority Critical patent/US8519548B2/en
Publication of KR20120054495A publication Critical patent/KR20120054495A/en
Priority to US13/950,368 priority patent/US8691627B2/en
Application granted granted Critical
Publication of KR101719670B1 publication Critical patent/KR101719670B1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13064High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

본 발명은 GaN(질화갈륨)계 화합물 전력반도체 장치 및 그 제조 방법에 관한 것으로, 플립 칩(flip-chip) 본딩(bonding)을 하기 위하여 GaN 전력반도체 소자에 접촉 패드를 형성하고, GaN 전력반도체 소자가 실장될 모듈 기판의 본딩 패드에 범프를 형성하여 개별 반도체소자를 모듈화하는 GaN계 화합물 전력반도체 장치 및 그 제조 방법에 관한 것이다. 본 발명에 의하면 상기 기판상에 AlGaN HEMT 소자가 플립 칩 본딩되어 소자에서 발생하는 열을 효율적으로 방열시킬 수 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a GaN (gallium nitride) compound semiconductor device and a manufacturing method thereof, and more particularly, to a GaN power semiconductor device and a method of manufacturing the same, The present invention relates to a GaN-based compound power semiconductor device for forming individual bumps in a bonding pad of a module substrate to be mounted, and a manufacturing method thereof. According to the present invention, an AlGaN HEMT device is flip-chip bonded on the substrate to efficiently dissipate heat generated in the device.

Description

GaN계 화합물 전력반도체 장치 및 그 제조 방법{Wafer level packaged GaN power device and the manufacturing method thereof}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a power semiconductor device and a manufacturing method thereof,

본 발명은 GaN(질화갈륨)계 화합물 전력반도체 장치 및 그 제조 방법에 관한 것으로, 보다 구체적으로는 플립 칩(flip-chip) 본딩(bonding)을 하기 위하여 GaN 전력반도체 소자에 접촉 패드를 형성하고, GaN 전력반도체 소자가 실장될 모듈 기판의 본딩 패드에 범프를 형성하여 개별 반도체소자를 모듈화하는 GaN계 화합물 전력반도체 장치 및 그 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a GaN (gallium nitride) compound semiconductor device and a manufacturing method thereof, and more particularly, to a GaN semiconductor device having a contact pad formed on a GaN power semiconductor device for flip- The present invention relates to a GaN-based compound semiconductor power semiconductor device in which bumps are formed on bonding pads of module substrates on which GaN power semiconductor devices are to be mounted to modularize individual semiconductor devices, and a manufacturing method thereof.

AlGaN/GaN HEMT(High Electron Mobility Transistor; 고전자 이동도 트랜지스터) 소자는 고출력이 요구되는 분야에 많이 사용되는 전력 반도체 소자로 와이어 본딩(wire bonding)이나 플립 칩(flip-chip) 방식으로 본딩하고 있다. 전력반도체 소자로서 GaN(질화갈륨) HEMT 소자는 출력이 수 W에서 100W 또는 그 이상으로 높기 때문에 열이 많이 발생하므로 열 방출이 잘 되어야 하며, RF HEMT인 경우에는 기생 인덕턴스(parasitic inductance)가 작아야 한다.The AlGaN / GaN HEMT (High Electron Mobility Transistor) device is a power semiconductor device widely used in fields requiring high output, and is bonded by wire bonding or flip-chip bonding . GaN (gallium nitride) HEMT devices as power semiconductors have high power output of several hundred W or more at a few watts, so heat dissipation should be good, and parasitic inductance should be small for RF HEMTs .

따라서, 고출력 RF HEMT 소자는 열 방출 특성이 좋고 기생 인덕턴스가 작은 장점이 있는 플립 칩 본딩을 하는 것이 좋으며, 소자 설계 시 열이 잘 방출될 수 있는 구조로 설계되어야 한다. 또한 모듈 제작 시 HEMT 소자가 실장될 기판은 열 방출이 잘 되는 재질 및 구조의 기판으로 설계 제작되어야 한다.Therefore, the high output RF HEMT device should be flip chip bonding that has good heat dissipation characteristics and small parasitic inductance, and should be designed so that the heat can be released well when designing the device. In addition, the substrate on which the HEMT device is to be mounted should be designed and manufactured as a substrate of a material and structure with good heat dissipation.

본 발명의 목적은 능동(active) 소자에서 발생하는 열이 잘 방출될 수 있는 구조의 접촉 패드를 가지는 GaN계 화합물 전력반도체 장치 및 그 제조 방법을 제공함에 있다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a GaN-based compound semiconductor power semiconductor device having a contact pad having a structure capable of releasing heat generated in an active device well, and a method of manufacturing the same.

본 발명의 목적은 능동 소자에서 발생하는 열이 잘 방출될 수 있도록 능동 소자가 실장될 기판의 패드 위치 및 구조를 형성하는 GaN계 화합물 전력반도체 장치 및 그 제조 방법을 제공함에 있다.An object of the present invention is to provide a GaN-based compound power semiconductor device and a method of manufacturing the same that form pad positions and structures of a substrate on which an active device is to be mounted so that heat generated from the active device can be well emitted.

본 발명의 목적은 능동 소자에서 발생하는 열이 잘 방출될 수 있는 플립 칩 본딩을 위한 범프를 웨이퍼 레벨로 형성하여 직경 15~20 ㎛ 정도의 크기의 범프를 형성하는 GaN계 화합물 전력반도체 장치 및 그 제조 방법을 제공함에 있다.An object of the present invention is to provide a GaN-based compound semiconductor power semiconductor device which forms a bump having a diameter of about 15 to 20 mu m by forming a bump for flip chip bonding at a wafer level, And a manufacturing method thereof.

본 발명의 목적은 능동 소자에서 발생하는 열이 기판을 통하여 잘 방출되도록 기판 구조를 형성하는 GaN계 화합물 전력반도체 장치 및 그 제조 방법을 제공함에 있다.It is an object of the present invention to provide a GaN-based compound power semiconductor device and a method of manufacturing the same, in which a substrate structure is formed so that heat generated from an active device is well emitted through a substrate.

이를 위하여, 본 발명의 제1 측면에 따른 전력반도체 장치는, 웨이퍼 상에서 성장하여 형성된 질화 갈륨계 화합물 소자; 상기 질화 갈륨계 화합물 소자에 소스, 드레인 및 게이트를 형성하는 접촉 패드; 상기 질화 갈륨계 화합물 소자가 플립칩 본딩되는 모듈 기판; 상기 모듈 기판상에 형성되는 본딩 패드; 및 상기 질화 갈륨계 화합물 소자의 상기 접촉 패드와 상기 모듈 기판의 상기 본딩 패드가 본딩되어 상기 질화 갈륨계 화합물 소자와 상기 모듈 기판이 플립칩 본딩될 수 있도록 상기 모듈 기판의 상기 본딩 패드에 형성되는 범프;를 포함한다.To this end, a power semiconductor device according to a first aspect of the present invention includes: a gallium nitride compound device grown on a wafer; A contact pad for forming a source, a drain, and a gate in the gallium nitride compound semiconductor device; A module substrate on which the gallium nitride compound device is flip-chip bonded; A bonding pad formed on the module substrate; And a bump formed on the bonding pad of the module substrate so that the contact pad of the gallium nitride compound device and the bonding pad of the module substrate are bonded so that the gallium nitride compound device and the module substrate can be flip- .

본 발명의 제2 측면에 따른 전력반도체 장치의 제조 방법은, 웨이퍼 상에서 질화 갈륨계 화합물 소자를 성장시켜 소자층을 형성하는 단계; 상기 질화 갈륨계 화합물 소자에 소스, 드레인 및 게이트를 형성하는 접촉 패드를 형성하는 단계; 모듈 기판 기판상에 상기 형성된 접촉 패드와 대응되는 위치에 본딩 패드를 형성하는 단계; 및 상기 모듈 기판의 상기 본딩 패드에 범프를 형성하고, 상기 형성된 범프에 의해 상기 질화 갈륨계 화합물 소자의 상기 접촉 패드와 상기 모듈 기판의 상기 본딩 패드를 본딩하여 상기 질화 갈륨계 화합물 소자와 상기 모듈 기판을 플립칩 본딩하는 단계;를 포함한다.According to a second aspect of the present invention, there is provided a method of fabricating a power semiconductor device including: forming a device layer by growing a gallium nitride compound semiconductor device on a wafer; Forming a contact pad for forming a source, a drain, and a gate in the gallium nitride compound semiconductor device; Forming a bonding pad on the module substrate substrate at a position corresponding to the contact pad formed; And forming a bump on the bonding pad of the module substrate, bonding the contact pad of the gallium nitride compound device and the bonding pad of the module substrate by the bump to bond the gallium nitride compound device and the module substrate And flip chip bonding the semiconductor chip.

본 발명은, AlGaN/GaN HEMT 소자에서 열이 많이 발생하는 드레인 접촉 부위에 서브 접촉 패드(서브 드레인 접촉 패드)를 형성하고 패드에 본딩되는 범프를 통하여 열을 효율적으로 방출할 수 있게 되는 효과가 있다.The present invention has an effect that a sub contact pad (sub-drain contact pad) is formed at a drain contact portion where a large amount of heat is generated in an AlGaN / GaN HEMT device and heat can be efficiently discharged through bumps bonded to the pad .

또한, 본 발명에 따른 AlGaN/GaN HEMT 소자의 본딩 패드 구조 및 기판 구조를 이용한 능동 소자의 접촉 패드 및 서브 접촉 패드는 기판 패드와 범프로 연결되므로 열 방출이 잘 되는 효과가 있다.In addition, since the contact pads and the sub contact pads of the active device using the bonding pad structure and the substrate structure of the AlGaN / GaN HEMT device according to the present invention are connected to the substrate pads by the bumps, the heat dissipation is good.

또한, 본 발명은 범프를 웨이퍼 레벨로 형성함으로써 공정 비용이 절감되는 효과가 있다.Further, the present invention has the effect of reducing the process cost by forming the bumps at the wafer level.

또한, 본 발명은 기판 패드에 범프를 형성함으로써 능동 소자 패드에 범프를 형성하는 것보다 작업 위험성이 적은 장점을 갖는다.In addition, the present invention has the advantage of less work risk than forming bumps on the active element pad by forming bumps on the substrate pad.

도 1은 본 발명의 실시예에 따른 AlGaN/GaN HEMT 소자가 모듈 기판 위에 플립 칩 본딩된 것을 도시한 구성도.
도 2는 본 발명의 실시예에 따른 AlGaN/GaN HEMT 소자의 본딩 패드를 도시한 구성도.
도 3은 본 발명의 실시예에 따른 플립칩 본딩을 하기 위한 모듈 기판의 본딩 패드를 도시한 구성도.
도 4는 본 발명의 실시예에 따른 모듈 기판의 서멀 비아(thermal via) 및 배면 메탈(backside metal)이 형성된 것을 도시한 구성도.
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram showing an AlGaN / GaN HEMT device according to an embodiment of the present invention flip-chip bonded on a module substrate. FIG.
2 is a view illustrating a bonding pad of an AlGaN / GaN HEMT device according to an embodiment of the present invention.
3 is a view showing a bonding pad of a module substrate for flip chip bonding according to an embodiment of the present invention.
FIG. 4 is a schematic view showing a thermal via and a backside metal of a module substrate according to an embodiment of the present invention. FIG.

본 발명은 GaN계 화합물 전력반도체 장치 및 그 제조 방법에 관한 것으로 전력반도체에 사용되는 능동(active) 소자에는 열 방출 효율을 높이기 위하여 플립 칩 본딩을 할 수 있는 형태의 칩 패드를 형성한다. 이때, 본 발명의 실시예에 따라 능동 소자 중 가장 많은 열이 발생하는 부위인 게이트에 인접한 드레인에서 발생하는 열을 효율적으로 방출할 수 있는 구조를 형성한다.The present invention relates to a GaN-based compound power semiconductor device and a method of manufacturing the same. In an active device used for power semiconductor, a chip pad capable of performing flip chip bonding is formed in order to increase heat dissipation efficiency. At this time, according to the embodiment of the present invention, a structure capable of efficiently discharging heat generated in the drain adjacent to the gate, which is the region where the most heat is generated among the active elements, is formed.

따라서, 본 발명에서는 능동 소자가 실장될 모듈 기판에 상기 능동 소자가 플립칩 본딩이 될 수 있도록 본딩 패드를 형성한다. 또한, 상기 모듈기판의 본딩 패드에 범프를 형성하여 플립 칩 본딩을 구현한다. 이때, 범프는 웨이퍼레벨로 형성하게 된다.Accordingly, in the present invention, a bonding pad is formed on the module substrate on which the active device is to be mounted, so that the active device can be flip-chip bonded. Further, a bump is formed on the bonding pad of the module substrate to realize flip chip bonding. At this time, the bumps are formed at the wafer level.

아울러, 본 발명의 실시예에 따라 능동 소자에서 발생하는 열이 기판을 통하여 잘 방출되도록 기판에 서멀 비아(thermal via)를 형성한다.In addition, in accordance with embodiments of the present invention, a thermal via is formed in the substrate such that heat generated in the active device is well emitted through the substrate.

한편, 본 발명의 실시예에 따라 상기 능동 소자의 소스 접촉 패드는 접지 안정성 및 열방출을 위하여 드레인 접촉 패드, 게이트 패드를 제외한 능동 소자 가장 자리에 복수의 여러 개의 서멀 패드(thermal pad)를 형성할 수 있다.Meanwhile, according to the embodiment of the present invention, the source contact pads of the active device form a plurality of thermal pads at the edge of the active device except for the drain contact pads and gate pads for ground stability and heat dissipation .

본 발명의 실시예에 따라 드레인 접촉 패드는 여러 개의 드레인 접촉(contact) 부위를 묶어 하나의 드레인 접촉 패드로 할 수 있지만, 각각의 드레인 접촉 부위 마다 서브 접촉 패드(즉, 서브 드레인 접촉 패드)를 가지며 각각의 드레인을 서로 연결하여 하나의 드레인 접촉 패드로 묶는 접촉 패드(드레인 접촉 패드)로 형성될 수 있다.According to the embodiment of the present invention, the drain contact pad can be formed as a single drain contact pad by bundling a plurality of drain contact portions, but has a sub contact pad (i.e., a sub drain contact pad) for each drain contact portion And a contact pad (drain contact pad) connecting each drain to one drain contact pad.

한편, 상기 특징을 구현할 수 있는 본 발명의 실시 예에 따른 능동 소자는 플립 칩 본딩하기 위해서는 접촉 패드의 패시베이션(passivation)이 오픈되어야 한다. 또한, 본 발명의 실시예에 따라서 능동 소자에서 발생하는 열이 기판을 통하여 효과적으로 방출되는 기판 재질이어야 한다.Meanwhile, in the active device according to the embodiment of the present invention, passivation of the contact pad must be opened for flip chip bonding. In addition, according to the embodiment of the present invention, the substrate material must be such that heat generated from the active device is effectively radiated through the substrate.

아울러, 본 발명의 실시 예에 따라서, 능동 소자에서 발생하는 열이 기판을 통하여 잘 방출되도록 기판에 서멀 비아(thermal via)를 형성하고, 비아(via)를 메탈로 채운다(filling). 이때, 상기 서멀 비아는 프린팅 공정을 이용하여 메탈을 채운다. 최종적으로, 본 발명의 실시 예에 따라 기판 전면(앞면)에는 능동 소자가 실장되고, 기판 배면(뒷면)은 Au와 같은 금속을 얇게 증착하여 모듈 면에 직접 접촉되어 열이 잘 방출되도록 한다.In accordance with an embodiment of the present invention, a thermal via is formed in the substrate such that heat generated in the active device is well ejected through the substrate, and the via is filled with metal. At this time, the thermal via is filled with metal using a printing process. Finally, according to the embodiment of the present invention, the active element is mounted on the front surface (front surface) of the substrate, and the back surface of the substrate is thinly deposited with a metal such as Au to directly contact the module surface.

이하, 첨부된 도면을 참조하여 본 발명에 따른 실시 예를 상세하게 설명한다. 본 발명의 구성 및 그에 따른 작용 효과는 이하의 상세한 설명을 통해 명확하게 이해될 것이다. 본 발명의 상세한 설명에 앞서, 동일한 구성요소에 대해서는 다른 도면 상에 표시되더라도 가능한 동일한 부호로 표시하며, 공지된 구성에 대해서는 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 구체적인 설명은 생략하기로 함에 유의한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. The configuration of the present invention and the operation and effect thereof will be clearly understood through the following detailed description. Before describing the present invention in detail, the same components are denoted by the same reference symbols as possible even if they are displayed on different drawings. In the case where it is judged that the gist of the present invention may be blurred to a known configuration, do.

도 1은 본 발명의 실시예에 따른 AlGaN/GaN HEMT 소자가 모듈 기판 위에 플립 칩 본딩된 것을 도시한 구성도이다.BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a configuration diagram illustrating flip chip bonding of an AlGaN / GaN HEMT device according to an embodiment of the present invention on a module substrate. FIG.

도 1을 참조하면, 본 발명의 실시예에 따른 AlGaN/GaN HEMT 소자(10)에서 AlGaN/GaN 층(13)은 실리콘카바이드(SiC), 사파이어(sapphire), 실리콘(Si) 등의 웨이퍼(14) 위에 성장된다. 1, an AlGaN / GaN layer 13 in an AlGaN / GaN HEMT device 10 according to an embodiment of the present invention includes a wafer 14 made of silicon carbide (SiC), sapphire, silicon (Si) ).

AlGaN/GaN HEMT 소자 공정에서 소스, 드레인, 게이트 등 엑티브(active)가 형성되고 소스, 드레인의 오믹(ohmic) 접촉(contact)에 신호선을 연결하는 접촉 패드(11)가 형성된다. 도 1에서 접촉 패드(11)는 소스 또는 드레인 접촉 패드이다. 또한 게이트 오믹(ohmic) 접촉에 신호선을 연결하는 게이트 접촉 패드(12)가 형성된다. In the AlGaN / GaN HEMT device process, an active, such as a source, a drain, and a gate, is formed, and a contact pad 11 for connecting a signal line to an ohmic contact of a source and a drain is formed. In Fig. 1, the contact pad 11 is a source or drain contact pad. A gate contact pad 12 is also formed which connects the signal line to the gate ohmic contact.

한편, 모듈화를 위한 기판(20)은 알루미나(Al2O3) 또는 AlN 등을 사용하며, 기판 윗면에는 신호선(21) 및 본딩 패드(24)가 형성되며, 범프(23)를 통하여 AlGaN/GaN HEMT 소자(10)가 기판(20) 상에 실장된다.On the other hand, a signal line 21 and a bonding pad 24 are formed on the upper surface of the substrate, and an AlGaN / GaN HEMT element (not shown) is formed through the bumps 23, 10 are mounted on the substrate 20.

플립 칩 본딩을 위해서 범프(23)를 형성하는 금속물질은 HEMT 소자의 접촉 패드(11) 및 기판의 본딩 패드(24)를 형성하는 금속재료와 유사한 성분의 금속재료를 사용하는 것이 바람직하다.The metal material forming the bumps 23 for the flip chip bonding preferably uses a metal material having a composition similar to that of the metal material forming the contact pads 11 of the HEMT element and the bonding pads 24 of the substrate.

또한 HEMT 소자(10)가 플립되어 기판(20)에 본딩되기 위해서는 HEMT 소자(10)와 기판(20)은 범프(23)가 용융되는 온도까지 각각 가열되어야 하는데, 이때 소자(10) 가열시 가열온도는 능동 소자의 공정 온도보다 낮은 온도로 가열함으로써 소자가 본딩으로 인한 손상을 받지 않도록 하는 것이 바람직하며, 범프(23)는 능동 소자의 공정 온도보다 낮은 온도에서 녹는 물질이어야 한다. In order for the HEMT device 10 to be flipped and bonded to the substrate 20, the HEMT device 10 and the substrate 20 must be heated to a temperature at which the bumps 23 are melted, It is preferred that the temperature is kept below the process temperature of the active device so that the device is not subject to damage due to bonding and the bump 23 should be a material that melts at a temperature lower than the process temperature of the active device.

도 2는 본 발명의 실시예에 따른 AlGaN/GaN HEMT 소자를 도시한 구성도이다.2 is a configuration diagram illustrating an AlGaN / GaN HEMT device according to an embodiment of the present invention.

도 2의 HEMT 소자에서 소스(31), 드레인(41), 게이트(51)가 형성되는 지역은 능동 영역(60)으로 표기되고, 소스의 접촉 패드(30)는 S로 표기되고, 드레인의 접촉 패드(40)는 D로 표기되며, 게이트의 접촉 패드(50)는 G로 표기된다.In the HEMT device of FIG. 2, the region where the source 31, the drain 41 and the gate 51 are formed is denoted by the active region 60, the source contact pad 30 is denoted by S, The pad 40 is denoted by D and the contact pad 50 of the gate is denoted by G. [

HEMT 소자가 기판에 실장될 때 HEMT 소자의 소스, 드레인, 게이트 접촉 패드(30, 40, 50)는 각각 기판의 소스, 드레인, 게이트 접촉 본딩 패드와 본딩되는데 상하 대칭 또는 좌우 대칭 구조로 본딩된다. 따라서, HEMT 소자의 접촉 패드는 기판의 본딩 패드와 대칭구조가 되도록 설계되어야 한다.When the HEMT device is mounted on the substrate, the source, drain, and gate contact pads 30, 40 and 50 of the HEMT device are bonded to the source, drain, and gate contact bonding pads of the substrate, respectively, and are bonded in a vertically symmetrical or bilaterally symmetrical structure. Therefore, the contact pad of the HEMT device should be designed to be symmetrical with the bonding pad of the substrate.

또한, 본 발명의 실시예에 따라 HEMT 소자를 플립 칩 본딩하기 위하여 패시베이션(passivation) 된 HEMT 소자의 본딩 패드 오픈(open) 시 소스 접촉 패드 (30), 드레인 접촉 패드(40), 게이트 접촉 패드(50) 외에 능동 지역(60)의 소스, 드레인에 서브(sub) 소스 접촉 패드(32) 및 서브 드레인 접촉 패드(42)를 오픈한다.In order to flip-chip bond a HEMT device according to an embodiment of the present invention, a source contact pad 30, a drain contact pad 40, a gate contact pad (not shown) may be formed at the time of opening a bonding pad of a passivated HEMT device The source contact pad 32 and the sub drain contact pad 42 are opened to the source and drain of the active region 60 in addition to the source contact pad 50 and the sub drain contact pad 42.

상기 서브 소스 접촉 패드(32) 및 서브 드레인 접촉 패드(42)의 모양과 크기는 각각 대응되는 기판의 서브 소스 접촉 본딩 패드(91) 및 서브 드레인 접촉 본딩 패드(71)에 형성될 범프의 모양 및 크기에 준하여 소스(31)와 드레인(41)의 크기보다 작게 오픈 한다. The shapes and sizes of the sub-source contact pad 32 and the sub-drain contact pad 42 are determined by the shapes and sizes of the bumps to be formed on the sub-source contact bonding pad 91 and the sub-drain contact bonding pad 71 of the corresponding substrate, And is smaller than the size of the source 31 and the drain 41 in accordance with the size.

도 3은 본 발명의 실시예에 따른 HEMT 소자를 플립 칩 본딩을 하기 위한 모듈 기판 및 범프를 도시한 구성도이다.3 is a block diagram showing a module substrate and bumps for flip chip bonding of a HEMT device according to an embodiment of the present invention.

도 3에서 모듈 기판의 소스 접촉 본딩 패드(90), 드레인 접촉 본딩 패드 (70), 게이트 접촉 본딩 패드(80)는 HEMT 소자의 소스 접촉 패드(30), 드레인 접촉 패드(40), 게이트 접촉 패드(50)와 상하대칭 구조로 되어 있다. 3, the source contact bonding pad 90, the drain contact bonding pad 70 and the gate contact bonding pad 80 of the module substrate are electrically connected to the source contact pad 30, the drain contact pad 40, (50).

기판의 서브 소스 접촉 본딩 패드(91) 및 서브 드레인 접촉 본딩 패드(71)는 HEMT 소자의 서브 소스 접촉 패드(32) 및 서브 드레인 접촉 패드(42)의 모양 및 크기에 각각 대응되게 형성된다. 이때, 플칩 칩 본딩을 위해서 형성될 범프는 HEMT 소자의 패드와 기판의 패드를 형성하는 금속재료와 유사한 성분의 금속재료를 사용한다. The sub-source contact bonding pad 91 and the sub-drain contact bonding pad 71 of the substrate are formed to correspond to the shapes and sizes of the sub-source contact pad 32 and the sub-drain contact pad 42 of the HEMT device, respectively. At this time, the bumps to be formed for chip chip bonding use a metal material having a composition similar to that of the metal material forming the pad of the HEMT element and the pad of the substrate.

일반적으로 AlGaN/GaN HEMT 소자에서 능동 지역(60)의 소스(31), 드레인(41) 오믹(ohmic) 접촉 금속(metal)은 Au를 포함하고 있고 소스 접촉 패드(30), 드레인 접촉 패드(40), 게이트 접촉 패드(50)도 Au를 포함하고 있으므로, 기판의 소스 접촉 본딩 패드(90), 드레인 접촉 본딩 패드(70), 게이트 접촉 본딩 패드(80)와 서브 소스 접촉 본딩 패드(91) 및 서브 드레인 접촉 본딩 패드(71)는 Au를 포함하는 것이 바람직하다. 또한 소자 공정 온도가 300℃ 정도이므로 본딩 온도가 250℃ 정도인 SnAu 와 같은 물질을 전자빔 증착법(e-beam evaporation)으로 증착하여 범프를 형성한다. In general, in the AlGaN / GaN HEMT device, the source 31 and drain 41 of the active region 60 include ohmic contact metals such as Au and include a source contact pad 30, a drain contact pad 40 Source contact bonding pad 90, drain contact bonding pad 70, gate contact bonding pad 80 and sub-source contact bonding pad 91, and the gate contact pad 50, The sub-drain contact bonding pad 71 preferably includes Au. In addition, because the device process temperature is about 300 ° C., a material such as SnAu having a bonding temperature of about 250 ° C. is deposited by e-beam evaporation to form bumps.

또 다른 실시예에 따라 기판의 소스 접촉 본딩 패드(90), 드레인 접촉 본딩 패드(70), 게이트 접촉 본딩 패드(80)는 HEMT 소자의 소스 접촉 패드(30), 드레인 접촉 패드(40), 게이트 접촉 패드(50)와 좌우대칭 구조로 형성될 수 있다.According to yet another embodiment, the source contact bonding pad 90, the drain contact bonding pad 70 and the gate contact bonding pad 80 of the substrate are connected to the source contact pad 30 of the HEMT device, the drain contact pad 40, And may be formed in a symmetrical structure with the contact pad 50.

도 4는 본 발명의 실시예에 따른 모듈 기판의 서멀 비아(thermal via) 및 기판 뒷면에 금속이 형성된 것을 도시한 구성도이다.4 is a structural view showing a thermal via of a module substrate and a metal formed on a rear surface of the substrate according to an embodiment of the present invention.

모듈 기판(100)에서 HEMT 소자의 소스 접촉 패드(30)와 본딩되는 소스 접촉 본딩 패드(140)는 그 밑면에 기판을 관통하는 관통 비아(through via)(110)가 형성되어 기판 뒷면의 배면(back side) 메탈(160)과 연결되어 있다.The source contact bonding pad 140 bonded to the source contact pad 30 of the HEMT device in the module substrate 100 is formed with a through via 110 penetrating the substrate on the bottom surface thereof, back side metal 160. As shown in FIG.

HEMT 소자의 소스 접촉 패드(30)와 본딩되고, HEMT 소자의 드레인 및 게이트에 보내주는 신호는 기판 위의 트레이스(trace)(130)를 통하여 가해진다. 기판 위 본딩 패드(120)는 HEMT 소자의 드레인 또는 게이트의 접촉 패드와 본딩되는 기판의 드레인 또는 게이트 접촉 본딩 패드를 나타낸다. 기판 위 본딩 패드(150)는 HEMT 소자의 서브 드레인 접촉 패드(42)와 본딩되는 기판의 서브 드레인 접촉 본딩 패드(150)를 나타낸다.Signals that are bonded to the source contact pad 30 of the HEMT device and to the drain and gate of the HEMT device are applied through traces 130 on the substrate. The bonding pad 120 on the substrate represents a drain or gate contact bonding pad of the substrate bonded to the drain or gate contact pads of the HEMT device. The substrate bonding pad 150 represents the sub-drain contact bonding pad 150 of the substrate to be bonded to the sub-drain contact pad 42 of the HEMT device.

또한 기판 위 본딩 패드(180)는 HEMT 소자의 서브 소스 접촉 패드(32)와 본딩되는 기판의 서브 소스 접촉 본딩 패드(180)를 나타낸다.The substrate bonding pad 180 also represents the sub-source contact bonding pad 180 of the substrate to be bonded to the sub-source contact pad 32 of the HEMT device.

기판 뒷면에는 배면(backside) 메탈(160)이 입혀져 메탈 하우징 모듈과 접촉하여 HEMT 소자에서 발생된 열을 빠르게 방열하며, 소자의 접지 면을 넓게 함으로써 노이즈를 줄여준다.The backside metal 160 is coated on the backside of the substrate to contact the metal housing module to quickly dissipate the heat generated by the HEMT device and reduce the noise by widening the ground plane of the device.

모듈 기판의 관통 비아(through via)(110)는 기판 소스 접촉 패드와 동일 크기 또는 소스 접촉 패드보다 약간 작은 크기로 레이저로 형성한 후, 구리와 같은 열전도도가 좋은 메탈을 프린팅하여 비아(via) 홀을 채운다. 이후 기판 배면(backside) 메탈(160)은 프린팅 방법으로 5㎛ 정도 구리막을 형성하거나, 스퍼터링(sputtering)이나 전자빔 증착법(e-beam evaporation)으로 Ti/Au를 각각 0.5㎛ 이하로 증착한 후 전기도금으로 Au를 3㎛ 증착한다.The through vias 110 of the module substrate are formed with a laser having the same size as the substrate source contact pads or a size slightly smaller than the source contact pads and then printed with a metal having high thermal conductivity such as copper, Fill the hole. Subsequently, the substrate backside metal 160 is formed by depositing a copper film of about 5 탆 by a printing method or depositing Ti / Au at a thickness of 0.5 탆 or less by sputtering or e-beam evaporation, 3 mu m of Au is deposited.

또한, 기판의 소스 접촉 본딩 패드(140), 서브 드레인 접촉 본딩 패드(150), 서브 소스 접촉 본딩 패드(180), 게이트 접촉 본딩 패드(120) 및 트레이스(130) 형성은 크롬 마스크를 이용하여 박막 공정으로 형성한다.The formation of the source contact bonding pad 140, the sub drain contact bonding pad 150, the sub-source contact bonding pad 180, the gate contact bonding pad 120 and the trace 130 of the substrate may be performed using a chromium mask, .

공정은 먼저 기판 전면에 감광막을 도포 후 마스크를 사용하여 감광막을 노광 및 현상공정을 하여 소스 접촉 본딩 패드(140), 서브 드레인 접촉 본딩 패드(150), 서브 소스 접촉 본딩 패드(180), 게이트 접촉 본딩 패드(120) 및 트레이스(130)를 오픈하고 전자빔 증착법(e-beam evaporation)으로 Ti/Au 를 0.5㎛ 정도 증착한 후 감광막을 제거한다. A photoresist is coated on the entire surface of the substrate, and then the photoresist is exposed and developed using a mask to form a source contact bonding pad 140, a sub-drain contact bonding pad 150, a sub-source contact bonding pad 180, After the bonding pad 120 and the trace 130 are opened and Ti / Au is deposited to a thickness of about 0.5 탆 by e-beam evaporation, the photoresist film is removed.

이후, 기판 전면에 씨드 메탈로 Ti/Au를 각각 수백 Å/수십 Å 정도로 스퍼터링한 후, 기판 전면에 감광막을 도포한 후 마스크를 사용하여 감광막을 노광 및 현상공정을 하여 소스 접촉 본딩 패드(140), 서브 드레인 접촉 본딩 패드(150), 서브 소스 접촉 본딩 패드(180), 게이트 접촉 본딩 패드(120) 및 트레이스(130)를 오픈하고 1㎛ 정도 Au 도금을 한다.Thereafter, Ti / Au is sputtered on the entire surface of the substrate to a thickness of about several hundreds of angstroms / several tens of Angstroms, a photoresist is coated on the entire surface of the substrate, and then the photoresist is exposed and developed using a mask, The sub-source contact bonding pad 150, the sub-source contact bonding pad 180, the gate contact bonding pad 120, and the trace 130 are opened and Au plating is performed to a thickness of about 1 μm.

이후 감광막을 전부 제거한 후 다시 감광막을 기판 전면에 도포한 후 마스크를 사용하여 감광막을 노광 및 현상공정을 하여 소스 접촉 본딩 패드(140), 서브 드레인 접촉 본딩 패드(150), 서브 소스 접촉 본딩 패드(180), 게이트 접촉 본딩 패드(120)를 오픈하고 전기도금으로 Au를 5㎛ 정도 도금하여 범프(170)를 형성한 후 감광막을 제거하고 씨드 메탈을 습식 식각(wet-etch)으로 제거한다.After the photoresist layer is completely removed, the photoresist layer is coated on the entire surface of the substrate. Then, the photoresist layer is exposed and developed using a mask to form a source contact bonding pad 140, a sub-drain contact bonding pad 150, 180, the gate contact bonding pad 120 is opened, and Au is plated to a thickness of about 5 占 퐉 by electroplating to form bumps 170. Then, the photoresist film is removed and the seed metal is removed by wet-etching.

이상의 설명은 본 발명을 예시적으로 설명한 것에 불과하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술적 사상에서 벗어나지 않는 범위에서 다양한 변형이 가능할 것이다. 따라서 본 발명의 명세서에 개시된 실시 예들은 본 발명을 한정하는 것이 아니다. 본 발명의 범위는 아래의 특허청구범위에 의해 해석되어야 하며, 그와 균등한 범위 내에 있는 모든 기술도 본 발명의 범위에 포함되는 것으로 해석해야 할 것이다.The foregoing description is merely illustrative of the present invention, and various modifications may be made by those skilled in the art without departing from the spirit of the present invention. Accordingly, the embodiments disclosed in the specification of the present invention are not intended to limit the present invention. The scope of the present invention should be construed according to the following claims, and all the techniques within the scope of equivalents should be construed as being included in the scope of the present invention.

10 : HEMT 소자 11 : 접촉 패드
12 : 게이트 접촉 패드 13 : AlGaN/GaN 층
14 : 웨이퍼 20 : 기판
21 : 신호선 22 : 기판 화합물
23 : 범프 24 : 본딩 패드
30 : 소스 접촉 패드 31 : 소스
32 : 서브 소스 접촉 패드 40 : 드레인 접촉 패드
41 : 드레인 42 : 서브 드레인 접촉 패드
50 : 게이트 접촉 패드 51 : 게이트
60 : 엑티브 영역 70 : 드레인 접촉 본딩 패드
71 : 서브 드레인 접촉 본딩 패드 80 : 게이트 접촉 본딩 패드
90 : 소스 접촉 본딩 패드 91 : 서브 소스 접촉 본딩 패드
100 : 모듈 기판 110 : 관통 비아
120 : 본딩 패드 130 : 트레이스
140 : 소스 접촉 본딩 패드 150 : 서브 드레인 접촉 본딩 패드
160 : 배면 메탈 170 : 범프
180 : 서브 소스 접촉 본딩 패드
10: HEMT element 11: contact pad
12: gate contact pad 13: AlGaN / GaN layer
14: wafer 20: substrate
21: Signal line 22: Substrate compound
23: Bump 24: Bonding pad
30: source contact pad 31: source
32: Sub-source contact pad 40: Drain contact pad
41: drain 42: sub drain contact pad
50: gate contact pad 51: gate
60: active region 70: drain contact bonding pad
71: Sub-drain contact bonding pad 80: Gate contact bonding pad
90: source contact bonding pad 91: sub-source contact bonding pad
100: module substrate 110: through vias
120: bonding pad 130: trace
140: source contact bonding pad 150: sub drain contact bonding pad
160: back metal 170: bump
180: Sub-source contact bonding pad

Claims (14)

웨이퍼 상에서 성장하여 형성된 질화 갈륨계 화합물 소자;
상기 질화 갈륨계 화합물 소자에 소스, 드레인 및 게이트를 형성하는 접촉 패드;
상기 질화 갈륨계 화합물 소자가 플립칩 본딩되는 모듈 기판;
상기 모듈 기판상에 형성되는 본딩 패드; 및
상기 질화 갈륨계 화합물 소자의 상기 접촉 패드와 상기 모듈 기판의 상기 본딩 패드가 본딩되어 상기 질화 갈륨계 화합물 소자와 상기 모듈 기판이 플립칩 본딩될 수 있도록 상기 모듈 기판의 상기 본딩 패드에 형성되는 범프;를 포함하되,
상기 질화 갈륨계 화합물 소자는 엑티브 영역의 소스 또는 드레인에 서브 소스 접촉 패드 또는 서브 드레인 접촉 패드를 형성하는 것을 특징으로 하고,
상기 모듈 기판은 상기 서브 소스 접촉 패드 또는 서브 드레인 접촉 패드에 각각 대응되는 서브 소스 접촉 본딩 패드 또는 서브 드레인 접촉 본딩 패드를 더 포함하는 것을 특징으로 하는 질화 갈륨계 화합물 전력반도체 장치.
A gallium nitride compound device grown on a wafer;
A contact pad for forming a source, a drain, and a gate in the gallium nitride compound semiconductor device;
A module substrate on which the gallium nitride compound device is flip-chip bonded;
A bonding pad formed on the module substrate; And
A bump formed on the bonding pad of the module substrate so that the contact pad of the gallium nitride compound device and the bonding pad of the module substrate are bonded to each other so that the gallium nitride compound device and the module substrate can be flip chip bonded; , ≪ / RTI &
Wherein the gallium nitride compound semiconductor device forms a sub-source contact pad or a sub-drain contact pad at a source or a drain of an active region,
Wherein the module substrate further comprises a sub-source contact bonding pad or a sub-drain contact bonding pad corresponding to the sub-source contact pad or the sub-drain contact pad, respectively.
제1항에 있어서, 상기 질화 갈륨계 화합물 소자의 접촉 패드는,
상기 모듈 기판상에 형성되는 상기 본딩 패드와 상하 대칭 또는 좌우 대칭 구조로 배치되는 것을 특징으로 하는 질화 갈륨계 화합물 전력반도체 장치.
The gallium nitride compound semiconductor device according to claim 1,
Wherein the semiconductor chip is disposed in a vertically symmetrical or horizontally symmetrical configuration with the bonding pad formed on the module substrate.
삭제delete 삭제delete 제1항에 있어서, 상기 범프는,
상기 질화 갈륨계 화합물 소자의 공정 온도보다 낮은 온도에서 용융되는 것을 특징으로 하는 질화 갈륨계 화합물 전력반도체 장치.
The method of claim 1,
Wherein the gallium nitride compound semiconductor device is melted at a temperature lower than the process temperature of the gallium nitride compound device.
제1항에 있어서, 상기 모듈 기판은,
상기 질화 갈륨계 화합물 소자에서 발생하는 열을 방열시키기 위하여, 상기 접촉 패드보다 작은 크기로 관통 비아를 형성하는 것을 특징으로 하는 질화 갈륨계 화합물 전력반도체 장치.
The module substrate according to claim 1,
Wherein a through hole is formed in a size smaller than that of the contact pad to dissipate heat generated in the gallium nitride compound semiconductor device.
제6항에 있어서, 상기 모듈 기판은,
상기 관통 비아를 통한 열이 하우징을 통해 방열되도록 상기 모듈 기판의 배면에 금속을 형성하는 것을 특징으로 하는 질화 갈륨계 화합물 전력반도체 장치.
7. The module board according to claim 6,
And a metal is formed on a back surface of the module substrate so that heat through the through vias is radiated through the housing.
웨이퍼 상에서 질화 갈륨계 화합물 소자를 성장시켜 소자층을 형성하는 단계;
상기 질화 갈륨계 화합물 소자에 소스, 드레인 및 게이트를 형성하는 접촉 패드를 형성하는 단계;
모듈 기판 상에 상기 형성된 접촉 패드와 대응되는 위치에 본딩 패드를 형성하는 단계; 및
상기 모듈 기판의 상기 본딩 패드에 범프를 형성하고, 상기 형성된 범프에 의해 상기 질화 갈륨계 화합물 소자의 상기 접촉 패드와 상기 모듈 기판의 상기 본딩 패드를 본딩하여 상기 질화 갈륨계 화합물 소자와 상기 모듈 기판을 플립칩 본딩하는 단계;를 포함하되,
상기 질화 갈륨계 화합물 소자는 엑티브 영역의 소스 또는 드레인에 서브 소스 접촉 패드 또는 서브 드레인 접촉 패드를 형성하는 것을 특징으로 하고,
상기 모듈 기판은 상기 서브 소스 접촉 패드 또는 서브 드레인 접촉 패드에 각각 대응되는 서브 소스 접촉 본딩 패드 또는 서브 드레인 접촉 본딩 패드를 더 포함하는 것을 특징으로 하는 질화 갈륨계 화합물 전력반도체 장치의 제조 방법.
Growing a gallium nitride compound semiconductor device on a wafer to form an element layer;
Forming a contact pad for forming a source, a drain, and a gate in the gallium nitride compound semiconductor device;
Forming a bonding pad on the module substrate at a position corresponding to the formed contact pad; And
The bump is formed on the bonding pad of the module substrate, and the contact pad of the gallium nitride compound device and the bonding pad of the module substrate are bonded to each other by the bump formed on the module substrate, Flip chip bonding,
Wherein the gallium nitride compound semiconductor device forms a sub-source contact pad or a sub-drain contact pad at a source or a drain of an active region,
Wherein the module substrate further comprises a sub-source contact bonding pad or a sub-drain contact bonding pad corresponding to the sub-source contact pad or the sub-drain contact pad, respectively.
제8항에 있어서, 상기 질화 갈륨계 화합물 소자의 접촉 패드는,
상기 모듈 기판상에 형성되는 상기 본딩 패드와 상하 대칭 또는 좌우 대칭 구조로 배치되는 것을 특징으로 하는 질화 갈륨계 화합물 전력반도체 장치의 제조 방법.
9. The device according to claim 8, wherein the contact pads of the gallium nitride compound semiconductor device
Wherein the bonding pad is disposed in a vertically symmetrical or horizontally symmetrical configuration with the bonding pad formed on the module substrate.
삭제delete 삭제delete 제8항에 있어서, 상기 범프는,
상기 질화 갈륨계 화합물 소자의 공정 온도보다 낮은 온도에서 용융되는 것을 특징으로 하는 질화 갈륨계 화합물 전력반도체 장치의 제조 방법.
9. The bump of claim 8,
And melting at a temperature lower than the process temperature of the gallium nitride compound semiconductor device.
제8항에 있어서, 상기 모듈 기판은,
상기 질화 갈륨계 화합물 소자에서 발생하는 열을 방열시키기 위하여, 상기 접촉 패드보다 작은 크기로 관통 비아를 형성하는 것을 특징으로 하는 질화 갈륨계 화합물 전력반도체 장치의 제조 방법.
9. The module substrate according to claim 8,
Wherein a through hole is formed in a size smaller than that of the contact pad to dissipate heat generated in the gallium nitride compound semiconductor device.
제13항에 있어서, 상기 모듈 기판은,
상기 관통 비아를 통한 열이 하우징을 통해 방열되도록 상기 모듈 기판의 배면에 금속을 형성하는 것을 특징으로 하는 질화 갈륨계 화합물 전력반도체 장치의 제조 방법.
14. The module according to claim 13,
And a metal is formed on a back surface of the module substrate so that heat through the through vias is dissipated through the housing.
KR1020100127921A 2010-11-19 2010-12-14 Wafer level packaged GaN power device and the manufacturing method thereof Expired - Fee Related KR101719670B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US13/185,780 US8519548B2 (en) 2010-11-19 2011-07-19 Wafer level packaged GaN power device and the manufacturing method thereof
US13/950,368 US8691627B2 (en) 2010-11-19 2013-07-25 Wafer level packaged GaN power device and manufacturing method thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020100115894 2010-11-19
KR20100115894 2010-11-19

Publications (2)

Publication Number Publication Date
KR20120054495A KR20120054495A (en) 2012-05-30
KR101719670B1 true KR101719670B1 (en) 2017-03-24

Family

ID=46270345

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100127921A Expired - Fee Related KR101719670B1 (en) 2010-11-19 2010-12-14 Wafer level packaged GaN power device and the manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR101719670B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10651107B2 (en) 2017-09-26 2020-05-12 Electronics And Telecommunications Research Institute Semiconductor device and method for fabricating the same
CN109935561A (en) * 2017-12-18 2019-06-25 镓能半导体(佛山)有限公司 A kind of packaging method of gallium nitride device and gallium nitride device
KR102304613B1 (en) * 2019-12-26 2021-09-24 알에프에이치아이씨 주식회사 Gallium nitride-based semiconductor package and method for fabricating thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001185561A (en) 2000-10-30 2001-07-06 Nec Corp Semiconductor device
JP2005079550A (en) 2003-09-03 2005-03-24 Toyoda Gosei Co Ltd Composite substrate for forming semiconductor light-emitting element and manufacturing method thereof, and method for semiconductor light-emitting element
JP2009176839A (en) 2008-01-22 2009-08-06 Mitsubishi Electric Corp Heat dissipation structure of semiconductor element

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6825559B2 (en) * 2003-01-02 2004-11-30 Cree, Inc. Group III nitride based flip-chip intergrated circuit and method for fabricating

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001185561A (en) 2000-10-30 2001-07-06 Nec Corp Semiconductor device
JP2005079550A (en) 2003-09-03 2005-03-24 Toyoda Gosei Co Ltd Composite substrate for forming semiconductor light-emitting element and manufacturing method thereof, and method for semiconductor light-emitting element
JP2009176839A (en) 2008-01-22 2009-08-06 Mitsubishi Electric Corp Heat dissipation structure of semiconductor element

Also Published As

Publication number Publication date
KR20120054495A (en) 2012-05-30

Similar Documents

Publication Publication Date Title
US8691627B2 (en) Wafer level packaged GaN power device and manufacturing method thereof
KR101928814B1 (en) Wafer level packaged GaN power device and the manufacturing method thereof
US10312358B2 (en) High electron mobility transistors with improved heat dissipation
TWI517383B (en) Direct growth of diamond in backside vias for GaN high electron mobility transistor devices
TWI485817B (en) Microelectronic packages with enhanced heat dissipation and methods of manufacturing
TWI629808B (en) Light-emitting diode having a stress buffer layer under the metallization layer
TWI300277B (en) Method for manufacturing gallium nitride light emitting diode devices
CN218101240U (en) Semiconductor device
TW200908249A (en) Structure of semiconductor device package and the method of the same
US8796843B1 (en) RF and milimeter-wave high-power semiconductor device
CN109920757B (en) Back section process for improving reliability of compound semiconductor device
US20250157857A1 (en) Component and method of manufacturing a component using an ultrathin carrier
CN101221915A (en) Wafer-level chip-scale packaging of power MOSFETs
KR101719670B1 (en) Wafer level packaged GaN power device and the manufacturing method thereof
JP5280611B2 (en) Semiconductor device manufacturing method and device obtained
US10020244B2 (en) Polymer via plugs with high thermal integrity
JP2004319552A (en) Flip-chip counter-electrode hemt
US20200343156A1 (en) Heat dissipation structure for semiconductor device, method of manufacturing the same, and amplifier
US11676860B2 (en) Barrier for preventing eutectic break-through in through-substrate vias
CN100390974C (en) A large-area heat dissipation structure for high-power semiconductor devices
US20120068218A1 (en) Thermally efficient packaging for a photonic device
JP6701916B2 (en) Semiconductor device and method of manufacturing semiconductor device
CN101026100A (en) Flip-chip packaging structure and method of forming the same
US20210242162A1 (en) Method of manufacturing semiconductor device
US10504874B2 (en) Structures and methods for providing electrical isolation in semiconductor devices

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20101214

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20151125

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20101214

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20161104

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20170301

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20170320

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20170321

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20201231