[go: up one dir, main page]

KR101702358B1 - 저밀도 패리티 검사 코드를 사용하는 통신 시스템에서의 채널 부호화/복호화 방법 및 장치 - Google Patents

저밀도 패리티 검사 코드를 사용하는 통신 시스템에서의 채널 부호화/복호화 방법 및 장치 Download PDF

Info

Publication number
KR101702358B1
KR101702358B1 KR1020110001269A KR20110001269A KR101702358B1 KR 101702358 B1 KR101702358 B1 KR 101702358B1 KR 1020110001269 A KR1020110001269 A KR 1020110001269A KR 20110001269 A KR20110001269 A KR 20110001269A KR 101702358 B1 KR101702358 B1 KR 101702358B1
Authority
KR
South Korea
Prior art keywords
weight
position sequence
parity check
check matrix
parity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020110001269A
Other languages
English (en)
Other versions
KR20120079922A (ko
Inventor
명세호
정홍실
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020110001269A priority Critical patent/KR101702358B1/ko
Priority to US13/345,264 priority patent/US8707128B2/en
Priority to PCT/KR2012/000165 priority patent/WO2012093894A2/en
Publication of KR20120079922A publication Critical patent/KR20120079922A/ko
Application granted granted Critical
Publication of KR101702358B1 publication Critical patent/KR101702358B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H03M13/1165—QC-LDPC codes as defined for the digital video broadcasting [DVB] specifications, e.g. DVB-Satellite [DVB-S2]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/152—Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/615—Use of computational or mathematical techniques
    • H03M13/616—Matrix operations, especially for generator matrices or check matrices, e.g. column or row permutations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/618—Shortening and extension of codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6356—Error control coding in combination with rate matching by repetition or insertion of dummy data, i.e. rate reduction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6522—Intended application, e.g. transmission or communication standard
    • H03M13/6552—DVB-T2
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0023—Systems modifying transmission characteristics according to link quality, e.g. power backoff characterised by the signalling
    • H04L1/0026—Transmission of channel quality indication
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0067—Rate matching
    • H04L1/0068—Rate matching by puncturing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • General Physics & Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Algebra (AREA)
  • Computing Systems (AREA)
  • Multimedia (AREA)
  • Error Detection And Correction (AREA)

Abstract

본 발명은 부호화, 복호화에 대한 것으로, 저밀도 패리티 검사 코드(LDPC: Low Density Parity Check)를 사용하는 통신 시스템에서 송신 단의 부호화 방법에 있어서 초기 패리티 검사 행렬에 대해 무게-1 위치 시퀀스 변환 절차를 수행하는 과정과 필요 시, 정보어에 단축을 적용하는 과정과 상기 무게-1 위치 시퀀스 변환 절차를 수행하여 생성된 패리티 검사 행렬을 이용하여 상기 정보어에 대해 LDPC 부호화를 수행하여 부호어를 생성하는 과정과 필요 시, 상기 부호어에 천공을 적용하는 과정을 포함하는 것을 특징으로 한다.

Description

저밀도 패리티 검사 코드를 사용하는 통신 시스템에서의 채널 부호화/복호화 방법 및 장치{METHOD AND APPARATUS FOR CHANNEL ENCODING AND DECODING IN A COMMUNICATION SYSTEM WITH LOW DENSITY PARITY-CHECK CODES}
본 발명은 패리티 검사 행렬에 기반한 선형 부호를 사용하는 통신 시스템에 관한 것으로, 특히 천공과 단축을 적용할 경우에 부호화/복호화(channel encoding/decoding) 복잡도를 감소 시키기 위한 채널 부호화/복호화 장치 및 방법에 관한 것이다. 또한, 본 발명은 변환된 패리티 검사 행렬을 통해 부호화/복호화하기 위한 방법 및 장치에 관한 것이다.
통신 시스템에 적용되는 패리티 검사 부호는 다양한 부호 길이 또는 성능의 개선을 얻기 위해 단축 또는 천공을 적용하는 경우가 있다.
단축은 통상적으로 정보어의 일부의 값에 제한을 두어 실질적으로 사용하지 않는 방법을 의미하며, 천공은 생성된 부호어의 일부를 단순히 전송하지 않는 방법을 의미한다.
송신단에서 정보어의 일부에 단축을 적용할 경우에는 통상적으로 사전에 정해진 위치에 이라는 값으로 제한을 두며, 수신기에서도 이미 이 사실을 알고 있기 때문에 송신단에서 상기 으로 제한된 값들은 전송하지 않는다.
단축은 정보어 비트의 일부의 값을으로 제한하는 방법을 통해 수행하기도 하지만, 주어진 패리티 검사 행렬에서 상기 으로 값이 제한된 정보어 비트에 대응 하는 열을 사용하지 않는 방법을 통해 수행할 수도 있다.
주어진 패리티 검사 부호에 천공을 적용했을 때, 많은 통신 시스템의 수신기에서는 천공된 비트들을 소실(erasure)로 간주하여 상기 패리티 검사 부호의 패리티 검사 행렬을 이용하여 복호화를 수행한다.
하지만, 이러한 복호화 방식은 천공된 비트가 많을수록 복호 효율성 감소의 원인이 되며, 특히 LDPC(low density parity check) 부호를 사용하는 통신 시스템에서 반복 복호(iterative decoding)를 적용할 경우에 느린 복호 수렴(convergence) 특성을 보이기 때문에 제한된 복호 복잡도 내에서 성능 개선에 한계가 있다.
따라서 천공을 많이 적용하는 통신 시스템에서 복호 효율성을 증대 시키는 방법의 개발이 필요하다.
본 발명의 목적은 저밀도 패리티 검사 코드를 사용하는 통신 시스템에서의 채널 부호화/복호화 방법 및 장치를 제공함에 있다.
본 발명의 다른 목적은 통신 시스템에서 패리티 검사 부호 또는 LDPC 부호로부터 천공(puncturing) 또는 단축(shortening)을 적용할 때 채널 부호화/복호화의 효율성을 높이는 방법 및 장치를 제공함에 있다.
본 발명의 또 다른 목적은 LDPC 부호를 사용하는 통신 시스템에서 천공을 적용할 때, 복호 복잡도 감소 및 성능 개선을 위하여 상기 LDPC 부호의 패리티 검사 행렬을 변형하는 방법 및 장치와 변형된 패리티 검사 행렬로부터 부호화/복호화 하는 방법 및 장치를 제공함에 있다.
본 발명의 목적들을 달성하기 위한 제 1 견지에 따르면, 저밀도 패리티 검사 코드(LDPC: Low Density Parity Check)를 사용하는 통신 시스템에서 송신 단의 부호화 방법에 있어서 초기 패리티 검사 행렬에 대해 무게-1 위치 시퀀스 변환 절차를 수행하는 과정과 필요 시, 정보어에 단축을 적용하는 과정과 상기 무게-1 위치 시퀀스 변환 절차를 수행하여 생성된 패리티 검사 행렬을 이용하여 상기 정보어에 대해 LDPC 부호화를 수행하여 부호어를 생성하는 과정과 필요 시, 상기 부호어에 천공을 적용하는 과정을 포함하는 것을 특징으로 한다.
본 발명의 목적들을 달성하기 위한 제 2견지에 따르면, 밀도 패리티 검사 코드(LDPC: Low Density Parity Check)를 사용하는 통신 시스템에서 수신 단의 복호화 방법에 있어서 천공 또는 단축이 적용됐을 때, 수신된 신호로부터 천공 및 단축 패턴을 판단 또는 추정하는 과정과 판단 또는 추정된 천공 및 단축 패턴에 따라, 초기 패리티 검사 행렬에 대해 무게-1 위치 시퀀스 변환 절차를 수행하는 과정과 변환된 패리티 검사 행렬에 대한 정보를 이용하여 수신된 신호에 대해 LDPC 복호화를 수행하는 과정을 포함하는 것을 특징으로 한다.
본 발명의 목적들을 달성하기 위한 제 3 견지에 따르면, 밀도 패리티 검사 코드(LDPC: Low Density Parity Check)를 사용하여 부호화를 수행하는 송신 단의 장치에 있어서 초기 패리티 검사 행렬에 대해 무게-1 위치 시퀀스 변환 절차를 수행하는 패리티 검사 행렬 추출부와 필요 시, 정보어에 단축을 적용하는 단축 적용부와 상기 무게-1 위치 시퀀스 변환 절차를 수행하여 패리티 검사 행렬을 생성하는 패리티 검사 행렬 변환부와 상기 무게-1 위치 시퀀스 변환 절차를 수행하여 생성된 패리티 검사 행렬을 이용하여 상기 정보어에 대해 LDPC 부호화를 수행하여 부호어를 생성하는 LDPC 부호화기와 필요 시, 상기 부호어에 천공을 적용하는 천공적용부를 포함하는 것을 특징으로 한다.
본 발명의 목적들을 달성하기 위한 제 4 견지에 따르면, 저밀도 패리티 검사 코드(LDPC: Low Density Parity Check)를 사용하여 복호화를 수행하는 수신 단의 장치에 있어서 천공 또는 단축이 적용됐을 때, 수신된 신호로부터 천공 및 단축 패턴을 판단 또는 추정하는 단축, 천공 패턴 판단 또는 추정부와 판단 또는 추정된 천공 및 단축 패턴에 따라, 초기 패리티 검사 행렬에 대해 무게-1 위치 시퀀스 변환 절차를 수행하는 패리티 검사 행렬 추출부와 변환된 패리티 검사 행렬에 대한 정보를 이용하여 수신된 신호에 대해 LDPC 복호화를 수행하는 LDPC 복호기를 포함하는 것을 특징으로 한다.
본 발명은 패리티 검사 부호 또는 LDPC 부호를 이용하여 부호화/복호화 수행시 천공을 적용하는 통신 시스템에서 주어진 패리티 검사 부호 또는 LDPC 부호의 패리티 검사 행렬을 변형하여 부호화/복호화 복잡도를 감소시키며, 복호 수렴 속도를 증가시켜 성능 개선을 얻을 수 있는 이점이 있다.
도 1은 본 발명의 실시 예에 따른 사용할 패리티 검사 행렬의 개념적 구조를 도시한 도면이다.
도 2는 본 발명의 실시 예에 따른 도 1에 도시한 구조와 동일한 형태를 가지는 LDPC 부호 패리티 검사 행렬의 예를 도시한 도면이다.
도 3은 본 발명의 실시 예에 따른 천공 비트가 포함된 패리티 검사 식을 결합하는 과정의 예를 도시한 도면이다.
도 4는 본 발명의 실시 예에 따른 도 1에 도시한 구조와 동일한 형태를 가지는 LDPC 부호의 패리티 검사 행렬의 예를 다르게 설명한 도면이다.
도 5는 본 발명의 실시 예에 따른 도 4에 대응하는 LDPC 부호에서 1개의 패리티 비트에 대해 천공을 적용했을 때 패리티 검사 식의 결합을 통해 얻을 수 있는 패리티 검사 행렬을 도시한 도면이다.
도 6은 본 발명의 실시 예에 따른 도 4에 대응하는 LDPC 부호에서 2개의 패리티 비트에 대해 천공을 적용했을 때 패리티 검사 식의 결합들을 통해 얻을 수 있는 패리티 검사 행렬을 도시한 도면이다.
도 7은 본 발명의 실시 예에 따른 통신 시스템의 송수신기의 블록을 구성한 도면이다.
도 8은 본 발명의 실시 예에 따른 송신 장치의 부호화기의 블록 구성을 도시한 도면이다.
도 9는 본 발명의 다른 실시 예에 따른 송신 장치의 부호화기의 블록 구성을 도시한 도면이다.
도 10은 본 발명의 실시 예에 따른 송신 장치의 동작 과정을 도시한 흐름도이다.
도 11은 본 발명의 실시 예에 따른 수신 장치의 블록 구성을 도시한 도면이다.
도 12은 본 발명의 다른 실시 예에 따른 수신 장치의 블록 구성을 도시한 도면이다.
도 13는 본 발명의 실시 예에 따른 수신 장치의 동작 과정을 도시한 흐름도이다.
도 14는 본 발명의 다른 실시 예에 따른 수신 장치의 동작 과정을 도시한 흐름도이다.
이하 본 발명의 바람직한 실시 예를 첨부된 도면의 참조와 함께 상세히 설명한다. 그리고, 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단된 경우 그 상세한 설명은 생략할 것이다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
이하, 본 발명은 저밀도 패리티 검사 코드를 사용하는 통신 시스템에서의 채널 부호화/복호화 방법 및 장치 에 관해 설명하기로 한다.
본 발명은 통신 및 방송 시스템에서 패리티 검사 행렬(parity check matrix)에 기반한 선형 부호(linear code)를 사용하는 채널 부호화/복호화 방법 및 장치에 관한 것으로서, 부호에 단축(shortening) 또는 천공(puncturing)을 적용하는 경우에 송수신기의 효율성을 높이기 위한 방법 및 장치에 관한 것이다.
특히 저밀도 패리티 검사(low density parity check, LDPC) 부호를 사용하는 통신 및 방송 시스템에 있어서, 단축 또는 천공을 적용할 때 효율적인 부호화/복호화를 위해 주어진 패리티 검사 행렬을 변환 하는 방법과 변환된 패리티 검사 행렬을 이용해 부호화/복호화 하는 방법 및 장치에 관한 것이다.
패리티 검사 행렬에 기반한 선형 부호인 패리티 검사 부호(parity-check code)는 패리티 검사 행렬(parity check matrix) 또는 생성 행렬(generated matrix)을 이용해 정의할 수 있다.
일반적으로 패리티 검사 부호의 패리티 검사 행렬
Figure 112011000982577-pat00001
또는 생성 행렬
Figure 112011000982577-pat00002
가 주어져 있다면,
Figure 112011000982577-pat00003
개의 정보어 비트(information bit)로 이루어진 길이가
Figure 112011000982577-pat00004
인 정보어(information word)를
Figure 112011000982577-pat00005
이라 할 때
Figure 112011000982577-pat00006
,
Figure 112011000982577-pat00007
인 관계를 만족한다.
여기서
Figure 112011000982577-pat00008
는 메시지
Figure 112011000982577-pat00009
으로부터 얻어진 부호어(codeword)를 의미한다. 또한 주어진 선형 부호의 부호어가 조직적 부호(systematic code)인 경우에 부호어
Figure 112011000982577-pat00010
는
Figure 112011000982577-pat00011
로 나타나며 여기서
Figure 112011000982577-pat00012
는 패리티를 의미한다.
일반적으로 메시지 길이(정보어의 길이)가
Figure 112011000982577-pat00013
, 부호어의 길이가
Figure 112011000982577-pat00014
인 경우에 패리티의 길이는 자명하게
Figure 112011000982577-pat00015
가 되며, 패리티 검사 행렬의 크기는 최대 랭크(full rank)를 가질 경우에
Figure 112011000982577-pat00016
이 된다.
구체적인 조직적 부호의 예로서 다음 <수학식 1>과 같은 패리티 검사 행렬
Figure 112011000982577-pat00017
가 주어져 있다고 하자.
<수학식 1>
Figure 112011000982577-pat00018
여기서 상기 패리티 검사 행렬에 대응되는 부호어
Figure 112011000982577-pat00019
는 4개의 정보 비트(information bit)로 이루어진 정보어
Figure 112011000982577-pat00020
와 5개의 패리티 비트로 이루어진 패리티
Figure 112011000982577-pat00021
로부터
Figure 112011000982577-pat00022
와 같이 구성 되며, 다음 <수학식 2>와 같은 관계가 있음을 알 수 있다.
< 수학식 2 >
Figure 112011000982577-pat00023
상기 <수학식 2>는 다음 <수학식 3>과 같이 정리해 보면, 패리티 검사 행렬의 각 행(row) 마다 하나의 대수적 관계식을 의미함을 알 수 있으며 통상적으로 각 관계식을 패리티 검사 식(parity-check equation)이라고 한다.
<수학식 3>
Figure 112011000982577-pat00024
패리티 검사 행렬에서 0이 아닌 원소를 통상적으로 무게(weight)라고 하는데, 통상적으로 패리티 검사 부호는 이 무게의 개수가 증가함에 따라 부호화 및 복호화 복잡도 역시 증가하는 경향이 있다.
즉, 전체 패리티 검사 행렬에서 무게의 비율이 낮으면 낮을수록 복잡도가 감소하게 된다. 일반적으로 무게의 비율이 매우 낮은 부호를 저밀도 패리티 검사 부호 (low-density parity-check code, LDPC)라 하는데, LDPC 부호는 부호어 길이가 증가할수록 무게의 밀도는 더욱 낮아지는 특성을 가지고 있다.
패리티 검사 부호는 통신 및 방송 시스템의 요구 조건에 따라 매우 다양한 형태로 정의될 수 있다. 다양한 형태의 패리티 검사 행렬 중에서 패리티 검사 행렬을 가지는 부호에 대해서 도 1을 참조하여 소개한다.
도 1은 본 발명의 실시 예에 따른 사용할 패리티 검사 행렬의 개념적 구조를 도시한 도면이다.
상기 도 1을 참조하면,
Figure 112011000982577-pat00025
과
Figure 112011000982577-pat00026
은 각각 부호어 길이와 정보어 길이를 나타내며, 패리티의 길이는
Figure 112011000982577-pat00027
이다.
패리티 검사 행렬에서 패리티에 대응되는 부분 행렬, 즉,
Figure 112011000982577-pat00028
번째 열(column)부터
Figure 112011000982577-pat00029
번째 열까지의 구조는 이중 대각(dual diagonal) 형태이다.
따라서 패리티에 대응되는 부분 행렬에 해당하는 열의 무게의 개수는 마지막 열을 제외하고 모두 2이며, 마지막 열은 1이 된다.
패리티 검사 행렬에서 정보어에 대응되는 부분 행렬, 즉, 0번째 열부터
Figure 112011000982577-pat00030
번째 열은
Figure 112011000982577-pat00031
개의 열 단위로 특수한 구조를 가진다. 여기서
Figure 112011000982577-pat00032
은 상기 도 1의 패리티 검사 행렬의 주요 파라미터 중 하나로서 주어진 시스템에 따라 값이 바뀔 수 있다.
상기 도 1에서, 정보어에 대응되는 부분 행렬은
Figure 112011000982577-pat00033
개의 열 단위로 그룹화 된 형태로 생각할 수 있는데 각각의 열 그룹(column group) 내의 0 번째 열에서 무게이 존재하는 행의 위치가 결정되면, 상기 각 열 그룹 내의
Figure 112011000982577-pat00034
번째 열에서 무게이 존재하는 행의 위치는 상기 각 열 그룹 내의 0 번째 열에서 무게 이 존재하는 행의 위치에서
Figure 112011000982577-pat00035
만큼 순환적으로 이동(cyclic shift)된 형태이다. 여기서
Figure 112011000982577-pat00036
은 정수이며,
Figure 112011000982577-pat00037
을 만족하도록 설정되어 있다.
보다, 구체적인 예로서
Figure 112011000982577-pat00038
,
Figure 112011000982577-pat00039
,
Figure 112011000982577-pat00040
,
Figure 112011000982577-pat00041
, 열 그룹의 개수(K 1 /M 1 )는 3이며, 3개의 열 그룹의 각 0 번째 열에 대한 무게-1을 가지는 행의 위치 정보가 < 표 1>과 같이 나타나는 도 1과 같은 형태의 패리티 검사 행렬을 도 2에 도시하였다.
Figure 112011000982577-pat00042
도 2는 본 발명의 실시 예에 따른 도 1에 도시한 구조와 동일한 형태를 가지는 LDPC 부호 패리티 검사 행렬의 예를 도시한 도면이다.
상기 도 2를 참조하면, 시퀀스는 편의상 무게-1 위치 시퀀스(weight-1 position sequence)라고 하며,
Figure 112011000982577-pat00043
(
Figure 112011000982577-pat00044
)번째 무게-1 위치 시퀀스는
Figure 112011000982577-pat00045
번째 열 그룹 내의 첫 번째 열에서 무게-1이 위치하는 행의 위치 정보를 순차적으로 나타낸 것이다.
상기 도 2에서, 0 번 열부터 4 번 열로 이루어진 첫 번째 열 그룹에서, 상기 첫 번째 열 그룹 내의 첫 번째 열에 해당하는 0번 열에서 무게-1이 위치한 행은 0, 1, 2 번 행이다.
또한 상기 열 그룹 내의 두 번째 열에 해당하는 1번 열에서 무게-1이 위치한 행은
Figure 112011000982577-pat00046
,
Figure 112011000982577-pat00047
,
Figure 112011000982577-pat00048
이다.
또한 상기 열 그룹 내의 네 번째 열에 해당하는 3번 열에서 무게-1이 위치한 행은
Figure 112011000982577-pat00049
,
Figure 112011000982577-pat00050
,
Figure 112011000982577-pat00051
이 된다.
상기 도 2에서, 5 번 열부터 9 번 열로 이루어진 두 번째 열 그룹에서, 상기 두 번째 열 그룹 내의 첫 번째 열에 해당하는 5번 열에서 무게-1이 위치한 행은 0, 11, 13 번 행이다.
상기 열 그룹 내의 두 번째 열에 해당하는 6번 열에서 무게-1이 위치한 행은
Figure 112011000982577-pat00052
,
Figure 112011000982577-pat00053
,
Figure 112011000982577-pat00054
이다.
또한 상기 열 그룹 내의 다섯 번째 열에 해당하는 9 번 열에서 무게-1이 위치한 행은
Figure 112011000982577-pat00055
,
Figure 112011000982577-pat00056
,
Figure 112011000982577-pat00057
가 된다.
마찬가지로 다른 열 그룹에 대해서도 이와 같은 특징을 쉽게 확인할 수 있다.
상기 <표 1>.은 0 번 열부터 4 번 열로 이루어진 첫 번째 열 그룹에서, 상기 첫 번째 열 그룹 내의 첫 번째 열에 해당하는 0번 열에서 무게-1이 위치한 행은 0, 1, 2 번 행과, 5 번 열부터 9 번 열로 이루어진 두 번째 열 그룹에서, 상기 두 번째 열 그룹 내의 첫 번째 열에 해당하는 5번 열에서 무게-1이 위치한 행은 0, 11, 13 번 행과, 10 번 열부터 14 번 열로 이루어진 세 번째 열 그룹에서, 상기 세 번째 열 그룹 내의 첫 번째 열에 해당하는 10번 열에서 무게-1이 위치한 행은 0, 11, 14 번 행을 나타낸다.
이제, 먼저 본 발명의 기본적인 개념을 상기 <수학식 1>, <수학식 2> 및 <수학식 3>에 기술한 패리티 검사 행렬
Figure 112011000982577-pat00058
및 그에 대응되는 패리티 검사 부호를 이용하여 설명한다.
상기 <수학식 1>의 패리티 검사 행렬
Figure 112011000982577-pat00059
에 대응되는 패리티 검사 부호의 부호어는
Figure 112011000982577-pat00060
로 나타나는데 상기 패리티 검사 부호를 사용하는 통신 시스템에서 시스템의 요구 사항에 따라 항상
Figure 112011000982577-pat00061
,
Figure 112011000982577-pat00062
를 천공하여 나머지 비트만 전송한다고 가정한다.
그렇다면, 수신기에서 수신하는 실질적인 부호어는
Figure 112011000982577-pat00063
이 된다.
이제 <수학식 3>으로부터 얻을 수 있는 다음과 같은 <수학식 4>에 나타난 4개의 패리티 검사 식에 대해 살펴보면 다음과 같다.
<수학식 4>
Figure 112011000982577-pat00064
상기 <수학식 4>에서 식(1)과 식(2)를 결합하고, 식(3)과 식(4)를 결합하면, 다음 <수학식 5>와 같은 새로운 패리티 검사 식을 얻음을 쉽게 알 수 있다.
<수학식 5>
Figure 112011000982577-pat00065
이와 같이 <수학식 3>으로부터 <수학식 5>를 얻을 수 있는데 이 과정을 패리티 검사 행렬 관점에서 표현해 보면 도 3과 같이 나타낼 수 있다.
도 3은 본 발명의 실시 예에 따른 천공 비트가 포함된 패리티 검사 식을 결합하는 과정의 예를 도시한 도면이다.
상기 도 3을 참조하면, <수학식 4>, <수학식 5>에서,
Figure 112011000982577-pat00066
가 공통적으로 포함되어 있는 (1)번 식과 (2)번 식을 결합하고,
Figure 112011000982577-pat00067
가 공통적으로 포함되어 있는 (3)번 식과 (4)번 식을 결합하여 새로운 식이 도출한다.
이는 상기 도 3에서, 상기 패리티 검사 행렬
Figure 112011000982577-pat00068
에서 0번째 행과 1번째 행을 결합하고, 2번째 행과 3번째 행을 결합하는 것과 동일함을 알 수 있다.
또한 이렇게 행들이 결합된 새로운 패리티 검사 행렬에서 모두 0으로만 이루어져 있는 불필요한 열들을 제거하면 상기 도 3에 나타난 새로운 패리티 검사 행렬
Figure 112011000982577-pat00069
를 얻을 수 있다.
다시 설명하면, <수학식 1>, <수학식 2> 및 <수학식 3>에 기술한 패리티 검사 행렬 및 그에 대응되는 패리티 검사 부호에서 항상
Figure 112011000982577-pat00070
,
Figure 112011000982577-pat00071
를 천공할 경우에는 실질적인 패리티 검사 행렬은
Figure 112011000982577-pat00072
가 됨을 알 수 있다.
즉, 수신기 입장에서는 송신기에서
Figure 112011000982577-pat00073
를 전송하고 있다고 판단하여
Figure 112011000982577-pat00074
를 이용하지 않고
Figure 112011000982577-pat00075
를 이용하여 복호화를 수행할 수 있음을 알 수 있다.
Figure 112011000982577-pat00076
를 이용하여 복호를 수행할 경우에는 9개의 비트와 5개의 패리티 검사 식으로부터 복호 과정을 진행할 수 있는데, 이 경우에
Figure 112011000982577-pat00077
,
Figure 112011000982577-pat00078
에 대해 소실(erasure)로 처리하여 복호를 수행하게 된다.
이에 반해
Figure 112011000982577-pat00079
,
Figure 112011000982577-pat00080
에 대한 효과를 제거하여
Figure 112011000982577-pat00081
를 사용하여 복호를 수행할 경우에는 7개의 비트와 3개의 패리티 검사 식만을 이용하여 복호 과정을 진행할 수 있기 때문에 복호 복잡도가 감소하게 된다.
뿐만 아니라 송신기에서도 만일 항상 고정된 패리티 비트
Figure 112011000982577-pat00082
,
Figure 112011000982577-pat00083
를 천공할 경우에는
Figure 112011000982577-pat00084
를 이용하여 부호화를 수행함으로써 부호화 복잡도도 감소시킬 수 있게 된다.
이와 같은 효과는 주어진 부호에서 천공된 비트가 많으면 많을수록 부호화/복호화 복잡도 감소 효과를 크게 얻을 수 있다.
다음으로 구체적인 다른 실시 예를 통해 부호화/복호화 복잡도의 감소 효과를 살펴보면 다음과 같다.
도 1과 같은 형태의 패리티 검사 행렬 중에서 주요 파라미터들은
Figure 112011000982577-pat00085
,
Figure 112011000982577-pat00086
,
Figure 112011000982577-pat00087
,
Figure 112011000982577-pat00088
이며 무게-1 위치 시퀀스들은 <표 2>와 같이 나타나는 패리티 검사 행렬을 고려하면, 도 4와 같이 나타남을 쉽게 알 수 있다.
<무게-1 위치 시퀀스 1>
Figure 112011000982577-pat00089
도 4는 본 발명의 실시 예에 따른 도 1에 도시한 구조와 동일한 형태를 가지는 LDPC 부호의 패리티 검사 행렬의 예를 다르게 설명한 도면이다.
상기 도 4를 참조하면, 전술한 패리티 검사 행렬을 가지는 패리티 검사 부호에서 다음의 <천공 규칙>을 가지는 천공을 적용한다고 가정한다. 여기서 전체 패리티 비트는 순서대로
Figure 112011000982577-pat00090
,
Figure 112011000982577-pat00091
, ,
Figure 112011000982577-pat00092
로 나타낸다.
< 천공 규칙 >
규칙 1) 0번째 패리티 비트부터
Figure 112011000982577-pat00093
번째 패리티 비트
Figure 112011000982577-pat00094
,
Figure 112011000982577-pat00095
, ,
Figure 112011000982577-pat00096
중에서 천공을 취할
Figure 112011000982577-pat00097
개의 패리티 비트를 결정한다. 상기 천공을 취할
Figure 112011000982577-pat00098
개의 패리티 비트를 편의상
Figure 112011000982577-pat00099
,
Figure 112011000982577-pat00100
, ,
Figure 112011000982577-pat00101
라 한다.
여기서, 변수 A의 수에 따른 x0, x1, x2,.. 의 값은 시스템의 구현 상황에 따라 달라지거나, 미리 정해 질 수 있다.
규칙 2)
Figure 112011000982577-pat00102
,
Figure 112011000982577-pat00103
에 대해서
Figure 112011000982577-pat00104
에 해당하는 패리티 비트는 모두 천공을 취한다.
상기 도 4에 나타낸 패리티 검사 행렬에 대응되는 패리티 검사 부호에서 천공을 적용할 때 상기 <천공 규칙>의 규칙 1)에 따라 천공할 패리티 비트로서
Figure 112011000982577-pat00105
을 선택했다고 가정한다. 그렇다면 <천공 규칙>의 규칙 2)에 따라
Figure 112011000982577-pat00106
,
Figure 112011000982577-pat00107
,
Figure 112011000982577-pat00108
,
Figure 112011000982577-pat00109
에 해당하는 패리티 비트가 천공된다.
상기 도 1과 같은 형태의 패리티 검사 행렬을 가지는 패리티 검사 부호에서
Figure 112011000982577-pat00110
번째 패리티 비트
Figure 112011000982577-pat00111
는 상기 패리티 검사 행렬에서
Figure 112011000982577-pat00112
번째 행과
Figure 112011000982577-pat00113
번째 행에 대응되는 패리티 검사 식(parity-check equation)에 동시에 포함되기 때문에, <수학식 4>와 <수학식 5> 및 도 3에서 설명한 것처럼 상기 도 4의 패리티 검사 행렬에서 상기 천공을 취할 각 패리티 비트가 포함되어 있는 패리티 검사 식에 대응되는 행들을 규칙적으로 결합할 수 있다.
즉, 1번째, 2번째 행을 결합하고, 8번째, 9번째 행을 결합하고, 15번째, 16번째 행을 결합하고, 22번째 23번째 행을 결합할 수 있으며, 그 결과는 도 5와 같은 패리티 검사 행렬
Figure 112011000982577-pat00114
가 됨을 쉽게 확인할 수 있다.
도 5는 본 발명의 실시 예에 따른 도 4에 대응하는 LDPC 부호에서 1개의 패리티 비트에 대해 천공을 적용했을 때 패리티 검사 식의 결합을 통해 얻을 수 있는 패리티 검사 행렬을 도시한 도면이다.
상기 도 5를 참조하면, 패리티 검사 행렬
Figure 112011000982577-pat00115
는 천공된 4개의 패리티 비트가 제거되는 효과로부터 얻어지기 때문에 부호어 길이
Figure 112011000982577-pat00116
는
Figure 112011000982577-pat00117
이 되며 다른 주요 파라미터들은
Figure 112011000982577-pat00118
,
Figure 112011000982577-pat00119
,
Figure 112011000982577-pat00120
으로 바뀐다. 또한, 상기
Figure 112011000982577-pat00121
에 대한 무게-1 위치 시퀀스들 역시 <표 3>과 같이 변하게 된다.
<무게-1 위치 시퀀스 2>
Figure 112011000982577-pat00122
결과적으로 상기 도 4에 나타낸 패리티 검사 행렬에 대응되는 패리티 검사 부호에서 상기 <천공 규칙> 에 따라
Figure 112011000982577-pat00123
,
Figure 112011000982577-pat00124
,
Figure 112011000982577-pat00125
,
Figure 112011000982577-pat00126
에 해당하는 패리티 비트를 항상 천공한다고 할 경우에는 <무게-1 위치 시퀀스 2>에 대응되는 상기 도 5의 패리티 검사 행렬
Figure 112011000982577-pat00127
를 이용한 패리티 검사 부호를 이용하여 부호화/복호화 할 수 있다.
다음으로 <무게-1 위치 시퀀스 1>과 <무게-1 위치 시퀀스 2>의 수학적 관계를 살펴보면 다음과 같다.
천공할 패리티 비트로서
Figure 112011000982577-pat00128
을 정하여 먼저 1번째, 2번째 행을 결합하는 과정을 수행하게 되면 <무게-1 위치 시퀀스 1>에 대응되는 패리티 검사 행렬에서 2번째 행이 사라지는 효과를 나타낸다.
<무게-1 위치 시퀀스 1>는 무게-1들이 위치한 행의 정보를 나타내고 있기 때문에 특정 위치의 행이 하나 줄어들면 상기 특정 위치 보다 아래쪽에 있는 행들에 해당하는 위치 정보 값은 하나씩 줄어들게 된다.
따라서, <무게-1 위치 시퀀스 1>에서 2보다 같거나 큰 숫자에 해당하는 값들이 모두 1씩 줄어들어야 된다.
마찬가지로 천공할 패리티 비트로서
Figure 112011000982577-pat00129
을 정하여 8번째, 9번째 행을 결합하는 과정을 수행하게 되면 <무게-1 위치 시퀀스 1>에 대응되는 패리티 검사 행렬에서 9번째 행이 사라지는 효과를 나타내므로 <무게-1 위치 시퀀스 1>에서 9 보다 같거나 큰 숫자에 해당하는 값들은 모두 1씩 추가로 줄어들어야 된다.
마찬가지로 천공할 패리티 비트로서
Figure 112011000982577-pat00130
을 정하여 15번째, 16번째 행을 결합하는 과정을 수행하게 되면 <무게-1 위치 시퀀스 1>에 대응되는 패리티 검사 행렬에서 16번째 행이 사라지는 효과를 나타내므로 <무게-1 위치 시퀀스 1>에서 16 보다 같거나 큰 숫자에 해당하는 값들은 모두 1씩 추가로 줄어들어야 된다.
마찬가지로 천공할 패리티 비트로서
Figure 112011000982577-pat00131
을 정하여 22번째, 23번째 행을 결합하는 과정을 수행하게 되면 <무게-1 위치 시퀀스 1>에 대응되는 패리티 검사 행렬에서 23번째 행이 사라지는 효과를 나타내므로 <무게-1 위치 시퀀스 1>에서 23 보다 같거나 큰 숫자에 해당하는 값들은 모두 1씩 추가로 줄어들어야 된다.
이러한 과정을 정리하면 다음과 같다.
1)
Figure 112011000982577-pat00132
,
Figure 112011000982577-pat00133
,
Figure 112011000982577-pat00134
,
Figure 112011000982577-pat00135
를 천공할 패리티 비트로 설정
2) <무게-1 위치 시퀀스 1>에서 0 이상이고 1 이하인 숫자는 변화 없음
3) <무게-1 위치 시퀀스 1>에서 1 보다 크고 8 이하인 숫자는 -1을 적용
4) <무게-1 위치 시퀀스 1>에서 8 보다 크고 15 이하인 숫자는 -2를 적용
5) <무게-1 위치 시퀀스 1>에서 15 보다 크고 22 이하인 숫자는 -3을 적용
6) <무게-1 위치 시퀀스 1>에서 22 보다 큰 숫자는 -4를 적용
전술한 과정을 통해 <무게-1 위치 시퀀스 2>를 얻을 수 있음을 쉽게 확인할 수 있다.
만일 상기 도 4에 나타낸 패리티 검사 행렬에 대응되는 패리티 검사 부호에서 천공을 적용할 때 상기 <천공 규칙>의 규칙 1)에 따라 천공할 패리티 비트로서
Figure 112011000982577-pat00136
뿐만 아니라 추가로
Figure 112011000982577-pat00137
를 선택했다고 가정하면, 이와 같이 복수개의 패리티 비트를 천공할 경우에는 먼저
Figure 112011000982577-pat00138
에 대해 상기 과정을 통해 <무게-1 위치 시퀀스 2>를 구한 다음 다시 동일한 과정을 거쳐 변형된 무게-1 위치 시퀀스를 얻을 수 있다.
이때, <무게-1 위치 시퀀스 1>에 대응되는 패리티 검사 부호에서 천공된 패리티 비트
Figure 112011000982577-pat00139
는 천공된 패리티 비트
Figure 112011000982577-pat00140
효과를 제거하여 <무게-1 위치 시퀀스 2>를 얻은 것이기 때문에
Figure 112011000982577-pat00141
보다 앞에서 천공된 패리티 비트 한 비트가 없어진 것과 같아 <무게-1 위치 시퀀스 2>애 대응되는 패리티 검사 부호에서는 천공한 패리티 비트
Figure 112011000982577-pat00142
에 해당하게 됨에 유의해야 한다.
도 5는 본 발명의 실시 예에 따른 도 4에 대응하는 LDPC 부호에서 1개의 패리티 비트에 대해 천공을 적용했을 때 패리티 검사 식의 결합을 통해 얻을 수 있는 패리티 검사 행렬을 도시한 도면이다.
상기 도 5를 참조하면, <무게-1 위치 시퀀스 2>에 대응되는 패리티 검사 행렬에 대해 추가적으로 상기 무게-1 시퀀스의 변환 과정을 적용하면 다음과 같이 나타낼 수 있다.
1)
Figure 112011000982577-pat00143
,
Figure 112011000982577-pat00144
,
Figure 112011000982577-pat00145
,
Figure 112011000982577-pat00146
를 천공 패리티 비트로 설정
2) <무게-1 위치 시퀀스 2>에서 0 이상이고 3 이하인 숫자는 변화 없음
3) <무게-1 위치 시퀀스 2>에서 3 보다 크고 9 이하인 숫자는 -1을 적용
4) <무게-1 위치 시퀀스 2>에서 9 보다 크고 15 이하인 숫자는 -2를 적용
5) <무게-1 위치 시퀀스 2>에서 15 보다 크고 21 이하인 숫자는 -3을 적용
6) <무게-1 위치 시퀀스 2>에서 21 보다 큰 숫자는 -4를 적용
전술한 과정에서
Figure 112011000982577-pat00147
,
Figure 112011000982577-pat00148
,
Figure 112011000982577-pat00149
,
Figure 112011000982577-pat00150
를 천공 패리티 비트로 설정하게 된 이유는 <천공 규칙>의 규칙 2)를 적용할 때
Figure 112011000982577-pat00151
으로 변형되었기 때문임에 유의한다. 상기 과정으로부터 얻은 무게-1 시퀀스들은 다음과 같이 나타남을 쉽게 확인할 수 있으며, 대응되는 패리티 검사 행렬
Figure 112011000982577-pat00152
는 도 6과 같이 나타난다.
도 6은 본 발명의 실시 예에 따른 도 4에 대응하는 LDPC 부호에서 2개의 패리티 비트에 대해 천공을 적용했을 때 패리티 검사 식의 결합들을 통해 얻을 수 있는 패리티 검사 행렬을 도시한 도면이다.
상기 도 6을 참조하면, <무게-1 위치 시퀀스 3>는 <표 4>와 같다.
Figure 112011000982577-pat00153
상기 도 6의 패리티 검사 행렬
Figure 112011000982577-pat00154
의 주요 파라미터들은
Figure 112011000982577-pat00155
,
Figure 112011000982577-pat00156
,
Figure 112011000982577-pat00157
,
Figure 112011000982577-pat00158
로 변경됨에 유의한다.
<천공 규칙>을 적용하여 복수 개의 패리티 비트를 천공할 경우에도 앞서 설명한 과정들을 순차적으로 적용하면, 천공된 패리티 비트들의 효과를 제거한 패리티 검사 행렬 또는 그에 대응되는 무게-1 위치 시퀀스를 얻을 수 있음을 알 수 있다.
일반적으로 주어진 제 1 무게-1 위치 시퀀스에 대응되는 패리티 검사 행렬 또는 패리티 검사 부호에 상기 <천공 규칙>을 적용할 경우에 무게-1 위치 시퀀스의 변환 과정을 통해 제 2 무게-1 위치 시퀀스를 얻는 과정을 정리하면 다음과 같이 나타낼 수 있다.
<제 2 무게-1 위치 시퀀스 변환 과정>
Step 1) 제 1 무게-1 위치 시퀀스에서 0 이상
Figure 112011000982577-pat00159
이하인 숫자는 변화 없음
Step 2)
Figure 112011000982577-pat00160
에 대해서
Figure 112011000982577-pat00161
보다 크고
Figure 112011000982577-pat00162
이하인 숫자는 모두
Figure 112011000982577-pat00163
를 적용함.
Step 3)
Figure 112011000982577-pat00164
보다 큰 숫자는
Figure 112011000982577-pat00165
을 적용함.
Step 4) 제 1 무게-1 시퀀스를 Step 1), Step 2), Step 3)에서 얻어진 새롭게 얻어진 무게-1 위치 시퀀스로 치환
Step 5)
Figure 112011000982577-pat00166
로 치환
Step 6)
Figure 112011000982577-pat00167
로 치환.
Figure 112011000982577-pat00168
이 만족되면 다음 Step 7), Step 8)을 실행. 만족하지 않으면, 최종적으로 얻어진 무게-1 위치 시퀀스를 제 2 무게-1 시퀀스로 저장하고, 또한 최종적인
Figure 112011000982577-pat00169
값을
Figure 112011000982577-pat00170
로 저장하고 종료.
Step 7)
Figure 112011000982577-pat00171
에 대해서 순차적으로
Figure 112011000982577-pat00172
Step 8) Step 1)부터 Step 7)을 반복.
결과적으로 주요 파라미터가
Figure 112011000982577-pat00173
,
Figure 112011000982577-pat00174
,
Figure 112011000982577-pat00175
,
Figure 112011000982577-pat00176
인 제 1 무게-1 시퀀스에 대응되는 패리티 검사 행렬 또는 패리티 검사 부호에 상기 <천공 규칙>을 적용할 때 상기 <무게-1 위치 시퀀스 변환 과정>을 적용하게 되면, 천공된 패리티 비트에 대한 영향을 제거한 패리티 검사 행렬 또는 패리티 검사 부호에 대응되는 제 2 무-1 시퀀스를 얻을 수 있음을 알 수 있다.
또한, 상기 <무게-1 위치 시퀀스 변환 과정>을 통해 얻은 패리티 검사 행렬 또는 패리티 검사 부호를 나타내는 주요 파라미터들은 다음과 같이 변형된다.
Figure 112011000982577-pat00177
,
Figure 112011000982577-pat00178
,
Figure 112011000982577-pat00179
,
Figure 112011000982577-pat00180

다음으로 상기 <무게-1 위치 시퀀스 변환 과정>의 적용에 대한 구체적인 실시 예를 설명한다.
유럽 향 2세대 디지털 방송 표준인 DVB-T2에서는 도 1과 같은 형태의 패리티 검사 행렬을 갖는 LDPC 부호를 이용하여 부호화 및 복호화를 수행한다.
상기 도 1을 참조할 때, DVB-T2에서 사용되는 LDPC 부호의 주요 파라미터들은
Figure 112011000982577-pat00181
,
Figure 112011000982577-pat00182
,
Figure 112011000982577-pat00183
,
Figure 112011000982577-pat00184
이며 <표 5>와 같은 무게-1 위치 시퀀스들을 갖는다.
<무게-1 위치 시퀀스: DVB-T2>
Figure 112011000982577-pat00185
상기 무게-1 위치 시퀀스에서
Figure 112011000982577-pat00186
번째 무게-1 위치 시퀀스는
Figure 112011000982577-pat00187
번째 열 그룹 내의 0 번째 열에서 무게-1이 위치하는 행의 위치 정보를 순차적으로 나타낸 것이다.
DVB-T2에서는 L1-pre 시그널링(signaling)이라는 물리 계층 (physical layer) 시그널링이 존재하는데 200 비트의 정보어 비트로 이루어져 있다.
상기 DVB-T2 L1-pre 시그널링은 BCH (Bose-Chaudhuri-Hocquenghem) 부호와 LDPC 부호를 연접(concatenation)하는 방식으로 부호화를 수행한다. 여기서 상기 부호화 방식은 크게 두 가지 방법으로 수행할 수 있다. 첫 번째 방법은 상기 L1-pre 시그널링에 0 값을 가지는 2872 비트를 padding (zero-padding)하여 총 3072 비트에 대해 BCH 부호화를 수행하여 168 비트의 BCH 패리티를 생성하고, 생성된 3240 비트의 BCH 부호어에 대해 상기 <표5>의 무게-1 위치 시퀀스를 이용해 LDPC 부호화를 수행할 수 있다.
두 번째 방법은 상기 200 비트의 L1-pre 시그널링에 대해 BCH 부호화를 수행하여 168 비트의 BCH 패리티를 생성하고, 총 368 비트의 BCH 부호어에 0 값을 가지는 2872 비트를 padding (zero-padding)하여 총 3240 비트에 대해 LDPC 부호화를 수행할 수도 있다.
상기 두 가지 부호화 방법들에서 zero-padding된 2872 비트는 송신단에서 수신단으로 최종 송신할 때는 전송하지 않는다.
상기 <무게-1 위치 시퀀스 DVB-T2>에 대응되는 LDPC 부호는
Figure 112011000982577-pat00188
개의 패리티 비트를 생성하는데 DVB-T2 시스템에서는 L1-pre 시그널링을 위해 상기 생성된 12960개의 패리티 비트 중에서 11488개의 패리티 비트를 항상 천공하게 된다. 따라서 최종적으로 송신단에서 수신단으로 전송하는 부호화된 L1-pre 시그널링은 1840 (= 368 + 1472) 비트로 구성된다.
DVB-T2 시스템에서는 본 발명의 <천공 규칙>과 유사한 천공 방식을 적용하는데 특히, 상기 천공되는 11488개의 패리비 비트 중에서
Figure 112011000982577-pat00189
개의 패리티 비트에 대해서는 다음과 같이 정확하게 본 발명의 <천공 규칙>과 동일한 방식으로 천공을 취한다.
1) 0번째 패리티 비트부터 35번째 패리티 비트
Figure 112011000982577-pat00190
,
Figure 112011000982577-pat00191
, ,
Figure 112011000982577-pat00192
중에서 천공을 취할 31개의 패리티 비트를 결정한다. 상기 천공을 취할 31개의 패리티 비트는
Figure 112011000982577-pat00193
이다.
2) 편의상
Figure 112011000982577-pat00194
,
Figure 112011000982577-pat00195
,
Figure 112011000982577-pat00196
,
Figure 112011000982577-pat00197
,
Figure 112011000982577-pat00198
,
Figure 112011000982577-pat00199
,
Figure 112011000982577-pat00200
,
Figure 112011000982577-pat00201
,
Figure 112011000982577-pat00202
,
Figure 112011000982577-pat00203
,
Figure 112011000982577-pat00204
,
Figure 112011000982577-pat00205
,
Figure 112011000982577-pat00206
,
Figure 112011000982577-pat00207
,
Figure 112011000982577-pat00208
,
Figure 112011000982577-pat00209
,
Figure 112011000982577-pat00210
,
Figure 112011000982577-pat00211
,
Figure 112011000982577-pat00212
,
Figure 112011000982577-pat00213
,
Figure 112011000982577-pat00214
,
Figure 112011000982577-pat00215
,
Figure 112011000982577-pat00216
,
Figure 112011000982577-pat00217
,
Figure 112011000982577-pat00218
,
Figure 112011000982577-pat00219
,
Figure 112011000982577-pat00220
,
Figure 112011000982577-pat00221
,
Figure 112011000982577-pat00222
,
Figure 112011000982577-pat00223
,
Figure 112011000982577-pat00224
라 하면,
Figure 112011000982577-pat00225
,
Figure 112011000982577-pat00226
에 대해서
Figure 112011000982577-pat00227
에 해당하는 패리티 비트는 모두 천공을 취한다.
위와 같은 패리티 천공을 취할 때 <무게-1 위치 시퀀스 DVB-T2>에 <무게-1 위치 시퀀스 변환 과정>를 적용하면 <표 6>과 같은 변형된 무게-1 위치 시퀀스를 얻을 수 있다.
<제 1 변형된 무게-1 위치 시퀀스: DVB-T2>
Figure 112011000982577-pat00228
상기 <변형된 무게-1 위치 시퀀스: DVB-T2>에 대응되는 패리티 검사 행렬 또는 패리티 검사 부호의 주요 파라미터는
Figure 112011000982577-pat00229
,
Figure 112011000982577-pat00230
,
Figure 112011000982577-pat00231
,
Figure 112011000982577-pat00232
와 같이 변형된다.
결과적으로 DVB-T2에서 <무게-1 위치 시퀀스: DVB-T2>에 대응되는 LDPC 부호를 사용하여 11488개의 패리티 비트에 천공을 적용할 때 상기 천공된 11488개의 패리티 비트 중에서 <천공 규칙>과 동일한 방식으로 천공을 취하는
Figure 112011000982577-pat00233
개의 패리티 비트가 포함된 패리티 검사 식들을 결합함으로써 <제 1 변형된 무게-1 위치 시퀀스: DVB-T2>에 대응되는 LDPC 부호를 얻을 수 있으며, <제 1 변형된 무게-1 위치 시퀀스: DVB-T2>에 대응되는 LDPC 부호를 이용하여 부호화를 수행한 후
Figure 112011000982577-pat00234
개의 패리티 비트에 대해서만 추가적으로 천공을 적용하면, 상기 <무게-1 위치 시퀀스: DVB-T2>에 대응되는 LDPC 부호를 사용하여 11488개의 패리티 비트에 천공을 적용하는 것과 동일한 효과를 얻을 수 있다.
상기 <표 6>의 <제 1 변형된 무게-1 위치 시퀀스: DVB-T2>를 이용하여 DVB-T2 L1-pre 시그널링에 대해 부호화를 수행하는 과정을 요약하면 다음과 같이 정리할 수 있다.
첫 번째 방법은 상기 200 비트의 L1-pre 시그널링에 0 값을 가지는 2872 비트를 padding (zero-padding)하여 총 3072 비트에 대해 BCH 부호화를 수행하여 168 비트의 BCH 패리티를 생성하고, 생성된 3240 비트의 BCH 부호어에 대해 상기 <표6>의 제 1 변형된 무게-1 위치 시퀀스: DVB-T2>를 이용해 LDPC 부호화를 수행한 다음 생성된 LDPC 패리티 비트 중에서 328개의 패리티 비트를 적절히 천공한다.
두 번째 방법은 상기 200 비트의 L1-pre 시그널링에 대해 BCH 부호화를 수행하여 168 비트의 BCH 패리티를 생성하고, 총 368 비트의 BCH 부호어에 0 값을 가지는 2872 비트를 padding (zero-padding)하여 총 3240 비트에 대해 상기 <표6>의 제 1 변형된 무게-1 위치 시퀀스: DVB-T2>를 이용해 LDPC 부호화를 수행한 다음 생성된 LDPC 패리티 비트 중에서 328개의 패리티 비트를 적절히 천공한다.
상기 두 가지 부호화 방법들에서 zero-padding된 2872 비트는 송신단에서 수신단으로 최종 송신할 때는 전송하지 않는다. 따라서 최종적으로 송신단에서 수신단으로 전송하는 부호화된 L1-pre 시그널링은 1840 비트로 기존의 DVB-T2 시스템과 동일하다.
상기 <제 1 변형된 무게-1 위치 시퀀스: DVB-T2>에 대응되는 LDPC 부호를 사용하여 부호화를 수행하게 되면, 11160 개의 패리티 비트에 대한 생성 과정이 필요 없게 되기 때문에 부호화 복잡도가 감소하는 효과가 있을 뿐만 아니라 복호 과정에서도 11160개의 패리티 비트에 대한 처리 과정이 필요 없기 때문에 연산 복잡도 감소 및 필요한 메모리의 감소 효과를 얻을 수 있는 장점이 있다.
DVB-T2에서는 상기 L1-pre 시그널링의 길이가 200로 고정되어 있기 때문에 BCH 부호화 또는 LDPC 부호화를 위해 정보어 부분에 대한 단축을 적용하게 된다. 이러한 단축의 한 예로서 DVB-T2에서는 상기 L1-pre 시그널링의 부호화를 위해 항상 0 값을 가지는 2872 비트를 padding 하는데, 특히 상기 zero-padding 된 2872 비트 중에서 2520 비트는 LDPC 부호의 패리티 검사 행렬에서 0번째 열 그룹과 8번째 열 그룹을 제외한 모든 열 그룹에 대응되는 정보어 비트에 해당된다. 정보어 비트의 값을 0으로 제한하는 것은 상기 패리티 검사 행렬에서 해당 열을 실질적으로 사용하지 않는 것과 동일한 효과가 있기 때문에 해당 열들을 제거하여 사용할 수 있다. 따라서 상기 0번째 열 그룹과 8번째 열 그룹을 제외한 모든 열 그룹에 대응되는 무게-1 위치 수열들을 제거하면, 부호화 과정에서 2520 비트에 대한 zero-padding 동작이 필요 없을 뿐만 아니라 복호 과정에서도 제거된 무게-1 위치 수열들을 고려할 필요가 없기 때문에 보다 높은 부호화/복호화 효율성을 얻을 수 있다.
즉, <제 1 변형된 무게-1 위치 시퀀스: DVB-T2>에서 0번째 및 8번째 무게-1 위치 시퀀스를 제외한 시퀀스로 이루어진 <표 7>과 같은 <제 2 변형된 무게-1 위치 시퀀스: DVB-T2>를 이용하여 보다 효율적인 부호화/복호화가 가능하다.
<제 2 변형된 무게-1 위치 시퀀스: DVB-T2>
Figure 112011000982577-pat00235
상기 <제 2 변형된 무게-1 위치 시퀀스: DVB-T2 >에 대응되는 LDPC 부호에 대한 주요 파라미터는
Figure 112011000982577-pat00236
,
Figure 112011000982577-pat00237
,
Figure 112011000982577-pat00238
,
Figure 112011000982577-pat00239
와 같이 된다.
따라서 상기 <제 2 변형된 무게-1 위치 시퀀스: DVB-T2>에 대응되는 패리티 검사 행렬 또는 패리티 검사 부호에 대해 추가적인 단축 및 천공을 적용함으로써 DVB-T2와 완전히 동일한 부호어를 생성해 낼 수 있다.
상기 <표 7>의 <제 2 변형된 무게-1 위치 시퀀스: DVB-T2>를 이용하여 DVB-T2 L1-pre 시그널링에 대해 부호화를 수행하는 과정을 요약하면 다음과 같이 정리할 수 있다.
첫 번째 방법은 상기 200 비트의 L1-pre 시그널링에 0 값을 가지는 352 비트를 padding (zero-padding)하여 총 552 비트에 대해 BCH 부호화를 수행하여 168 비트의 BCH 패리티를 생성하고, 생성된 720 비트의 BCH 부호어에 대해 상기 <표7>의 제 2 변형된 무게-1 위치 시퀀스: DVB-T2>를 이용해 LDPC 부호화를 수행한 다음 생성된 LDPC 패리티 비트 중에서 328개의 패리티 비트를 적절히 천공한다.
두 번째 방법은 상기 200 비트의 L1-pre 시그널링에 대해 BCH 부호화를 수행하여 168 비트의 BCH 패리티를 생성하고, 총 368 비트의 BCH 부호어에 0 값을 가지는 352 비트를 padding (zero-padding)하여 총 720 비트에 대해 상기 <표7>의 제 1 변형된 무게-1 위치 시퀀스: DVB-T2>를 이용해 LDPC 부호화를 수행한 다음 생성된 LDPC 패리티 비트 중에서 328개의 패리티 비트를 적절히 천공한다.
상기 두 가지 부호화 방법들에서 zero-padding된 352 비트는 송신단에서 수신단으로 최종 송신할 때는 전송하지 않는다. 따라서 최종적으로 송신단에서 수신단으로 전송하는 부호화된 L1-pre 시그널링은 1840 비트로 기존의 DVB-T2 시스템과 동일하다.
도 7은 본 발명의 실시 예에 따른 통신 시스템의 송수신기의 블록을 구성한 도면이다.
상기 도 7을 참조하면, 패리티 검사 부호 또는 LDPC 부호를 사용하는 통신 시스템의 송수신기의 블록 구성도이다.
메시지 또는 정보어
Figure 112011000982577-pat00240
는 송신기(710)의 부호화기(encoder)(711)로 입력된다.
상기 부호화기(encoder)(711)는 입력된 메시지
Figure 112011000982577-pat00241
를 부호화하여 출력한 부호화 신호
Figure 112011000982577-pat00242
를 변조기(Modulator)(713)로 전송한다.
상기 변조기(713)는 상기 부호화된 신호
Figure 112011000982577-pat00243
를 변조한 후 변조된 신호
Figure 112011000982577-pat00244
를 무선 채널(720)을 통해 수신기(730)로 전송한다.
그러면, 수신기(730)의 복조기(Demodulator)(731)는 상기 송신기(710)에 의해 전송된 신호
Figure 112011000982577-pat00245
을 복조한 후 그 결과
Figure 112011000982577-pat00246
를 복호기(Decoder)(733)로 출력한다.
이후, 상기 복호기(733)는
Figure 112011000982577-pat00247
로부터 메시지의 추정치(estimation value)
Figure 112011000982577-pat00248
를 추정해낸다.
본 발명의 실시 예로서 상기 도 7의 통신 시스템에서 부호화기(711)로서 LDPC 부호화기를 적용할 경우에 상기 부호화기를 도 8에 나타내었다.
도 8은 본 발명의 실시 예에 따른 송신 장치의 부호화기의 블록 구성을 도시한 도면이다.
상기 도 8을 참조하면, 상기 송신 장치는 제어부(810), 패리티 검사 행렬 추출부(820), LDPC 부호화기(830), 단축 적용부(840) 및 천공 적용부(850)를 포함하여 구성된다. 또는 상기 단축 적용부(840)와 천공 적용부(850)를 LDPC 부호화기(830)에 포함하여 구성할 수도 있다. 상기 제어부(810)는 상기 패리티 검사 행렬 추출부(820), LDPC 부호화기(830), 단축 적용부(840) 및 천공 적용부(850)를 제어하고, 구현상황에 따라 상기 패리티 검사 행렬 추출부(820), LDPC 부호화기(830), 단축 적용부(840) 및 천공적용부(850)의 기능을 수행할 수 있다.
메시지
Figure 112011000982577-pat00249
에 LDPC 부호화를 적용하기 위하여 단축이 필요할 경우에는 제어부(810)의 제어 하에 단축 적용부(840)에서 먼저 단축을 수행한다. 단축이 필요 없는 경우에는 단축 적용부(840)는 생략될 수 있다.
LDPC 부호화기(830)는 제어부(810)의 제어 하에 패리티 검사 행렬 추출부(820)에서 결정된 패리티 검사 행렬을 이용하여 LDPC 부호화를 수행한다.
천공이 필요할 경우에 LDPC 부호화를 수행한 결과에 제어부(810)의 제어 하에 천공 적용부(850)을 통해 천공을 적용하여 상기 도 7의 변조기(713)에 전달한다.
마찬가지로 천공을 적용하지 않는 경우에는 상기 천공 적용부(850)는 생략될 수 있다.
패리티 검사 행렬 추출부(820)는 다양한 패리티 검사 행렬을 포함할 수 있으며, 패리티 검사 행렬에 대한 정보 또한 다양한 형태로 저장될 수 있는데 본 발명에서 사용한 무게-1 위치 시퀀스가 그 한 예이다.
또한 패리티 검사 행렬 추출부(820)는 일정한 단축 또는 천공의 적용으로 인한 불필요한 부호화/복호화 복잡도 감소를 위해서 본 발명에서 제안한 <무게-1 위치 시퀀스 변환 과정>을 통해 얻은 패리티 검사 행렬을 저장할 수도 있다.
도 9는 본 발명의 다른 실시 예에 따른 송신 장치의 부호화기의 블록 구성을 도시한 도면이다.
상기 도 9를 참조하면, 상기 송신 장치는 제어부(910), 패리티 검사 행렬 추출부(920), 패리티 검사 행렬 변환부(930), LDPC 부호화기(940), 단축 적용부(950) 및 천공적용부(960)를 포함하여 구성된다. 상기 제어부(910)는 상기 패리티 검사 행렬 추출부(920), 패리티 검사 행렬 변환부(930), LDPC 부호화기(940), 단축 적용부(950) 및 천공적용부(960)를 제어하고, 구현 상황에 따라 상기 패리티 검사 행렬 추출부(920), 패리티 검사 행렬 변환부(930), LDPC 부호화기(940), 단축 적용부(950) 및 천공적용부(960)의 기능을 수행할 수 있다.
상기 패리티 검사 행렬 추출부(920), 단축적용부(950), LDPC부호화기(940) 및 천공적용부(960)의 기능은 도 8의 패리티 검사 행렬 추출부(820), 단축적용부(840), LDPC부호화기(830) 및 천공적용부(850)의 기능과 동일하다. 제어부(910)는 패리티 검사 행렬 변환부(930)의 기능도 제어한다.
만일 <무게-1 위치 시퀀스 변환 과정>을 통해 얻은 상기 패리티 검사 행렬을 직접 저장하지 않으려면 상기 패리티 검사 행렬 변환부(930)을 시스템에 직접 적용하여 처음 주어진 패리티 검사 행렬로부터 직접 변환 작업을 적용하여 변환된 패리티 검사 행렬을 시스템에서 사용할 수도 있다.
도 10은 본 발명의 실시 예에 따른 송신 장치의 동작 과정을 도시한 흐름도이다.
상기 도 10을 참조하면, 상기 도 10은 상기 도 9의 송신 장치의 부호화기의 동작을 도시한 흐름도이다.
상기 도 10을 참조하면, 패리티 검사 행렬 추출부(920)는 일정한 단축 또는 천공의 적용으로 인한 불필요한 부호화/복호화 복잡도 감소를 위해서 본 발명에서 제안한 <무게-1 위치 시퀀스 변환 과정>을 통해 얻은 패리티 검사 행렬을 저장하고 호출한다(1010 단계).
만약, <무게-1 위치 시퀀스 변환 과정>을 통해 얻은 상기 패리티 검사 행렬을 직접 저장하지 않으면 패리티 검사 행렬 변환부(930)가 처음 주어진 패리티 검사 행렬에 대해 직접 변환을 적용하고, 변환된 패리티 검사 행렬을 시스템에서 사용할 수도 있다(1020 단계).
메시지
Figure 112011000982577-pat00250
에 LDPC 부호화를 적용하기 위하여 단축이 필요할 경우, 제어부(910)의 제어 하에 단축 적용부(950)는 단축을 수행한다(1030 단계).
LDPC 부호화기(830)는 제어부(910)의 제어 하에 패리티 검사 행렬 추출부(920)에서 결정된 패리티 검사 행렬을 이용하여 LDPC 부호화를 수행한다(1040 단계)..
천공이 필요할 경우에 LDPC 부호화를 수행한 결과 값을 제어부(910)의 제어 하에 천공 적용부(950)가 천공을 적용하여 상기 도 7의 변조기(713)에 전달한다(1050 단계).
상기 1020 단계에서 패리티 검사 행렬을 변환하는 과정은 상기 도 9의 패리티 검사 행렬 변환부(930)의 동작과 대응된다.
만일 도 8과 같이 패리티 검사 행렬 변환 부의 동작을 생략하고, 변환된 패리티 검사 행렬을 직접 저장하여 사용할 경우에는 상기 1020 단계는 생략될 수 있다.
또한 상기 1010 단계, 1020 단계 및 1030 단계의 순서는 시스템에 따라 바뀔 수 있으며, 경우에 따라서는 동시에 수행될 수도 있다.
도 11은 본 발명의 실시 예에 따른 수신 장치의 블록 구성을 도시한 도면이다.
상기 도 11을 참조하면, 천공 또는 단축된 LDPC 부호를 사용하는 통신 시스템에서 전송된 신호를 수신하고, 수신한 신호로부터 사용자가 원하는 데이터를 복원하는 수신 장치의 예를 도시한 것이다.
상기 수신 장치는 복조기(1110), 단축, 천공 패턴 판단 또는 추정부(1120), 제어부(1130), 패리티 검사 행렬 추출부(1150) 및 LDPC 복호기(1140)을 포함하여 구성된다. 상기 제어부(1130)은 상기 복조기(1110), 단축, 천공 패턴 판단 또는 추정부(1120), 패리티 검사 행렬 추출부(1150) 및 LDPC 복호기(1140)를 제어하고, 구현 상황에 따라 상기 복조기(1110), 단축, 천공 패턴 판단 또는 추정부(1120), 패리티 검사 행렬 추출부(1150) 및 LDPC 복호기(1140)의 기능을 수행할 수 있다.
상기 복조기(1110)는 단축 또는 천공된 LDPC 부호를 수신하여 복조하고, 복조된 신호의 일부는 단축, 천공 패턴 판단 또는 추정부(1120)로 전달하고, 일부는 LDPC 복호기(1140)로 전달한다.
단축, 천공 패턴 판단 또는 추정부(1120)는 제어부(1130)의 제어 하에, 상기 복조된 신호로부터 LDPC 부호의 천공 또는 단축 패턴에 대한 정보를 추정 또는 판단하여, 천공 및 단축된 비트의 위치 정보를 LDPC 복호기(1140)로 전달한다.
단축, 천공 패턴 판단 또는 추정부(1120)에서 천공, 단축 패턴을 판단 또는 추정하는 방법은 메모리를 이용하여 저장된 천공 및 단축 패턴을 사용하거나, 미리 구현되어 있는 생성 방법 등을 이용하여 천공 및 단축 패턴을 생성하는 방법이 사용될 수 있다.
제어부(1130)는 LDPC 복호기에서 복호를 수행할 수 있도록 패리티 검사 행렬 추출부(1150)에서 적합한 패리티 검사 행렬에 대한 정보를 LDPC 복호기(1140)로 전달한다.
여기서 패리티 검사 행렬 추출부(1150)는 불필요한 부호화/복호화 복잡도 감소를 위해서 본 발명에서 제안한 <무게-1 위치 시퀀스 변환 과정>을 통해 얻은 패리티 검사 행렬을 미리 저장하여 사용할 수도 있다.
통상적으로 LDPC 복호기(1140)는 천공된 비트는 소실로 처리하여 복호를 수행하는데, 만일 상기 <무게-1 위치 시퀀스 변환 과정>을 통해 얻은 패리티 검사 행렬로부터 천공 또는 단축의 적용이 필요가 없을 경우에는 단축, 천공 패턴 판단 또는 추정부(1120)의 역할은 생략되거나 변형될 수 있다.
도 12은 본 발명의 다른 실시 예에 따른 수신 장치의 블록 구성을 도시한 도면이다.
상기 도 12를 참조하면, 천공 또는 단축된 LDPC 부호를 사용하는 통신 시스템에서 전송된 신호를 수신하고, 수신한 신호로부터 사용자가 원하는 데이터를 복원하는 수신 장치의 다른 예를 도시한 것이다.
상기 수신 장치는 복조기(1210), 단축, 천공 패턴 판단 또는 추정부(1220), 제어부(1230), 패리티 검사 행렬 추출부(1250), 패리티 검사 행렬 변환부(1260) 및 및 LDPC 복호기(1240)를 포함하여 구성된다. 상기 제어부(1230)는 상기 복조기(1210), 단축, 천공 패턴 판단 또는 추정부(1220), 패리티 검사 행렬 추출부(1250), 패리티 검사 행렬 변환부(1260) 및 및 LDPC 복호기(1240)를 제어하고 구현상황에 따라 상기 복조기(1210), 단축, 천공 패턴 판단 또는 추정부(1220), 패리티 검사 행렬 추출부(1250), 패리티 검사 행렬 변환부(1260) 및 및 LDPC 복호기(1240)의 기능을 수행할 수 있다.
상기 복조기(1210), 단축, 천공 패턴 판단 또는 추정부(1220), LDPC 복호기(1240)의 기능은 상기 복조기(1110), 단축, 천공 패턴 판단 또는 추정부(1120) 및 LDPC 복호기(1140)의 기능과 동일하다.
만일, 패리티 검사 행렬 추출부(1250)가 <무게-1 위치 시퀀스 변환 과정>을 통해 얻은 상기 패리티 검사 행렬을 직접 저장하지 않으려면 패리티 검사 행렬 변환부(1260)를 시스템에 직접 적용하여 처음 주어진 패리티 검사 행렬에 상기 <무게-1 위치 시퀀스 변환 과정>을 적용하여 얻은 변환된 패리티 검사 행렬을 시스템의 LDPC 복호기(1240)에서 사용하게 할 수 있다.
송신 장치에서 단축과 천공을 모두 적용한 경우, 상기 도 11 및 도 12에서 단축, 천공 패턴 판단 또는 추정부(1120, 1220)는 단축에 대한 패턴 판단 또는 추정을 먼저 진행할 수도 있고, 천공에 대한 패턴 판단 또는 추정을 먼저 진행할 수도 있고, 단축에 대한 패턴 판단 또는 추정과 천공에 대한 패턴 판단 또는 추정을 동시에 수행할 수 도 있다.
또한 단축, 천공 패턴 판단 또는 추정부(1120, 1220)는 복조된 신호의 일부를 통해 천공 비트의 존재 여부를 판단하고, 상기 천공 비트가 있을 경우, 천공 패턴에 대한 정보를 추정하여 천공된 패리티 비트의 위치를 결정할 수 있다.
단축 또는 천공이 적용되지 않는 시스템의 경우, 단축, 천공 패턴 판단 또는 추정부(1120, 1220)의 역할은 생략되거나 변형될 수 있다.
도 13는 본 발명의 실시 예에 따른 수신 장치의 동작 과정을 도시한 흐름도이다.
상기 도 13을 참조하면, 주어진 통신 시스템에서 천공 또는 단축이 적용됐을 때 단축, 천공 패턴 판단 또는 추정부(1120, 1220)는 수신된 신호로부터 천공 및 단축 패턴을 판단 또는 추정한다(1310 단계).
이후, 천공 패턴 판단 또는 추정부(1120, 1220)는 LDPC 복호기(1140, 1240)에 상기 천공 및 단축 패턴을 전달하고(1330 단계), 상기 LDPC 복호기(1140, 1240)는 상기 천공 및 단축 패턴을 이용하여 수신된 신호데 대해 복호를 수행한다(1350 단계).
여기서, 사용되는 패리티 검사 행렬은 본 발명에서 제안한 <무게-1 위치 시퀀스 변환 과정>을 거쳐 얻은 패리티 검사 행렬이 될 수 있다. 상기 변환된 패리티 검사 행렬을 이용하여 복호가 수행됨으로써 주어진 통신 시스템에서 천공 또는 단축이 적용되지 않을 경우에는 1310 단계 및 1330 단계는 변경 및 생략될 수도 있다.
도 14는 본 발명의 다른 실시 예에 따른 수신 장치의 동작 과정을 도시한 흐름도이다.
상기 도 14를 참조하면, 상기 도 14의 수신장치는 상기 도 12의 패리티 검사 행렬 변환부(1260)를 시스템에 직접 적용하여 처음 주어진 패리티 검사 행렬에 상기 <무게-1 위치 시퀀스 변환 과정>을 적용하여 획득한 변환된 패리티 검사 행렬을 시스템의 LDPC 복호기(1240)에서 사용하는 실시 예에 대한 수신 장치이다.
주어진 통신 시스템에서 천공 또는 단축이 적용됐을 때, 단축, 천공 패턴 판단 또는 추정부(1220)는 수신된 신호로부터 천공 및 단축 패턴을 판단 또는 추정한다(1410 단계).
판단 또는 추정된 천공 및 단축 패턴은 제어부(1230) 및 패리티 검사 행렬 추출부(1250)를 통해 패리티 검사 행렬 변환부(1260)로 전달된다(1420 단계).
패리티 검사 행렬 변환부(1260)는 처음 주어진 패리티 검사 행렬에 대해 본 발명에서 제안한 <무게-1 위치 시퀀스 변환 과정>을 적용한다(1430 단계).
패리티 검사 행렬 변환부(1260)는 변환된 패리티 검사 행렬에 대한 정보를 LDPC 복호기(1240)에 전달하고(1440 단계), LDPC 복호기(1240)는 수신된 신호에 대해 복호를 수행한다(1450 단계).
만일 주어진 통신 시스템에서 천공 또는 단축이 적용되지 않을 경우에는 1410 단계부터 1440 단계까지의 동작은 변경 및 생략될 수도 있다.
한편 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

Claims (24)

  1. 저밀도 패리티 검사 코드(low density parity check, LDPC)를 사용하는 통신 시스템에서 송신 단의 부호화 방법에 있어서,
    초기 패리티 검사 행렬에 대해 무게-1 위치 시퀀스 변환 절차를 수행하는 과정과,
    정보어에 단축을 적용하는 과정과,
    상기 무게-1 위치 시퀀스 변환 절차를 수행하여 생성된 패리티 검사 행렬을 이용하여 상기 정보어에 대해 LDPC 부호화를 수행하여 부호어를 생성하는 과정과,
    상기 부호어에 천공을 적용하는 과정을 포함하고,
    상기 초기 패리티 검사 행렬에 대해 무게-1 위치 시퀀스 변환 절차를 수행하는 과정은,
    초기 패리티 검사 행렬에서 무게-1 위치 시퀀스를 생성하는 과정과,
    상기 무게-1 위치 시퀀스에 대응되는 패리티 검사 행렬에 대해 천공 규칙을 적용하고 무게-1 위치 시퀀스 변환을 통해 제1 무게-1 위치 시퀀스를 생성하는 과정과,
    상기 제1 무게-1 위치 시퀀스에 대응되는 패리티 검사 행렬에 대해 천공 규칙을 적용하고 무게-1 위치 시퀀스 변환을 통해 제2 무게-1 위치 시퀀스를 생성하는 과정을 포함하는 방법.
  2. 제1항에 있어서,
    상기 천공 규칙은,
    0번째 패리티 비트부터
    Figure 112016001291341-pat00437
    번째 패리티 비트
    Figure 112016001291341-pat00438
    중에서 천공을 취할
    Figure 112016001291341-pat00439
    개의 패리티 비트를 결정하고,
    Figure 112016001291341-pat00440
    에 대해서
    Figure 112016001291341-pat00441
    에 해당하는 패리티 비트는 모두 천공을 취하는 방법.
    여기서, 전체 패리티 비트는 순서대로
    Figure 112016001291341-pat00442
    로 나타내고, 상기 천공을 취할
    Figure 112016001291341-pat00443
    개의 패리티 비트를
    Figure 112016001291341-pat00444
    라 한다.
    그리고,
    Figure 112016001291341-pat00445
    과
    Figure 112016001291341-pat00446
    은 각각 패리티 검사 부호의 부호어 길이와 정보어 길이를 나타내고,
    Figure 112016001291341-pat00447
    은 정보어에 대응되는 부분 행렬에 대한 그룹화된 열의 수이다. 그리고
    Figure 112016001291341-pat00448
    은 정수이며,
    Figure 112016001291341-pat00449
    를 만족한다.
  3. 제1항에 있어서,
    상기 제1 무게-1 위치 시퀀스에 대응되는 패리티 검사 행렬에 대해 천공 규칙을 적용하고 무게-1 위치 시퀀스 변환을 통해 제2 무게-1 위치 시퀀스를 생성하는 과정은.
    (a) 제1 무게-1 위치 시퀀스에서 0 이상
    Figure 112016001291341-pat00450
    이하인 숫자는 변화를 주지 않는 과정과,
    (b)
    Figure 112016001291341-pat00451
    에 대해서
    Figure 112016001291341-pat00452
    보다 크고
    Figure 112016001291341-pat00453
    이하인 숫자는 모두
    Figure 112016001291341-pat00454
    를 적용하는 과정과,
    (c)
    Figure 112016001291341-pat00455
    보다 큰 숫자는
    Figure 112016001291341-pat00456
    을 적용하는 과정과,
    (d) 상기 제1 무게-1 위치 시퀀스를 상기 1, 2, 3 과정에서 새롭게 얻어진 무게-1 위치 시퀀스로 치환하는 과정과,
    (e)
    Figure 112016001291341-pat00457
    로 치환하는 과정과,
    (f)
    Figure 112016001291341-pat00458
    로 치환하는 과정과,
    (g)
    Figure 112016001291341-pat00459
    이 만족되지 않으면, 최종적으로 얻어진 무게-1 위치 시퀀스를 제2 무게-1 시퀀스로 저장하는 과정과,
    (h)
    Figure 112016001291341-pat00460
    이 만족되면,
    Figure 112016001291341-pat00461
    에 대해서 순차적으로
    Figure 112016001291341-pat00462
    를 적용하고, 상기 (a) 과정부터 (i)과정을 반복하는 과정과,
    (i) 최종적인
    Figure 112016001291341-pat00463
    값을
    Figure 112016001291341-pat00464
    로 저장하는 과정을 포함하는 방법.
    여기서,
    Figure 112016001291341-pat00465
    는 천공을 취할 패리티 비트 수이고,
    Figure 112016001291341-pat00466
    과
    Figure 112016001291341-pat00467
    은 각각 패리티 검사 부호의 부호어 길이와 정보어 길이를 나타내고,
    Figure 112016001291341-pat00468
    은 정보어에 대응되는 부분 행렬에 대한 그룹화된 열의 수이다. 그리고
    Figure 112016001291341-pat00469
    정수이며,
    Figure 112016001291341-pat00470
    를 만족한다.
  4. 제1항에 있어서,
    상기 제1 무게-1 위치 시퀀스는 하기와 같은 방법.
    Figure 112016001291341-pat00471

  5. 제1항에 있어서,
    상기 제2 무게-1 위치 시퀀스는 하기와 같은 방법.
    Figure 112016001291341-pat00472

  6. 저밀도 패리티 검사 코드(low density parity check, LDPC)를 사용하는 통신 시스템에서 수신 단의 복호화 방법에 있어서,
    천공 또는 단축이 적용됐을 때, 수신된 신호로부터 천공 및 단축 패턴을 판단 또는 추정하는 과정과,
    판단 또는 추정된 천공 및 단축 패턴에 따라, 초기 패리티 검사 행렬에 대해 무게-1 위치 시퀀스 변환 절차를 수행하는 과정과,
    변환된 패리티 검사 행렬에 대한 정보를 이용하여 수신된 신호에 대해 LDPC 복호화를 수행하는 과정을 포함하고,
    상기 초기 패리티 검사 행렬에 대해 무게-1 위치 시퀀스 변환 절차를 수행하는 과정은,
    초기 패리티 검사 행렬에서 무게-1 위치 시퀀스를 생성하는 과정과,
    상기 무게-1 위치 시퀀스에 대응되는 패리티 검사 행렬에 대해 천공 규칙을 적용하고 무게-1 위치 시퀀스 변환을 통해 제1 무게-1 위치 시퀀스를 생성하는 과정과,
    상기 제1 무게-1 위치 시퀀스에 대응되는 패리티 검사 행렬에 대해 천공 규칙을 적용하고 무게-1 위치 시퀀스 변환을 통해 제2 무게-1 위치 시퀀스를 생성하는 과정을 포함하는 방법.
  7. 제6항에 있어서,
    상기 천공 규칙은,
    0번째 패리티 비트부터
    Figure 112016001291341-pat00473
    번째 패리티 비트
    Figure 112016001291341-pat00474
    중에서 천공을 취할
    Figure 112016001291341-pat00475
    개의 패리티 비트를 결정하고,
    Figure 112016001291341-pat00476
    에 대해서
    Figure 112016001291341-pat00477
    에 해당하는 패리티 비트는 모두 천공을 취하는 방법.
    여기서, 전체 패리티 비트는 순서대로
    Figure 112016001291341-pat00478
    로 나타내고, 상기 천공을 취할
    Figure 112016001291341-pat00479
    개의 패리티 비트를
    Figure 112016001291341-pat00480
    라 한다.
    그리고,
    Figure 112016001291341-pat00481
    과
    Figure 112016001291341-pat00482
    은 각각 패리티 검사 부호의 부호어 길이와 정보어 길이를 나타내고,
    Figure 112016001291341-pat00483
    은 정보어에 대응되는 부분 행렬에 대한 그룹화된 열의 수이다. 그리고
    Figure 112016001291341-pat00484
    은 정수이며,
    Figure 112016001291341-pat00485
    를 만족한다.
  8. 제6항에 있어서,
    상기 제1 무게-1 위치 시퀀스에 대응되는 패리티 검사 행렬에 대해 천공 규칙을 적용하고 무게-1 위치 시퀀스 변환을 통해 제2 무게-1 위치 시퀀스를 생성하는 과정은,
    (a) 제1 무게-1 위치 시퀀스에서 0 이상
    Figure 112016001291341-pat00486
    이하인 숫자는 변화를 주지 않는 과정과,
    (b)
    Figure 112016001291341-pat00487
    에 대해서
    Figure 112016001291341-pat00488
    보다 크고
    Figure 112016001291341-pat00489
    이하인 숫자는 모두
    Figure 112016001291341-pat00490
    를 적용하는 과정과,
    (c)
    Figure 112016001291341-pat00491
    보다 큰 숫자는
    Figure 112016001291341-pat00492
    을 적용하는 과정과,
    (d) 상기 제1 무게-1 위치 시퀀스를 상기 1, 2, 3 과정에서 새롭게 얻어진 무게-1 위치 시퀀스로 치환하는 과정과,
    (e)
    Figure 112016001291341-pat00493
    로 치환하는 과정과,
    (f)
    Figure 112016001291341-pat00494
    로 치환하는 과정과,
    (g)
    Figure 112016001291341-pat00495
    이 만족되지 않으면, 최종적으로 얻어진 무게-1 위치 시퀀스를 제2 무게-1 시퀀스로 저장하는 과정과,
    (h)
    Figure 112016001291341-pat00496
    이 만족되면,
    Figure 112016001291341-pat00497
    에 대해서 순차적으로
    Figure 112016001291341-pat00498
    를 적용하고, 상기 (a) 과정부터 (i)과정을 반복하는 과정과
    (i) 최종적인
    Figure 112016001291341-pat00499
    값을
    Figure 112016001291341-pat00500
    로 저장하는 과정을 포함하는 방법.
    여기서,
    Figure 112016001291341-pat00501
    는 천공을 취할 패리티 비트 수이고,
    Figure 112016001291341-pat00502
    과
    Figure 112016001291341-pat00503
    은 각각 패리티 검사 부호의 부호어 길이와 정보어 길이를 나타내고,
    Figure 112016001291341-pat00504
    은 정보어에 대응되는 부분 행렬에 대한 그룹화된 열의 수이다. 그리고
    Figure 112016001291341-pat00505
    은 정수이며,
    Figure 112016001291341-pat00506
    를 만족한다.
  9. 제6항에 있어서,
    상기 제1 무게-1 위치 시퀀스는 하기와 같은 방법.
    Figure 112016001291341-pat00507

  10. 제6항에 있어서,
    상기 제2 무게-1 위치 시퀀스는 하기와 같은 방법.
    Figure 112016001291341-pat00508

  11. 저밀도 패리티 검사 코드(low density parity check, LDPC)를 사용하여 부호화를 수행하는 송신 단의 장치에 있어서,
    초기 패리티 검사 행렬에 대해 무게-1 위치 시퀀스 변환 절차를 수행하는 패리티 검사 행렬 추출부와,
    정보어에 단축을 적용하는 단축 적용부와,
    상기 무게-1 위치 시퀀스 변환 절차를 수행하여 패리티 검사 행렬을 생성하는 패리티 검사 행렬 변환부와,
    상기 무게-1 위치 시퀀스 변환 절차를 수행하여 생성된 패리티 검사 행렬을 이용하여 상기 정보어에 대해 LDPC 부호화를 수행하여 부호어를 생성하는 LDPC 부호화기와,
    상기 부호어에 천공을 적용하는 천공 적용부를 포함하고,
    상기 패리티 검사 행렬 추출부는,
    초기 패리티 검사 행렬에 대해 무게-1 위치 시퀀스 변환 절차를 수행할 시, 초기 패리티 검사 행렬에서 무게-1 위치 시퀀스를 생성하고, 상기 무게-1 위치 시퀀스에 대응되는 패리티 검사 행렬에 대해 천공 규칙을 적용하고, 무게-1 위치 시퀀스 변환을 통해 제1 무게-1 위치 시퀀스를 생성하고, 상기 제1 무게-1 위치 시퀀스에 대응되는 패리티 검사 행렬에 대해 천공 규칙을 적용하고, 무게-1 위치 시퀀스 변환을 통해 제2 무게-1 위치 시퀀스를 생성하는 장치.
  12. 제11항에 있어서,
    상기 천공 규칙은,
    0번째 패리티 비트부터
    Figure 112016001291341-pat00509
    번째 패리티 비트
    Figure 112016001291341-pat00510
    중에서 천공을 취할
    Figure 112016001291341-pat00511
    개의 패리티 비트를 결정하고,
    Figure 112016001291341-pat00512
    에 대해서
    Figure 112016001291341-pat00513
    에 해당하는 패리티 비트는 모두 천공을 취하는 장치.
    여기서, 전체 패리티 비트는 순서대로
    Figure 112016001291341-pat00514
    로 나타내고, 상기 천공을 취할
    Figure 112016001291341-pat00515
    개의 패리티 비트를
    Figure 112016001291341-pat00516
    라 한다.
    그리고,
    Figure 112016001291341-pat00517
    과
    Figure 112016001291341-pat00518
    은 각각 패리티 검사 부호의 부호어 길이와 정보어 길이를 나타내고,
    Figure 112016001291341-pat00519
    은 정보어에 대응되는 부분 행렬에 대한 그룹화된 열의 수이다. 그리고
    Figure 112016001291341-pat00520
    은 정수이며,
    Figure 112016001291341-pat00521
    를 만족한다.
  13. 제11항에 있어서,
    상기 패리티 검사 행렬 추출부는,
    상기 제1 무게-1 위치 시퀀스에 대응되는 패리티 검사 행렬에 대해 천공 규칙을 적용하고 무게-1 위치 시퀀스 변환을 통해 제2 무게-1 위치 시퀀스를 생성할 시,
    (a) 제1 무게-1 위치 시퀀스에서 0 이상
    Figure 112016001291341-pat00522
    이하인 숫자는 변화를 주지 않는 과정과,
    (b)
    Figure 112016001291341-pat00523
    에 대해서
    Figure 112016001291341-pat00524
    보다 크고
    Figure 112016001291341-pat00525
    이하인 숫자는 모두
    Figure 112016001291341-pat00526
    를 적용하는 과정과,
    (c)
    Figure 112016001291341-pat00527
    보다 큰 숫자는
    Figure 112016001291341-pat00528
    을 적용하는 과정과,
    (d) 상기 제1 무게-1 위치 시퀀스를 상기 1, 2, 3 과정에서 새롭게 얻어진 무게-1 위치 시퀀스로 치환하는 과정과,
    (e)
    Figure 112016001291341-pat00529
    로 치환하는 과정과,
    (f)
    Figure 112016001291341-pat00530
    로 치환하는 과정과,
    (g)
    Figure 112016001291341-pat00531
    이 만족되지 않으면, 최종적으로 얻어진 무게-1 위치 시퀀스를 제2 무게-1 시퀀스로 저장하는 과정과,
    (h)
    Figure 112016001291341-pat00532
    이 만족되면,
    Figure 112016001291341-pat00533
    에 대해서 순차적으로
    Figure 112016001291341-pat00534
    를 적용하고, 상기 (a) 과정부터 (i)과정을 반복하는 과정과,
    (i) 최종적인
    Figure 112016001291341-pat00535
    값을
    Figure 112016001291341-pat00536
    로 저장하는 과정을 수행하는 장치.
    여기서,
    Figure 112016001291341-pat00537
    는 천공을 취할 패리티 비트 수이고,
    Figure 112016001291341-pat00538
    과
    Figure 112016001291341-pat00539
    은 각각 패리티 검사 부호의 부호어 길이와 정보어 길이를 나타내고,
    Figure 112016001291341-pat00540
    은 정보어에 대응되는 부분 행렬에 대한 그룹화된 열의 수이다. 그리고
    Figure 112016001291341-pat00541
    은 정수이며,
    Figure 112016001291341-pat00542
    를 만족한다.
  14. 제11항에 있어서,
    상기 제1 무게-1 위치 시퀀스는 하기와 같은 장치.
    Figure 112016001291341-pat00543

  15. 제11항에 있어서,
    상기 제2 무게-1 위치 시퀀스는 하기와 같은 장치.
    Figure 112016001291341-pat00544

  16. 저밀도 패리티 검사 코드(low density parity check, LDPC)를 사용하여 복호화를 수행하는 수신 단의 장치에 있어서
    천공 또는 단축이 적용됐을 때, 수신된 신호로부터 천공 및 단축 패턴을 판단 또는 추정하는 단축, 천공 패턴 판단 또는 추정부와,
    판단 또는 추정된 천공 및 단축 패턴에 따라, 초기 패리티 검사 행렬에 대해 무게-1 위치 시퀀스 변환 절차를 수행하는 패리티 검사 행렬 추출부와,
    변환된 패리티 검사 행렬에 대한 정보를 이용하여 수신된 신호에 대해 LDPC 복호화를 수행하는 LDPC 복호기를 포함하고,
    상기 패리티 검사 행렬 추출부는,
    초기 패리티 검사 행렬에 대해 무게-1 위치 시퀀스 변환 절차를 수행할 시, 초기 패리티 검사 행렬에서 무게-1 위치 시퀀스를 생성하고, 상기 무게-1 위치 시퀀스에 대응되는 패리티 검사 행렬에 대해 천공 규칙을 적용하고 무게-1 위치 시퀀스 변환을 통해 제1 무게-1 위치 시퀀스를 생성하고, 상기 제1 무게-1 위치 시퀀스에 대응되는 패리티 검사 행렬에 대해 천공 규칙을 적용하고 무게-1 위치 시퀀스 변환을 통해 제2 무게-1 위치 시퀀스를 생성하는 장치.
  17. 제16항에 있어서,
    상기 천공 규칙은,
    0번째 패리티 비트부터
    Figure 112016001291341-pat00545
    번째 패리티 비트
    Figure 112016001291341-pat00546
    중에서 천공을 취할
    Figure 112016001291341-pat00547
    개의 패리티 비트를 결정하고,
    Figure 112016001291341-pat00548
    에 대해서
    Figure 112016001291341-pat00549
    에 해당하는 패리티 비트는 모두 천공을 취하는 장치.
    여기서, 전체 패리티 비트는 순서대로
    Figure 112016001291341-pat00550
    로 나타내고, 상기 천공을 취할
    Figure 112016001291341-pat00551
    개의 패리티 비트를
    Figure 112016001291341-pat00552
    라 한다.
    그리고,
    Figure 112016001291341-pat00553
    과
    Figure 112016001291341-pat00554
    은 각각 패리티 검사 부호의 부호어 길이와 정보어 길이를 나타내고,
    Figure 112016001291341-pat00555
    은 정보어에 대응되는 부분 행렬에 대한 그룹화된 열의 수이다. 그리고
    Figure 112016001291341-pat00556
    은 정수이며,
    Figure 112016001291341-pat00557
    를 만족한다.
  18. 제16항에 있어서,
    상기 패리티 검사 행렬 추출부는,
    상기 제1 무게-1 위치 시퀀스에 대응되는 패리티 검사 행렬에 대해 천공 규칙을 적용하고 무게-1 위치 시퀀스 변환을 통해 제2 무게-1 위치 시퀀스를 생성할 시,
    (a) 제 1 무게-1 위치 시퀀스에서 0 이상
    Figure 112016001291341-pat00558
    이하인 숫자는 변화를 주지 않는 과정과,
    (b)
    Figure 112016001291341-pat00559
    에 대해서
    Figure 112016001291341-pat00560
    보다 크고
    Figure 112016001291341-pat00561
    이하인 숫자는 모두
    Figure 112016001291341-pat00562
    를 적용하는 과정과,
    (c)
    Figure 112016001291341-pat00563
    보다 큰 숫자는
    Figure 112016001291341-pat00564
    을 적용하는 과정과,
    (d) 상기 제 1 무게-1 위치 시퀀스를 상기 1, 2, 3 과정에서 새롭게 얻어진 무게-1 위치 시퀀스로 치환하는 과정과,
    (e)
    Figure 112016001291341-pat00565
    로 치환하는 과정과,
    (f)
    Figure 112016001291341-pat00566
    로 치환하는 과정과,
    (g)
    Figure 112016001291341-pat00567
    이 만족되지 않으면, 최종적으로 얻어진 무게-1 위치 시퀀스를 제 2 무게-1 시퀀스로 저장하는 과정과,
    (h)
    Figure 112016001291341-pat00568
    이 만족되면
    Figure 112016001291341-pat00569
    에 대해서 순차적으로
    Figure 112016001291341-pat00570
    를 적용하고, 상기 (a) 과정부터 (i)과정을 반복하는 과정과,
    (i) 최종적인
    Figure 112016001291341-pat00571
    값을
    Figure 112016001291341-pat00572
    로 저장하는 과정을 수행하는 장치.
    여기서,
    Figure 112016001291341-pat00573
    는 천공을 취할 패리티 비트 수이고,
    Figure 112016001291341-pat00574
    과
    Figure 112016001291341-pat00575
    은 각각 패리티 검사 부호의 부호어 길이와 정보어 길이를 나타내고,
    Figure 112016001291341-pat00576
    은 정보어에 대응되는 부분 행렬에 대한 그룹화된 열의 수이다. 그리고
    Figure 112016001291341-pat00577
    은 정수이며,
    Figure 112016001291341-pat00578
    를 만족한다.
  19. 제16항에 있어서,
    상기 제 1 무게-1 위치 시퀀스는 하기와 같은 장치.
    Figure 112016001291341-pat00579
  20. 제16항에 있어서,
    상기 제 2 무게-1 위치 시퀀스는 하기와 같은 장치.
    Figure 112016001291341-pat00580

  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
KR1020110001269A 2011-01-06 2011-01-06 저밀도 패리티 검사 코드를 사용하는 통신 시스템에서의 채널 부호화/복호화 방법 및 장치 Expired - Fee Related KR101702358B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020110001269A KR101702358B1 (ko) 2011-01-06 2011-01-06 저밀도 패리티 검사 코드를 사용하는 통신 시스템에서의 채널 부호화/복호화 방법 및 장치
US13/345,264 US8707128B2 (en) 2011-01-06 2012-01-06 Method and apparatus for channel encoding and decoding in a broadcasting/communication system using low density parity-check codes
PCT/KR2012/000165 WO2012093894A2 (en) 2011-01-06 2012-01-06 Method and apparatus for channel encoding and decoding in a broadcasting/communication system using low density parity-check codes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110001269A KR101702358B1 (ko) 2011-01-06 2011-01-06 저밀도 패리티 검사 코드를 사용하는 통신 시스템에서의 채널 부호화/복호화 방법 및 장치

Publications (2)

Publication Number Publication Date
KR20120079922A KR20120079922A (ko) 2012-07-16
KR101702358B1 true KR101702358B1 (ko) 2017-02-03

Family

ID=46456168

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110001269A Expired - Fee Related KR101702358B1 (ko) 2011-01-06 2011-01-06 저밀도 패리티 검사 코드를 사용하는 통신 시스템에서의 채널 부호화/복호화 방법 및 장치

Country Status (3)

Country Link
US (1) US8707128B2 (ko)
KR (1) KR101702358B1 (ko)
WO (1) WO2012093894A2 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8707125B2 (en) * 2009-11-18 2014-04-22 Samsung Electronics Co., Ltd Method and apparatus for transmitting and receiving data in a communication system
JP5601182B2 (ja) * 2010-12-07 2014-10-08 ソニー株式会社 データ処理装置、及びデータ処理方法
US20160043737A1 (en) * 2013-02-08 2016-02-11 Sony Corporation Data processing device and data processing method
SG11201406379RA (en) 2013-02-08 2014-11-27 Sony Corp Data processing device and data processing method
CN104969476B (zh) * 2013-02-08 2019-05-07 索尼公司 数据处理装置以及数据处理方法
US20150082118A1 (en) * 2013-09-18 2015-03-19 Samsung Electronics Co., Ltd. Transmitting apparatus and puncturing method thereof
KR20160060026A (ko) * 2013-09-20 2016-05-27 소니 주식회사 데이터 처리 장치 및 데이터 처리 방법
US9432052B2 (en) * 2014-09-18 2016-08-30 Broadcom Corporation Puncture-aware low density parity check (LDPC) decoding
KR102426771B1 (ko) 2015-02-25 2022-07-29 삼성전자주식회사 송신 장치 및 그의 부가 패리티 생성 방법
WO2017045142A1 (zh) * 2015-09-16 2017-03-23 华为技术有限公司 Ldpc截短码的译码方法和译码设备
US11012091B2 (en) * 2017-03-13 2021-05-18 Sony Corporation Transmitting apparatus and transmission method, receiving apparatus and reception method, and program
WO2020022539A1 (ko) * 2018-07-27 2020-01-30 엘지전자 주식회사 Ldpc코드의 인코딩 및 디코딩을 수행하는 방법과 이를 위한 통신 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090259915A1 (en) 2004-10-12 2009-10-15 Michael Livshitz Structured low-density parity-check (ldpc) code

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100809619B1 (ko) * 2003-08-26 2008-03-05 삼성전자주식회사 이동 통신 시스템에서 블록 저밀도 패러티 검사 부호부호화/복호 장치 및 방법
KR100918741B1 (ko) 2004-07-27 2009-09-24 삼성전자주식회사 이동 통신 시스템에서 채널 부호화 장치 및 방법
KR100929080B1 (ko) 2006-02-20 2009-11-30 삼성전자주식회사 통신 시스템에서 신호 송수신 장치 및 방법
KR101191196B1 (ko) 2006-06-07 2012-10-15 엘지전자 주식회사 패리티 검사 행렬을 이용하여 부호화 및 복호화하는 방법
JP4858335B2 (ja) * 2007-07-10 2012-01-18 ソニー株式会社 符号化方法および符号化装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090259915A1 (en) 2004-10-12 2009-10-15 Michael Livshitz Structured low-density parity-check (ldpc) code

Also Published As

Publication number Publication date
WO2012093894A2 (en) 2012-07-12
WO2012093894A3 (en) 2012-12-06
US8707128B2 (en) 2014-04-22
US20120179948A1 (en) 2012-07-12
KR20120079922A (ko) 2012-07-16

Similar Documents

Publication Publication Date Title
KR101702358B1 (ko) 저밀도 패리티 검사 코드를 사용하는 통신 시스템에서의 채널 부호화/복호화 방법 및 장치
KR101611169B1 (ko) 통신/방송 시스템에서 데이터 송수신 장치 및 방법
KR101740316B1 (ko) 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널 부호화/복호화 방법 및 장치
KR101723258B1 (ko) 통신 시스템에서 데이터 송수신 방법 및 장치
KR101791477B1 (ko) 통신/방송 시스템에서 데이터 송수신 장치 및 방법
JP5506099B2 (ja) 低密度パリティ検査符号を使用する通信システムにおけるチャネル符号化方法及びその装置
CN101889398B (zh) 在使用低密度奇偶校验码的通信系统中用于信道编码和解码的方法和装置
RU2450442C2 (ru) Способ и устройство для кодирования и декодирования канала в системе связи с использованием кодов с низкой плотностью проверок на четность
KR100984289B1 (ko) 통신 시스템에서 가변 부호화율을 지원하는 신호 송수신장치 및 방법
KR20110123637A (ko) 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널 부호/복호 방법 및 장치
JP3454816B1 (ja) シンプレックス符号を使用した（ｎ、３）符号と（ｎ、４）符号を生成する装置及び方法
KR102482110B1 (ko) 통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치
KR101503653B1 (ko) 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널 부호화/복호화 방법 및 장치
KR20090064709A (ko) Ｌｄｐｃ 부호의 패리티 검사 행렬 생성 장치 및 그방법과, 그를 이용한 ｌｄｐｃ 부/복호화 장치
KR20130001098A (ko) 통신/방송 시스템에서 데이터 송수신 장치 및 방법
KR101411720B1 (ko) 엘디피시 부호의 패리티 체크 행렬을 이용해 서로 다른 여러 개의 복호기를 만드는 엘디피시 부호의 복호 방법 및 이를 포함하는 엘디피시 부호 시스템
JP2006054575A (ja) 低密度パリティ検査符号化方法および符号化装置、ならびに復号化装置
KR101503654B1 (ko) 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널 부호/복호 방법 및 장치
Тимофеев LOW-COMPLEXITY SHORTENING METHOD FOR POLAR CODES
KR20120102466A (ko) 저밀도 패리티 검사 부호를 사용하는 통신 및 방송 시스템에서 채널 부호화/복호화 방법 및 장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20110106

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20160106

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20110106

Comment text: Patent Application

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20161027

PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20170126

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20170126

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PC1903 Unpaid annual fee