KR101698543B1

KR101698543B1 - 유기 발광소자 및 그 제조방법

Info

Publication number: KR101698543B1
Application number: KR1020090111916A
Authority: KR
Inventors: 김용철
Original assignee: 엘지디스플레이 주식회사
Priority date: 2009-11-19
Filing date: 2009-11-19
Publication date: 2017-01-23
Anticipated expiration: 2029-11-19
Also published as: KR20110055054A

Abstract

본 발명은, 기판 위에 형성되며, 제1 게이트 전극, 제1 반도체층, 제1 소스 전극 및 제1 드레인 전극을 포함하여 이루어진 스위칭 박막 트랜지스터와 스위칭 박막 트랜지스터와 전기적으로 연결되며, 제2 게이트 전극, 제2 반도체층, 제2 소스 전극 및 제2 드레인 전극을 포함하여 이루어진 구동 박막 트랜지스터 및 구동 박막 트랜지스터와 전기적으로 연결되며, 제1 전극, 발광층 및 제2 전극을 포함하여 이루어진 유기 발광 다이오드를 포함하여 이루어진다. 본 발명은 스위칭 박막 트랜지스터의 제1 드레인 전극이 구동 박막 트랜지스터의 제2 게이트 전극과 직접 연결된 것을 특징으로 하는 유기 발광소자, 및 그 제조방법에 관한 것이다.

본 발명에 따르면, 복수 개의 콘택홀을 동시에 형성할 경우 식각되는 대상이 모두 동일한 층으로 이루어질 수 있도록 설계함으로써, 특정 콘택홀 영역에서 과식각이 발생하는 것이 차단되고, 그에 따라 역 테이퍼진 형태로 콘택홀이 형성되거나 콘택홀 형성시 그 하부의 전극층까지 식각되는 문제가 해결된다.

유기 발광소자, 콘택홀

Description

유기 발광소자 및 그 제조방법{Organic Light Emitting Device and Method of manufacturing the same}

본 발명은 유기 발광소자에 관한 것으로서, 보다 구체적으로는 능동 매트릭스 방식 유기 발광소자에 관한 것이다.

평판표시소자로서 현재까지는 액정표시소자(Liquid Crystal Display Device)가 널리 이용되었지만, 액정표시소자는 별도의 광원으로 백라이트가 필요하고, 밝기, 명암비 및 시야각 등에서 기술적 한계가 있다. 이에, 자체발광이 가능하여 별도의 광원이 필요하지 않고, 밝기, 명암비 및 시야각 등에서 상대적으로 우수한 유기 발광소자(Organic Light Emitting Device)에 대한 관심이 증대되고 있다.

유기 발광소자는, 전자(electron)를 주입하는 음극(cathode)과 정공(hole)을 주입하는 양극(anode) 사이에 발광층이 형성된 구조로서, 음극에서 발생된 전자 및 양극에서 발생된 정공이 발광층 내부로 주입되면 주입된 전자 및 정공이 결합하여 액시톤(exciton)이 생성되고, 생성된 액시톤이 여기상태(excited state)에서 기저상태(ground state)로 떨어지면서 발광을 일으킴으로써 화상을 표시하는 표시소자이다.

이와 같은 유기 발광소자는 구동방식에 따라 수동 매트릭스(Passive Matrix) 방식과 능동 매트릭스(Active Matrix) 방식으로 나눌 수 있다.

상기 수동 매트릭스 방식은 별도의 박막 트랜지스터를 구비하지 않으면서 매트릭스 형태로 화소가 배열된 구성으로서, 주사선의 순차적 구동에 의해 각각의 화소를 구동하기 때문에 라인이 많아질수록 더 높은 전압과 전류를 순간적으로 인가해주어야 하고, 따라서 소비전력이 높아지게 되고 해상도 면에서도 한계가 있다.

반면에, 상기 능동 매트릭스 방식은 매트릭스 형태로 배열된 화소 각각에 박막 트랜지스터가 형성된 구성으로서, 박막 트랜지스터의 스위칭과 스토리지 캐패시터의 전압 충전에 의해 각각의 화소를 구동하기 때문에, 소비전력이 낮고 해상도 면에서도 상대적으로 이점이 있다. 따라서, 고해상도 및 대면적을 요구하는 표시소자에는 상기 능동 매트릭스 방식의 유기 발광소자가 보다 적합하다.

이하에서는, 도면을 참조로 종래의 능동 매트릭스 방식의 유기 발광소자에 대해서 설명하기로 한다. 참고로, 이하 본 명세서에서는 '능동 매트릭스 방식의 유기 발광소자'를 간략하게 '유기 발광소자'로 칭하도록 한다.

도 1은 일반적인 유기 발광소자의 하나의 화소 구조를 나타내는 회로도이다.

도 1에서 알 수 있듯이, 제1 방향으로 배열된 게이트 라인(GL), 및 상기 제1 방향과 교차하는 제2 방향으로 서로 이격 배열된 데이터 라인(DL)과 전원 라인(PL)에 의해 화소영역이 정의된다. 상기 화소영역 내에는 스위칭 박막 트랜지스터(S-TR), 구동 박막 트랜지스터(D-TR), 스토리지 커패시터(Cs), 및 유기 발광 다이오드(OD)가 형성된다.

상기 스위칭 박막 트랜지스터(S-TR) 및 구동 박막 트랜지스터(D-TR) 각각은 게이트 전극(G), 반도체층, 소스 전극(S) 및 드레인 전극(D)으로 이루어지는데, 상기 스위칭 박막 트랜지스터(S-TR)의 드레인 전극(D)과 상기 구동 박막 트랜지스터(D-TR)의 게이트 전극(G)이 전기적으로 연결됨으로써, 상기 스위칭 박막 트랜지스터(S-TR)와 구동 박막 트랜지스터(D-TR)가 전기적으로 연결된다.

상기 유기 발광 다이오드(OD)는 전자(electron)를 주입하는 음극(cathode), 정공(hole)을 주입하는 양극(anode), 및 상기 음극과 양극 사이에 형성된 발광층을 포함하여 이루어지는데, 상기 구동 박막 트랜지스터(D-TR)의 드레인 전극(D)과 상기 유기 발광 다이오드(OD)의 양극(anode)이 전기적으로 연결됨으로써, 상기 구동 박막 트랜지스터(D-TR)와 유기 발광 다이오드(OD)가 전기적으로 연결된다.

도 2는 종래 유기 발광소자의 기본 화소 구조의 개략적인 단면도로서, 상기 스위칭 박막 트랜지스터(S-TR), 구동 박막 트랜지스터(D-TR), 및 유기 발광 다이오드(OD) 사이의 전기적 연결 구조를 보여주는 단면도이다.

도 2에서 알 수 있듯이, 기판(10) 상에 제1 게이트 전극(20a), 제1 반도체층(30a), 제1 소스 전극(40a), 및 제1 드레인 전극(45a)이 구비되어 스위칭 박막 트랜지스터(S-TR)가 형성되고, 유사하게 기판(10) 상에 제2 게이트 전극(20b), 제2 반도체층(30b), 제2 소스 전극(40b), 및 제2 드레인 전극(45b)이 구비되어 구동 박막 트랜지스터(D-TR)가 형성된다.

또한, 상기 제1 게이트 전극(20a)과 제1 반도체층(30a) 사이, 및 상기 제2 게이트 전극(20b)과 제2 반도체층(30b) 사이에는 게이트 절연막(25)이 형성되어 있 다. 또한, 상기 스위칭 박막 트랜지스터(S-TR) 및 상기 구동 박막 트랜지스터(D-TR)의 상부에는 보호막(50)이 형성되어 있다.

상기 스위칭 박막 트랜지스터(S-TR)의 제1 드레인 전극(45a) 위의 보호막(50)에는 제1 콘택홀(51)이 형성되어 있고, 상기 구동 박막 트랜지스터(D-TR)의 제2 게이트 전극(20b) 위의 게이트 절연막(25) 및 보호막(50)에는 제2 콘택홀(53)이 형성되어 있으며, 상기 제1 콘택홀(51)을 통해 상기 제1 드레인 전극(45a)과 연결되며 상기 제2 콘택홀(53)을 통해 제2 게이트 전극(20b)과 연결되도록 콘택 전극(60a)이 형성되어 있다. 이와 같이, 별도의 콘택 전극(60a)을 통해 상기 제1 드레인 전극(45a)과 상기 제2 게이트 전극(20b)을 전기적으로 연결함으로써, 결국 상기 스위칭 박막 트랜지스터(S-TR)와 구동 박막 트랜지스터(D-TR)가 전기적으로 연결되게 된다.

한편, 상기 보호막(50) 상부에는 양극(60b), 발광층(미도시) 및 음극(미도시)으로 이루어진 유기 발광 다이오드(OD)가 형성되며, 이와 같은 유기 발광 다이오드(OD)는 상기 구동 박막 트랜지스터(D-TR)와 전기적으로 연결되게 된다. 보다 구체적으로는, 상기 구동 박막 트랜지스터(D-TR)의 제2 드레인 전극(45b) 상부의 보호막(50)에는 제3 콘택홀(56)이 형성되어 있으며, 상기 제3 콘택홀(56)을 통해 상기 유기 발광 다이오드(OD)의 양극(60b)이 상기 구동 박막 트랜지스터(D-TR)의 제2 드레인 전극(45b)과 연결되어 있다.

이상과 같이, 상기 스위칭 박막 트랜지스터(S-TR)와 구동 박막 트랜지스터(D-TR) 사이는 별도의 콘택 전극(60a)을 통해 서로 전기적으로 연결되어 있고, 상기 구동 박막 트랜지스터(D-TR)와 유기 발광 다이오드(OD) 사이는 제2 드레인 전극(45b)과 양극(60b) 간의 직접 연결을 통해 서로 전기적으로 연결되어 있다.

이때, 상기 콘택 전극(60a)과 상기 양극(60b)은 동일한 공정을 통해 동시에 형성되며, 그를 위해서, 상기 제1 콘택홀(51), 제2 콘택홀(53), 및 제3 콘택홀(56) 또한 동일한 공정을 통해 동시에 형성되게 되는데, 이와 같이 상기 제1 콘택홀(51), 제2 콘택홀(53), 및 제3 콘택홀(56)을 동시에 형성할 경우, 제1 콘택홀(51)과 제3 콘택홀(56)의 영역에서 과식각이 발생되고 그 하부의 전극층까지 식각되는 문제가 발생하게 된다. 이에 대해서 상세히 설명하면 다음과 같다.

도 3a 내지 도 3c는 종래의 유기 발광소자의 제조공정을 도시한 개략적인 공정 단면도로서, 이는 도 2에 도시한 종래의 유기 발광소자를 제조하기 위한 일 공정을 도시한 것이며, 따라서, 동일한 구성에 대해서 동일한 도면 부호를 부여하였고, 이하에서는, 전술한 문제점에 대해서만 구체적으로 설명하기로 한다.

우선, 도 3a에서 알 수 있듯이, 기판(10) 상에 스위칭 박막 트랜지스터(S-TR)와 구동 박막 트랜지스터(D-TR)를 형성하고, 그 위에 보호막(50)을 형성한다.

다음, 도 3b에서 알 수 있듯이, 상기 스위칭 박막 트랜지스터(S-TR)의 제1 드레인 전극(45a) 위의 보호막(50)에 제1 콘택홀(51)을 형성하고, 상기 구동 박막 트랜지스터(D-TR)의 제2 게이트 전극(20b) 위의 게이트 절연막(25) 및 보호막(50)에 제2 콘택홀(53)을 형성하고, 아울러, 상기 구동 박막 트랜지스터(D-TR)의 제2 드레인 전극(45b) 위의 보호막(50)에 제3 콘택홀(56)을 형성한다.

다음, 도 3c에서 알 수 있듯이, 상기 제1 콘택홀(51)을 통해 상기 제1 드레 인 전극(45a)과 연결되며 상기 제2 콘택홀(53)을 통해 상기 제2 게이트 전극(20b)과 연결되는 콘택 전극(60a)을 형성하고, 아울러, 상기 제3 콘택홀(56)을 통해 제2 드레인 전극(45b)과 연결되는 양극(60b)을 형성한다.

전술한 종래의 유기 발광소자의 문제점은 상기 도 3b의 공정 중에 발생하게 된다. 구체적으로 설명하면, 도 3b 공정에서는, 일반적으로 건식 식각 공정을 통해 제1 콘택홀(51), 제2 콘택홀(53), 및 제3 콘택홀(56)을 동시에 형성하게 된다. 이때, 상기 제1 콘택홀(51) 및 제3 콘택홀(56)는 보호막(50)의 소정 영역을 식각함으로써 형성되지만, 상기 제2 콘택홀(53)은 보호막(50)과 더불어 그 하부의 게이트 절연막(25)까지 식각해야만 형성된다.

따라서, 상기 제1 콘택홀(51), 제2 콘택홀(53), 및 제3 콘택홀(56)을 동시에 형성하기 위해서는, 상기 제2 콘택홀(53)을 형성하기 위한 식각 조건(예로서, 식각가스의 유량, 파워 등)하에서 식각 공정을 수행해야 하며, 이 경우 상기 제1 콘택홀(51) 및 제3 콘택홀(56)의 형성을 위한 식각이 지나치게 된다.

결국, 상기 제1 콘택홀(51) 및 제3 콘택홀(56)의 형성 영역이 과도하게 식각되어 역 테이퍼진 형태로 콘택홀이 형성될 수 있고, 이 경우 콘택홀을 통한 전기적 연결에 오류가 발생할 수 있다. 또한, 상기 제1 콘택홀(51) 및 제3 콘택홀(56)의 형성을 위한 식각이 지나치게 됨에 따라, 제1 콘택홀(51)에 의해 노출되는 제1 드레인 전극(45a) 및 제3 콘택홀(56)에 의해 노출되는 제2 드레인 전극(45b) 까지 식각되어 전기저항이 증가될 수 있다.

본 발명은 상기 종래의 문제점을 해결하기 위해 고안된 것으로서, 본 발명은 스위칭 박막 트랜지스터와 구동 박막 트랜지스터를 전기적으로 연결하고 구동 박막 트랜지스터와 유기 발광 다이오드를 전기적으로 연결함에 있어서, 콘택홀 형성시 특정 콘택홀 영역에서 과식각이 발생하는 것을 차단함으로써, 역 테이퍼진 형태로 콘택홀이 형성되는 것을 방지함과 더불어 콘택홀 형성시 전극층까지 식각되는 것을 방지할 수 있는 유기 발광소자 및 그 제조방법을 제공하는 것을 목적으로 한다.

본 발명은 상기 목적을 달성하기 위해서, 기판; 상기 기판 위에 형성되며, 제1 게이트 전극, 제1 반도체층, 제1 소스 전극 및 제1 드레인 전극을 포함하여 이루어진 스위칭 박막 트랜지스터; 상기 스위칭 박막 트랜지스터와 전기적으로 연결되며, 제2 게이트 전극, 제2 반도체층, 제2 소스 전극 및 제2 드레인 전극을 포함하여 이루어진 구동 박막 트랜지스터; 및 상기 구동 박막 트랜지스터와 전기적으로 연결되며, 제1 전극, 발광층 및 제2 전극을 포함하여 이루어진 유기 발광 다이오드를 포함하여 이루어지며, 상기 스위칭 박막 트랜지스터의 제1 드레인 전극은 상기 구동 박막 트랜지스터의 제2 게이트 전극과 직접 연결된 것을 특징으로 하는 유기 발광소자를 제공한다.

본 발명은 또한, 기판 위에서 제1 방향으로 배열된 게이트 라인 및 상기 게이트 라인의 일단에 형성된 게이트 패드; 상기 기판 위에서 상기 제1 방향과 교차 된 제2 방향으로 배열된 데이터 라인 및 상기 데이터 라인의 일단에 형성된 데이터 패드; 상기 기판 위에서 상기 데이터 라인과 소정 간격으로 이격된 전원 라인; 상기 게이트 라인과 연결된 제1 게이트 전극, 제1 반도체층, 상기 데이터 라인과 연결된 제1 소스 전극, 및 상기 제1 소소 전극과 이격된 제1 드레인 전극을 포함하여 이루어진 스위칭 박막 트랜지스터; 상기 스위칭 박막 트랜지스터의 제1 드레인 전극과 직접 연결된 제2 게이트 전극, 제2 반도체층, 제2 소스 전극 및 제2 드레인 전극을 포함하여 이루어진 구동 박막 트랜지스터; 및 상기 구동 박막 트랜지스터의 제2 드레인 전극과 연결된 제1 전극, 발광층, 및 제2 전극을 포함하여 이루어진 유기 발광 다이오드를 포함하여 이루어진 유기 발광소자를 제공한다.

본 발명은 또한, 기판 위에 제1 게이트 전극 및 제2 게이트 전극을 형성하고, 그 위에 제1 절연막을 형성한 후, 그 위에 제1 반도체층 및 제2 반도체층을 형성하는 공정; 상기 제2 게이트 전극의 소정 영역이 노출되도록 상기 제1 절연막의 소정영역에 제1 콘택홀을 형성하는 공정; 상기 제1 반도체층 상에 제1 소스 전극 및 제1 드레인 전극을 형성함과 더불어 상기 제2 반도체층 상에 제2 소스 전극 및 제2 드레인 전극을 형성하되, 상기 제1 드레인 전극을 상기 제1 콘택홀까지 연장하여 상기 제1 콘택홀을 통해 상기 제2 게이트 전극과 직접 연결되도록 형성하는 공정; 및 상기 제2 드레인 전극과 연결되는 제1 전극, 상기 제1 전극 상에 차례로 형성되는 발광층 및 제2 전극을 포함하는 유기 발광 다이오드를 형성하는 공정을 포함하는 유기 발광소자의 제조방법을 제공한다.

2층을 식각하여 콘택홀을 형성하는 공정과 1층을 식각하여 콘택홀을 형성하는 공정을 동시에 수행할 경우, 기본적으로 2층을 식각하여 콘택홀을 형성하는 공정 시의 식각조건(예로서, 식각가스의 유량, 파워 등) 하에서 동시 식각 공정을 수행해야 하고, 그 경우 1층을 식각하여 형성되는 콘택홀 영역에서 과식각이 발생하여 콘택홀이 테이퍼진 형태로 형성되고 그 콘택홀 하부의 전극층까지 식각되는 문제가 발생하게 된다.

종래의 경우, 스위칭 박막 트랜지스터의 제1 드레인 전극과 구동 박막 트랜지스터의 제2 게이트 전극을 전기적으로 연결하기 위해서, 상기 제1 드레인 전극과 상기 제2 게이트 전극 각각에 연결되는 별도의 콘택 전극을 이용하였고, 이를 위해서 상기 제1 드레인 전극 상부의 보호막에 제1 콘택홀을 형성하고 상기 제2 게이트 전극 상부의 게이트 절연막 및 보호막에 제2 콘택홀을 형성해야 했다. 따라서, 종래의 경우는, 제1 콘택홀과 제2 콘택홀을 동시에 형성할 경우, 양자 사이에 식각되는 층수가 서로 상이하였고, 그로 인해서 상대적으로 층수가 적은 제1 콘택홀 영역에서 전술한 바와 같은 문제가 발생하게 된 것이다.

그에 반하여, 본 발명은 스위칭 박막 트랜지스터의 제1 드레인 전극과 구동 박막 트랜지스터의 제2 게이트 전극을 전기적으로 연결하기 위해서, 종래와 같이 상기 제1 드레인 전극과 상기 제2 게이트 전극 각각에 연결되는 별도의 콘택 전극을 이용하지 않고, 상기 제2 게이트 전극 상부의 절연막에 제1 콘택홀을 형성한 후 상기 제1 드레인 전극을 상기 제1 콘택홀을 통해 상기 제2 게이트 전극과 직접 연결하는 방법을 채택하였다. 따라서, 스위칭 박막 트랜지스터의 제1 드레인 전극과 구동 박막 트랜지스터의 제2 게이트 전극을 전기적으로 연결하기 위해서 하나의 콘택홀 만을 형성하기 때문에 콘택홀 영역에서 과식각이 발생할 여지가 차단된다.

또한, 본 발명은 상기 제2 게이트 전극을 노출하기 위해서 제1 콘택홀을 형성하는 공정과 게이트 패드를 노출하기 위해서 제2 콘택홀을 형성하는 공정을 동시에 수행함과 같이 복수 개의 콘택홀을 동시에 형성한다 하더라도, 양자 사이에 식각되는 대상이 모두 제1 절연막으로 동일하기 때문에, 특정 콘택홀 영역에서 과식각이 발생할 여지가 차단된다.

결국, 본 발명에 따르면, 복수 개의 콘택홀을 동시에 형성할 경우 식각되는 대상이 모두 동일한 층으로 이루어질 수 있도록 설계함으로써, 특정 콘택홀 영역에서 과식각이 발생하는 것이 차단되고, 그에 따라 역 테이퍼진 형태로 콘택홀이 형성되는 문제 및 콘택홀 형성시 전극층까지 식각되는 문제가 해결된다.

이하, 도면을 참조로 본 발명의 바람직한 실시예에 대해서 상세히 설명하기로 한다.

유기 발광소자

도 4는 본 발명의 일 실시예에 따른 유기 발광소자의 하나의 화소 구조를 보여주는 평면도이다.

도 4에서 알 수 있듯이, 제1 방향으로 게이트 라인(201)이 배열되어 있고, 상기 제1 방향과 교차하는 제2 방향으로 데이터 라인(401) 및 전원 라인(405)이 서로 이격되도록 배열되어 있다. 또한, 상기 게이트 라인(201)의 일단에는 게이트 패 드(203)가 형성되어 있고, 상기 데이터 라인(401)의 일단에는 데이터 패드(403)가 형성되어 있다.

상기 게이트 라인(201)과 데이터 라인(401)이 교차하는 영역에는 스위칭 박막 트랜지스터가 형성되어 있다. 상기 스위칭 박막 트랜지스터는 제1 게이트 전극(200a), 제1 반도체층(미도시), 제1 소스 전극(400a), 및 제1 드레인 전극(450a)을 포함하여 이루어진다.

상기 제1 게이트 전극(200a)은 상기 게이트 라인(201)에서 분지되어 돌출 형성되어 있다. 상기 제1 소스 전극(400a)은 상기 데이터 라인(401)에서 분지되어 돌출 형성되어 있다. 상기 제1 드레인 전극(450a)은 상기 제1 소스 전극(400a)과 소정 간격으로 이격 형성되어 있으며, 후술하는 구동 박막 트랜지스터의 제2 게이트 전극(200b)과 연결되어 있다.

상기 전원 라인(405)이 형성된 영역에는 구동 박막 트랜지스터가 형성되어 있다. 상기 구동 박막 트랜지스터는 제2 게이트 전극(200b), 제2 반도체층(미도시), 제2 소스 전극(400b), 및 제2 드레인 전극(450b)을 포함하여 이루어진다.

상기 제2 게이트 전극(200b)은 상기 스위칭 박막 트랜지스터의 제1 드레인 전극(450)과 연결되어 있는데, 상기 제1 드레인 전극(450)이 상기 제2 게이트 전극(200b)의 상부까지 연장되어 별도의 접속 전극 없이 상기 제1 드레인 전극(450)과 상기 제2 게이트 전극(200b)이 직접 연결되어 있다. 상기 제2 소스 전극(400b)은 별도로 형성되지 않고 상기 전원 라인(405)이 상기 제2 소스 전극(400b)으로 기능하게 된다. 상기 제2 드레인 전극(450b)은 상기 제2 소스 전극(400b)과 소정 간 격으로 이격 형성되어 있으며, 후술하는 유기 발광 다이오드의 제1 전극(600)과 연결되어 있다.

상기 게이트 라인(201)의 일단에 형성된 게이트 패드(203)는 게이트 패드 전극(630)과 연결되어 있고, 상기 데이터 라인(401)의 일단에 형성된 데이터 패드(403)는 데이터 패드 전극(650)과 연결되어 있다. 이때, 상기 게이트 패드 전극(630)은 소정의 접속 전극(미도시)을 매개로 하여 상기 게이트 패드(203)와 연결되어 있고, 상기 데이터 패드 전극(650)은 직접 상기 데이터 라인(401)과 연결되어 있다.

상기 구동 박막 트랜지스터의 제2 게이트 전극(200b)과 상기 전원 라인(405) 사이에 스토리지 커패시터가 형성되게 된다.

상기 게이트 라인(201), 데이터 라인(401) 및 전원 라인(405)에 의해서 정의된 화소 영역 내에는 유기 발광 다이오드가 형성되어 있다. 상기 유기 발광 다이오드는 제1 전극(600), 발광층(미도시), 및 제2 전극(미도시)이 차례로 형성되어 이루어지며, 이때, 상기 제1 전극(600)은 상기 구동 박막 트랜지스터의 제2 드레인 전극(450b)과 연결되어 있다.

이상과 같은 도 4에 도시한 유기 발광소자의 하나의 화소 구조는 본 발명의 일 실시예에 따른 것으로서, 도시한 상기 제1 및 제2 게이트 전극(200a, 200b), 제1 및 제2 소스 전극(400a, 400b) 및 제1 및 제2 드레인 전극(450a, 450b) 등의 구체적인 형상은 다양하게 변경될 수 있다.

이하에서는 게이트 패드부, 데이터 패드부, 스위칭 박막 트랜지스터부, 구동 박막 트랜지스터부, 및 유기 발광 다이오드부의 단면 구조를 통해 본 발명에 따른 유기 발광소자의 특징에 대해서 보다 상세히 설명하기로 하며, 이를 통해서 스위칭 박막 트랜지스터와 구동 박막 트랜지스터 간의 전기적 연결 구조 및 구동 박막 트랜지스터와 유기 발광 다이오드 간의 전기적 연결 구조에 대해서 보다 용이하게 이해할 수 있을 것이다.

도 5는 본 발명의 일 실시예에 따른 유기 발광소자의 하나의 화소 구조를 보여주는 단면도로서, 이는 도 4의 부분적인 단면을 보여주는 것이다.

구체적으로, 도 5는 기판(100) 상에 형성되는 게이트 패드부, 데이터 패드부, 스위칭 박막 트랜지스터부, 구동 박막 트랜지스터부, 및 유기 발광 다이오드부를 각각 도시한 것으로서, 상기 게이트 패드부는 전술한 도 4의 a-a라인의 단면에 해당하고, 상기 데이터 패드부는 전술한 도 4의 b-b라인의 단면에 해당하고, 상기 스위칭 박막 트랜지스터부는 전술한 도 4의 c-c라인의 단면에 해당하고, 상기 구동 박막 트랜지스터부는 전술한 도 4의 d-d라인의 단면에 해당하고, 상기 유기 발광 다이오드부는 전술한 도 4의 e-e라인의 단면에 해당한다.

도 5에서 알 수 있듯이, 기판(100) 상에는 게이트 패드(203), 제1 게이트 전극(200a), 및 제2 게이트 전극(200b)이 형성되어 있다. 상기 게이트 패드(203)는 게이트 패드부에 형성되고, 상기 제1 게이트 전극(200a)은 스위칭 박막 트랜지스터부에 형성되고, 상기 제2 게이트 전극(200b)은 구동 박막 트랜지스터부에 형성된다. 도시하지는 않았지만, 상기 게이트 패드(203), 제1 게이트 전극(200a) 및 제2 게이트 전극(200b)이 형성되기 전에, 상기 기판(100) 상에 버퍼층이 형성될 수도 있다.

상기 게이트 패드(203), 제1 게이트 전극(200a), 및 제2 게이트 전극(200b)을 포함한 기판(100) 전면에는 제1 절연막(250)이 형성되어 있다. 상기 제1 절연막(250)은 제1 콘택홀(253) 및 제2 콘택홀(256)을 구비한다. 상기 제1 콘택홀(253)은 상기 스위칭 박막 트랜지스터부와 상기 구동 박막 트랜지스터부의 경계부 영역에 형성되어 상기 제2 게이트 전극(200b)이 노출되도록 한다. 상기 제2 콘택홀(256)은 상기 게이트 패드부에 형성되어 상기 게이트 패드(203)가 노출되도록 한다.

상기 제1 절연막(250) 상에는 제1 반도체층(300a) 및 제2 반도체층(300b)이 형성되어 있다. 상기 제1 반도체층(300a)은 상기 스위칭 박막 트랜지스터부의 상기 제1 게이트 전극(200a) 위에 형성된다. 상기 제2 반도체층(300b)은 상기 구동 박막 트랜지스터부의 상기 제2 게이트 전극(200b) 위에 형성된다.

또한, 상기 제1 절연막(250) 상에는 접속 전극(410) 및 데이터 패드(403)가 형성되어 있고, 상기 제1 반도체층(300a) 상에는 제1 소스 전극(400a) 및 제1 드레인 전극(450a)이 형성되어 있고, 그리고, 상기 제2 반도체층(300b) 상에는 제2 소스 전극(400b) 및 제2 드레인 전극(450b)이 형성되어 있다. 상기 접속 전극(410)은 상기 게이트 패드부에서 상기 제2 콘택홀(256)을 통해 상기 게이트 패드(203)와 연결된다. 상기 데이터 패드(403)는 데이터 패드부에서 상기 제1 절연막(250) 상에 형성된다. 상기 제1 소스 전극(400a)과 제1 드레인 전극(450a)은 상기 스위칭 박막 트랜지스터부에서 상기 제1 반도체층(300a) 상에 소정 간격으로 이격 형성된다. 상 기 제2 소스 전극(400b)과 제2 드레인 전극(450b)은 상기 구동 박막 트랜지스터부에서 상기 제2 반도체층(300b) 상에 소정 간격으로 이격 형성된다.

이때, 상기 스위칭 박막 트랜지스터부의 제1 드레인 전극(450a)은 상기 제1 콘택홀(253)을 통해서 상기 구동 박막 트랜지스터의 제2 게이트 전극(200b)과 직접 연결되어 있다.

상기 접속 전극(410), 데이터 패드(403), 제1 소스 전극(400a)과 제1 드레인 전극(450a), 및 제2 소스 전극(400b)과 제2 드레인 전극(450b)을 포함한 기판(100)의 전면에는 제2 절연막(500)이 형성되어 있다. 상기 제2 절연막(500)은 보호막(501) 및 평탄화막(503)으로 이루어지는데, 경우에 따라서, 상기 평탄화막(503)이 생략될 수도 있다. 예로서, 광을 상부로 방출하는 방식(Top emission)에서는 상기 평탄화막(503)을 적용하지만, 광을 하부로 방출하는 방식(Botton emission)에서는 상기 평탄화막(503)을 생략할 수 있다.

상기 제2 절연막(500)은 제3 콘택홀(510), 제4 콘택홀(530), 및 제5 콘택홀(550)을 구비한다. 상기 제3 콘택홀(510)은 상기 게이트 패드부에 형성되어 상기 접속 전극(410)이 노출되도록 한다. 상기 제4 콘택홀(530)은 상기 데이터 패드부에 형성되어 상기 데이터 패드(403)가 노출되도록 한다. 상기 제5 콘택홀(550)은 상기 구동 박막 트랜지스터부와 상기 유기 발광 다이오드부의 경계부 영역에 형성되어 상기 제2 드레인 전극(450b)이 노출되도록 한다.

상기 제2 절연막(500) 상에는 게이트 패드 전극(630), 데이터 패드 전극(650), 및 제1 전극(600)이 형성되어 있다. 상기 게이트 패드 전극(630)은 상기 게이트 패드부에서 상기 제3 콘택홀(510)을 통해 상기 접속 전극(410)과 연결되어, 결국 상기 게이트 패드 전극(630)은 상기 접속 전극(410)을 매개로 하여 상기 게이트 패드(203)와 전기적으로 연결된다. 상기 데이터 패드 전극(650)은 상기 데이터 패드부에서 상기 제4 콘택홀(530)을 통해 상기 데이터 패드(403)와 직접 연결된다. 상기 제1 전극(600)은 상기 유기 발광 다이오드부에서 상기 제5 콘택홀(550)을 통해 상기 구동 박막 트랜지스터부의 제2 드레인 전극(450b)과 연결된다.

또한, 상기 제2 절연막(500) 상에는 뱅크층(700)이 형성되어 있다. 상기 뱅크층(700)은 게이트 패드 전극(630) 및 데이터 패드 전극(650)이 외부로 노출될 수 있도록 게이트 패드부 및 데이터 패드부에는 형성되지 않고, 또한 상기 제1 전극(600)이 노출될 수 있도록 유기 발광 다이오드부의 소정 영역에 개구부를 구비하여 형성된다.

상기 뱅크층(700)의 개구부 내의 상기 제1 전극(600) 상에는 발광층(800) 및 제2 전극(900)이 차례로 형성되어 있다. 상기 발광층(800)은 정공주입층, 정공수송층, 발광부, 전자수송층, 전자주입층이 차례로 적층된 구조로 형성될 수 있으며, 다만, 상기 정공주입층, 정공수송층, 전자수송층 및 전자주입층 중 하나 이상의 층은 생략이 가능하다.

상기 스위칭/구동 박막 트랜지스터가 P형 반도체층을 포함할 경우에는 상기 제1 전극(600)이 양극(anode)으로 기능하게 되고, 이 경우 상기 발광층(800)은 상기 제1 전극(600) 상에서 정공주입층, 정공수송층, 발광부, 전자수송층, 전자주입층 순으로 적층된다. 다만, 상기 스위칭/구동 박막 트랜지스터가 N형 반도체층을 포함할 경우에는 상기 제1 전극(600)이 음극(cathode)으로 기능하게 되고, 이 경우 상기 발광층(800)은 상기 제1 전극(600) 상에서 전자주입층, 전자수송층, 발광부, 정공수송층, 및 정공주입층 순으로 적층된다.

상기 제2 전극(900)은 도시한 바와 같이 유기 발광 다이오드부의 발광층(800) 상에 형성되는데, 경우에 따라 스위칭/구동 박막 트랜지스터부까지 연장되어 형성될 수도 있다.

한편, 도시하지는 않았지만, 상기 제2 전극(900) 상에는 유기 발광소자 내에 수분이 침투하는 것을 방지하기 위한 수분 침투 방지막이 추가로 형성되고, 최종적으로 밀봉재를 통해 밀봉될 수 있다.

이상 설명한 각각의 구성들에 대해서 그 이용가능한 재료 등에 대해서 설명하면 하기와 같다. 다만, 하기의 재료 등은 각각의 구성의 일 예에 해당하는 것으로서, 반드시 그에 한정되는 것은 아니다.

상기 기판(100)은 유리 또는 투명한 플라스틱과 같은 투명 재료로 이루어질 수도 있고, 경우에 따라서 스틸 또는 불투명 플라스틱과 같은 불투명 재료로 이루어질 수 있다. 다만, 광이 하부로 방출되는 방식(Bottom emission)에서는 상기 기판(100)으로 투명 재료가 이용된다.

상기 게이트 라인(201), 게이트 패드(203), 제1 게이트 전극(200a), 및 제2 게이트 전극(200b)은 모두 동일한 층에 동일한 물질로 이루어질 수 있으며, 예로서, 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오듐(Nd), 구리(Cu), 또는 그들의 합금으로 이루어질 수 있으며, 상기 금속 또는 합 금의 단일층 또는 2층 이상의 다중층으로 이루어질 수 있다.

상기 제1 절연막(250)은 실리콘 산화막(SiOx) 또는 실리콘 질화막(SiNx)으로 이루어질 수 있으며, 상기 산화막 또는 질화막의 단일층 또는 2층 이상의 다중층으로 이루어질 수 있다.

상기 제1 반도체층(300a) 및 제2 반도체층(300b)은 비정질 실리콘 또는 결정질 실리콘을 포함하여 이루어질 수 있으며, p형 또는 n형 불순물을 포함하는 소스/ 드레인 영역과 상기 불순물을 포함하는 않는 채널 영역을 포함하여 형성될 수 있다.

상기 접속 전극(410), 데이터 패드(403), 제1 소스 전극(400a)과 제1 드레인 전극(450a), 및 제2 소스 전극(400b)과 제2 드레인 전극(450b)은 모두 동일한 층에 동일한 물질로 이루어질 수 있으며, 예로서, 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오듐(Nd), 구리(Cu), 또는 그들의 합금으로 이루어질 수 있으며, 상기 금속 또는 합금의 단일층 또는 2층 이상의 다중층으로 이루어질 수 있다.

상기 제2 절연막(500)을 구성하는 보호막(501)은 실리콘 산화막(SiOx) 또는 실리콘 질화막(SiNx)으로 이루어질 수 있으며, 상기 산화막 또는 질화막의 단일층 또는 2층 이상의 다중층으로 이루어질 수 있다.

상기 제2 절연막(500)을 구성하는 평탄화막(503)은 폴리 이미드 또는 폴리 아미드와 같은 유기계 물질로 이루어질 수 있다.

상기 제1 전극(600), 게이트 패드 전극(630), 데이터 패드 전극(650)은 모두 동일한 층에 동일한 물질로 이루어질 수 있으며, 예로서, ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ZnO(Zinc Oxide)와 같은 투명물질, 또는 알루미늄(Al), 은(Ag)과 같은 불투명물질로 형성될 수 있다. 다만, 광이 하부로 방출되는 방식(Bottom emission)에서는 상기 제1전극(600)으로 투명물질이 이용된다.

상기 뱅크층(700)은 실리콘 산화막(SiOx) 또는 실리콘 질화막(SiNx)으로 이루어질 수 있다.

상기 발광층(800)은 전술한 바와 같이 정공주입층, 정공수송층, 발광부, 전자수송층, 전자주입층을 포함하여 형성될 수 있다.

상기 정공주입층은 CuPc(cupper phthalocyanine), PEDOT(poly(3,4)-ethylenedioxythiophene), PANI(polyaniline), 또는 NPD(N,N-dinaphthyl-N,N'-diphenyl benzidine)로 이루어질 수 있다. 상기 정공수송층은 NPD(N,N-dinaphthyl-N,N'-diphenyl benzidine), TPD(N,N'-bis-(3-methylphenyl)-N,N'-bis-(phenyl)-benzidine), s-TAD 또는 MTDATA(4,4',4"-Tris(N-3-methylphenyl-N-phenyl-amino)-triphenylamine)로 이루어질 수 있다.

상기 발광부는 적색의 경우, CBP(carbazole biphenyl) 또는 mCP(1,3-bis(carbazol-9-yl)를 포함하는 호스트 물질을 포함하며, PIQIr(acac)(bis(1-phenylisoquinoline)acetylacetonate iridium), PQIr(acac)(bis(1-phenylquinoline)acetylacetonate iridium), PQIr(tris(1-phenylquinoline)iridium) 또는 PtOEP(octaethylporphyrin platinum)와 같은 도펀트를 포함하는 인광물질로 이루어질 수 있고, PBD:Eu(DBM)3(Phen) 또는 Perylene을 포함하는 형광물질로 이루어질 수도 있다. 상기 발광부는 녹색의 경우, CBP 또는 mCP를 포함하는 호스트 물질을 포함하며, Ir(ppy)3(fac tris(2-phenylpyridine)iridium)을 포함하는 도펀트 물질을 포함하는 인광물질로 이루어질 수도 있고, Alq3(tris(8-hydroxyquinolino)aluminum)을 포함하는 형광물질로 이루어질 수도 있다. 상기 발광부는 청색의 경우, CBP 또는 mCP를 포함하는 호스트 물질을 포함하며, (4,6-F2ppy)2Irpic을 포함하는 도펀트 물질을 포함하는 인광물질로 이루어질 수도 있고, spiro-DPVBi, spiro-6P, 디스틸벤젠(DSB), 디스트릴아릴렌(DSA), PFO계 고분자 및 PPV계 고분자와 같은 형광물질로 이루어질 수도 있다.

상기 전자수송층은 Alq3(tris(8-hydroxyquinolino)aluminum), PBD, TAZ, spiro-PBD, BAlq 또는 SAlq로 이루어질 수 있다. 상기 전자주입층은 Alq3(tris(8-hydroxyquinolino)aluminum), PBD, TAZ, spiro-PBD, BAlq 또는 SAlq로 이루어질 수 있다.

상기 제2 전극(900)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ZnO(Zinc Oxide)와 같은 투명물질, 또는 알루미늄(Al), 칼슘(Ca), 마그네슘(Mg)과 같은 불투명물질로 형성될 수 있다. 다만, 광이 하부로 방출되는 방식(Bottom emission)에서는 상기 제2전극(900)으로 반사율이 좋은 불투명물질이 이용되고, 광이 상부로 방출되는 방식(Top emission)에서는 상기 제2전극(900)으로 투명물질이 이용된다.

이상 설명한 본 발명의 일 실시예에 따른 유기 발광소자는 전술한 종래의 문제점을 해결하기 위한 것으로서, 그에 대해서 설명하면 하기와 같다.

예를 들어, 2층을 식각하여 콘택홀을 형성하는 공정과 1층을 식각하여 콘택홀을 형성하는 공정을 동시에 수행할 경우, 기본적으로 2층을 식각하여 콘택홀을 형성하는 공정 시의 식각조건(예로서, 식각가스의 유량, 파워 등) 하에서 동시 식각 공정을 수행해야 하고, 그 경우 1층을 식각하여 형성되는 콘택홀 영역에서 과식각이 발생하여 콘택홀이 테이퍼진 형태로 형성되고 그 콘택홀 하부의 전극층까지 식각되는 문제가 발생하게 된다.

종래의 경우, 도 3a 내지 도 3c에서 알 수 있듯이, 스위칭 박막 트랜지스터의 제1 드레인 전극(45a)과 구동 박막 트랜지스터의 제2 게이트 전극(20b)을 전기적으로 연결하기 위해서, 상기 제1 드레인 전극(45a)과 상기 제2 게이트 전극(20b) 각각에 연결되는 별도의 콘택 전극(60a)을 이용하였고, 이를 위해서 상기 제1 드레인 전극(45a) 상부의 보호막(50)에 제1 콘택홀(51)을 형성하고 상기 제2 게이트 전극(20b) 상부의 게이트 절연막(25) 및 보호막(50)에 제2 콘택홀(53)을 형성해야 했다. 따라서, 종래의 경우는, 제1 콘택홀(51)과 제2 콘택홀(53)을 동시에 형성할 경우, 양자 사이에 식각되는 층수가 서로 상이하였고, 그로 인해서 상대적으로 층수가 적은 제1 콘택홀(51) 영역에서 전술한 바와 같은 문제가 발생하게 된 것이다.

그에 반하여, 본 발명은 도 4 및 도 5에서 알 수 있듯이, 스위칭 박막 트랜지스터의 제1 드레인 전극(450a)과 구동 박막 트랜지스터의 제2 게이트 전극(200b)을 전기적으로 연결하기 위해서, 종래와 같이 상기 제1 드레인 전극(450a)과 상기 제2 게이트 전극(200b) 각각에 연결되는 별도의 콘택 전극을 이용하지 않고, 상기 제2 게이트 전극(200b) 상부의 절연막(250)에 제1 콘택홀(253)을 형성한 후 상기 제1 드레인 전극(450a)을 상기 제1 콘택홀(253)을 통해 상기 제2 게이트 전극(200b)과 직접 연결하는 방법을 채택하였다. 따라서, 스위칭 박막 트랜지스터의 제1 드레인 전극(450a)과 구동 박막 트랜지스터의 제2 게이트 전극(200b)을 전기적으로 연결하기 위해서 하나의 콘택홀 만을 형성하기 때문에 콘택홀 영역에서 과식각이 발생할 여지가 차단된다.

또한, 본 발명은 상기 제2 게이트 전극(200b)을 노출하기 위해서 제1 콘택홀(253)을 형성하는 공정과 게이트 패드(203)를 노출하기 위해서 제2 콘택홀(256)을 형성하는 공정을 동시에 수행함과 같이 복수 개의 콘택홀을 동시에 형성한다 하더라도, 양자 사이에 식각되는 대상이 모두 제1 절연막(250)으로 동일하기 때문에, 특정 콘택홀 영역에서 과식각이 발생할 여지가 차단된다.

또한, 본 발명은 상기 제1 콘택홀(253) 및 제2 콘택홀(256)을 동시에 형성하하는 것과 별개로, 제3 콘택홀(510), 제4 콘택홀(530) 및 제5 콘택홀(550)을 동시에 형성하게 되는데, 이 경우에도 식각되는 대상이 모두 제2 절연막(500)으로 동일하기 때문에, 특정 콘택홀 영역에서 과식각이 발생할 여지가 차단된다.

이와 같이 본 발명은 동시에 형성하는 콘택홀들이 모두 동일한 층을 식각하여 형성될 수 있도록 설계함으로써, 특정 콘택홀 영역에서 과식각이 발생하는 것이 근본적으로 차단되고, 그에 따라 종래와 같은 역 테이퍼진 형태로 콘택홀이 형성되는 문제 및 콘택홀 형성시 전극층까지 식각되는 문제가 해결된다. 이와 같은 본 발명의 특징은 후술하는 유기 발광소자의 제조방법을 참고하면 보다 용이하게 이해할 수 있을 것이다.

유기 발광소자의 제조방법

도 6a 내지 도 6g는 본 발명의 일 실시예에 따른 유기 발광소자의 제조공정을 보여주는 공정 단면도로서, 이는 도 4 및 도 5에 도시한 하나의 화소를 제조하는 공정을 보여주는 단면도이다. 따라서, 동일한 구성에 대해서는 동일한 도면부호를 부여하였고, 각각의 구성들의 재료 등에 대한 구체적인 설명은 생략하기로 한다.

우선, 도 6a에서 알 수 있듯이, 기판(100) 상에 게이트 패드(203), 제1 게이트 전극(200a), 및 제2 게이트 전극(200b)을 형성한다.

상기 게이트 패드(203)는 게이트 패드부에 형성하고, 상기 제1 게이트 전극(200a)은 스위칭 박막 트랜지스터부에 형성하고, 상기 제2 게이트 전극(200b)은 구동 박막 트랜지스터부에 형성한다.

다만, 상기 게이트 패드(203), 제1 게이트 전극(200a) 및 제2 게이트 전극(200b)이 형성하기 전에, 상기 기판(100) 상에 버퍼층을 추가로 형성할 수도 있다.

상기 게이트 패드(203), 제1 게이트 전극(200a), 및 제2 게이트 전극(200b)은 상기 기판(100) 상에 소정 금속물질을 적층하고, 포토 레지스트(PR)를 도포하고 노광 및 현상하여 마스크 패턴을 형성하고, 상기 마스크 패턴을 이용하여 상기 금속물질의 소정 영역을 식각한 후, 상기 마스크 패턴을 제거하는 소위 포토리소그라피(Photolithography) 공정을 통해 패턴 형성할 수 있다.

다만, 반드시 그에 한정되는 것은 아니고, 금속물질의 페이스트를 이용하여 스크린 프린팅(screen printing), 잉크젯 프린팅(inkjet printing), 그라비아 프린팅(gravure printing), 그라비아 오프셋 프린팅(gravure offset printing), 리버스 오프셋 프린팅(reverse offset printing, 플렉소 프린팅(flexo printing), 또는 마이크로 콘택 프린팅(microcontact printing)과 같은 인쇄 공정으로 상기 게이트 패드(203), 제1 게이트 전극(200a), 및 제2 게이트 전극(200b)을 직접 패턴 형성할 수도 있다.

이하에서 설명하는 각각의 구성에 대한 패턴 형성 공정도 구성 재료에 따라 포토리소그라피 공정을 이용하거나 또는 인쇄 공정을 이용하여 수행할 수 있으며, 그에 대한 반복 설명은 생략하기로 한다.

다음, 도 6b에서 알 수 있듯이, 상기 기판(100) 전면에 제1 절연막(250)을 형성하고, 이어서, 상기 제1 절연막(250) 상에 제1 반도체층(300a) 및 제2 반도체층(300b)을 형성한다.

상기 제1 반도체층(300a)은 상기 제1 게이트 전극(200a) 위에서 패턴 형성하고, 상기 제2 반도체층(300b)은 상기 제2 게이트 전극(200b) 위에서 패턴 형성한다.

다음, 도 6c에서 알 수 있듯이, 상기 제1 절연막(250)에 제1 콘택홀(253) 및 제2 콘택홀(256)을 형성한다.

상기 제1 콘택홀(253)은 상기 제2 게이트 전극(200b)이 노출되도록 상기 제1 절연막(250)의 소정 영역을 식각하여 형성하고, 상기 제2 콘택홀(256)은 상기 게이트 패드(203)가 노출되도록 상기 제1 절연막(250)의 소정 영역을 식각하여 형성한 다.

여기서, 상기 제1 콘택홀(253) 및 제2 콘택홀(256)은 모두 동일한 제1 절연막(250)의 구성물질을 제거하여 형성하기 때문에, 식각공정 시 특정 콘택홀 영역에서 과식각이 발생하지 않게 되어, 특정 콘택홀이 테이퍼진 형태로 형성되거나 그 하부에서 노출되는 상기 제2 게이트 전극(200b) 및 게이트 패드(203)가 함께 식각되지 않도록 조절할 수 있다.　

다음, 도 6d에서 알 수 있듯이, 상기 기판(100) 상에 접속 전극(410), 데이터 패드(403), 제1 소스 전극(400a)과 제1 드레인 전극(450a), 및 제2 소스 전극(400b)과 제2 드레인 전극(450b)을 형성한다.

상기 접속 전극(410)은 상기 제2 콘택홀(256)을 통해 상기 게이트 패드(203)와 연결되도록 패턴 형성한다.

상기 제1 소스 전극(400a)과 제1 드레인 전극(450a)은 상기 제1 반도체층(300a) 상에 소정 간격으로 이격되도록 패턴 형성하고, 상기 제2 소스 전극(400b)과 제2 드레인 전극(450b)은 상기 제2 반도체층(300b) 상에 소정 간격으로 이격되도록 패턴 형성한다. 특히, 상기 제1 드레인 전극(450a)은 상기 제1 콘택홀(253)을 통해서 상기 제2 게이트 전극(200b)과 직접 연결되도록 패턴 형성한다.

이와 같은, 상기 접속 전극(410), 데이터 패드(403), 제1 소스 전극(400a)과 제1 드레인 전극(450a), 및 제2 소스 전극(400b)과 제2 드레인 전극(450b)은 동일한 재료를 이용하여 동일한 패턴 공정을 통해 동시에 형성할 수 있다.

다음, 도 6e에서 알 수 있듯이, 상기 기판(100)의 전면에 제2 절연막(500)을 형성한다.

상기 제2 절연막(500)을 형성하는 공정은 보호막(501)을 먼저 형성하고, 상기 보호막(501) 상에 평탄화막(503)을 형성하는 공정으로 이루어질 수 있으나, 상기 평탄화막(503)을 생략할 수도 있음은 전술한 바와 같다.

상기 제2 절연막(500)은 상기 기판(100) 전면에 소정 물질을 적층한 후 적층된 물질의 소정 영역을 식각공정을 통해 제거함으로써 제3 콘택홀(510), 제4 콘택홀(530) 및 제5 콘택홀(550)을 구비하도록 형성한다. 따라서, 상기 제3 콘택홀(510)을 통해 상기 접속 전극(410)이 노출되고, 상기 제4 콘택홀(530)을 통해 상기 데이터 패드(403)가 노출되고, 상기 제5 콘택홀(530)을 통해 상기 제2 드레인 전극(450b)이 노출되게 된다.

여기서, 상기 제3 콘택홀(510), 제4 콘택홀(530) 및 제5 콘택홀(550)은 모두 동일한 제2 절연막(500)의 구성물질을 제거하여 형성하기 때문에 특정 콘택홀 영역에서 과식각이 발생하지 않게 되어, 특정 콘택홀이 테이퍼진 형태로 형성되거나 그 하부에서 노출되는 상기 접속 전극(410), 데이터 패드(403) 및 제2 드레인 전극(450b)이 함께 식각되지 않도록 조절할 수 있다.

다음, 도 6f에서 알 수 있듯이, 상기 기판(100) 상에, 게이트 패드 전극(630), 데이터 패드 전극(650), 및 제1 전극(600)을 형성한다.

상기 게이트 패드 전극(630)은 상기 제3 콘택홀(510)을 통해 상기 접속 전극(410)과 연결되도록 형성하는데, 이에 의해, 상기 게이트 패드 전극(630)은 상기 접속 전극(410)을 매개로 하여 상기 게이트 패드(203)와 전기적으로 연결된다.

상기 데이터 패드 전극(650)은 상기 제4 콘택홀(530)을 통해 상기 데이터 패드(403)와 직접 연결되도록 형성한다.

상기 제1 전극(600)은 상기 제5 콘택홀(550)을 통해 상기 구동 박막 트랜지스터부의 제2 드레인 전극(450b)과 연결되도록 형성한다.

이와 같은, 상기 게이트 패드 전극(630), 데이터 패드 전극(650), 및 제1 전극(600)은 동일한 재료를 이용하여 동일한 패턴 공정을 통해 동시에 형성할 수 있다.

다음, 도 6g에서 알 수 있듯이, 상기 제1 전극(600) 상에 개구부를 구비한 소정 패턴의 뱅크층(700)을 형성하고, 상기 뱅크층(700)의 개구부 내에 발광층(800)을 형성하고, 상기 발광층(800) 위에 제2 전극(900)을 형성한다.

한편, 도시하지는 않았지만, 상기 제2 전극(900) 상에 유기 발광소자 내에 수분이 침투하는 것을 방지하기 위한 수분 침투 방지막을 추가로 형성하고, 밀봉재를 통해 밀봉하는 공정을 추가로 수행할 수 있다.

도 1은 일반적인 유기 발광소자의 하나의 화소 구조를 나타내는 회로도.

도 2는 종래의 유기 발광소자의 기본 화소 구조의 개략적인 단면도.

도 3a 내지 도 3c는 종래의 유기 발광소자의 제조공정을 도시한 개략적인 공정 단면도.

도 4는 본 발명의 일 실시예에 따른 유기 발광소자의 하나의 화소 구조를 보여주는 평면도.

도 5는 본 발명의 일 실시예에 따른 유기 발광소자의 하나의 화소 구조를 보여주는 단면도.

도 6a 내지 도 6g는 본 발명의 일 실시예에 따른 유기 발광소자의 제조공정을 보여주는 공정 단면도.

<도면의 주요부 구성에 대한 부호의 설명>

100: 기판 200a, 200b: 제1, 제2 게이트 전극

250: 제1 절연막 253, 256: 제1, 제2 콘택홀

300a, 300b: 제1, 제2 반도체층 400a, 400b: 제1, 제2 소스 전극

450a, 450b: 제1, 제2 드레인 전극 500: 제2 절연막

510, 530, 550: 제3, 제4, 제5 콘택홀 600: 제1 전극

630: 게이트 패드 전극 650: 데이터 패드 전극

Claims

기판;

상기 기판 위에 배치되며, 제1 게이트 전극, 제1 반도체층, 제1 소스 전극 및 제1 드레인 전극을 포함하여 이루어진 스위칭 박막 트랜지스터;

상기 스위칭 박막 트랜지스터와 전기적으로 연결되며, 제2 게이트 전극, 제2 반도체층, 제2 소스 전극 및 제2 드레인 전극을 포함하여 이루어진 구동 박막 트랜지스터;

상기 제2 게이트 전극 상에 배치되는 제1 절연막; 및

상기 구동 박막 트랜지스터와 전기적으로 연결되며, 제1 전극, 발광층 및 제2 전극을 포함하여 이루어진 유기 발광 다이오드를 포함하여 이루어지며,

상기 제1 절연막은 상기 제2 게이트 전극의 소정 영역이 노출되도록 제1 콘택홀을 구비하고, 상기 제1 드레인 전극은 상기 제1 콘택홀까지 연장되어 상기 제1 콘택홀을 통해 상기 제2 게이트 전극과 직접 연결된 유기 발광소자.
삭제
제1항에 있어서,

상기 제1 게이트 전극과 연결되는 게이트 라인의 말단에는 게이트 패드가 배치되어 있고, 상기 게이트 패드 위에는 상기 제1 절연막이 배치되어 있고, 상기 제1 절연막은 상기 게이트 패드의 소정 영역이 노출되도록 제2 콘택홀을 구비하고, 상기 제2 콘택홀을 통해 상기 게이트 패드와 연결되는 접속 전극이 상기 제1 절연막 위에 배치된 유기 발광소자.
제3항에 있어서,

상기 접속 전극, 상기 제1 소스 전극, 상기 제1 드레인 전극, 상기 제2 소스 전극, 및 상기 제2 드레인 전극은 서로 동일한 물질로 이루어진 유기 발광소자.
제3항에 있어서,

상기 접속 전극 위에 제2 절연막이 배치되어 있고, 상기 제2 절연막은 상기 접속 전극이 노출되도록 제3 콘택홀을 구비하고, 상기 제3 콘택홀을 통해 상기 접속 전극과 연결되는 게이트 패드 전극이 상기 제2 절연막 위에 배치된 유기 발광소자.
제1항에 있어서,

상기 제1 소스 전극과 연결되는 데이터 라인의 말단에는 데이터 패드가 배치되어 있고, 상기 데이터 패드 위에는 제2 절연막이 배치되어 있고, 상기 제2 절연막은 상기 데이터 패드의 소정 영역이 노출되도록 제4 콘택홀을 구비하고, 상기 제4 콘택홀을 통해 상기 데이터 패드와 연결되는 데이터 패드 전극이 상기 제2 절연막 위에 배치된 유기 발광소자.
제1항에 있어서,

상기 제2 드레인 전극 위에는 제2 절연막이 배치되어 있고, 상기 제2 절연막은 상기 제2 드레인 전극의 소정 영역이 노출되도록 제5 콘택홀을 구비하고, 상기 유기 발광 다이오드의 제1 전극은 상기 제5 콘택홀을 통해 상기 제2 드레인 전극과 연결되도록 연장되어 있는 유기 발광소자.
제5항 내지 제7항 중 어느 한 항에 있어서,

상기 제2 절연막은 보호막 및 상기 보호막 상에 배치된 평탄화막으로 이루어진 유기 발광소자.
기판 위에서 제1 방향으로 배열된 게이트 라인 및 상기 게이트 라인의 일단에 배치된 게이트 패드;

상기 게이트 패드와 전기적으로 연결되는 게이트 패드 전극;

상기 기판 위에서 상기 제1 방향과 교차된 제2 방향으로 배열된 데이터 라인 및 상기 데이터 라인의 일단에 배치된 데이터 패드;

상기 데이터 패드와 전기적으로 연결되는 데이터 패드 전극;

상기 기판 위에서 상기 데이터 라인과 소정 간격으로 이격된 전원 라인;

상기 게이트 라인과 연결된 제1 게이트 전극, 제1 반도체층, 상기 데이터 라인과 연결된 제1 소스 전극, 및 상기 제1 소스 전극과 이격된 제1 드레인 전극을 포함하는 스위칭 박막 트랜지스터;

상기 스위칭 박막 트랜지스터의 제1 드레인 전극과 직접 연결된 제2 게이트 전극, 제2 반도체층, 제2 소스 전극 및 제2 드레인 전극을 포함하는 구동 박막 트랜지스터; 및

상기 구동 박막 트랜지스터의 제2 드레인 전극과 연결된 제1 전극, 발광층, 및 제2 전극을 포함하는 유기 발광 다이오드를 포함하고,

상기 게이트 패드 전극은 접속 전극을 통해 상기 게이트 패드와 연결되어 있고, 상기 데이터 패드 전극은 상기 데이터 패드와 직접 연결되어 있는 유기 발광소자.
삭제
제9항에 있어서,

상기 제1 드레인 전극은 제1 절연막에 구비된 제1 콘택홀을 통해 상기 제2 게이트 전극과 직접 연결되고, 상기 접속 전극은 상기 제1 절연막에 구비된 제2 콘택홀을 통해 상기 게이트 패드와 직접 연결된 유기 발광소자.
제9항에 있어서,

상기 게이트 패드 전극은 제2 절연막에 구비된 제3 콘택홀을 통해 상기 접속 전극과 직접 연결되고, 상기 데이터 패드 전극은 상기 제2 절연막에 구비된 제4 콘택홀을 통해 상기 데이터 패드와 직접 연결되고, 상기 제1 전극은 상기 제2 절연막에 구비된 제5 콘택홀을 통해 상기 제2 드레인 전극과 직접 연결된 유기 발광소자.
제9항에 있어서,

상기 접속 전극, 상기 제1 소스 전극, 상기 제1 드레인 전극, 상기 제2 소스 전극, 및 상기 제2 드레인 전극은 서로 동일한 물질로 이루어진 유기 발광소자.
제9항에 있어서,

상기 게이트 패드 전극, 상기 데이터 패드 전극, 및 상기 제1 전극은 서로 동일한 물질로 이루어진 유기 발광소자.
제9항에 있어서,

상기 전원 라인은 상기 구동 박막 트랜지스터의 제2 소스 전극을 구성하는 유기 발광소자.
기판 위에 제1 게이트 전극 및 제2 게이트 전극을 형성하고, 그 위에 제1 절연막을 형성한 후, 그 위에 제1 반도체층 및 제2 반도체층을 형성하는 공정;

상기 제2 게이트 전극의 소정 영역이 노출되도록 상기 제1 절연막의 소정영역에 제1 콘택홀을 형성하는 공정;

상기 제1 반도체층 상에 제1 소스 전극 및 제1 드레인 전극을 형성함과 더불어 상기 제2 반도체층 상에 제2 소스 전극 및 제2 드레인 전극을 형성하되, 상기 제1 드레인 전극을 상기 제1 콘택홀까지 연장하여 상기 제1 콘택홀을 통해 상기 제2 게이트 전극과 직접 연결되도록 형성하는 공정; 및

상기 제2 드레인 전극과 연결되는 제1 전극, 상기 제1 전극 상에 차례로 형성되는 발광층 및 제2 전극을 포함하는 유기 발광 다이오드를 형성하는 공정을 포함하는 유기 발광소자의 제조방법.
제16항에 있어서,

상기 제1 게이트 전극을 형성하는 공정 시에, 상기 제1 게이트 전극과 연결되는 게이트 라인 및 게이트 패드를 형성하는 공정을 추가로 수행하고,

상기 제1 소스 전극을 형성하는 공정 시에, 상기 제1 소스 전극과 연결되는 데이터 라인 및 데이터 패드를 형성하는 공정을 추가로 수행하는 유기 발광소자의 제조방법.
제17항에 있어서,

상기 제1 콘택홀을 형성하는 공정 시에, 상기 게이트 패드의 소정 영역이 노출되도록 상기 제1 절연막의 소정 영역에 제2 콘택홀을 형성하는 공정을 추가로 수행하는 유기 발광소자의 제조방법.
제18항에 있어서,

상기 제1 소스 전극을 형성하는 공정 시에, 상기 제2 콘택홀을 통해 상기 게이트 패드와 연결되는 접속 전극을 형성하는 공정을 추가로 수행하는 유기 발광소자의 제조방법.
제17항에 있어서,

상기 제1 소스 전극을 형성하는 공정 이후에,

상기 기판 전면에 제2 절연막을 형성하는 공정; 및

상기 제2 절연막의 소정 영역에, 제3 콘택홀, 제4 콘택홀, 및 제5 콘택홀을 형성하는 공정을 수행하는 유기 발광소자의 제조방법.
제20항에 있어서,

상기 제3 콘택홀, 제4 콘택홀 및 제5 콘택홀을 형성하는 공정은 동시에 수행하는 유기 발광소자의 제조방법.
제20항에 있어서,

상기 제3 콘택홀, 제4 콘택홀 및 제5 콘택홀을 형성하는 공정 이후에,

상기 제3 콘택홀을 통해 상기 게이트 패드와 전기적으로 연결되는 게이트 패드 전극을 형성하는 공정, 상기 제4 콘택홀을 통해 상기 데이터 패드와 연결되는 데이터 패드 전극을 형성하는 공정, 및 상기 제5 콘택홀을 통해 상기 제2 드레인 전극과 연결되는 상기 제1 전극을 형성하는 공정을 수행하는 유기 발광소자의 제조방법.
제22항에 있어서,

상기 게이트 패드 전극을 형성하는 공정, 상기 데이터 패드 전극을 형성하는 공정, 및 상기 제1 전극을 형성하는 공정은 동시에 수행하는 유기 발광소자의 제조방법.