KR101697961B1

KR101697961B1 - Semiconductor light emitting device and method of manufacturing the same

Info

Publication number: KR101697961B1
Application number: KR1020150032927A
Authority: KR
Inventors: 김종원; 박기만
Original assignee: 주식회사 세미콘라이트
Priority date: 2015-03-10
Filing date: 2015-03-10
Publication date: 2017-01-20
Anticipated expiration: 2035-03-10
Also published as: KR20160110632A

Abstract

본 개시는 복수의 반도체 발광칩이 형성된 웨이퍼를 반도체 발광칩별로 절단하여 형성되는 반도체 발광소자에 있어서, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 구비하며, 성장 기판을 이용하여 성장되는 복수의 반도체층; 복수의 반도체층의 측면과 떨어져 형성된 벽; 복수의 반도체층, 복수의 반도체층과 벽 사이, 및 벽을 덮도록 형성되며, 활성층으로부터의 빛을 반사하는 절연성 반사막;으로서, 복수의 반도체층의 측면에서의 형상에 비해 형상이 더 불균일한 불균일부(irregular portion)를 벽의 주변에서 가지는 절연성 반사막; 그리고 절연성 반사막 위에 구비되며, 복수의 반도체층과 전기적으로 연결되는 적어도 하나의 전극;을 포함하며, 불균일부는 반도체 발광칩별로 절단시 절연성 반사막에 발생된 크랙이 복수의 반도체층 측으로 전파되는 것을 차단하는 것을 특징으로 하는 반도체 발광소자 및 이의 제조방법에 관한 것이다.The present disclosure relates to a semiconductor light emitting device formed by cutting a wafer on which a plurality of semiconductor light emitting chips are formed by semiconductor light emitting chips, the semiconductor light emitting device comprising: a first semiconductor layer having a first conductivity; a second semiconductor layer having a second conductivity different from the first conductivity; A plurality of semiconductor layers interposed between the first semiconductor layer and the second semiconductor layer and having an active layer for generating light through recombination of electrons and holes, the plurality of semiconductor layers being grown using a growth substrate; A wall formed apart from a side surface of the plurality of semiconductor layers; An insulating reflecting film formed so as to cover a plurality of semiconductor layers, a plurality of semiconductor layers and walls, and a wall, and reflecting light from the active layer, the insulating reflecting film comprising a plurality of semiconductor layers, An insulating reflective film having an irregular portion at the periphery of the wall; And at least one electrode provided on the insulating reflection film and electrically connected to the plurality of semiconductor layers, wherein the nonuniform portion prevents cracks generated in the insulating reflection film from being propagated toward the plurality of semiconductor layers when the semiconductor light emitting chip is cut And a method of manufacturing the same.

Description

Technical Field [0001] The present invention relates to a semiconductor light emitting device, and a method of manufacturing the same,

본 개시(Disclosure)는 전체적으로 반도체 발광소자 및 이의 제조방법에 관한 것으로, 특히 손상이 감소된 반도체 발광소자 및 이의 제조방법에 관한 것이다.The present disclosure relates generally to a semiconductor light emitting device and a manufacturing method thereof, and more particularly to a semiconductor light emitting device with reduced damage and a method of manufacturing the same.

여기서, 반도체 발광소자는 전자와 정공의 재결합을 통해 빛을 생성하는 반도체 광소자를 의미하며, 3족 질화물 반도체 발광소자를 예로 들 수 있다. 3족 질화물 반도체는 Al(x)Ga(y)In(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 된 화합물로 이루어진다. 이외에도 적색 발광에 사용되는 GaAs계 반도체 발광소자 등을 예로 들 수 있다.Here, the semiconductor light emitting element means a semiconductor light emitting element that generates light through recombination of electrons and holes, for example, a group III nitride semiconductor light emitting element. The Group III nitride semiconductor is made of a compound of Al (x) Ga (y) In (1-x-y) N (0? X? 1, 0? Y? 1, 0? X + y? A GaAs-based semiconductor light-emitting element used for red light emission, and the like.

여기서는, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides background information related to the present disclosure which is not necessarily prior art).Herein, the background art relating to the present disclosure is provided, and these are not necessarily meant to be known arts.

도 1은 종래의 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면으로서, 3족 질화물 반도체 발광소자는 기판(10; 예; 사파이어 기판), 기판(10) 위에 성장되는 버퍼층(20), 버퍼층(20) 위에 성장되는 n형 3족 질화물 반도체층(30), n형 3족 질화물 반도체층(30) 위에 성장되는 활성층(40), 활성층(40) 위에 성장되는 p형 3족 질화물 반도체층(50), p형 3족 질화물 반도체층(50) 위에 형성되는 전류확산 전도막(60), 전류확산 전도막(60) 위에 형성되는 p측 본딩 패드(70), p형 3족 질화물 반도체층(50)과 활성층(40)이 메사 식각되어 노출된 n형 3족 질화물 반도체층(30) 위에 형성되는 n측 본딩 패드(80), 그리고 보호막(90)을 포함한다.1, a group III nitride semiconductor light-emitting device includes a substrate 10 (e.g., a sapphire substrate), a buffer layer 20 grown on the substrate 10, a buffer layer An active layer 40 grown on the n-type III-nitride semiconductor layer 30, a p-type III-nitride semiconductor layer 50 grown on the active layer 40, ), a current diffusion film 60 formed on the p-type III nitride semiconductor layer 50, a p-side bonding pad 70 formed on the current diffusion film 60, a p-type III nitride semiconductor layer 50 And an n-side bonding pad 80 formed on the n-type III-nitride semiconductor layer 30 exposed by mesa etching with the active layer 40, and a passivation layer 90.

도 2는 미국 등록특허공보 제7,262,436호에 개시된 반도체 발광소자의 일 예를 나타내는 도면으로서, 반도체 발광소자는 기판(100), 기판(100) 위에 성장되는 위에 성장되는 n형 반도체층(300), n형 반도체층(300) 위에 성장되는 활성층(400), 활성층(400) 위에 성장되는 p형 반도체층(500), p형 반도체층(500) 위에 형성되는 반사막으로 기능하는 전극(901,902,903) 그리고 식각되어 노출된 n형 반도체층(300) 위에 형성되는 n측 본딩 패드(800)를 포함한다.2 illustrates an example of a semiconductor light emitting device disclosed in U.S. Patent No. 7,262,436. The semiconductor light emitting device includes a substrate 100, an n-type semiconductor layer 300 grown on the substrate 100, an active layer 400 grown on the n-type semiconductor layer 300, a p-type semiconductor layer 500 grown on the active layer 400, electrodes 901, 902 and 903 functioning as reflective films formed on the p-type semiconductor layer 500, And an n-side bonding pad 800 formed on the exposed n-type semiconductor layer 300.

이러한 구조의 칩, 즉 기판(100)의 일 측에 전극(901,902,903) 및 전극(800) 모두가 형성되어 있고, 전극(901,902,903)이 반사막으로 기능하는 형태의 칩을 플립칩(filp chip)이라 한다. 전극(901,902,903)은 반사율이 높은 전극(901; 예: Ag), 본딩을 위한 전극(903; 예: Au) 그리고 전극(901) 물질과 전극(903) 물질 사이의 확산을 방지하는 전극(902; 예: Ni)으로 이루어진다. 이러한 금속 반사막 구조는 반사율이 높고, 전류 확산에 이점을 가지지만, 금속에 의한 빛 흡수라는 단점을 가진다.A chip having such a structure, that is, a chip in which both the electrodes 901, 902, 903 and the electrode 800 are formed on one side of the substrate 100 and the electrodes 901, 902, 903 function as a reflection film is called a flip chip . Electrodes 901,902 and 903 may be formed of a highly reflective electrode 901 (e.g., Ag), an electrode 903 (e.g., Au) for bonding, and an electrode 902 (not shown) to prevent diffusion between the electrode 901 material and the electrode 903 material. For example, Ni). Such a metal reflection film structure has a high reflectance and an advantage of current diffusion, but has a disadvantage of light absorption by a metal.

도 3은 절연성 반사막을 구비하는 플립칩의 분리시의 크랙의 발생의 일 예를 나타내는 도면으로서, 절연성 반사막(91)을 반사막으로 채택함으로써 상기 금속 반사막을 구비하는 플립칩에 비하여 광 흡수를 감소하였다. 그러나 성장 기판(100)이나 복수의 반도체층(300,400,500)은 결정성을 가져서 스크라이빙 및 브레이킹 공정에 의해 잘 절단되는 반면, 도 3에 제시된 바와 같이, 절연성 반사막(91)은 유전체를 주로 포함하여 칩의 분리 공정시 가장 자리의 절연성 반사막(91)에 크랙(CR21)이 발생하곤 한다. 또한, 이러한 크랙(CR21)이 반도체 발광소자의 내측, 즉 발광면 측으로 전파되는 불량이 발생하는 경우가 있다. 이로 인해 외관불량을 야기하고 이에 따라 수율저하를 초래하는 문제가 있었다.3 is a diagram showing an example of occurrence of a crack at the time of separation of a flip chip having an insulating reflective film. When the insulating reflective film 91 is used as a reflective film, light absorption is reduced as compared with a flip chip having the metal reflective film . However, the growth substrate 100 and the plurality of semiconductor layers 300, 400 and 500 have crystallinity and are well cut by the scribing and braking process. On the other hand, as shown in FIG. 3, the insulating reflection film 91 mainly includes a dielectric A crack CR21 is often generated in the insulating reflective film 91 at the edge of the chip during the chip separation process. In addition, there is a case where such a crack CR21 is propagated to the inside of the semiconductor light emitting element, that is, to the light emitting surface side. This causes appearance defects and consequently deteriorates the yield.

이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.This will be described later in the Specification for Implementation of the Invention.

여기서는, 본 개시의 전체적인 요약(Summary)이 제공되며, 이것이 본 개시의 외연을 제한하는 것으로 이해되어서는 아니된다(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).SUMMARY OF THE INVENTION Herein, a general summary of the present disclosure is provided, which should not be construed as limiting the scope of the present disclosure. of its features).

본 개시에 따른 일 태양에 의하면(According to one aspect of the present disclosure), 복수의 반도체 발광칩이 형성된 웨이퍼를 반도체 발광칩별로 절단하여 형성되는 반도체 발광소자에 있어서, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 구비하며, 성장 기판을 이용하여 성장되는 복수의 반도체층; 복수의 반도체층의 측면과 떨어져 형성된 벽; 복수의 반도체층, 복수의 반도체층과 벽 사이, 및 벽을 덮도록 형성되며, 활성층으로부터의 빛을 반사하는 절연성 반사막;으로서, 복수의 반도체층의 측면에서의 형상에 비해 형상이 더 불균일한 불균일부(irregular portion)를 벽의 주변에서 가지는 절연성 반사막; 그리고 절연성 반사막 위에 구비되며, 복수의 반도체층과 전기적으로 연결되는 적어도 하나의 전극;을 포함하며, 불균일부는 반도체 발광칩별로 절단시 절연성 반사막에 발생된 크랙이 복수의 반도체층 측으로 전파되는 것을 차단하는 것을 특징으로 하는 반도체 발광소자가 제공된다.According to one aspect of the present disclosure, there is provided a semiconductor light emitting device formed by cutting a wafer having a plurality of semiconductor light emitting chips formed thereon by semiconductor light emitting chips, A second semiconductor layer having a first conductivity and a second conductivity different from the first conductivity, an active layer interposed between the first and second semiconductor layers and generating light through recombination of electrons and holes, A plurality of semiconductor layers grown by epitaxial growth; A wall formed apart from a side surface of the plurality of semiconductor layers; An insulating reflecting film formed so as to cover a plurality of semiconductor layers, a plurality of semiconductor layers and walls, and a wall, and reflecting light from the active layer, the insulating reflecting film comprising a plurality of semiconductor layers, An insulating reflective film having an irregular portion at the periphery of the wall; And at least one electrode provided on the insulating reflection film and electrically connected to the plurality of semiconductor layers, wherein the nonuniform portion prevents cracks generated in the insulating reflection film from being propagated toward the plurality of semiconductor layers when the semiconductor light emitting chip is cut A semiconductor light emitting device is provided.

본 개시에 따른 다른 하나의 태양에 의하면(According to another aspect of the present disclosure), 복수의 반도체 발광칩이 형성된 웨이퍼를 반도체 발광칩별로 절단하여 형성되는 반도체 발광소자의 제조방법에 있어서, 성장 기판 위에 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 구비하는 복수의 반도체층을 형성하는 단계; 복수의 반도체층의 일부를 제거하여 복수의 반도체 발광칩 영역과 각 반도체 발광칩 영역 주변의 벽을 구획하는 단계; 각 반도체 발광칩 영역, 각 반도체 발광칩 영역과 벽 사이, 및 벽을 덮도록 형성되며, 활성층으로부터의 빛을 반사하는 절연성 반사막을 형성하는 단계;로서, 각 반도체 발광칩 영역의 복수의 반도체층의 측면에서의 형상에 비해 형상이 더 불균일한 불균일부(irregular portion)를 벽의 주변에서 가지는 절연성 반사막을 형성하는 단계; 각 반도체 발광칩 영역의 절연성 반사막 위에 구비되며, 복수의 반도체층과 전기적으로 연결되는 적어도 하나의 전극을 형성하는 단계; 그리고 복수의 반도체 발광칩 사이를 절단하는 단계;로서, 크랙이 각 반도체 발광칩 의 절연성 반사막 측으로 전파되는 것이 불균일부에 의해 차단되도록 복수의 반도체 발광칩 사이를 절단하는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자의 제조방법이 제공된다.According to another aspect of the present disclosure, there is provided a method of manufacturing a semiconductor light emitting device formed by cutting a wafer on which a plurality of semiconductor light emitting chips are formed by semiconductor light emitting chips, A first semiconductor layer having a first conductivity, a second semiconductor layer having a second conductivity different from the first conductivity, an active layer disposed between the first semiconductor layer and the second semiconductor layer and generating light through recombination of electrons and holes, Forming a plurality of semiconductor layers on the semiconductor substrate; Dividing a plurality of semiconductor light emitting chip areas and a wall around each semiconductor light emitting chip area by removing a part of the plurality of semiconductor layers; Forming an insulating reflection film that covers each semiconductor light emitting chip region, each semiconductor light emitting chip region and a wall, and a wall, and that reflects light from the active layer, the method comprising: forming a plurality of semiconductor layers Forming an insulating reflective film having an irregular portion at a periphery of the wall, the shape being more uneven than the shape at the side; Forming at least one electrode on the insulating reflection film of each semiconductor light emitting chip region and electrically connected to the plurality of semiconductor layers; And cutting the plurality of semiconductor light emitting chips so that a crack is propagated to the insulating reflection film side of each semiconductor light emitting chip by the nonuniform portion, A light emitting layer, and a light emitting layer.

도 1은 종래의 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면,
도 2는 미국 등록특허공보 제7,262,436호에 개시된 반도체 발광소자의 일 예를 나타내는 도면,
도 3은 절연성 반사막을 구비하는 플립칩의 분리시의 크랙의 발생의 일 예를 나타내는 도면,
도 4 내지 도 6은 본 개시에 따른 반도체 발광소자의 제조방법의 일 예를 나타내는 도면들,
도 7 및 도 8은 본 개시에 따른 반도체 발광소자의 일 예를 설명하기 위한 도면들,
도 9는 본 개시에 따른 반도체 발광소자 및 이의 제조방법의 다른 예를 설명하기 위한 도면,
도 10은 본 개시에 따른 반도체 발광소자 및 이의 제조방법의 또 다른 예를 설명하기 위한 도면,
도 11은 본 개시에 따른 반도체 발광소자 및 이의 제조방법의 또 다른 예를 설명하기 위한 도면,
도 12는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면.FIG. 1 is a view showing an example of a conventional Group III nitride semiconductor light emitting device,
2 is a view showing an example of a semiconductor light emitting device disclosed in U.S. Patent No. 7,262,436,
3 is a view showing an example of occurrence of a crack at the time of separation of a flip chip having an insulating reflective film,
FIGS. 4 to 6 are views showing an example of a method of manufacturing a semiconductor light emitting device according to the present disclosure,
7 and 8 are views for explaining an example of a semiconductor light emitting device according to the present disclosure,
9 is a view for explaining another example of a semiconductor light emitting device according to the present disclosure and a method for manufacturing the same,
10 is a view for explaining another example of a semiconductor light emitting device according to the present disclosure and a method for manufacturing the same,
11 is a view for explaining another example of a semiconductor light emitting device according to the present disclosure and a method for manufacturing the same,
12 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure;

이하, 본 개시를 첨부된 도면을 참고로 하여 자세하게 설명한다(The present disclosure will now be described in detail with reference to the accompanying drawing(s)). The present disclosure will now be described in detail with reference to the accompanying drawings.

도 4 내지 도 6은 본 개시에 따른 반도체 발광소자의 제조방법의 일 예를 나타내는 도면들로서, 이하, 3족 질화물 반도체 발광소자가 예로 설명된다. 반도체 발광소자의 제조방법에서, 먼저, 도 4a와 같이 성장 기판(10) 위에 복수의 반도체층(30,40,50)이 형성된다. 복수의 반도체층(30,40,50)은 성장 기판(10) 위에 형성된 버퍼층(20), 제1 도전성을 가지는 제1 반도체층(30; 예: Si 도핑된 GaN), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50; 예: Mg 도핑된 GaN) 및 제1 반도체층(30)과 제2 반도체층(50) 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40; 예: InGaN/(In)GaN 다중양자우물구조)을 포함한다. 복수의 반도체층(30,40,50) 각각은 다층으로 이루어질 수 있고, 버퍼층(20)은 생략될 수 있다. FIGS. 4 to 6 are views showing an example of a method for manufacturing a semiconductor light emitting device according to the present disclosure. Hereinafter, a group III nitride semiconductor light emitting device will be described as an example. In the method of manufacturing a semiconductor light emitting device, first, a plurality of semiconductor layers 30, 40, and 50 are formed on a growth substrate 10 as shown in FIG. The plurality of semiconductor layers 30, 40 and 50 may include a buffer layer 20 formed on the growth substrate 10, a first semiconductor layer 30 having a first conductivity (e.g., Si-doped GaN) A second semiconductor layer 50 (e.g., Mg-doped GaN) having a conductivity of about 1 to 2 and a first semiconductor layer 30 and a second semiconductor layer 50, (E.g., InGaN / (In) GaN multiple quantum well structure). Each of the plurality of semiconductor layers 30, 40, and 50 may have a multi-layer structure, and the buffer layer 20 may be omitted.

이후, 도 4b 및 도 4c에 제시된 바와 같이, 복수의 반도체층(30,40,50)의 일부가 제거되어 복수의 반도체 발광칩 영역(104)과 각 반도체 발광칩 영역(104) 주변의 벽(37)이 구획된다. 본 예에서는 이 구획되는 과정에서 각 반도체 발광칩 영역(104)의 복수의 반도체층(30,40,50)의 측면(106)의 기울기와 벽(37)의 측면의 기울기가 서로 다르게 형성된다. 예를 들어, 도 4b에 제시된 바와 같이, 각 반도체 발광칩 영역(104)에 대응하는 제1 마스크(M1)와, 벽(37)에 대응하며 제1 마스크(M1)보다 식각선택비가 높은 제2 마스크(M2)가 복수의 반도체층(30,40,50) 위에 형성되고, 복수의 반도체층(30,40,50)이 식각된다. 예를 들어, 제1 마스크(M1)는 포토레지스트를 포함하며, 제2 마스크(M2)는 유전체, 및 금속 중 적어도 하나를 포함한다. SiO₂, SiN, Al₂O₃등이 유전체의 예가될 수 있고, Ni, Cr 등이 금속의 예가될 수 있다.4B and 4C, a part of the plurality of semiconductor layers 30, 40, 50 is removed to form a plurality of semiconductor light emitting chip regions 104 and walls (not shown) around each semiconductor light emitting chip region 104 37 are partitioned. In this embodiment, the tilts of the side surfaces 106 of the semiconductor layers 30, 40, and 50 and the side surfaces of the walls 37 of the semiconductor light emitting chip regions 104 are formed differently from each other. For example, as shown in FIG. 4B, a first mask M1 corresponding to each semiconductor light emitting chip region 104 and a second mask M1 corresponding to the wall 37 and having a higher etch selectivity than the first mask M1 A mask M2 is formed on the plurality of semiconductor layers 30, 40, and 50, and the plurality of semiconductor layers 30, 40, and 50 are etched. For example, the first mask M1 comprises a photoresist and the second mask M2 comprises at least one of a dielectric, and a metal. SiO ₂ , SiN, Al ₂ O _3, and the like can be examples of the dielectric, and Ni, Cr, and the like can be examples of the metal.

식각 공정의 결과, 도 4c에 제시된 바와 같이, 제1 마스크(M1)에 대응하여 각 반도체 발광칩 영역(104)의 측면(106)이 성장 기판(10)에 대해 기울어지게 경사면을 이루도록 형성된다. 제2 마스크(M2)에 대응하여 성장 기판(10)과 벽(37)의 측면이 이루는 각도가 성장 기판(10)과 각 반도체 발광칩(105)의 측면(106)이 이루는 각도보다 더 직각에 가깝도록 형성되며, 바람직하게는 직각으로 형성된다. 본 예에서는 2개의 벽(37)이 이웃한 반도체 발광칩 영역(104)들 사이에 형성된다. 도 4c에 제시된 바와 같이, 복수의 반도체층(30,40,50)이 식각되는 과정에서, 각 반도체 발광칩 영역(104)의 복수의 반도체층(30,40,50)에는 제1 반도체층(30)을 노출하는 개구(63)가 형성된다. 식각 공정 후, 포토레지스트로 이루어진 제1 마스크(M1)는 제거되며, 유전체나 금속으로 이루어진 제2 마스크(M2)는 잔류될 수 있다. 여기서 벽(37)은 제2 마스크(M2)에 아래에 남은 복수의 반도체층(30,40,50)과 잔류한 제2 마스크(M2)를 포함할 수 있다. 물론 제2 마스크(M2)도 제거될 수있지만, 제2 마스크(M2)가 잔류됨으로써 벽(37)으로 인한 높이차가 크게될 수 있으며, 이러한 높이차로 인해 후술될 불균일부(98)가 더 잘 형성될 수 있다. As a result of the etching process, the side surface 106 of each semiconductor light emitting chip region 104 is formed to be inclined so as to be inclined with respect to the growth substrate 10, corresponding to the first mask M1, as shown in FIG. 4C. The angle formed by the side surfaces of the growth substrate 10 and the wall 37 corresponding to the second mask M2 is more perpendicular to the angle formed by the growth substrate 10 and the side surfaces 106 of the respective semiconductor light emitting chips 105 And is preferably formed at a right angle. In this example, two walls 37 are formed between adjacent semiconductor light emitting chip regions 104. [ 4C, a plurality of semiconductor layers 30, 40, and 50 are etched into a plurality of semiconductor layers 30, 40, and 50 of each semiconductor light emitting chip region 104, 30 are formed. After the etching process, the first mask M1 made of photoresist is removed, and the second mask M2 made of dielectric or metal may remain. Here, the wall 37 may include a plurality of semiconductor layers 30, 40, 50 left under the second mask M2 and a remaining second mask M2. Of course, the second mask M2 can also be removed, but the height difference due to the wall 37 can be made large by the second mask M2 remaining, and this height difference makes the uneven portion 98, described later, .

이후, 도 5a에 제시된 바와 같이, 절연성 반사막(R)이 각 반도체 발광칩 영역(104) 및 복수의 반도체 발광칩 영역(104) 사이를 덮도록 형성된다. 절연성 반사막(R)은 활성층(40)으로부터의 빛을 반사한다. 절연성 반사막(R)은 바람직하게는 다층 구조를 가지며, 금속 반사막에 의한 빛흡수 감소를 위해 적어도 절연성 반사막(R)의 빛을 반사하는 측은 비도전성 물질로 형성된다. 여기서 절연성이라는 의미는, 절연성 반사막(R)이 전기적 도통의 수단으로 사용되지 않는다는 의미이며, 반드시 절연성 반사막(R) 전체가 비도전성 물질로만 이루어져야 한다는 의미는 아니다. 다층 구조로서, 절연성 반사막(R)은 분포 브래그 리플렉터(Distributed Bragg Reflector), 전방향 리플렉터(ODR; Omni-Directional Reflector), 등을 포함할 수 있다. 절연성 반사막(R)이 형성됨에 있어서, 벽(37)이나, 각 반도체 발광칩 영역(104)의 복수의 반도체층(30,40,50)의 측면(106)으로 인한 높이차에 의해 절연성 반사막(R)의 층구조가 왜곡되어 반사율이 저하되는 불균일부(98)가 발생할 수 있다. 본 예에서는 각 반도체 발광칩(105)의 측면(106)은 경사면을 이루어서 왜곡이 완화될 수 있으며, 벽(37)은 의도적으로 왜곡을 심화시키기 위해 수직 또는, 급경사로 형성된다. 따라서 벽(37)에 대응하는 절연성 반사막(R)에서 도 5에 제시된 바와 같이 불균일부(98)가 형성된다.5A, an insulating reflective film R is formed so as to cover between the respective semiconductor light-emitting chip regions 104 and the plurality of semiconductor light-emitting chip regions 104. Then, as shown in Fig. The insulating reflective film R reflects light from the active layer 40. The insulating reflective film R preferably has a multilayer structure, and at least the side reflecting the light of the insulating reflective film R is formed of a non-conductive material in order to reduce light absorption by the metal reflective film. Here, the insulating property means that the insulating reflective film R is not used as a means of electrical conduction, and does not necessarily mean that the entire insulating reflective film R must be made of a non-conductive material. As the multilayer structure, the insulating reflective film R may include a Distributed Bragg Reflector, an Omni-Directional Reflector (ODR), and the like. The insulating reflective film R is formed by the difference in height due to the wall 37 and the side surfaces 106 of the plurality of semiconductor layers 30, 40, 50 of the respective semiconductor light emitting chip regions 104 R may be distorted and the reflectance may be lowered. In this example, the side surface 106 of each semiconductor light emitting chip 105 forms an inclined surface so that the distortion can be alleviated, and the wall 37 is formed vertically or steeply so as to intentionally intensify the distortion. Thus, in the insulating reflection film R corresponding to the wall 37, the nonuniform portion 98 is formed as shown in Fig.

절연성 반사막(R)의 형성 이후, 도 5b에 제시된 바와 같이, 전극(80,70)과 전기적 연결(81,71)을 형성하여, 각 반도체 발광칩 영역(104)에 반도체 발광칩(105)을 형성한다. 각 반도체 발광칩(105)은 복수의 반도체층, 투광성 도전막(60), 절연성 반사막(R), 전극(80,70) 및 전기적 연결(81,71)을 포함할 수 있다. 이후, 도 5c와 같이 2개의 벽(37) 사이를 절단하여 개별 반도체 발광소자(101)로 분리한다. 벽(37)은 반도체 발광칩(105)의 측면(106)과 마주하는 내측면, 및 내측면과 대향하는 외측면을 가지며, 외측면은 절단시 형성된 절단면으로부터 떨어져 형성되며, 절연성 반사막(R)은 외측면과 절단면 사이를 덮는다. 절단에 있어서, 스크라이빙 및/또는 브레이킹 공정이 진행될 수 있다. 화학적 식각공정이 추가될 수도 있다. 예를 들어, 스크라이빙&브레이킹에서, 스크라이빙 공정은 레이저를 또는 커터를 이용하며, 스크라이빙 공정에 이어 수행되는 브레이킹 공정을 통해 예비적으로 절단된 반도체 발광소자가 개별적인 반도체 발광소자(101)로 완전히 분리될 수 있다. 레이저를 이용한 쏘잉의 방법의 일 예로, 스텔스 다이싱(Stealth dicing) 방법이 사용될 수 있다. 이 방법에 의하면 성장 기판(10)의 내측으로부터 커팅(cutting)함으로써, 부스러기, 소자 데미지, 반도체 물질의 손실 등의 문제들을 극복할 수 있다. 예를 들어, 성장 기판(10)의 표면 아래 초점이 맞추어지고 레이저(2)에 의해 성장 기판(10)에 다공 천공이 생기고, 복수의 반도체층(30,40,50) 측에 부착되어 있던 테이프를 팽창하여 개별 칩으로 분리한다. 스텔스 다이싱 방법에 의하면, 성장 기판(10) 내부에만 다공 천공이 생기고 기판의 표면은 아무런 손상이 없다. 또한, 스텔스 다이싱에 의한 절단의 간격 또는 폭이 블레이드로 절단한 경우보다 훨씬 감소된다.After forming the insulating reflective film R, the semiconductor light emitting chip 105 is formed in each semiconductor light emitting chip region 104 by forming electrical connections 81 and 71 with the electrodes 80 and 70 as shown in FIG. 5B . Each semiconductor light emitting chip 105 may include a plurality of semiconductor layers, a light transmissive conductive film 60, an insulating reflective film R, electrodes 80 and 70, and electrical connections 81 and 71. Thereafter, as shown in FIG. 5C, the two walls 37 are cut off and separated into the individual semiconductor light emitting elements 101. The wall 37 has an inner surface facing the side surface 106 of the semiconductor light emitting chip 105 and an outer surface facing the inner surface. The outer surface is formed apart from the cut surface formed at the time of cutting, Covers between the outer surface and the cut surface. In cutting, the scribing and / or breaking process may proceed. A chemical etching process may be added. For example, in scribing and breaking, the scribing process uses a laser or a cutter, and the semiconductor light emitting device, which is preliminarily cut through a braking process performed subsequent to the scribing process, 101). &Lt; / RTI > As an example of laser-based sawing, a stealth dicing method can be used. According to this method, cutting from the inside of the growth substrate 10 can overcome problems such as debris, device damage, loss of semiconductor material, and the like. For example, when a laser beam 2 is focused under the surface of the growth substrate 10, pores are formed in the growth substrate 10, and the tape 2 attached to the plurality of semiconductor layers 30, 40, And separates into individual chips. According to the stealth dicing method, pores are formed only in the growth substrate 10, and the surface of the substrate is free from any damage. In addition, the interval or width of cutting by stealth dicing is much smaller than when cutting with a blade.

도 6은 벽(37)에서 절연성 반사막(R)의 층구조가 왜곡된 불균일부(98)의 일 예를 나타내는 도면으로서, 도 6a를 참조하면, 벽(37)으로 인한 높이차로 인해 절연성 반사막(R)의 각 층이 부드럽게 벽(37)을 넘지 못한다. 대략 벽(37)의 측면과 성장 기판(10)이 만나는 하측 코너, 및 벽(37)의 상단 에지 등에서는 절연성 반사막(R)의 각 층이 연속적으로 균일하게 이어지지 못하고 불균일성이 증가하거나, 각 층이 연결되지 못하고 경계선이 형성되는 등으로 인해 불균일부(98)가 형성된다. 도 6b에 제시된 바와 같이, 벽(37) 사이를 절단시 절연성 반사막(R)에 크랙(CR1,CR2)이 발생할 수 있으며, 크랙(CR1,CR2)이 벽(37) 사이의 불균일부(98)로 인해 옆으로 전파가 차단될 수 있다. 또한, 벽(37)의 상단의 에지 인근에 형성된 불균일부(98)로 인해 크랙(CR1,CR2)의 전파가 차단될 수 있다. 또한, 벽(37)을 넘은 크랙(CR1,CR2)은 벽(37)의 하단에 형성된 불균일부(98)에 의해 더 이상의 전파가 차단될 수 있다. 따라서 크랙(CR1,CR2)이 반도체 발광칩(105)로 침범하는 것이 방지된다.6 is a view showing an example of a non-uniform portion 98 in which the layer structure of the insulating reflection film R is distorted in the wall 37. Referring to FIG. 6A, R do not exceed the wall 37 smoothly. The respective layers of the insulating reflective film R do not continuously and uniformly extend in the lower corner where the side surface of the roughly wall 37 meets the growth substrate 10 and the upper edge of the wall 37, The nonuniform portion 98 is formed due to the formation of a boundary line or the like. 6B, cracks CR1 and CR2 may occur in the insulating reflective film R when cutting between the walls 37 and cracks CR1 and CR2 may be generated in the nonuniform portion 98 between the walls 37, The radio waves can be cut off to the side. Furthermore, the cracks CR1 and CR2 can be blocked by the uneven portion 98 formed near the edge of the upper end of the wall 37. [ Further, the cracks CR1 and CR2 crossing the wall 37 can be blocked further by the non-uniform portion 98 formed at the lower end of the wall 37. [ Therefore, the cracks CR1 and CR2 are prevented from invading the semiconductor light emitting chip 105. [

도 7 및 도 8은 본 개시에 따른 반도체 발광소자의 일 예를 설명하기 위한 도면들로서, 도 8은 도 7에서 A-A선을 따라 절단한 단면의 일 예를 나타낸다. 반도체 발광소자는 복수의 반도체층(30,40,50), 벽(37), 절연성 반사막(R), 및 적어도 하나의 전극(80,70)을 포함한다. 복수의 반도체층(30,40,50) 위에 포토레지스트로 제1 마스크(M1)를 형성하고, 유전체 또는 금속을 포함하도록 제2 마스크(M2)를 형성한 후, 복수의 반도체층(30,40,50)을 식각하여 복수의 반도체 발광칩 영역(104)과 벽(37)으로 구획한다. 한편, 복수의 반도체층(30,40,50)을 식각하기 전에 SiO₂와 같은 유전체를 사용하여 빛흡수 방지막(41)을 형성할 수 있다. 본 예에서, 빛흡수 방지막(41)은 후술될 전기적 연결(71)이나 가지 전극(75)에 대응하여 형성되며, 벽(37)이 형성될 위치에도 형성된다. 빛흡수 방지막(41)은 활성층(40)에서 발생된 빛의 일부 또는 전부를 반사하는 기능만 가져도 좋고, 전기적 연결(71)이나 가지 전극(75)의 바로 아래로 전류가 흐르지 못하도록 하는 기능(current blocking)만을 가져도 좋고, 양자의 기능을 모두 가져도 좋다.FIGS. 7 and 8 are views for explaining an example of a semiconductor light emitting device according to the present disclosure, and FIG. 8 shows an example of a cross section cut along the line AA in FIG. The semiconductor light emitting element includes a plurality of semiconductor layers 30, 40, and 50, a wall 37, an insulating reflective film R, and at least one electrode 80 and 70. A first mask M1 is formed of a photoresist on a plurality of semiconductor layers 30, 40 and 50 and a second mask M2 is formed to include a dielectric or a metal. And 50 are etched to partition the semiconductor light emitting chip region 104 and the wall 37. [ On the other hand, before the plurality of semiconductor layers 30, 40, and 50 are etched, a light absorption preventing film 41 may be formed using a dielectric such as SiO ₂ . In this example, the light absorption preventing film 41 is formed corresponding to the electrical connection 71 or branch electrodes 75 to be described later, and is also formed at the position where the wall 37 is to be formed. The light absorption preventing film 41 may have a function of reflecting a part or all of the light generated in the active layer 40 and may have a function of preventing current from flowing just below the electrical connection 71 or branch electrodes 75 current blocking, or both of them.

복수의 반도체 발광칩 영역(104)과 벽(37)으로 구획하는 식각 공정에서 제1 마스크(M1)는 제거되며, 제2 마스크(M2)는 잔류할 수 있다. 따라서 본 예에서 벽(37)은 복수의 반도체층(30,40,50), 잔류된 빛흡수 방지막(41)으로서 유전체층, 및 제2 마스크(M2)로 이루어질 수 있다. 벽(37)은 복수의 반도체층(30,40,50)의 측면(106)과 떨어져 형성되어 있고, 본 예에서는 반도체 발광칩(105) 둘레를 두르도록 형성되어 있다. The first mask M1 may be removed and the second mask M2 may remain in the etching process for partitioning the plurality of semiconductor light emitting chip regions 104 and the wall 37. [ Accordingly, in this example, the wall 37 may be composed of a plurality of semiconductor layers 30, 40, and 50, a dielectric layer as a remaining light absorption preventing film 41, and a second mask M2. The wall 37 is formed apart from the side surfaces 106 of the plurality of semiconductor layers 30, 40 and 50, and is formed so as to surround the semiconductor light emitting chip 105 in this example.

식각 공정 이후, 각 반도체 발광칩(105)를 덮는 투광성 도전막(60; 예: ITO)을 형성한다. 다음으로, 빛흡수 방지막(41)에 대응하는 투광성 도전막(60) 위에 가지 전극(75)을 형성하고, 메사식각으로 노출된 제1 반도체층(30) 위에 가지 전극(85)을 형성한다. 반도체 발광소자의 사양에 따라서는 가지 전극(85,75)이 생략되는 예도 가능하다. 한편, 투광성 도전막(60)을 형성한 후에 복수의 반도체층(30,40,50)을 식각하는 공정을 수행할 수도 있으며, 이 경우, 벽(37)에 대응하는 위치에도 투광성 도전막(60)이 잔류되어, 잔류한 투광성 도전막(60)이 벽(37)의 일부에 포함되도록 하는 예도 고려할 수 있다. 또 다른 예로, 벽(37)에 대응하는 위치에 빛흡수 방지막(41), 및 투광성 도전막(60) 중 적어도 하나를 포함하는 경우, 제2 마스크(M2)는 빛흡수 방지막(41), 및 투광성 도전막(60) 중 적어도 하나와 그 위에 포토레지스트를 포함할 수 있다.After the etching process, a light transmitting conductive film 60 (e.g., ITO) is formed to cover each semiconductor light emitting chip 105. Next, branch electrodes 75 are formed on the light transmissive conductive film 60 corresponding to the light absorption prevention film 41, and branch electrodes 85 are formed on the first semiconductor layer 30 exposed by the mesa etching. The branch electrodes 85 and 75 may be omitted depending on the specifications of the semiconductor light emitting device. On the other hand, a step of etching the plurality of semiconductor layers 30, 40, and 50 after the transmissive conductive film 60 is formed may be performed. In this case, the transmissive conductive film 60 ) Is left so that the remaining translucent conductive film 60 is included in a part of the wall 37 can be considered. As another example, when at least one of the light absorption preventing film 41 and the light transmitting conductive film 60 is included at a position corresponding to the wall 37, the second mask M2 may include the light absorption preventing film 41, At least one of the transmissive conductive film 60 and a photoresist thereon.

절연성 반사막(R)은 반도체 발광칩 영역(104)의 복수의 반도체층(30,40,50), 복수의 반도체층(30,40,50)과 벽(37) 사이, 및 벽(37)을 덮도록 형성된다. 절연성 반사막(R)에는 벽(37)으로 인해 불균일부(irregular portion)가 형성되어 있고, 불균일부(98)는 복수의 반도체층(30,40,50)의 측면(106)에서의 절연성 반사막(R)의 형상(예: 절연성 반사막(R)의 각 층의 균일성)에 비해 형상이 더 불균일하다. 제1 전극(80) 및 제2 전극(70)이 절연성 반사막(R) 위에 구비되며, 전기적 연결(81,71)에 의해 복수의 반도체층(30,40,50)과 전기적으로 연결된다. 불균일부(98)는 반도체 발광소자(101)별로 절단시 절연성 반사막(R)에 발생된 크랙(CR1,CR2)이 반도체 발광칩(105)의 복수의 반도체층(30,40,50) 측으로 전파되는 것을 차단한다.The insulating reflective film R is formed between the semiconductor layers 30, 40 and 50 of the semiconductor light emitting chip region 104, the plurality of semiconductor layers 30, 40 and 50 and the wall 37, Respectively. An irregular portion is formed by the wall 37 in the insulating reflective film R and a nonuniform portion 98 is formed on the insulating reflective film (not shown) on the side surface 106 of the plurality of semiconductor layers 30, R) (for example, the uniformity of each layer of the insulating reflective film R). A first electrode 80 and a second electrode 70 are provided on the insulating reflection film R and are electrically connected to the plurality of semiconductor layers 30, 40 and 50 by electrical connections 81 and 71. The nonuniform portion 98 is formed in the semiconductor light emitting device 101 such that cracks CR1 and CR2 generated in the insulating reflection film R when the semiconductor light emitting devices 101 are cut are propagated to the plurality of semiconductor layers 30, .

절연성 반사막(R)은 복수의 층을 가지며, 일 예로 분포 브래그 리플렉터(91a)를 포함할 수 있다. 분포 브래그 리플렉터(91a)와 복수의 반도체층(30,40,50) 사이에 유전체막(91b)이 형성될 수 있고, 분포 브래그 리플렉터(91a) 위에 클래드막(91c)이 형성될 수 있다. 예를 들어, 분포 브래그 리플렉터(91a)는, SiO₂와 TiO₂의 쌍이 복수 회 적층되어 이루어진다. 이 외에도 분포 브래그 리플렉터(91a)는 Ta₂O₅, HfO, ZrO, SiN 등 고 굴절률 물질과 이보다 굴절률이 낮은 유전체 박막(대표적으로 SiO₂) 등의 조합에 의해 이루어질 수 있다. 예를 들어, 분포 브래그 리플렉터(91a)는 SiO₂/TiO₂, SiO₂/Ta₂O₂, 또는 SiO₂/HfO 쌍의 반복 적층으로 이루어질 수 있으며, Blue 빛에 대해서는 SiO₂/TiO₂가 반사효율이 좋고, UV 빛에 대해서는 SiO₂/Ta₂O₂, 또는 SiO₂/HfO가 반사효율이 좋을 것이다. 분포 브래그 리플렉터(91a)가 SiO₂/TiO₂쌍으로 구성되는 경우, 각 층의 두께를 활성층(40)으로부터 나오는 빛의 파장의 1/4의 광학 두께를 기본으로 하고, 입사 각도와 파장에 따른 반사율 등을 고려해서 최적화 공정을 거치는 것이 바람직하며, 반드시 각 층의 두께가 파장의 1/4 광학 두께를 지켜야 하는 것은 아니다. 상기 쌍의 적층의 수는 4 ~ 40 페어(pairs)가 적합하다. 분포 브래그 리플렉터(91a)가 SiO₂/TiO₂쌍의 반복적층구조로 이루어지는 경우, 분포 브래그 리플렉터(91a)는 물리 증착법(PVD; Physical Vapor Deposition), 그 중에서도 전자선 증착법(E-Beam Evaporation), 스퍼터링법(Sputtering), 또는 열 증착법(Thermal Evaporation)에 의해 형성하는 것이 바람직하다. The insulating reflective film R has a plurality of layers, and may include, for example, a distributed Bragg reflector 91a. The dielectric film 91b may be formed between the distributed Bragg reflector 91a and the plurality of semiconductor layers 30,40 and 50 and the clad film 91c may be formed on the distributed Bragg reflector 91a. For example, a distributed Bragg reflector (91a) has a pair of SiO ₂ and TiO ₂ are laminated is made a plurality of times. In addition, distributed Bragg reflector (91a) may be formed by a combination, such as _{_{Ta 2 O 5, HfO, ZrO}} , SiN , such as high refractive index material than the low dielectric thin film (typically, SiO ₂₎ refractive index. For example, a distributed Bragg reflector (91a) is a _{_{_{SiO 2 / TiO 2, SiO 2}}} / Ta 2 O 2, or SiO ₂ / HfO can be made by repeated lamination of the pair, with respect to the Blue light is SiO _₂ / TiO ₂ reflection The efficiency is good, and for UV light, SiO ₂ / Ta ₂ O ₂ , or SiO ₂ / HfO will have a good reflection efficiency. In the case where the distribution Bragg reflector 91a is composed of SiO ₂ / TiO ₂ pairs, the thickness of each layer is determined based on the optical thickness of 1/4 of the wavelength of light emitted from the active layer 40, It is preferable to pass the optimization process in consideration of the reflectance and the like, and the thickness of each layer does not necessarily have to keep the optical thickness of 1/4 of the wavelength. The number of laminations of the pair is suitably 4 to 40 pairs. In the case where the distributed Bragg reflector 91a has a repetitive layer structure of SiO ₂ / TiO ₂ pairs, the distributed Bragg reflector 91 a is formed by physical vapor deposition (PVD), in particular, E-Beam Evaporation, sputtering It is preferably formed by a sputtering method or a thermal evaporation method.

클래드막(91c)은 Al₂O₃와 같은 금속 산화물, SiO₂, SiON와 같은 유전체막(91b), MgF, CaF, 등의 물질로 이루어질 수 있다. 클래드막(91c)은 λ/4n 내지 3.0um의 두께를 가지는 것이 바람직하다. 여기서 λ는 활성층(40)에서 생성된 빛의 파장이고, n은 클래드막(91c)을 이루는 물질의 굴절률이다. λ가 450nm(4500A)인 경우에, 4500/4*1.46 = 771A 이상의 두께로 형성될 수 있다. 이와 같이, 유전체막(91b), 분포 브래그 리플렉터(91a) 및 클래드막(91c)은 절연성 반사막(R)으로서 광 웨이브가이드의 역할을 수행하며, 전체 두께가 1㎛~8㎛, 또는 4㎛~5㎛일 수 있다.A clad layer (91c) may be formed of a dielectric film (91b), material of MgF, CaF, such as a metal oxide, SiO _2, SiON, such as Al ₂ O _3. It is preferable that the clad film 91c has a thickness of lambda / 4n to 3.0 um. Where lambda is the wavelength of the light generated in the active layer 40 and n is the refractive index of the material forming the clad film 91c. and 4500/4 * 1.46 = 771A or more when? is 450 nm (4500 A). Thus, the dielectric film 91b, the distributed Bragg reflector 91a, and the clad film 91c serve as the optical waveguide as the insulating reflective film R and have a total thickness of 1 占 퐉 to 8 占 퐉, Lt; / RTI >

도 9는 본 개시에 따른 반도체 발광소자 및 이의 제조방법의 다른 예를 설명하기 위한 도면으로서, 도 9a에 제시된 바와 같이, 이웃한 반도체 발광칩(105) 사이에 하나의 벽(37)이 형성되어 있고, 벽(37)과 반도체 발광칩(105)의 측면(106) 사이의 절연성 반사막(R)에 불균일부(98)가 형성되어 있다. 절단선(SCL1)을 따라 벽(37)을 절단하여 도 9b에 제시된 바와 같이 개별 반도체 발광소자(101)로 분리된다. 벽(37)은 복수의 반도체층(30,40,50)의 측면(106)과 마주하는 내측면, 및 내측면과 대향하는 외측면을 가지며, 외측면은 절단시 형성된 절단면이다. 절연성 반사막(R)에 발생된 크랙(CR1,CR2)이 불균일부(98)를 통과하지 못하고 더 이상의 전파가 차단된다.9A and 9B are views for explaining another example of the semiconductor light emitting device according to the present invention and a method for manufacturing the same. As shown in FIG. 9A, one wall 37 is formed between neighboring semiconductor light emitting chips 105 And a nonuniform portion 98 is formed in the insulating reflection film R between the wall 37 and the side surface 106 of the semiconductor light emitting chip 105. The wall 37 is cut along the cutting line SCL1 to be separated into individual semiconductor light emitting devices 101 as shown in Fig. 9B. The wall 37 has an inner surface facing the side surface 106 of the plurality of semiconductor layers 30, 40 and 50, and an outer surface facing the inner surface, and the outer surface is a cut surface formed at the time of cutting. The cracks CR1 and CR2 generated in the insulating reflection film R can not pass through the non-uniform portion 98 and furthermore, the radio waves are cut off.

도 10은 본 개시에 따른 반도체 발광소자 및 이의 제조방법의 또 다른 예를 설명하기 위한 도면으로서, 도 10a에 제시된 바와 같이, 이웃한 반도체 발광칩(105) 사이에 하나의 벽(37)이 형성되어 있고, 벽(37)과 반도체 발광칩(105)의 측면(106) 사이의 절연성 반사막(R)에 불균일부(98)가 형성되어 있다. 절단선(SCL1)에 대응하는 벽(37) 위의 절연성 반사막(R)의 일부를 제거하여 홈(99)을 형성한다. 이후, 절단선(SCL1)을 따라 벽(37)이 절단되어 도 10b에 제시된 바와 같이 개별 반도체 발광소자(101)로 분리된다. 분리시에 홈(99)으로 인해 절연성 반사막(R)에 크랙(CR1,CR2)의 발생을 줄일 수 있고, 발생된 크랙(CR1,CR2)이 불균일부(98)를 통과하지 못하고 더 이상의 전파가 차단된다.10A and 10B are views for explaining another example of the semiconductor light emitting device according to the present invention and a method for manufacturing the same. As shown in FIG. 10A, one wall 37 is formed between neighboring semiconductor light emitting chips 105 And a nonuniform portion 98 is formed in the insulating reflection film R between the wall 37 and the side surface 106 of the semiconductor light emitting chip 105. A part of the insulating reflection film R on the wall 37 corresponding to the cutting line SCL1 is removed to form the groove 99. [ Thereafter, along the cutting line SCL1, the wall 37 is cut and separated into individual semiconductor light emitting elements 101 as shown in Fig. 10B. It is possible to reduce the occurrence of cracks CR1 and CR2 in the insulating reflective film R due to the groove 99 at the time of separation and prevent the generated cracks CR1 and CR2 from passing through the uneven portion 98, .

도 11은 본 개시에 따른 반도체 발광소자 및 이의 제조방법의 또 다른 예를 설명하기 위한 도면으로서, 도 11a에 제시된 바와 같이, 복수의 반도체층(30,40,50)을 식각하여 복수의 반도체 발광칩 영역(104)과 벽(37)으로 분할한 후, 각 발도체 발광칩 영역(104)를 덮는 보호 마스크(M3)를 형성한다. 이후, 도 11b와 같이, 습식식각 등의 방법으로 벽(37)의 하측 코너를 추가로 식각하여 벽(37)의 측면(107)을 역메사 형태로 형성할 수 있다. 벽(37)의 측면(107)을 역메사 형태로 형성하는 과정에서 보호 마스크(M3)로 인해 반도체 발광칩 영역(104)의 측면(106)은 경사가 그대로 유지될 수 있다. 이와 다르게, 반도체 발광칩 영역(104)의 복수의 반도체층(30,40,50)의 측면(106)도 역메사 형태로 형성하는 예도 고려할 수 있다. 이후, 도 11c에 제시된 바와 같이, 절연성 반사막(R)을 형성한다. 벽(37)의 측면(107)은 역메사 또는 역경사를 이루므로 절연성 반사막(R)의 각 측이 벽(37)을 따라 균일하게 형성되기가 힘들어 형상의 왜곡이 심화된 불균일부(98)가 형성될 수 있다. 복수의 반도체 발광칩(105)이 절단될 때, 발생된 크랙(CR1,CR2)의 전파가 불균일부(98)에 의해 차단된다.11A to 11C are views for explaining another example of the semiconductor light emitting device and the method of manufacturing the same according to the present disclosure. As shown in FIG. 11A, a plurality of semiconductor layers 30, 40, The protective mask M3 is formed to cover the respective chip conductive region 104 after the chip region 104 and the wall 37 are divided. Thereafter, as shown in FIG. 11B, the lower side of the wall 37 may be further etched by wet etching or the like to form the side surface 107 of the wall 37 in the reverse mesa form. In the process of forming the side face 107 of the wall 37 in the reverse mesa form, the side face 106 of the semiconductor light emitting chip region 104 can be kept tilted by the protection mask M3. Alternatively, the side surfaces 106 of the plurality of semiconductor layers 30, 40, 50 of the semiconductor light emitting chip region 104 may also be formed in the reverse mesa form. Thereafter, as shown in Fig. 11C, an insulating reflective film R is formed. Since the side face 107 of the wall 37 forms an inverse mesa or a reverse slope, it is difficult for the respective sides of the insulating reflective film R to be uniformly formed along the wall 37, Can be formed. When the plurality of semiconductor light emitting chips 105 are cut, the propagation of the generated cracks CR1 and CR2 is blocked by the nonuniform portion 98. [

도 12는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면으로서, 벽(37)은 반도체 발광칩(105)의 둘레에 부분적으로 형성될 수 있다. 예를 들어, 금속층을 증착하여 복수의 반도체 발광소자를 전기적으로 연결하는 경우, 벽(37)이 형성되지 않은 측으로 금속층을 형성하는 것을 고려할 수 있다. 또는, 오히려 벽(37)의 위로, 예를 들어, 절연성 반사막(R) 위로 금속층을 형성하여 금속층이 형성되는 높이차를 감소하는 것도 가능하다.12 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure, in which the wall 37 can be formed partly around the semiconductor light emitting chip 105. Fig. For example, when a plurality of semiconductor light emitting devices are electrically connected by depositing a metal layer, a metal layer may be formed on the side where the wall 37 is not formed. Alternatively, it is also possible to form a metal layer on the upper side of the wall 37, for example, the insulating reflection film R, thereby reducing the height difference in which the metal layer is formed.

이하 본 개시의 다양한 실시 형태에 대하여 설명한다.Various embodiments of the present disclosure will be described below.

(1) 복수의 반도체 발광칩이 형성된 웨이퍼를 반도체 발광칩별로 절단하여 형성되는 반도체 발광소자에 있어서, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 구비하며, 성장 기판을 이용하여 성장되는 복수의 반도체층; 복수의 반도체층의 측면과 떨어져 형성된 벽; 복수의 반도체층, 복수의 반도체층과 벽 사이, 및 벽을 덮도록 형성되며, 활성층으로부터의 빛을 반사하는 절연성 반사막;으로서, 복수의 반도체층의 측면에서의 형상에 비해 형상이 더 불균일한 불균일부(irregular portion)를 벽의 주변에서 가지는 절연성 반사막; 그리고 절연성 반사막 위에 구비되며, 복수의 반도체층과 전기적으로 연결되는 적어도 하나의 전극;을 포함하며, 불균일부는 반도체 발광칩별로 절단시 절연성 반사막에 발생된 크랙이 복수의 반도체층 측으로 전파되는 것을 차단하는 것을 특징으로 하는 반도체 발광소자.(1) A semiconductor light emitting device formed by cutting a wafer on which a plurality of semiconductor light emitting chips are formed by semiconductor light emitting chips, the semiconductor light emitting device comprising: a first semiconductor layer having a first conductivity; a second semiconductor layer having a second conductivity different from the first conductivity; A plurality of semiconductor layers interposed between the first semiconductor layer and the second semiconductor layer and having an active layer for generating light through recombination of electrons and holes, the plurality of semiconductor layers being grown using a growth substrate; A wall formed apart from a side surface of the plurality of semiconductor layers; An insulating reflecting film formed so as to cover a plurality of semiconductor layers, a plurality of semiconductor layers and walls, and a wall, and reflecting light from the active layer, the insulating reflecting film comprising a plurality of semiconductor layers, An insulating reflective film having an irregular portion at the periphery of the wall; And at least one electrode provided on the insulating reflection film and electrically connected to the plurality of semiconductor layers, wherein the nonuniform portion prevents cracks generated in the insulating reflection film from being propagated toward the plurality of semiconductor layers when the semiconductor light emitting chip is cut Wherein the semiconductor light emitting device is a semiconductor light emitting device.

(2) 복수의 반도체층의 측면의 기울기와 벽의 측면의 기울기가 서로 다른 것을 특징으로 하는 반도체 발광소자.(2) The semiconductor light emitting device according to any one of (1) to (3), wherein the inclination of the side surface of the plurality of semiconductor layers and the inclination of the side surface of the wall are different from each other.

(3) 복수의 반도체층의 측면은 성장 기판에 대해 기울어지게 형성되며, (3) The side surfaces of the plurality of semiconductor layers are formed to be inclined with respect to the growth substrate,

성장 기판과 벽의 측면이 이루는 각도는 성장 기판과 복수의 반도체층의 측면이 이루는 각도보다 더 직각에 가까운 것을 특징으로 하는 반도체 발광소자.Wherein an angle formed between the growth substrate and the side surface of the wall is closer to a right angle than an angle formed between the growth substrate and the side surfaces of the plurality of semiconductor layers.

(4) 벽의 하단보다 상단의 폭이 넓도록 벽의 측면이 역메사 형태로 식각된 것을 특징으로 하는 반도체 발광소자.(4) The side face of the wall is etched in the reverse mesa shape so that the upper end of the wall is wider than the lower end of the wall.

(5) 절연성 반사막은 복수의 층을 가지는 분포 브래그 리플렉터(Distributed Bragg Reflector), 및 전방향 리플렉터(Omni-Directional Reflector) 중 적어도 하나를 포함하며, 벽 주변에서 절연성 반사막의 각 층의 균일성이 저하되어 불균일부가 형성된 것을 특징으로 하는 반도체 발광소자.(5) The insulating reflective film includes at least one of a distributed Bragg reflector having a plurality of layers and an Omni-Directional Reflector, and the uniformity of each layer of the insulating reflective film around the wall is deteriorated And the non-uniform portion is formed.

(6) 적어도 하나의 전극은: 절연성 반사막을 기준으로 복수의 반도체층의 반대 측에 구비되며, 제1 반도체층에 전자와 정공 중 하나를 공급하는 제1 전극; 절연성 반사막을 기준으로 복수의 반도체층의 반대 측에 구비되며, 제2 반도체층에 전자와 정공 중 나머지 하나를 공급하는 제2 전극; 절연성 반사막을 관통하여 제1 전극과 제1 반도체층을 전기적으로 연결하는 제1 전기적 연결; 그리고 절연성 반사막을 관통하여 제2 전극과 제2 반도체층을 전기적으로 연결하는 제2 전기적 연결;을 포함하며, 복수의 반도체층의 측면과 벽 사이에는 제1 전기적 연결과 접촉하는 제1 반도체층과 동일한 높이로 제1 반도체층이 형성된 것을 특징으로 하는 반도체 발광소자.(6) at least one electrode includes: a first electrode provided on the opposite side of the plurality of semiconductor layers with respect to the insulating reflection film, the first electrode supplying one of electrons and holes to the first semiconductor layer; A second electrode provided on the opposite side of the plurality of semiconductor layers with respect to the insulating reflection film and supplying the remaining one of electrons and holes to the second semiconductor layer; A first electrical connection for electrically connecting the first electrode and the first semiconductor layer through the insulating reflection film; And a second electrical connection for electrically connecting the second electrode and the second semiconductor layer through the insulating reflection film, wherein a first semiconductor layer is in contact with a first electrical connection between a side surface of the plurality of semiconductor layers and the wall, And the first semiconductor layer is formed at the same height.

(7) 복수의 반도체 발광칩이 형성된 웨이퍼를 반도체 발광칩별로 절단하여 형성되는 반도체 발광소자의 제조방법에 있어서, 성장 기판 위에 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 구비하는 복수의 반도체층을 형성하는 단계; 복수의 반도체층의 일부를 제거하여 복수의 반도체 발광칩 영역과 각 반도체 발광칩 영역 주변의 벽을 구획하는 단계; 각 반도체 발광칩 영역, 각 반도체 발광칩 영역과 벽 사이, 및 벽을 덮도록 형성되며, 활성층으로부터의 빛을 반사하는 절연성 반사막을 형성하는 단계;로서, 각 반도체 발광칩 영역의 복수의 반도체층의 측면에서의 형상에 비해 형상이 더 불균일한 불균일부(irregular portion)를 벽의 주변에서 가지는 절연성 반사막을 형성하는 단계; 각 반도체 발광칩 영역의 절연성 반사막 위에 구비되며, 복수의 반도체층과 전기적으로 연결되는 적어도 하나의 전극을 형성하는 단계; 그리고 복수의 반도체 발광칩 사이를 절단하는 단계;로서, 크랙이 각 반도체 발광칩 의 절연성 반사막 측으로 전파되는 것이 불균일부에 의해 차단되도록 복수의 반도체 발광칩 사이를 절단하는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자의 제조방법.(7) A method for manufacturing a semiconductor light emitting device formed by cutting a wafer on which a plurality of semiconductor light emitting chips are formed by semiconductor light emitting chips, the method comprising the steps of: forming a first semiconductor layer having a first conductivity over a growth substrate; Forming a plurality of semiconductor layers between the first semiconductor layer and the second semiconductor layer and including an active layer that generates light through recombination of electrons and holes; Dividing a plurality of semiconductor light emitting chip areas and a wall around each semiconductor light emitting chip area by removing a part of the plurality of semiconductor layers; Forming an insulating reflection film that covers each semiconductor light emitting chip region, each semiconductor light emitting chip region and a wall, and a wall, and that reflects light from the active layer, the method comprising: forming a plurality of semiconductor layers Forming an insulating reflective film having an irregular portion at a periphery of the wall, the shape being more uneven than the shape at the side; Forming at least one electrode on the insulating reflection film of each semiconductor light emitting chip region and electrically connected to the plurality of semiconductor layers; And cutting the plurality of semiconductor light emitting chips so that a crack is propagated to the insulating reflection film side of each semiconductor light emitting chip by the nonuniform portion, Gt; a < / RTI > semiconductor light emitting device.

(8) 복수의 반도체 발광칩 영역과 각 반도체 발광칩 영역 주변의 벽을 구획하는 단계에서, 각 반도체 발광칩 영역의 복수의 반도체층의 측면의 기울기와 벽의 측면의 기울기를 다르게 형성하는 것을 특징으로 하는 반도체 발광소자의 제조방법.(8) In a step of dividing a plurality of semiconductor light-emitting chip areas and a wall around each semiconductor light-emitting chip area, the slopes of the side surfaces of the plurality of semiconductor layers and the slopes of the side surfaces of the walls of each semiconductor light- Wherein the first electrode and the second electrode are electrically connected to each other.

(9) 복수의 반도체 발광칩 영역과 각 반도체 발광칩 영역 주변의 벽을 구획하는 단계는: 각 반도체 발광칩 영역에 대응하는 제1 마스크와, 벽에 대응하며 제1 마스크보다 식각선택비가 높은 제2 마스크를 복수의 반도체층 위에 형성하는 과정; 그리고 제1 마스크 및 제2 마스크가 형성된 복수의 반도체층을 식각하는 과정;을 포함하는 것을 특징으로 하는 반도체 발광소자의 제조방법.(9) The step of dividing the plurality of semiconductor light emitting chip areas and the walls around each semiconductor light emitting chip area comprises: a first mask corresponding to each semiconductor light emitting chip area; 2) forming a mask on a plurality of semiconductor layers; And etching the plurality of semiconductor layers on which the first mask and the second mask are formed.

(10) 복수의 반도체층을 식각하는 과정에서, 성장 기판과 벽의 측면이 이루는 각도가 성장 기판과 각 반도체 발광칩 영역의 복수의 반도체층의 측면이 이루는 각도보다 더 직각에 가깝도록 형성되는 것을 특징으로 하는 반도체 발광소자의 제조방법.(10) In the process of etching a plurality of semiconductor layers, the angle formed between the growth substrate and the side surface of the wall is formed to be closer to a right angle than the angle formed by the growth substrate and the side surfaces of the plurality of semiconductor layers in each semiconductor light- Wherein the semiconductor light emitting device is a semiconductor light emitting device.

(11) 복수의 반도체층을 식각하는 과정에서, 각 반도체 발광칩 영역의 복수의 반도체층의 측면은 성장 기판에 대해 기울어지게 형성되며, 절연성 반사막을 형성하는 단계에서, 각 반도체 발광칩 영역의 복수의 반도체층의 측면에서 절연성 반사막의 형상의 불균일성이 완화되는 것을 특징으로 하는 반도체 발광소자의 제조방법.(11) In the step of etching the plurality of semiconductor layers, the side surfaces of the plurality of semiconductor layers in each semiconductor light emitting chip region are formed to be inclined with respect to the growth substrate, and in the step of forming the insulating reflection film, Wherein the non-uniformity of the shape of the insulating reflection film on the side of the semiconductor layer of the semiconductor layer is alleviated.

(12) 제1 마스크는 포토레지스트를 포함하며, 제2 마스크는 유전체, 및 금속 중 적어도 하나를 포함하는 것을 특징으로 하는 반도체 발광소자의 제조방법.(12) A method of manufacturing a semiconductor light emitting device, wherein the first mask comprises a photoresist and the second mask comprises at least one of a dielectric, and a metal.

(13) 복수의 반도체층을 식각하는 과정에서, 각 반도체 발광칩 영역의 복수의 반도체층에는 제1 반도체층을 노출하는 개구가 형성되며, 적어도 하나의 전극을 형성하는 단계는: 절연성 반사막을 기준으로 복수의 반도체층의 반대 측에 형성되는 제1 전극, 개구에 형성되어 제1 반도체층과 제1 전극을 전기적으로 연결하는 제1 전기적 연결, 절연성 반사막을 기준으로 복수의 반도체층의 반대 측에 형성되는 제2 전극, 및 절연성 반사막을 관통하여 제2 반도체층과 제2 전극을 전기적으로 연결하는 제2 전기적 연결을 형성하는 과정;을 포함하는 것을 특징으로 하는 반도체 발광소자의 제조방법.(13) In the step of etching a plurality of semiconductor layers, an opening for exposing the first semiconductor layer is formed in a plurality of semiconductor layers of each semiconductor light emitting chip region, and the step of forming at least one electrode includes: A first electrode formed on the opposite side of the plurality of semiconductor layers and electrically connected to the first semiconductor layer and the first electrode, and a second electrical connection formed on the opposite side of the plurality of semiconductor layers with respect to the insulating reflection film, And forming a second electrical connection electrically connecting the second semiconductor layer and the second electrode through the second electrode and the insulating reflection film.

(14) 절연성 반사막을 형성하기 전에, 제2 전기적 연결에 대응하여 각 반도체 발광칩 영역의 복수의 반도체층 위, 및 벽의 위에 유전체를 사용하여 빛흡수 방지막을 형성하는 단계; 그리고 빛흡수 방지막과 절연성 반사막 사이에 개재되는 투광성 도전막;을 형성하는 단계;를 포함하며, 제2 마스크는 빛흡수 방지막, 및 투광성 도전막 중 적어도 하나를 포함하는 것을 특징으로 하는 반도체 발광소자의 제조방법.(14) Before forming the insulating reflection film, a step of forming a light absorption prevention film using a dielectric on the plurality of semiconductor layers and the wall of each semiconductor light emitting chip region corresponding to the second electrical connection; And a light transmitting conductive film interposed between the light absorption preventing film and the insulating reflecting film, wherein the second mask includes at least one of a light absorption preventing film and a light transmitting conductive film. Gt;

(15) 벽은 제2 마스크의 적어도 일부와 복수의 반도체층을 포함하는 것을 특징으로 하는 반도체 발광소자의 제조방법.(15) The semiconductor light emitting device of claim 1, wherein the wall comprises at least a part of the second mask and a plurality of semiconductor layers.

(16) 이웃한 반도체 발광칩 사이에 2개의 벽이 형성되며, 복수의 반도체 발광칩 사이를 절단하는 단계에서 2개의 벽 사이에서 복수의 반도체칩이 절단되는 것을 특징으로 하는 반도체 발광소자의 제조방법.(16) A method for manufacturing a semiconductor light emitting device, characterized in that two walls are formed between neighboring semiconductor light emitting chips, and a plurality of semiconductor chips are cut between two walls in a step of cutting between a plurality of semiconductor light emitting chips .

(17) 이웃한 반도체 발광칩 사이에 1개의 벽이 형성되며, 복수의 반도체 발광칩 사이를 절단하는 단계에서 벽이 절단되는 것을 특징으로 하는 반도체 발광소자의 제조방법.(17) One wall is formed between adjacent semiconductor light emitting chips, and the wall is cut at the step of cutting between the plurality of semiconductor light emitting chips.

(18) 구획하는 단계 이후, 절연성 반사막 형성 전에, 벽의 하단보다 상단의 폭이 넓도록 벽의 측면을 역메사 형태로 식각하는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자의 제조방법.Etching the side surface of the wall in an inverted mesa shape so that the upper end of the wall is wider than the lower end of the wall before forming the insulating reflection film.

(19) 벽은 각 반도체 발광칩 영역을 포위하도록 형성되는 것을 특징으로 하는 반도체 발광소자의 제조방법.(19) wall is formed so as to surround each semiconductor light emitting chip region.

(20) 벽은 적어도 하나의 반도체 발광칩 영역의 주변에 부분적으로 형성된 것을 특징으로 하는 반도체 발광소자의 제조방법.(20) wall is partially formed in the periphery of at least one semiconductor light emitting chip region.

본 개시에 의하면, 개별 반도체 발광소자로의 절단 공정에서 크랙 등 손상이 반도체 발광칩로의 전파가 차단되어 반도체 발광소자의 불량이 방지된다.According to the present disclosure, damage to a crack or the like in a cutting process to an individual semiconductor light emitting element is prevented from propagating to the semiconductor light emitting chip, thereby preventing defects of the semiconductor light emitting element.

101: 반도체 발광소자 30: 제1 반도체층 40: 활성층
50: 제2 반도체층 R: 절연성 반사막 98: 불균일부
37: 벽 80,70: 전극101: Semiconductor light emitting device 30: First semiconductor layer 40:
50: second semiconductor layer R: insulating reflective film 98: nonuniform portion
37: wall 80, 70: electrode

Claims

1. A semiconductor light emitting device formed by cutting a wafer on which a plurality of semiconductor light emitting chips are formed by semiconductor light emitting chips,
A first semiconductor layer having a first conductivity, a second semiconductor layer having a second conductivity different from the first conductivity, an active layer disposed between the first semiconductor layer and the second semiconductor layer and generating light through recombination of electrons and holes, A plurality of semiconductor layers grown using a growth substrate;
A wall formed apart from a side surface of the plurality of semiconductor layers;
An insulating reflecting film formed so as to cover a plurality of semiconductor layers, a plurality of semiconductor layers and walls, and a wall, and reflecting light from the active layer, the insulating reflecting film comprising a plurality of semiconductor layers, An insulating reflective film having an irregular portion at the periphery of the wall and being a distributed Bragg reflector; And
And at least one electrode provided on the insulating reflective film and electrically connected to the plurality of semiconductor layers,
The wall includes a plurality of semiconductor layers,
And the nonuniform portion blocks the propagation of cracks to the Bragg reflector side when cutting the semiconductor light emitting chip.

The method according to claim 1,
Wherein a slope of the side surface of the plurality of semiconductor layers and a slope of the side surface of the wall are different from each other.

The method according to claim 1,
The side surfaces of the plurality of semiconductor layers are formed to be inclined with respect to the growth substrate,
Wherein an angle formed between the growth substrate and the side surface of the wall is closer to a right angle than an angle formed between the growth substrate and the side surfaces of the plurality of semiconductor layers.

The method according to claim 1,
Wherein a side face of the wall is etched in an inverted mesa shape so that a width of an upper end of the wall is wider than a bottom end of the wall.

delete

A method of manufacturing a semiconductor light emitting device formed by cutting a wafer on which a plurality of semiconductor light emitting chips are formed by semiconductor light emitting chips,
A first semiconductor layer having a first conductivity over a growth substrate, a second semiconductor layer having a second conductivity different from the first conductivity, a second semiconductor layer interposed between the first semiconductor layer and the second semiconductor layer, Forming a plurality of semiconductor layers having an active layer to be formed;
Dividing a plurality of semiconductor light emitting chip areas and a wall around each semiconductor light emitting chip area by removing a part of the plurality of semiconductor layers;
Forming an insulating reflection film that covers each semiconductor light emitting chip region, each semiconductor light emitting chip region and a wall, and a wall, and that reflects light from the active layer, the method comprising: forming a plurality of semiconductor layers Forming an insulating reflective film having an irregular portion with a more uneven shape in the periphery of the wall than the shape on the side and being a distributed Bragg reflector;
Forming at least one electrode on the insulating reflection film of each semiconductor light emitting chip region and electrically connected to the plurality of semiconductor layers; And
And cutting the plurality of semiconductor light emitting chips so that propagation of the cracks toward the distributed Bragg reflector side is blocked by the nonuniform portion,
Wherein the wall comprises a plurality of semiconductor layers.

The method of claim 7,
In the step of dividing the plurality of semiconductor light emitting chip areas and the walls around each semiconductor light emitting chip area,
Wherein a slope of a side surface of each of the plurality of semiconductor layers and a slope of a side surface of the wall of each semiconductor light emitting chip region are formed differently.

The method of claim 7,
Dividing a plurality of semiconductor light emitting chip areas and walls around each semiconductor light emitting chip area comprises:
Forming a first mask corresponding to each semiconductor light emitting chip region and a second mask corresponding to the wall and having a higher etching selection ratio than the first mask on the plurality of semiconductor layers; And
And etching the plurality of semiconductor layers on which the first mask and the second mask are formed.

The method of claim 9,
In the process of etching a plurality of semiconductor layers,
Wherein an angle between the growth substrate and the side surface of the wall is formed to be closer to a right angle than an angle formed by the side surfaces of the plurality of semiconductor layers of the growth substrate and each semiconductor light emitting chip region.

The method of claim 10,
In the process of etching the plurality of semiconductor layers, the side surfaces of the plurality of semiconductor layers of each semiconductor light emitting chip region are formed to be inclined with respect to the growth substrate,
Wherein the step of forming the insulating reflective film relaxes the nonuniformity of the shape of the insulating reflective film on the side surfaces of the plurality of semiconductor layers of each semiconductor light emitting chip region.

delete

The method of claim 9,
And the wall comprises at least a part of the second mask.

delete

The method of claim 9,
After the partitioning step, before forming the insulating reflection film,
Etching the side surface of the wall in an inverted mesa shape so that the upper end of the wall is wider than the lower end of the wall.

delete