[go: up one dir, main page]

KR101694768B1 - Semiconductor test socket and manufacturing method thereof - Google Patents

Semiconductor test socket and manufacturing method thereof Download PDF

Info

Publication number
KR101694768B1
KR101694768B1 KR1020150042576A KR20150042576A KR101694768B1 KR 101694768 B1 KR101694768 B1 KR 101694768B1 KR 1020150042576 A KR1020150042576 A KR 1020150042576A KR 20150042576 A KR20150042576 A KR 20150042576A KR 101694768 B1 KR101694768 B1 KR 101694768B1
Authority
KR
South Korea
Prior art keywords
conductive
insulating
sheet
insulating sheet
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020150042576A
Other languages
Korean (ko)
Other versions
KR20160116185A (en
Inventor
이은주
Original Assignee
주식회사 이노글로벌
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 이노글로벌 filed Critical 주식회사 이노글로벌
Priority to KR1020150042576A priority Critical patent/KR101694768B1/en
Publication of KR20160116185A publication Critical patent/KR20160116185A/en
Application granted granted Critical
Publication of KR101694768B1 publication Critical patent/KR101694768B1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0441—Details
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/0735—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card arranged on a flexible frame or film
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07392—Multiple probes manipulating each probe element or tip individually
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Environmental & Geological Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

본 발명은 반도체 테스트 소켓 및 그 제조 방법에 관한 것이다. 본 발명에 따른 반도체 테스트 소켓은 탄성을 갖는 절연성 본체와; 절연성 본체 내부에 가로 방향을 따라 이격되어 배열되는 절연성 시트와; 각각의 상기 절연성 시트의 일측 표면에 깊이 방향을 따라 상호 이격되어 형성되는 복수의 도전 패턴과; 일측이 각각의 상기 도전 패턴의 상부 가장자리 영역에 부착되고, 타측이 상기 절연성 본체의 상부 표면으로 노출되는 복수의 상부 도전핀과; 상기 절연성 시트의 타측 표면에 상하 방향으로의 중앙 영역에 부착되되 상기 깊이 방향을 따라 형성되는 전기적 접지가 가능한 재질의 접지 시트를 포함하는 것을 특징으로 한다. 이에 따라, 포고-핀 타입의 반도체 테스트 소켓이 갖는 단점과, PCR 소켓 타입의 반도체 테스트 소켓이 갖는 단점을 보완하여, 미세 패턴의 구현이 가능하면서도 상하 방향으로의 두께 제약을 극복할 수 있다. 또한, 반도체 테스트 소켓의 제조에 있어 제조의 편의를 제공하면서도 실제 반도체의 테스트 과정에서 보다 효율적인 접지(Ground)가 구현되어 테스트의 정확성을 높일 수 있게 된다.The present invention relates to a semiconductor test socket and a method of manufacturing the same. A semiconductor test socket according to the present invention comprises: an insulating main body having elasticity; An insulating sheet disposed in the insulating body so as to be spaced apart from each other in the transverse direction; A plurality of conductive patterns spaced apart from each other along a depth direction on one surface of each of the insulating sheets; A plurality of upper conductive pins each having one side attached to an upper edge region of each of the conductive patterns and the other side exposed to an upper surface of the insulating body; And a ground sheet which is attached to a central region in a vertical direction on the other surface of the insulating sheet and which is formed along the depth direction and which can be electrically grounded. Accordingly, the disadvantages of the pogo-pin type semiconductor test socket and the disadvantages of the PCR socket type semiconductor test socket can be overcome, so that it is possible to overcome the thickness limitation in the up and down direction while implementing the fine pattern. In addition, in manufacturing semiconductor test sockets, it is possible to improve the accuracy of testing by realizing more efficient grounding in the actual semiconductor testing process while providing convenience of manufacturing.

Description

반도체 테스트 소켓 및 그 제조 방법{SEMICONDUCTOR TEST SOCKET AND MANUFACTURING METHOD THEREOF}TECHNICAL FIELD [0001] The present invention relates to a semiconductor test socket,

본 발명은 반도체 테스트 소켓 및 그 제조 방법에 관한 것으로서, 보다 상세하게는 포고-핀 타입의 반도체 테스트 소켓이 갖는 단점과, PCR 소켓 타입의 반도체 테스트 소켓이 갖는 단점을 보완할 수 있는 반도체 테스트 소켓 및 그 제조 방법에 관한 것이다.
The present invention relates to a semiconductor test socket and a method of manufacturing the same, and more particularly, to a semiconductor test socket and a semiconductor test socket which can overcome the disadvantages of the pogo-pin type semiconductor test socket and the disadvantages of the PCR socket type semiconductor test socket And a manufacturing method thereof.

반도체 소자는 제조 과정을 거친 후 전기적 성능의 양불을 판단하기 위한 검사를 수행하게 된다. 반도체 소자의 양불 검사는 반도체 소자의 단자와 전기적으로 접촉될 수 있도록 형성된 반도체 테스트 소켓(또는 콘텍터 또는 커넥터)을 반도체 소자와 검사회로기판 사이에 삽입한 상태에서 검사가 수행된다. 그리고, 반도체 테스트 소켓은 반도체 소자의 최종 양불 검사 외에도 반도체 소자의 제조 과정 중 번-인(Burn-In) 테스트 과정에서도 사용되고 있다.The semiconductor device is subjected to a manufacturing process and then an inspection for judging whether the electrical performance is good or not. Inspection is carried out with a semiconductor test socket (or a connector or a connector) formed so as to be in electrical contact with a terminal of a semiconductor element inserted between a semiconductor element and an inspection circuit board. Semiconductor test sockets are used in burn-in testing process of semiconductor devices in addition to final semiconductor testing of semiconductor devices.

반도체 소자의 집적화 기술의 발달과 소형화 추세에 따라 반도체 소자의 단자 즉, 리드의 크기 및 간격도 미세화되는 추세이고, 그에 따라 테스트 소켓의 도전 패턴 상호간의 간격도 미세하게 형성하는 방법이 요구되고 있다. 따라서, 기존의 포고-핀(Pogo-pin) 타입의 반도체 테스트 소켓으로는 집적화되는 반도체 소자를 테스트하기 위한 반도체 테스트 소켓을 제작하는데 한계가 있었다.The size and spacing of terminals or leads of semiconductor devices are becoming finer in accordance with the development of technology for integrating semiconductor devices and miniaturization trends and there is a demand for a method of finely forming spaces between conductive patterns of test sockets. Therefore, conventional Pogo-pin type semiconductor test sockets have a limitation in manufacturing semiconductor test sockets for testing integrated semiconductor devices.

이와 같은 반도체 소자의 집적화에 부합하도록 제안된 기술이, 탄성 재질의 실리콘 소재로 제작되는 실리콘 본체 상에 수직 방향으로 타공 패턴을 형성한 후, 타공된 패턴 내부에 도전성 분말을 충진하여 도전 패턴을 형성하는 PCR 소켓 타입이 널리 사용되고 있다.A technique proposed to be compatible with the integration of such semiconductor devices is to form a perforated pattern in a vertical direction on a silicon body made of a silicone material made of an elastic material and then to fill the perforated pattern with a conductive powder to form a conductive pattern PCR socket type is widely used.

도 1은 PCR 소켓 타입의 종래의 반도체 테스트 장치(1)의 단면을 도시한 도면이다. 도 1을 참조하여 설명하면, 종래의 반도체 테스트 장치(1)는 지지 플레이트(30) 및 PCR 소켓 타입의 반도체 테스트 소켓(10)을 포함한다.1 is a cross-sectional view of a conventional semiconductor test apparatus 1 of PCR socket type. Referring to FIG. 1, a conventional semiconductor testing apparatus 1 includes a support plate 30 and a semiconductor test socket 10 of PCR socket type.

지지 플레이트(30)는 반도체 테스트 소켓(10)이 반도체 소자(3) 및 검사회로기판(5) 사이에서 움직일 때 반도체 테스트 소켓(10)을 지지한다. 여기서, 지지 플레이트(30)의 중앙에는 진퇴 가이드용 메인 관통홀(미도시)이 형성되어 있고, 메인 관통홀을 형성하는 가장자리를 따라 가장자리로부터 이격되는 위치에 결합용 관통홀이 상호 이격되게 형성된다. 그리고, 반도체 테스트 소켓(10)은 지지 플레이트(30)의 상면 및 하면에 접합되는 주변 지지부(50)에 의해 지지 플레이트(30)에 고정된다.The support plate 30 supports the semiconductor test socket 10 when the semiconductor test socket 10 moves between the semiconductor element 3 and the test circuit board 5. [ Here, a main through hole (not shown) for the advance and retreat guide is formed at the center of the support plate 30, and the through holes for coupling are spaced apart from each other along the edge forming the main through hole . The semiconductor test socket 10 is fixed to the support plate 30 by a peripheral support portion 50 joined to the upper and lower surfaces of the support plate 30.

PCR 소켓 타입의 반도체 테스트 소켓(10)은 절연성의 실리콘 본체에 타공 패턴이 형성되고, 해당 타공 패턴 내에 충진되는 도전성 분말(11)에 의해 상하 방향으로 도전 패턴들이 형성된다.The PCR socket type semiconductor test socket 10 has a perforated pattern formed on an insulating silicon body and conductive patterns are formed in the vertical direction by the conductive powder 11 filled in the perforated pattern.

이와 같은, PCR 소켓은 미세 피치의 구현이 가능하다는 장점이 있으나, 타공 패턴에 충진된 도전성 분말(11)이 반도체 소자(3)와 검사회로기판(5) 사이에서의 접촉시 발생하는 압력에 의해 도전성이 형성되는 방식이라는 점에서, 상하 방향으로의 두께 형성에 제한을 받는 단점이 있다.The PCR socket has the advantage of being capable of realizing fine pitches. However, since the conductive powder 11 filled in the perforation pattern is caused by the pressure generated when the semiconductor element 3 is in contact with the inspection circuit board 5 There is a disadvantage in that it is restricted in the thickness formation in the vertical direction.

즉, 상하 방향으로의 압력에 의해 도전성 분말(11)이 상호 접촉되어 도전성이 형성되는데, 두께가 증가하는 경우 도전성 분말(11)의 내부로 전달되는 압력이 약해져 도전성이 형성되지 않은 경우가 있다. 따라서, PCR 소켓은 상하 방향으로의 두께의 제약을 받는 단점이 있다.
That is, the conductive powders 11 are brought into contact with each other by the pressure in the vertical direction, so that the conductivity is formed. When the thickness is increased, the pressure to be transmitted to the inside of the conductive powder 11 becomes weak, and conductivity may not be formed. Therefore, the PCR socket has a disadvantage in that the thickness of the PCR socket is restricted in the vertical direction.

이에, 본 발명은 상기와 같은 문제점을 해소하기 위해 안출된 것으로서, 포고-핀 타입의 반도체 테스트 소켓이 갖는 단점과, PCR 소켓 타입의 반도체 테스트 소켓이 갖는 단점을 보완하여, 미세 패턴의 구현이 가능하면서도 상하 방향으로의 두께 제약을 극복할 수 있는 반도체 테스트 소켓 및 그 제조 방법을 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION Accordingly, the present invention has been made in order to solve the above problems, and it is an object of the present invention to overcome the disadvantages of the pogo-pin type semiconductor test socket and the disadvantage of the PCR socket type semiconductor test socket, The present invention also provides a method of manufacturing a semiconductor test socket.

또한, 반도체 테스트 소켓의 제조에 있어 제조의 편의를 제공하면서도 실제 반도체의 테스트 과정에서 보다 효율적인 접지(Ground)가 구현되어 테스트의 정확성을 높일 수 있는 반도체 테스트 소켓 및 그 제조 방법을 제공하는데 또 다른 목적이 있다.
In addition, it is another object of the present invention to provide a semiconductor test socket capable of enhancing the accuracy of testing by realizing more efficient grounding in a semiconductor test process while providing convenience in manufacturing semiconductor test socket. .

상기 목적은 본 발명에 따라, 탄성을 갖는 절연성 본체와; 절연성 본체 내부에 가로 방향을 따라 이격되어 배열되는 절연성 시트와; 각각의 상기 절연성 시트의 일측 표면에 깊이 방향을 따라 상호 이격되어 형성되는 복수의 도전 패턴과; 일측이 각각의 상기 도전 패턴의 상부 가장자리 영역에 부착되고, 타측이 상기 절연성 본체의 상부 표면으로 노출되는 복수의 상부 도전핀과; 상기 절연성 시트의 타측 표면에 상하 방향으로의 중앙 영역에 부착되되 상기 깊이 방향을 따라 형성되는 전기적 접지가 가능한 재질의 접지 시트를 포함하는 것을 특징으로 하는 반도체 테스트 소켓에 의해서 달성된다.
According to the present invention, the above objects can be accomplished by providing an insulating main body having elasticity; An insulating sheet disposed in the insulating body so as to be spaced apart from each other in the transverse direction; A plurality of conductive patterns spaced apart from each other along a depth direction on one surface of each of the insulating sheets; A plurality of upper conductive pins each having one side attached to an upper edge region of each of the conductive patterns and the other side exposed to an upper surface of the insulating body; And a ground sheet made of an electrically groundable material attached to a central region in a vertical direction on the other surface of the insulating sheet and formed along the depth direction.

여기서, 일측이 각각의 상기 도전 패턴의 하부 가장자리 영역에 부착되고, 타측이 상기 절연성 본체의 하부 표면으로 노출되는 복수의 하부 도전핀을 더 포함할 수 있다.The conductive pin may further include a plurality of lower conductive pins, one side of which is attached to the lower edge region of each conductive pattern and the other side of which is exposed to the lower surface of the insulating main body.

그리고, 상기 절연성 시트 및 상기 도전 패턴은 상기 상하 방향으로의 중앙 영역이 상기 가로 방향을 중심축으로 휘어진 형상을 가질 수 있다.The insulating sheet and the conductive pattern may have a shape in which the central region in the up and down direction is curved in the transverse direction about the central axis.

또한, 상기 절연성 시트 및 상기 도전 패턴은 상기 절연성 시트의 상기 도전 패턴이 형성된 방향으로 볼록하게 휘어진 형상을 가지며; 상기 접지 시트는 상기 절연성 시트의 오목하게 휘어진 영역 내부에 위치하도록 상기 절연성 시트에 부착될 수 있다.Further, the insulating sheet and the conductive pattern have a shape which is convexly curved in a direction in which the conductive pattern of the insulating sheet is formed; The ground sheet may be attached to the insulating sheet so as to be located inside the concavely curved region of the insulating sheet.

그리고, 상기 절연성 시트는 인접한 상기 상부 도전핀들 사이 각각에 상기 절연성 시트의 상부 끝단으로부터 하부 방향으로 소정 길이 절취되어 형성된 상부 절취부와; 인접한 상기 하부 도전핀들 사이 각각에 상기 절연성 시트의 하부 끝단으로부터 상부 방향으로 소정 길이 절취되어 형성된 하부 절취부를 포함할 수 있다.The insulating sheet may include an upper cut-out portion formed by cutting a predetermined length in a downward direction from an upper end of the insulating sheet, between the adjacent upper conductive pins; And a lower cut-out portion formed by cutting a predetermined length in a direction upward from a lower end of the insulating sheet between adjacent lower conductive fins.

그리고, 상기 절연성 시트는 PI 필름 형태로 마련되며; 각각의 상기 도전 패턴은 상기 PI 필름의 일측에 도전층이 형성된 연성회로기판의 상기 도전층의 패터닝을 통해 형성되는 베이스 도전층과, 상기 베이스 도전층에 순차적으로 도금된 니켈 도금층 및 금 도금층을 포함할 수 있다.The insulating sheet is provided in the form of a PI film; Each of the conductive patterns includes a base conductive layer formed through patterning of the conductive layer of a flexible circuit board having a conductive layer formed on one side of the PI film, and a nickel plating layer and a gold plating layer sequentially coated on the base conductive layer can do.

그리고, 상기 접지 시트는 스테인리스 재질 또는 FR-4 재질로 마련될 수 있다.The ground sheet may be made of stainless steel or FR-4.

한편, 상기 목적은 본 발명의 다른 실시 형태에 따라, 반도체 테스트 소켓의 제조 방법에 있어서, 절연성 시트의 일측 표면에 깊이 방향을 따라 상호 이격된 복수의 도전 패턴을 형성하는 패턴 형성 단계와; 각각의 상기 도전 패턴의 상부 가장자리 표면에 상부 도전핀을 부착하는 핀 부착 단계와; 상기 절연성 시트의 타측 표면에 상하 방향으로의 중앙 영역에 상기 깊이 방향을 따라 전기적 접지가 가능한 재질의 접지 시트를 부착하여 단위 시트를 형성하는 단위 시트 형성 단계와; 상기 패턴 형성 단계, 상기 핀 부착 단계 및 상기 단위 시트 형성 단계를 거쳐 형성된 복수의 단위 시트를 내부에서 가로 방향을 따라 상호 이격되어 배열되도록 절연성 본체를 형성하되, 상기 상부 도전핀의 상부가 상기 절연성 본체의 상부에 노출되도록 상기 절연성 본체를 형성하는 본체 형성 단계를 포함하는 것을 특징으로 하는 반도체 테스트 소켓의 제조방법에 의해서도 달성될 수 있다.According to another aspect of the present invention, there is provided a method of manufacturing a semiconductor test socket, including: forming a plurality of conductive patterns spaced apart from each other along a depth direction on a surface of an insulating sheet; A pin attaching step of attaching an upper conductive pin to a top edge surface of each of the conductive patterns; A unit sheet forming step of forming a unit sheet by attaching a ground sheet made of an electrically groundable material along the depth direction to a central region in a vertical direction on the other surface of the insulating sheet; Forming an insulating main body so that a plurality of unit sheets formed through the pattern forming step, the fin attaching step, and the unit sheet forming step are spaced apart from each other along the transverse direction, And a main body forming step of forming the insulating main body so as to be exposed to an upper portion of the semiconductor test socket.

여기서, 상기 핀 부착 단계는 각각의 상기 도전 패턴의 하부 가장자리 표면에 하부 도전핀을 부착하는 단계를 더 포함하며; 상기 본체 형성 단계에서는 상기 하부 도전핀의 하부가 상기 절연성 본체의 하부에 노출되도록 상기 절연성 본체가 형성될 수 있다.Wherein the fin attaching step further comprises attaching a lower conductive pin to a lower edge surface of each of the conductive patterns; In the body forming step, the insulating main body may be formed such that a lower portion of the lower conductive pin is exposed to a lower portion of the insulating main body.

그리고, 상기 절연성 시트와 상기 도전 패턴의 상기 상하 방향으로의 중앙 영역을 상기 가로 방향을 중심축으로 휘는 굴곡 형성 단계를 더 포함할 수 있다.The conductive sheet may further include a bending forming step of bending the central region in the vertical direction of the insulating sheet and the conductive pattern to the center axis in the transverse direction.

또한, 상기 굴곡 형성 단계에서는 상기 절연성 시트 및 상기 도전 패턴이 상기 절연성 시트의 상기 도전 패턴이 형성된 방향으로 볼록하도록 휠 수 있다.In the bending forming step, the insulating sheet and the conductive pattern may be convex in a direction in which the conductive pattern of the insulating sheet is formed.

그리고, 상기 단위 시트 형성 단계에서는 상기 접지 시트가 상기 절연성 시트의 오목하게 휘어진 영역 내부에 위치하도록 상기 절연성 시트에 부착될 수 있다.And, in the unit sheet forming step, the ground sheet may be attached to the insulating sheet so as to be located inside the concave curved region of the insulating sheet.

또한, 인접한 상기 상부 도전핀들 사이 각각에 상기 절연성 시트의 상부 끝단으로부터 하부 방향으로 소정 길이를 절취하여 상부 절취부를 형성하는 단계와; 인접한 상기 하부 도전핀들 사이 각각에 상기 절연성 시트의 하부 끝단으로부터 상부 방향으로 소정 길이를 절취하여 하부 절취부를 형성하는 단계를 더 포함할 수 있다.Cutting the insulating sheet at a predetermined length in a downward direction from an upper end of the insulating sheet to form an upper cutout portion between adjacent upper conductive fins; Forming a lower cutout portion by cutting a predetermined length from the lower end of the insulating sheet in an upper direction between the adjacent lower conductive fins, respectively.

그리고, 상기 본체 형성 단계는 하나의 단위 시트의 상기 가로 방향 양측에 절연성 재질의 단위 본체를 형성하되, 상기 상부 도전핀의 상부 및 상기 하부 도전핀의 하부가 각각 상기 단위 본체의 상부 및 하부로 노출되도록 상기 단위 본체를 형성하여 단위 모듈을 제작하는 모듈 제작 단계와, 복수의 상기 단위 모듈을 상기 가로 방향으로 순차적으로 부착하는 모듈 부착 단계를 포함하며; 상기 절연성 본체는 상기 가로 방향으로 순차적으로 부착되는 상기 복수의 단위 모듈을 구성하는 상기 단위 본체들에 의해 형성될 수 있다.The body forming step may include forming a unit body of an insulating material on both lateral sides of one unit sheet, wherein an upper portion of the upper conductive pin and a lower portion of the lower conductive pin are exposed to upper and lower portions of the unit body, And a module attaching step of sequentially attaching the plurality of unit modules in the transverse direction; The insulating main body may be formed by the unit bodies constituting the plurality of unit modules sequentially attached in the lateral direction.

여기서, 상기 접지 시트의 상기 깊이 방향 양측 가장자리 영역에는 상기 가로 방향으로 관통된 적어도 하나의 관통공이 형성되고; 상기 모듈 제작 단계에서 상기 접지 시트의 상기 관통공이 상기 단위 본체의 상기 가로 방향 양측으로 노출되도록 상기 단위 본체가 형성되며; 상기 모듈 부착 단계에서는 상기 접지 시트의 양측에 형성된 상기 관통공이 상기 가로 방향으로 연장된 체결봉에 삽입되면서 복수의 상기 단위 모듈이 순차적으로 부착될 수 있다.At least one through hole penetrating in the transverse direction is formed in both side edge regions in the depth direction of the ground sheet; Wherein the unit body is formed such that the through holes of the ground sheet are exposed on both sides of the unit body in the lateral direction in the module manufacturing step; In the module attaching step, the plurality of unit modules may be sequentially attached while the through holes formed on both sides of the ground sheet are inserted into the transversely extending connecting rods.

그리고, 상기 접지 시트는 스테인리스 재질 또는 FR-4 재질로 마련될 수 있다.The ground sheet may be made of stainless steel or FR-4.

그리고, 상기 패턴 형성 단계는 PI 필름의 일측 표면에 도전층이 형성된 연성회로기판의 상기 도전층을 패터닝 처리하여, 상기 PI 필름에 의해 상기 절연성 시트를 형성하고, 상기 절연성 시트에 상기 도전 패턴에 대응하는 베이스 도전층을 형성하는 단계와; 상기 베이스 도전층에 니켈 도금하여 니켈 도금층을 형성하는 단계와; 상기 니켈 도금층에 금 도금하여 금 도금층을 형성하여, 상기 도전 패턴을 형성하는 단계를 포함할 수 있다.
In the pattern formation step, the conductive layer of the flexible circuit board on which the conductive layer is formed on one surface of the PI film is patterned to form the insulating sheet with the PI film, Forming a base conductive layer on the base substrate; Forming a nickel plating layer on the base conductive layer by nickel plating; And forming a gold plating layer on the nickel plating layer to form the conductive pattern.

상기와 같은 구성에 따라 본 발명에 따르면, 포고-핀 타입의 반도체 테스트 소켓이 갖는 단점과, PCR 소켓 타입의 반도체 테스트 소켓이 갖는 단점을 보완하여, 미세 패턴의 구현이 가능하면서도 상하 방향으로의 두께 제약을 극복할 수 있는 반도체 테스트 소켓 및 그 제조 방법이 제공된다.According to the present invention, the disadvantages of the pogo-pin type semiconductor test socket and the disadvantage of the PCR socket-type semiconductor test socket can be overcome to realize a fine pattern, A semiconductor test socket capable of overcoming the limitations and a manufacturing method thereof are provided.

또한, 반도체 테스트 소켓의 제조에 있어 제조의 편의를 제공하면서도 실제 반도체의 테스트 과정에서 보다 효율적인 접지(Ground)가 구현되어 테스트의 정확성을 높일 수 있게 된다.
In addition, in manufacturing semiconductor test sockets, it is possible to improve the accuracy of testing by realizing more efficient grounding in the actual semiconductor testing process while providing convenience of manufacturing.

도 1은 종래의 PCR 소켓이 적용된 반도체 테스트 장치의 단면을 도시한 도면이고,
도 2는 본 발명에 따른 반도체 테스트 소켓의 사시도이고,
도 3은 도 2의 Ⅲ-Ⅲ 선에 따른 단면도이고,
도 4 내지 도 9는 본 발명에 따른 반도체 테스트 소켓의 제조 방법을 설명하기 위한 도면이다.1 is a cross-sectional view of a semiconductor test apparatus to which a conventional PCR socket is applied,
2 is a perspective view of a semiconductor test socket according to the present invention,
3 is a sectional view taken along the line III-III in Fig. 2,
4 to 9 are views for explaining a method of manufacturing a semiconductor test socket according to the present invention.

이하에서는 첨부된 도면을 참조하여 본 발명에 따른 실시예들을 상세히 설명한다. 여기서, 본 발명에 따른 실시예들을 설명하는데 있어, 반도체 테스트 장치의 전체 구성은 도 1을 참조하여 설명하며, 대응하는 구성 요소에 대해서는 실시예가 상이하더라도 동일한 참조번호를 사용하여 설명하며, 일부 그 설명을 생략할 수 있다.
본 발명에서 표현되는 '가로 방향', '깊이 방향', '상하 방향'은 각각 서로 직교하는 직교 3차원 좌표 상의 3 방향을 나타내며, 각각 도면 상에 W, D, H로 구분하여 정의되어 있으며, 도면에서 보여지는 가로 방향을 의미하는 것으로 해석되지 않는다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the following description of the embodiments according to the present invention, the overall configuration of a semiconductor test apparatus will be described with reference to FIG. 1, and corresponding elements will be described using the same reference numerals even if the embodiments are different, Can be omitted.
The 'horizontal direction', 'depth direction', and 'vertical direction' represented in the present invention are three directions on orthogonal three-dimensional coordinates orthogonal to each other, and are defined by W, D, It is not interpreted to mean the horizontal direction shown in the drawing.

도 2는 본 발명에 따른 반도체 테스트 소켓(100)의 사시도이고, 도 3은 도 2의 Ⅲ-Ⅲ 선에 따른 단면도이다. 도 2 및 도 3을 참조하여 설명하면, 본 발명에 따른 반도체 테스트 소켓(100)은 절연성 시트(310), 복수의 도전 패턴(320), 복수의 상부 도전핀(331) 및 접지 시트(340)를 포함한다. 그리고, 본 발명에 따른 반도체 테스트 소켓(100)은 복수의 하부 도전핀(332)을 포함할 수 있다.FIG. 2 is a perspective view of a semiconductor test socket 100 according to the present invention, and FIG. 3 is a sectional view taken along a line III-III in FIG. 2 and 3, a semiconductor test socket 100 according to the present invention includes an insulating sheet 310, a plurality of conductive patterns 320, a plurality of upper conductive pins 331 and a ground sheet 340, . In addition, the semiconductor test socket 100 according to the present invention may include a plurality of lower conductive pins 332.

절연성 본체(200)는 본 발명에 따른 반도체 테스트 소켓(100)의 전체 외관을 형성하며, 탄성 재질로 마련된다. 본 발명에서는 절연성 본체(200)가 탄성 재질을 갖는 실리콘 재질로 마련되는 것을 예로 한다.The insulating main body 200 forms an overall appearance of the semiconductor test socket 100 according to the present invention and is made of an elastic material. In the present invention, it is assumed that the insulating main body 200 is made of a silicone material having an elastic material.

여기서, 본 발명에서는 후술할 단위 모듈(110)을 구성하는 단위 본체(210)가 가로 방향(W)으로 상호 부착되어 전체 절연성 본체(200)를 형성하는 것을 예로 하는데, 이에 대한 상세한 설명은 후술한다.Here, in the present invention, the unit bodies 210 constituting the unit module 110 to be described later are mutually attached in the transverse direction W to form the entire insulating main body 200, which will be described in detail later .

절연성 시트(310)는 절연성 본체(200) 내부에 가로 방향(W)을 따라 상호 이격되어 배열된다. 본 발명에서는 절연성 시트(310)가 PI 필름 형태로 마련되는 것을 예로 한다.The insulating sheet 310 is arranged inside the insulating main body 200 so as to be spaced apart from each other along the lateral direction W. In the present invention, it is exemplified that the insulating sheet 310 is provided in the form of a PI film.

복수의 도전 패턴(320)은 각각의 절연성 시트(310)의 일측 표면에 깊이 방향(D)을 따라 상호 이격되어 형성된다(도 7 참조). 이 때, 각각의 도전 패턴(320)들은 상호 전기적으로 격리된 상태가 되도록 상호 이격된다. 본 발명에서는 절연성 시트(310)와 복수의 도전 패턴(320)이 연성 회로 기판의 패터닝을 통해 형성되는 것을 예로 하며, 이에 대한 상세한 설명은 후술한다.A plurality of conductive patterns 320 are formed on one surface of each insulating sheet 310 so as to be spaced from each other along the depth direction D (see FIG. 7). At this time, the conductive patterns 320 are spaced apart from each other to be electrically isolated from each other. In the present invention, the insulating sheet 310 and the plurality of conductive patterns 320 are formed through patterning of the flexible circuit board, and a detailed description thereof will be described later.

한편, 상부 도전핀(331)은 각각의 도전 패턴(320)에 하나씩 부착된다. 보다 구체적으로 설명하면, 상부 도전핀(331)의 일측, 즉 하부 영역이 도전 패턴(320)의 상부 가장자리 영역에 부착되고, 상부 도전핀(331)의 타측 영역은, 도 2 및 도 3에 도시된 바와 같이, 절연성 본체(200)의 상부 표면으로 노출된다. 여기서, 절연성 본체(200)의 상부 표면에 노출되는 상부 도전핀(331)은, 도 2에 도시된 바와 같이, 도전 패턴(320)의 형상에 대응하여, 깊이 방향(D)으로 상호 이격된 상태로 배열된다.On the other hand, the upper conductive pins 331 are attached to the conductive patterns 320 one by one. More specifically, one side of the upper conductive pin 331, that is, the lower region is attached to the upper edge region of the conductive pattern 320, and the other side region of the upper conductive pin 331 is shown in FIGS. 2 and 3 Is exposed to the upper surface of the insulating body 200, as shown. 2, the upper conductive pins 331 exposed on the upper surface of the insulating main body 200 are separated from each other in the depth direction D corresponding to the shape of the conductive pattern 320 .

마찬가지로, 하부 도전핀(332)은 각각의 도전 패턴(320)에 하나씩 부착된다. 보다 구체적으로 설명하면, 하부 도전핀(332)의 일측, 즉 상부 영역이 도전 패턴(320)의 하부 가장자리 영역에 부착되고, 하부 도전핀(332)의 타측 영역은, 도 2 및 도 3에 도시된 바와 같이, 절연성 본체(200)의 하부 표면으로 노출된다. 여기서, 절연성 본체(200)의 하부 표면에 노출되는 하부 도전핀(332)은, 도 2에 도시된 바와 같이, 도전 패턴(320)의 형상에 대응하여, 깊이 방향(D)으로 상호 이격된 상태로 배열된다.Likewise, the lower conductive pin 332 is attached to each conductive pattern 320 one by one. More specifically, one side or upper region of the lower conductive pin 332 is attached to the lower edge region of the conductive pattern 320, and the other side region of the lower conductive pin 332 is shown in FIGS. 2 and 3 Is exposed to the lower surface of the insulating body 200, as shown. 2, the lower conductive pins 332 exposed on the lower surface of the insulating main body 200 are separated from each other in the depth direction D corresponding to the shape of the conductive pattern 320 .

상기와 같은 구성에 따라, 하나의 상부 도전핀(331), 도전 패턴(320), 및 하부 도전핀(332)이 상하 방향(H)으로의 도전 라인을 형성하게 되며, 하나의 절연성 시트(310)에 깊이 방향(D)으로 다수의 도전 라인이 형성되고, 복수의 절연성 시트(310)가 가로 방향(W)으로 배열됨으로써, 본 발명에 따른 반도체 테스트 소켓(100)이 형성 가능하게 된다.The upper conductive pin 331, the conductive pattern 320 and the lower conductive pin 332 form a conductive line in the vertical direction H, and one insulating sheet 310 A plurality of conductive lines are formed in the depth direction D and a plurality of insulating sheets 310 are arranged in the lateral direction W so that the semiconductor test socket 100 according to the present invention can be formed.

여기서, 접지 시트(340)는 각각의 절연성 시트(310)의 타측 표면, 즉 절연성 시트(310)의 가로 방향(W) 양측 표면 중 도전 패턴(320)이 형성된 표면의 반대측 표면에 상하 방향(H)으로 중앙 영역에 부착되는데, 깊이 방향(D)을 따라 형성되는 시트 형상을 갖는다. 여기서, 접지 시트(340)는 전기적 접지가 가능한 재질로 마련되는데, 예컨대, 스테인리스 재질이나 FR-4 재질로 마련될 수 있다.The ground sheet 340 is disposed on the opposite side surface of the surface on which the conductive pattern 320 is formed among the surfaces on the other side of the insulating sheet 310, ), And has a sheet shape formed along the depth direction (D). Here, the ground sheet 340 is made of an electrically groundable material, and may be made of, for example, stainless steel or FR-4 material.

이와 같이, 접지 시트(340)가 실질적으로 전기가 흐르는 도전 라인과 절연성 재질의 절연성 시트(310)를 사이에 두고 근접하게 형성됨으로써, 도전 라인을 통한 테스트 신호의 흐름을 원활하게 함으로써, 반도체 테스트 소켓(100)의 보다 정확한 테스트가 가능하게 된다.As described above, since the ground sheet 340 is formed so as to be close to the electrically conductive line through which the electrically conductive electricity flows and the insulating sheet 310 made of the insulating material, the flow of the test signal through the conductive line is smooth, A more accurate test of the test apparatus 100 becomes possible.

한편, 본 발명에 따른 절연성 시트(310) 및 도전 패턴(320)은, 도 3에 도시된 바와 같이, 상하 방향(H)으로의 중앙 영역, 즉 상부 도전핀(331)과 하부 도전핀(332) 사이의 영역이 가로 방향(W)을 중심축으로 휘어진 형상을 갖도록 마련될 수 있다.3, the insulating sheet 310 and the conductive pattern 320 according to the present invention are formed in a central region in the vertical direction H, that is, the upper conductive pin 331 and the lower conductive pin 332 May be provided so as to have a shape curved in the transverse direction W as a central axis.

이에 따라, 본 발명에 따른 반도체 테스트 소켓(100)을 이용하여 반도체 소자(3)의 검사가 진행되는 과정에서, 반도체 소자(3)에 의해 반도체 테스트 소켓(100)에 압력이 가해질 때, 절연성 시트(310) 및 도전 패턴(320)의 휘어진 영역에 의해 내부에서 휘어지면서 탄성적으로 압력을 받게 되어, 도전 패턴(320)이나 반도체 소자(3)의 볼(ball)이나 단자의 손상을 최소화시킬 수 있게 된다.Accordingly, when a pressure is applied to the semiconductor test socket 100 by the semiconductor element 3 in the process of inspecting the semiconductor element 3 using the semiconductor test socket 100 according to the present invention, The conductive pattern 320 and the conductive pattern 320 may be elastically pressed while being bent inward to minimize damage to the ball or terminal of the conductive pattern 320 or the semiconductor element 3 .

이 때, 절연성 시트(310)와 도전 패턴(320)은, 도 3에 도시된 바와 같이, 절연성 시트(310)의 도전 패턴(320)이 형성된 방향으로 볼록하게, 그리고 도전 패턴(320)의 반대측 방향이 오목하게 휘어진 형상을 갖도록 마련될 수 있다. 그리고, 접지 시트(340)는, 절연성 시트(310)이 오목하게 휘어진 영역 내부에 위치하도록 절연성 시트(310)에 부착될 수 있다.3, the insulating sheet 310 and the conductive pattern 320 are convex in a direction in which the conductive pattern 320 of the insulating sheet 310 is formed, May be provided so as to have a concave curved shape. Then, the ground sheet 340 can be attached to the insulating sheet 310 such that the insulating sheet 310 is located inside the concavely curved region.

상기와 같은 구성에 따라, 본 발명에 따른 반도체 테스트 소켓(100)은 절연성 시트(310)에 도전 패턴(320)들을 형성하여 상하 방향(H)으로의 도전 라인을 형성하고, 휜 형상을 갖도록 제작함으로써, 포고-핀 타입의 반도체 테스트 소켓(100)이 갖는 단점, 즉 피치의 한계와, PCR 소켓 타입의 반도체 테스트 소켓(100)이 갖는 단점, 즉 즉 상하 방향(H)으로의 두께의 제약을 제거하여, 미세 패턴의 구현이 가능하면서도 상하 방향(H)으로의 두께 제약을 극복할 수 있는 반도체 테스트 소켓(100) 및 그 제조 방법이 제공된다.According to the above configuration, the semiconductor test socket 100 according to the present invention can be manufactured by forming the conductive patterns 320 in the insulating sheet 310 to form the conductive lines in the vertical direction H, The limitation of the pitch of the pogo-pin type semiconductor test socket 100 and the limitation of the thickness of the PCR socket type semiconductor test socket 100, that is, the thickness in the up-and-down direction H A semiconductor test socket 100 capable of realizing a fine pattern and capable of overcoming a thickness limitation in a vertical direction H and a manufacturing method thereof are provided.

또한, 반도체 테스트 소켓(100)의 제조에 있어 제조의 편의를 제공하면서도 실제 반도체의 테스트 과정에서 보다 효율적인 접지(Ground)가 구현되어 테스트의 정확성을 높일 수 있게 된다.In addition, in manufacturing semiconductor test socket 100, it is possible to improve the accuracy of testing by realizing more efficient grounding in actual semiconductor testing process, while providing convenience of manufacturing.

이하에서는 도 4 내지 도 9를 참조하여 본 발명에 따른 반도체 테스트 소켓(100)의 제조 방법에 대해 설명한다.Hereinafter, a method of manufacturing the semiconductor test socket 100 according to the present invention will be described with reference to FIGS. 4 to 9. FIG.

먼저, 절연성 시트(310)의 일측 표면에 깊이 방향(D)을 따라 상호 이격된 복수의 도전 패턴(320)을 형성한다. 본 발명에서는 PI 필름의 일측 표면에 도전층(320a)이 형성된 연성회로기판(311)을 이용하여 절연성 시트(310)에 복수의 도전 패턴(320)을 형성하는 것을 예로 한다.First, a plurality of conductive patterns 320 spaced from each other along the depth direction D are formed on one surface of the insulating sheet 310. In the present invention, a plurality of conductive patterns 320 are formed on the insulating sheet 310 using the flexible circuit board 311 having the conductive layer 320a formed on one surface of the PI film.

도 4를 참조하여 설명하면, 도 4의 (a)에 도시된 바와 같이 PI 필름의 일측 표면에 도전층(320a)이 형성된 연성회로기판(311)을 준비한다. 그리고, 마스크를 이용하여 도전층(320a)을 패터닝 처리하여, 도 4의 (a)에 도시된 바와 같이, PI 필름에 도전 패턴(320)에 대응하는 베이스 도전층(320b)을 형성한다. 여기서, PI 필름은 본 발명에 따른 절연성 시트(310)가 되고, 베이스 도전층(320b)의 본 발명에 따른 도전 패턴(320)을 형성하게 된다.Referring to FIG. 4, a flexible circuit board 311 having a conductive layer 320a formed on one surface of a PI film is prepared as shown in FIG. 4 (a). Then, the conductive layer 320a is patterned by using a mask to form a base conductive layer 320b corresponding to the conductive pattern 320 on the PI film, as shown in Fig. 4 (a). Here, the PI film becomes the insulating sheet 310 according to the present invention, and the conductive pattern 320 according to the present invention of the base conductive layer 320b is formed.

본 발명에서는 도전 패턴(320)을 형성하는데 있어, 베이스 도전층(320b)에 니켈 도금을 하여 니켈 도금층을 형성하고, 니켈 도금층에 금 도금하여 금 도금을 형성하여 최종적으로 도전 패턴(320)을 형성하는 것을 예로 한다.In the present invention, in forming the conductive pattern 320, the base conductive layer 320b is plated with nickel to form a nickel plated layer, and the plated nickel layer is plated with gold to form gold plating to finally form the conductive pattern 320 For example.

상기와 같이, 절연성 시트(310)에 도전 패턴(320)이 형성되면, 도 5에 도시된 바와 같이, 각각의 도전 패턴(320)의 상부 가장자리 표면에 상부 도전핀(331)을 부착한다. 또한, 각각의 도전 패턴(320)의 하부 가장자리 표면에 하부 도전핀(332)을 부착한다. 상부 도전핀(331)과 하부 도전핀(332)의 부착은 솔더링을 통해 부착하거나 도전성 접착제를 이용하여 부착할 수 있으며, 그 외에도 도전성 재질 상호간의 전기적 접착이 가능한 다른 방법도 적용이 가능하다.As described above, when the conductive pattern 320 is formed on the insulating sheet 310, the upper conductive pin 331 is attached to the upper edge surface of each conductive pattern 320, as shown in FIG. Further, a lower conductive pin 332 is attached to the lower edge surface of each conductive pattern 320. [ The attachment of the upper conductive pin 331 and the lower conductive pin 332 may be accomplished by soldering or by using a conductive adhesive, or by other methods of electrically bonding conductive materials.

한편, 상부 도전핀(331)과 하부 도전핀(332)의 부착이 완료되면, 절연성 시트(310)의 양측 표면 중 도전 패턴(320)이 형성된 표면의 반대측 표면에 접지 시트(340)를 부착한다. 본 발명에서는, 도 6에 도시된 바와 같이, 접지 시트(340)의 부착 전에 절연성 시트(310)와 도전 패턴(320)을 휘는 공정이 먼저 진행되는 것을 예로 한다.When the upper conductive pin 331 and the lower conductive pin 332 are attached to each other, the ground sheet 340 is attached to the opposite surface of the insulating sheet 310 on the opposite side of the surface on which the conductive pattern 320 is formed . In the present invention, as shown in FIG. 6, the process of bending the insulating sheet 310 and the conductive pattern 320 before attaching the ground sheet 340 proceeds first.

도 6을 참조하여 설명하면, 상부 도전핀(331) 및 하부 도전핀(332)이 부착된 절연성 시트(310)를 프레스에 안착시키고(도 6의 (a) 참조), 중앙 영역을 가압하게 되면 도 6의 (b)에 도시된 바와 같이, 절연성 시트(310)와 도전 패턴(320)의 중앙 영역이 휘어지게 된다.6, when the insulating sheet 310 with the upper conductive pin 331 and the lower conductive pin 332 is seated on the press (see FIG. 6A) and the central region is pressed The center region of the insulating sheet 310 and the conductive pattern 320 is bent as shown in FIG. 6 (b).

이 때, 본 발명에서 휘어지는 방향은, 상술한 바와 같이, 절연성 시트(310)의 도전 패턴(320)이 형성된 표면 측이 볼록해지고 반대측이 오목해지는 방향으로 휘는 것을 예로 한다.In this case, the deflection direction in the present invention is exemplified as the deflection in the direction in which the surface side of the insulating sheet 310 on which the conductive pattern 320 is formed is convex and the opposite side is concave, as described above.

그런 다음, 절연성 시트(310)의 오목하게 휘어진 영역 내부, 즉 도전 패턴(320)이 형성된 표면의 반대측 표면에, 도 6의 (c)에 도시된 바와 같이, 접지 시트(340)를 부착하게 된다.Then, the ground sheet 340 is attached to the inside of the concave curved region of the insulating sheet 310, that is, the surface opposite to the surface on which the conductive pattern 320 is formed, as shown in FIG. 6C .

여기서, 본 발명에서는 도 5에 도시된 바와 같이, 절연성 시트(310)는 인접한 상부 도전핀(331)들 사이 각각에 절연성 시트(310)의 상부 끝단으로부터 하부 방향으로 소정 길이 절취되어 형성된 상부 절취부(312)를 포함할 수 있다. 또한, 절연성 시트(310)는 인접한 하부 도전핀(332)들 사이 각각에 절연성 시트(310)의 하부 끝단으로부터 상부 방향으로 소정 길이 절취되어 형성된 하부 절취부를 포함할 수 있다.5, the insulating sheet 310 is formed by cutting a predetermined length of the insulating sheet 310 in the downward direction from the upper end of the insulating sheet 310, between the adjacent upper conductive pins 331, (312). The insulating sheet 310 may include a lower cut-out portion formed by cutting a predetermined length from the lower end of the insulating sheet 310 in the upper direction between the adjacent lower conductive pins 332.

이를 통해, 상부 도전핀(331), 도전 패턴(320) 및 하부 도전핀(332)으로 구성되는 하나의 도전 라인 단위로 양측 끝단이 절취됨으로써, 반도체 소자(3)의 테스트 과정에서 하나의 도전 라인에 가해지는 압력이 상부 절취부(312) 또는 하부 절취부에 의해 다른 도전 라인에 영향을 주지 않고 독립적으로 움직일 수 있게 된다.In this way, both ends are cut off in one conductive line unit constituted by the upper conductive pin 331, the conductive pattern 320 and the lower conductive pin 332, so that in the test process of the semiconductor element 3, Can be independently moved without affecting the other conductive lines by the upper cut-out portion 312 or the lower cut-out portion.

여기서, 상부 절취부(312)와 하부 절취부의 형성 과정은 후술할 단위 본체(210)가 형성되기 전 단계에서 상부 도전핀(331) 및 하부 도전핀(332)의 부착 전이나 후 등 제작 과정에서 적합한 단계에서 수행될 수 있다.The process of forming the upper cutout portion 312 and the lower cutout portion may be performed before or after the attachment of the upper conductive pin 331 and the lower conductive pin 332 in the stage before the unit body 210 to be described later is formed Can be carried out in suitable steps.

상기와 같은 과정을 거치게 되면, 도 7에 도시된 바와 같이, 하나의 절연성 시트(310)에 도전 패턴(320), 상부 도전핀(331), 하부 도전핀(332), 상부 절취부(312), 하부 절취부가 형성되고, 절연성 시트(310)가 휘어진 상태로 하나의 단위 시트(300)가 형성된다.7, the conductive pattern 320, the upper conductive pin 331, the lower conductive pin 332, the upper cut-out portion 312, and the lower conductive pin 332 are formed on one insulating sheet 310, And a unit sheet 300 is formed in a state in which the insulating sheet 310 is bent.

이와 같이 하나의 단위 시트(300)가 형성되면, 해당 단위 시트(300)에 금형을 이용하여, 도 8에 도시된 바와 같이, 절연성 재질의 단위 본체(210)를 형성하게 된다. 즉, 하나의 단위 시트(300)의 가로 방향(W) 양측에 절연성 재질의 단위 본체(210)를 형성하게 되는데, 이 때, 도 8에 도시된 바와 같이, 상부 도전핀(331)의 상부와 하부 도전핀(332)의 하부가 각각 단위 본체(210)의 상부 및 하부로 노출되도록 단위 본체(210)를 형성하게 되어, 최종적으로, 도 8에 도시된 하나의 단위 모듈(110)을 제작하게 된다.When one unit sheet 300 is formed as described above, a unit body 210 made of an insulating material is formed on the unit sheet 300 using a metal mold, as shown in FIG. 8, the unit main body 210 is formed on both sides of one unit sheet 300 in the transverse direction (W). At this time, as shown in FIG. 8, The unit body 210 is formed such that the lower portions of the lower conductive pins 332 are exposed to the upper and lower portions of the unit body 210. Finally, the unit module 110 shown in FIG. do.

그리고, 상술한 바와 같이, 상기 과정을 통해 복수의 단위 모듈(110)을 제작하고, 도 9에 도시된 바와 같이, 복수의 단위 모듈(110)을 가로 방향(W)으로 순차적으로 부착시킴으로써 본 발명에 따른 반도체 테스트 소켓(100)을 제작하게 된다. 이 때, 절연성 본체(200)는 가로 방향(W)으로 순차적으로 부착되는 복수의 단위 모듈(110) 각각을 구성하는 단위 본체(210)들에 의해 형성된다.As described above, a plurality of unit modules 110 are manufactured through the above process, and a plurality of unit modules 110 are sequentially attached in the lateral direction W as shown in FIG. 9, The semiconductor test socket 100 is manufactured. At this time, the insulating main body 200 is formed by unit bodies 210 constituting each of a plurality of unit modules 110 sequentially attached in the lateral direction (W).

여기서, 도 8에 도시된 바와 같이, 접지 시트(340)의 깊이 방향(D) 양측 가장자리 영역에는 가로 방향(W)으로 관통된 적어도 하나의 관통공(341)이 형성될 수 있다. 도 8에서는 가로 방향(W) 양측에 각각 하나씩의 관통공(341)이 형성되는 것을 예로 하고 있다. 그리고, 접지 시트(340)에 단위 본체(210)를 형성하는데 있어, 접지 시트(340)에 형성된 관통공(341)이 단위 본체(210)의 가로 방향(W) 양측으로 노출되도록 단위 본체(210)가 형성될 수 있다.Here, as shown in FIG. 8, at least one through hole 341 penetrating in the lateral direction W may be formed on both side edge regions of the ground sheet 340 in the depth direction D. In FIG. 8, one through hole 341 is formed on both sides in the lateral direction (W). When the unit body 210 is formed on the ground sheet 340, the through hole 341 formed in the ground sheet 340 is exposed to the both sides of the unit body 210 in the lateral direction W, May be formed.

그리고, 접지시트의 양측에 형성된 관통공(341)이, 도 9에 도시된 바와 같이 가로 방향(W)으로 연장된 체결봉에 삽입되면서 복수의 단위 모듈(110)이 순차적으로 부착되도록 마련될 수 있다. 이를 통해, 접지의 기능을 위해 부가되는 접지 시트(340)가 본 발명에 따른 반도체 테스트 소켓(100)의 제조 과정에서 단위 모듈(110)들의 원활한 부착을 위한 가이드 역할도 함께 수행할 수 있게 함으로써, 제작의 편의를 도모하면서도 접지 기능을 동시에 향상시킬 수 있게 된다.The through holes 341 formed on both sides of the ground sheet are inserted into the connecting rods extending in the lateral direction W as shown in FIG. 9, so that a plurality of unit modules 110 can be sequentially attached have. Accordingly, the ground sheet 340 added for the function of the ground can also serve as a guide for smooth attachment of the unit modules 110 in the manufacturing process of the semiconductor test socket 100 according to the present invention, It is possible to improve the grounding function at the same time while improving manufacturing convenience.

전술한 실시예에서는 반도체 테스트 소켓(100)의 하부에서 검사회로기판(3)의 단자와 접촉되는 구성이 하부 도전핀(332)으로 구성되는 것을 예로 하였으나, 검사회로기판(3)과의 접촉을 위한 구성은 다른 형태로 마련될 수 있다. 또한, 절연성 시트(310)의 하부에도 하부 절취선이 형성되는 것을 예로 하고 있으나, 검사회로기판(3)의 단자와 접촉되는 구성에 따라 하부 절취선의 형성은 선택적으로 적용 가능하다.In the above-described embodiment, the configuration in which the terminals of the inspection circuit board 3 are in contact with the terminals of the semiconductor test socket 100 is composed of the lower conductive pins 332. However, May be provided in other forms. In addition, although a lower perforated line is formed in the lower portion of the insulating sheet 310, the formation of the perforated line may be selectively applied depending on the configuration of contacting the terminal of the test circuit board 3.

비록 본 발명의 몇몇 실시예들이 도시되고 설명되었지만, 본 발명이 속하는 기술분야의 통상의 지식을 가진 당업자라면 본 발명의 원칙이나 정신에서 벗어나지 않으면서 본 실시예를 변형할 수 있음을 알 수 있을 것이다. 발명의 범위는 첨부된 청구항과 그 균등물에 의해 정해질 것이다.
Although several embodiments of the present invention have been shown and described, those skilled in the art will appreciate that various modifications may be made without departing from the spirit or scope of the present invention . The scope of the invention will be determined by the appended claims and their equivalents.

100 : 반도체 테스트 소켓 110 : 단위 모듈
200 : 절연성 본체 210 : 단위 본체
300 : 단위 시트 310 : 절연성 시트
311 : 연성회로기판 312 : 상부 절취부
313 : 하부 절취부 320 : 도전 패턴
331 : 상부 도전핀 332 : 하부 도전핀
340 : 접지 시트100: Semiconductor test socket 110: Unit module
200: insulative body 210: unit body
300: unit sheet 310: insulating sheet
311: Flexible circuit board 312: Upper cut-
313: Lower cut-out portion 320: Conductive pattern
331: upper conductive pin 332: lower conductive pin
340: ground sheet

Claims (17)

탄성을 갖는 절연성 본체와;
절연성 본체 내부에 가로 방향을 따라 이격되어 배열되는 절연성 시트와;
각각의 상기 절연성 시트의 일측 표면에 깊이 방향을 따라 상호 이격되어 형성되는 복수의 도전 패턴과;
일측이 각각의 상기 도전 패턴의 상부 가장자리 영역에 부착되고, 타측이 상기 절연성 본체의 상부 표면으로 노출되는 복수의 상부 도전핀과;
상기 절연성 시트의 타측 표면에 상하 방향으로의 중앙 영역에 부착되되 상기 깊이 방향을 따라 형성되는 전기적 접지가 가능한 재질의 접지 시트를 포함하는 것을 특징으로 하는 반도체 테스트 소켓.
An insulating main body having elasticity;
An insulating sheet disposed in the insulating body so as to be spaced apart from each other in the transverse direction;
A plurality of conductive patterns spaced apart from each other along a depth direction on one surface of each of the insulating sheets;
A plurality of upper conductive pins each having one side attached to an upper edge region of each of the conductive patterns and the other side exposed to an upper surface of the insulating body;
And an electrically groundable ground sheet attached to a central region in a vertical direction on the other surface of the insulating sheet and formed along the depth direction.
제1항에 있어서,
일측이 각각의 상기 도전 패턴의 하부 가장자리 영역에 부착되고, 타측이 상기 절연성 본체의 하부 표면으로 노출되는 복수의 하부 도전핀을 더 포함하는 것을 특징으로 하는 반도체 테스트 소켓.
The method according to claim 1,
Further comprising a plurality of lower conductive pins, one side of which is attached to the lower edge region of each of the conductive patterns, and the other side of which is exposed to the lower surface of the insulating main body.
제2항에 있어서,
상기 절연성 시트 및 상기 도전 패턴은
상기 상하 방향으로의 중앙 영역이 상기 가로 방향을 중심축으로 휘어진 형상을 갖는 것을 특징으로 하는 반도체 테스트 소켓.
3. The method of claim 2,
The insulating sheet and the conductive pattern
And the central region in the up-and-down direction has a shape bent toward the center axis in the lateral direction.
제3항에 있어서,
상기 절연성 시트 및 상기 도전 패턴은 상기 절연성 시트의 상기 도전 패턴이 형성된 방향으로 볼록하게 휘어진 형상을 가지며;
상기 접지 시트는 상기 절연성 시트의 오목하게 휘어진 영역 내부에 위치하도록 상기 절연성 시트에 부착되는 것을 특징으로 하는 반도체 테스트 소켓.
The method of claim 3,
Wherein the insulating sheet and the conductive pattern are convexly curved in a direction in which the conductive pattern of the insulating sheet is formed;
Wherein the ground sheet is attached to the insulating sheet so as to be located inside the concave curved region of the insulating sheet.
제2항에 있어서,
상기 절연성 시트는
인접한 상기 상부 도전핀들 사이 각각에 상기 절연성 시트의 상부 끝단으로부터 하부 방향으로 소정 길이 절취되어 형성된 상부 절취부와;
인접한 상기 하부 도전핀들 사이 각각에 상기 절연성 시트의 하부 끝단으로부터 상부 방향으로 소정 길이 절취되어 형성된 하부 절취부를 포함하는 것을 특징으로 하는 반도체 테스트 소켓.
3. The method of claim 2,
The insulating sheet
An upper cut-out portion formed by cutting a predetermined length in a downward direction from an upper end of the insulating sheet in each of the adjacent upper conductive fins;
And a lower cut-out portion formed by cutting a predetermined length in a direction upward from a lower end of the insulating sheet between adjacent lower conductive fins.
제1항에 있어서,
상기 절연성 시트는 PI 필름 형태로 마련되며;
각각의 상기 도전 패턴은
상기 PI 필름의 일측에 도전층이 형성된 연성회로기판의 상기 도전층의 패터닝을 통해 형성되는 베이스 도전층과,
상기 베이스 도전층에 순차적으로 도금된 니켈 도금층 및 금 도금층을 포함하는 것을 특징으로 하는 반도체 테스트 소켓.
The method according to claim 1,
The insulating sheet is provided in the form of a PI film;
Each of the conductive patterns
A base conductive layer formed through patterning of the conductive layer of the flexible circuit board having a conductive layer formed on one side of the PI film,
And a nickel plating layer and a gold plating layer which are sequentially plated on the base conductive layer.
제1항에 있어서,
상기 접지 시트는 스테인리스 재질 또는 FR-4 재질로 마련되는 것을 특징으로 하는 반도체 테스트 소켓.
The method according to claim 1,
Wherein the ground sheet is made of stainless steel or FR-4 material.
반도체 테스트 소켓의 제조 방법에 있어서,
절연성 시트의 일측 표면에 깊이 방향을 따라 상호 이격된 복수의 도전 패턴을 형성하는 패턴 형성 단계와;
각각의 상기 도전 패턴의 상부 가장자리 표면에 상부 도전핀을 부착하는 핀 부착 단계와;
상기 절연성 시트의 타측 표면에 상하 방향으로의 중앙 영역에 상기 깊이 방향을 따라 전기적 접지가 가능한 재질의 접지 시트를 부착하여 단위 시트를 형성하는 단위 시트 형성 단계와;
상기 패턴 형성 단계, 상기 핀 부착 단계 및 상기 단위 시트 형성 단계를 거쳐 형성된 복수의 단위 시트를 내부에서 가로 방향을 따라 상호 이격되어 배열되도록 절연성 본체를 형성하되, 상기 상부 도전핀의 상부가 상기 절연성 본체의 상부에 노출되도록 상기 절연성 본체를 형성하는 본체 형성 단계를 포함하는 것을 특징으로 하는 반도체 테스트 소켓의 제조방법.
A method of manufacturing a semiconductor test socket,
Forming a plurality of conductive patterns spaced apart from each other along the depth direction on one surface of the insulating sheet;
A pin attaching step of attaching an upper conductive pin to a top edge surface of each of the conductive patterns;
A unit sheet forming step of forming a unit sheet by attaching a ground sheet made of an electrically groundable material along the depth direction to a central region in a vertical direction on the other surface of the insulating sheet;
Forming an insulating main body so that a plurality of unit sheets formed through the pattern forming step, the fin attaching step, and the unit sheet forming step are spaced apart from each other along the transverse direction, And forming the insulating main body so as to be exposed to an upper portion of the semiconductor test socket.
제8항에 있어서,
상기 핀 부착 단계는 각각의 상기 도전 패턴의 하부 가장자리 표면에 하부 도전핀을 부착하는 단계를 더 포함하며;
상기 본체 형성 단계에서는 상기 하부 도전핀의 하부가 상기 절연성 본체의 하부에 노출되도록 상기 절연성 본체가 형성되는 것을 특징으로 하는 반도체 테스트 소켓의 제조방법.
9. The method of claim 8,
The step of attaching a fin further comprises the step of attaching a lower conductive pin to a lower edge surface of each of the conductive patterns;
Wherein the insulating main body is formed such that a lower portion of the lower conductive pin is exposed to a lower portion of the insulating main body in the main body forming step.
제9항에 있어서,
상기 절연성 시트와 상기 도전 패턴의 상기 상하 방향으로의 중앙 영역을 상기 가로 방향을 중심축으로 휘는 굴곡 형성 단계를 더 포함하며;
상기 굴곡 형성 단계는 상기 핀 부착 단계의 수행 전 또는 수행 후에 수행되는 것을 특징으로 하는 반도체 테스트 소켓의 제조방법.
10. The method of claim 9,
Further comprising: a bending forming step of bending the central region in the vertical direction of the insulating sheet and the conductive pattern to a central axis in the transverse direction;
Wherein the bending forming step is performed before or after the fin attaching step.
제10항에 있어서,
상기 굴곡 형성 단계에서는
상기 절연성 시트 및 상기 도전 패턴이 상기 절연성 시트의 상기 도전 패턴이 형성된 방향으로 볼록하도록 휘는 것을 특징으로 하는 반도체 테스트 소켓의 제조방법.
11. The method of claim 10,
In the bending formation step
Wherein the insulating sheet and the conductive pattern are bent so as to be convex in a direction in which the conductive pattern of the insulating sheet is formed.
제11항에 있어서,
상기 단위 시트 형성 단계에서는 상기 접지 시트가 상기 절연성 시트의 오목하게 휘어진 영역 내부에 위치하도록 상기 절연성 시트에 부착되는 것을 특징으로 하는 반도체 테스트 소켓의 제조방법.
12. The method of claim 11,
And in the unit sheet forming step, the ground sheet is attached to the insulating sheet so as to be located inside the concave curved region of the insulating sheet.
제9항에 있어서,
인접한 상기 상부 도전핀들 사이 각각에 상기 절연성 시트의 상부 끝단으로부터 하부 방향으로 소정 길이를 절취하여 상부 절취부를 형성하는 단계와;
인접한 상기 하부 도전핀들 사이 각각에 상기 절연성 시트의 하부 끝단으로부터 상부 방향으로 소정 길이를 절취하여 하부 절취부를 형성하는 단계를 더 포함하며,
상기 상부 절취부를 형성하는 단계와 상기 하부 절취부를 형성하는 단계는 상기 핀 부착 단계의 수행 전 또는 수행 후에 수행되는 것을 특징으로 하는 반도체 테스트 소켓의 제조방법
10. The method of claim 9,
Cutting the insulating sheet at a predetermined length in a downward direction from an upper end of each of the adjacent upper conductive pins to form an upper cut-out portion;
Further comprising the step of cutting a predetermined length in the upper direction from the lower end of the insulating sheet between each adjacent ones of the lower conductive pins to form the lower cutout portion,
Wherein the step of forming the upper cut-out portion and the step of forming the lower cut-out portion are performed before or after the step of attaching the pin.
제9항에 있어서,
상기 본체 형성 단계는
하나의 단위 시트의 상기 가로 방향 양측에 절연성 재질의 단위 본체를 형성하되, 상기 상부 도전핀의 상부 및 상기 하부 도전핀의 하부가 각각 상기 단위 본체의 상부 및 하부로 노출되도록 상기 단위 본체를 형성하여 단위 모듈을 제작하는 모듈 제작 단계와,
복수의 상기 단위 모듈을 상기 가로 방향으로 순차적으로 부착하는 모듈 부착 단계를 포함하며;
상기 절연성 본체는 상기 가로 방향으로 순차적으로 부착되는 상기 복수의 단위 모듈을 구성하는 상기 단위 본체들에 의해 형성되는 것을 특징으로 하는 반도체 테스트 소켓의 제조방법.
10. The method of claim 9,
The body forming step
The unit main body is formed such that an upper portion of the upper conductive pin and a lower portion of the lower conductive pin are respectively exposed to upper and lower portions of the unit body, A module manufacturing step of manufacturing a unit module,
And a module attaching step of sequentially attaching the plurality of unit modules in the transverse direction;
Wherein the insulating main body is formed by the unit bodies constituting the plurality of unit modules sequentially attached in the lateral direction.
제14항에 있어서,
상기 접지 시트의 상기 깊이 방향 양측 가장자리 영역에는 상기 가로 방향으로 관통된 적어도 하나의 관통공이 형성되고;
상기 모듈 제작 단계에서 상기 접지 시트의 상기 관통공이 상기 단위 본체의 상기 가로 방향 양측으로 노출되도록 상기 단위 본체가 형성되며;
상기 모듈 부착 단계에서는 상기 접지 시트의 양측에 형성된 상기 관통공이 상기 가로 방향으로 연장된 체결봉에 삽입되면서 복수의 상기 단위 모듈이 순차적으로 부착되는 것을 특징으로 하는 반도체 테스트 소켓의 제조방법.
15. The method of claim 14,
Wherein at least one through hole penetrating in the transverse direction is formed in both side edge regions in the depth direction of the ground sheet;
Wherein the unit body is formed such that the through holes of the ground sheet are exposed on both sides of the unit body in the lateral direction in the module manufacturing step;
Wherein the plurality of unit modules are sequentially attached while the through holes formed on both sides of the ground sheet are inserted into the transversely extending connecting rods in the module attaching step.
제8항에 있어서,
상기 접지 시트는 스테인리스 재질 또는 FR-4 재질로 마련되는 것을 특징으로 하는 반도체 테스트 소켓의 제조방법.
9. The method of claim 8,
Wherein the ground sheet is made of stainless steel or FR-4 material.
제8항에 있어서,
상기 패턴 형성 단계는
PI 필름의 일측 표면에 도전층이 형성된 연성회로기판의 상기 도전층을 패터닝 처리하여, 상기 PI 필름에 의해 상기 절연성 시트를 형성하고, 상기 절연성 시트에 상기 도전 패턴에 대응하는 베이스 도전층을 형성하는 단계와;
상기 베이스 도전층에 니켈 도금하여 니켈 도금층을 형성하는 단계와;
상기 니켈 도금층에 금 도금하여 금 도금층을 형성하여, 상기 도전 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 테스트 소켓의 제조 방법.9. The method of claim 8,
The pattern forming step
The conductive layer of the flexible circuit board on which the conductive layer is formed on one surface of the PI film is patterned to form the insulating sheet with the PI film and a base conductive layer corresponding to the conductive pattern is formed on the insulating sheet ;
Forming a nickel plating layer on the base conductive layer by nickel plating;
And forming a gold plating layer by gold plating the nickel plating layer to form the conductive pattern.
KR1020150042576A 2015-03-26 2015-03-26 Semiconductor test socket and manufacturing method thereof Active KR101694768B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150042576A KR101694768B1 (en) 2015-03-26 2015-03-26 Semiconductor test socket and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150042576A KR101694768B1 (en) 2015-03-26 2015-03-26 Semiconductor test socket and manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR20160116185A KR20160116185A (en) 2016-10-07
KR101694768B1 true KR101694768B1 (en) 2017-01-11

Family

ID=57145592

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150042576A Active KR101694768B1 (en) 2015-03-26 2015-03-26 Semiconductor test socket and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR101694768B1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102030586B1 (en) * 2018-06-20 2019-10-10 주식회사 아이에스시 Test connector, manufacturing method of the test connector, and testing method of device-under-test using the test connector
KR102205885B1 (en) * 2019-06-12 2021-01-21 가오 티엔-싱 Electrical connector and electrical testing device
CN110726917B (en) * 2019-09-25 2022-04-05 苏州韬盛电子科技有限公司 Semiconductor test socket with hybrid coaxial structure and preparation method thereof
CN117970080B (en) * 2024-03-29 2024-06-21 四川锐坤电子技术有限公司 FPC test clamp

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101489186B1 (en) 2013-11-27 2015-02-11 주식회사 이노 Semiconductor test socket and manufacturing method thereof

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3820603B2 (en) * 1995-09-28 2006-09-13 Ｊｓｒ株式会社 Connector device
KR100787087B1 (en) * 2006-05-19 2007-12-24 (주)이노아토 Socket pin for testing semiconductor characteristics in final test process
KR100933369B1 (en) * 2007-12-26 2009-12-22 (주) 마이크로사이언스 Interposer of Probe Card and Manufacturing Method Thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101489186B1 (en) 2013-11-27 2015-02-11 주식회사 이노 Semiconductor test socket and manufacturing method thereof

Also Published As

Publication number Publication date
KR20160116185A (en) 2016-10-07

Similar Documents

Publication Publication Date Title
KR101517409B1 (en) Semiconductor test socket and manufacturing method thereof
KR101489186B1 (en) Semiconductor test socket and manufacturing method thereof
KR101582956B1 (en) Semiconductor test socket and manufacturing method thereof
KR101694768B1 (en) Semiconductor test socket and manufacturing method thereof
KR101826663B1 (en) Bi-directional conductive socket for testing semiconductor device, bi-directional conductive module for testing semiconductor device, and manufacturing method thereof
KR101919881B1 (en) By-directional electrically conductive pattern module
KR101566173B1 (en) Semiconductor test socket and manufacturing method thereof
KR101556216B1 (en) Semiconductor test socket and manufacturing method thereof
KR101162175B1 (en) Semiconductor test socket
KR101745884B1 (en) Socket using high accuracy laser and manufacturing method thereof
KR101339124B1 (en) Semiconductor test socket and manufacturing method thereof
KR101462968B1 (en) Semiconductor test socket
KR101311752B1 (en) Contactor for testing semiconductor and manufacturing method thereof
KR101728399B1 (en) Kelvin test probe, kelvin test probe module and manufacturing method thereof
KR101800812B1 (en) Test socket having through hole in silicon rubber and method for manufacturing thereof
KR101846303B1 (en) Bi-directional conductive module, semiconductor test socket and manufacturing method thereof
KR101726399B1 (en) Test socket having bottom metal plate bump and method for manufacturing thereof
KR101757617B1 (en) By-directional electrically conductive pattern module and semiconductor test socket using the same, method for manufacturing by-directional electrically conductive pattern module
KR20160124347A (en) Bi-directional conductive socket for testing high frequency device, bi-directional conductive module for testing high frequency device, and manufacturing method thereof
KR101747652B1 (en) By-directional electric conductive sheet and semiconductor test socket, manufacturing method of by-directional electric conductive sheet
KR101721945B1 (en) Semiconductor test socket and manufacturing method thereof
KR101729538B1 (en) Semiconductor test socket and manufacturing method thereof
CN109752576B (en) Probe card device and signal transmission module thereof
KR102773953B1 (en) Socket for electronic device test
KR101884745B1 (en) Method for manufacturing by-directional electrically conductive module using ultra-precision machining technology and method for manufacturing by-directional electrically conductive test module using the same

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20150326

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20160419

Patent event code: PE09021S01D

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

Comment text: Final Notice of Reason for Refusal

Patent event date: 20160912

Patent event code: PE09021S02D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20161004

PG1501 Laying open of application
GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20170104

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20170104

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20191022

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20191022

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20201231

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20230103

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20241231

Start annual number: 9

End annual number: 9