[go: up one dir, main page]

KR101692508B1 - 발광 소자 - Google Patents

발광 소자 Download PDF

Info

Publication number
KR101692508B1
KR101692508B1 KR1020100101423A KR20100101423A KR101692508B1 KR 101692508 B1 KR101692508 B1 KR 101692508B1 KR 1020100101423 A KR1020100101423 A KR 1020100101423A KR 20100101423 A KR20100101423 A KR 20100101423A KR 101692508 B1 KR101692508 B1 KR 101692508B1
Authority
KR
South Korea
Prior art keywords
layer
light emitting
electrode
emitting device
passivation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020100101423A
Other languages
English (en)
Other versions
KR20120039953A (ko
Inventor
정환희
이상열
문지형
송준오
최광기
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100101423A priority Critical patent/KR101692508B1/ko
Publication of KR20120039953A publication Critical patent/KR20120039953A/ko
Application granted granted Critical
Publication of KR101692508B1 publication Critical patent/KR101692508B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/84—Coatings, e.g. passivation layers or antireflective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/018—Bonding of wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/816—Bodies having carrier transport control structures, e.g. highly-doped semiconductor layers or current-blocking structures
    • H10H20/8162—Current-blocking structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H10H20/82—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/832—Electrodes characterised by their material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/832—Electrodes characterised by their material
    • H10H20/835—Reflective materials

Landscapes

  • Led Devices (AREA)

Abstract

발광 소자는 지지층, 상기 지지층 상의 제2 전극층, 상기 제2 전극층 둘레의 상기 지지층 상에 형성되는 제1 보호층, 상기 제2 전극층과 상기 제1 보호층 상에 제2 도전형 반도체층, 활성층, 및 제1 도전형 반도체층이 적층되는 발광 구조물을 포함하며, 상기 제1 보호층은 일 측면이 상기 제2 전극층과 접하고, 타 측면과 하부면은 상기 지지층에 접촉한다.

Description

발광 소자{A light emitting device}
본 발명은 발광 소자, 그 제조 방법, 및 발광 소자 패키지에 관한 것이다.
질화갈륨(GaN)의 금속 유기화학기상 증착법 및 분자선 성장법 등의 발달을 바탕으로 고휘도 및 백색광 구현이 가능한 적색, 녹색 및 청색 LED(Light Emitting Diode)가 개발되고 있다.
이러한 LED은 백열등과 형광등 등의 기존 조명기구에 사용되는 수은(Hg)과 같은 환경 유해물질이 포함되어 있지 않아 우수한 친환경성을 가지며, 긴 수명, 저전력 소비특성 등과 같은 장점이 있기 때문에 기존의 광원들을 대체하고 있다. 이러한 LED 소자의 핵심 경쟁 요소는 고효율ㆍ고출력칩 및 패키징 기술에 의한 고휘도의 구현이다.
실시예는 신뢰성을 향상시킬 수 있는 발광 소자, 그 제조 방법, 및 발광 소자 패키지를 제공한다.
실시예에 따른 발광 소자는 지지층, 상기 지지층 상의 제2 전극층, 상기 제2 전극층 둘레의 상기 지지층 상에 형성되는 제1 보호층, 상기 제2 전극층과 상기 제1 보호층 상에 제2 도전형 반도체층, 활성층, 및 제1 도전형 반도체층이 적층되는 발광 구조물을 포함하며, 상기 제1 보호층은 일 측면이 상기 제2 전극층과 접촉하고, 타 측면과 하부면은 상기 지지층에 접촉한다.
실시예에 따른 발광 소자는는 지지층, 상기 지지층 상의 제2 전극층, 상기 제2 전극층 둘레의 상기 지지층 상에 형성되는 제1 보호층, 상기 제2 전극층과 상기 제1 보호층 상에 제2 도전형 반도체층, 활성층, 및 제1 도전형 반도체층이 적층되는 발광 구조물을 포함하며, 상기 제1 보호층과 상기 지지층이 서로 접촉하는 단면은 적어도 하나의 요철 패턴을 갖는다.
실시 예는 신뢰성을 향상시킬 수 있는 효과가 있다.
도 1은 제1 실시예에 따른 발광 소자를 나타낸다.
도 2는 제2 실시예에 따른 발광 소자를 나타낸다.
도 3은 제3 실시예에 따른 발광 소자를 나타낸다.
도 4 내지 도 8은 제1 실시예에 따른 발광 소자의 제조 방법을 나타낸다.
도 9 내지 도 11은 제2 실시예에 따른 발광 소자의 제조 방법을 나타낸다.
도 12는 실시예에 따른 발광 소자 패키지를 나타낸다.
도 13은 실시예에 따른 발광소자를 포함하는 조명 장치를 나타낸다.
이하, 실시예들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 실시예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다. 또한 동일한 참조번호는 도면의 설명을 통하여 동일한 요소를 나타낸다. 이하, 첨부된 도면을 참조하여 실시예에 따른 발광 소자, 그 제조 방법 및 발광 소자 패키지를 설명한다.
도 1은 제1 실시예에 따른 발광 소자(100)를 나타낸다. 도 1을 참조하면, 발광 소자(100)는 지지층(105), 제2 전극층(120), 제1 보호층(130), 발광 구조물(140), 제2 보호층(150), 및 제1 전극(170)을 포함한다.
지지층(105)은 발광 구조물(140)을 지지하며 제1 전극(170)과 함께 발광 구조물(140)에 전원을 제공한다. 지지층(105)은 지지 기판(110) 및 접합층(115)을 포함할 수 있다.
예를 들어, 지지 기판(110)은 구리(Cu), 금(Au), 니켈(Ni), 몰리브덴(Mo), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예를 들어, Si, Ge, GaAs, ZnO, SiC, SiGe) 중 적어도 하나를 포함할 수 있다.
접합층(115)은 본딩층으로서, 제2 전극층(120)과 제1 보호층(130)의 아래에 형성된다. 접합층(115)은 반사층(122)과 오믹층(124), 및 제1 보호층(130)에 접촉되어 제2 전극층(120) 및 제1 보호층(130)이 지지 기판(110)에 접합될 수 있도록 한다.
접합층(115)은 지지 기판(110)을 본딩 방식으로 접합하기 위해 형성되므로 지지 기판(110)을 도금이나 증착 방법으로 형성하는 경우에 접합층(115)이 반드시 형성되어야 하는 것은 아니므로 접합층(115)은 선택적으로 형성될 수도 있다.
접합층(115)은 베리어 금속 또는 본딩 금속 등을 포함하며, 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 또는 Ta 중 적어도 하나를 포함할 수 있다.
제2 전극층(120)은 지지층(105) 상에 형성된다. 제2 전극층(120)은 반사층(122)과 오믹층(124)이 적층된 형태이거나, 또는 오믹 특성을 갖는 반사 전극층일 수 있으며, 단층 또는 다층으로 형성될 수 있다.
반사층(122)은 발광 구조물(140)로부터 입사되는 광을 반사시켜 주어, 광 추출 효율을 개선시켜 줄 수 있다. 반사층(122)은 예를 들어, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있다. 또한 반사층(122)은 상기 금속 또는 합금과 IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등의 투광성 전도성 물질을 이용하여 다층으로 형성할 수 있으며, 예를 들어, IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni 등으로 적층할 수 있다. 반사층(122)은 광 효율을 증가시키기 위한 것으로 반드시 형성되어야 하는 것은 아니다.
또한 오믹층(124)은 제2 도전형 반도체층(146)에 오믹 접촉되어 발광 구조물(140)에 전원이 원활히 공급되도록 하며, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO, Ag,Pt, Rh, Ni 중 적어도 하나를 포함할 수 있다.
도 1에는 도시되지 않았지만, 제2 전극층(120)과 제2 도전형의 반도체층(146) 사이에는 전류 차단층(Current Blocking Layer, CBL)이 형성될 수 있다. 전류 차단층(미도시)은 제1 전극(170)과 적어도 일부가 오버랩되도록 형성될 수 있으며, 이에 따라 제1 전극(170) 아래에 전류가 집중되는 현상을 완화하여 발광 소자(100)의 발광 효율을 향상시킬 수 있다.
제1 보호층(130)은 제2 전극층(120)의 측면과 접하도록 제2 전극층(120) 외측의 지지층(105) 상에 형성된다. 예컨대, 제1 보호층(130)은 제2 전극층(120) 외측의 접합층(115) 상에 형성될 수 있다. 접합층(115)이 형성되지 않는 경우에는 지지 기판(110) 상의 둘레 영역에 형성될 수 있다.
제1 보호층(130)은 단위 칩 영역(A) 사이의 경계선(180)으로부터 이격하여 위치한다. 제1 보호층(130)은 지지층(105)과 접촉하며, 접촉 면적을 증대시키기 위하여 제1 보호층(130)은 일 측면이 제2 전극층(120)과 접하고, 나머지 측면과 하부면은 지지층(105), 예컨대, 접합층(115)에 접한다. 또한 제1 보호층(130)의 일 측면의 일 부분은 제2 전극층(120)에 접하고, 일 측면의 나머지 부분은 지지층(105), 예컨대, 접합층(115)과 접촉할 수 있다.
따라서 제2 전극층(120)과 접하는 측면과 반대인 제1 보호층(130)의 다른 측면도 지지층(105)에 접하기 때문에, 지지층(105)과의 접하는 접촉 면적이 증가하여 접착력이 강화된다. 따라서 제1 보호층(130)이 지지층(105), 예컨대, 접합층(115)으로부터 박리되는 것을 방지하여 발광 소자(100)의 신뢰성을 향상시킬 수 있다.
발광 구조물(140)은 제2 전극층(120) 및 제1 보호층(130) 상에 형성된다. 발광 구조물(140)의 측면은 단위 칩으로 구분하는 아이솔레이션(isolation) 에칭 과정에서 경사면이 형성될 수 있으며, 경사면은 제1 보호층(130)과 적어도 일부분이 오버랩된다. 제1 보호층(130)의 상면의 일부는 아이솔레이션 에칭에 의해 개방될 수 있다. 따라서 제1 보호층(130)은 일부가 발광 구조물(135)과 오버랩되고, 나머지 일부가 오버랩되지 않을 수 있다.
제1 보호층(130)은 발광 구조물(140)과 지지층(105) 사이의 계면이 박리되어 발광 소자(100)의 신뢰성이 저하되는 현상을 감소시킬 수 있다. 예컨대, 제1 보호층(130)은 발광 구조물(140)을 단위 칩으로 분리하기 위해 아이솔레이션 에칭을 실시하는 경우, 접합층(115)에서 파편이 발생되어 파편이 제2 도전형 반도체층(146)과 활성층(144) 사이 또는 활성층(144)과 제1 도전형 반도체층(142) 사이에 부착되어 전기적 단락이 발생되는 것을 방지할 수 있다.
제1 보호층(130)은 전도성을 갖는 물질로 형성된 전도성 보호층 또는 비전도성을 갖는 물질로 형성된 비전도성 보호층이 될 수 있다.
전도성 보호층은 투명 전도성 산화막으로 형성되거나 Ti, Ni, Pt, Pd, Rh, Ir, W 중 적어도 어느 하나를 포함할 수 있다. 전도성 보호층은 오믹층과 동일한 재질로 형성될 수 있다. 전도성 보호층은 전기 전도성을 가지므로, 전도성 보호층을 통해 발광 구조물(140)에 전류가 주입될 수 있다. 따라서, 발광 구조물(140)의 주변 영역에 배치되는 전도성 보호층 상에 배치된 활성층(144)에서도 빛이 효과적으로 발생될 수 있으며, 발광 소자의 광 효율이 향상될 수 있다.
비전도성 보호층은 전기 전도도가 매우 낮아 실질적으로 비전도성을 가지는 물질로 형성될 수 있다. 비전도성 보호층은 반사층(122) 및 오믹층(124)보다 전기 전도성이 현저히 낮은 물질, 제2 도전형 반도체층(146)과 쇼트키 접촉을 형성하는 물질, 또는 전기 절연성 물질로 형성될 수 있다. 예를 들어, 비전도성 보호층은 ZnO 또는 SiO2로 형성될 수 있다. 비전도성 보호층은 접합층(115)과 활성층(144) 사이의 거리를 증가시킨다. 따라서, 접합층(115)과 활성층(144) 사이의 전기적 단락이 발생할 가능성을 감소시킬 수 있다.
발광 구조물(140)은 제2 도전형 반도체층(146), 활성층(144), 및 제1 도전형 반도체층(142)이 적층된 구조일 수 있다.
제2 도전형의 반도체층(146)은 제2 전극층(120) 상에 형성되며, 제2 도전형 도펀트가 도핑된 3족-5족 원소의 화합물 반도체 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다. 제2 도전형 도펀트는 Mg, Zn 등과 같은 P형 도펀트를 포함하며, 제2 도전형 반도체층(146)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
활성층(144)은 제2 도전형 반도체층(146) 상에 형성되며, 단일 양자 우물 구조, 다중 양자 우물 구조(MQW), 양자점 구조 또는 양자선 구조 중 어느 하나를 포함할 수 있다. 활성층(144)은 3족-5족 원소의 화합물 반도체 재료를 이용하여 우물층과 장벽층, 예를 들면 InGaN 우물층/GaN 장벽층 또는 InGaN 우물층/AlGaN 장벽층으로 형성될 수 있다.
제1 도전형 반도체층(142)은 제1 도전형 도펀트가 도핑된 3족-5족 원소의 화합물 반도체, 예를 들어, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다. 제1 도전형 도펀트는 Si, Ge, Sn, Se, Te 등과 같은 N형 도펀트를 포함한다. 제1 도전형 반도체층(142)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
활성층(144)과 제1 도전형의 반도체층(142) 사이 또는 활성층(144)과 제2 도전형의 반도체층(146) 사이에는 도전형 클래드층이 형성될 수도 있으며, 도전형 클래드층은 AlGaN계 반도체로 형성될 수 있다.
한편, 발광 구조물(140)은 제2 도전형의 반도체층(146) 아래에 제2 도전형 반도체층의 극성과 반대인 제3 도전형 반도체층을 포함할 수 있다. 제1 도전형 반도체층은 P형 반도체층, 제2 도전형 반도체층은 n형 반도체층일 수 있으며, 그 역도 가능하다. 예를 들어, 발광 구조물(140)은 N-P 접합, P-N 접합, N-P-N 접합 및 P-N-P 접합 구조 중 적어도 하나를 포함할 수 있다.
제2 보호층(150)은 제1 도전형 반도체층(142)의 상면은 개방하고, 발광 구조물(140)의 측면에 형성될 수 있다. 제2 보호층(150)은 발광 구조물(140)의 제2 도전형 반도체층(146), 활성층(144), 및 제1 도전형 반도체층(142)의 측면을 덮도록 형성될 수 있다. 또한, 제2 보호층(150)은 제1 도전형 반도체층(142)의 상면의 일부와 상기 발광 구조물(140)과 오버랩되지 않는 제1 보호층(130)의 상면에 형성될 수 있으나, 이에 대해 한정하지는 않는다.
제2 보호층(150)은 발광 구조물(140)을 전기적으로 보호하기 위하여 형성될 수 있으며, 예를 들어, SiO2, SiOx, SiOxNy, Si3N4, Al2O3 로 형성될 수 있으나, 이에 대해 한정하지는 않는다.
제1 전극(170)은 발광 구조물(140) 상면에 형성된다. 예컨대, 제1 전극(170)은 제1 도전형 반도체층(142)의 상면에 형성되고, 소정의 패턴 형상으로 분기될 수 있으며, 이에 대해 한정하지는 않는다. 제1 도전형의 반도체층(142)의 상면은 광 추출 효율을 증가시키기 위해 러프니스 패턴(160)이 형성될 수 있다. 이에 따라 제1 전극(170)의 상면에도 러프니스 패턴이 형성될 수 있으나, 이에 대해 한정하지는 않는다.
도 4 내지 도 8은 제1 실시예에 따른 발광 소자의 제조 방법을 나타낸다. 다만, 앞에서 설명한 내용과 중복되는 내용은 생략하거나 간략히 설명한다.
도 4를 참조하면, 성장 기판(410) 상에 발광 구조물(140)을 형성한다.
성장 기판(410)은 예를 들어, 사파이어(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge 중 적어도 하나로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
발광 구조물(140)은 성장 기판(410) 상에 제1 도전형의 반도체층(142), 활성층(144) 및 제2 도전형의 반도체층(146)을 순차적으로 성장함으로써 형성될 수 있다.
발광 구조물(140)은 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.
한편, 발광 구조물(140) 및 성장 기판(410) 사이에는 격자 상수 차이를 완화하기 위해 버퍼층(미도시) 및/또는 언도프트 질화물층(미도시)이 형성될 수도 있다.
다음으로 발광 구조물(140)의 단위 칩 영역(A) 상에 제1 보호층(130)을 형성한다. 제1 보호층(130)은 제2 전극층이 형성될 제2 도전형 반도체층(146)의 일부 영역(425)을 개방한다. 또한 제1 보호층(130)은 단위 칩 영역(A)의 경계선(430)으로 일정 거리 이격하며, 제1 보호층(130)과 단위 칩 영역(A)의 경계선(430) 사이의 제2 도전형 반도체층(146)의 다른 일부 영역(420)을 개방하도록 패터닝된다.
예컨대, 포토리쏘그라피(photolithography) 공정 및 식각 공정을 이용하여 단위 칩 영역(A)의 경계선(430)으로 일정 거리 이격하는 제2 도전형 반도체층(146)의 둘레 영역에 제1 보호층(130)을 형성할 수 있다. 제1 보호층(130)은 다양한 증착 방법을 이용하여 형성할 수 있다.
다음으로 도 5를 참조하면, 제1 보호층(130)에 의해 개방되는 제2 도전형 반도체층(146)의 일부 영역(425) 상에 제2 전극층(120)을 형성한다. 제2 전극층(120)은 반사층 및 오믹층이 적층된 형태일 수 있다. 이때 제2 전극층(120)은 제1 보호층(130)의 일 측면과 접할 수 있다.
제2 전극층(120)은 예를 들어, 전자빔(E-beam) 증착, 스퍼터링(Sputtering), PECVD(Plasma Enhanced Chemical Vapor Deposition) 중 어느 하나의 방법에 의해 형성될 수 있다. 이때 제1 보호층(130)에 의해 개방되는 제2 도전형 반도체층(146)의 다른 일부 영역(420) 상에는 제2 전극층(120)이 형성되지 않을 수 있다.
다음으로 도 6을 참조하면, 제1 보호층(130), 제2 전극층(120), 및 개방되는 제2 도전형 반도체층(146)의 다른 일부 영역(420) 상에 접합층(115)을 형성하고, 접합층(115) 상에 지지 기판(110)을 형성한다.
이때 접합층(115)은 제2 전극층(120)의 상부면, 제1 보호층(130)의 상면과 타측면, 및 제2 도전형 반도체층(146)의 다른 일부 영역(420)과 접촉되어 제2 전극층(120), 및 제1 보호층(140)과의 접착력을 강화시켜 줄 수 있다.
실시예는 접합층(115)이 제1 보호층(140)의 상면을 물론 타측면과 접하므로 접촉 면적이 증가하여 접착력이 강화되어 발광 소자의 신뢰성을 향상시킬 수 있다.
다음으로 도 7에 도시된 바와 같이, 성장 기판(410)을 발광 구조물(140)로부터 제거한다. 도 7에서는 도 6에 도시된 구조물을 뒤집어서 도시하였다. 성장 기판(410)은 레이저 리프트 오프(Laser Lift Off) 방법 또는 화학적 리프트 오프(Chemical Lift Off) 방법에 의해 제거될 수 있다.
그리고 발광 구조물(135)을 단위 칩 영역(A)으로 구분하기 위하여 ICP(Inductively Coupled Plasma)와 같은 건식 식각 방법에 의해 아이솔레이션(isolation) 에칭을 실시하여 복수 개의 발광 구조물로 분리한다. 아이솔레이션(isolation) 에칭에 의하여 제1 보호층(130)의 일부분이 노출될 수 있으며, 제1 보호층(130)은 분리된 발광 구조물(140)과 일부 오버랩될 수 있다.
다음으로 도 8을 참조하면, 제1 도전형 반도체층(142)의 상면이 노출되도록 제1 보호층(130) 및 발광 구조물(140) 상에 제2 보호층(150)을 형성한다. 이때 제2 보호층(150)은 제1 보호층(130)의 측면과 접하는 접합층(115) 상에도 형성될 수 있다. 이때 제2 보호층(150)은 접합층(115)의 위 일부에만 형성되어 접합층 외측 둘레가 제2 보호층(150)에 의해 개방될 수 있다. 만약 제1 도전형 반도체층의 상면을 덥도록 제2 보호층을 형성할 경우 후술할 도 3에 도시되는 발광 소자(300)와 동일한 형태가 될 수 있다.
다음으로 제1 도전형의 반도체층(142)의 상면에 광 추출 효율 향상을 위한 러프니스 패턴(160)을 형성하고, 러프니스 패턴(160) 상에 제1 전극(170)을 형성한다. 러프니스 패턴(160)은 습식 식각 공정 또는 건식 식각 공정에 의해 형성될 수 있다.
그리고, 상기 구조물을 칩 분리 공정을 통해 단위 칩 영역으로 분리하면 복수 개의 발광 소자를 제작할 수 있다. 칩 분리 공정은 예를 들어, 블레이드(blade)를 이용해 물리적인 힘을 가하여 분리시키는 브레이킹 공정, 칩 경계에 레이저를 조사하여 칩을 분리시키는 레이저 스크라이빙 공정, 습식 식각 또는 건식 식각을 포함하는 식각 공정 등을 포함할 수 있으나, 이에 대해 한정하지는 않는다.
도 2는 제2 실시예에 따른 발광 소자(200)를 나타낸다. 앞에서 설명한 내용과 중복되는 내용은 생략하거나 간략히 설명한다. 도 2를 참조하면, 발광 소자(200)는 지지층(105), 제2 전극층(120), 제1 보호층(230), 발광 구조물(140), 제2 보호층(150), 및 제1 전극(170)을 포함한다.
지지층(105)은 지지 기판(110) 및 접합층(115)을 포함한다. 제2 전극층(120)은 지지층(105)의 일 영역 상에 형성되며, 제1 보호층(230)은 제2 전극층(120)과 접하도록 제2 전극층(120)의 외측에 위치하는 지지층(105)의 둘레 영역 상에 형성된다.
제1 보호층(230)은 지지층(105), 예컨대, 접합층(115)의 둘레 영역에 형성되고, 제2 전극층(120)은 지지층(105) 상에 형성된다. 제2 전극층(120)은 지지층(105) 상에 형성되고 일부분이 제1 보호층(230)과 지지층(105) 사이에 연장되어 형성될 수 있다.
제1 보호층(230)은 지지층(105), 예컨대, 접합층(115)과 접한다. 이때 제1 보호층(230)과 지지층(105)이 접촉하는 단면은 접촉 면적을 넓게 하기 위하여 적어도 하나의 요철 패턴을 가질 수 있다.
도 2에 도시되는 제1 보호층(230)은 내부에 적어도 하나의 관통 홈 또는 구멍을 가지며, 접합층(115)은 제1 보호층(230)의 적어도 하나의 관통 홈 또는 구멍에 충진됨으로써 접합층(115)과 제1 보호층(230)은 서로 접할 수 있다.
또한 예컨대, 접합층(115)은 제1 보호층(230) 내부를 관통하는 요철 패턴을 가질 수 있다. 이와 같이, 접합층(115)과 제1 보호층(230)이 접하는 면은 단일 수평면이 아니며, 2 이상의 서로 다른 면일 수 있다.
따라서 실시예는 제1 보호층(230) 내부에 형성되는 적어도 하나의 관통 홈 또는 구멍에 접합층(115)이 충진됨에 따라 접합층(115)과 제1 보호층(230)이 접촉하는 면적이 증가하고, 이로 인하여 제1 보호층(230)의 접착력이 강화되어 발광 소자(200)의 신뢰성이 향상될 수 있다.
발광 구조물(140)은 제1 보호층(230)과 제2 전극층(120) 상에 형성된다. 제1 보호층(230)의 상면의 일부는 발광 구조물(140)로부터 개방될 수 있다. 따라서 제1 보호층(230)은 일부가 발광 구조물(135)과 오버랩되고, 나머지 일부가 오버랩되지 않을 수 있다.
제2 보호층(150)은 발광 구조물(140)의 측면에 형성된다. 제2 보호층(150)은 제1 도전형 반도체층(142)의 상면 및 상기 발광 구조물(140)과 오버랩되지 않는 제1 보호층(230)의 상면에 형성될 수 있으나, 이에 대해 한정하지는 않는다.
지지층(105), 예컨대, 접합층(115)은 적어도 하나의 관통 홈 또는 구멍을 통하여 제2 보호층(150)과 접할 수 있다.
도 3은 제3 실시예에 따른 발광 소자를 나타낸다. 도 3을 참조하면, 발광 소자(300)는 도 1에 도시된 발광 소자와 제2 보호층(150-1)을 제외하고 동일하다. 앞에서 설명한 내용과 중복되는 내용은 생략하거나 간략히 설명한다.
즉 도 1에 도시된 제2 보호층(150)과 달리 도 3에 도시된 제2 보호층(150-1)은 제1 도전형 반도체층(142)의 상면 및 발광 구조물(140)의 측면을 덮도록 형성될 수 있다. 또한 제2 보호층(150-1)은 발광 구조물(140)과 오버랩되지 않는 제1 보호층(130)의 상면에 형성될 수 있으나, 이에 대해 한정하지는 않는다. 또한 제2 보호층(150-1)은 제1 전극(170)의 상부 면은 노출시킨다. 제2 보호층(150-1)의 상부면은 제1 전극(170)의 상부면 아래에 위치할 수 있다.
도 9 내지 도 11은 제2 실시예에 따른 발광 소자의 제조 방법을 나타낸다. 앞에서 설명한 내용과 중복되는 내용은 생략하거나 간략히 설명한다.
먼저 도 9를 참조하면, 성장 기판(410) 상에 발광 구조물(140)을 형성한다. 그리고 발광 구조물(140)의 단위 칩 영역(A) 상에 제1 보호층(230)을 형성한다.
제1 보호층(230)은 제2 전극층이 형성될 제2 도전형 반도체층(146)의 일부 영역(425)을 개방하도록 단위 칩 영역(A)의 둘레에 형성되며, 또한 단위 칩 영역(A)의 둘레 영역 상에 형성되는 제1 보호층(230)은 제2 도전형 반도체층(146)의 다른 영역을 개방하는 적어도 하나의 홈 또는 구멍(612,614)을 갖도록 패터닝된다. 예컨대, 적어도 하나의 홈 또는 구멍(612,614)은 요철 패턴일 수 있다.
다음으로 도 10을 참조하면, 제1 보호층(230)과 제2 전극층(120) 상에 지지층(105)을 형성한다. 지지층(105)은 제2 전극층(120) 및 보호층(230)과 접하고, 적어도 하나의 홈 또는 구멍(612,614)을 충진한다. 또한 지지층(105)은 적어도 하나의 홈 또는 구멍(612,614)을 통하여 제2 도전형 반도체층(146)과 접할 수 있다.
예컨대, 지지층(105)은 접합층(115) 및 지지 기판(110)을 포함하며, 접합층(115)은 제2 전극층(120) 및 보호층(230)과 접하고, 적어도 하나의 홈 또는 구멍(612,614)에 충진되어 제2 도전형 반도체층(146)과 접촉할 수 있다. 이로 인하여 제1 보호층(230)과 접합층(115) 사이의 접촉 면적이 증가할 수 있다.
이와 같이 실시예는 제1 보호층(230)과 접합층(115) 사이의 접촉 면적이 증가함에 따라 제1 보호층(230)의 접착력이 강화되어 발광 소자(200)의 신뢰성이 향상될 수 있다.
다음으로 도 11을 참조하면, 성장 기판(410)을 발광 구조물(140)로부터 제거한다. 도 11에서는 도 10에 도시된 구조물을 뒤집어서 도시하였다. 그리고 아이솔레이션(isolation) 에칭을 실시하여 발광 구조물(140)을 단위 칩 영역으로 구분한다. 이때 아이솔레이션(isolation) 에칭에 의하여 제1 보호층(230)의 일부분 및 제1 보호층(230)을 관통하는 지지층(105), 예컨대, 접합층 부분이 개방될 수 있다. 제1 보호층(230)은 분리된 발광 구조물(140)과 일부 오버랩될 수 있다.
제2 보호층(150)을 제1 보호층(130) 및 발광 구조물(140) 상에 제2 보호층(150)을 형성한다. 제2 보호층(150)은 아이솔레이션 에칭에 의하여 개방되는 제1 보호층(230)의 일부분 및 제1 보호층(230)을 관통하는 지지층(105)과 접한다. 또한 제2 보호층(150)은 제1 도전형의 반도체층(142)의 상면이 노출하도록 패터닝될 수 있다. 러프니스 패턴(160) 및 제1 전극(170) 형성은 도 8에서 설명한 바와 동일하다.
도 12는 실시예에 따른 발광 소자 패키지를 나타낸다. 도 12를 참조하면, 발광 소자 패키지는 패키지 몸체(710), 제1 금속층(712), 제2 금속층(714), 발광 소자(720), 반사판(725), 와이어(730), 및 봉지층(740)을 포함한다.
패키지 몸체(710)는 일측 영역에 캐버티(cavity)가 형성된 구조이다. 이때 캐버티의 측벽은 경사지게 형성될 수 있다. 패키지 몸체(710)는 실리콘 기반의 웨이퍼 레벨 패키지(wafer level package), 실리콘 기판, 실리콘 카바이드(SiC), 질화알루미늄(aluminum nitride, AlN) 등과 같이 절연성 또는 열전도도가 좋은 기판으로 형성될 수 있으며, 복수 개의 기판이 적층되는 구조일 수 있다. 실시 예는 상술한 몸체의 재질, 구조, 및 형상으로 한정되지 않는다.
제1 금속층(712) 및 제2 금속층(714)은 열 배출이나 발광 소자의 장착을 고려하여 서로 전기적으로 분리되도록 패키지 몸체(710)의 표면(710)에 배치된다. 발광 소자(720)는 제1 금속층(712) 및 제2 금속층(714)과 전기적으로 연결된다. 이때 발광 소자(720)는 도 1 내지 도 3에 도시된 실시예에 따른 발광 소자(100, 200, 또는 300)일 수 있다.
예컨대, 도 1에 도시된 발광 소자(100)의 지지층(105)은 제2 금속층(714)에 전기적으로 연결되고, 제1 전극(170)은 와이어(730)의 일측과 접합되고, 와이어(730)의 타측은 제1 금속층(712)에 접합될 수 있다.
반사판(725)은 발광 소자에서 방출된 빛을 소정의 방향으로 지향하도록 패키지 몸체(710)의 캐버티 측벽에 형성된다. 반사판(725)은 광반사 물질로 이루어지며, 예컨대, 금속 코팅이거나 금속 박편일 수 있다.
봉지층(740)은 패키지 몸체(710)의 캐버티 내에 위치하는 발광 소자(720)를 포위하여 발광 소자(720)를 외부 환경으로부터 보호한다. 봉지층(740)은 에폭시 또는 실리콘과 같은 무색 투명한 고분자 수지 재질로 이루어진다. 봉지층(740)은 발광 소자(720)에서 방출된 광의 파장을 변화시킬 수 있도록 형광체가 포함될 수 있다.
실시예에 따른 발광 소자 패키지는 복수 개가 기판 상에 어레이되며, 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다.
또 다른 실시예는 상술한 실시 예들에 기재된 발광 소자 또는 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.
도 13은 실시예에 따른 발광소자를 포함하는 조명 장치를 나타낸다. 도 13을 참조하면, 조명장치(800)는 전원 결합부(810), 열발산판(heat sink, 820), 발광 모듈(830), 반사경(reflector, 840), 및 커버 캡(cover cap, 850), 및 렌즈부(860)를 포함한다.
전원 결합부(810)는 상단이 외부의 전원 소켓(미도시)에 삽입되는 스크류 형상이며, 외부 전원 소켓에 삽입되어 발광 모듈(830)에 전원을 공급한다. 열발산판(820)은 측면에 형성되는 열발산핀 통하여 발광 모듈(830)로부터 발생하는 열을 외부로 방출한다. 열발산판(820)의 상단은 전원 결합부(810)의 하단과 스크루 결합된다.
열발산판(820)의 밑면에는 회로 기판 상에 실장되는 발광 소자 패키지들을 포함하는 발광 모듈(840)이 고정된다. 이때 발광 소자 패키지들은 도 12에 도시된 실시예에 따른 발광 소자 패키지일 수 있다.
조명 장치(800)는 발광 모듈(830) 하부에는 발광 모듈을 전기적으로 보호하기 위한 절연 시트(832) 및 반사 시트(834) 등을 더 포함할 수 있다. 또한 발광 모듈(840)에 의하여 조사된 광의 진행 경로 상에 다양한 광학적 기능을 수행하는 광학 부재가 배치될 수 있다.
반사경(840)은 원뿔대 형상으로 열발산판(820)의 하단과 결합하며, 발광 모듈(830)로부터 조사되는 광을 반사시킨다. 커버 캡(850)은 원형의 링 형상을 가지며, 반사경(840) 하단에 결합된다. 렌즈부(860)는 커버 캡(850)에 끼워진다. 도 13에 도시된 조명 장치(800)는 건물의 천장이나 벽체 내에 매입되어 다운라이트(downlight)로 이용할 수 있다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
105: 지지층, 110: 지지 기판
115: 접합층 120: 제2 전극층
122: 반사층 124: 오믹층
130,230: 제1 보호층 140: 발광 구조물
142: 제1 도전형 반도체층 144: 활성층
146: 제2 도전형 반도체층 150,150-1: 제2 보호층
160: 러프니스 패턴 170: 제1 전극.

Claims (7)

  1. 지지층;
    상기 지지층 상에 형성되는 제2 전극층;
    상기 제2 전극층 둘레의 상기 지지층 상에 형성되는 제1 보호층; 및
    상기 제2 전극층과 상기 제1 보호층 상에 형성되고, 제2 도전형 반도체층, 활성층, 및 제1 도전형 반도체층을 포함하는 발광 구조물; 및
    상기 제2 도전형 반도체층의 측면, 상기 활성층의 측면, 상기 제1 도전형 반도체층의 측면, 및 상기 제1 보호층 상에 형성되는 제2 보호층을 포함하며,
    상기 제1 보호층은 내부에 복수의 관통 홈들을 가지며,
    상기 지지층은 상기 복수의 관통 홈들 내에 형성되는 요철 패턴을 가지며,
    상기 제2 보호층은 상기 요철 패턴 상에 배치되며, 상기 요철 패턴은 상기 제2 보호층으로부터 노출되지 않는 발광 소자.
  2. 제1항에 있어서, 상기 지지층은,
    지지 기판; 및
    상기 지지 기판 상에 형성되고, 상기 제2 전극층의 하부면, 및 상기 제1 보호층의 하부면과 접촉하는 접합층을 포함하는 발광 소자.
  3. 제1항에 있어서,
    상기 제1 도전형 반도체층 상에 형성되는 제1 전극을 더 포함하는 발광 소자.
  4. 제1항에 있어서,
    상기 제2 보호층은 상기 제2 도전형 반도체층의 측면, 상기 활성층의 측면, 상기 제1 도전형 반도체층의 측면, 상기 제1 보호층의 상면, 및 상기 제1 도전형 반도체층의 상면에 배치되는 발광 소자.
  5. 제1항에 있어서,
    상기 제1 보호층의 일 측면은 상기 제2 전극층과 접촉하고, 상기 제1 보호층의 타 측면과 하부면은 상기 지지층에 접촉하는 발광 소자.
  6. 제2항에 있어서,
    상기 접합층은 상기 요철 패턴을 갖는 발광 소자.
  7. 제1항에 있어서,
    상기 지지층은 상기 관통 홈들을 통하여 상기 제2 보호층과 접촉하는 발광 소자.
KR1020100101423A 2010-10-18 2010-10-18 발광 소자 Expired - Fee Related KR101692508B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100101423A KR101692508B1 (ko) 2010-10-18 2010-10-18 발광 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100101423A KR101692508B1 (ko) 2010-10-18 2010-10-18 발광 소자

Publications (2)

Publication Number Publication Date
KR20120039953A KR20120039953A (ko) 2012-04-26
KR101692508B1 true KR101692508B1 (ko) 2017-01-03

Family

ID=46140058

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100101423A Expired - Fee Related KR101692508B1 (ko) 2010-10-18 2010-10-18 발광 소자

Country Status (1)

Country Link
KR (1) KR101692508B1 (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60329576D1 (de) * 2002-01-28 2009-11-19 Nichia Corp Nitrid-halbleiterbauelement mit einem trägersubstrat und verfahren zu seiner herstellung
KR100987986B1 (ko) * 2008-07-09 2010-10-18 서울옵토디바이스주식회사 발광 소자 및 그 제조방법
KR100986963B1 (ko) * 2008-07-08 2010-10-11 서울옵토디바이스주식회사 발광 소자 및 그 제조방법
KR101007092B1 (ko) * 2008-10-27 2011-01-10 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법

Also Published As

Publication number Publication date
KR20120039953A (ko) 2012-04-26

Similar Documents

Publication Publication Date Title
JP6104568B2 (ja) 発光素子
KR100986353B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101014155B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101154320B1 (ko) 발광소자, 발광소자 패키지 및 이를 포함하는 조명 장치
EP2518782B1 (en) Light emitting device and light emitting device package
KR101020963B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101752663B1 (ko) 발광소자 및 발광소자 제조방법
KR101742615B1 (ko) 발광 소자 패키지 및 발광 모듈
KR101014071B1 (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR100986374B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101034144B1 (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR101769048B1 (ko) 발광 소자, 이를 포함하는 발광소자 패키지 및 조명 장치
KR100999701B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101663192B1 (ko) 발광 소자
KR20120014972A (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지, 및 조명 시스템
KR101826979B1 (ko) 발광 소자 및 발광 소자 패키지
KR101679760B1 (ko) 발광 소자
KR20110118333A (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지, 및 조명 시스템
KR101744971B1 (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR101692508B1 (ko) 발광 소자
KR101648810B1 (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지, 조명 시스템
KR20120037100A (ko) 발광 소자 및 발광 소자 패키지
KR101735672B1 (ko) 발광 소자 및 발광 소자 패키지
KR101750207B1 (ko) 발광 소자 및 발광 소자 패키지
KR101880451B1 (ko) 발광소자

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20101018

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20150923

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20101018

Comment text: Patent Application

PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20160331

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20160930

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20161228

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20161229

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20191111

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20191111

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20201116

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20211210

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20221108

Start annual number: 7

End annual number: 7

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20241008