KR101688824B1

KR101688824B1 - Ａｃ 임피던스 측정 디바이스

Info

Publication number: KR101688824B1
Application number: KR1020110022564A
Authority: KR
Inventors: 히로후미 나카니시; 슈헤이 오카다
Original assignee: 요코가와 덴키 가부시키가이샤
Priority date: 2010-03-16
Filing date: 2011-03-14
Publication date: 2016-12-22
Anticipated expiration: 2031-03-14
Also published as: EP2367018A1; CN102193031A; KR20110104439A; JP2011191226A; US8878549B2; US20110227587A1; JP4947173B2; CN102193031B; EP2367018B1

Abstract

AC 임피던스 측정 디바이스는, 주기 신호가 중첩되는 제 1 신호를 DUT 에 제공하도록 구성된 신호 발생부; 변환 창을 이용하여 DUT 로부터 출력되는 전류 데이터 및 전압 데이터에 대해 푸리에 변환을 수행하는 한편, 그 변환 창의 개시 시간을 순차적으로 시프트하여, 전압 데이터 및 전류 데이터의 복수의 푸리에 변환 데이터 스트링을 획득하도록 구성된 푸리에 변환부; 전압 데이터의 푸리에 변환 데이터 스트링의 제 1 계차 수열 및 전류 데이터의 푸리에 변환 데이터 스트링의 제 2 계차 수열을 순차적으로 계산하도록 구성된 계차 수열 계산부; 및 제 1 계차 수열 및 제 2 계차 수열의 비율에 기초하여 DUT 의 임피던스를 계산하도록 구성된 임피던스 계산부를 포함한다.

Description

ＡＣ 임피던스 측정 디바이스{AC IMPEDANCE MEASURING DEVICE}

본 출원은, 전체 내용이 여기에 참조에 의해 통합되는, 2010년 3월 16일자로 출원된 일본 특허출원 제2010-058729호로부터 우선권을 주장한다.

본 개시물은 AC 임피던스 측정 디바이스에 관한 것이다. 더 상세하게는, 본 개시물은 전지의 충전 및 방전 동안 AC 임피던스 특성 측정의 개선에 관한 것이다.

최근에, 재충전가능한 2 차 전지가 환경 및 비용 면에서 관심을 끌고 있다. 2 차 전지 연구 개발 분야에서는, 고정확도로 원하는 주파수에서의 임피던스 특성 측정이 요구되었다.

도 6 은 AC 방법을 이용하여 2 차 전지의 임피던스를 측정하는 구조를 예시하는 개략도이다. 발진기 (2) 는 AC 신호를 피시험 디바이스 (이하, "DUT (device under test)" 로 지칭) (1) 인 2 차 전지에 인가하고, 전압계 (3) 및 전류계 (4) 는 DUT (1) 의 단자 전압 및 전류를 각각 측정한다. 측정된 단자 전압 및 전류의 값들에 기초하여 진폭비 및 위상차가 계산된다. 이렇게 하여, DUT (1) 의 임피던스가 계산된다.

계산된 DUT (1) 의 임피던스는 진폭 정보 및 위상 정보를 가지며, 따라서 복소수로 표현될 수 있다. DUT (1) 의 임피던스는, 수평축이 실수를 나타내고 수직축이 허수를 나타내는 복소평면 상의 점으로서 표시될 수 있다. 특히, 허수부의 극성이 반전되고 각 주파수에서의 임피던스가 플로팅되는 그래프는 콜-콜 플롯 (Cole-Cole plot) 이라 불리며, 이는 일반적으로는 예를 들어, 전기화학 분야에서 DUT (1) 의 내부 특성 또는 열화를 결정하기 위한 인덱스로서 이용된다.

각 주파수에서의 임피던스를 계산하기 위하여 측정된 전압 및 전류에 대해 푸리에 변환을 수행하고 그의 비율을 획득하는 방법이 있다. 이 경우에, 그 전압 및 전류는 과도 응답 없이 안정 상태에서 측정된다. 푸리에 변환을 위한 전압 및 전류 데이터 컷아웃 부분 (이하, "변환 창" 으로 지칭) 이 신호 주기의 정수배 (integral multiple) 인 경우, 임피던스 계산 결과는 변환 창의 개시 페이즈 (start phase) 와 관련이 없으며 임피던스를 정확하게 계산하는 것이 가능하다.

변환 창이 신호 주기의 정수배가 아닌 경우라도, 신호 주기보다 더 긴 주기를 가진 샘플링 데이터를 이용하여 푸리에 변환을 수행하거나 또는 해닝 (Hanning) 창 함수 또는 해밍 (Hamming) 창 함수와 같은 창 함수를 이용하여 임피던스를 계산함으로써 임피던스 측정 오차를 저감시키는 것이 가능하다.

JP-A-2007-265895호는, AC 신호에 대한 응답을 측정하지 않고, 거의 0Hz (저주파수 영역) 의 주파수 (f) 에서의 DC 성분만으로 임피던스 특성을 측정하여, 연료 셀의 특성을 고속으로 측정하는 것을 기재한다.

JP-A-2007-258661호는 적층 세라믹 커패시터의 제조 시에 적층 세라믹 커패시터를 평가하기 위해 AC 임피던스 측정을 이용하는 것을 기재한다.

JP-A-2007-17405호는 철근 부식도의 평가 시에 AC 임피던스 측정을 이용하는 것을 기재한다.

그러나, 재료 특성의 평가 시에는, 가능한 한 실제 이용 조건에 가까운 조건 하에서 임피던스를 측정하기 위하여, 정전류가 흐르거나 또는 과도 변화가 있는 상태에서 임피던스를 측정할 필요가 있다.

그러나, 전지 또는 커패시터의 경우에는, 정전류가 계속 흐를 경우, 예를 들어, 이온의 확산, 화학 반응 및 내부 용량으로 인해 단자 전압이 점차 변하게 된다.

과도 상태에서 AC 신호가 인가되는 경우, 그 AC 신호가 과도 응답에 중첩되는 DUT 의 출력 전압이 측정된다. 그 출력 전압에 대해 푸리에 변환을 수행함으로써 획득되는 값을 이용하여 임피던스가 계산되는 경우, 그 임피던스는 과도 응답으로 인해 오차를 포함한다.

예를 들어, 다중 회귀 분석을 이용하여 측정된 데이터로부터 과도 응답의 근사식을 계산하는 방법이 있다. 그러나, 이 방법에서는, 근사식을 계산하는데 시간이 오래 걸리고 계산 오차가 크다.

해닝 창 함수 또는 해밍 창 함수와 같은 창 함수가 이용되는 경우, 오차를 저감시키기 위하여 신호 주기보다 더 긴 측정 시간이 요구된다.

또한, 변환 창의 페이즈를 한번 시프트하고 임피던스 차이에 기초하여 푸리에 변환 동안 과도 응답의 영향을 계산하는 방법이 있다. 그러나, 과도 응답이 선형 근사될 수 없는 경우에는, 오차를 저감시키기가 어렵다.

본 발명의 예시적인 실시형태들은 상기 단점들 및 상술되지 않은 다른 단점들을 다룬다. 그러나, 본 발명은 상술된 단점들을 해결하도록 요구되지 않으며, 따라서 본 발명의 일 예시적인 실시형태는 임의의 단점들을 해결하지 않을 수도 있다.

따라서, 본 발명의 일 예시적인 양태는, 전압 또는 전류의 과도 응답에서도 작은 오차로 임피던스를 측정하는 AC 임피던스 측정 디바이스를 제공하는 것이다.

본 발명의 하나 이상의 예시적인 양태들에 따르면, AC 임피던스 측정 디바이스가 제공되어 있다. 이 디바이스는, 주기 신호가 중첩되는 제 1 신호를 피시험 디바이스 (device under test; DUT) 에 제공하도록 구성된 신호 발생부; 제 1 신호의 주기의 정수배인 시간 폭을 갖는 변환 창을 이용하여, DUT 로부터 출력되는 전류 데이터 및 전압 데이터에 대해 푸리에 변환을 수행하는 한편, 그 변환 창의 개시 시간을 순차적으로 시프트하여, 전압 데이터 및 전류 데이터의 복수의 푸리에 변환 데이터 스트링을 획득하도록 구성된 푸리에 변환부로서, 전류 데이터 및 전압 데이터 중 적어도 하나는 과도 응답을 포함하는, 상기 푸리에 변환부; 전압 데이터의 푸리에 변환 데이터 스트링의 제 1 계차 수열 및 전류 데이터의 푸리에 변환 데이터 스트링의 제 2 계차 수열을 순차적으로 계산하도록 구성된 계차 수열 계산부; 및 제 1 계차 수열 및 제 2 계차 수열의 비율에 기초하여 DUT 의 임피던스를 계산하도록 구성된 임피던스 계산부를 포함한다.

본 발명의 하나 이상의 예시적인 양태들에 따르면, 푸리에 변환부는, 제 1 신호의 주기의 1/6 내지 5/6 의 범위 내에서 변환 창의 개시 시간을 순차적으로 시프트하도록 구성된다.

본 발명의 하나 이상의 예시적인 양태들에 따르면, 주기 신호는 복수의 주파수 성분들을 포함하고, 임피던스 계산부는, 그 주파수 성분들 각각에 대해 DUT 의 임피던스를 계산하도록 구성된다.

본 발명의 하나 이상의 예시적인 양태들에 따르면, 이 디바이스는, DUT 로부터 출력되는 전류 데이터 및 전압 데이터를 샘플 클록에 기초하여 디지털 신호로 컨버팅하도록 구성된 샘플링부를 더 포함한다.

본 발명에 따르면, 전압 또는 전류의 과도 응답에서도, 임피던스 계산 상의 영향을 상당히 저감시키는 것이 가능하다. 출력 변화가 선형 근사될 수 없는 경우라도, 고정확도로 임피던스를 측정하는 것이 가능하다. 단계적 (stepwise) 입력의 출력이 안정화되는 것을 기다리지 않고 단시간 내에 임피던스를 측정하는 것이 가능하다.

본 발명의 다른 양태들 및 이점들은 다음의 설명, 도면 및 특허청구범위로부터 명백해질 것이다.

도 1 은 본 발명의 일 실시형태를 예시하는 블록도.
도 2 는 연산처리부 (17) 의 처리 연산의 개략적인 플로우를 예시하는 플로우차트.
도 3 은 개시 시간이 변할 때 푸리에 변환 결과의 궤적을 예시하는 도면.
도 4 는 변환 창이 시프트되는 횟수에 따른 임피던스 계산 결과의 오차를 예시하는 도면.
도 5 는 변환 창이 시프트될 때 과도 응답의 차이에 의한 푸리에 변환 결과의 궤적을 예시하는 도면.
도 6 은 관련 기술에 따른 AC 임피던스 측정 디바이스의 일 예의 구조를 예시하는 개략도.

이하, 본 발명의 예시적인 실시형태들이 첨부 도면들을 참조하여 설명될 것이다. 도 1 은 본 발명의 일 실시형태를 예시하는 블록도이다. 도 1 에서, 신호 발생 제어부 (5) 는 주기 신호 발생부 (6), DC 신호 발생부 (7) 및 클록 발생부 (8) 를 제어하여 설정 신호들에 기초하여 미리 결정된 신호들을 발생 및 출력한다.

주기 신호 발생부 (6) 는 미리 결정된 주기 신호를 가산부 (9) 의 하나의 입력 단자에 출력하고, DC 신호 발생부 (7) 는 미리 결정된 DC 신호를 가산부 (9) 의 다른 입력 단자에 출력한다. 가산부 (9) 는, 주기 신호가 DC 신호에 중첩되는 신호를 출력 신호 발생부 (10) 에 출력한다.

출력 신호 발생부 (10) 는, 주기 신호가 DC 신호에 중첩되는 전류 또는 전압 신호를 DUT (1) 에 인가한다.

전류 측정부 (11) 는 DUT (1) 를 통하여 흐르는 전류를 측정하고, 전류 신호를 샘플링부 (12) 에 제공한다. 샘플링부 (12) 는 전류 측정부 (11) 에 의해 측정된 전류 신호를 클록 발생부 (8) 로부터 수신된 샘플 클록에 기초하여 디지털 신호로 컨버팅하고, 그 디지털 신호를 전류 데이터 저장부 (13) 에 저장한다.

전압 측정부 (14) 는 DUT (1) 의 단자 전압을 측정하고, 전압 신호를 샘플링부 (15) 에 제공한다. 샘플링부 (15) 는 전압 측정부 (14) 에 의해 측정된 전압 신호를 클록 발생부 (8) 로부터 수신된 샘플 클록에 기초하여 디지털 신호로 컨버팅하고, 그 디지털 신호를 전압 데이터 저장부 (16) 에 저장한다.

연산처리부 (arithmetic unit; 17) 는 전류 데이터 저장부 (13) 에 저장된 전류 데이터 및 전압 데이터 저장부 (16) 에 저장된 전압 데이터를 판독하여, 과도 응답의 영향을 제거하고, DUT (1) 의 임피던스에 대해 미리 결정된 연산을 수행한다.

표시부 (18) 는 연산처리부 (17) 에 의한 DUT (1) 의 임피던스의 연산 결과를 적절한 형태로 표시한다.

도 2 는 연산처리부 (17) 의 처리 연산의 플로우를 예시하는 개략적인 플로우차트이다. 먼저, 연산처리부 (17) 는 연산 개시 시간을 설정하고 (단계 S1), 변환 창의 시간 폭을 설정한다 (단계 S2). 그 후, 연산처리부 (17) 는 전류 데이터 및 전압 데이터를 연산용으로 이용된 푸리에 변환 데이터로서 취득한다 (단계 S3).

연산처리부 (17) 는 취득된 전류 데이터 및 전압 데이터에 대해 푸리에 변환을 수행한다 (단계 S4). 그 후, 연산처리부 (17) 는 변환 결과를 저장하고 데이터 스트링을 생성한다 (단계 S5). 단계 S1 내지 단계 S5 는 연산 개시 시간을 변화시키면서 미리 결정된 횟수로 반복적으로 수행된다.

그 후, 연산처리부 (17) 는 복수의 푸리에 변환 데이터 스트링의 계차 수열을 순차적으로 계산하는 방식으로 계산된 복수의 푸리에 변환 스트링을 이용한다 (단계 S6). 그 후, 연산처리부 (17) 는 계차 수열의 계산 결과에 기초하여 전류 데이터 및 전압 데이터의 비율로부터 DUT (1) 의 임피던스를 계산한다 (단계 S7).

다음으로, 전류 제어의 상세한 임피던스 계산 동작이 설명될 것이다. 도 3 은, 10A 방전 상태에서 1 Ao-p/0.1Hz 의 AC 전류가 DUT (1) 에 인가되고 변환 창의 개시 시간이 변화되는 경우 DUT (1) 양단에서 측정된 전압과 전류의 푸리에 변환 결과의 궤적을 예시한 도면이다. 실제 전지 임피던스 측정 결과에 기초하여, DUT (1) 의 내부 임피던스는 4mΩ 이고, 과도 응답 전압은

이다.

변환 창의 시간 폭은 10s 이고, 변환 창의 개시 시간 t 에서의 측정된 전류와 측정된 전압의 단시간 푸리에 변환 결과는 각각 Is(t) 및 Vm(t) 이다.

t = 10s 로부터 변환 창이 계속 시프트될 때의 단시간 푸리에 변환 결과는 도 3 의 하부 부분에 도시된 궤적을 그린다. 전류의 푸리에 변환 결과는 원점을 그 중심으로서 갖는 원을 그리고, 전압의 푸리에 변환 결과는 과도 응답 성분에 의해 영향을 받으며, 전류와 달리, 원을 그리지 않는다.

임피던스는 궤적 상의 임의의 점의 데이터를 이용하여 계산된다. 도 4 는, t = 10s 로부터 변환 창이 2.5s 시프트될 때의 데이터 및 참값 (4mΩ) 에 대한 절대값의 오차에 기초한 임피던스의 계산 결과를 도시한다.

예를 들어, 하나의 변환 창으로부터 획득된 푸리에 변환 데이터에 기초하여 임피던스를 계산하는 관련 기술의 방법에서, t = 10s 에서의 임피던스는 다음과 같이 계산된다 :

참값 (4mΩ) 에 대한 절대값의 오차는 +103.4% 이다.

그 후, 변환 창은 푸리에 변환 데이터를 취득하기 위해 2.5s 시프트되며, 다음의 계산이 수행된다.

이 경우에, 참값에 대한 절대값의 오차는, t 가 10s 인 경우보다 작은 +3.4% 이다.

또한, 변환 창은 푸리에 변환 데이터를 취득하기 위해 2.5s 시프트되며, 다음의 계산이 수행된다.

이 경우에, 참값에 대한 절대값의 오차는 -0.18% 이다.

이 경우에, 참값에 대한 절대값의 오차는 -0.15% 이다.

이렇게 하여, 변환 창을 시프트함으로써 획득된 푸리에 변환 데이터 스트링으로부터 전류 및 전압의 계차 수열을 계산하고, 그 스트링으로부터 계차 수열을 계산하는 계차 수열 계산 프로세스는, 데이터가 하나로 만들어지게 될 때까지 반복적으로 수행된다.

DUT (1) 의 임피던스는 나머지 전류 데이터 및 나머지 전압 데이터의 비율에 기초하여 계산된다. 변환 창을 시프트함으로써 획득된 푸리에 변환 데이터 스트링의 수가 증가함에 따라, 계산 결과는 참값에 가까워진다.

변환 창을 시프트함으로써 획득된 푸리에 변환 데이터 스트링의 수가 증가함에 따라, 계산 결과는 참값에 가까워진다는 사실이 이하 설명될 것이다.

인가된 전류의 DC 성분이 idc 이고, AC 중첩 성분이 is(t) 이고, 측정된 전류가 im(t) 이고, 과도 응답 전압이 vr(t) 이고, 측정된 전압이 vm(t) 이며, 임피던스가 Za 인 경우에, 측정된 전류 및 측정된 전압은 다음과 같이 표현될 수 있다 :

im(t) = idc + is(t); 및

vm(t) = Za(idc + is(t)) + vr(t)

단시간 푸리에 변환이 AC 신호 주기의 시간 폭을 갖는 변환 창의 개시 시간 t = t₀ 에서 신호에 대해 수행되는 경우, 단시간 푸리에 변환 결과는 다음과 같이 표현될 수 있다 :

이 경우에, 다음의 수식 (A) 이 확립된다 :

계산된 임피던스 값 (Za) 에서, 제 2 항은 오차이다. 이것은 관련 기술에 따른 임피던스 계산 프로세스이다.

그 후, 제 1 계차 수열 계산 프로세스가 수행되며, 다음의 수식 (B) 이 확립된다 :

계산된 임피던스 값 (Za) 에서, 제 2 항은 오차이다.

유사하게, 제 2 계차 수열 계산 프로세스가 수행되며, 다음의 수식 (C) 이 확립된다 :

제 3 계차 수열 계산 프로세스가 수행되며, 다음의 수식 (D) 이 확립된다 :

도 5 는 변환 창이 일시적으로 시프트될 때 과도 응답의 푸리에 변환의 궤적을 도시한다. 과도 응답이 선형 근사될 수 있는 경우의 푸리에 변환 결과가 하나의 점 상에 수렴되기 때문에, Vr(t₀) = Vr(t₁) 가 확립된다.

따라서, 수식 (B) 으로부터 다음의 관계식이 확립된다 :

임피던스 값 (Za) 은 정확하게 계산될 수 있다.

그러나, 과도 응답이 선형 근사될 수 없는 경우, 예를 들어, 과도 응답이 지수 함수에 근사되거나 또는 시간의 제곱근에 비례하는 경우, Vr(t₀) 은 Vr(t₁) 과 같지 않고, 오차 성분이 남아 있다.

도 3 에 도시된 푸리에 변환의 궤적의 경우, 전류의 푸리에 변환의 궤적은 원을 그리는 한편, 과도 응답의 푸리에 변환의 궤적은 원점에 수렴되도록 직선 또는 작은 곡률을 가진 곡선을 그린다.

따라서, 변환 창이 신호 주기의 1/6 내지 5/6 의 범위 내에서 t₀ 로부터 t₁, t₂, t₃, ... 으로 시프트되는 경우,

≥

는

≤

에 대하여 충족된다.

그 결과, 수식 (A) 내지 수식 (D) 각각의 오차 항은 다음과 같다 :

즉, 측정된 전류 및 측정된 전압으로부터 변환 창을 시프트함으로써 획득된 푸리에 변환 데이터 스트링의 계차 수열을 계산하는 프로세스가 임피던스를 계산하기 위해 반복적으로 수행되는 경우, 변환 창이 시프트되는 횟수를 증가시킴으로써 오차를 저감시키는 것이 가능하다.

변환 창의 시간 폭은 신호 주기의 정수배일 수도 있다.

변환 창은 임의의 간격을 두고 시프트될 수도 있다. 그러나, 계차 수열 계산 프로세스가 반복적으로 수행되는 경우, 시프트 간격은, 임피던스의 측정 오차가 과도 응답 변화와의 균형 면에서 저감되도록 설정될 필요가 있다. 일반적으로, 변환 창은 중첩된 신호 주기의 1/6 내지 5/6 의 범위 내에서 시프트되는 것이 바람직하다.

변환 창을 시프트함으로써 획득된 전류 및 전압의 푸리에 변환 데이터 스트링이 I₁, I₂, I₃, ..., V₁, V₂, V₃, ... 이고, 계산된 임피던스가 Z 인 경우, 전류 및 전압의 푸리에 변환 데이터 스트링은 다음의 수식으로 대체될 수도 있다.

주기 신호 발생부 (6) 로부터 출력된 주기 신호는 단일의 주파수로 제한되지 않고, 다른 공지된 주파수 성분들을 포함할 수도 있다. 이 경우에는, 임피던스가 각 주파수 성분에 대해 계산될 수도 있다.

상술된 바와 같이, 본 발명에 따르면, 전압 또는 전류의 과도 응답에서도, 작은 오차로 임피던스를 측정하는 AC 임피던스 측정 디바이스를 달성하는 것이 가능하다.

본 발명이 본 발명의 소정의 예시적인 실시형태들을 참조하여 도시 및 설명되었지만, 다른 구현들이 특허청구의 범위 내에 있다. 당업자는, 첨부된 특허청구의 범위에 의해 정의되는 바와 같이 본 발명의 사상 및 범위로부터 벗어남 없이 형태 및 상세에 다양한 변경이 행해질 수도 있다는 것을 이해할 것이다.

1 : DUT 5 : 신호 발생 제어부
6 : 주기 신호 발생부 7 : DC 신호 발생부
8 : 클록 발생부 9 : 가산부
10 : 출력 신호 발생부 11 : 전류 측정부
12 : 샘플링부 13 : 전류 데이터 저장부
14 : 전압 측정부 15 : 샘플링부
16 : 전압 데이터 저장부 17 : 연산처리부
18 : 표시부

Claims

AC 임피던스 측정 디바이스로서,
주기 신호가 중첩되는 제 1 신호를 피시험 디바이스 (device under test; DUT) 에 제공하도록 구성된 신호 발생부;
상기 제 1 신호의 주기의 정수배인 시간 폭을 갖는 변환 창을 이용하여, 상기 DUT 로부터 출력되는 전류 데이터 및 전압 데이터에 대해 푸리에 변환을 수행하는 한편, 상기 변환 창의 개시 시간을 순차적으로 시프트하여, 상기 전압 데이터 및 상기 전류 데이터의 복수의 푸리에 변환 데이터 스트링을 획득하도록 구성된 푸리에 변환부로서, 상기 전류 데이터 및 상기 전압 데이터 중 적어도 하나는 과도 응답을 포함하는, 상기 푸리에 변환부;
상기 전압 데이터의 상기 푸리에 변환 데이터 스트링의 제 1 계차 수열 및 상기 전류 데이터의 상기 푸리에 변환 데이터 스트링의 제 2 계차 수열을 순차적으로 계산하도록 구성된 계차 수열 계산부; 및
상기 제 1 계차 수열 및 상기 제 2 계차 수열의 비율에 기초하여 상기 DUT 의 임피던스를 계산하도록 구성된 임피던스 계산부를 포함하는, AC 임피던스 측정 디바이스.
제 1 항에 있어서,
상기 푸리에 변환부는, 상기 제 1 신호의 주기의 1/6 내지 5/6 의 범위 내에서 상기 변환 창의 개시 시간을 순차적으로 시프트하도록 구성되는, AC 임피던스 측정 디바이스.
제 1 항에 있어서,
상기 주기 신호는 복수의 주파수 성분들을 포함하며,
상기 임피던스 계산부는, 상기 주파수 성분들 각각에 대해 상기 DUT 의 임피던스를 계산하도록 구성되는, AC 임피던스 측정 디바이스.
제 2 항에 있어서,
상기 주기 신호는 복수의 주파수 성분들을 포함하며,
상기 임피던스 계산부는, 상기 주파수 성분들 각각에 대해 상기 DUT 의 임피던스를 계산하도록 구성되는, AC 임피던스 측정 디바이스.
제 1 항에 있어서,
상기 DUT 로부터 출력되는 상기 전류 데이터 및 상기 전압 데이터를 샘플 클록에 기초하여 디지털 신호로 컨버팅하도록 구성된 샘플링부를 더 포함하는, AC 임피던스 측정 디바이스.