[go: up one dir, main page]

KR101672908B1 - Top emission type organic Electroluminescent Device - Google Patents

Top emission type organic Electroluminescent Device Download PDF

Info

Publication number
KR101672908B1
KR101672908B1 KR1020080110665A KR20080110665A KR101672908B1 KR 101672908 B1 KR101672908 B1 KR 101672908B1 KR 1020080110665 A KR1020080110665 A KR 1020080110665A KR 20080110665 A KR20080110665 A KR 20080110665A KR 101672908 B1 KR101672908 B1 KR 101672908B1
Authority
KR
South Korea
Prior art keywords
electrode
layer
thin film
film transistor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020080110665A
Other languages
Korean (ko)
Other versions
KR20100051485A (en
Inventor
박홍기
안병철
한창욱
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020080110665A priority Critical patent/KR101672908B1/en
Publication of KR20100051485A publication Critical patent/KR20100051485A/en
Application granted granted Critical
Publication of KR101672908B1 publication Critical patent/KR101672908B1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/122Pixel-defining structures or layers, e.g. banks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/0257Doping during depositing
    • H01L21/02573Conductivity type
    • H01L21/02579P-type
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00Constructional details of devices covered by this subclass
    • H10F77/20Electrodes
    • H10F77/244Electrodes made of transparent conductive layers, e.g. transparent conductive oxide [TCO] layers
    • H10F77/247Electrodes made of transparent conductive layers, e.g. transparent conductive oxide [TCO] layers comprising indium tin oxide [ITO]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60Organic compounds having low molecular weight
    • H10K85/615Polycyclic condensed aromatic hydrocarbons, e.g. anthracene
    • H10K85/621Aromatic anhydride or imide compounds, e.g. perylene tetra-carboxylic dianhydride or perylene tetracarboxylic di-imide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01042Molybdenum [Mo]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13069Thin film transistor [TFT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은, 가시광선의 투과율을 높임과 동시에 소비전력을 저감시키는 상부발광 방식 유기전계 발광소자를 제공한다. The present invention provides a top emission type organic electroluminescent device that increases the transmittance of a visible light beam and reduces power consumption.

상부발광, 유기전계, 발광소자, 내부저항, 휘도, 보조전극 Top emission, organic field, light emitting device, internal resistance, luminance, auxiliary electrode

Description

상부발광 방식 유기전계 발광소자{Top emission type organic Electroluminescent Device}[0001] The present invention relates to a top emission type organic electroluminescent device,

본 발명은 유기전계 발광소자(Organic Electroluminescent Device)에 관한 것이며, 특히 상부발광 방식의 구조에서 투명 전극의 투과율을 향상시켜 휘도를 향상시키는 것을 특징으로 하는 유기전계 발광소자에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an organic electroluminescent device, and more particularly, to an organic electroluminescent device that improves the transmissivity of a transparent electrode in a structure of a top emission type to improve brightness.

평판 디스플레이(FPD ; Flat Panel Display)중 하나인 유기전계 발광소자는 높은 휘도와 낮은 동작 전압 특성을 갖는다. 또한 스스로 빛을 내는 자체발광형이기 때문에 명암대비(contrast ratio)가 크고, 초박형 디스플레이의 구현이 가능하며, 응답시간이 수 마이크로초(㎲) 정도로 동화상 구현이 쉽고, 시야각의 제한이 없으며 저온에서도 안정적이고, 직류 5 내지 15V의 낮은 전압으로 구동하므로 구동회로의 제작 및 설계가 용이하다.An organic electroluminescent device, which is one of flat panel displays (FPDs), has high luminance and low operating voltage characteristics. In addition, since it is a self-luminous type that emits light by itself, it has a large contrast ratio, can realize an ultra-thin display, can realize a moving image with a response time of several microseconds (μs), has no viewing angle limit, And it is driven with a low voltage of 5 to 15 V direct current, so that it is easy to manufacture and design a driving circuit.

또한 상기 유기전계 발광소자의 제조공정은 증착(deposition) 및 인캡슐레이션(encapsulation) 장비가 전부라고 할 수 있기 때문에 제조 공정이 매우 단순하 다. In addition, since the manufacturing process of the organic electroluminescent device is all the deposition and encapsulation equipment, the manufacturing process is very simple.

이러한 특성을 갖는 유기전계 발광소자는 크게 패시브 매트릭스 타입과 액티브 매트릭스 타입으로 나뉘어지는데, 패시브 매트릭스 방식에서는 주사선(scan line)과 신호선(signal line)이 교차하면서 매트릭스 형태로 소자를 구성하므로, 각각의 픽셀을 구동하기 위하여 주사선을 시간에 따라 순차적으로 구동하므로, 요구되는 평균 휘도를 나타내기 위해서는 평균 휘도에 라인수를 곱한 것 만큼의 순간 휘도를 내야만 한다. An organic electroluminescent device having such characteristics is largely divided into a passive matrix type and an active matrix type. In a passive matrix type, a scan line and a signal line cross each other to form a matrix type device, The scan lines are sequentially driven with time in order to drive the scan lines. Therefore, in order to represent the required average luminance, the instantaneous luminance must be equal to the average luminance multiplied by the number of lines.

그러나, 액티브 매트릭스 방식에서는, 픽셀(pixel)을 온/오프(on/off)하는 스위칭 소자인 박막트랜지스터(Thin Film Transistor)가 서브픽셀(sub pixel)별로 위치하고, 이 박막트랜지스터와 연결된 제 1 전극은 서브픽셀 단위로 온/오프되고, 이 제 1 전극과 대향하는 제 2 전극은 공통전극이 된다. However, in the active matrix method, a thin film transistor (a thin film transistor), which is a switching element for turning on / off a pixel, is provided for each sub pixel, and a first electrode connected to the thin film transistor On / off in units of subpixels, and the second electrode facing the first electrode is a common electrode.

그리고, 상기 액티브 매트릭스 방식에서는 픽셀에 인가된 전압이 스토리지 캐패시터(CST ; storage capacitance)에 충전되어 있어, 그 다음 프레임(frame) 신호가 인가될 때까지 전원을 인가해 주도록 함으로써, 주사선 수에 관계없이 한 화면동안 계속해서 구동한다. 따라서, 낮은 전류를 인가하더라도 동일한 휘도를 나타내므로 저소비전력, 고정세, 대형화가 가능한 장점을 가지므로 최근에는 액티브 매트릭스 타입의 유기전계 발광소자가 주로 이용되고 있다. In the active matrix method, the voltage applied to the pixel is charged in the storage capacitance (C ST ), and power is applied until the next frame signal is applied. Thus, Continue to run for one screen without. Accordingly, since the same luminance is exhibited even when a low current is applied, an active matrix type organic electroluminescent device is mainly used since it has advantages of low power consumption, high definition and large size.

이하, 이러한 액티브 매트릭스형 유기전계발광 소자의 기본적인 구조 및 동작특성에 대해서 도면을 참조하여 상세히 설명한다. Hereinafter, the basic structure and operating characteristics of such an active matrix organic electroluminescent device will be described in detail with reference to the drawings.

도 1은 일반적인 액티브 매트릭스형 유기전계 발광소자의 한 화소에 대한 회로도이다. 1 is a circuit diagram of one pixel of a general active matrix organic electroluminescent device.

도시한 바와 같이 액티브 매트릭스형 유기전계 발광소자의 하나의 화소는 스위칭(switching) 박막트랜지스터(STr)와 구동(driving) 박막트랜지스터(DTr), 스토리지 캐패시터(StgC), 그리고 유기전계발광 다이오드(E)로 이루어진다. As shown, one pixel of the active matrix type organic electroluminescent device includes a switching thin film transistor STr, a driving thin film transistor DTr, a storage capacitor StgC, and an organic light emitting diode E, .

즉, 제 1 방향으로 게이트 배선(GL)이 형성되어 있고, 이 제 1 방향과 교차되는 제 2 방향으로 형성되어 화소영역(P)을 정의하며 데이터 배선(DL)이 형성되어 있으며, 상기 데이터 배선(DL)과 이격하며 전원전압을 인가하기 위한 전원배선(PL)이 형성되어 있다. That is, a gate line GL is formed in a first direction and a data line DL is formed in a second direction intersecting the first direction to define a pixel region P, A power supply line PL for applying a power supply voltage is formed.

또한, 상기 데이터 배선(DL)과 게이트 배선(GL)이 교차하는 부분에는 스위칭 박막트랜지스터(STr)가 형성되어 있으며, 상기 스위칭 박막트랜지스터(STr)와 전기적으로 연결된 구동 박막트랜지스터(DTr)가 형성되어 있다. 상기 유기전계 발광 다이오드(E)의 일측 단자인 제 1 전극은 상기 구동 박막트랜지스터(DTr)의 드레인 전극과 연결되고, 타측 단자인 제 2 전극은 전원배선(PL)과 연결되고 있다. 이때, 상기 전원배선(PL)은 전원전압을 상기 유기전계발광 다이오드(E)로 전달하게 된다. 또한, 상기 구동 박막트랜지스터(DTr)의 게이트 전극과 소스 전극 사이에는 스토리지 커패시터(StgC)가 형성되고 있다. A switching thin film transistor STr is formed at the intersection of the data line DL and the gate line GL and a driving thin film transistor DTr electrically connected to the switching thin film transistor STr is formed have. The first electrode, which is one terminal of the organic light emitting diode E, is connected to the drain electrode of the driving thin film transistor DTr, and the second electrode of the organic light emitting diode E is connected to the power supply line PL. At this time, the power supply line (PL) transfers the power supply voltage to the organic light emitting diode (E). A storage capacitor StgC is formed between the gate electrode and the source electrode of the driving thin film transistor DTr.

따라서, 상기 게이트 배선(GL)을 통해 신호가 인가되면 스위칭 박막트랜지스터(STr)가 온(on) 되고, 상기 데이터 배선(DL)의 신호가 구동 박막트랜지스터(DTr)의 게이트 전극에 전달되어 상기 구동 박막트랜지스터(DTr)가 온(on) 되므로 유기 전계발광 다이오드(E)를 통해 빛이 출력된다. 이때, 상기 구동 박막트랜지스터(DTr)가 온(on) 상태가 되면, 전원배선(PL)으로부터 유기전계발광 다이오드(E)에 흐르는 전류의 레벨이 정해지며 이로 인해 상기 유기전계발광 다이오드(E)는 그레이 스케일(gray scale)을 구현할 수 있게 되며, 상기 스토리지 커패시터(StgC)는 스위칭 박막트랜지스터(STr)가 오프(off) 되었을 때, 상기 구동 박막트랜지스터(DTr)의 게이트 전압을 일정하게 유지시키는 역할을 함으로써 상기 스위칭 박막트랜지스터(STr)가 오프(off) 상태가 되더라도 다음 프레임(frame)까지 상기 유기전계발광 다이오드(E)에 흐르는 전류의 레벨을 일정하게 유지할 수 있게 된다.Therefore, when a signal is applied through the gate line GL, the switching thin film transistor STr is turned on and the signal of the data line DL is transmitted to the gate electrode of the driving thin film transistor DTr, The thin film transistor DTr is turned on so that light is output through the organic light emitting diode E. At this time, when the driving thin film transistor DTr is turned on, a level of a current flowing from the power supply line PL to the organic light emitting diode E is determined. Accordingly, the organic light emitting diode E The storage capacitor StgC is capable of maintaining a constant gate voltage of the driving thin film transistor DTr when the switching thin film transistor STr is turned off The level of the current flowing through the organic light emitting diode E can be kept constant until the next frame even if the switching thin film transistor STr is turned off.

이러한 구동을 하는 유기전계 발광소자는 유기전계발광 다이오드를 통해 발광된 빛의 투과방향에 따라 상부 발광방식(top emission type)과 하부 발광방식(bottom emission type)으로 나뉜다. 이때 하부 발광방식은 개구율이 저하되는 문제가 발생하므로 최근에는 상부발광 방식이 주로 이용되고 있다.The organic electroluminescent device that performs such driving is divided into a top emission type and a bottom emission type according to the transmission direction of light emitted through the organic electroluminescent diode. In this case, the lower light emitting method has a problem that the aperture ratio is lowered, and therefore, the upper light emitting method is mainly used.

도 2는 종래의 상부발광 방식 유기전계 발광소자에 대한 개략적인 단면도이다. 2 is a schematic cross-sectional view of a conventional top emission type organic electroluminescence device.

도시한 바와 같이, 제 1, 2 기판(10, 70)이 서로 대향되게 배치되어 있고, 제 1, 2 기판(10, 70)의 가장자리부는 씰패턴(seal pattern)(80)에 의해 봉지되어 있다. 상기 제 1 기판(10)의 상부에는 각 화소영역(P)별로 구동 박막트랜지스터(DTr)가 형성되어 있고, 상기 구동 박막트랜지스터(DTr) 상에는 드레인 콘택홀(43)을 포함하는 보호층(40)이 형성되고 있으며, 상기 드레인 콘택홀(43)을 통해 상기 구동 박막트랜지스터(DTr)와 연결 상기 각각의 구동 박막트랜지스터(DTr)와 연결되어 제 1 전극(47)이 상기 보호층(40) 상부에 형성되어 있다. 또한, 상기 제 1 전극(47) 상부에는 적(Red), 녹(Green), 청(Blue)색에 대응되는 발광물질패턴(55a, 55b, 55c)을 포함하는 유기 발광층(55)이 형성되어 있고, 유기 발광층(55) 상부에는 전면에 제 2 전극(58)이 형성되어 있다. 이때, 상기 제 1, 2 전극(47, 58)은 상기 유기 발광층(55)에 전자와 정공을 제공해주는 역할을 한다. As shown in the drawing, the first and second substrates 10 and 70 are disposed opposite to each other, and the edge portions of the first and second substrates 10 and 70 are sealed by a seal pattern 80 . A driving thin film transistor DTr is formed for each pixel region P on the first substrate 10 and a protective layer 40 including a drain contact hole 43 is formed on the driving thin film transistor DTr. And the first electrode 47 is connected to the driving thin film transistor DTr connected to the driving thin film transistor DTr through the drain contact hole 43 so that the first electrode 47 is formed on the protection layer 40 Respectively. An organic light emitting layer 55 including light emitting material patterns 55a, 55b and 55c corresponding to red, green and blue colors is formed on the first electrode 47 And a second electrode 58 is formed on the entire surface of the organic light emitting layer 55. [ At this time, the first and second electrodes 47 and 58 provide electrons and holes to the organic light emitting layer 55.

그리고, 전술한 씰패턴(80)에 의해서 상기 제 1 기판(10) 상에 형성된 제 2 전극(58)과 제 2 기판(70)은 일정간격 이격하고 있다. The second electrode (58) and the second substrate (70) formed on the first substrate (10) are separated from each other by a predetermined distance by the seal pattern (80).

도 3은 전술한 상부발광 방식 유기전계 발광소자의 구동 박막트랜지스터를 포함하는 하나의 화소영역에 대한 단면도이다. 3 is a cross-sectional view of one pixel region including the driving thin film transistor of the above-described organic light emitting device of the upper emission type.

도시한 바와 같이, 제 1 기판(10) 상에는 순수 폴리실리콘의 제 1 영역(13a)과 불순물이 도핑된 제 2 영역(13b)으로 구성된 반도체층(13), 게이트 절연막(16), 게이트 전극(20), 상기 제 2 영역(13b)을 각각 노출시키는 반도체층 콘택홀(25)을 갖는 층간절연막(23), 소스 및 드레인 전극(33, 36)이 순차적으로 적층 형성되어 구동 박막트랜지스터(DTr)를 구성하고 있으며, 상기 소스 및 드레인 전극(33, 36)은 각각 전원배선(미도시) 및 유기전계 발광 다이오드(E)와 연결되어 있다. A semiconductor layer 13 composed of a first region 13a of pure polysilicon and a second region 13b doped with an impurity, a gate insulating film 16, and a gate electrode (not shown) are formed on the first substrate 10, An interlayer insulating film 23 having a semiconductor layer contact hole 25 exposing the first region 13 and a second region 13b and source and drain electrodes 33 and 36 are sequentially stacked to form a driving thin film transistor DTr, And the source and drain electrodes 33 and 36 are connected to a power supply line (not shown) and the organic light emitting diode E, respectively.

또한, 상기 유기전계 발광 다이오드(E)는 유기 발광층(55)이 개재된 상태로 서로 대향된 제 1 전극(47) 및 제 2 전극(58)으로 구성된다. 이때 상기 제 1 전극(47)은 각 화소영역(P)별로 구동 박막트랜지스터(DTr)의 일전극과 접촉하며 형성되고 있으며, 상기 제 2 전극(58)은 상기 유기 발광층(55) 위로 전면에 형성되고 있다.The organic electroluminescent diode E includes a first electrode 47 and a second electrode 58 opposed to each other with the organic light emitting layer 55 interposed therebetween. The first electrode 47 is formed in contact with one electrode of the driving thin film transistor DTr for each pixel region P and the second electrode 58 is formed over the organic light emitting layer 55 .

또한, 전술한 구조를 갖는 제 1 기판(10)과 마주하며 인캡슐레이션을 위해 제 2 기판(70)이 구성되어 유기전계 발광 소자(1)를 이룬다. In addition, the second substrate 70 is formed to encapsulate the first substrate 10 having the above-described structure to form the organic electroluminescent device 1.

한편, 상기 제 1 전극(47)은 특히, 상기 구동 박막트랜지스터(DTr)가 p타입인 경우, 애노드 전극의 역할을 하도록 일함수 값이 높은 투명 도전성 물질인 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로 이루어지고 있으며, 제 2 전극(58)은 캐소드 전극의 역할을 하도록 일함수 값이 낮은 금속물질로서 이루어지고 있다. The first electrode 47 may be formed of indium-tin-oxide (ITO) or indium-tin-oxide (ITO), which is a transparent conductive material having a high work function value to serve as an anode electrode when the driving thin film transistor DTr is p- - zinc oxide (IZO), and the second electrode 58 is made of a metal material having a low work function value to serve as a cathode electrode.

그러나, 캐소드 전극의 역할을 하는 상기 제 2 전극(58)을 이루는 일함수 값이 낮은 금속물질은 불투명한 특성을 가지므로, 이러한 불투명한 금속을 일반적인 전극 또는 절연층의 두께를 갖도록 즉, 수천 Å 의 두께로 형성하면 빛이 투과할 수 없다. However, since the metal material having a low work function value constituting the second electrode 58 serving as the cathode electrode has opaque characteristics, it is preferable to use such opaque metal to have a thickness of a general electrode or insulating layer, The light can not be transmitted.

따라서, 도 3의 A영역만을 확대 도시한 도 4a와 도 4b를 참조하면, 이러한 비교적 낮은 일함수 값을 가지며 불투명한 금속물질로 이루어진 제 2 전극(58)은 투명성을 확보하기 위해 불투명한 금속물질로 이루어지는 하부층(58a)을 수십 내지 수백 Å 정도의 제 1 두께(t1)를 갖도록 형성하고, 이의 상부에 다시 투명 도전성 물질을 수 천Å 정도의 두꺼운 제 2 두께(t2)로 상부층(58b)을 형성하여 이중층 구조를 갖도록 구성(도 4a)하거나, 또는 이들 이중층을 1회 또는 2회 더 증착함으로써 다중층(58a, 58b, 58c, 58d) 구조를 갖도록 형성(도 4b)하고 있다. 4A and 4B showing only the region A of FIG. 3, the second electrode 58 made of an opaque metal material having such a relatively low work function value is formed of an opaque metal material The lower layer 58a is formed to have a first thickness t1 of several tens to several hundreds of angstroms and a transparent conductive material is formed on the upper layer 58b with a second thickness t2 of about several thousand angstroms (FIG. 4A), or they are formed to have multiple layers (58a, 58b, 58c, 58d) structures by depositing these double layers one or two more times (FIG. 4B).

하지만, 전술한 바와 같은 제 2 전극(58)의 구성은 가시광선의 투과율이 40% 내지 60% 수준이 됨으로써 그 투과효율이 매우 떨어지는 실정이다. 가시광선의 투 과율을 높이기 위해 상기 제 2 전극(58)을 이루는 이중층 또는 다중층의 금속층 중 상기 일함수 값이 낮은 금속물질로 이루어진 금속층(58a, 58c)의 두께를 전술한 두께보다 더욱 얇게 할 수도 있지만, 이 경우 전도율이 떨어져 위치별 전압차가 발생하며 소비전력이 상승되는 문제가 발생한다.However, since the second electrode 58 has a transmittance of visible light of 40% to 60%, the transmittance of the second electrode 58 is very low. The thickness of the metal layer 58a or 58c made of a metal material having a low work function value may be made thinner than the thickness of the second electrode 58 in order to increase the transmittance of the visible light However, in this case, there is a problem that the electric conductivity is lowered and the voltage difference is generated according to the position, and the power consumption is increased.

본 발명은 상기 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 상부발광 방식의 유기전계 발광 소자에 있어 최상층에 형성되는 유기전계 발광 다이오드의 제 2 전극 자체의 저항을 낮추면서 동시에 가시광선의 투과도를 향상시키는 것을 그 목적으로 한다. SUMMARY OF THE INVENTION It is an object of the present invention to provide a top emission type organic electroluminescent device which can reduce the resistance of a second electrode itself of an organic electroluminescent diode formed in the uppermost layer, And the like.

상기 목적을 달성하기 위한 본 발명에 따른 상부발광 방식 유기전계 발광소자는, 화소영역이 정의된 제 1 기판과; 상기 제 1 기판 상의 상기 화소영역에 형성된 스위칭 박막트랜지스터 및 구동 박막트랜지스터와; 상기 스위칭 및 구동 박막트랜지스터를 덮으며 상기 구동 박막트랜지스터의 드레인 전극을 노출시키며 형성된 보호층과; 상기 보호층 위로 상기 구동 박막트랜지스터의 드레인 전극과 접촉하며 형성된 제 1 전극과; 상기 제 1 전극의 가장자리와 중첩하며 상기 화소영역의 경계에 형성된 뱅크와; 상기 뱅크 내측으로 상기 제 1 전극 상부에 형성된 유기 발광층과; 상기 유기 발광층 및 상기 뱅크 상부로 전면에 형성된 제 2 전극과; 상기 제 1 기판과 마주하는 제 2 기판과; 상기 제 2 기판의 내측면에 상기 화소영역의 경계에 대응하여 기둥형태를 가지며 형성된 다수의 돌기와; 상기 돌기를 덮으며 상기 화소영역의 경계를 따라 형성된 격자형태로 형성되며 저저항 특성을 갖는 제 1 금속물질로 이루어지며 상기 제 2 전극과 접촉하는 제 1 층과, 상기 돌기와의 접촉특성이 우수하며 빛의 흡수하는 특성을 갖는 제 2 금속물질로 이루어지며 상기 제 2 기판과 상기 보조전극의 제 1 층 사이에 위치하는 제 2 층의 이중층 구조의 보조전극을 포함하며, 상기 보조전극과 상기 제 2 전극은 서로 접촉하도록 합착된 것을 특징으로 한다. According to an aspect of the present invention, there is provided a top emission type organic electroluminescent device including a first substrate having a pixel region defined therein; A switching thin film transistor and a driving thin film transistor formed in the pixel region on the first substrate; A protective layer covering the switching and driving thin film transistor and exposing a drain electrode of the driving thin film transistor; A first electrode formed on the protective layer in contact with a drain electrode of the driving thin film transistor; A bank formed on a boundary of the pixel region and overlapping an edge of the first electrode; An organic light emitting layer formed on the first electrode inwardly of the bank; A second electrode formed on the organic light emitting layer and over the bank; A second substrate facing the first substrate; A plurality of protrusions formed on an inner surface of the second substrate with a column shape corresponding to a boundary of the pixel region; A first layer formed of a first metal material having a low resistance characteristic and formed in a lattice shape covering the protrusions along the boundary of the pixel region and contacting the second electrode; And a second layer of a second layer of a second metal material having light absorbing properties and positioned between the second substrate and the first layer of the auxiliary electrode, And the electrodes are cemented so as to be in contact with each other.

이때, 상기 제 1 금속물질은 은(Ag), 알루미늄(Al), 금(Au) 중 하나이며, 상기 제 2 금속물질은 몰리브덴(Mo), 텅스텐(W), 크롬(Cr) 중 하나인 것이 바람직하며, 상기 돌기는 유기절연물질인 포토아크릴(Photo acryl) 또는 고분자 물질인 폴리이미드(poly imide)로 이루어진 것이 특징이다. At this time, the first metal material is one of silver (Ag), aluminum (Al), and gold (Au), and the second metal material is one of molybdenum (Mo), tungsten (W) Preferably, the protrusions are made of photo acryl, which is an organic insulating material, or polyimide, which is a high molecular material.

상기 스위칭 및 구동 박막트랜지스터는 p타입 박막트랜지스터가 되며, 상기 제 1 전극은 애노드 전극의 역할을 하는 것이 특징이다. 이 경우, 상기 제 1 전극은, 일 함수값이 비교적 높은 투명 도전성 물질인 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로 이루어진 단일층 구조를 이루거나, 또는 상기 구동 박막트랜지스터의 드레인 전극과 접촉하며 몰리브덴(Mo)으로 이루어진 제 1 층과, 알루미늄(Al)으로 이루어진 제 2 층과, 상기 투명 도전성 물질로 이루어지며 상기 유기 발광층과 접촉하는 제 3 층으로 구성된 3중층 구조를 이루는 것이 특징이다. 또한, 상기 제 2 전극은, 일 함수값이 비교적 낮은 제 3 금속물질인 알루미늄(Al), 알루미늄 합금, 은(Ag), 마그네슘(Mg), 금(Au) 중 하나로 이루어진 단일층 구조를 이루거나, 또는 상기 금속물질로 이루어지며 상기 유기 발광층과 접촉하는 제 1 층과 상기 보조전극과 접촉하며 투명 도전성 물질로 이루어진 제 2 층의 이중층 구조를 이루는 것이 특징이며, 상기 제 3 금속물질로 이루어진 단일층 구조의 제 2 전극과 상기 이중층 구조의 제 2 전극 중 제 1 층은 그 두께가 5Å 내지 50Å인 것이 특징이다. The switching and driving thin film transistor is a p-type thin film transistor, and the first electrode functions as an anode electrode. In this case, the first electrode may have a single layer structure of indium-tin-oxide (ITO) or indium-zinc-oxide (IZO), which is a transparent conductive material having a relatively high work function value, Layer structure composed of a first layer made of molybdenum (Mo), a second layer made of aluminum (Al), and a third layer made of the transparent conductive material and in contact with the organic light emitting layer, . The second electrode may have a single layer structure composed of one of aluminum (Al), aluminum alloy, silver (Ag), magnesium (Mg), and gold Layer structure of a first layer made of the metal material and in contact with the organic light emitting layer and a second layer made of a transparent conductive material in contact with the auxiliary electrode, The second electrode of the structure and the first layer of the second electrode of the double layer structure have a thickness of 5 to 50 Å.

상기 스위칭 및 구동 박막트랜지스터는 n타입 박막트랜지스터가 되며, 상기 제 1 전극은 캐소드 전극의 역할을 하는 것이 특징이다. 이 경우, 상기 제 1 전극은, 일 함수값이 비교적 낮은 제 3 금속물질인 알루미늄(Al), 알루미늄 합금, 은(Ag), 마그네슘(Mg), 금(Au) 중 하나로 이루어진 단일층 구조를 이루거나, 또는 상기 구동 박막트랜지스터의 드레인 전극과 접촉하며 몰리브덴(Mo)으로 이루어진 제 1 층과 상기 제 3 금속물질로 이루어지며 상기 유기 발광층과 접촉하는 제 2 층으로 구성된 2중층 구조를 이루는 것이 특징이며, 상기 제 2 전극은, 일 함수값이 비교적 높은 투명 도전성 물질인 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로 이루어진 단일층 구조를 이루는 것이 특징이다. The switching and driving thin film transistor is an n-type thin film transistor, and the first electrode serves as a cathode electrode. In this case, the first electrode may have a single layer structure composed of one of aluminum (Al), aluminum alloy, silver (Ag), magnesium (Mg), and gold Layer structure composed of a first layer made of molybdenum (Mo) and a second layer made of the third metal material and in contact with the drain electrode of the driving thin film transistor, And the second electrode has a single layer structure of indium-tin-oxide (ITO) or indium-zinc-oxide (IZO) which is a transparent conductive material having a relatively high work function value.

또한, 상기 제 2 기판과 상기 돌기 사이에는 전면에 무기절연물질인 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어지거나 또는 투명 도전성 물질인 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로 이루어진 버퍼층이 형성된 것 이 특징이다. In addition, between the second substrate and the projections, indium-tin-oxide (ITO) or indium-zinc-oxide (ITO), which is made of silicon oxide (SiO 2 ) or silicon nitride (SiNx) And a buffer layer made of oxide (IZO) is formed.

또한, 상기 제 1 기판에는 서로 교차하여 상기 화소영역을 정의하는 게이트 배선 및 데이터 배선과, 상기 데이터 배선과 나란하게 위치하는 전원배선이 형성되며, 상기 게이트 및 데이터 배선은 각각 상기 스위칭 박막트랜지스터의 게이트 전극 및 소스 소극과 연결되는 것이 특징이다. Further, a gate wiring and a data wiring crossing each other and defining the pixel region, and a power supply wiring arranged in parallel with the data wiring are formed on the first substrate, and the gate and the data wiring are connected to the gate of the switching thin film transistor And the electrode and the source electrode are connected to each other.

본 발명에 따른 상부발광 방식 유기전계 발광 소자는 제 2 기판에 돌기 및 상기 돌기를 덮으며 저저항 금속물질로 격자형태의 보조전극을 형성하고, 제 1 기판의 전면에 형성되는 유기전계 발광 다이오드의 제 2 전극을 보조전극과 접촉하도록 구성함으로써 상기 제 2 전극의 두께를 얇게 형성해도 그 내부 저항에 의해 영향을 거의 받지 않아 위치별 전압차가 거의 발생하지 않는 장점을 갖는다.The top emission type organic electroluminescent device according to the present invention includes a first substrate and a second substrate on which a protrusion and the protrusions are covered, a grid-shaped auxiliary electrode is formed of a low resistance metal material, and an organic light emitting diode Even if the thickness of the second electrode is made thinner by virtue of the second electrode being in contact with the auxiliary electrode, the second electrode is hardly influenced by the internal resistance, so that there is an advantage that the voltage difference for each position hardly occurs.

또한, 제 2 전극을 얇은 두께로 형성할 수 있으므로 그 투명도를 향상시킴으로써 휘도를 향상시키는 효과가 있다.In addition, since the second electrode can be formed to have a small thickness, the brightness can be improved by improving the transparency thereof.

상기 보조전극의 형성으로 상기 제 2 전극의 내부 저항을 낮춤으로써 소비전력을 저감시키는 효과가 있다. The auxiliary electrode has an effect of reducing power consumption by lowering the internal resistance of the second electrode.

이하, 본 발명에 따른 바람직한 실시예를 도면을 참조하여 상세히 설명한다. Hereinafter, preferred embodiments according to the present invention will be described in detail with reference to the drawings.

<제 1 실시예>&Lt; Embodiment 1 >

도 5a와 도 5b는 각각 본 발명의 제 1 실시예에 따른 상부발광 방식 유기전계 발광소자의 일부를 도시한 것으로써 구동 박막트랜지스터 및 유기전계발광 다이오드를 포함하는 하나의 화소영역에 대한 단면도이며, 도 6은 본 발명의 제 1 실시예에 따른 상부발광 방식 유기전계 발광소자에 있어 제 2 기판의 일부를 도시한 평면도이다. 이때 설명의 편의를 위해 구동 박막트랜지스터(DTr)가 형성되는 영역을 구동영역(DA), 그리고 도면에는 나타내지 않았지만 스위칭 박막트랜지스터가 형성되는 영역을 스위칭 영역이라 정의한다.FIGS. 5A and 5B are cross-sectional views illustrating a portion of a top emission type organic electroluminescent device according to a first embodiment of the present invention, which is one pixel region including a driving thin film transistor and an organic light emitting diode, 6 is a plan view showing a part of a second substrate in the top emission type organic electroluminescent device according to the first embodiment of the present invention. For convenience of description, a region where the driving thin film transistor DTr is formed is defined as a driving region DA, and a region where a switching thin film transistor is formed, not shown in the drawing, is defined as a switching region.

도시한 바와 같이, 본 발명에 따른 상부발광 방식 유기전계 발광소자(101)는 구동 및 스위칭 박막트랜지스터(DTr, 미도시)와 유기전계 발광 다이오드(E)가 형성된 제 1 기판(110)과, 돌기(175)와 이를 덮으며 격자형태로 보조전극(178)이 형성된 제 2 기판(170)으로 구성되고 있다. 1, a top emission type organic electroluminescent device 101 according to the present invention includes a first substrate 110 on which a driving and switching thin film transistor DTr (not shown) and an organic electroluminescent diode E are formed, And a second substrate 170 covering the first electrode 175 and the auxiliary electrode 178 in a lattice shape.

우선, 제 1 기판(110)의 구성에 대해 설명한다. First, the structure of the first substrate 110 will be described.

상기 제 1 기판(110) 상부에는 상기 구동영역(DA) 및 스위칭 영역에 대응하여 순수 폴리실리콘으로 이루어지며 그 중앙부는 채널을 이루는 제 1 영역(113a) 그리고 상기 제 1 영역(113a) 양측면으로 고농도의 불순물이 도핑된 제 2 영역(113b)으로 구성된 반도체층(113)이 형성되어 있다. 이때 상기 반도체층(113)과 상기 제 1 기판(110) 사이에는 전면에 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어진 버퍼층(미도시)이 더욱 형성될 수도 있다. 상기 버퍼층(미도시)은 상기 반도체층(113)의 결정화시 상기 제 1 기판(110) 내부로부터 나오는 알카리 이온의 방출에 의한 상기 반도체층(113)의 특성 저하를 방지하기 위함이다. The first substrate 110 is formed of pure polysilicon corresponding to the driving region DA and the switching region and has a first region 113a and a second region 113b. And a second region 113b doped with an impurity. A buffer layer (not shown) made of an inorganic insulating material such as silicon oxide (SiO 2 ) or silicon nitride (SiNx) may be further formed on the entire surface between the semiconductor layer 113 and the first substrate 110 . The buffer layer (not shown) prevents the deterioration of the characteristics of the semiconductor layer 113 due to the release of alkali ions from the inside of the first substrate 110 when the semiconductor layer 113 is crystallized.

또한, 상기 반도체층(113)을 덮으며 게이트 절연막(116)이 전면에 형성되어 있으며, 상기 게이트 절연막(116) 위로는 상기 구동영역(DA) 및 스위칭 영역(미도시)에 있어 상기 반도체층(113)의 제 1 영역(113a)에 대응하여 게이트 전극(120)이 형성되어 있다. 또한 상기 게이트 절연막(116) 위로는 상기 스위칭 영역(미도시)에 형성된 게이트 전극(미도시)과 연결되며 일방향으로 연장하며 게이트 배선(미도시)이 형성되어 있다. A gate insulating layer 116 is formed on the entire surface of the semiconductor layer 113. The gate insulating layer 116 is formed on the semiconductor layer 113 in the driving region DA and the switching region A gate electrode 120 is formed in correspondence with the first region 113a of the gate electrode 113. [ The gate insulating layer 116 is connected to a gate electrode (not shown) formed in the switching region (not shown) and extends in one direction to form a gate wiring (not shown).

또한, 상기 게이트 전극(120)과 게이트 배선(미도시) 위로 층간절연막(123)이 형성되어 있다. 이때, 상기 층간절연막(123)과 그 하부의 게이트 절연막(116)은 상기 제 1 영역(113a) 양측면에 위치한 상기 제 2 영역(113b) 각각을 노출시키는 반도체층 콘택홀(125)이 형성되어 있다. An interlayer insulating film 123 is formed on the gate electrode 120 and the gate wiring (not shown). The interlayer insulating layer 123 and the gate insulating layer 116 under the semiconductor layer contact hole 125 expose the second regions 113b located on both sides of the first region 113a .

다음, 상기 반도체층 콘택홀(125)을 포함하는 층간절연막(123) 상부에는 상기 게이트 배선(미도시)과 교차하여 화소영역(P)을 정의하는 데이터 배선(130)과, 이와 이격하여 전원배선(미도시)이 형성되고 있다. 또한, 상기 층간절연막(123) 위로 각 구동영역(DA) 및 스위칭 영역(미도시)에는 서로 이격하며 상기 반도체층 콘택홀(125)을 통해 노출된 제 2 영역(113b)과 각각 접촉하며 소스 및 드레인 전극(133, 136)이 형성되어 있다. 이때, 상기 소스 및 드레인 전극(133, 136)과, 이들 전극(133, 136)과 접촉하는 제 2 영역(113b)을 포함하는 반도체층(113)과, 상 기 반도체층(113) 상부에 형성된 게이트 절연막(116) 및 게이트 전극(120)은 구동 박막트랜지스터(DTr)를 이룬다. 이때 구동 박막트랜지스터(DTr)와 동일한 구조의 스위칭 박막트랜지스터(미도시) 스위칭 영역(미도시)에 형성된다. 이때, 상기 스위칭 박막트랜지스터(미도시)는 상기 구동 박막트랜지스터(DTr)와 게이트 배선(미도시) 및 데이터 배선(미도시)과 전기적으로 연결되며 형성되어 있다. 한편, 상기 데이터 배선(미도시)은 상기 스위칭 박막트랜지스터(미도시)의 소스 전극(미도시)과 연결되고 있다. A data line 130 is formed on the interlayer insulating layer 123 including the semiconductor layer contact hole 125 to define a pixel region P intersecting the gate line (not shown) (Not shown) is formed. The source and drain electrodes 113 and 114 are in contact with the second region 113b which are spaced apart from each other in the driving region DA and the switching region (not shown) above the interlayer insulating layer 123 and exposed through the semiconductor layer contact hole 125, Drain electrodes 133 and 136 are formed. The semiconductor layer 113 includes the source and drain electrodes 133 and 136 and the second region 113b contacting the electrodes 133 and 136. The semiconductor layer 113 is formed on the semiconductor layer 113, The gate insulating film 116 and the gate electrode 120 constitute a driving thin film transistor DTr. At this time, a switching thin film transistor (not shown) switching region (not shown) having the same structure as the driving thin film transistor DTr is formed. At this time, the switching thin film transistor (not shown) is electrically connected to the driving thin film transistor DTr, a gate wiring (not shown) and a data wiring (not shown). The data line (not shown) is connected to a source electrode (not shown) of the switching thin film transistor (not shown).

한편, 상기 구동 및 스위칭 박막트랜지스터(DTr, 미도시)는 상기 제 2 영역(113b)에 도핑되는 불순물에 따라 p타입 또는 n타입 박막트랜지스터를 이루게 된다. p타입 박막트랜지스터의 경우는 제 2 영역(113b)에 3족의 원소 예를들면 붕소(B)를 도핑함으로써 이루어지게 되며, n타입 박막트랜지스터의 경우는 상기 제 2 영역(113b)에 5족의 원소 예를들면 인(P)을 도핑함으로써 이루어지게 된다. p타입의 박막트랜지스터는 캐리어로서 정공이 이용되며, n타입의 박막트랜지스터는 캐리어로서 전자가 이용된다. 따라서, 상기 구동 박막트랜지스터(DTr)의 드레인 전극(136)과 연결되는 제 1 전극(147)은 상기 구동 박막트랜지스터(DTr)의 타입에 따라 애노드 또는 캐소드 전극의 역할을 하게 되는 것이다. 상기 구동 박막트랜지스터(DTr)가 p타입인 경우 상기 제 1 전극(147)은 애노드 전극의 역할을 하며, n타입인 경우 상기 제 1 전극(147)은 캐소드 전극의 역할을 하게 된다. 본 발명의 제 1 실시예에 있어서는 상기 구동 박막트랜지스터(DTr)는 p타입인 것을 일례로 설명하고 있다. Meanwhile, the driving and switching thin film transistor DTr (not shown) forms a p-type or n-type thin film transistor according to impurities doped in the second region 113b. In the case of the p-type thin film transistor, the second region 113b is formed by doping an element of Group 3 such as boron (B). In the case of the n-type thin film transistor, For example, by doping phosphorus (P). In the p-type thin film transistor, holes are used as carriers, and n-type thin film transistors are used as carriers. The first electrode 147 connected to the drain electrode 136 of the driving thin film transistor DTr functions as an anode or a cathode electrode depending on the type of the driving thin film transistor DTr. When the driving thin film transistor DTr is p-type, the first electrode 147 serves as an anode electrode, and when the driving thin film transistor DTr is an n-type, the first electrode 147 serves as a cathode electrode. In the first embodiment of the present invention, the driving thin film transistor DTr is of the p type as an example.

다음, 상기 구동 및 스위칭 박막트랜지스터(DTr, 미도시) 위로는 상기 구동 박막트랜지스터(DTr)의 드레인 전극(136)을 노출시키는 드레인 콘택홀(143)을 갖는 보호층(140)이 형성되어 있다. 또한, 상기 보호층(140) 위로는 상기 구동 박막트랜지스터(DTr)의 드레인 전극(136)과 상기 드레인 콘택홀(143)을 통해 접촉되며 각 화소영역(P) 별로 일함수 값이 비교적 크며 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로 이루어진 제 1 전극(147)이 형성되어 있다. 이때, 상기 제 1 전극(147)은 도 5a와 같이 전술한 투명 도전성 물질로만 이루어진 단일층 구조를 가질 수도 있고, 나아가 도 5b에서와 같이 다중층 구조를 가질 수도 있다. 다중층 구조를 갖는 경우 그 최상층(147a)은 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로 이루어지며, 그 하부로 제 2 층(147b)은 반사율이 우수한 금속물질인 알루미늄(Al)으로 이루어지고, 상기 드레인 콘택홀(143)을 통해 상기 드레인 전극(136)과 접촉하는 최하층(147c)은 상기 드레인 전극(136)과의 접합력 강화를 위해 접합특성이 우수한 몰리브덴(Mo)으로 이루어지는 것이 특징이다. 다음, 전술한 바와 같이 단일층 또는 다중층 구조를 갖는 상기 제 1 전극(147) 위로 각 화소영역(P)의 경계에는 뱅크(150)가 형성되어 있다. 이때 상기 뱅크(150)는 각 화소영역(P)을 둘러싸는 형태로 상기 제 1 전극(147)의 테두리와 중첩하도록 형성되고 있다. 또한, 상기 뱅크(150)로 둘러싸인 각 화소영역(P)에는 상기 제 1 전극(147) 위로 유기 발광층(155)이 형성되고 있다. A passivation layer 140 having a drain contact hole 143 exposing a drain electrode 136 of the driving thin film transistor DTr is formed on the driving and switching thin film transistor DTr (not shown). The protective layer 140 is in contact with the drain electrode 136 of the driving thin film transistor DTr through the drain contact hole 143 and has a relatively large work function value for each pixel region P, A first electrode 147 made of a material such as indium-tin-oxide (ITO) or indium-zinc-oxide (IZO) is formed. In this case, the first electrode 147 may have a single layer structure of only the transparent conductive material as shown in FIG. 5A, or may have a multi-layer structure as shown in FIG. 5B. The uppermost layer 147a of the multilayer structure is made of indium-tin-oxide (ITO) or indium-zinc-oxide (IZO), and the second layer 147b is made of aluminum And the lowermost layer 147c contacting the drain electrode 136 through the drain contact hole 143 is made of molybdenum (Mo) having excellent bonding properties for enhancing the bonding strength with the drain electrode 136, . Next, the bank 150 is formed at the boundary of each pixel region P above the first electrode 147 having a single-layer or multilayer structure as described above. At this time, the bank 150 is formed so as to overlap the rim of the first electrode 147 in a shape surrounding each pixel region P. An organic emission layer 155 is formed on the first electrode 147 in each pixel region P surrounded by the bank 150.

상기 유기 발광층(155) 및 상기 뱅크(150)의 상부에는 전면에 제 2 전극(158)이 형성되어 있다. 이때, 상기 제 1, 2 전극(147, 158)과 그 사이에 형성된 유기 발광층(155)은 유기전계 발광 다이오드(E)를 이루게 된다.A second electrode 158 is formed on the entire surface of the organic light emitting layer 155 and the bank 150. At this time, the first and second electrodes 147 and 158 and the organic light emitting layer 155 formed therebetween form an organic light emitting diode E.

이때, 도면에 나타나지 않았지만, 상기 유기 발광층(165)은 유기 발광 물질로 이루어진 단일층으로 구성될 수도 있으며, 발광 효율을 높이기 위해 정공주입층(hole injection layer), 정공수송층(hole transporting layer), 발광 물질층(emitting material layer), 전자수송층(electron transporting layer) 및 전자주입층(electron injection layer)의 다중층으로 구성될 수도 있다. 이때 상기 정공주입층과 전자주입층, 상기 정공수송층과 전자수송층은 각각 서로 그 위치를 바꾸어 형성될 수 있다. 이는 제 1 전극(147)과 제 2 전극(158)이 각각 애노드 전극의 역할을 하느냐 또는 캐소드 전극의 역할을 하느냐에 달려있다. 본 발명의 제 1 실시예의 경우, 상기 제 1 전극(147)이 애노드 전극의 역할을 하는 것을 일례로 보이고 있다. 이 경우는 상기 제 1 전극(147) 상부로 전술한 순서대로 다중층 구조의 유기 발광층(155)이 형성된다면 정공주입층/정공수송층/발광 물질층/전자수송층/전자주입층의 순으로 순차 적층되는 것이 바람직하다. Although not shown in the figure, the organic light emitting layer 165 may be a single layer made of an organic light emitting material. In order to improve the light emitting efficiency, a hole injection layer, a hole transporting layer, A light emitting layer, an emitting material layer, an electron transporting layer, and an electron injection layer. At this time, the hole injecting layer, the electron injecting layer, the hole transporting layer and the electron transporting layer may be formed by mutually changing their positions. This depends on whether the first electrode 147 and the second electrode 158 serve as an anode electrode or a cathode electrode, respectively. In the first embodiment of the present invention, the first electrode 147 serves as an anode electrode. In this case, if the organic light emitting layer 155 having a multi-layer structure is formed on the first electrode 147 in the above-described order, the organic light emitting layer 155 may be sequentially stacked in the order of the hole injection layer / hole transporting layer / light emitting material layer / electron transporting layer / .

또한, 단일층 또는 다중층 구조를 갖는 상기 유기 발광층(155) 상부에 형성된 상기 제 2 전극(158)은 단일층 또는 이중층 구조를 갖는 것이 특징이다. 이때, 상기 제 2 전극(158)에 있어 단일층 또는 이중층 중 상기 유기 발광층(155)과 접촉하는 하부층(158a)은 일함수 값이 낮은 금속물질 예를들면 알루미늄(Al), 알루미늄 합금, 은(Ag), 마그네슘(Mg), 금(Au) 중 하나로 수 Å내지 수십 Å 정도의 두께를 가지며 형성되고 있으며, 이중층 구조를 갖는 경우 상기 하부층 상부에 위치하는 상부층(158b)은 투명 도전성 물질인 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이 드(IZO)로써 수십 내지 수백 Å 정도의 두께를 가지며 형성되고 있다. 이때 상기 상부층을 형성하는 이유는 본 발명의 특징 상 제 2 기판에 돌기 및 보조전극이 형성되며, 상기 돌기를 덮으며 형성된 상기 보조전극과 상기 제 2 전극은 접촉하도록 형성되므로 접촉 시 기계적 강도를 보완하기 위함이다. 알루미늄(Al), 알루미늄 합금, 은(Ag), 마그네슘(Mg), 금(Au) 중 어느 하나만의 단일층 구조로 비교적 얇은 두께로 상기 제 2 전극이 형성되는 경우 그 강도가 약하여 상기 보조전극과 접촉 시 뭉게짐이 발생하여 접촉 특성이 저하되는 경우가 있으며, 이러한 문제를 원천적으로 방지하기 위함이다. In addition, the second electrode 158 formed on the organic light emitting layer 155 having a single layer or a multilayer structure has a single layer or a double layer structure. The lower layer 158a of the single layer or the double layer of the second electrode 158 contacting the organic light emitting layer 155 may be formed of a metal material having a low work function value such as aluminum (Al), aluminum alloy, silver And the upper layer 158b located on the lower layer has a thickness of about several angstroms to several tens of angstroms. The upper layer 158b is formed of indium- Tin oxide (ITO) or indium-zinc-oxide (IZO) with a thickness of several tens to several hundreds of angstroms. At this time, the reason why the upper layer is formed is that the projection and the auxiliary electrode are formed on the second substrate in the characteristic of the present invention, and the auxiliary electrode formed to cover the projection is in contact with the second electrode, . When the second electrode is formed to have a relatively thin thickness with a single layer structure of only one of aluminum (Al), aluminum alloy, silver (Ag), magnesium (Mg), and gold (Au) There is a case where the contact property is deteriorated due to occurrence of crumbling at the time of contact, in order to prevent such a problem as a source.

본 발명의 제 1 실시예에 있어서 상기 제 2 전극(158)의 하부층(158a) 및 상부층(158b)의 두께를 전술한 바와 같이 일반적인 전극 형성 두께(통상 수천 Å 정도임) 나아가 종래의 상부발광 방식 유기전계 발광 소자의 제 2 전극(도 3의 58)보다 얇은 두께로 형성할 수 있는 것은, 제 2 기판(170) 내측면에 구비된 구성요소에 기인하며 이후에는 상기 제 2 기판(170)의 구성에 대해 설명한다.The thickness of the lower layer 158a and the upper layer 158b of the second electrode 158 in the first embodiment of the present invention may be set to a general electrode formation thickness (usually about several angstroms) The second electrode 170 may be formed to have a thickness smaller than that of the second electrode (58 of FIG. 3) of the organic electroluminescent device due to the components provided on the inner surface of the second substrate 170, The configuration will be described.

상기 제 1 기판(110)과 마주하는 제 2 기판(170)의 내측면에는 상기 제 1 기판(110)에 구비된 각 화소영역(P)의 경계에 대응하여 도 6에 도시한 바와 같이 격자 형태로써 저저항 금속물질 예를들면 은(Ag), 알루미늄(Al), 금(Au) 중 어느 하나로 이루어진 보조전극(178)이 형성되어 있는 것이 특징이다. On the inner surface of the second substrate 170 facing the first substrate 110, corresponding to the boundaries of the pixel regions P provided on the first substrate 110, An auxiliary electrode 178 made of any one of low resistance metal materials such as silver (Ag), aluminum (Al) and gold (Au) is formed.

이때, 상기 보조전극(178)과 상기 제 2 기판(170)의 내측면 사이에는 기둥형태로서 2㎛ 내지 3㎛정도의 높이를 갖는 다수의 돌기(175)가 형성되어 있는 것이 특징이다. 상기 돌기(175)는 그 단면 형태가 상기 제 2 기판(170)의 내측면을 기준으로 그 측면이 완만한 경사를 갖는 테이퍼 형태를 이루어 그 측면에서 끊김없이 상기 보조전극(178)이 상기 돌기(175)를 완전히 덮을 수 있도록 형성된 것이 특징이다. 이때, 상기 돌기(175)는 유기 절연물질 예를들면 포토 아크릴(photo acryl)로 이루어지거나 또는 고분자 물질 예를들면 폴리이미드(poly imide)로 이루어지는 것이 바람직하다. 또한 상기 돌기(175)는 각각의 화소영역(P)에 대해 하나 또는 다수 개 형성될 수도 있으며, 다수의 화소영역(P)을 하나의 그룹으로 하여 각 그룹에 속한 어느 하나의 화소영역(P)에 대해서만 하나 또는 다수 개 형성될 수도 있다. At this time, a plurality of protrusions 175 having a height of about 2 탆 to 3 탆 are formed in a column shape between the auxiliary electrode 178 and the inner surface of the second substrate 170. The protrusion 175 has a tapered shape with its side surface gently inclined with respect to the inner surface of the second substrate 170 so that the auxiliary electrode 178 does not interfere with the protrusion 175 175 formed on the upper surface thereof. At this time, the protrusion 175 may be formed of an organic insulating material, for example, a photo acryl, or a polymer material such as polyimide. One or more protrusions 175 may be formed for each pixel region P and a plurality of pixel regions P may be formed as a group and may be formed in any one of the pixel regions P belonging to each group. Only one or a plurality of them may be formed.

한편, 상기 돌기(175)는 유기절연물질 또는 고분자 물질로 이루어지므로 상기 제 2 기판(175)의 내측면과 접합력이 문제가 될 수 있으므로, 이를 방지하기 위해 상기 제 2 기판(170)의 내측면에 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착하거나 또는 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 증착하여 접착 강화를 위한 버퍼층(173)을 더욱 구성할 수도 있다. Since the protrusion 175 is formed of an organic insulating material or a polymeric material, the bonding force between the protrusion 175 and the inner surface of the second substrate 175 may be a problem. To prevent this, For example, silicon oxide (SiO 2 ) or silicon nitride (SiN x), or by depositing a transparent conductive material such as indium-tin-oxide (ITO) or indium-zinc- A buffer layer 173 for strengthening may be further constructed.

한편, 무기절연물질이 아닌 투명 도전성 물질로 상기 버퍼층(173)을 형성하는 경우 도전성 특징을 갖게 되지만 상기 보조전극(178)과 접촉함으로써 상기 제 2 기판(170) 전면에 동일한 전압을 갖게 되므로 문제되지 않는다. 오히려 상기 버퍼층(173)이 도전성 물질로 이루어짐으로써 상기 보조전극(178)의 끊김이 발생한다 하더라도 상기 보조전극(178) 전체에 동일한 전압이 흐르도록 하게 되므로 상기 보 조전극(178)의 자체 리페어가 가능하도록 하는 역할을 하는 장점을 갖게 된다.On the other hand, when the buffer layer 173 is formed of a transparent conductive material rather than an inorganic insulating material, the buffer layer 173 has a conductive characteristic. Since the buffer layer 173 has the same voltage on the entire surface of the second substrate 170 by making contact with the auxiliary electrode 178 Do not. Since the buffer layer 173 is made of a conductive material, even if the auxiliary electrode 178 breaks, the same voltage flows through the auxiliary electrode 178, so that the self-repair of the auxiliary electrode 178 This is an advantage in that it plays a role of making it possible.

한편, 상기 격자형태로 형성된 보조전극(178)은 전술한 저저항 금속물질로 이루어진 단일층 구조가 될 수도 있으며, 또는 도면에 나타낸 바와 같이 이중층 구조를 이룰 수도 있다. 상기 보조전극(178)이 이중층 구조를 가질 경우, 상기 돌기(173)와 접촉하는 제 1 층(178a)은 상기 돌기(173)와의 접합력이 우수한 금속물질인 몰리브덴(Mo), 텅스텐(W), 크롬(Cr) 중에서 선택되는 어느 하나로 이루어지며, 상기 제 1 층(178a)을 덮으며 형성되는 제 2 층(178b)은 전술한 저저항 금속물질로 이루어지는 것이 특징이다. Meanwhile, the auxiliary electrode 178 formed in the lattice shape may be a single layer structure made of the above-described low resistance metal material, or may have a double layer structure as shown in the figure. When the auxiliary electrode 178 has a double layer structure, the first layer 178a contacting the protrusion 173 may be formed of a metal material such as molybdenum (Mo), tungsten (W), or tungsten Chromium (Cr), and the second layer 178b formed to cover the first layer 178a is formed of the above-described low resistance metal material.

한편, 전술한 구조를 갖는 제 1 기판(110)과 상기 제 2 기판(170)은 서로 마주하고 하고 있으며, 이때 상기 돌기(173)를 덮으며 형성된 보조전극(178)과, 상기 제 1 기판(110)의 상기 뱅크(150) 상부에 형성된 제 2 전극(158)은 서로 접촉하고 있는 것이 특징이다. The first substrate 110 and the second substrate 170 are opposed to each other with an auxiliary electrode 178 formed to cover the protrusion 173, And the second electrodes 158 formed on the banks 150 of the first electrodes 110 are in contact with each other.

따라서, 상기 제 2 전극(158)은 상기 제 2 기판(170)에 격자형태로 저저항 금속물질로 형성된 보조전극(178)과 여러 위치에 걸쳐 접촉하여 전압을 인가받게 되므로 상기 제 2 전극(158)을 이루는 금속물질 자체의 저항 특성에 영향을 거의 받지 않고 전면에 걸쳐 고른 크기를 갖는 전압을 형성할 수 있게 된다. 따라서, 상기 제 2 전극(158)은 그 투명도를 향상시키기 위해 그 두께를 통상적인 전극 두께보다 얇게 형성하여도 내부 저항 증가에 의한 위치별 전압값을 달리하게 되는 문제는 발생되지 않으며, 하부층(158a)의 두께가 얇아짐으로써 가시광선의 투과도를 향상시킬 수 있다. Accordingly, the second electrode 158 contacts the auxiliary electrode 178 formed on the second substrate 170 in a lattice form with a low-resistance metal material at various positions to receive a voltage, so that the second electrode 158 A voltage having a uniform size over the entire surface can be formed without being affected by the resistance characteristics of the metal material itself. Therefore, even if the thickness of the second electrode 158 is made thinner than the normal electrode thickness in order to improve the transparency of the second electrode 158, there is no problem of varying the voltage value by position due to the increase in internal resistance. ) Is thinned, the transmittance of the visible light can be improved.

<제 2 실시예>&Lt; Embodiment 2 >

도 7은 본 발명의 제 2 실시예에 따른 상부발광 방식 유기전계 발광 소자의 하나의 화소영역(P)에 대한 단면도로서, n타입 박막트랜지스터로 구동 및 스위칭 박막트랜지스터(DTr, 미도시)가 이루어진 것을 나타내었다. 이 경우 제 1 기판에 있어 스위칭 및 구동 박막트랜지스터(DTr)를 포함하여 그 상부로 상기 구동 박막트랜지스터(DTr)의 드레인 전극을 노출시키는 드레인 콘택홀을 포함하는 보호층까지의 적층 구조는 전술한 제 1 실시예와 동일하므로 이 부분에 대해서는 설명을 생략한다. 또한 제 2 기판의 구성은 전술한 제 1 실시예와 동일하므로 상기 제 2 기판의 구성에 대해서도 설명은 생략한다. 이때 도면 부호는 동일한 구성요소에 대해서는 제 1 실시예의 구성요소에 부여된 도면부호에 100을 더하여 부여하였다.7 is a cross-sectional view of one pixel region P of the upper emission type organic electroluminescent device according to the second embodiment of the present invention, in which an n-type thin film transistor and a switching thin film transistor DTr (not shown) are formed Respectively. In this case, the stacked structure including the switching and driving thin film transistor DTr on the first substrate and the protective layer including the drain contact hole exposing the drain electrode of the driving thin film transistor DTr thereon is formed by the above- 1, and thus the description thereof will be omitted. The configuration of the second substrate is the same as that of the first embodiment described above, so the description of the configuration of the second substrate is also omitted. Here, reference numerals denoted by reference numerals added to the constituent elements of the first embodiment are denoted by the same reference numerals.

본 발명의 제 2 실시예에 따른 상부발광 방식 유기전계 발광소자(201)는 반도체층(213) 중 소스 및 드레인 전극(233, 236)과 접촉하는 제 2 영역(213b)에 5족 원소 예를들면 인(P)을 도핑하여 캐리어로서 전자를 이용하는 것이 특징이다. 따라서 상기 구동 박막트랜지스터(DTr)의 드레인 전극(236)과 접촉하는 제 1 전극(147)이 캐소드 전극의 역할을 하도록 하는 것이 바람직하며, 이에 따라 상기 보호층(240)의 상부에는 일함수 값이 비교적 낮은 금속물질인 알루미늄(Al), 알루미늄 합금, 은(Ag), 마그네슘(Mg), 금(Au) 중 하나로서 상기 제 1 전극(247)을 형성되는 것이 특징이다. 이때, 상기 드레인 전극(236)과 접합 특성 향상을 위해 상기 제 1 전극(247)은 이중층 구조를 갖도록 형성되는 것이 바람직하다. 이렇게 이중층 구조로 상기 제 1 전극(247)이 형성되는 경우, 그 하부층(247a)은 상기 드레인 전 극(236)과의 접합 특성이 우수한 몰리브덴(Mo)으로 형성되고, 상기 유기 발광층(255)과 접촉하는 상부층(247b)은 전술한 알루미늄(Al), 알루미늄 합금, 은(Ag), 마그네슘(Mg), 금(Au) 중 하나로 형성되는 것이 바람직하다. 이 경우, 상기 제 1 전극(247)의 두께는 일반적인 전극의 두께인 수천 Å 정도로 형성되어도 무방하다. The top emission type organic electroluminescent device 201 according to the second embodiment of the present invention includes a first region 213b in contact with the source and drain electrodes 233 and 236 of the semiconductor layer 213, And phosphorus (P) is doped to use electrons as a carrier. The first electrode 147 that contacts the drain electrode 236 of the driving thin film transistor DTr functions as a cathode electrode and thus a work function value is formed on the protective layer 240 The first electrode 247 is formed as one of aluminum (Al), an aluminum alloy, silver (Ag), magnesium (Mg), and gold (Au) which are relatively low metal materials. At this time, the first electrode 247 may be formed to have a bilayer structure in order to improve junction characteristics with the drain electrode 236. In the case where the first electrode 247 is formed in such a bilayer structure, the lower layer 247a is formed of molybdenum (Mo) having a good junction property with the drain electrode 236, and the organic light- The upper layer 247b to be contacted is preferably formed of one of the above-described aluminum (Al), aluminum alloy, silver (Ag), magnesium (Mg), and gold (Au). In this case, the thickness of the first electrode 247 may be several thousands of angstroms, which is a typical thickness of the electrode.

또한, 상기 제 1 전극(247) 상부에 위치하는 유기 발광층(255)은 단일층 구조를 가질 수도 있으며, 다중층 구조를 가질 수 있다. 상기 유기 발광층(255)이 다중층 구조를 가질 경우, 도면에 나타내지는 않았지만, 상기 제 1 전극(247)이 캐소드 전극의 역할을 하므로 상기 다중층 구조의 유기 발광층(255)은, 상기 제 1 전극(247)표면으로부터 전자주입층/전자수송층/발광물질층/정공수송층/정공주입층의 순으로 적층 형성되는 것이 특징이다. In addition, the organic light emitting layer 255 located on the first electrode 247 may have a single layer structure or a multi-layer structure. When the organic light emitting layer 255 has a multi-layer structure, the organic light emitting layer 255 of the multi-layered structure may be formed on the first electrode 247 because the first electrode 247 serves as a cathode electrode, Electron transport layer / luminescent material layer / hole transport layer / hole injection layer from the surface of the hole injection layer 247 in this order.

또한, 상기 단일층 또는 다중층 구조의 유기 발광층(255) 상부에는 전면에 제 2 전극(258)이 형성되어 있다. 이때 상기 제 2 전극(258)은 애노드 전극의 역할을 하므로 일함수 값이 비교적 높은 투명 도전성 물질인 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 통상적인 전극을 이루는 두께(수 천 Å)보다 얇은 수백 Å 범위의 두께를 갖도록 형성되고 있는 것이 특징이다. 이 경우 상기 제 2 전극(258)은 자체 내부 저항이 상기 제 2 전극(258)이 얇아짐으로서 증가되어 위치별 큰 전압차를 가질 수 있지만, 본 발명의 특성상 상기 제 2 전극(258)은 제 2 기판(270)에 구비된 격자형태의 보조전극(278)과 접촉하여 전압을 인가받는 구조가 되므로 내부 저항 증가에 의한 위치별 전압차 발생은 억제된다.Further, a second electrode 258 is formed on the entire surface of the organic light emitting layer 255 having the single-layer or multi-layer structure. Since the second electrode 258 serves as an anode electrode, the second electrode 258 is formed of indium-tin-oxide (ITO) or indium-zinc-oxide (IZO), which is a transparent conductive material having a relatively high work function, Is formed to have a thickness in the range of several hundreds of angstroms, which is thinner than the thickness of the substrate. In this case, the second electrode 258 has its internal resistance increased by thinning the second electrode 258, so that the second electrode 258 may have a large voltage difference depending on positions. However, due to the characteristics of the present invention, 2 auxiliary electrode 278 provided on the substrate 270 to receive a voltage, so that generation of a voltage difference by position due to an increase in internal resistance is suppressed.

이외의 구성요소는 전술한 제 1 실시예와 동일하므로 그 설명은 생략한다.Other components are the same as those of the first embodiment described above, and a description thereof will be omitted.

도 8은 본 발명의 제 2 실시예의 변형예에 따른 상부발광 방식 유기전계 발광 소자의 하나의 화소영역에 대한 단면도로서 비정질 실리콘의 반도체층을 포함하여 n타입 박막트랜지스터를 이루고 있는 것을 나타낸 것이다. 이때, 도면부호는 제 1 실시예의 구성요소와 동일한 구성요소에 대해서는 200을 더하여 부여하였다. FIG. 8 is a cross-sectional view of one pixel region of a top emission type organic electroluminescent device according to a modification of the second embodiment of the present invention, showing an n-type thin film transistor including an amorphous silicon semiconductor layer. In this case, reference numerals are added to the same components as those of the first embodiment by adding 200.

전술한 제 2 실시예와 스위칭 및 구동 박막트랜지스터(미도시, DTr)가 형성된 부분과 전원배선(미도시)과 게이트 및 데이터 배선(미도시, 330)이 형성된 층에 차이가 있으며 그 외의 구성요소에 대해서는 동일하므로 차이점이 있는 스위칭 및 구동 박막트랜지스터(미도시, DTr)의 구조와 전원배선(미도시)과 게이트 및 데이터 배선(미도시, 330)의 형성 위치만을 설명한다.There is a difference in the layer in which the second embodiment and the switching and driving thin film transistor (not shown) are formed and the layer in which power supply wiring (not shown), gate and data wiring (not shown) are formed, (Not shown), the structure of a switching and driving thin film transistor (not shown) and the formation of a power wiring (not shown), a gate and a data wiring (not shown) 330 will be described.

도시한 바와 같이, 제 1 기판(310) 상에 서로 교차하여 화소영역(P)을 정의하며 게이트 및 데이터 배선(미도시, 330)이 교차하며 형성되어 있으며, 상기 데이터 배선과 이격하며 나란하게 전원배선(미도시)이 형성되어 있다. 또한, 상기 게이트 및 데이터 배선(미도시, 330)의 교차지점에 스위칭 박막트랜지스터(미도시)가 형성되어 있다. 또한 상기 스위칭 박막트랜지스터(미도시)와 전기적으로 연결되며 상기 스위칭 박막트랜지스터(미도시)와 동일한 구조를 갖는 구동 박막트랜지스터(DTr)가 형성되어 있다. As shown in the drawing, the pixel region P is defined on the first substrate 310 so as to intersect with each other, and gate and data lines (not shown) are formed so as to intersect with each other. Wiring (not shown) is formed. In addition, switching thin film transistors (not shown) are formed at the intersections of the gate and data lines (not shown). A driving thin film transistor DTr, which is electrically connected to the switching thin film transistor (not shown) and has the same structure as the switching thin film transistor (not shown), is formed.

이때 도면에 나타난 구동 박막트랜지스터(DTr)의 구조를 살펴보면, 상기 제 1 기판(310) 상에 게이트 전극(320)이 형성되어 있으며, 상기 게이트 전극(320) 위 로 게이트 절연막(321)이 형성되어 있다. 또한 상기 게이트 절연막(321) 위로 상기 게이트 전극(320)에 대응하여 순수 비정질 실리콘의 액티브층(322a)과 그 상부로 서로 이격하며 불순물 비정질 실리콘의 오믹콘택층(322b)으로 이루어진 반도체층(322)이 형성되어 있다. 상기 오믹콘택층(322b) 위로는 서로 이격하며 소스 및 드레인 전극(333, 336)이 형성되어 있다. 이때, 순차 적층된 상기 게이트 전극(320)과 게이트 절연막(321)과 반도체층(322)과 서로 이격하는 소스 및 드레인 전극(333, 336)은 구동 박막트랜지스터(DTr)를 이룬다. 한편, 도면에 나타내지 않았지만, 스위칭 영역(미도시)에는 상기 구동 박막트랜지스터(DTr)와 동일한 구조를 갖는 스위칭 박막트랜지스터(미도시)가 형성되어 있다. 또한, 상기 스위칭 박막트랜지스터(미도시)의 게이트 전극(미도시)과 연결되며 이와 동일한 층에 게이트 배선(미도시)이 일방향으로 연장 형성되어 있으며, 상기 게이트 절연막(321) 상부에는 상기 게이트 배선(미도시)과 교차하여 화소영역(P)을 정의하며 데이터 배선(330)이 상기 스위칭 박막트랜지스터(미도시)의 소스 전극(미도시)과 연결되며 형성되어 있다. A gate electrode 320 is formed on the first substrate 310 and a gate insulating layer 321 is formed on the gate electrode 320. The gate electrode 320 is formed on the first substrate 310, have. A semiconductor layer 322 composed of an amorphous silicon active layer 322a and an ohmic contact layer 322b of impurity amorphous silicon are formed on the gate insulating layer 321 in correspondence with the gate electrode 320, Respectively. Source and drain electrodes 333 and 336 are formed on the ohmic contact layer 322b. At this time, the source and drain electrodes 333 and 336 spaced apart from the gate electrode 320, the gate insulating film 321, and the semiconductor layer 322 which are sequentially stacked form a driving thin film transistor DTr. Though not shown, a switching thin film transistor (not shown) having the same structure as the driving thin film transistor DTr is formed in a switching region (not shown). A gate wiring (not shown) extends in one direction and is connected to a gate electrode (not shown) of the switching thin film transistor (not shown). The gate wiring (not shown) (Not shown), and a data line 330 is formed to connect with a source electrode (not shown) of the switching thin film transistor (not shown).

전술한 구조를 갖는 스위칭 및 구동 박막트랜지스터(미도시, DTr) 위로 상기 구동 박막트랜지스터(DTr)의 드레인 전극(336)을 노출시키는 드레인 콘택홀(343)을 갖는 보호층(340)이 형성되어 있다. 이후 상기 보호층(340) 위로 형성된 유기전계 발광 다이오드(E)를 포함하여 제 2 기판(370)의 구조는 전술한 제 2 실시예와 동일하므로 이에 대해서는 설명을 생략한다.  A protective layer 340 having a drain contact hole 343 exposing the drain electrode 336 of the driving thin film transistor DTr is formed on a switching and driving thin film transistor (not shown) having the above-described structure . The structure of the second substrate 370 including the organic electroluminescent diode E formed on the passivation layer 340 is the same as that of the second embodiment described above.

<제조 방법><Manufacturing Method>

이후에는 도 5a와 도 5b를 참조하여 전술한 제 1 실시예에 따른 상부발광 방식 유기전계 발광소자의 제조 방법에 대해 간단히 설명한다. 제 2 실시예의 경우 제 1 실시예와 제 1 전극과 제 2 전극을 이루는 물질 및 그 구조만을 달리하므로 차별점이 있는 구성에 대해서만 간단히 언급한다. Hereinafter, a method of manufacturing the top emission type organic electroluminescent device according to the first embodiment described above with reference to FIGS. 5A and 5B will be briefly described. In the case of the second embodiment, only the material having the first electrode, the material constituting the first electrode and the second electrode, and the structure thereof are different from each other, so that only the constitution having the difference is briefly mentioned.

우선, 제 1 기판(110)의 제조 방법에 대해 설명한다. 절연기판(110) 상에 비정질 실리콘을 증착하여 비정질 실리콘층(미도시)을 형성하고, 이에 대해 레이저 빔을 조사하거나 또는 열처리를 실시하여 상기 비정질 실리콘층을 폴리실리콘층(미도시)으로 결정화시킨다. 이후 마스크 공정을 실시하여 상기 폴리실리콘층(미도시)을 패터닝하여 순수 폴리실리콘 상태의 반도체층(113)을 형성한다. 이때 상기 비정질 실리콘층(미도시)을 형성하기 전에 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 상기 절연기판 전면에 증착함으로써 제 1 버퍼층(미도시)을 형성할 수도 있다. First, a method of manufacturing the first substrate 110 will be described. Amorphous silicon is deposited on the insulating substrate 110 to form an amorphous silicon layer (not shown), and the amorphous silicon layer is crystallized into a polysilicon layer (not shown) by irradiating a laser beam or by heat treatment . Thereafter, a mask process is performed to pattern the polysilicon layer (not shown) to form a semiconductor layer 113 in a pure polysilicon state. A first buffer layer (not shown) may be formed by depositing an inorganic insulating material such as silicon oxide (SiO 2 ) or silicon nitride (SiN x) on the entire surface of the insulating substrate before forming the amorphous silicon layer have.

다음, 상기 순수 폴리실리콘의 반도체층(113) 위로 산화실리콘(SiO2)을 증착하여 게이트 절연막(116)을 형성한다. 이후, 상기 게이트 절연막(116) 위로 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금 및 크롬(Cr) 중 하나를 증착하여 제 1 금속층(미도시)을 형성하고, 이를 마스크 공정을 진행하여 상기 반도체층(113)의 중앙부에 대응하여 게이트 전극(120)을 형성한다. 이때 상기 게이트 전극(120) 중 스위칭 영역(미도시)에 형성된 게이트 전극(미도시)과 연결되며 일 방향으로 연장하는 게이트 배선(미도시) 또한 형성한다. Next, silicon oxide (SiO 2 ) is deposited on the semiconductor layer 113 of pure polysilicon to form a gate insulating film 116. A first metal layer (not shown) is deposited on the gate insulating layer 116 by depositing a metal material such as aluminum (Al), aluminum alloy (AlNd), copper (Cu), copper alloy, And a mask process is performed to form a gate electrode 120 corresponding to a central portion of the semiconductor layer 113. At this time, gate wirings (not shown) connected to a gate electrode (not shown) formed in a switching region (not shown) of the gate electrode 120 and extending in one direction are also formed.

다음, 상기 게이트 전극(120)을 블록킹 마스크로 이용하여 상기 기판(110) 전면에 불순물 즉, 3가 원소 또는 5가 원소를 도핑함으로써 상기 반도체층(113) 중 상기 게이트 전극(120) 외측에 위치한 부분에 상기 불순물이 도핑된 제 2 영역(113b)을 이루도록 하고, 도핑이 방지된 게이트 전극(120)에 대응하는 부분은 순수 폴리실리콘의 제 1 영역(113a)을 이루도록 한다. Next, an impurity, that is, a trivalent element or a pentavalent element is doped on the entire surface of the substrate 110 using the gate electrode 120 as a blocking mask, thereby forming a semiconductor layer 113 located outside the gate electrode 120 The second region 113b doped with the impurity and the portion corresponding to the doped gate electrode 120 form a first region 113a of pure polysilicon.

다음, 제 1 및 제 2 영역(113a, 113b)으로 나뉘어지 반도체층(113)이 형성된 기판(110) 전면에 질화실리콘(SiNx) 또는 산화실리콘(SiO2)과 같은 무기절연물질을 증착하여 전면에 층간절연막(123)을 형성하고, 마스크 공정을 진행하여 상기 층간절연막(123)과 하부의 게이트 절연막(116)을 동시 또는 일괄 패터닝함으로써 상기 제 2 영역(113b)을 각각 노출시키는 반도체층 콘택홀(125)을 형성한다. Next, an inorganic insulating material such as silicon nitride (SiNx) or silicon oxide (SiO 2 ) is deposited on the entire surface of the substrate 110 on which the semiconductor layer 113 is formed by dividing the first and second regions 113a and 113b, The second interlayer insulating film 123 and the lower gate insulating film 116 are simultaneously or collectively patterned so as to expose the second region 113b, (125).

이후, 상기 층간절연막(123) 위로 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 크롬(Cr) 및 몰리브덴(Mo) 중 하나를 증착하여 제 2 금속층(미도시)을 형성하고, 마스크 공정을 진행하여 패터닝함으로써 상기 반도체층 콘택홀(125)을 통해 상기 제 2 영역(113b)과 접촉하는 소스 및 드레인 전극(133, 136)을 형성한다. 동시에 상기 층간절연막(123) 위로 상기 스위칭 영역(미도시)에 형성된 소스 전극(미도시)과 연결되며 상기 게이트 배선(미도시)과 교차하여 화소영역(P)을 정의하는 데이터 배선(130)과, 상기 데이터 배선(130)과 이격하며 나란히 배치되는 전원배선(미도시)을 형성한다. 이때 상기 반도체층(113)과 게 이트 절연막(116)과 게이트 전극(120)과 층간절연막(123)과 서로 이격하는 소스 및 드레인 전극(133, 136)은 구동 박막트랜지스터(DTr)를 이룬다. 이때 상기 스위칭 영역에는 상기 구동 박막트랜지스터(DTr)과 동일한 구조의 스위칭 박막트랜지스터(미도시)가 형성되게 된다. Thereafter, a metal material such as aluminum (Al), aluminum alloy (AlNd), copper (Cu), copper alloy, chromium (Cr), and molybdenum (Mo) is deposited on the interlayer insulating layer 123, And source and drain electrodes 133 and 136 which are in contact with the second region 113b are formed through the semiconductor layer contact hole 125 by patterning the mask layer. A data line 130 connected to a source electrode (not shown) formed in the switching region (not shown) on the interlayer insulating layer 123 and intersecting the gate line (not shown) to define a pixel region P (Not shown) spaced apart from the data line 130 and arranged side by side. At this time, the source and drain electrodes 133 and 136, which are separated from the semiconductor layer 113, the gate insulating film 116, the gate electrode 120, and the interlayer insulating film 123, constitute a driving thin film transistor DTr. At this time, a switching thin film transistor (not shown) having the same structure as the driving thin film transistor DTr is formed in the switching region.

다음, 상기 소스 및 드레인 전극(133, 136) 위로 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착하거나 또는 유기절연물질 예를들면 포토아크릴(photo acryl) 또는 벤조사이클로부텐(BCB)을 도포하여 보호층(140)을 형성하고, 이를 패터닝함으로써 상기 구동 박막트랜지스터(DTr)의 드레인 전극(136)을 노출시키는 드레인 콘택홀(143)을 형성한다. Next, the source and drain electrodes, for (133, 136) over the inorganic insulating material, for example silicon oxide (SiO 2) or silicon nitride deposition, or an organic insulating material, the (SiNx), for example, photo acryl (photo acryl) or benzo cyclo A passivation layer 140 is formed by applying butene (BCB) and patterned to form a drain contact hole 143 exposing the drain electrode 136 of the driving TFT DTr.

다음, 상기 보호층(140) 위로 제 1 실시예의 경우, 일함수 값이 비교적 높은 투명 도전성 물질인 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 수천 Å 정도의 두께를 갖도록 증착하고 패터닝함으로서 상기 드레인 콘택홀(143)을 통해 상기 구동 박막트랜지스터(DTr)의 드레인 전극(136)과 접촉하는 단일층 구조의 제 1 전극(147)을 형성(도 5a 참조)한다. 또는 상기 보호층(140) 위로 몰리브덴(Mo)을 100Å 내지 200Å 정도의 두께를 갖도록 증착하고, 연속하여 반사성이 우수한 알루미늄(Al)을 500Å 내지 1500Å 정도의 두께를 갖도록 증착한 후, 마지막으로 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 500Å 내지 1500Å 정도의 두께를 갖도록 증착함으로써 3중 금속층(미도시)을 형성한다. 이후 상기 3중 금속층(미도시)을 마스크 공정을 진행하여 패터닝함으로써 3중층 구조의 제 1 전극(147(147a, 147b, 147c)을 형성(도 5b 참조)한다.In the case of the first embodiment, a transparent conductive material such as indium-tin-oxide (ITO) or indium-zinc-oxide (IZO) having a relatively high work function value is formed to have a thickness of several thousand angstroms A first electrode 147 having a single layer structure is formed (see FIG. 5A), which is in contact with the drain electrode 136 of the driving thin film transistor DTr through the drain contact hole 143 by depositing and patterning. Or molybdenum (Mo) is deposited on the protective layer 140 to have a thickness of about 100 Å to about 200 Å and aluminum (Al) having excellent reflectivity is deposited to have a thickness of about 500 Å to 1500 Å. Finally, indium- A ternary metal layer (not shown) is formed by depositing tin oxide (ITO) or indium-zinc-oxide (IZO) to a thickness of about 500 Å to 1500 Å. Thereafter, the triple-layer structure 147 (147a, 147b, 147c) is formed (see FIG. 5B) by patterning the triple metal layer (not shown) through a mask process.

이후, 상기 제 1 전극(147) 위로 유기절연물질 예를들면 포토아크릴(photo acryl) 또는 벤조사이클로부텐(BCB)을 증착하고 이를 패터닝함으로써 각 화소영역(P)을 테두리하는 뱅크(150)를 형성한다. Thereafter, an organic insulating material such as photo acryl or benzocyclobutene (BCB) is deposited on the first electrode 147 and patterned to form a bank 150 to frame each pixel region P do.

다음, 상기 뱅크(150)가 형성된 기판(110)에 대해 노출된 상기 제 1 전극(147) 위로 유기 발광 물질을 쉐도우 마스크(미도시)를 이용한 열 증착을 실시함으로서 유기 발광층(155)을 형성한다. Next, an organic light emitting material 155 is formed on the first electrode 147 exposed to the substrate 110 on which the bank 150 is formed by thermal evaporation using a shadow mask (not shown) .

다음, 상기 유기 발광층(155) 위로 알루미늄(Al), 알루미늄 합금, 은(Ag), 마그네슘(Mg), 금(Au) 중 하나를 열 증착을 실시함으로써 전면에 5Å 내지 50Å 정도의 비교적 얇은 두께를 갖도록 단일층 구조의 제 2 전극(158)을 형성하거나 또는, 상기 알루미늄(Al), 알루미늄 합금, 은(Ag), 마그네슘(Mg), 금(Au) 중 어느 하나로 이루어진 하부층(158a) 위로 제 2 기판(170)의 보조전극(178)과 접촉시의 기계적 강도를 보강하기 위해 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 50Å 내지 200Å 정도의 두께를 갖도록 증착하여 상부층(158b)을 형성함으로써 이중층 구조의 제 2 전극(158(158a, 158b))을 이루도록 한다. Next, one of aluminum (Al), aluminum alloy, silver (Ag), magnesium (Mg), and gold (Au) is thermally deposited on the organic light emitting layer 155 to form a relatively thin Or a lower layer 158a made of any one of aluminum (Al), aluminum alloy, silver (Ag), magnesium (Mg), and gold (Au) A transparent conductive material such as indium-tin-oxide (ITO) or indium-zinc-oxide (IZO) is deposited to a thickness of about 50 Å to 200 Å to reinforce the mechanical strength upon contact with the auxiliary electrode 178 of the substrate 170 The second electrode 158 (158a, 158b) having a two-layer structure is formed by depositing the first electrode 158a and the second electrode 158b so as to have an upper layer 158b.

한편, 제 2 실시예의 경우, 전술한 제 1 실시예에 따른 제 1 기판의 제조 방법과 제 1 전극 및 제 2 전극을 형성하는 것만이 차이가 있으므로 도 7을 참조하여 상기 제 1 전극 및 제 2 전극을 형성하는 방법에 대해서만 간단히 설명한다. On the other hand, in the case of the second embodiment, since the method of manufacturing the first substrate according to the first embodiment described above is different from that of forming the first electrode and the second electrode, Only a method of forming the electrode will be described briefly.

제 2 실시에의 경우, 제 1 전극(247)은 캐소드 전극의 역할을 하므로 보호 층(240) 위로 일함수 값이 낮은 금속 예를들면 알루미늄(Al), 알루미늄 합금, 은(Ag), 마그네슘(Mg), 금(Au) 중 하나를 증착하고 이를 패터닝함으로써 상기 드레인 콘택홀(243)을 통해 상기 구동 박막트랜지스터(DTr)의 드레인 전극(236)과 접촉하는 단일층 구조를 갖는 제 1 전극(247)을 형성하거나 또는 상기 드레인 전극(236)과의 접합특성을 향상시키기 위해 몰리브덴(Mo)을 50Å 내지 150Å 정도 증착하여 하부층(247a)을 형성하고, 그 위로 알루미늄(Al), 알루미늄 합금, 은(Ag), 마그네슘(Mg), 금(Au) 중 하나를 증착하여 상부층(247b)을 형성한 후, 이들 상부층(247b)과 하부층(247a)을 동시 또는 일괄적으로 패터닝하여 이중층 구조를 갖는 제 1 전극(247(247a, 247b))을 형성할 수 있다.In the second embodiment, the first electrode 247 serves as a cathode electrode. Therefore, a metal having a low work function value such as aluminum (Al), aluminum alloy, silver (Ag), magnesium The first electrode 247 having a single layer structure which contacts the drain electrode 236 of the driving thin film transistor DTr through the drain contact hole 243 by depositing and patterning one of Mg, Molybdenum (Mo) is deposited to a thickness of 50 to 150 Å to form a lower layer 247a to improve the bonding property with the drain electrode 236. Aluminum (Al), an aluminum alloy, silver The upper layer 247b is formed by depositing one of Ag, Mg, and Au and then simultaneously or collectively patterning the upper layer 247b and the lower layer 247a to form a first Electrodes 247 (247a, 247b) can be formed.

제 2 전극(258)은 상기 유기 발광층(255) 상부로 일함수 값이 높은 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 100Å 내지 1000Å 정도 두께를 갖도록 증착함으로써 형성할 수 있다. The second electrode 258 may be formed of a transparent conductive material having a high work function value such as indium-tin-oxide (ITO) or indium-zinc-oxide (IZO) For example.

다음, 다시 도 5a 및 도 5b를 참조하면, 전술한 구성을 갖는 제 1 기판(110)과 마주하는 제 2 기판(170)은, 투명한 기판(170) 상에 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착하거나 또는 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 증착함으로써 전면에 제 2 버퍼층(173)을 형성한다. 이때 상기 제 2 버퍼층(173)은 추후 형성될 돌기(175)와 상기 제 2 기판(170)과의 접합력 향상을 위한 것으로 생략될 수 있다. 5A and 5B, the second substrate 170 facing the first substrate 110 having the above-described configuration is formed on the transparent substrate 170 with an inorganic insulating material such as silicon oxide SiO 2) or silicon nitride (SiNx) deposition, or, for a transparent conductive material, for example indium-tin-form the oxide (second buffer layer (173 in the front by depositing an IZO)) - oxide (ITO) or indium-zinc . In this case, the second buffer layer 173 may be omitted for improving the bonding strength between the protrusions 175 to be formed later and the second substrate 170.

다음, 상기 제 2 버퍼층(173) 위로 유기절연물질인 포토아크릴(photo acryl) 또는 고분자 물질인 폴리이미드(poly imide)를 도포하고 이를 패터닝함으로써 상기 제 1 기판(110)의 각 화소영역(P)의 경계에 대응하여 기둥 형태를 가지며 그 높이가 2㎛ 내지 3㎛인 돌기(175)를 형성한다.Next, a photo acryl or a polyimide, which is an organic insulating material, or a polyimide is applied on the second buffer layer 173 and patterned to form pixel regions P of the first substrate 110, The protrusions 175 having a columnar shape and a height of 2 탆 to 3 탆 are formed.

다음, 상기 돌기(175) 위로 전면에 저저항 및 반사 특성을 갖는 금속물질 예를들면 은(Ag), 알루미늄(Al), 금(Au) 중 하나를 증착하고 패터닝함으로써 각 화소영역(P)의 경계 따라 각 화소영역(P)을 테두리하는 격자형태로 상기 돌기(175)를 완전히 덮는 단일층 구조의 보조전극(미도시)을 형성한다. 이때, 상기 보조전극(178)은 도면에 나타낸 바와 같이 이중층 구조로 형성될 수 있다. 이 경우 상기 돌기(175) 위로 전면에 몰리브덴(Mo), 텅스텐(W), 크롬(Cr) 중에서 선택되는 금속물질을 증착하여 제 1 층(미도시)을 형성하고, 그 상부에 전술한 저저항 금속물질인 은(Ag), 알루미늄(Al), 금(Au) 중 하나를 증착하여 제 2 층(미도시)을 형성한 후, 이들 제 2 층(미도시) 및 제 1 층(미도시)을 동시 또는 일괄 패터닝함으로써 격자형태를 갖는 이중층 구조의 보조전극(178(178a, 178b))을 형성한다. Next, a metal material such as silver (Ag), aluminum (Al), or gold (Au) having low resistance and reflection characteristics is deposited on the entire surface of the protrusion 175 and patterned, (Not shown) having a single layer structure that completely covers the protrusions 175 in the form of a lattice that frames each pixel region P along the boundary. At this time, the auxiliary electrode 178 may have a double-layer structure as shown in the figure. In this case, a first layer (not shown) is formed by depositing a metal material selected from molybdenum (Mo), tungsten (W) and chromium (Cr) on the entire surface of the protrusion 175, A second layer (not shown) is formed by depositing one of silver (Ag), aluminum (Al), and gold (Au), which are metal materials, Layered auxiliary electrodes 178 (178a, 178b) having a lattice shape by simultaneously or collectively patterning the auxiliary electrodes 178a, 178b.

이후 전술한 바와 같이 완성된 제 1 기판(110)과 제 2 기판(170)을 상기 보조전극(178)과 제 2 전극(158)이 마주하도록 위치시키고, 이들 두 기판(110, 170)의 테두리를 따라 씰패턴(미도시)을 형성한다. 이후, 상기 돌기(175) 상부에 위치하는 상기 보조전극(178)과 상기 뱅크(150) 상부에 위치하는 제 2 전극(158)이 접촉하도록 한 후 불활성 가스 분위기 또는 진공의 분위기에서 상기 두 기판(110, 170)을 합착함으로써 본 발명의 제 1 실시예에 따른 상부발광 방식 유기전계 발광 소자(101)를 완성할 수 있다. The first substrate 110 and the second substrate 170 are positioned so that the auxiliary electrode 178 and the second electrode 158 face each other and the edges of the two substrates 110 and 170 Thereby forming a seal pattern (not shown). Then, the auxiliary electrode 178 located on the projection 175 and the second electrode 158 located on the bank 150 are brought into contact with each other. Thereafter, in the atmosphere of inert gas or vacuum, 110, and 170 may be joined together to complete the top emission type organic electroluminescent device 101 according to the first embodiment of the present invention.

한편, 제 2 실시예의 변형예의 경우, 상기 제 2 실시예와 구동 및 스위칭 박막트랜지스터의 구조만을 달리하므로 이들 구동 및 스위칭 박막트랜지스터의 제조 방법에 도 8을 참조하여 대해서만 간단히 설명한다.Meanwhile, in the modification of the second embodiment, only the structure of the driving and switching thin film transistors is different from that of the second embodiment, so that the method of manufacturing the driving and switching thin film transistors will be briefly described with reference to FIG.

절연기판(310) 상에 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금 및 크롬(Cr)을 증착하고 이를 패터닝함으로써 일방향으로 연장하는 게이트 배선(미도시)을 형성하고, 동시에 스위칭 영역 및 구동영역(미도시, DA)에는 게이트 전극(320)을 형성한다. 이때 상기 스위칭 영역(미도시)에 형성되는 게이트 전극(미도시)은 상기 게이트 배선(미도시)과 연결되도록 한다.A gate wiring (not shown) extending in one direction is formed on the insulating substrate 310 by depositing a metal material such as aluminum (Al), an aluminum alloy (AlNd), copper (Cu), a copper alloy and chromium And at the same time, the gate electrode 320 is formed in the switching region and the driving region (not shown). At this time, a gate electrode (not shown) formed in the switching region (not shown) is connected to the gate wiring (not shown).

다음, 상기 게이트 배선(미도시)과 게이트 전극(320) 위로 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)를 증착하여 게이트 절연막(321)을 형성한다. 이후, 상기 게이트 절연막(321) 위로 각 게이트 전극(320)에 대응하여 순수 비정질 실리콘의 액티브층(322a)과 그 상부로 불순물 비정질 실리콘으로 이루어진 불순물 비정질 실리콘 패턴(미도시)을 형성한다. Next, an inorganic insulating material such as silicon oxide (SiO 2 ) or silicon nitride (SiN x) is deposited on the gate wiring (not shown) and the gate electrode 320 to form a gate insulating film 321. Then, an impurity amorphous silicon pattern (not shown) made of an impurity amorphous silicon is formed on the active layer 322a of pure amorphous silicon corresponding to each gate electrode 320 on the gate insulating film 321. Then,

다음, 상기 불순물 비정질 실리콘 패턴(미도시) 위로 전면에 금속물질을 증착하고 이를 패터닝함으로써 상기 게이트 절연막(321) 위로 상기 게이트 배선(미도시)과 교차하여 화소영역(P)을 정의하는 데이터 배선(330)과, 이와 이격하며 나란하게 배치되는 전원배선(미도시)을 형성하고, 동시에 상기 불순물 비정질 실리콘 패턴(미도시) 상부에 서로 이격하는 소스 및 드레인 전극(333, 336)을 형성한다. 이때 상기 스위칭 영역(미도시)에 형성된 소스 전극(미도시)은 상기 데이터 배 선(330)과 연결되도록 한다.Next, a data line (not shown) which intersects the gate line (not shown) and defines the pixel region P over the gate insulating layer 321 by depositing a metal material on the entire surface of the impurity amorphous silicon pattern And source and drain electrodes 333 and 336 spaced apart from each other are formed on the impurity amorphous silicon pattern (not shown). At this time, a source electrode (not shown) formed in the switching region (not shown) is connected to the data line 330.

다음, 상기 소스 및 드레인 전극(333, 336) 사이로 노출된 불순물 비정질 실리콘 패턴(미도시)을 제거함으로써 오믹콘택층(322b)을 이루도록 한다. 이때 상기 게이트 전극(320)과, 게이트 절연막(321)과, 액티브층(322a)과 오믹콘택층(322b)로 구성된 반도체층(322)과, 서로 이격하는 소스 및 드레인 전극(333, 336)은 구동 박막트랜지스터(DTr)를 이룬다. 스위칭 (미도시)있어서도 상기 구동 박막트랜지스터(DTr)와 동일한 구조를 갖는 스위칭 박막트랜지스터(미도시)가 형성된다. Next, the impurity amorphous silicon pattern (not shown) exposed between the source and drain electrodes 333 and 336 is removed to form the ohmic contact layer 322b. At this time, the gate electrode 320, the gate insulating film 321, the semiconductor layer 322 composed of the active layer 322a and the ohmic contact layer 322b, and the source and drain electrodes 333 and 336 spaced from each other Thereby forming a driving thin film transistor DTr. A switching thin film transistor (not shown) having the same structure as that of the driving thin film transistor DTr is formed even in switching (not shown).

다음, 전술한 바와 같이 형성된 구동 및 스위칭 박막트랜지스터(DTr, 미도시) 상부로 상기 구동 박막트랜지스터(DTr)의 드레인 전극(336)을 노출시키는 드레인 콘택홀(343)을 갖는 보호층(340)을 형성하고, 이후 상기 보호층(340) 상부로 전술한 제 2 실시예에서와 같이 유기전계 발광 다이오드(E)를 형성함으로써 제 2 실시예의 변형예에 따른 제 1 기판(310)을 완성할 수 있다. Next, a protective layer 340 having a drain contact hole 343 exposing the drain electrode 336 of the driving thin film transistor DTr is formed on the driving and switching thin film transistor DTr (not shown) formed as described above And then the organic light emitting diode E is formed on the passivation layer 340 as in the second embodiment described above to complete the first substrate 310 according to the modification of the second embodiment .

도 1은 일반적인 액티브 매트릭스형 유기전계 발광소자의 한 화소에 대한 회로도.1 is a circuit diagram of a pixel of a general active matrix organic electroluminescent device.

도 2는 종래의 상부발광 방식 유기전계 발광소자에 대한 개략적인 단면도.2 is a schematic cross-sectional view of a conventional top emission type organic electroluminescence device.

도 3은 상기 도 2에 도시한 상부발광 방식 유기전계 발광소자의 구동 박막트랜지스터를 포함하는 하나의 화소영역에 대한 단면도.FIG. 3 is a cross-sectional view of one pixel region including the driving thin film transistor of the top emission type organic electroluminescent device shown in FIG. 2; FIG.

도 4a와 도4b는 도 3의 A영역을 확대 도시한 도면.4A and 4B are enlarged views of region A in Fig. 3; Fig.

도 5a와 도 5b는 각각 본 발명의 제 1 실시예에 따른 상부발광 방식 유기전계 발광소자의 일부를 도시한 것으로써 구동 박막트랜지스터 및 유기전계발광 다이오드를 포함하는 하나의 화소영역에 대한 단면도.FIGS. 5A and 5B are cross-sectional views illustrating a part of a top emission type organic electroluminescent device according to a first embodiment of the present invention, which includes a driving thin film transistor and an organic light emitting diode. FIG.

도 6은 본 발명의 제 1 실시예에 따른 상부발광 방식 유기전계 발광소자에 있어 제 2 기판의 일부를 도시한 평면도.6 is a plan view showing a part of a second substrate in a top emission type organic electroluminescent device according to the first embodiment of the present invention.

도 7은 본 발명의 제 2 실시예에 따른 상부발광 방식 유기전계 발광 소자의 하나의 화소영역에 대한 단면도.7 is a sectional view of one pixel region of a top emission type organic electroluminescent device according to a second embodiment of the present invention.

도 8은 본 발명의 제 2 실시예의 변형예에 따른 상부발광 방식 유기전계 발광 소자의 하나의 화소영역에 대한 단면도.8 is a cross-sectional view of one pixel region of a top emission type organic electroluminescent device according to a modification of the second embodiment of the present invention.

<도면의 주요부분에 대한 부호의 설명〉Description of the Related Art

101 : 상부발광 방식 유기전계 발광소자101: top emission type organic electroluminescent device

110 : 제 1 기판 113 : 반도체층110: first substrate 113: semiconductor layer

113a, 113b : 제 1 및 제 2 영역 116 : 게이트 절연막113a and 113b: first and second regions 116: gate insulating film

120 : 게이트 전극 123 : 층간절연막120: gate electrode 123: interlayer insulating film

125 : 반도체층 콘택홀 130 : 데이터 배선125: semiconductor layer contact hole 130: data line

133 : 소스 전극 136 : 드레인 전극133: source electrode 136: drain electrode

140 : 보호층 143 : 드레인 콘택홀140: protective layer 143: drain contact hole

147 : 제 1 전극 150 : 뱅크147: first electrode 150: bank

155 : 유기 발광층 158 : 제 2 전극155: organic light emitting layer 158: second electrode

158a : (제 2 전극)하부층 158b : (제 2 전극)상부층158a: (second electrode) lower layer 158b: (second electrode) upper layer

170 : 제 2 전극 173 : 제 2 버퍼층170: second electrode 173: second buffer layer

175 : 돌기 178 : 보조전극175: projection 178: auxiliary electrode

178a, 178b : (보조전극) 제 1 층 및 제 2 층 178a, 178b: (auxiliary electrode) First layer and second layer

DA : 구동영역 P : 화소영역DA: driving region P: pixel region

Claims (13)

화소영역이 정의된 제 1 기판과;A first substrate on which a pixel region is defined; 상기 제 1 기판 상의 스위칭 박막트랜지스터 및 구동 박막트랜지스터와;A switching thin film transistor and a driving thin film transistor on the first substrate; 상기 구동 박막트랜지스터의 드레인 전극과 접촉하는 제 1 전극과;A first electrode contacting the drain electrode of the driving thin film transistor; 상기 제 1 전극 상의 유기 발광층과;An organic light emitting layer on the first electrode; 상기 유기 발광층 상의 제 2 전극과;A second electrode on the organic light emitting layer; 상기 제 1 기판과 마주하는 제 2 기판과;A second substrate facing the first substrate; 상기 제 2 기판의 내측면에 배치되는 돌기와;A protrusion disposed on an inner surface of the second substrate; 상기 제 2 기판과 상기 돌기 사이에는 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이트(IZO)로 이루어진 버퍼층A buffer layer made of indium-tin-oxide (ITO) or indium-zinc-oxite (IZO) is formed between the second substrate and the protrusion. 을 포함하는 상부발광 방식 유기전계 발광소자.And the organic electroluminescent device. 제 1 항에 있어서, The method according to claim 1, 상기 돌기를 덮으며 상기 화소영역의 경계를 따라 제 1 금속물질로 이루어지며 상기 제 2 전극과 접촉하는 제 1 층과, 제 2 금속물질로 이루어지며 상기 제 2 기판과 상기 제 1 층 사이에 위치하는 제 2 층의 이중층구조의 보조전극을 더 포함하는 상부발광 방식 유기전계 발광소자. A first layer made of a first metal material covering the protrusion and contacting a boundary of the pixel region and contacting the second electrode; and a second layer made of a second metal material and positioned between the second substrate and the first layer Layer structure of the organic electroluminescent device according to the present invention. 제 2 항에 있어서,3. The method of claim 2, 상기 제 1 금속물질은 은(Ag), 알루미늄(Al), 금(Au) 중 하나이며, Wherein the first metal material is one of silver (Ag), aluminum (Al), and gold (Au) 상기 제 2 금속물질은 몰리브덴(Mo), 텅스텐(W), 크롬(Cr) 중 하나인 상부발광 방식 유기전계 발광소자.Wherein the second metal material is one of molybdenum (Mo), tungsten (W), and chromium (Cr). 제 2 항에 있어서,3. The method of claim 2, 상기 돌기는 포토아크릴(Photo acryl) 또는 폴리이미드(poly imide)로 이루어진 상부발광 방식 유기전계 발광소자.Wherein the protrusions are made of photo acryl or polyimide. 제 1 항에 있어서,The method according to claim 1, 상기 스위칭 및 구동 박막트랜지스터는 p타입 박막트랜지스터가 되며, 상기 제 1 전극은 애노드 전극인 상부발광 방식 유기전계 발광소자.Wherein the switching and driving thin film transistor is a p-type thin film transistor, and the first electrode is an anode electrode. 제 5 항에 있어서,6. The method of claim 5, 상기 제 1 전극은, 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로 이루어진 단일층 구조를 이루거나, 또는 상기 구동 박막트랜지스터의 드레인 전극과 접촉하며 몰리브덴(Mo)으로 이루어진 제 1 층과, 알루미늄(Al)으로 이루어진 제 2 층과, 상기 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로 이루어지며 상기 유기 발광층과 접촉하는 제 3 층으로 구성된 3중층 구조를 이루는 상부발광 방식 유기전계 발광소자.The first electrode may have a single layer structure made of indium-tin-oxide (ITO) or indium-zinc-oxide (IZO), or may be made of a molybdenum (Mo) Layer structure composed of a first layer made of indium-tin-oxide (ITO) or indium-zinc-oxide (IZO) and a third layer made in contact with the organic light- And the upper emission type organic electroluminescence element. 제 2 항에 있어서,3. The method of claim 2, 상기 제 2 전극은, 제 3 금속물질인 알루미늄(Al), 은(Ag), 마그네슘(Mg), 금(Au) 중 하나로 이루어진 단일층 구조를 이루거나, 또는 상기 제 3 금속물질로 이루어지며 상기 유기 발광층과 접촉하는 제 1 층과 상기 보조전극과 접촉하며 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로 이루어진 제 2 층의 이중층 구조를 이루는 상부발광 방식 유기전계 발광소자.The second electrode may have a single layer structure of one of aluminum (Al), silver (Ag), magnesium (Mg), and gold (Au) as a third metal material or may be formed of the third metal material Layer structure of a second layer made of indium-tin-oxide (ITO) or indium-zinc-oxide (IZO) in contact with the auxiliary electrode and a first layer in contact with the organic light emitting layer. 제 7 항에 있어서,8. The method of claim 7, 상기 제 3 금속물질로 이루어진 단일층 구조의 제 2 전극과 상기 이중층 구조의 제 2 전극의 제 1 층은 그 두께가 5Å 내지 50Å인 상부발광 방식 유기전계 발광소자.Wherein the second electrode of the single layer structure of the third metal material and the first layer of the second electrode of the double layer structure have a thickness of 5 to 50 Angstroms. 제 1 항에 있어서,The method according to claim 1, 상기 스위칭 및 구동 박막트랜지스터는 n타입 박막트랜지스터가 되며, 상기 제 1 전극은 캐소드 전극인 상부발광 방식 유기전계 발광소자.Wherein the switching and driving thin film transistor is an n-type thin film transistor, and the first electrode is a cathode electrode. 제 9 항에 있어서,10. The method of claim 9, 상기 제 1 전극은, 제 3 금속물질인 알루미늄(Al), 은(Ag), 마그네슘(Mg), 금(Au) 중 하나로 이루어진 단일층 구조를 이루거나, 또는 상기 구동 박막트랜지스터의 드레인 전극과 접촉하며 몰리브덴(Mo)으로 이루어진 제 1 층과 상기 제 3 금속물질로 이루어지며 상기 유기 발광층과 접촉하는 제 2 층으로 구성된 2중층 구조를 이루는 상부발광 방식 유기전계 발광소자.The first electrode may have a single layer structure of one of aluminum (Al), silver (Ag), magnesium (Mg), and gold (Au) Layer structure composed of a first layer made of molybdenum (Mo) and a second layer made of the third metal material and in contact with the organic light-emitting layer. 제 9 항에 있어서,10. The method of claim 9, 상기 제 2 전극은, 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로 이루어진 단일층 구조를 이루는 상부발광 방식 유기전계 발광소자.Wherein the second electrode has a single layer structure of indium-tin-oxide (ITO) or indium-zinc-oxide (IZO). 삭제delete 제 1 항에 있어서,The method according to claim 1, 상기 제 1 기판에는 서로 교차하여 상기 화소영역을 정의하는 게이트 배선 및 데이터 배선과, 상기 데이터 배선과 나란하게 위치하는 전원배선이 배치되며, 상기 게이트 및 데이터 배선은 각각 상기 스위칭 박막트랜지스터의 게이트 전극 및 소스 전극과 연결되는 상부발광 방식 유기전계 발광소자.A gate wiring and a data wiring crossing each other and defining the pixel region and a power wiring line disposed in parallel with the data wiring are disposed on the first substrate, the gate and the data wiring are respectively connected to the gate electrode of the switching thin- And the source electrode is connected to the upper emission type organic electroluminescence device.
KR1020080110665A 2008-11-07 2008-11-07 Top emission type organic Electroluminescent Device Active KR101672908B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080110665A KR101672908B1 (en) 2008-11-07 2008-11-07 Top emission type organic Electroluminescent Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080110665A KR101672908B1 (en) 2008-11-07 2008-11-07 Top emission type organic Electroluminescent Device

Publications (2)

Publication Number Publication Date
KR20100051485A KR20100051485A (en) 2010-05-17
KR101672908B1 true KR101672908B1 (en) 2016-11-07

Family

ID=42277246

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080110665A Active KR101672908B1 (en) 2008-11-07 2008-11-07 Top emission type organic Electroluminescent Device

Country Status (1)

Country Link
KR (1) KR101672908B1 (en)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120026970A (en) 2010-09-10 2012-03-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and light-emitting device
KR101881462B1 (en) * 2011-02-10 2018-07-26 삼성디스플레이 주식회사 Organic light emitting display device
US20130056784A1 (en) * 2011-09-02 2013-03-07 Lg Display Co., Ltd. Organic Light-Emitting Display Device and Method of Fabricating the Same
KR101994858B1 (en) * 2012-12-29 2019-07-01 엘지디스플레이 주식회사 Organic Light Emitting Diode Display Device and Method for Manufacturing The Same
KR102089248B1 (en) * 2013-09-23 2020-03-16 엘지디스플레이 주식회사 Organic Light Emitting Diode Device And Method Of Fabricating The Same
KR20160030596A (en) 2014-09-10 2016-03-21 엘지디스플레이 주식회사 Organic Light Emitting Display Device and Method for fabricating the same
KR102449258B1 (en) 2015-03-02 2022-09-29 삼성디스플레이 주식회사 Organic light emitting display device and manufacturing method thereof
US11249229B2 (en) 2015-08-17 2022-02-15 Samsung Display Co., Ltd. Display devices including mirror substrates and methods of manufacturing mirror substrates
KR102464855B1 (en) * 2015-08-17 2022-11-09 삼성디스플레이 주식회사 Methods of manufacturing a mirror substrate and display devices including the same
CN110085769B (en) * 2019-05-13 2021-08-27 京东方科技集团股份有限公司 Display panel and method for manufacturing the same
US20230132497A1 (en) * 2021-11-02 2023-05-04 Lg Display Co., Ltd. Electroluminescence Display

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003092192A (en) * 2001-09-18 2003-03-28 Matsushita Electric Ind Co Ltd Organic electroluminescent display device and method of manufacturing the same
JP2006201421A (en) * 2005-01-20 2006-08-03 Seiko Epson Corp ELECTRO-OPTICAL DEVICE, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100600873B1 (en) * 2004-05-28 2006-07-14 삼성에스디아이 주식회사 Organic electroluminescent display device and manufacturing method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003092192A (en) * 2001-09-18 2003-03-28 Matsushita Electric Ind Co Ltd Organic electroluminescent display device and method of manufacturing the same
JP2006201421A (en) * 2005-01-20 2006-08-03 Seiko Epson Corp ELECTRO-OPTICAL DEVICE, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE

Also Published As

Publication number Publication date
KR20100051485A (en) 2010-05-17

Similar Documents

Publication Publication Date Title
KR101672908B1 (en) Top emission type organic Electroluminescent Device
KR101575168B1 (en) Top emission type organic electro luminescent device and method of fabricating the same
US9525015B2 (en) Organic light emitting diode device and method for fabricating the same
US10411080B2 (en) Flexible organic electroluminescent device and method for fabricating the same
KR101305377B1 (en) Top emission type organic electroluminescent device and method of fabricating the same
KR101961190B1 (en) Organic electro-luminescence device and method of fabricating the same
US8963137B2 (en) Organic light-emitting display device and method of fabricating the same
KR101967600B1 (en) Flexible organic electroluminescent device and method for fabricating the same
KR101596935B1 (en) Organic electroluminescent device and manufacturing method thereof
KR101333612B1 (en) Organic Electroluminescent Device and method of fabricating the same
US11882717B2 (en) Display device having an auxiliary wiring
EP2747062A2 (en) Organic light emitting diode display
KR101576834B1 (en) Organic electroluminescent device and manufacturing method thereof
KR20150024575A (en) Organic Light Emitting Diode Display Having High Aperture Ratio And Method For Manufacturing The Same
KR20150044083A (en) Organic light emitting diode display and method for preparing the same
KR20120039874A (en) Organic electro luminescent device
KR20160062661A (en) Transparent organic light emitting display device and method of manufacturing the same
JP4488557B2 (en) EL display device
KR102052432B1 (en) Organic electroluminescent device and method for fabricating the same
KR101622563B1 (en) Top emission type organic Electroluminescent Device
WO2020065963A1 (en) Display device, and method for manufacturing display device
KR101992903B1 (en) Flexible organic luminescence emitted diode device and method for fabricating the same
KR101850104B1 (en) Array substrate for organic electro luminescent device and method of fabricating the same
US20230337448A1 (en) Display device
WO2020179033A1 (en) Display device and method for manufacturing display device

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20081107

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20131105

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20081107

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20150330

Patent event code: PE09021S01D

PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20150930

Patent event code: PE09021S01D

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

Comment text: Final Notice of Reason for Refusal

Patent event date: 20160429

Patent event code: PE09021S02D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20160831

PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20161031

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20161031

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20190917

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20190917

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20200925

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20210923

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20220915

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20240919

Start annual number: 9

End annual number: 9