[go: up one dir, main page]

KR101665139B1 - Solar cell and method for manufacturing the same - Google Patents

Solar cell and method for manufacturing the same Download PDF

Info

Publication number
KR101665139B1
KR101665139B1 KR1020100082512A KR20100082512A KR101665139B1 KR 101665139 B1 KR101665139 B1 KR 101665139B1 KR 1020100082512 A KR1020100082512 A KR 1020100082512A KR 20100082512 A KR20100082512 A KR 20100082512A KR 101665139 B1 KR101665139 B1 KR 101665139B1
Authority
KR
South Korea
Prior art keywords
substrate
electrode
emitter
auxiliary electrode
electric field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020100082512A
Other languages
Korean (ko)
Other versions
KR20120022009A (en
Inventor
김철
지광선
이헌민
고화영
최정훈
김형석
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020100082512A priority Critical patent/KR101665139B1/en
Publication of KR20120022009A publication Critical patent/KR20120022009A/en
Application granted granted Critical
Publication of KR101665139B1 publication Critical patent/KR101665139B1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/20—Electrodes
    • H10F77/206—Electrodes for devices having potential barriers
    • H10F77/211—Electrodes for devices having potential barriers for photovoltaic cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/138—Manufacture of transparent electrodes, e.g. transparent conductive oxides [TCO] or indium tin oxide [ITO] electrodes
    • H10F71/1385—Etching transparent electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/20—Electrodes
    • H10F77/244—Electrodes made of transparent conductive layers, e.g. transparent conductive oxide [TCO] layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/30—Coatings
    • H10F77/306—Coatings for devices having potential barriers
    • H10F77/311—Coatings for devices having potential barriers for photovoltaic cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/30—Coatings
    • H10F77/306—Coatings for devices having potential barriers
    • H10F77/311—Coatings for devices having potential barriers for photovoltaic cells
    • H10F77/315—Coatings for devices having potential barriers for photovoltaic cells the coatings being antireflective or having enhancing optical properties
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Photovoltaic Devices (AREA)

Abstract

본 발명은 태양 전지에 관한 것이다. 이러한 태양 전지는 제1 도전성 타입의 기판, 상기 기판의 제1 면 위에 위치하고 상기 제1 도전성 타입과 반대인 제2 도전성 타입의 에미터부, 상기 에미터부와 전기적으로 연결되어 있는 제1 전극, 그리고 상기 기판과 전기적으로 연결되어 있는 제2 전극을 포함하고, 상기 제1 전극과 상기 제2 전극 각각의 하부면의 폭은 상기 제1 전극과 상기 제2 전극 각각의 상부면의 폭보다 작다. 이로 인해, 기판을 통과한 빛이 제1 및 제2 전극에 의해 반사되어 기판 쪽으로 재입사되므로 기판 내부로 입사되는 빛이 증가하여 태양 전지의 효율이 증가한다.The present invention relates to a solar cell. The solar cell includes a substrate of a first conductivity type, an emitter portion of a second conductivity type located on a first surface of the substrate and opposite to the first conductivity type, a first electrode electrically connected to the emitter portion, And a second electrode electrically connected to the substrate, wherein a width of a lower surface of each of the first electrode and the second electrode is smaller than a width of an upper surface of each of the first electrode and the second electrode. As a result, the light passing through the substrate is reflected by the first and second electrodes and re-enters the substrate, thereby increasing the light incident into the substrate, thereby increasing the efficiency of the solar cell.

Description

태양 전지 및 그 제조 방법{SOLAR CELL AND METHOD FOR MANUFACTURING THE SAME}SOLAR CELL AND METHOD FOR MANUFACTURING THE SAME

본 발명은 태양 전지 및 그 제조 방법에 관한 것이다The present invention relates to a solar cell and a manufacturing method thereof

최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예측되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고, 이에 따라 태양 에너지로부터 전기 에너지를 생산하는 태양 전지가 주목 받고 있다. Recently, as energy resources such as oil and coal are expected to be depleted, interest in alternative energy to replace them is increasing, and solar cells that produce electric energy from solar energy are attracting attention.

일반적인 태양 전지는 p형과 n형처럼 서로 다른 도전성 타입(conductive type)에 의해 p-n 접합을 형성하는 반도체부, 그리고 서로 다른 도전성 타입의 반도체부에 각각 연결된 전극을 구비한다.Typical solar cells have a semiconductor portion that forms a p-n junction by different conductive types, such as p-type and n-type, and electrodes connected to semiconductor portions of different conductivity types, respectively.

이러한 태양 전지에 빛이 입사되면 반도체에서 복수의 전자-정공 쌍이 생성되고, 생성된 전자-정공 쌍은 광기전력 효과(photovoltaic effect)에 의해 전하인 전자와 정공으로 각각 분리되어, 전자는 n형의 반도체부 쪽으로 이동하고 정공은 p형의 반도체부 쪽으로 이동한다. 이동한 전자와 정공은 각각 p형의 반도체부와 n형의 반도체부에 연결된 서로 다른 전극에 의해 수집되고 이 전극들을 전선으로 연결하여 전력을 얻는다.When light is incident on such a solar cell, a plurality of electron-hole pairs are generated in the semiconductor, and the generated electron-hole pairs are separated into electrons and holes which are charged by the photovoltaic effect, The electrons move toward the semiconductor portion and the holes move toward the p-type semiconductor portion. The transferred electrons and holes are collected by the different electrodes connected to the p-type semiconductor portion and the n-type semiconductor portion, respectively, and the electrodes are connected by a wire to obtain electric power.

본 발명이 이루고자 하는 기술적 과제는 태양 전지의 효율을 향상시키기 위한 것이다. The technical problem to be solved by the present invention is to improve the efficiency of a solar cell.

본 발명이 이루고자 하는 다른 기술적 과제는 태양 전지의 제조를 용이하게 하기 위한 것이다. Another object of the present invention is to facilitate manufacture of solar cells.

본 발명이 이루고자 하는 또 다른 기술적 과제는 태양 전지의 제조 시간을 단축시키기 위한 것이다.Another aspect of the present invention is to shorten the manufacturing time of a solar cell.

본 발명의 한 특징에 따른 태양 전지는 제1 도전성 타입의 기판, 상기 기판의 제1 면 위에 위치하고 상기 제1 도전성 타입과 반대인 제2 도전성 타입의 에미터부, 상기 에미터부와 전기적으로 연결되어 있는 제1 전극, 그리고 상기 기판과 전기적으로 연결되어 있는 제2 전극을 포함하고, 상기 제1 전극과 상기 제2 전극 각각의 하부면의 폭과 상기 제1 전극과 상기 제2 전극 각각의 상부면의 폭은 서로 상이하다. A solar cell according to an aspect of the present invention includes a substrate of a first conductivity type, an emitter section of a second conductivity type located on a first surface of the substrate and opposite to the first conductivity type, And a second electrode electrically connected to the substrate, wherein a width of a lower surface of each of the first electrode and the second electrode and a width of a lower surface of each of the first electrode and the second electrode, Widths are different from each other.

상기 제1 전극과 상기 제2 전극의 하부면 각각의 폭은 상기 제1 전극과 상기 제2 전극 각각의 상부면의 폭보다 작은 것이 좋다. The width of each of the lower surfaces of the first electrode and the second electrode may be smaller than the width of the upper surface of each of the first electrode and the second electrode.

상기 제1 전극과 상기 제2 전극 각각의 상부면의 끝단의 위치는 상기 제1 전극과 상기 제2 전극 각각의 하부면의 끝단의 위치보다 1㎛ 내지 100㎛ 돌출될 수 있다.The position of the end of the upper surface of each of the first electrode and the second electrode may protrude from the position of the end of the lower surface of each of the first electrode and the second electrode by 1 mu m to 100 mu m.

상기 제1 전극과 상기 제2 전극 각각의 측면은 곡면 형상을 가질 수 있다. The sides of the first electrode and the second electrode may have a curved shape.

상기 에미터부와 상기 제1 전극 사이에 위치한 보조 전극을 더 포함하고, 상기 제1 전극은 상기 보조 전극을 통해 상기 에미터부와 전기적으로 연결될 수 있다.And an auxiliary electrode disposed between the emitter and the first electrode, wherein the first electrode is electrically connected to the emitter through the auxiliary electrode.

상기 제1 전극은 상기 보조 전극의 상부면 전체 위에 위치하는 것이 바람직하다. The first electrode may be positioned on the entire upper surface of the auxiliary electrode.

상기 제1 전극의 하부면은 상기 보조 전극의 하부면과 동일한 평면 형상을 갖는 것이 좋다.The lower surface of the first electrode may have the same planar shape as the lower surface of the auxiliary electrode.

상기 보조 전극은 투명한 도전성 물질로 이루어지는 것이 좋다. The auxiliary electrode may be made of a transparent conductive material.

상기 특징에 따른 태양 전지는 상기 기판의 상기 제1 면 위에 위치하고 상기 제1 도전성 타입의 전계부를 더 포함할 수 있고, 상기 보조 전극은 상기 전계부 위에 위치하여 상기 전계부를 통해 기판과 전기적으로 연결될 수 있다. The solar cell according to the above feature may further include an electric field portion of the first conductive type located on the first surface of the substrate and the auxiliary electrode is located above the electric field portion and may be electrically connected to the substrate through the electric field portion have.

상기 특징에 따른 태양 전지는 상기 전계부와 상기 제2 전극 사이에 위치한 보조 전극을 더 포함할 수 있고, 상기 제2 전극은 상기 보조 전극을 통해 상기 전계부와 전기적으로 연결될 수 있다.The solar cell may further include an auxiliary electrode disposed between the electric field portion and the second electrode, and the second electrode may be electrically connected to the electric field portion through the auxiliary electrode.

상기 제2 전극은 상기 보조 전극의 상부면 전체 위에 위치할 수 있다.The second electrode may be positioned on the entire upper surface of the auxiliary electrode.

상기 제2 전극의 하부면은 상기 보조 전극의 하부면과 동일한 평면 형상을 가질 수 있다.The lower surface of the second electrode may have the same planar shape as the lower surface of the auxiliary electrode.

상기 보조 전극은 투명한 도전성 물질로 이루어질 수 있다.The auxiliary electrode may be made of a transparent conductive material.

상기 특징에 따른 태양 전지는 상기 기판과 상기 전계부 사이에 위치하는 보호부를 더 포함할 수 있다.The solar cell according to the above feature may further include a protective portion positioned between the substrate and the electric field portion.

상기 기판은 결정질 반도체로 이루어져 있고, 상기 전계부는 비결정질 반도체로 이루어지는 것이 좋다.It is preferable that the substrate is made of a crystalline semiconductor and the electric field portion is made of an amorphous semiconductor.

상기 특징에 따른 태양 전지는 상기 기판과 상기 에미터부 사이에 위치하는 보호부를 더 포함할 수 있다.The solar cell according to the above feature may further include a protective portion positioned between the substrate and the emitter portion.

상기 특징에 따른 태양 전지는 상기 기판의 상기 제1 면과 마주하는 상기 기판의 제2 면 위에 위치하는 보호부를 더 포함할 수 있다. The solar cell according to the above feature may further include a protection portion located on the second surface of the substrate facing the first surface of the substrate.

상기 특징에 따른 태양 전지는 상기 기판의 상기 제1 면과 마주하는 상기 기판의 제2 면 위에 위치하는 반사 방지부를 더 포함할 수 있다. The solar cell according to the above feature may further include an antireflective portion located on the second surface of the substrate facing the first surface of the substrate.

상기 기판의 상기 제1 면을 빛이 입사되지 않은 면인 것이 좋다.And the first surface of the substrate is a surface on which no light is incident.

상기 기판은 결정질 반도체로 이루어져 있고, 상기 에미터부는 비결정질 실리콘으로 이루어지는 것이 좋다.The substrate is made of a crystalline semiconductor, and the emitter part is made of amorphous silicon.

상기 제1 전극과 상기 제2 전극은 금속 물질을 함유하는 것이 좋다. The first electrode and the second electrode may contain a metal material.

상기 금속 물질은 알루미늄(Al) 또는 은(Ag)일 수 있다. The metal material may be aluminum (Al) or silver (Ag).

본 발명의 다른 특징에 따른 태양 전지의 제조 방법은 제1 도전성 타입을 갖는 기판의 제1 면 위에 제1 불순물을 함유한 에미터부를 형성하는 단계, 상기 기판의 상기 제1 면 위에 상기 제1 불순물과 다른 제2 불순물을 함유한 전계부를 형성하는 단계, 상기 에미터부와 상기 전계부 사이의 상기 에미터부 일부와 상기 후면 전계부 일부 위에 마스킹 페이스트(masking paste)를 위치시키는 단계, 상기 마스킹 페이스트를 구비한 상기 기판의 상기 제1 면 위에 투명한 도전막을 형성하는 단계, 상기 투명한 도전막 위에 금속막을 형성하는 단계, 그리고 상기 마스킹 페이스트를 제거하여, 상기 에미터부 위에 위치하는 제1 보조 전극과 상기 제1 보조 전극 위에 위치하는 제1 전극, 상기 후면 전계부 위에 위치하는 제2 보조 전극과 상기 제2 보조 전극 위에 위치하는 제2 전극을 형성하는 단계를 포함한다. A method of manufacturing a solar cell according to another aspect of the present invention includes the steps of: forming an emitter portion containing a first impurity on a first surface of a substrate having a first conductivity type; Forming a masking paste on a portion of the emitter portion and a portion of the rear electric field between the emitter portion and the electric field portion; forming a masking paste on the portion of the emitter portion and the rear electric portion between the emitter portion and the electric field portion; Forming a transparent conductive film on the first surface of the substrate; forming a metal film on the transparent conductive film; removing the masking paste to remove the first auxiliary electrode and the first auxiliary A first electrode located on the electrode, a second auxiliary electrode located on the rear electric field portion, and a second electrode located on the second auxiliary electrode, And forming a second electrode.

상기 에미터부와 상기 후면 전계부는 상기 기판의 상기 제1 면 위에 이격되게 위치하고, 상기 마스킹 페이스트를 위치시키는 단계는 상기 후면 전계부와 상기 에미터부 위의 상기 후면 전계부와 상기 에미터부가 위치하지 않는 상기 기판의 부분 위에 상기 마스킹 페이스트를 더 위치시킬 수 있다. Wherein the emitter portion and the backside electric field portion are spaced apart on the first side of the substrate, and wherein positioning the masking paste comprises positioning the rear electric field portion and the emitter portion on the substrate, The masking paste may be further positioned over the portion of the substrate.

상기 마스킹 페이스트를 위치시키는 단계는 스크린 인쇄법(screen printing)으로 상기 마스킹 페이스트를 도포하고 건조시켜, 상기 마스킹 페이스트를 위치시킬 수 있다. The step of positioning the masking paste may include applying the masking paste by screen printing and drying the masking paste to position the masking paste.

상기 마스킹 페이스트의 최대 두께는 상기 투명한 도전막의 두께와 상기 금속막의 두께의 합의 최대값보다 클 수 있다. The maximum thickness of the masking paste may be greater than a maximum value of the sum of the thickness of the transparent conductive film and the thickness of the metal film.

상기 마스킹 페이스트의 최대 두께는 30㎛ 내지 50㎛의 두께를 가질 수 있다. The maximum thickness of the masking paste may be 30 占 퐉 to 50 占 퐉.

상기 투명한 도전막 형성 단계는 PECVD나 스퍼터링법으로 상기 투명한 도전막을 형성할 수 있다. The transparent conductive film forming step may include forming the transparent conductive film by PECVD or sputtering.

상기 금속막 형성 단계는 PECVD, 스퍼터링법 또는 도금법으로 상기 금속막을 형성할 수 있다.In the metal film forming step, the metal film may be formed by PECVD, sputtering, or plating.

상기 금속막은 알루미늄(Al) 또는 은(Ag)을 함유할 수 있다. The metal film may contain aluminum (Al) or silver (Ag).

상기 마스킹 페이스트는 염기성 에칭액에 의해 제거될 수 있다.The masking paste can be removed by a basic etchant.

상기 특징에 따른 태양 전지의 제조 방법은 상기 기판의 제1 면과 마주하는 상기 기판의 제2 면 위에 보호부를 형성하는 단계를 더 포함할 수 있다.The method of manufacturing a solar cell according to the above feature may further include forming a protective portion on a second surface of the substrate facing the first surface of the substrate.

상기 특징에 따른 태양 전지의 제조 방법은 상기 보호부 위에 반사 방지부를 형성하는 단계를 더 포함할 수 있다.The method of manufacturing a solar cell according to the above feature may further include forming an antireflective portion on the protective portion.

상기 기판의 제1 면은 빛이 입사되지 않은 면인 것이 좋다. It is preferable that the first surface of the substrate is a surface on which no light is incident.

상기 기판은 결정질 반도체로 이루어져 있고, 상기 에미터부와 상기 후면 전계부는 비결정질 반도체로 이루어질 수 있다. The substrate may be formed of a crystalline semiconductor, and the emitter portion and the rear surface electric portion may be formed of an amorphous semiconductor.

상기 제1 불순물은 상기 제1 도전성 타입과 반대인 제2 도전성 타입을 갖고 있고, 상기 제2 불순물은 상기 제1 도전성 타입을 가질 수 있다.The first impurity may have a second conductivity type opposite to the first conductivity type, and the second impurity may have the first conductivity type.

본 발명의 특징에 따르면, 기판을 통과한 빛이 제1 및 제2 전극에 의해 반사되어 기판 쪽으로 재입사되므로 기판 내부로 입사되는 빛이 증가하여 태양 전지의 효율이 증가한다. 또한 제1 전극 및 제2 전극 그리고 제1 보조 전극과 제2 보조 전극이 동시에 형성되므로, 태양 전지의 제조 공정이 줄어들어 태양 전지의 제조 시간이 단축된다. According to an aspect of the present invention, since the light passing through the substrate is reflected by the first and second electrodes and re-enters the substrate, the light incident into the substrate increases, thereby increasing the efficiency of the solar cell. Further, since the first electrode and the second electrode, and the first auxiliary electrode and the second auxiliary electrode are simultaneously formed, the manufacturing process of the solar cell is reduced and the manufacturing time of the solar cell is shortened.

도 1은 본 발명의 한 실시예에 따른 태양 전지의 일부 사시도이다.
도 2는 도 1에 도시한 태양 전지를 II-II선을 따라 잘라 도시한 단면도이다.
도 3은 본 발명의 한 실시예에 따른 기판을 통과한 빛이 제1 전극 및 제2 전극에 의해 반사되어 기판 내부로 재입사되는 것을 개략적으로 도시한 도면이다.
도 4a 내지 도 4m는 본 발명의 한 실시예에 따른 태양 전지의 제조 방법을 순차적으로 나타낸 공정도이다.1 is a partial perspective view of a solar cell according to an embodiment of the present invention.
FIG. 2 is a cross-sectional view of the solar cell shown in FIG. 1 taken along line II-II.
FIG. 3 is a schematic view illustrating that light passing through a substrate according to an embodiment of the present invention is reflected by the first and second electrodes and then enters again into the substrate. Referring to FIG.
4A to 4M are process diagrams sequentially illustrating a method of manufacturing a solar cell according to an embodiment of the present invention.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily carry out the present invention. The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein. In order to clearly illustrate the present invention, parts not related to the description are omitted, and similar parts are denoted by like reference characters throughout the specification.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한 어떤 부분이 다른 부분 위에 "전체적"으로 형성되어 있다고 할 때에는 다른 부분의 전체 면(또는 전면)에 형성되어 있는 것뿐만 아니라 가장 자리 일부에는 형성되지 않은 것을 뜻한다.In the drawings, the thickness is enlarged to clearly represent the layers and regions. Like parts are designated with like reference numerals throughout the specification. When a layer, film, region, plate, or the like is referred to as being "on" another portion, it includes not only the case directly above another portion but also the case where there is another portion in between. Conversely, when a part is "directly over" another part, it means that there is no other part in the middle. Also, when a part is formed as "whole" on the other part, it means not only that it is formed on the entire surface (or the front surface) of the other part but also not on the edge part.

그러면 첨부한 도면을 참고로 하여 본 발명의 한 실시예인 태양 전지 및 그 제조 방법에 대하여 설명한다.Hereinafter, a solar cell and a manufacturing method thereof according to an embodiment of the present invention will be described with reference to the accompanying drawings.

먼저, 도 1 내지 도 3을 참고로 하여 본 발명의 한 실시예에 따른 태양 전지에 대하여 상세하게 설명한다.First, a solar cell according to an embodiment of the present invention will be described in detail with reference to FIGS. 1 to 3. FIG.

도 1 및 도 2를 참고로 하면, 본 발명의 한 실시예에 따른 태양 전지(11)는 기판(110), 빛이 입사되는 기판(110)의 면인 입사면[이하, '전면(front surface)'라 함] 위에 위치하는 전면 보호부(191), 전면 보호부(191) 위에 위치하는 반사 방지부(130), 빛이 입사되지 않고 입사면의 반대쪽 면인 기판(110)의 면[이하, '후면(rear surface)'라 함] 위에 위치하는 후면 보호부(192), 후면 보호부(192) 위에 위치하는 복수의 에미터부(emitter region)(121), 후면 보호부(192) 위에 위치하고 복수의 에미터부(121)와 이격되어 있는 복수의 후면 전계부[back surface field (BSF) region](172), 복수의 에미터부(121) 위에 각각 위치하는 복수의 제1 보조 전극(151), 복수의 후면 전계부(172) 위에 각각 위치하는 복수의 제2 보조 전극(152), 복수의 제1 보조 전극(151) 위에 각각 위치하는 복수의 제1 전극(141), 그리고 복수의 제2 보조 전극(152) 위에 각각 위치하는 복수의 제2 전극(142)을 포함한다.1 and 2, a solar cell 11 according to an embodiment of the present invention includes a substrate 110, an incident surface (hereinafter referred to as a front surface) that is a surface of the substrate 110 on which light is incident, (Hereinafter referred to as the 'surface') of the substrate 110, which is the surface opposite to the incident surface without incidence of light, is formed on the front protective portion 191, the anti-reflection portion 130, A plurality of emitter regions 121 located on the rear protective portion 192 and a plurality of emitter regions 121 located on the rear protective portion 192. The plurality of emitter regions 121, A plurality of first auxiliary electrodes 151 positioned on the plurality of emitter portions 121 and a plurality of second auxiliary electrodes 151 disposed on the plurality of emitter portions 121, A plurality of second auxiliary electrodes 152 respectively positioned on the rear electric field 172, a plurality of first electrodes 141 positioned on the plurality of first auxiliary electrodes 151, And the second contains the second electrode 152, a plurality of second electrodes 142 respectively positioned above.

기판(110)은 제1 도전성 타입, 예를 들어 n형 도전성 타입의 실리콘(silicon)으로 이루어진 반도체 기판이다. 이때, 실리콘은 단결정 실리콘 또는 다결정 실리콘과 같은 결정질 실리콘이다. 기판(110)이 n형의 도전성 타입을 가질 경우, 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물이 기판(110)에 도핑(doping)된다. 하지만, 이와는 달리, 기판(110)은 p형 도전성 타입일 수 있고, 실리콘 이외의 다른 반도체 물질로 이루어질 수도 있다. 기판(110)이 p형의 도전성 타입을 가질 경우, 기판(110)은 붕소(B), 갈륨(Ga), 인듐(In) 등과 같은 3가 원소의 불순물이 기판(110)에 도핑된다. The substrate 110 is a semiconductor substrate made of silicon of a first conductivity type, for example, n-type conductivity type. Here, the silicon is crystalline silicon such as monocrystalline silicon or polycrystalline silicon. Impurities of pentavalent elements such as phosphorus (P), arsenic (As), and antimony (Sb) are doped to the substrate 110 when the substrate 110 has an n-type conductivity type. Alternatively, however, the substrate 110 may be of the p-type conductivity type and may be made of a semiconductor material other than silicon. When the substrate 110 has a p-type conductivity type, the substrate 110 is doped with an impurity of a trivalent element such as boron (B), gallium (Ga), indium (In)

이러한 기판(110)은 불규칙한 표면을 갖는 요철면(uneven surface)을 갖는다. 편의상 도 1에서, 기판(110)의 가장자리 부분만 요철면으로 도시하여 그 위에 위치하는 전면 보호부(191)와 반사 방지부(130) 역시 그 가장자리 부분만 요철면으로 도시한다. 하지만, 실질적으로 기판(110)의 전면 전체가 요철면을 갖고 있으며, 이로 인해 기판(110)의 전면 위에 위치한 전면 보호부(191)와 반사 방지부(130) 역시 요철면을 갖는다.Such a substrate 110 has an uneven surface with an irregular surface. In FIG. 1, only the edge portion of the substrate 110 is shown as an uneven surface, and the front protective portion 191 and the anti-reflection portion 130, which are positioned thereon, are also shown with only the edge portion thereof as an uneven surface. However, the entire front surface of the substrate 110 substantially has an uneven surface, so that the front surface protective portion 191 and the anti-reflection portion 130, which are located on the front surface of the substrate 110, also have uneven surfaces.

또한, 기판(110)은 전면뿐만 아니라 후면에도 요철면을 가질 수 있다. 이 경우, 기판(110)의 후면에 위치하는 후면 보호부(192), 복수의 에미터부(121), 후면 전계부(172), 제1 및 제2 보조 전극(151, 152), 그리고 제1 및 제2 전극(141, 142) 역시 요철면을 가질 수 있다. In addition, the substrate 110 may have an uneven surface on the rear surface as well as on the front surface. In this case, the rear surface protection part 192, the emitter part 121, the rear electric part 172, the first and second auxiliary electrodes 151 and 152, and the first protection part 192, which are located on the rear surface of the substrate 110, And the second electrodes 141 and 142 may have uneven surfaces.

기판(110)의 전면 위에 위치한 전면 보호부(191)는 기판(110)의 표면 및 그 근처에 주로 존재하는 댕글링 결합(dangling bond)과 같은 결함(defect)을 안정한 결합으로 바꾸어 결함에 의해 기판(110)의 표면 쪽으로 이동한 전하가 소멸되는 것을 감소시키는 패시베이션 기능(passivation function)을 수행하여 결함에 의해 기판(110)의 표면 및 그 근처에서 손실되는 전하의 양을 감소시킨다. The front surface protection unit 191 located on the front surface of the substrate 110 changes a defect such as a dangling bond mainly present on the surface of the substrate 110 and its vicinity to a stable bond, A passivation function is performed to reduce the amount of charge lost on the surface of the substrate 110 and the vicinity thereof due to the defect.

본 실시예에서, 전면 보호부(191)는 진성 비정질 실리콘[intrinsic amorphous silicon (a-Si)]으로 이루어져 있고, 약 1㎚ 내지 10㎚의 두께를 가질 수 있다. In this embodiment, the front surface protection portion 191 is made of intrinsic amorphous silicon (a-Si) and may have a thickness of about 1 nm to 10 nm.

전면 보호부(191)의 두께가 약 1nm 이상이면 기판(110) 전면에 전면 보호부(191)가 좀더 균일하게 도포되므로 패시베이션 기능을 좀더 양호하게 수행할 수 있으며, 전면 보호부(191)의 두께가 약 10nm 이하면 전면 보호부(191) 내에서 흡수되는 빛의 양을 좀더 감소시켜 기판(110) 내로 입사되는 빛의 양을 좀더 증가시킬 수 있다. If the thickness of the front protective part 191 is about 1 nm or more, the front protective part 191 is more uniformly coated on the entire surface of the substrate 110, so that the passivation function can be performed more satisfactorily. Is less than about 10 nm, the amount of light absorbed in the front protective portion 191 can be further reduced, and the amount of light incident into the substrate 110 can be further increased.

전면 보호부(191) 위에 위치한 반사 방지부(130)는 태양 전지(11)로 입사되는 빛의 반사도를 줄이고 특정한 파장 영역의 선택성을 증가시켜, 태양 전지(11)의 효율을 높인다. 이러한 반사 방지부(130)는 실리콘 질화막(SiNx), 비정질 실리콘 질화막(a-SiNx), 실리콘 살화막(SiOx) 등으로 이루어지고, 약 70㎚ 내지 90㎚의 두께를 가질 수 있다. 이러한 전면 보호부(191)는 필요에 따라 생략 가능하다.The antireflection part 130 located on the front surface protection part 191 reduces the reflectivity of light incident on the solar cell 11 and increases the selectivity of a specific wavelength area to increase the efficiency of the solar cell 11. The antireflective portion 130 is made of a silicon nitride film (SiNx), an amorphous silicon nitride film (a-SiNx), a silicon oxide film (SiOx) or the like, and may have a thickness of about 70 nm to 90 nm. The front surface protecting portion 191 may be omitted if necessary.

기판(110)의 후면에 위치한 후면 보호부(192)는 서로 이격되어 있는 복수의 제1 후면 보호 부분(1921)과 복수의 제2 후면 보호 부분(1922)을 구비한다. 제1 후면 보호 부분(1921)과 제2 후면 보호 부분(1922)은 기판(110) 위에서 번갈아 위치하며 서로 나란히 정해진 방향으로 뻗어 있다. The rear surface protection portion 192 located on the rear surface of the substrate 110 includes a plurality of first rear surface protection portions 1921 and a plurality of second rear surface protection portions 1922 which are spaced apart from each other. The first rear surface protection portion 1921 and the second rear surface protection portion 1922 are alternately arranged on the substrate 110 and extend in a predetermined direction in parallel with each other.

후면 보호부(192)는 전면 보호부(191)와 동일하게, 비정질 실리콘으로 이루어지고 패시베이션 기능을 수행하여, 기판(110)의 후면 쪽으로 이동한 전하가 불안정한 결합에 의해 소멸되는 것을 감소한다. Like the front surface protection unit 191, the rear surface protection unit 192 is made of amorphous silicon and performs a passivation function, thereby reducing the disappearance of charges due to unstable coupling to the rear surface of the substrate 110.

후면 보호부(192)의 제1 및 제2 후면 보호 부분(1921, 1922)은 기판(110)의 후면 쪽으로 이동한 전하가 각각 제1 및 제2 후면 보호 부분(1921, 1922)을 통과하여 복수의 후면 전계부(172)와 복수의 에미터부(121)로 이동할 수 있는 두께를 갖는다. 예를 들어, 각 제1 및 제2 후면 보호 부분(1921, 1922)의 두께는 약 1㎚ 내지 10㎚일 수 있다. The first and second rear surface protection portions 1921 and 1922 of the rear surface protection portion 192 are formed so that the charges moved toward the rear surface of the substrate 110 pass through the first and second rear surface protection portions 1921 and 1922, To the rear electric section 172 and the plurality of emitter sections 121, respectively. For example, the thickness of each of the first and second back protection portions 1921, 1922 may be about 1 nm to 10 nm.

각 제1 및 제2 후면 보호 부분(1921, 1922)의 두께가 약 1nm 이상이면 기판(110) 후면에 제1 및 제2 후면 보호 부분(1921, 1922)이 좀더 균일하게 도포되므로 패시베이션 기능을 좀더 양호하게 수행할 수 있으며, 제1 및 제2 후면 보호 부분(1921, 1922) 각각의 두께가 약 10nm 이하이면 전하의 이동을 좀더 용이하게 하고 제1 및 제2 후면 보호 부분(1921, 1922) 내에서 기판(110)을 통과한 빛이 흡수되는 양을 좀더 감소시켜 기판(110) 내로 재입사되는 빛의 양을 좀더 증가시킬 수 있다. When the thickness of each of the first and second rear surface protection parts 1921 and 1922 is about 1 nm or more, the first and second rear surface protection parts 1921 and 1922 are more uniformly coated on the rear surface of the substrate 110, And if the thickness of each of the first and second rear surface protection portions 1921 and 1922 is about 10 nm or less, it is possible to facilitate the movement of the charge and to prevent the first and second rear surface protection portions 1921 and 1922 The amount of light absorbed by the substrate 110 can be further reduced and the amount of light incident on the substrate 110 can be further increased.

복수의 후면 전계부(172)는 후면 보호부(192)의 제1 후면 보호 부분(1921) 위에 존재하고, 기판(110)과 동일한 도전성 타입의 불순물이 기판(110)보다 고농도로 도핑된 영역이다. 예를 들어, 복수의 후면 전계부(172)는 n+의 불순물 영역일 수 있다.The plurality of rear electric field portions 172 are on the first rear surface protection portion 1921 of the rear surface protection portion 192 and are doped with impurities of the same conductivity type as that of the substrate 110 at a higher concentration than the substrate 110 . For example, the plurality of backside electrical sections 172 may be n + impurity regions.

본 실시예에서, 복수의 후면 전계부(172)는 비정질 실리콘(a-Si)과 같은 비결정질 반도체로 이루어져 있다. 따라서, 복수의 후면 전계부(172)는 결정질 반도체로 이루어진 기판(110)과 이종 접합(hetero junction)을 형성한다.In this embodiment, the plurality of rear electric sections 172 are made of an amorphous semiconductor such as amorphous silicon (a-Si). Accordingly, the plurality of rear electric sections 172 form a hetero junction with the substrate 110 made of a crystalline semiconductor.

이러한 후면 전계부(172)는 기판(110)과 후면 전계부(172)와의 불순물 농도 차이로 인한 전위 장벽에 의해 전자의 이동 방향인 후면 전계부(172) 쪽으로의 정공 이동을 방해하는 반면, 후면 전계부(172) 쪽으로의 전하(예, 전자) 이동을 용이하게 한다. 따라서, 후면 전계부(172) 및 그 부근에서 전자와 정공의 재결합으로 손실되는 전하의 양을 감소시키고 전자 이동을 가속화시켜 후면 전계부(172)로의 전자 이동량을 증가시킨다. This rear electric field 172 prevents the hole movement toward the rear electric field 172, which is the direction of movement of the electrons, due to the potential barrier due to the difference in impurity concentration between the substrate 110 and the rear electric field 172, (E. G., Electrons) to the electrical system 172. The < / RTI > Thus, the amount of charge lost due to the recombination of electrons and holes in the rear electric field 172 and the vicinity thereof is reduced, and the electron movement is accelerated to increase the amount of electron movement to the rear electric field 172.

각 후면 전계부(172)는 약 10㎚ 내지 25㎚의 두께를 가질 수 있다. 후면 전계부(172)의 두께가 약 10nm 이상이면 정공의 이동을 방해하는 전위 장벽을 좀더 양호하게 형성할 수 있어 전하 손실을 더 감소시킬 수 있고, 약 25nm 이하면 후면 전계부(172) 내에서 흡수되는 빛의 양을 더욱 감소시켜 기판(110) 내로 재입사되는 빛의 양을 좀더 증가시킬 수 있다. Each backside electrical conductor 172 may have a thickness of about 10 nm to 25 nm. If the thickness of the rear electric field 172 is about 10 nm or more, the electric potential barrier that prevents the movement of the holes can be formed more favorably, thereby further reducing the charge loss. If the thickness is about 25 nm or less, It is possible to further reduce the amount of light absorbed and to further increase the amount of light re-incident into the substrate 110.

이들 복수의 후면 전계부(172)는 후면 보호부(192)와 함께 패시베이션 기능을 수행할 수 있고, 이 경우 결함에 의해 기판(110)의 후면에서 소멸되는 전하의 양이 감소하여 태양 전지(11)의 효율이 향상된다. 이러한 후면 전계부(172)는 필요에 따라 생략 가능하다.The plurality of rear electric sections 172 can perform the passivation function together with the rear protective section 192. In this case, the amount of electric charges disappearing from the rear surface of the substrate 110 due to the defect is reduced, ) Is improved. This rear electric section 172 can be omitted if necessary.

복수의 에미터부(121)는 기판(110)의 후면 위에서 복수의 후면 전계부(172)와 이격되어 있고, 복수의 후면 전계부(172)와 나란하게 뻗어 있다.A plurality of emitter portions 121 are spaced apart from the plurality of rear electrical portions 172 on the rear surface of the substrate 110 and extend parallel to the plurality of rear electrical portions 172.

도 1 및 도 2에 도시한 것처럼, 후면 전계부(172)와 에미터부(121)는 기판(110) 위에서 번갈아 위치한다. As shown in FIGS. 1 and 2, the backside electrical portion 172 and the emitter portion 121 are alternately located above the substrate 110.

각 에미터부(121)는 기판(110)의 도전성 타입과 반대인 제2 도전성 타입, 예를 들어, p형의 도전성 타입을 갖고 있고, 기판(110)과 다른 반도체, 예를 들어, 비정질 실리콘으로 이루어져 있다. 따라서, 에미터부(121)는 기판(110)과 이종 접합뿐만 아니라 p-n 접합을 형성한다.Each emitter section 121 has a second conductivity type, for example, a p-type conductivity type opposite to the conductivity type of the substrate 110, and is formed of a semiconductor different from the substrate 110, for example, amorphous silicon consist of. Thus, the emitter section 121 forms a p-n junction as well as a heterojunction with the substrate 110.

기판(110)과 복수의 에미터부(121) 간에 형성된 p-n 접합에 인한 내부 전위차(built-in potential difference)에 의해, 기판(110)에 입사된 빛에 의해 생성된 전하인 전자-정공 쌍은 전자와 정공으로 분리되어 전자는 n형 쪽으로 이동하고 정공은 p형 쪽으로 이동한다. 따라서, 기판(110)이 n형이고 복수의 에미터부(121)가 p형일 경우, 분리된 정공은 후면 보호부(192)의 제2 후면 보호 부분(1922)을 관통하여 각 에미터부(121)쪽으로 이동하고 분리된 전자는 후면 보호부(192)의 제1 후면 보호 부분(1921)을 관통하여 기판(110)보다 불순물 농도가 높은 복수의 후면 전계부(172) 쪽으로 이동한다.Hole pairs that are charges generated by the light incident on the substrate 110 due to the built-in potential difference due to the pn junction formed between the substrate 110 and the plurality of emitter portions 121, And electrons move to the n-type and the holes move to the p-type. Therefore, when the substrate 110 is n-type and the plurality of emitter portions 121 are p-type, the separated holes pass through the second rear surface protection portion 1922 of the rear surface protection portion 192 to form the emitter portions 121, And the separated electrons pass through the first rear surface protection portion 1921 of the rear surface protection portion 192 and move to the plurality of rear surface electric potential portions 172 having a higher impurity concentration than the substrate 110.

각 에미터부(121)는 기판(110)과 p-n접합을 형성하므로, 본 실시예와 달리, 기판(110)이 p형의 도전성 타입을 가질 경우, 에미터부(121)는 n형의 도전성 타입을 가진다. 이 경우, 분리된 전자는 후면 보호부(192)의 제2 후면 보호 부분(1922)을 통해 복수의 에미터부(121) 쪽으로 이동하고 분리된 정공은 후면 보호부(192)의 제1 후면 보호 부분(1921)을 통해 복수의 후면 전계부(172) 쪽으로 이동한다.Each emitter section 121 forms a pn junction with the substrate 110. Thus, unlike the present embodiment, when the substrate 110 has a p-type conductivity type, the emitter section 121 is an n-type conductivity type I have. In this case, the separated electrons are moved toward the plurality of emitter portions 121 through the second rear surface protection portion 1922 of the rear surface protection portion 192 and the separated holes are guided to the first rear surface protection portion 192 of the rear surface protection portion 192, To the plurality of rear electric field sections 172 through the first conductive layer 1921.

복수의 에미터부(121)가 p형의 도전성 타입을 가질 경우 에미터부(121)에는 3가 원소의 불순물이 도핑될 수 있고, 반대로 복수의 에미터부(121)가 n형의 도전성 타입을 가질 경우, 에미터부(121)에는 5가 원소의 불순물이 도핑될 수 있다.When the plurality of emitter sections 121 have a p-type conductivity type, the emitter section 121 can be doped with an impurity of a trivalent element. Conversely, when the plurality of emitter sections 121 have an n-type conductivity type , The emitter portion 121 may be doped with an impurity of a pentavalent element.

각 에미터부(121)는 약 5㎚ 내지 15㎚의 두께를 가질 수 있다.Each emitter section 121 may have a thickness of about 5 nm to 15 nm.

에미터부(121)의 두께가 약 5nm 이상이면 p-n 접합을 좀더 양호하게 형성할 수 있고, 약 15nm 이하이면 에미터부(121) 내에서 흡수되는 빛의 양을 좀더 감소시켜 기판(110) 내로 재입사되는 빛의 양을 좀더 증가시킬 수 있다.When the thickness of the emitter section 121 is about 5 nm or more, the pn junction can be formed more satisfactorily. When the thickness of the emitter section 121 is about 15 nm or less, the amount of light absorbed in the emitter section 121 is further reduced, It is possible to increase the amount of light to be emitted.

이들 복수의 에미터부(121)는 후면 보호부(192)와 함께 패시베이션 기능을 수행할 수 있고, 이 경우 결함에 의해 기판(110)의 후면에서 소멸되는 전하의 양이 감소하여 태양 전지(11)의 효율이 향상된다.The plurality of emitter sections 121 can perform a passivation function together with the rear surface protection section 192. In this case, the amount of charge that is extinguished at the rear surface of the substrate 110 due to the defect is reduced, Thereby improving the efficiency.

본 실시예의 경우, 복수의 에미터부(121)와 복수의 후면 전계부(172) 하부에 위치하고 불순물이 존재하지 않거나 거의 없는 진성 반도체 물질(진성 a-Si)의 후면 보호부(192)로 인해, 결정질 반도체 물질로 이루어진 기판(110) 위에 바로 복수의 에미터부(121)와 복수의 후면 전계부(172)가 위치할 때보다 복수의 에미터부(121)와 복수의 후면 전계부(172) 형성 시 결정화 현상이 줄어든다. 이로 인해, 비정질 실리콘 위에 위치하는 복수의 에미터부(121)와 복수의 후면 전계부(172)의 특성이 향상된다.In the present embodiment, due to the rear protective portion 192 of the intrinsic semiconductor material (intrinsic a-Si) located below the plurality of emitter portions 121 and the plurality of rear electric sections 172 and having no or little impurities, When a plurality of emitter portions 121 and a plurality of rear electric fields 172 are formed on a substrate 110 made of a crystalline semiconductor material rather than a plurality of emitter portions 121 and a plurality of rear electric fields 172, The crystallization phenomenon is reduced. As a result, the characteristics of the plurality of emitter portions 121 and the plurality of rear electric sections 172 located on the amorphous silicon are improved.

본 실시예에서, 각 에미터부(121)와 각 후면 전계부(121)의 폭(W1, W2)은 서로 상이하다. 즉, 에미터부(121)의 폭(W1)이 후면 전계부(172)의 폭(W2)보다 크다. 이때, 에미터부(121) 하부에 존재하는 제2 후면 보호 부분(1922)의 폭 역시 후면 전계부(172) 하부에 존재하는 제1 후면 보호 부분(1921)의 폭 보다 크다. 이로 인해, p-n 접합 영역이 증가하므로 전자-정공 쌍의 발생량이 증가하고, p-n 접합 부분에서의 전류 손실을 줄일 수 있으며, 전자에 비해 이동도가 낮은 정공의 수집에 유리하다. In this embodiment, the widths W1 and W2 of the respective emitter portions 121 and the rear electric field portions 121 are different from each other. That is, the width W1 of the emitter section 121 is larger than the width W2 of the rear electric section 172. At this time, the width of the second rear surface protection portion 1922 located under the emitter portion 121 is also larger than the width of the first rear surface protection portion 1921 existing under the rear electric portion 172. As a result, the amount of electron-hole pairs generated increases, the current loss at the p-n junction portion can be reduced, and it is advantageous to collect holes having a lower mobility than electrons.

하지만, 이와는 달리, 후면 전계부(172)의 폭(W2)이 에미터부(121)의 폭(W1)보다 클 수 있다. 이 경우, 후면 전계부(172)로 덮어지는 기판(110)의 표면 면적이 증가하여, 후면 전계부(172)로 인한 후면 전계 효과가 증가한다.Alternatively, however, the width W2 of the rear electric section 172 may be greater than the width W1 of the emitter section 121. [ In this case, the surface area of the substrate 110 covered with the rear electric section 172 increases, and the rear electric field effect due to the rear electric section 172 increases.

복수의 에미터부(121) 위에 위치하는 복수의 제1 보조 전극(151)은 각 에미터부(121)를 따라서 뻗어 있다. 따라서, 복수의 제1 보조 전극(151)은 상기 복수의 에미터부(121)를 통해 기판(110)과 전기적으로 연결된다. A plurality of first auxiliary electrodes 151 located on the plurality of emitter sections 121 extend along the respective emitter sections 121. Accordingly, the plurality of first auxiliary electrodes 151 are electrically connected to the substrate 110 through the plurality of emitter portions 121.

이로 인해, 각 에미터부(1211)는 그 상부에 위치한 제1 보조 전극(151)에 의해 대기 중의 산소나 수분으로부터 보호되어, 산화 현상 등으로 인한 에미터부(121)의 특성 변화가 방지된다. Thus, each emitter section 1211 is protected from oxygen and moisture in the atmosphere by the first auxiliary electrode 151 located at the upper part thereof, and the characteristic change of the emitter section 121 due to oxidation or the like is prevented.

복수의 후면 전계부(172) 위에 위치하는 복수의 제2 보조 전극(152)은 각 후면 전계부(172)를 따라서 뻗어 있다. 따라서, 복수의 제2 보조 전극(152)은 상기 복수의 후면 전계부(172)를 통해 기판(110)과 전기적으로 연결된다. A plurality of second auxiliary electrodes 152 located on the plurality of rear electric fields 172 extend along each rear electric field 172. Accordingly, the plurality of second auxiliary electrodes 152 are electrically connected to the substrate 110 through the plurality of rear electric units 172.

각 에미터부(1211)과 유사하게, 각 후면 전계부(172)는 제2 보조 전극(152)에 의해 대기 중의 산소나 수분 등으로부터 보호되어, 후면 전계부(172)의 특성 변화가 방지된다. Similar to each emitter section 1211, each rear electric section 172 is protected by oxygen and moisture in the atmosphere by the second auxiliary electrode 152, so that the characteristic of the rear electric section 172 is prevented from changing.

도 1 및 도 2에서, 복수의 제1 및 제2 보조 전극(151, 152)의 평면 면적은 각각 그 하부에 위치한 에미터부(121)와 후면 전계부(172)의 평면 면적보다 작고, 이로 인해, 복수의 제1 및 제2 보조 전극(151, 152)은 각각 복수의 에미터부(121)와 복수의 후면 전계부(172)와 상이한 평면 형상을 갖고 있다. 1 and 2, the planar area of the first and second auxiliary electrodes 151 and 152 is smaller than the planar area of the emitter portion 121 and the rear electric portion 172 located below the first and second auxiliary electrodes 151 and 152, The plurality of first and second auxiliary electrodes 151 and 152 have different planar shapes from the plurality of emitter portions 121 and the plurality of rear electric power units 172, respectively.

복수의 제1 및 제2 보조 전극(151, 152)은 복수의 에미터부(121)와 복수의 후면 전계부(172) 쪽으로 각각 이동한 전하, 예를 들어 정공과 전자를 각각 복수의 제1 전극(141)과 복수의 제2 전극(142)으로 전달하고, 기판(110)을 통과한 빛을 기판(110) 쪽으로 반사시켜 기판(110)으로 입사되는 빛의 양을 증가시키는 반사막(reflector)으로서 기능한다.The plurality of first and second auxiliary electrodes 151 and 152 are connected to a plurality of emitter portions 121 and a plurality of rear electric field portions 172, The first electrode 142 and the second electrode 142. The reflector reflects light passing through the substrate 110 toward the substrate 110 to increase the amount of light incident on the substrate 110 Function.

복수의 제1 및 제2 보조 전극(151, 152)은 도전성이 있는 투명한 도전 물질로 이루어진다. 투명한 도전 물질의 예는 ITO, ZnO, SnO2 등이나 이들의 혼합물로 이루어진 군으로부터 선택된 적어도 하나의 투명한 도전성 산화물(TCO, transparent conductive oxide)과 같은 투명한 도전물로 이루어져 있다. The plurality of first and second auxiliary electrodes 151 and 152 are made of a conductive transparent conductive material. Examples of transparent conductive materials are transparent conductive materials such as at least one transparent conductive oxide (TCO) selected from the group consisting of ITO, ZnO, SnO 2 , and the like, and mixtures thereof.

본 실시예에서, 제1 및 제2 보조 전극(151, 152) 각각은 사용되는 재료에 따라서 약 5㎚ 내지 100㎚의 두께를 가질 수 있고, 제1 및 제2 보조 전극(151, 152)이 약 5nm 이상이면 좀더 양호한 크기의 전도도나 접촉 저항을 얻을 수 있어, 전하의 전송 동작이 좀더 향상될 수 있고, 약 100nm 이하이며, 불필요한 재료의 낭비를 절감할 수 있다. In this embodiment, each of the first and second auxiliary electrodes 151 and 152 may have a thickness of about 5 nm to 100 nm, depending on the material used, and the first and second auxiliary electrodes 151 and 152 When the thickness is about 5 nm or more, conductivity and contact resistance of a better size can be obtained, the transfer operation of the charge can be further improved, and the waste of about 100 nm or less can be saved.

복수의 제1 보조 전극(151) 위에 위치하는 복수의 제1 전극(141)은 복수의 제1 보조 전극(151)을 따라서 길게 연장되어 있고, 복수의 제2 보조 전극(151)과 전기적·물리적으로 연결되어 있다. The plurality of first electrodes 141 located on the plurality of first auxiliary electrodes 151 extend long along the plurality of first auxiliary electrodes 151 and are electrically and physically connected to the plurality of second auxiliary electrodes 151, Respectively.

각 제1 전극(141)은 해당 에미터부(121) 쪽으로 이동하여 제1 보조 전극(151)을 통해 전송되는 전하, 예를 들어, 정공을 수집한다.Each first electrode 141 moves toward the corresponding emitter section 121 and collects charges, for example, holes, which are transferred through the first auxiliary electrode 151.

복수의 제2 보조 전극(152) 위에 위치하는 복수의 제2 전극(142)은 복수의 제2 보조 전극(152)을 따라서 길게 연장되어 있고, 복수의 제2 보조 전극(152)과 전기적·물리적으로 연결되어 있다. The plurality of second electrodes 142 located on the plurality of second auxiliary electrodes 152 extend long along the plurality of second auxiliary electrodes 152 and are electrically and physically connected to the plurality of second auxiliary electrodes 152, Respectively.

각 제2 전극(142)은 해당 후면 전계부(172) 쪽으로 이동하여 제2 보조 전극(152)을 통해 전송되는 전하, 예를 들어, 전자를 수집한다.Each second electrode 142 moves toward the corresponding rear electric field 172 and collects charge, e.g., electrons, transmitted through the second auxiliary electrode 152.

도 1 및 도 2에 도시한 것처럼, 각 제1 전극(141)과 각 제2 전극(142)은 하부에 위치하는 해당 제1 및 제2 보조 전극(151, 152)의 상부 전체면 위에 위치한다. 이로 인해, 제1 전극(141)과 제2 전극(142) 각각의 하부면은 제1 보조 전극(151)과 제2 보조 전극(152) 각각의 상부면과 동일한 평면 형상을 갖고 있다.As shown in FIGS. 1 and 2, the first electrodes 141 and the second electrodes 142 are positioned on the entire upper surface of the first and second auxiliary electrodes 151 and 152 located below . The lower surface of each of the first electrode 141 and the second electrode 142 has the same planar shape as the upper surface of each of the first auxiliary electrode 151 and the second auxiliary electrode 152.

따라서, 복수의 제1 및 제2 보조 전극(151, 152)의 일부에 복수의 제1 및 제2 전극(141, 142)이 위치할 때보다 제1 및 제2 보조 전극(151, 152)과 제1 및 제2 전극(141, 142) 간의 접촉 면적이 증가하여, 전하의 전송 효율이 증가한다. Accordingly, the first and second auxiliary electrodes 151 and 152 and the first and second auxiliary electrodes 151 and 152 are formed in a part of the plurality of first and second auxiliary electrodes 151 and 152, respectively, The contact area between the first and second electrodes 141 and 142 increases, and the charge transfer efficiency increases.

또한, 도 1 및 도 2를 참고로 하면, 각 제1 전극(141)의 측면과 각 제2 전극(142)의 측면은 곡면 형상을 갖는다.1 and 2, a side surface of each of the first electrodes 141 and a side surface of each of the second electrodes 142 has a curved surface shape.

이때, 각 제1 전극(141)의 하부면[즉, 제1 보조 전극(152)과 접해 있는 면]의 폭은 이 하부면과 마주하고 있는 각 제1 전극(141)의 상부면의 폭보다 작아 서로 상이한 폭을 갖고 있고, 각 제2 전극(142)의 하부면[즉, 제2 보조 전극(152)과 접해 있는 면]의 폭은 이 하부면과 마주하고 있는 각 제2 전극(142)의 상부면의 폭보다 작다. 또한, 각 제1 보조 전극(151)의 하부면[즉, 에미터부(121)와 접해 있는 면]의 폭(W12)은 각 제1 전극(141)의 상부면의 폭(W11)보다 작고, 각 제2 보조 전극(152)의 하부면[즉, 후면 전계부(172)와 접해 있는 면]의 폭(W12)은 각 제2 전극(142)의 상부면의 폭(W11)보다 작다. 이때, 길이 방향으로 뻗어 있는 제1 전극(141)과 제2 전극(142) 각각의 양측 가장 자리 중 어느 한 가장 자리에서, 제1 전극(141)과 제2 전극(142) 각각의 상부면의 끝단의 위치는 제1 전극(141)과 제2 전극(142) 각각의 하부면의 끝단의 위치보다 소정 크기(W13, W14)만큼, 예를 들어, 약 1㎛ 내지 100㎛ 만큼 돌출되어 있다. The width of the lower surface of each first electrode 141 (that is, the surface in contact with the first auxiliary electrode 152) is greater than the width of the upper surface of each first electrode 141 facing the lower surface And the width of the lower surface of each second electrode 142 (that is, the surface in contact with the second auxiliary electrode 152) is smaller than the width of each of the second electrodes 142 facing the lower surface, Is smaller than the width of the upper surface of the base plate. The width W12 of the lower surface of each first auxiliary electrode 151 (that is, the surface in contact with the emitter portion 121) is smaller than the width W11 of the upper surface of each first electrode 141, The width W12 of the lower surface of each second auxiliary electrode 152 (that is, the surface in contact with the rear electric section 172) is smaller than the width W11 of the upper surface of each second electrode 142. [ The first electrode 141 and the second electrode 142 are disposed on both sides of the first electrode 141 and the second electrode 142, respectively, The positions of the ends are protruded by predetermined sizes W13 and W14, for example, about 1 to 100 μm, from the positions of the ends of the lower surfaces of the first electrode 141 and the second electrode 142, respectively.

따라서, 도 3에 도시한 것처럼, 기판(110)을 통과하여 복수의 에미터부(121)과 복수의 후면 전계부(172)까지 도달한 빛은 제1 및 제2 보조 전극(151, 152)과 제1 및 제2 전극(141, 142)에 의해 반사되어 기판(110)으로 재입사될 뿐만 아니라 제1 및 제2 전극(141, 142)의 곡면 형상에 의해 반사되어 기판(110) 내로 재입사된다. 이로 인해, 기판(110) 내로 입사되는 빛의 양이 증가한다.3, the light that has passed through the substrate 110 and reaches the plurality of emitter sections 121 and the plurality of rear electric field sections 172 is transmitted through the first and second auxiliary electrodes 151 and 152, The light is reflected by the first and second electrodes 141 and 142 and is incident on the substrate 110 again and reflected by the curved shapes of the first and second electrodes 141 and 142, do. As a result, the amount of light incident into the substrate 110 increases.

이때, 돌출되는 크기가 약 1㎛ 이상일 경우, 제1 및 제2 전극(141, 142)의 돌출부에 의한 빛의 반사 효과가 좀더 효율적으로 얻어지고, 돌출되는 크기가 약 100㎛ 이하일 경우, 바로 이웃한 제1 전극(141) 또는 제2 전극(142)과의 전기적인 절연이 좀더 안정적으로 행해져, 인접한 두 전극(141, 142) 간의 전기적인 간섭의 영향을 좀더 덜 받게 된다.In this case, when the protruded size is about 1 mu m or more, the light reflection effect by the protrusions of the first and second electrodes 141 and 142 is more efficiently obtained. When the protruded size is about 100 mu m or less, The electrical insulation between the first electrode 141 and the second electrode 142 is more stably performed and the influence of electrical interference between the adjacent two electrodes 141 and 142 is less affected.

복수의 제1 및 제2 전극(141, 142)은 알루미늄(Al)이나 은(Ag)과 같은 금속 물질을 함유하고 있지만, 니켈(Ni), 구리(Cu), 주석(Sn), 아연(Zn), 인듐(In), 티타늄(Ti), 금(Au) 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나의 도전성 금속 물질 또는 이외의 다른 도전성 금속 물질로 이루어질 수 있다. The first and second electrodes 141 and 142 may be formed of a metal such as aluminum (Al) or silver (Ag), but may be formed of a metal such as nickel (Ni), copper (Cu), tin ), Indium (In), titanium (Ti), gold (Au), and combinations thereof, or other conductive metal materials.

이처럼, 복수의 제1 및 제2 전극(141, 142)이 금속 물질로 이루어져 있으므로, 제1 및 제2 보조 전극(152)을 각각 통과한 빛을 기판(110) 쪽으로 반사시킨다. Since the plurality of first and second electrodes 141 and 142 are made of a metal material, the light passing through the first and second auxiliary electrodes 152 is reflected to the substrate 110 side.

본 실시예에서, 실리콘과 같은 반도체 물질로 이루어진 복수의 에미터부(121)와 후면 전계부(172) 그리고 금속 물질로 이루어진 복수의 제1 및 제2 전극(141, 142) 사이에 투명한 도전성 물질로 이루어진 복수의 제1 및 제2 보조 전극(151, 152)이 존재하여 접착력(접촉 특성)이 약한 반도체 물질[에미터부(121) 및 후면 전계부(172)]과 금속 물질[즉, 제1 및 제2 전극(141, 142)] 간의 접착력이 향상된다. 이로 인해, 복수의 에미터부(121)와 복수의 제1 전극(141) 사이 그리고 복수의 후면 전계부(172)와 복수의 제2 전극(142) 사이의 접착력이 향상되고, 복수의 에미터부(121)와 복수의 제1 전극(141) 사이 그리고 복수의 후면 전계부(172)과 복수의 제2 전극(142) 사이에 오믹 콘택(ohmic contact)이 형성된다. 따라서, 복수의 에미터부(121)와 복수의 제1 전극(141) 사이 그리고 복수의 후면 전계부(172)와 복수의 제2 전극(142) 사이의 전도도가 향상되어, 태양 전지(11)의 직렬 저항이 감소하여 복수의 에미터부(121)와 복수의 후면 전계부(172)로부터 각각 복수의 제1 및 제2 전극(141, 142)으로의 전하 전송 효율이 증가하여 필 팩터(fill factor, FF)가 증가하여 태양 전지(11)의 효율이 향상된다. In this embodiment, a plurality of emitter portions 121 and a rear electric portion 172 made of a semiconductor material such as silicon and a plurality of first and second electrodes 141 and 142 made of a metal material are formed of a transparent conductive material (The emitter layer 121 and the rear electric layer 172) having a weak adhesive force (contact characteristic) and a plurality of first and second auxiliary electrodes 151 and 152 made of a metal material The second electrodes 141 and 142) is improved. This improves the adhesion between the plurality of emitter portions 121 and the plurality of first electrodes 141 and between the plurality of rear electric portions 172 and the plurality of second electrodes 142, An ohmic contact is formed between the plurality of first electrode 141 and the plurality of the rear electric parts 172 and the plurality of second electrodes 142. [ The conductivity between the plurality of emitter sections 121 and the plurality of first electrodes 141 and between the plurality of the rear electric sections 172 and the plurality of second electrodes 142 is improved, The series resistance decreases to increase the charge transfer efficiency from the plurality of emitter portions 121 and the plurality of rear electric field portions 172 to the plurality of first and second electrodes 141 and 142, FF) increases and the efficiency of the solar cell 11 is improved.

이와 같은 구조를 갖는 본 실시예에 따른 태양 전지(11)는 복수의 제1 전극(141)과 복수의 제2 전극(142)이 빛이 입사되지 않은 기판(110)의 후면에 위치하고, 기판(110)과 복수의 에미터부(121)가 서로 다른 종류의 반도체로 이루어져 있는 태양 전지로서, 그 동작은 다음과 같다.The solar cell 11 according to the present embodiment having such a structure has a structure in which a plurality of first electrodes 141 and a plurality of second electrodes 142 are positioned on the rear surface of a substrate 110 on which light is not incident, 110 and a plurality of emitter portions 121 are made of different kinds of semiconductors. The operation of the solar cell is as follows.

태양 전지(11)로 빛이 조사되어 반사 방지부(130) 및 전면 보호부(191)를 순차적으로 통과한 후 기판(110)으로 입사되면 빛 에너지에 의해 기판(110)에서 전자-정공 쌍이 발생한다. 이때, 기판(110)의 표면이 요철면이므로 기판(110)의 입사 면적이 증가하여 빛의 흡수율이 증가되므로, 태양 전지(1)의 효율이 향상된다. 이어 더하여, 반사 방지부(130)에 의해 기판(110)으로 입사되는 빛의 반사 손실이 줄어들어 기판(110)으로 입사되는 빛의 양은 더욱더 증가한다.When the solar cell 11 is irradiated with light and sequentially passes through the antireflection portion 130 and the front surface protection portion 191 and then is incident on the substrate 110, an electron-hole pair is generated in the substrate 110 by light energy do. At this time, since the surface of the substrate 110 is an uneven surface, the incidence area of the substrate 110 increases and the absorption rate of light increases, thereby improving the efficiency of the solar cell 1. In addition, the reflection loss of the light incident on the substrate 110 by the anti-reflection unit 130 is reduced, and the amount of light incident on the substrate 110 is further increased.

이들 전자-정공 쌍은 기판(110)과 에미터부(121)의 p-n 접합에 의해 서로 분리되어, 정공은 p형의 도전성 타입을 갖는 에미터부(121)쪽으로 이동하고 전자는 n형의 도전성 타입을 갖는 후면 전계부(172)쪽으로 이동하여, 제1 및 제2 보조 전극(151, 152)을 통해 정공과 전자는 각각 제1 전극(141)과 제2 전극(142)으로 전달되어 제1 및 제2 전극(141, 142)에 의해 수집된다. 이러한 제1 전극(141)과 제2 전극(142)을 도선으로 연결하면 전류가 흐르게 되고, 이를 외부에서 전력으로 이용하게 된다.These electron-hole pairs are separated from each other by the pn junction of the substrate 110 and the emitter section 121, and the holes move to the emitter section 121 having the p-type conductivity type, and electrons move to the n- The holes and electrons are transmitted to the first electrode 141 and the second electrode 142 through the first and second auxiliary electrodes 151 and 152 and are supplied to the first and second auxiliary electrodes 151 and 152, Two electrodes 141 and 142, respectively. When the first electrode 141 and the second electrode 142 are connected to each other by a conductor, a current flows and the external power is utilized.

이때, 기판(110)의 후면뿐만 아니라 기판(110)의 전면에 보호부(192, 191)가 위치하므로, 기판(110)의 전면 및 후면 표면 그리고 그 근처에 존재하는 결함으로 인한 전하 손실량이 줄어들어 태양 전지(11)의 효율이 향상된다.At this time, since the protective portions 192 and 191 are located on the front surface of the substrate 110 as well as the rear surface of the substrate 110, the amount of charge loss due to defects existing on the front surface and the rear surface of the substrate 110 and in the vicinity thereof is reduced The efficiency of the solar cell 11 is improved.

또한, 기판(110)의 후면에 기판(110)과 동일한 도전성 타입의 불순물을 고농도로 함유한 전계부(172)가 위치하므로, 기판(110) 후면으로의 정공 이동이 방해된다. 이로 인해, 기판(110)의 후면 및 그 부근에서 전자와 정공이 재결합되어 소멸되는 것이 줄어들어, 태양 전지(11)의 효율은 향상된다. In addition, since the electric field portion 172 containing the impurity of the same conductivity type as the substrate 110 is located at the rear surface of the substrate 110, the hole movement to the rear surface of the substrate 110 is hindered. Thus, the recombination of electrons and holes at the back surface and the vicinity of the substrate 110 and the disappearance thereof are reduced, and the efficiency of the solar cell 11 is improved.

이에 더하여, 복수의 제1 및 제2 보조 전극(151, 152)으로 인해, 복수의 에미터부(121) 및 후면 전계부(172)와 복수의 제1 및 제2 전극(141, 142) 간의 접촉 특성이 향상되어 태양 전지(11)의 효율은 더욱 향상된다. In addition, due to the plurality of first and second auxiliary electrodes 151 and 152, the contact between the plurality of emitter portions 121 and the rear electric field portion 172 and the plurality of first and second electrodes 141 and 142 And the efficiency of the solar cell 11 is further improved.

또한, 본 실시예에 따른 태양 전지(11)는 기판(110)과 복수의 에미터부(121)간의 이종 접합을 이용한 태양 전지이므로, 기판(110)과 에미터부 간의 밴드갭 에너지(band gap energy, Eg)로 인한 높은 개방 전압(Voc)이 얻어진다. 이로 인해, 태양 전지(11)는 동종 접합을 이용한 태양 전지보다 높은 효율이 얻어진다.Since the solar cell 11 according to the present embodiment is a solar cell using the heterojunction between the substrate 110 and the plurality of emitter portions 121, the band gap energy between the substrate 110 and the emitter portion can be reduced, Eg) is obtained. As a result, the efficiency of the solar cell 11 is higher than that of the solar cell using the homogeneous junction.

다음, 도 4a 내지 도 4m을 참고로 하여, 본 발명의 한 실시예에 따른 태양 전지(11)의 제조 방법에 대하여 설명한다.Next, a method of manufacturing the solar cell 11 according to an embodiment of the present invention will be described with reference to FIGS. 4A to 4M. FIG.

도 4a를 참고로 하면, 먼저, n형의 다결정 실리콘으로 이루어진 기판(110)의 후면에 실리콘 산화막(SiOx) 등으로 이루어진 식각 방지막(60)을 적층한다. Referring to FIG. 4A, an etch stopping layer 60 made of a silicon oxide (SiOx) or the like is formed on the rear surface of a substrate 110 made of n-type polycrystalline silicon.

그런 다음, 도 4b에 도시한 것처럼, 식각 방지막(60)을 마스크로 하여, 식각 방지막(60)이 형성되지 않은 기판(110)의 면을 식각한 후 세정한 다음, 식각 방지막(60)을 제거한다. 이로 인해, 실리콘 잉곳(ingot)에서 태양 전지용 기판을 얻기 위한 슬라이싱(slicing) 공정 시 발생한 기판(110) 표면의 손상 부분(saw damage portion)이 제거되고 노출된 기판(110)의 면에 요철면을 형성된다. 4B, the surface of the substrate 110 on which the etch stopping layer 60 is not formed is etched and cleaned using the etch stopping layer 60 as a mask. Then, the etch stopping layer 60 is removed do. Therefore, a saw damage portion of the surface of the substrate 110, which is generated in a slicing process for obtaining a substrate for a solar cell in a silicon ingot, is removed, and an uneven surface is formed on the surface of the exposed substrate 110 .

대안적인 예에서, 별도의 식각 방지막(60)을 형성하지 않고 식각을 원하는 기판(110)의 표면만 또는 기판(110) 전체를 식각액 등에 노출시켜 원하는 기판(110)의 면에 요철면을 형성할 수 있다. In an alternative embodiment, the surface of the substrate 110 to be etched or the entire surface of the substrate 110 may be exposed to an etchant or the like without forming a separate etch stopping layer 60 to form an uneven surface on the surface of the desired substrate 110 .

그런 다음, 도 4c에 도시한 것처럼, 요철면인 기판(110)의 전면과 기판(110)의 후면에 플라즈마 화학 기상 증착법(plasma enhanced chemical vapor deposition, PECVD) 등과 같은 증착법을 이용하여 진성 비정질 실리콘으로 이루어진 전면 보호부(191)와 제2 후면 보호막(921)을 형성한다. 이때, 증착 물질에 노출되는 기판(110)의 면 위치를 변경하여 기판(110)의 전면과 후면에 동일한 물질로 이루어진 전면 보호막(191)과 제2 후면 보호막(921)을 형성하며, 전면 보호부(191)와 제1 후면 보호막(921)의 형성 순서는 변경 가능하다. Then, as shown in FIG. 4C, on the front surface of the substrate 110, which is an uneven surface, and the rear surface of the substrate 110, an intrinsic amorphous silicon is formed using a vapor deposition method such as plasma enhanced chemical vapor deposition (PECVD) Thereby forming a front protective portion 191 and a second rear protective film 921. At this time, the front surface protection layer 191 and the second rear surface protection layer 921 made of the same material are formed on the front surface and the rear surface of the substrate 110 by changing the surface position of the substrate 110 exposed to the deposition material, The order of forming the first rear surface protective film 921 and the first rear surface protective film 921 can be changed.

다음, 도 4d에 도시한 것처럼, PECVD 등을 이용하여 제1 후면 보호막(921) 위에 실란 가스(SiH4), 수소(H2), 5가 원소의 도펀트(dopant) 등을 이용하여 비정질 실리콘으로 이루어지고 5가 원소의 불순물을 기판(110)보다 높은 농도로 함유하는 비정질 실리콘층(예, n+-a-Si)을 형성하여 후면 전계막(72)을 형성한다. Next, as shown in FIG. 4D, a silicon oxide film (SiH 4 ), hydrogen (H 2 ), a dopant of a pentavalent element, or the like is formed on the first rear passivation film 921 by PECVD or the like to form amorphous silicon An amorphous silicon layer (e.g., n + -a-Si) containing impurities of the pentavalent element at a higher concentration than the substrate 110 is formed to form the rear electric field film 72.

다음, 도 4e에 도시한 것처럼, 식각 방지막(61)을 후면 전계막(72) 위에 형성하고, 도 4f에 도시한 것처럼, 습식 에칭법이나 건식 에칭법 등을 이용하여 식각 방지막(61)을 마스크로 하여 노출된 후면 전계막(72)과 그 하부에 위치하는 제1 후면 보호막(921) 부분을 차례로 제거한다. 이로 인해, 복수의 제1 후면 보호 부분(1921)과 그 위에 위치하는 복수의 후면 전계부(172)가 완성된다.Next, as shown in FIG. 4E, an etch stopping film 61 is formed on the back face electric field film 72, and the etch stopping film 61 is formed on the rear electric field film 72 by using a wet etching method, a dry etching method, And the exposed portion of the rear surface electric field layer 72 and the portion of the first rear surface protective layer 921 located below the rear electric field layer 72 are removed in order. As a result, a plurality of first back surface protection parts 1921 and a plurality of rear surface electric parts 172 disposed thereon are completed.

다음, 도 4g에 도시한 것처럼, PECVD 등으로 기판(110)의 후면에 제1 후면 보호막(921)와 동일한 물질인 진성 비절징 실리콘으로 제2 후면 보호막(922)을 형성하고, 그 위에 차례로, 실란 가스(SiH4), 수소(H2), 3가 원소의 도펀트 등을 이용하여 비정질 실리콘으로 이루어지고 3가 원소의 불순물을 함유하는 비정질 실리콘층을 형성하여 에미터막(211)을 형성한다. Next, as shown in FIG. 4G, a second rear protective film 922 is formed on the rear surface of the substrate 110 by PECVD or the like with intrinsic non-emitting silicon, which is the same material as the first rear protective film 921, An emitter layer 211 is formed by forming an amorphous silicon layer made of amorphous silicon and containing an impurity of a trivalent element by using a silane gas (SiH 4), hydrogen (H 2 ), a dopant of a trivalent element or the like.

다음, 도 4h를 참고로 하여, 식각 방지막(62)을 에미터막(211) 위에 형성하고, 도 4i에 도시한 것처럼, 습식 에칭법이나 건식 에칭법 등을 이용하여 식각 방지막(62)을 마스크로 하여 노출된 에미터막(211) 부분과 그 하부에 위치하는 제2 후면 보호막(922) 부분을 차례로 제거한다. 이로 인해, 복수의 제2 후면 보호 부분(1922)과 그 위에 위치하는 복수의 에미터부(121)가 완성된다.Next, referring to FIG. 4H, an etch stopping layer 62 is formed on the emitter layer 211, and the etch stopping layer 62 is masked using a wet etching method, a dry etching method, or the like The portion of the exposed emitter layer 211 and the portion of the second rear surface protective layer 922 located below the emitter layer 211 are removed in order. As a result, a plurality of second rear surface protection portions 1922 and a plurality of emitter portions 121 disposed thereon are completed.

그런 다음, 도 4j에 도시한 것처럼, 스크린 인쇄법으로 마스킹 페이스트(masking paste)(70)를 노출된 기판(110) 위, 각 에미터부(121)의 일부 그리고 각 후면 전계부(172)의 일부 위에 도포한 후 건조한다. 즉, 마스킹 페이스트(70)는 인접한 에미터부(121)와 후면 전계부(172) 사이의 노출된 기판(110) 위, 각 에미터부(121)의 가장 자리 부분 위 및 각 후면 전계부(172)의 가장 자리 부분 위에 도포되어, 에미터부(121)와 후면 전계부(172)를 따라 길게 뻗어 있다. 4J, a masking paste 70 is applied onto the exposed substrate 110, a portion of each emitter portion 121, and a portion of each backside electrical portion 172, And then dried. The masking paste 70 is applied over the exposed substrate 110 between the adjacent emitter portions 121 and 172 and on the edge portions of the respective emitter portions 121 and on the respective rear conductor portions 172, And extended along the emitter portion 121 and the rear electric conductor portion 172. The emitter portion 121 and the rear electric conductor portion 172 are formed of a conductive material.

이때, 마스킹 페이스트(70)의 최대 두께는 이후에 형성되는 막들의 두께의 합의 최대값보다 높아야 되며, 예를 들어, 약 30㎛ 내지 50㎛일 수 있다. 또한 마스킹 페이스트(70)는 이후에 형성되는 막의 성분들과 반응하지 않는 것이 좋고, 이후의 공정에서 도금 공정이 행해질 경우 도금 용액에 대해서는 반응하지 않은 것이 좋으며, 에칭 용약에 제거 용이해야 한다.At this time, the maximum thickness of the masking paste 70 should be higher than the maximum value of the sum of the thicknesses of the films formed later, and may be, for example, about 30 탆 to 50 탆. Further, the masking paste 70 should preferably not react with the components of the film to be formed later, and should not react with the plating solution when the plating process is performed in a subsequent process, and should be easy to remove in the etching solution.

도 4k에 도시한 것처럼, 기판(110)의 후면 전체에 PECVD나 스퍼터링법 (sputtering) 등으로 ITO 또는 IZO 등의 투명한 도전막(50)을 약 50㎚ 내지 100㎚의 두께로 형성한다. 도 4k와는 달리, 마스킹 페이스트(70)의 상부 부분에도 투명한 도전막(50)이 위치할 수 있고, 이때 위치한 투명한 도전막(50)의 두께는 약 50㎚ 내지 100㎚보다 낮을 수 있다. A transparent conductive film 50 such as ITO or IZO is formed to a thickness of about 50 nm to 100 nm on the entire rear surface of the substrate 110 by PECVD or sputtering. 4K, a transparent conductive film 50 may be positioned on the upper portion of the masking paste 70, and the thickness of the transparent conductive film 50 located at this time may be lower than about 50 nm to 100 nm.

다음, 도 4l에 도시한 것처럼, PECVD, 스퍼터링법 또는 도금법 등을 이용하여 알루미늄이나(Al) 은(Ag)과 같은 금속 물질을 금속막(40)을 형성한다. 이 경우에도 마스킹 페이스트(70)의 상부 부분에도 금속막(40)이 위치할 수 있다. 도금법으로 금속막(40)을 형성할 경우, 금속막(40)을 형성하기 전에 도금 동작을 위한 별도의 시드층(seed layer)이 투명한 도전막(50) 위에 형성된 후, 이 시드층에 기초하여 도금 동작이 행해져 금속막(40)을 형성할 수도 있다.Next, as shown in FIG. 4L, the metal film 40 is formed of a metal material such as aluminum or (Al) silver (Ag) by PECVD, sputtering, plating or the like. In this case also, the metal film 40 may be located on the upper portion of the masking paste 70. When the metal film 40 is formed by the plating method, a separate seed layer for the plating operation is formed on the transparent conductive film 50 before forming the metal film 40, The metal film 40 may be formed by performing a plating operation.

다음, 도 4m에 도시한 것처럼, 마스킹 페이스트(70)을 습식 식각법 등으로 제거하여, 복수의 에미터부(121)와 복수의 후면 전계부(172) 위에 각각 위치하는 복수의 제1 및 제2 보조 전극(151, 152), 그리고 복수의 제1 및 제2 보조 전극(151, 152) 위에 각각 위치하는 복수의 제1 및 제2 전극(141, 142)이 동시에 형성된다.Next, as shown in FIG. 4M, the masking paste 70 is removed by a wet etching method or the like to form a plurality of first and second (first and second) A plurality of first and second electrodes 141 and 142 are formed simultaneously on the auxiliary electrodes 151 and 152 and the plurality of first and second auxiliary electrodes 151 and 152, respectively.

이때, 마스킹 페이스트(70)는 염기성 에칭액에 의해 제거될 수 있다.At this time, the masking paste 70 can be removed by a basic etching solution.

이와 같이, 한번의 식각 동작을 통해 복수의 제1 및 제2 보조 전극(151, 152)과 그 위에 위치하는 복수의 제1 및 제2 전극(141, 142)이 형성되므로, 복수의 보조 전극(151, 152)과 복수의 전극(141, 142)을 형성하기 위한 공정 단계와 공정 시간이 줄어들고, 이로 인해, 태양 전지(11)의 제조 시간이 줄어든다.Since a plurality of first and second auxiliary electrodes 151 and 152 and a plurality of first and second electrodes 141 and 142 located on the first and second auxiliary electrodes 151 and 152 are formed through one etching operation, 151 and 152 and the plurality of electrodes 141 and 142 and the time required for forming the solar cell 11 is reduced.

다음, 전면 보호부(191) 위에 반사 방지부(130)를 형성하여 태양 전지(11)를 완성한다(도 1 및 도 2). 이때, 방사 방지부(130)는 기판(110)의 후면에 형성된 구성 요소들을 보호하기 위해 저온에서 행해지는 공정, 예를 들어, 스퍼터링법 등으로 행해질 수 있지만, PECVD 등과 같은 다양한 막 적층법으로 형성될 수 있다. Next, the antireflection portion 130 is formed on the front surface protection portion 191 to complete the solar cell 11 (FIGS. 1 and 2). In this case, the radiation prevention part 130 may be formed by a process performed at a low temperature to protect the components formed on the rear surface of the substrate 110, for example, a sputtering method. However, the radiation prevention part 130 may be formed by various film deposition methods such as PECVD .

본 실시예에서, 기판(110)은 n형이고 복수의 에미터부(121)는 p형인 것을 기초로 하여 설명하였지만, 이미 설명한 것처럼, 기판(110)은 p형이고 복수의 에미터부(121)는 n형일 수 있다. 이 경우, 복수의 후면 전계부(172)는 기판(110)과 동일한 p형의 불순물 영역이 된다.In the present embodiment, the substrate 110 is an n-type and the plurality of emitter portions 121 are p-type. However, as described above, the substrate 110 is p-type and the plurality of emitter portions 121 n-type. In this case, the plurality of rear electric sections 172 become p-type impurity regions which are the same as the substrate 110.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, Of the right.

40: 금속막 50: 투명한 도전막
70: 마스킹 페이스트 110: 기판
121: 에미터부 130: 반사 방지부
141, 142: 전극 151, 152: 보조 전극
172: 전계부 191, 192: 보호막40: metal film 50: transparent conductive film
70: masking paste 110: substrate
121: Emitter part 130: Antireflection part
141, 142: electrode 151, 152: auxiliary electrode
172: Electric field part 191, 192: Shield

Claims (36)

제1 도전성 타입의 기판,
상기 기판의 제1 면 위에 위치하고 상기 제1 도전성 타입과 반대인 제2 도전성 타입의 에미터부,
상기 에미터부와 전기적으로 연결되고, 상기 기판과 인접한 하부면의 폭이 상기 하부면의 반대쪽에 위치하는 상부면의 폭보다 작게 형성되는 제1 전극, 그리고
상기 기판의 상기 제1 면 위에 위치하여 상기 기판과 전기적으로 연결되고, 상기 기판과 인접한 하부면의 폭이 상기 하부면의 반대쪽에 위치하는 상부면의 폭보다 작게 형성되는 제2 전극
을 포함하고,
상기 제1 전극과 상기 제2 전극 각각의 상부면과 하부면을 연결하는 측면은 오목한 곡면 형상을 갖는
태양 전지.A substrate of a first conductivity type,
An emitter portion of a second conductivity type located on a first side of the substrate and opposite the first conductivity type,
A first electrode electrically connected to the emitter and formed to have a width smaller than a width of a lower surface adjacent to the substrate, the width of the upper surface being opposite to the lower surface, and
A second electrode formed on the first surface of the substrate and electrically connected to the substrate and having a lower surface adjacent to the substrate and having a width smaller than a width of an upper surface located on the opposite side of the lower surface,
/ RTI >
The side surface connecting the upper surface and the lower surface of each of the first electrode and the second electrode has a concave curved surface shape
Solar cells. 삭제delete 제1항에서,
상기 제1 전극과 상기 제2 전극 각각의 상부면의 끝단의 위치는 상기 제1 전극과 상기 제2 전극 각각의 하부면의 끝단의 위치보다 1㎛ 내지 100㎛ 돌출되어 있는 태양 전지.The method of claim 1,
Wherein a position of an end of the upper surface of each of the first electrode and the second electrode protrudes from a position of the end of the lower surface of each of the first electrode and the second electrode by 1 mu m to 100 mu m. 삭제delete 제1항 또는 제3항에서,
상기 에미터부와 상기 제1 전극 사이에 위치한 보조 전극을 더 포함하고, 상기 제1 전극은 상기 보조 전극을 통해 상기 에미터부와 전기적으로 연결되며, 상기 보조 전극의 측면은 상기 제1 전극의 측면과 연결된 오목한 곡면 형상으로 형성되는 태양 전지.The method according to claim 1 or 3,
Wherein the first electrode is electrically connected to the emitter via the auxiliary electrode, and the side surface of the auxiliary electrode is connected to the side surface of the first electrode and the auxiliary electrode, A solar cell formed in a concave curved shape connected thereto. 제5항에서,
상기 제1 전극은 상기 보조 전극의 상부면 전체 위에 위치하는 태양 전지.The method of claim 5,
Wherein the first electrode is positioned over the entire upper surface of the auxiliary electrode. 제5항에서,
상기 제1 전극의 하부면은 상기 보조 전극의 하부면과 동일한 평면 형상을 갖는 태양 전지.The method of claim 5,
Wherein the lower surface of the first electrode has the same planar shape as the lower surface of the auxiliary electrode. 제5항에서,
상기 보조 전극은 투명한 도전성 물질로 이루어져 있는 태양 전지.The method of claim 5,
Wherein the auxiliary electrode is made of a transparent conductive material. 제1항 또는 제3항에서,
상기 기판의 상기 제1 면 위에 위치하는 상기 제1 도전성 타입의 전계부를 더 포함하고, 상기 제2 전극은 상기 전계부 위에 위치하여 상기 전계부를 통해 상기 기판과 전기적으로 연결되어 있는 태양 전지. The method according to claim 1 or 3,
Further comprising an electric field portion of the first conductive type located on the first surface of the substrate and the second electrode is positioned above the electric field portion and is electrically connected to the substrate through the electric field portion. 제9항에서,
상기 전계부와 상기 제2 전극 사이에 위치한 보조 전극을 더 포함하고, 상기 제2 전극은 상기 보조 전극을 통해 상기 전계부와 전기적으로 연결되며, 상기 보조 전극의 측면은 상기 제2 전극의 측면과 연결된 오목한 곡면 형상으로 형성되는 태양 전지.The method of claim 9,
The second electrode is electrically connected to the electric field portion through the auxiliary electrode, and the side surface of the auxiliary electrode is connected to the side surface of the second electrode and the auxiliary electrode, A solar cell formed in a concave curved shape connected thereto. 제10항에서,
상기 제2 전극은 상기 보조 전극의 상부면 전체 위에 위치하는 태양 전지.11. The method of claim 10,
Wherein the second electrode is positioned over the entire upper surface of the auxiliary electrode. 제10항에서,
상기 제2 전극의 하부면은 상기 보조 전극의 하부면과 동일한 평면 형상을 갖는 태양 전지.11. The method of claim 10,
And the lower surface of the second electrode has the same planar shape as the lower surface of the auxiliary electrode. 제10항에서,
상기 보조 전극은 투명한 도전성 물질로 이루어져 있는 태양 전지.11. The method of claim 10,
Wherein the auxiliary electrode is made of a transparent conductive material. 제9항에서,
상기 기판과 상기 전계부 사이에 위치하는 보호부를 더 포함하는 태양 전지.The method of claim 9,
And a protective portion positioned between the substrate and the electric field portion. 제9항에서,
상기 기판은 결정질 반도체로 이루어져 있고, 상기 전계부는 비결정질 반도체로 이루어져 있는 태양 전지.The method of claim 9,
Wherein the substrate is made of a crystalline semiconductor and the electric field portion is made of an amorphous semiconductor. 제1항 또는 제3항에서,
상기 기판과 상기 에미터부 사이에 위치하는 보호부를 더 포함하는 태양 전지.The method according to claim 1 or 3,
And a protective portion located between the substrate and the emitter portion. 제1항 또는 제3항에서,
상기 기판의 상기 제1 면과 마주하는 상기 기판의 제2 면 위에 위치하는 보호부를 더 포함하는 태양 전지. The method according to claim 1 or 3,
And a protective portion located on a second surface of the substrate facing the first surface of the substrate. 제1항 또는 제3항에서,
상기 기판의 상기 제1 면과 마주하는 상기 기판의 제2 면 위에 위치하는 반사 방지부를 더 포함하는 태양 전지.The method according to claim 1 or 3,
And an antireflective portion located on a second side of the substrate facing the first side of the substrate. 제1항에서,
상기 기판의 상기 제1 면은 빛이 입사되지 않은 면인 태양 전지.The method of claim 1,
Wherein the first surface of the substrate is a surface on which light is not incident. 제1항에서,
상기 기판은 결정질 반도체로 이루어져 있고, 상기 에미터부는 비결정질 실리콘으로 이루어져 있는 태양 전지.The method of claim 1,
Wherein the substrate is made of a crystalline semiconductor and the emitter is made of amorphous silicon. 제1항에서,
상기 제1 전극과 상기 제2 전극은 금속 물질을 함유하고 있는 태양 전지.The method of claim 1,
Wherein the first electrode and the second electrode contain a metal material. 제21항에서,
상기 금속 물질은 알루미늄(Al) 또는 은(Ag)인 태양 전지.22. The method of claim 21,
Wherein the metal material is aluminum (Al) or silver (Ag). 제1 도전성 타입을 갖는 기판의 제1 면 위에 제1 불순물을 함유한 에미터부를 형성하는 단계,
상기 기판의 상기 제1 면 위에 상기 에미터부와 이격하여 상기 제1 불순물과 다른 제2 불순물을 함유한 전계부를 형성하는 단계,
상기 에미터부와 상기 전계부 사이에서 노출된 상기 기판의 제1 면에 마스킹 페이스트(masking paste)를 형성하되, 상기 마스킹 페이스트의 볼록한 곡면 형상을 갖는 측면이 상기 에미터부의 상부면 일부와 상기 전계부의 상부면 일부를 덮도록 상기 마스킹 페이스트(masking paste)를 형성하는 단계,
상기 마스킹 페이스트에 의해 노출된 상기 에미터부 및 상기 전계부의 상부면 위에 투명한 도전막을 형성하여, 상기 에미터부 및 상기 전계부와 인접한 하부면의 폭이 상기 하부면의 반대쪽에 위치하는 상부면의 폭보다 작게 형성되며 상기 상부면과 하부면을 연결하는 측면이 오목한 곡면 형상을 갖는 제1 보조 전극 및 제2 보조 전극을 상기 에미터부의 상부면 위 및 상기 전계부의 상부면 위에 각각 형성하는 단계,
상기 제1 보조 전극의 상부면 및 제2 보조 전극의 상부면 위에 금속막을 각각 형성하여, 상기 제1 보조 전극 및 상기 제2 보조 전극과 인접한 하부면의 폭이 상기 하부면의 반대쪽에 위치하는 상부면의 폭보다 작게 형성되며 상기 상부면과 하부면을 연결하는 측면이 오목한 곡면 형상을 갖는 제1 전극 및 제2 전극을 상기 제1 보조 전극의 상부면 위 및 상기 제2 보조 전극의 상부면 위에 각각 형성하는 단계, 그리고
상기 마스킹 페이스트를 제거하는 단계
를 포함하는 태양 전지의 제조 방법.Forming an emitter portion containing a first impurity on a first surface of a substrate having a first conductivity type,
Forming an electric field portion on the first surface of the substrate, the electric field portion being apart from the emitter portion and containing a second impurity different from the first impurity;
A masking paste is formed on the first surface of the substrate exposed between the emitter portion and the electric field portion, and a side surface having a convex curved surface shape of the masking paste is formed on a portion of the upper surface of the emitter portion, Forming the masking paste to cover a portion of the top surface,
A transparent conductive film is formed on the upper surface of the emitter portion and the electric field portion exposed by the masking paste so that the width of the lower surface adjacent to the emitter portion and the electric portion is larger than the width of the upper surface located on the opposite side of the lower surface Forming a first auxiliary electrode and a second auxiliary electrode on the upper surface of the emitter section and on the upper surface of the electric field section, the first auxiliary electrode and the second auxiliary electrode having a curved side surface concave to connect the upper surface and the lower surface,
A metal film is formed on the upper surface of the first auxiliary electrode and the upper surface of the second auxiliary electrode so that the width of the lower surface adjacent to the first auxiliary electrode and the second auxiliary electrode is larger than the width of the upper surface The first electrode and the second electrode having a concave curved shape connecting the upper surface and the lower surface are formed on the upper surface of the first auxiliary electrode and the upper surface of the second auxiliary electrode, Respectively, and
Removing the masking paste
Wherein the method comprises the steps of: 삭제delete 제23항에서,
상기 마스킹 페이스트를 위치시키는 단계는 스크린 인쇄법(screen printing)으로 상기 마스킹 페이스트를 도포하고 건조시켜, 상기 마스킹 페이스트를 위치시키는 태양 전지의 제조 방법.24. The method of claim 23,
The step of positioning the masking paste includes applying the masking paste by screen printing and drying the masking paste, thereby positioning the masking paste. 제23항에서,
상기 마스킹 페이스트의 최대 두께는 상기 투명한 도전막의 두께와 상기 금속막의 두께의 합의 최대값보다 큰 태양 전지의 제조 방법. 24. The method of claim 23,
Wherein a maximum thickness of the masking paste is greater than a maximum value of a sum of a thickness of the transparent conductive film and a thickness of the metal film. 제26항에서,
상기 마스킹 페이스트의 최대 두께는 30㎛ 내지 50㎛의 두께를 갖는 태양 전지의 제조 방법.26. The method of claim 26,
Wherein the maximum thickness of the masking paste is 30 占 퐉 to 50 占 퐉. 제23항에서,
상기 투명한 도전막 형성 단계는 PECVD나 스퍼터링법으로 상기 투명한 도전막을 형성하는 태양 전지의 제조 방법.24. The method of claim 23,
Wherein the transparent conductive film forming step forms the transparent conductive film by PECVD or sputtering. 제23항에서,
상기 금속막 형성 단계는 PECVD, 스퍼터링법 또는 도금법으로 상기 금속막을 형성하는 태양 전지의 제조 방법.24. The method of claim 23,
Wherein the metal film forming step forms the metal film by PECVD, sputtering or plating. 제23항에서,
상기 금속막은 알루미늄(Al) 또는 은(Ag)을 함유하는 태양 전지의 제조 방법.24. The method of claim 23,
Wherein the metal film contains aluminum (Al) or silver (Ag). 제23항에서,
상기 마스킹 페이스트는 염기성 에칭액에 의해 제거되는 태양 전지의 제조 방법.24. The method of claim 23,
Wherein the masking paste is removed by a basic etching solution. 제23항에서,
상기 기판의 제1 면과 마주하는 상기 기판의 제2 면 위에 보호부를 형성하는 단계를 더 포함하는 태양 전지의 제조 방법.24. The method of claim 23,
And forming a protective portion on a second surface of the substrate facing the first surface of the substrate. 제32항에서,
상기 보호부 위에 반사 방지부를 형성하는 단계를 더 포함하는 태양 전지의 제조 방법.32. The method of claim 32,
And forming an antireflection portion on the protection portion. 제23항에서,
상기 기판의 제1 면은 빛이 입사되지 않은 면인 태양 전지의 제조 방법. 24. The method of claim 23,
Wherein the first surface of the substrate is a surface on which no light is incident. 제23항에서,
상기 기판은 결정질 반도체로 이루어져 있고, 상기 에미터부와 상기 전계부는 비결정질 반도체로 이루어져 있는 태양 전지의 제조 방법.24. The method of claim 23,
Wherein the substrate is made of a crystalline semiconductor, and the emitter portion and the electric field portion are made of an amorphous semiconductor. 제23항에서,
상기 제1 불순물은 상기 제1 도전성 타입과 반대인 제2 도전성 타입을 갖고 있고, 상기 제2 불순물은 상기 제1 도전성 타입을 갖고 있는 태양 전지의 제조 방법. 24. The method of claim 23,
Wherein the first impurity has a second conductivity type opposite to the first conductivity type and the second impurity has the first conductivity type.
KR1020100082512A 2010-08-25 2010-08-25 Solar cell and method for manufacturing the same Expired - Fee Related KR101665139B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100082512A KR101665139B1 (en) 2010-08-25 2010-08-25 Solar cell and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100082512A KR101665139B1 (en) 2010-08-25 2010-08-25 Solar cell and method for manufacturing the same

Publications (2)

Publication Number Publication Date
KR20120022009A KR20120022009A (en) 2012-03-09
KR101665139B1 true KR101665139B1 (en) 2016-10-11

Family

ID=46130226

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100082512A Expired - Fee Related KR101665139B1 (en) 2010-08-25 2010-08-25 Solar cell and method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR101665139B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USD1080453S1 (en) * 2025-03-19 2025-06-24 Guangzhou Matchless Consulting Co., Ltd. Belt buckle

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009152222A (en) 2006-10-27 2009-07-09 Kyocera Corp Method for manufacturing solar cell element

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101464001B1 (en) * 2008-12-15 2014-11-21 엘지전자 주식회사 Manufacturing method of solar cell and etching paste
KR101539047B1 (en) * 2008-12-24 2015-07-23 인텔렉츄얼 키스톤 테크놀로지 엘엘씨 Photovoltaic device and method of manufacturing the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009152222A (en) 2006-10-27 2009-07-09 Kyocera Corp Method for manufacturing solar cell element

Also Published As

Publication number Publication date
KR20120022009A (en) 2012-03-09

Similar Documents

Publication Publication Date Title
USRE47484E1 (en) Solar cell
US10680122B2 (en) Solar cell and method for manufacturing the same
US8552520B2 (en) Semiconductor devices and methods for manufacturing the same
KR101661768B1 (en) Solar cell and manufacturing method thereof
KR101729745B1 (en) Solar cell and manufacturing method thereof
KR101925928B1 (en) Solar cell and manufacturing method thereof
KR20120068226A (en) Method for manufacturing solar cell
KR101755624B1 (en) Method for manufacturing solar cell
KR101665139B1 (en) Solar cell and method for manufacturing the same
KR101661364B1 (en) Method for manufacturing solar cell
KR20120022008A (en) Method for manufacturing solar cell
KR20120035291A (en) Method for manufacturing solar cell
KR101897168B1 (en) Solar cell
KR101788163B1 (en) Solar cell and manufacturing method thereof
KR101149543B1 (en) Solar cell and method for manufacturing the same
KR101141219B1 (en) Solar cell and method for manufacturing the same
KR101699297B1 (en) Method for manufacturing solar cell
KR101729310B1 (en) Solar cell and method for manufacturing the same
KR101197210B1 (en) Solar cell
KR101699313B1 (en) Method for manufacturing solar cell
KR101135587B1 (en) Solar cell and method for manufacturing the same
KR20120120924A (en) Solar cell and method for manufacturing the same
KR20150061987A (en) Solar cell and manufacturing method thereof
KR20120037120A (en) Solar cell and method for manufacturing the same

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20100825

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20150707

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20100825

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20160321

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20160923

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20161005

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20161005

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20200716