KR101663066B1 - 하이브리드 디바이스에서의 고체 상태 메모리 커맨드 큐 - Google Patents
하이브리드 디바이스에서의 고체 상태 메모리 커맨드 큐 Download PDFInfo
- Publication number
- KR101663066B1 KR101663066B1 KR1020140148307A KR20140148307A KR101663066B1 KR 101663066 B1 KR101663066 B1 KR 101663066B1 KR 1020140148307 A KR1020140148307 A KR 1020140148307A KR 20140148307 A KR20140148307 A KR 20140148307A KR 101663066 B1 KR101663066 B1 KR 101663066B1
- Authority
- KR
- South Korea
- Prior art keywords
- data access
- command
- memory
- access command
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000015654 memory Effects 0.000 title claims abstract description 173
- 239000007787 solid Substances 0.000 title claims abstract description 57
- 238000000034 method Methods 0.000 claims abstract description 58
- 238000013500 data storage Methods 0.000 claims abstract description 23
- 238000010586 diagram Methods 0.000 description 14
- 238000012545 processing Methods 0.000 description 10
- 230000008569 process Effects 0.000 description 6
- 230000004044 response Effects 0.000 description 6
- 238000004891 communication Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000012552 review Methods 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- APTZNLHMIGJTEW-UHFFFAOYSA-N pyraflufen-ethyl Chemical compound C1=C(Cl)C(OCC(=O)OCC)=CC(C=2C(=C(OC(F)F)N(C)N=2)Cl)=C1F APTZNLHMIGJTEW-UHFFFAOYSA-N 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
- G06F12/0638—Combination of memories, e.g. ROM and RAM such as to permit replacement or supplementing of words in one module by words in another module
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
- G06F12/0873—Mapping of cache memory to specific storage devices or parts thereof
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/21—Employing a record carrier using a specific recording technology
- G06F2212/217—Hybrid disk, e.g. using both magnetic and solid state storage devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/22—Employing cache memory using specific memory technology
- G06F2212/225—Hybrid cache memory, e.g. having both volatile and non-volatile portions
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
Description
[발명의 배경이 되는 기술]
배경 기술: 미국 특허공개공보 US2011/0202707A1
도 2는 하이브리드 디바이스에 고체 상태 메모리 커맨드 큐를 포함하는 시스템의 또 다른 예시적인 실시예의 도면이다.
도 3은 하이브리드 디바이스에 고체 상태 메모리 커맨드 큐를 포함하는 시스템의 또 다른 예시적인 실시예의 도면이다.
도 4는 하이브리드 디바이스에서 고체 상태 메모리 커맨드 큐를 사용하는 프로세스의 예시적인 실시예의 도면이다.
도 5는 하이브리드 디바이스에서 고체 상태 메모리 커맨드 큐를 사용하는 방법의 예시적인 실시예의 흐름도이다.
도 6은 하이브리드 디바이스에서 고체 상태 메모리 커맨드 큐를 사용하는 프로세스의 예시적인 실시예의 도면이다. 그리고
도 7은 하이브리드 디바이스에서 고체 상태 메모리 커맨드 큐를 사용하는 방법의 예시적인 실시예의 흐름도이다.
Claims (23)
- 장치로서,
데이터 저장 디바이스를 포함하며,
상기 데이터 저장 디바이스는,
제 1 비휘발성 고체 상태 메모리;
상기 제 1 비휘발성 고체 상태 메모리보다 더 느린 액세스 속도를 갖는 제 2 비휘발성 메모리;
호스트 디바이스로부터의 모든 데이터 액세스 커맨드들을 수신하도록 구성되는 제 1 커맨드 큐;
상기 제 1 비휘발성 고체 상태 메모리로 지향되는 커맨드들을 저장하도록 구성되는 제 2 커맨드 큐;
제 1 제어기; 및
고체 상태 메모리 제어기를 포함하고,
상기 제 1 제어기는 상기 제 1 커맨드 큐로부터 제 1 데이터 액세스 커맨드를 수신하고, 상기 제 1 데이터 액세스 커맨드가 상기 제 1 비휘발성 고체 상태 메모리 및 상기 제 2 비휘발성 메모리 중 어느 것으로 지향되는지 결정하고, 상기 제 1 데이터 액세스 커맨드가 상기 제 1 비휘발성 고체 상태 메모리로 지향되는 경우, 상기 제 1 데이터 액세스 커맨드를 상기 제 2 커맨드 큐에 저장하도록 구성되며,
상기 고체 상태 메모리 제어기는 상기 제 2 커맨드 큐로부터 상기 제 1 데이터 액세스 커맨드를 수신하고 상기 제 1 비휘발성 고체 상태 메모리로 액세스 하기 위한 상기 제 1 데이터 액세스 커맨드를 실행하도록 구성되고,
상기 제 2 커맨드 큐는 상기 제 1 제어기와 상기 고체 상태 메모리 제어기 사이에 배치되며(interposed), 상기 고체 상태 메모리 제어기로 지향되는 데이터 액세스 커맨드들을 인터셉트하도록 구성되는,
장치. - 삭제
- 삭제
- 제 1 항에 있어서,
상기 제 1 제어기는 추가로, 상기 제 1 데이터 액세스 커맨드를 상기 제 2 커맨드 큐에 저장한 후, 상기 제 1 데이터 액세스 커맨드가 수신되었고 추가의 커맨드들이 상기 제 1 제어기에 전송될 수 있다는 표시를 전송하도록 구성되는, 장치. - 제 1 항에 있어서,
상기 제 1 제어기는 추가로,
상기 제 1 데이터 액세스 커맨드의 실행이 완료되기 이전에, 상기 제 1 비휘발성 고체 상태 메모리로 지향된 제 2 데이터 액세스 커맨드를 수신하고; 그리고
상기 제 2 데이터 액세스 커맨드를 상기 제 1 커맨드 큐에 저장하도록 구성되는, 장치. - 제 5 항에 있어서,
상기 제 1 제어기는 추가로,
제 3 데이터 액세스 커맨드를 상기 제 2 커맨드 큐에 저장하도록 구성되고,
상기 고체 상태 메모리 제어기는 추가로,
상기 제 2 데이터 액세스 커맨드 및 상기 제 3 데이터 액세스 커맨드 둘다가 단일 데이터 액세스로 수행될 수 있는지를 결정하고; 그리고
상기 결정에 기초하여 상기 단일 데이터 액세스를 수행하도록 구성되는, 장치. - 제 1 항에 있어서,
상기 호스트 디바이스로부터 커맨드들을 수신하도록 구성된 인터페이스를 더 포함하며,
상기 제 1 제어기는 추가로, 상기 인터페이스를 통해 상기 호스트 디바이스로 커맨드들의 결과들을 리턴하도록 구성되는, 장치. - 제 1 항에 있어서,
상기 제 1 비휘발성 고체 상태 메모리는 NAND 플래시 메모리이며,
상기 제 2 비휘발성 메모리는 디스크(disc) 메모리인, 장치. - 제 1 항에 있어서,
데이터 액세스 커맨드가 상기 제 1 비휘발성 고체 상태 메모리에 저장된 데이터를 요청하는 경우 또는 데이터 액세스 커맨드가 상기 제 1 비휘발성 고체 상태 메모리에 기록될 데이터를 포함하는 경우, 상기 데이터 액세스 커맨드는 상기 제 1 비휘발성 고체 상태 메모리로 지향되는, 장치. - 명령들을 저장하는 메모리 디바이스로서,
상기 명령들은 프로세서로 하여금,
제 1 비휘발성 메모리 및 캐시 메모리를 포함하는 데이터 저장 디바이스에서 제 1 데이터 액세스 커맨드를 수신하고;
제 1 커맨드 큐에 상기 제 1 데이터 액세스 커맨드를 저장하고;
데이터 저장 제어기에서, 상기 제 1 데이터 액세스 커맨드가 상기 제 1 비휘발성 메모리와 상기 캐시 메모리 중 어느 것으로 지향되는지 결정하고;
상기 제 1 데이터 액세스 커맨드가 상기 캐시 메모리로 지향되는 경우에, 상기 제 1 데이터 액세스 커맨드를 제 2 커맨드 큐에 저장하는 것을 포함하는 방법을 수행하도록 하고,
상기 제 2 커맨드 큐는 데이터 액세스 커맨드들이 상기 캐시 메모리를 위한 제어기에 도달하기 전에 상기 캐시 메모리로 지향되는 상기 데이터 액세스 커맨드들을 저장하도록 구성되고, 상기 제 2 커맨드 큐는 상기 데이터 저장 제어기와 상기 캐시 메모리를 위한 제어기 사이에 배치되는(interposed),
메모리 디바이스. - 삭제
- 제 10 항에 있어서,
상기 방법은,
상기 제 1 데이터 액세스 커맨드를 상기 제 2 커맨드 큐에 저장한 후, 상기 제 1 데이터 액세스 커맨드가 수신되었고 추가의 커맨드들이 상기 데이터 저장 제어기에 전송될 수 있다는 표시를 전송하게 하는 것을 더 포함하는,
메모리 디바이스. - 제 10 항에 있어서,
상기 방법은,
상기 제 1 데이터 액세스 커맨드의 실행을 시작하고;
상기 제 1 데이터 액세스 커맨드의 실행이 완료되기 전에, 상기 캐시 메모리로 지향된 제 2 데이터 액세스 커맨드를 수신하고; 그리고
상기 제 2 데이터 액세스 커맨드를 상기 제 2 커맨드 큐에 저장하는 것을 더 포함하는,
메모리 디바이스. - 제 13 항에 있어서,
상기 방법은,
제 3 데이터 액세스 커맨드를 상기 제 2 커맨드 큐에 저장하고;
상기 제 2 데이터 액세스 커맨드 및 상기 제 3 데이터 액세스 커맨드 둘다가 상기 캐시 메모리의 동일한 데이터 엔티티에 액세스하는 것을 요구할지를 결정하고 ― 데이터 엔티티는, 단일 액세스 동작 동안 액세스되는 일정량의(an amount of) 저장 공간임 ―; 그리고
상기 제 2 데이터 액세스 커맨드 및 상기 제 3 데이터 액세스 커맨드 둘다가 상기 동일한 데이터 엔티티에 액세스하는 것을 요구할 때, 상기 제 2 데이터 액세스 커맨드 및 상기 제 3 데이터 액세스 커맨드 둘다에 대해 단일 액세스 동작을 수행하는 것을 더 포함하는,
메모리 디바이스. - 제 10 항에 있어서,
상기 방법은,
인터페이스를 통해 호스트 디바이스로부터 상기 제 1 데이터 액세스 커맨드를 수신하고; 그리고
상기 인터페이스를 통해 상기 호스트 디바이스로 커맨드들의 결과들을 리턴하는 것을 더 포함하는,
메모리 디바이스. - 데이터 저장 제어기를 포함하는 장치로서,
상기 데이터 저장 제어기는,
제 1 커맨드 큐로부터 제 1 데이터 액세스 커맨드를 수신하고;
상기 제 1 데이터 액세스 커맨드가 플래시 메모리와 상기 플래시 메모리보다 더 느린 액세스 시간을 가지는 제 1 비휘발성 메모리 중 어느 것으로 지향되는지 결정하고;
상기 제 1 데이터 액세스 커맨드가 상기 플래시 메모리로 지향되는 경우, 상기 제 1 데이터 액세스 커맨드가 상기 플래시 메모리를 위한 플래시 제어기에 도달하기 전에 상기 제 1 데이터 액세스 커맨드를 제 2 커맨드 큐에 저장하도록 구성되고,
상기 제 2 커맨드 큐는 상기 데이터 저장 제어기와 상기 플래시 제어기 사이에 배치되는(interposed),
장치. - 제 16 항에 있어서,
상기 데이터 저장 제어기는,
상기 제 1 데이터 액세스 커맨드를 상기 제 2 커맨드 큐에 저장한 후, 상기 제 1 데이터 액세스 커맨드가 성공적으로 수신되었다는 표시를 전송하고,
상기 제 1 데이터 액세스 커맨드가 실행을 마치기 전에, 제 2 데이터 액세스 커맨드를 수신하고 상기 제 2 커맨드 큐에 저장하도록 추가적으로 구성되고,
상기 플래시 제어기는 상기 제 2 데이터 액세스 커맨드가 상기 제 2 커맨드 큐에 저장되기 전에 상기 제 1 데이터 액세스 커맨드의 실행을 시작하도록 구성되는,
장치. - 제 17 항에 있어서,
상기 데이터 저장 제어기는,
제 3 데이터 액세스 커맨드를 상기 제 2 커맨드 큐에 저장하도록 추가적으로 구성되고,
상기 플래시 제어기는,
상기 제 2 데이터 액세스 커맨드 및 상기 제 3 데이터 액세스 커맨드가 상기 플래시 메모리에 대한 단일 데이터 액세스 동작을 완료할 수 있는지를 결정하고,
상기 제 2 데이터 액세스 커맨드 및 상기 제 3 데이터 액세스 커맨드 둘다가 상기 단일 데이터 액세스 동작으로 완료될 수 있을 때, 상기 제 2 데이터 액세스 커맨드 및 상기 제 3 데이터 액세스 커맨드를 분석(resolve)하기 위해 상기 단일 데이터 액세스 동작을 수행하도록 추가적으로 구성되는,
장치. - 제 18 항에 있어서,
상기 데이터 저장 제어기는,
상기 제 2 데이터 액세스 커맨드와 상기 제 3 데이터 액세스 커맨드 사이의 중간(intermediate) 데이터 액세스 커맨드를 상기 제 2 커맨드 큐에 저장하도록 추가로 구성되는,
장치. - 제 16 항에 있어서,
상기 플래시 제어기는,
복수의 데이터 액세스 동작들 각각과 연관된 우선순위 값에 기초한 순서로 상기 플래시 메모리상에서 상기 제 2 커맨드 큐에 저장된 상기 복수의 데이터 액세스 동작들을 수행하도록 추가로 구성되는,
장치. - 제 1 항에 있어서,
상기 고체 상태 메모리 제어기는,
상기 제 1 비휘발성 고체 상태 메모리 상에서, 상기 제 2 커맨드 큐에 저장된 복수의 판독 또는 기록 데이터 액세스 동작들을 복수의 데이터 액세스 동작들 각각에 관련된 우선순위 값에 기초하여 수행하도록 추가적으로 구성되는,
장치. - 제 10 항에 있어서,
상기 방법은,
상기 캐시 메모리 상에서, 상기 제 2 커맨드 큐에 저장된 복수의 판독 또는 기록 데이터 액세스 동작들을 복수의 데이터 액세스 동작들 각각에 관련된 우선순위 값에 기초하여 순서대로 수행하는 것을 더 포함하는,
메모리 디바이스. - 제 1 항에 있어서,
상기 제 1 커맨드 큐 및 상기 제 2 커맨드 큐는 휘발성 랜덤 액세스 메모리를 포함하고,
상기 제 2 커맨드 큐는 상기 고체 상태 메모리 제어기로부터 물리적으로 분리되어 있는,
장치.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/066,266 | 2013-10-29 | ||
US14/066,266 US9348747B2 (en) | 2013-10-29 | 2013-10-29 | Solid state memory command queue in hybrid device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20150050457A KR20150050457A (ko) | 2015-05-08 |
KR101663066B1 true KR101663066B1 (ko) | 2016-10-06 |
Family
ID=53388254
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020140148307A Expired - Fee Related KR101663066B1 (ko) | 2013-10-29 | 2014-10-29 | 하이브리드 디바이스에서의 고체 상태 메모리 커맨드 큐 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9348747B2 (ko) |
JP (1) | JP5922740B2 (ko) |
KR (1) | KR101663066B1 (ko) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6255893B2 (ja) * | 2013-10-24 | 2018-01-10 | 富士通株式会社 | ストレージ制御装置、およびストレージ制御プログラム |
US20160188510A1 (en) * | 2014-12-26 | 2016-06-30 | Samsung Electronics Co., Ltd. | METHOD FETCHING/PROCESSING NVMe COMMANDS IN MULTI-PORT, SR-IOV OR MR-IOV SUPPORTED PCIe BASED STORAGE DEVICES |
KR20160118836A (ko) * | 2015-04-03 | 2016-10-12 | 에스케이하이닉스 주식회사 | 호스트 커맨드 큐를 포함하는 메모리 컨트롤러 및 그것의 동작 방법 |
JP6721821B2 (ja) | 2015-11-19 | 2020-07-15 | 富士通株式会社 | ストレージ制御装置、ストレージ制御方法およびストレージ制御プログラム |
US9460791B1 (en) * | 2015-12-08 | 2016-10-04 | Inphi Corporation | Data clock synchronization in hybrid memory modules |
KR102547795B1 (ko) | 2016-05-04 | 2023-06-27 | 에스케이하이닉스 주식회사 | 데이터 처리 시스템 및 데이터 처리 시스템의 동작 방법 |
US10025510B1 (en) * | 2016-06-30 | 2018-07-17 | EMC IP Holding Company LLC | Technique for copying unallocated logical regions of thin logical units |
US10409739B2 (en) | 2017-10-24 | 2019-09-10 | Micron Technology, Inc. | Command selection policy |
US11182102B2 (en) * | 2018-12-28 | 2021-11-23 | Micron Technology, Inc. | Host inquiry response generation in a memory device |
US11288185B2 (en) * | 2019-01-03 | 2022-03-29 | Silicon Motion, Inc. | Method and computer program product for performing data writes into a flash memory |
CN111399750B (zh) * | 2019-01-03 | 2023-05-26 | 慧荣科技股份有限公司 | 闪存数据写入方法及计算机可读取存储介质 |
CN113253939B (zh) * | 2021-06-11 | 2023-05-16 | 锐掣(杭州)科技有限公司 | 数据处理方法、装置、电子设备及存储介质 |
CN115480700A (zh) | 2022-09-08 | 2022-12-16 | 三星(中国)半导体有限公司 | 数据存储方法、存储设备以及主机 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20120210041A1 (en) * | 2007-12-06 | 2012-08-16 | Fusion-Io, Inc. | Apparatus, system, and method for caching data |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5420998A (en) * | 1992-04-10 | 1995-05-30 | Fujitsu Limited | Dual memory disk drive |
JPH09258907A (ja) * | 1996-03-25 | 1997-10-03 | Mitsubishi Electric Corp | 複数の記憶ディスク部を有した高可用性の外部記憶装置 |
US6704835B1 (en) | 2000-09-26 | 2004-03-09 | Intel Corporation | Posted write-through cache for flash memory |
US8176238B2 (en) | 2003-12-02 | 2012-05-08 | Super Talent Electronics, Inc. | Command queuing smart storage transfer manager for striping data to raw-NAND flash modules |
US7136973B2 (en) * | 2004-02-04 | 2006-11-14 | Sandisk Corporation | Dual media storage device |
JP4234753B2 (ja) * | 2006-12-15 | 2009-03-04 | 株式会社東芝 | ハードディスクドライブおよびコマンド実行方法 |
JP2008217855A (ja) * | 2007-02-28 | 2008-09-18 | Fujitsu Ltd | 記憶装置用制御装置、記憶装置およびそのデータ記憶制御方法 |
US7886110B2 (en) * | 2007-12-27 | 2011-02-08 | Intel Corporation | Dynamically adjusting cache policy based on device load in a mass storage system |
JP2010044814A (ja) * | 2008-08-11 | 2010-02-25 | Toshiba Storage Device Corp | 記憶装置の制御方法及び記憶装置 |
US8756369B2 (en) * | 2008-09-26 | 2014-06-17 | Netapp, Inc. | Priority command queues for low latency solid state drives |
US8078848B2 (en) * | 2009-01-09 | 2011-12-13 | Micron Technology, Inc. | Memory controller having front end and back end channels for modifying commands |
US20100262979A1 (en) | 2009-04-08 | 2010-10-14 | Google Inc. | Circular command queues for communication between a host and a data storage device |
US20120204008A1 (en) | 2011-02-04 | 2012-08-09 | Qualcomm Incorporated | Processor with a Hybrid Instruction Queue with Instruction Elaboration Between Sections |
US20130054880A1 (en) | 2011-08-26 | 2013-02-28 | Stec, Inc. | Systems and methods for reducing a number of close operations in a flash memory |
US9009396B2 (en) * | 2011-09-23 | 2015-04-14 | Avalanche Technology, Inc. | Physically addressed solid state disk employing magnetic random access memory (MRAM) |
US20130326113A1 (en) * | 2012-05-29 | 2013-12-05 | Apple Inc. | Usage of a flag bit to suppress data transfer in a mass storage system having non-volatile memory |
JP6101170B2 (ja) * | 2013-07-26 | 2017-03-22 | 株式会社日立製作所 | 計算機システム、キャッシュ管理方法、及び計算機 |
-
2013
- 2013-10-29 US US14/066,266 patent/US9348747B2/en active Active
-
2014
- 2014-10-28 JP JP2014219123A patent/JP5922740B2/ja active Active
- 2014-10-29 KR KR1020140148307A patent/KR101663066B1/ko not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20120210041A1 (en) * | 2007-12-06 | 2012-08-16 | Fusion-Io, Inc. | Apparatus, system, and method for caching data |
Also Published As
Publication number | Publication date |
---|---|
JP2015130150A (ja) | 2015-07-16 |
US9348747B2 (en) | 2016-05-24 |
US20160011966A1 (en) | 2016-01-14 |
JP5922740B2 (ja) | 2016-05-24 |
KR20150050457A (ko) | 2015-05-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101663066B1 (ko) | 하이브리드 디바이스에서의 고체 상태 메모리 커맨드 큐 | |
KR101245011B1 (ko) | 복수의 전달을 큐잉하는 방법, 복수의 불연속 어드레스 범위 전달 요청 방법, 제품 및 시스템 | |
KR101560469B1 (ko) | 메모리 시스템 컨트롤러들을 포함하는 장치 및 관련 방법들 | |
US8769232B2 (en) | Non-volatile semiconductor memory module enabling out of order host command chunk media access | |
CN113168374B (zh) | 写入命令在分区命名空间中的保持 | |
JP5759623B2 (ja) | メモリシステムコントローラを含む装置および関連する方法 | |
US11042300B2 (en) | Command load balancing for NVME dual port operations | |
US9870157B2 (en) | Command balancing and interleaving for write and reads between front end and back end of solid state drive | |
US20160342545A1 (en) | Data memory device | |
US20090172264A1 (en) | System and method of integrating data accessing commands | |
US9400603B2 (en) | Implementing enhanced performance flash memory devices | |
US10180792B1 (en) | Cache management in data storage systems | |
JP2019028954A (ja) | ストレージ制御装置、プログラム、及び重複排除方法 | |
CN105389268A (zh) | 资料储存系统及其运作方法 | |
CN111356991B (zh) | 逻辑块寻址范围冲突爬虫 | |
KR101569049B1 (ko) | 패스 스루 스토리지 디바이스들 | |
US9236066B1 (en) | Atomic write-in-place for hard disk drives | |
US12248397B2 (en) | Record and playback commands for storage devices | |
US9946490B2 (en) | Bit-level indirection defragmentation | |
KR20250043330A (ko) | Hmb를 통한 기입 병합으로 기입 성능 최적화 | |
WO2024035475A1 (en) | Write coalescing via hmb to optimize write performance |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20141029 |
|
PA0201 | Request for examination | ||
PG1501 | Laying open of application | ||
E902 | Notification of reason for refusal | ||
PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20150623 Patent event code: PE09021S01D |
|
E902 | Notification of reason for refusal | ||
PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20160224 Patent event code: PE09021S01D |
|
E701 | Decision to grant or registration of patent right | ||
PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20160629 |
|
PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20160929 Patent event code: PR07011E01D |
|
PR1002 | Payment of registration fee |
Payment date: 20160930 End annual number: 3 Start annual number: 1 |
|
PG1601 | Publication of registration | ||
FPAY | Annual fee payment |
Payment date: 20190809 Year of fee payment: 4 |
|
PR1001 | Payment of annual fee |
Payment date: 20190809 Start annual number: 4 End annual number: 4 |
|
PC1903 | Unpaid annual fee |