[go: up one dir, main page]

KR101646664B1 - 발광 소자, 발광 소자의 제조방법 및 발광 소자 패키지 - Google Patents

발광 소자, 발광 소자의 제조방법 및 발광 소자 패키지 Download PDF

Info

Publication number
KR101646664B1
KR101646664B1 KR1020100046249A KR20100046249A KR101646664B1 KR 101646664 B1 KR101646664 B1 KR 101646664B1 KR 1020100046249 A KR1020100046249 A KR 1020100046249A KR 20100046249 A KR20100046249 A KR 20100046249A KR 101646664 B1 KR101646664 B1 KR 101646664B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
light emitting
nitride semiconductor
emitting device
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020100046249A
Other languages
English (en)
Other versions
KR20110126793A (ko
Inventor
정환희
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100046249A priority Critical patent/KR101646664B1/ko
Priority to TW100110046A priority patent/TWI434437B/zh
Priority to US13/080,796 priority patent/US8476671B2/en
Priority to EP11161367.5A priority patent/EP2388834A3/en
Priority to CN201110101253.4A priority patent/CN102255014B/zh
Publication of KR20110126793A publication Critical patent/KR20110126793A/ko
Application granted granted Critical
Publication of KR101646664B1 publication Critical patent/KR101646664B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H10H20/82—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/018—Bonding of wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/832—Electrodes characterised by their material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Led Devices (AREA)

Abstract

실시예는, 기판; 상기 기판 상에 구비되고 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물; 상기 제1 도전형 반도체층 상에 구비된 질화물 반도체층; 및 상기 발광 구조물 상에 구비된 제 1 전극 패드를 포함하고, 상기 질화물 반도체층은 개구부를 포함하고, 상기 제 1 전극 패드는 상기 질화물 반도체층의 개구부 내에 형성되어 상기 질화물 반도체층을 통하지 않고 상기 발광구조물 상에 배치되는 발광 소자를 제공한다.

Description

발광 소자, 발광 소자의 제조방법 및 발광 소자 패키지{LIGHT EMITTING DEVICE, METHOD FOR FABRICATING THE LIGHT EMITTING DEVICE AND LIGHT EMITTING DEVICE PACKAGE}
실시예는 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지에 관한 것이다.
반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Ligit Emitting Diode)나 레이저 다이오드와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다.
따라서, 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등에까지 응용이 확대되고 있다.
실시예는 광효율이 향상되고 동작 전압이 감소된 발광 소자를 제공하고자 하는 것이다.
실시예는 기판; 상기 기판 상에 구비되고 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물; 상기 제1 도전형 반도체층 상에 구비된 질화물 반도체층; 및 상기 발광 구조물 상에 구비된 제 1 전극 패드를 포함하고, 상기 질화물 반도체층은 개구부를 포함하고, 상기 제 1 전극 패드는 상기 질화물 반도체층의 개구부 내에 형성되어 상기 질화물 반도체층을 통하지 않고 상기 발광 구조물 상에 배치되는 발광 소자를 제공한다.
다른 실시예는 기판; 상기 기판 상에 구비되고 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함하고, 상기 제2 도전형 반도체층부터 상기 제1 도전형 반도체층의 일부분까지 메사 식각되어 상기 제1 도전형 반도체층의 일부가 노출된 발광 구조물; 상기 제1 도전형 반도체층의 노출된 영역에 위치하는 제1 전극 패드;상기 제2 도전형 반도체층 상에 구비된 질화물 반도체층; 및 상기 발광 구조물 상에 구비된 제 2 전극 패드를 포함하고, 상기 질화물 반도체층은 개구부를 포함하고, 상기 제 2 전극 패드는 상기 질화물 반도체층의 개구부 내에 형성되어 상기 질화물 반도체층을 통하지 않고 상기 발광 구조물 상에 배치되는 발광 소자를 제공한다.
또 다른 실시예는 패키지 몸체; 상기 패키지 몸체 상에 구비된 제 1 항 또는 제 2 항 중 어느 한 항의 발광 소자; 상기 패키지 몸체 상에 구비되고, 상기 발광 소자와 각각 연결되는 제1 전극과 제2 전극; 및 상기 발광 소자를 포위하는 충진재를 포함하는 발광 소자 패키지를 제공한다.
여기서, 발광 소자는 상기 발광 구조물 상에 형성된 InGaN층을 더 포함하고, 상기 전극 패드는 상기 InGaN층 상에 배치될 수 있다.
그리고, 상기 InGaN층은 0.01~5.0 마이크로 미터의 두께를 가질 수 있다.
그리고, 상기 질화물 반도체층은 0.01~5.0 마이크로 미터의 두께를 가질 수 있다.
그리고, 상기 질화물 반도체층은 nGaN일 수 있다.
그리고, 상기 질화물 반도체층은 상부에 요철을 포함할 수 있다.
또한, 상기 발광 소자는 상기 기판과 상기 발광 구조물 사이에 오믹층을 더 포함할 수 있다.
실시예에 따른 발광 소자, 발광 소자의 제조방법 및 발광 소자 패키지는 광효율이 향상된다.
도 1은 발광 소자의 일실시예를 나타낸 도면이고,
도 2a 내지 도 2f는 발광 소자의 제조방법의 일실시예를 나타낸 도면이고,
도 3a 내지 도 3f는 발광 소자의 제조방법의 다른 실시예를 나타낸 도면이고,
도 4는 발광 소자 패키지의 일실시예를 나타낸 도면이다.
이하, 첨부된 도면을 참조하여 실시예에 따른 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지에 대해 설명한다.
실시예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
도 1은 발광 소자의 일실시예를 나타낸 도면이다. 이하에서, 도 1을 참조하여 발광 소자의 일실시예를 설명한다.
도시된 바와 같이, 발광 소자는 도전성 지지막(metal support, 160) 상에 오믹층(150)과 발광 구조물이 구비되어 있다. 상기 발광 구조물은 질화물 반도체일 수 있으며, 다른 실시예들에서도 동일하다. 여기서, 도전성 지지막(160)은 알루미늄(Al), 티타늄(Ti), 크롬(Cr), 니켈(Ni), 구리(Cu), 금(Au) 중 적어도 하나를 포함하여 단층 또는 다층 구조로 이루어질 수 있으며, 하기의 제2 도전형 반도체층(140)과 연결된 전극으로 작용할 수 있다.
그리고, 상기 도전성 지지막(160)은 발광 소자의 기판으로 구비될 수 있고, 상기 질화물 반도체는 상기 도전성 지지막(160) 상에 직접 구비될 수도 있으나, 상기 오믹층(150)으로 투명 전극 등이 형성되어, 질화물 반도체와 도전성 지지막(160)의 오믹 특성을 개선할 수 있다.
여기서, 오믹층(150)으로는 ITO, IZO, AZO, Ni, Ag, Al 및 Pt 등이 사용될 수 있다. 특히, Ni/Au의 이중층으로 구성된 투명 전극층이 널리 사용되며, Ni/Au의 이중층으로 구성된 투명 전극층은 전류 주입 면적을 증가시키면서 오믹 콘택을 형성하여 순방향 전압(Vf)을 저하시킨다.
그리고, 상기 오믹층 상에는 질화물 반도체가 구비되어 있으며, 질화물 반도체는 제1 도전형 반도체층(120)과 활성층(130) 및 제2 도전형 반도체층(140)을 포함하여 이루어질 수 있다.
제2 도전형 반도체층(140)은 예를 들어 p형 반도체층으로 구현될 수 있는데, 상기 p형 반도체층은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.
상기 제2 도전형 반도체층(140) 상에는 상기 활성층(130)이 형성될 수 있다. 상기 활성층(130)은 예를 들어, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체 재료를 포함하여 형성할 수 있으며, 양자선(Quantum wire) 구조, 양자점(Quantum dot) 구조, 단일 양자 우물 구조 또는 다중 양자 우물 구조(MQW : Multi Quantum Well) 중 적어도 하나를 포함할 수 있다.
상기 활성층(130)은 상기 제2 도전형 반도체층(140) 및 하기의 제1 도전형 반도체층(120)으로부터 제공되는 전자 및 정공의 재결합(recombination) 과정에서 발생되는 에너지에 의해 광을 생성할 수 있다.
상기 활성층(130) 상에는 상기 제1 도전형 반도체층(120)이 형성될 수 있다. 상기 제1 반도체층(120)은 제1 도전형 반도체층으로만 형성되거나, 상기 제1 도전형 반도체층 아래에 언도프트 반도체층을 더 포함할 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1 도전형 반도체층(120)은 예를 들어, n형 반도체층을 포함할 수 있는데, 상기 n형 반도체층은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑될 수 있다.
상기 언도프트 반도체층은 상기 제1 도전형 반도체층은 결정성 향상을 위해 형성되는 층으로, 상기 n형 도펀트가 도핑되지 않아 상기 제1 도전형 반도체층에 비해 낮은 전기전도성을 갖는 것을 제외하고는 상기 제1 도전형 반도체층과 같을 수 있다.
여기서, 상술한 바와 다르게, 상기 제1 도전형 반도체층(120)이 p형 반도체층을 포함하고 상기 제2 도전형 반도체층(140)이 n형 반도체층을 포함할 수도 있다. 또한, 상기 제1 반도체층(120) 상에는 n형 또는 p형 반도체층을 포함하는 제3 도전형 반도체층(미도시)이 형성될 수도 있는데, 이에 따라 본 실시예에 따른 상기 발광 소자는 np, pn, npn, pnp 접합 구조 중 적어도 어느 하나를 가질 수 있다.
또한, 상기 제1 도전형 반도체층(120) 및 상기 제2 도전형 반도체층(140) 내의 도전형 도펀트의 도핑 농도는 균일 또는 불균일하게 형성될 수 있다. 즉, 상기 복수의 반도체층의 구조는 다양하게 형성될 수 있으며, 이에 대해 한정하지는 않는다.
그리고, 상기 제1 도전형 반도체층(120) 상에는 InGaN층(190)이 구비되어 있으며, 상기 InGaN층(190)은 n형 GaN(nGaN)에 In(인듐)이 도핑되어 형성될 수 있고, 0.01~5.0 마이크로 미터의 두께로 형성될 수 있다.
그리고, 상기 InGaN층(190) 상에는, 질화물 반도체층(170)이 구비될 수 있고, 상기 질화물 반도체층(170)은 패터닝될 수 있다. 상기 질화물 반도체층(170)으로는, AlxInyGa(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1 임)을 갖는 n-도핑된 반도체 물질로 이루어지고, 특히 n형 GaN(nGaN)이 0.01~5.0 마이크로 미터의 두께로 형성될 수 있다.
상기 질화물 반도체층(170)은 도시된 바와 같이 표면이 요철 형상을 갖는 나노콘의 형상으로 형성될 수 있고, 특히 일부분에서는 상기 제1 도전형 반도체층(120)이 직접 노출되도록 형성될 수 있다.
그리고, 질화물 반도체층(170)의 일부에서 노출된 상기 제1 도전형 반도체층(120) 상에, 제1 전극 패드(180)가 구비되어 있다. 즉, 상기 질화물 반도체층(170)은 개구부가 구비되고, 상기 개구부 내에 제1 전극 패드(180)가 구비되어 상기 질화물 반도체층(170)을 통하지 않고 직접 상기 발광 구조물 상에 배치될 수 있다.
그리고, 상기 제1 전극 패드(180)는 크롬(Cr), 니켈(Ni), 금(Au), 알루미늄(Al), 타이타늄(Ti), 백금(Pt) 중에서 선택된 어느 하나의 금속 또는 상기 금속들의 합금으로 이루어진다.
여기서, 상기 제1 전극 패드(180)는 상기 InGaN층(190)과 컨택할 수 있는데, 이때 Indium이 도핑된 n형 GaN(nGaN)으로 이루어진 InGaN층(190)은 상기 질화물 반도체층(170)보다 낮은 일함수를 가지므로, 발광 소자의 동작 개시 전압을 낮출 수 있는 효과가 있다.
도 2a 내지 도 2f는 발광 소자의 제조방법의 일실시예를 나타낸 도면이다. 이하에서, 도 2a 내지 도 2f를 참조하여 발광 소자의 제조방법의 일실시예를 설명한다.
먼저 도 2a에 도시된 바와 같이, 기판(100) 상에 발광 구조물을 적층하는데, 상기 발광 구조물은 질화물 반도체일 수 있다. 여기서, 상기 질화물 반도체는 제1 도전형 반도체층(120)과 활성층(130) 및 제2 도전형 반도체층(140)을 포함하여 이루어질 수 있다.
상기 질화물 반도체는 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.
여기서, 기판(100)으로 사파이어(Al203), GaN, SiC, ZnO, Si, GaP, InP, Ga203, 그리고 GaAs 등이 사용될 수 있다.
그리고, 상기 질화물 반도체와 기판(110) 사이에는 버퍼층(110)을 성장시킬 수 있는데, 재료의 격자 부정합 및 열 팽창 계수의 차이를 완화하기 위한 것으로서 구체적으로 저온 성장 GaN층 또는 AlN층 등을 형성할 수 있다.
그리고, 제1 도전형 반도체층(120)을 성장시킬 수 있다.
상기 제1 도전형 반도체층(120)은 예를 들어, n형 반도체층을 포함할 수 있는데, 상기 n형 반도체층은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Si, Ge, Sn, Se, Te등의 n형 도펀트가 도핑될 수 있다.
여기서, 상기 제1 도전형 반도체층(120)은 제1 도전형 반도체층(120)으로만 형성되거나, 상기 제1 도전형 반도체층(120)의 아래에 언도프트(undoped) 반도체층을 더 포함할 수 있으며, 이에 대해 한정하지는 않는다. 그리고, 상기 언도프트 반도체층은 상기 제1 도전형 반도체층(120)의 결정성 향상을 위해 형성되는 층으로, 상기 n형 도펀트가 도핑되지 않아 상기 제1 도전형 반도체층(120)에 비해 낮은 전기전도성을 갖는 것을 제외하고는 상기 제1 도전형 반도체층(120)과 같다.
그리고, 상기 제1 도전형 반도체층(120) 상에 활성층(130)을 성장시키는데, 상기 활성층(130)은 단일 또는 다중 양자 우물(Multi-Quantum Well : MQW) 구조를 가지며 또한, 양자선(Quantum wire)구조 또는 양자점(Quantum dot)구조를 포함할 수도 있다.
상기 활성층(130)은 3족-5족 원소의 화합물 반도체 재료를 이용하여 우물층과 장벽층의 주기, 예를 들면 InGaN 우물층/GaN 장벽층의 주기, InGaN 우물층/AlGaN 장벽층의 주기, 및 InGaN 우물층/InGaN 장벽층의 주기 중 적어도 하나의 주기를 포함할 수 있다.
상기 활성층(130)의 위 또는/및 아래에는 도전형 클래드층이 형성될 수 있으며, 상기 도전형 클래드층은 GaN계 반도체로 형성될 수 있다.
그리고, 상기 활성층(130) 상에 제2 도전형 반도체층(140)을 성장시킨다. 상기 제2 도전형 반도체층(140)은 AlxInyGa(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1 임)을 갖는 질화물 반도체 물질을 포함할 수 있으며, Mg, Zn 등과 같은 P형 도펀트를 포함할 수 있다.
그리고, 도 2b에 도시된 바와 같이 제2 도전형 반도체층(140) 상에, 오믹층(150)과 도전성 지지막(160)을 형성한다.
여기서, 도전성 지지막(160)은 알루미늄(Al), 티타늄(Ti), 크롬(Cr), 니켈(Ni), 구리(Cu), 금(Au) 중 적어도 하나를 포함하여 단층 또는 다층 구조로 이루어질 수 있으며, 상기 제2 도전형 반도체층(140)과 연결된 전극으로 작용할 수 있다.
그리고, 상기 제2 도전형 반도체층(140)은 불순물 도핑 농도가 낮아 접촉 저항이 높으며 그로 인해 오믹 특성이 좋지 못할 수 있으므로, 이러한 오믹 특성을 개선하기 위해 오믹층(150)으로 투명 전극 등을 형성한다.
그리고, 오믹층(150)으로는 ITO, IZO, AZO, Ni, Ag, Al 및 Pt 등이 사용될 수 있다. 특히, Ni/Au의 이중층으로 구성된 투명 전극층이 널리 사용되며, Ni/Au의 이중층으로 구성된 투명 전극층은 전류 주입 면적을 증가시키면서 오믹 콘택을 형성하여 순방향 전압(Vf)을 저하시킨다.
이어서, 도 2c에 도시된 바와 같이 상기 기판(100)과 버퍼층(110)을 제거한다. 여기서, 상기 기판(100)의 제거는 엑시머 레이저 등을 이용한 레이저 리프트 오프(Laser Lift Off: LLO)의 방법으로 할 수도 있으며, 건식 및 습식 식각의 방법으로 할 수도 있다.
여기서, 상기 기판(100)의 제거를 레이저 리프트 오프법으로 수행할 때, 상기 사파이어 기판(100)의 에너지 밴드 갭보다는 작고, 제1 도전형 반도체층(110)의 에너지 밴드 갭보다는 큰 에너지를 갖는 레이저를 조사하면, 버퍼층(110)에서 상기 레이저광을 흡수하여 사파이어 기판(100)의 분리가 일어난다.
이어서, 도 2d에 도시된 바와 같이, 제1 도전형 반도체층(120) 상에 질화물 반도체층(170)을 형성한다.
여기서, 상기 질화물 반도체층(170)으로는, AlxInyGa(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1 임)을 갖는 n-도핑된 반도체 물질로 이루어지고, 특히 n형 GaN(nGaN)이 0.01~5.0 마이크로 미터의 두께로 형성될 수 있다.
여기서, 상기 질화물 반도체층(170)은 도시된 바와 같이 표면이 요철 형상을 갖는 나노콘의 형상으로 형성될 수 있고, 특히 일부분에서는 상기 제1 도전형 반도체층(120)이 직접 노출되도록 형성될 수 있다.
여기서, 상기 질화물 반도체층(170)은 400 ~ 900 ℃의 저온에서 성장시키되, 특히 600 ~ 800 ℃의 온도에서 성장시키는 것이 바람직하며, MOCVD(Metal Organic Chemical Vapor Deposition)법에 의해 성장시킬 수 있다.
특히, 상기 질화물 반도체층(170)은 상기 제1 도전형 반도체층(120), 활성층(130) 및 제2 도전형 반도체층(140)과는 달리 400 ~ 900 ℃의 저온과 적은 유량의 NH3 기체의 공급 조건하에서 성장시킬 수 있다.
상술한 바와 같이, 온도와 NH3 유량을 조절함으로써, 제1 도전형 반도체층(120) 상부에 나노콘 형상의 질화물 반도체층(170)을 형성할 수 있다.
즉, 상기 질화물 반도체층(170)을 성장시킬 때, 수평 및 수직 성장 비율을 조절하여 피라미드 형상을 형성할 수 있는데, 이때 조절 변수로는 성장 온도 및 NH3 유량 등이 있다.
여기서, 성장 온도를 높이고 NH3 의 유량을 늘리면 수평 성장이 증가하며, 성장 온도를 낮추고 NH3 의 유량을 줄이면 수직 성장이 증가하게 되는데, 이러한 성장 변수를 조절함으로써, 상기 질화물 반도체층(170)을 나노콘 형상으로 형성할 수 있다.
그리고, 상기 질화물 반도체층(170)의 일부를 제거하여 개구부를 형성하고, 도 2e에 도시된 바와 같이 상기 개구부를 통하여 제1 도전형 반도체층(120) 상부에 제1 전극 패드(180)를 형성한다.
상기 제1 전극 패드(180)는 크롬(Cr), 니켈(Ni), 금(Au), 알루미늄(Al), 타이타늄(Ti), 백금(Pt) 중에서 선택된 어느 하나의 금속 또는 상기 금속들의 합금으로 이루어진다.
다른 실시예에 따르면, 도 2f에 도시된 바와 같이 제1 도전형 반도체층(120) 상에 InGaN층(190)을 형성할 수 있다. 이때, 상기 제1 전극 패드(180)는 상기 InGaN층(190)과 컨택할 수도 있다.
그리고, 상기 InGaN층(190)은 n형 GaN(nGaN)에 In(인듐)이 도핑되어 형성될 수 있고, 0.01~5.0 마이크로 미터의 두께로 형성될 수 있다.
이때, Indium이 도핑된 n형 GaN(nGaN)으로 이루어진 InGaN층(190)은 상기 질화물 반도체층(170)보다 낮은 일함수를 가지므로, 발광 소자의 동작 개시 전압을 낮출 수 있는 효과가 있다.
그리고, 상기 발광 다이오드 칩(chip)의 제1 전극 패드와 제2 전극 패드는 와이어 본딩 등의 방법으로 마운트 리드와 이너 리드 각각에 전기적으로 연결하면 발광 소자가 완성된다. 또한, 상기 질화물 반도체층 상에는 투명 수지에 형광물질이 혼합된 형광체층이 덮인다.
도 3a 내지 도 3f는 발광 소자의 제조방법의 다른 실시예를 나타낸 도면이다. 이하에서, 도 3a 내지 도 3f를 참조하여 발광 소자의 제조방법의 다른 실시예를 설명한다.
먼저, 도 3a에 도시된 바와 같이, 기판(200) 상에 발광 구조물을 성장시키는데, 상기 발광 구조물은 질화물 반도체일 수 있다. 여기서, 상기 질화물 반도체는 제1 도전형 반도체층(210)과 활성층(220) 및 제2 도전형 반도체층(230)을 포함하여 이루어진다.
이때, 도시되지는 않았으나 버퍼층이 형성될 수도 있음은 당연하다.
그리고, 제1 도전형 반도체층(210)과 활성층(220) 및 제2 도전형 반도체층(230)의 재료 및 적층 방법은 상술한 수직형 발광 다이오드의 경우와 동일하다.
이어서, 도 3b에 도시된 바와 같이 상기 제2 도전형 반도체층(230)에서 상기 제1 도전형 반도체층(210)의 일부분까지 RIE(Reactive Ion Etching) 방식으로 메사(Mesa) 식각한다.
즉, 사파이어 기판과 같이 절연성 기판을 사용하는 경우 기판 하부에 전극을 형성할 수 없기 때문에, 상기 제2 도전형 반도체층(230)부터 상기 제1 도전형 반도체층(210)의 일부분까지 메사(Mesa) 식각함으로써, 전극을 형성할 수 있는 공간을 확보한다.
이어서, 도 3c에 도시된 바와 같이, 제2 도전형 반도체층(230) 상에 질화물 반도체층(240)을 형성한다.
여기서, 상기 질화물 반도체층(240)은, AlxInyGa(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1 임)을 갖는 p-도핑된 반도체 물질로 이루어지고, 특히 pGaN이 0.01~5.0 마이크로 미터의 두께로 형성될 수 있다.
여기서, 상기 질화물 반도체층(240)은 도시된 바와 같이 표면이 요철 형상을 갖는 나노콘의 형상으로 형성될 수 있고, 특히 일부분에서는 상기 제2 도전형 반도체층(230)이 직접 노출되도록 형성될 수 있다.
여기서, 상기 질화물 반도체층(240)은 400 ~ 900 ℃의 저온에서 성장시키되, 특히 600 ~ 800 ℃의 온도에서 성장시키는 것이 바람직하며, MOCVD(Metal Organic Chemical Vapor Deposition)법에 의해 성장시킬 수 있다.
특히, 상기 질화물 반도체층(240)은 400 ~ 900 ℃의 저온과 적은 유량의 NH3 기체의 공급 조건하에서 성장시킬 수 있음은 상술한 바와 같다.
상술한 바와 같이, 온도와 NH3 유량을 조절함으로써, 제2 도전형 반도체층(230) 상부에 나노콘 형상의 질화물 반도체층(240)을 형성할 수 있다.
즉, 상기 질화물 반도체층(240)을 성장시킬때, 수평 및 수직 성장 비율을 조절하여 피라미드 형상을 형성할 수 있는데, 이때 조절 변수로는 성장 온도 및 NH3 유량 등이 있다.
여기서, 성장 온도를 높이고 NH3 의 유량을 늘리면 수평 성장이 증가하며, 성장 온도를 낮추고 NH3 의 유량을 줄이면 수직 성장이 증가하게 되는데, 이러한 성장 변수를 조절함으로써, 상기 질화물 반도체층(240)을 나노콘 형상으로 형성할 수 있다.
그리고, 상기 질화물 반도체층(240)의 일부를 제거하여 개구부를 형성하고, 도 4d에 도시된 바와 같이 상기 개구부를 통하여 노출된 제2 도전형 반도체층(230) 상부에 제2 전극 패드(250)를 형성한다.
상기 제2 전극 패드(250)는 크롬(Cr), 니켈(Ni), 금(Au), 알루미늄(Al), 타이타늄(Ti), 백금(Pt) 중에서 선택된 어느 하나의 금속 또는 상기 금속들의 합금으로 이루어진다.
이어서, 도 3e에 도시된 바와 같이 메사 식각되어 노출된 상기 제1 도전형 반도체층(210) 상에 제1 전극 패드(260)를 형성하다. 여기서, 상기 제1 전극 패드(260)는 상기 제2 전극 패드(250)의 재료와 동일한 재료로 이루어질 수 있다.
다른 실시예에 따르면, 도 2f에 도시된 바와 같이 제2 도전형 반도체층(230) 상에 InGaN층(270)을 형성할 수 있다. 이때, 상기 제2 전극 패드(250)는 상기 InGaN층(270)과 컨택할 수 있다.
그리고, 상기 InGaN층(270)은 pGaN에 In(인듐)이 도핑되어 형성될 수 있고, 0.01~5.0 마이크로 미터의 두께로 형성될 수 있다.
이때, Indium이 도핑된 pGaN으로 이루어진 InGaN층(270)은 상기 질화물 반도체층(240)보다 낮은 일함수를 가지므로, 발광 소자의 동작 개시 전압을 낮출 수 있는 효과가 있다.
그리고, 상기 발광 다이오드 칩의 제1 전극 패드와 제2 전극 패드는 와이어 본딩 등의 방법으로 마운트 리드와 인너 리드 각각에 전기적으로 연결하면 발광 소자가 완성된다. 또한, 상기 질화물 반도체층 상에는 투명 수지에 형광물질이 혼합된 형광체층이 덮인다.
상술한 발광 소자의 일실시예들은, Indium이 도핑된 InGaN층이 질화물 반도체층보다 낮은 일함수를 가지므로, 발광 소자의 동작 개시 전압을 낮출 수 있는 효과가 있다.
또한, 수직형 발광 소자의 경우 질화물 반도체의 상부와 하부에 각각 전극을 구비하여 수직으로 전류가 흐름으로써 동작전압의 감소 및 열방출 효과가 더 크다.
도 4는 발광 소자 패키지의 일실시예의 단면도이다. 이하에서, 도 4를 참조하여 발광 소자 패키지의 일실시예를 설명한다.
도시된 바와 같이, 실시예에 따른 발광 소자 패키지는 패키지 몸체(320)와, 상기 패키지 몸체(320)에 설치된 제1 전극층(311) 및 제2 전극층(312)과, 상기 패키지 몸체(320)에 설치되어 상기 제1 전극층(311) 및 제2 전극층(312)과 전기적으로 연결되는 실시예에 따른 발광 소자(300) 등의 발광 구조물과, 상기 발광 소자(300)를 포위하는 충진재(340)를 포함한다. 여기서, 발광 소자(300)는 상술한 실시예들에 기재된 발광 소자와 동일하다.
상기 패키지 몸체(320)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상기 발광 소자(300)의 주위에 경사면이 형성되어 광추출 효율을 높일 수 있다.
상기 제1 전극(311) 및 제2 전극(312)은 서로 전기적으로 분리되며, 상기 발광 소자(300)에 전원을 제공한다. 또한, 상기 제1 전극(311) 및 제2 전극(312)은 상기 발광 소자(300)에서 발생된 광을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광 소자(300)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.
상기 발광 소자(300)는 상기 패키지 몸체(320) 상에 설치되거나 상기 제1 전극(311) 또는 제2 전극(312) 상에 설치될 수 있다.
상기 발광 소자(300)는 상기 제1 전극층(311) 및 제2 전극층(312)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다.
상기 충진재(340)는 상기 발광 소자(300)를 포위하여 보호할 수 있다. 또한, 상기 충진재(340)에는 형광체가 포함되어 상기 발광 소자(300)에서 방출된 광의 파장을 변화시킬 수 있다.
상기 발광 소자 패키지는 상기에 개시된 실시 예들의 발광 소자 중 적어도 하나를 하나 또는 복수개로 탑재할 수 있으며, 이에 대해 한정하지는 않는다.
실시 예에 따른 발광 소자 패키지는 복수개가 기판 상에 어레이되며, 상기 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 반도체 발광소자 또는 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100, 200 : 기판 110 : 버퍼층
120, 210 : 제1 도전형 반도체층 130, 220 : 활성층
140, 230 : 제2 도전형 반도체층 150 : 오믹층
160 : 도전성 지지막 170, 240 : 질화물 반도체층
180, 260 : 제 1 전극 패드 190, 270 : InGaN
250 : 제2 전극 패드

Claims (9)

  1. 기판;
    상기 기판 상에 구비되고 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물;
    상기 제2 도전형 반도체층 상에 배치되고, 인듐을 포함하는 제1 질화물 반도체층;
    상기 제1 질화물 반도체층 상에 배치되고, 인듐을 포함하지 않는 제2 질화물 반도체층; 및
    상기 발광 구조물 상에 배치되는 제1 전극 패드를 포함하며,
    상기 제2 질화물 반도체층은 상기 제1 질화물 반도체층의 일부 영역을 노출하는 개구부를 포함하고, 상기 제1 전극 패드는 상기 제2 질화물 반도체층으로부터 이격하도록 상기 개구부를 통과하여 상기 제1 질화물 반도체층의 노출되는 일부 영역에 직접 접촉되고, 상기 인듐이 포함된 제1 질화물 반도체층의 일함수는 상기 인듐을 포함하지 않는 제2 질화물 반도체층의 일함수보다 낮은 발광 소자.
  2. 제1항에 있어서, 상기 제2 질화물 반도체층은,
    AlxInyGa(1-x-y)N 조성식(0≤x≤1, 0≤y≤1, 0≤x+y≤1)을 갖는 발광 소자.
  3. 제1항에 있어서,
    상기 제2 도전형 반도체층은 표면에 요철이 형성되는 발광 소자.
  4. 제1항에 있어서,
    상기 제1 질화물 반도체층은 인듐을 포함하는 n형 GaN이고, 상기 제2 질화물 반도체층은 n형 GaN인 발광 소자.
  5. 제1항에 있어서,
    상기 제1 질화물 반도체층의 두께는 0.01~5.0 마이크로 미터이고,
    상기 제2 질화물 반도체층의 두께는 0.01~5.0 마이크로 미터인 발광 소자.
  6. 제3항에 있어서,
    상기 요철은 나노콘 형상을 갖는 발광 소자.
  7. 제1항에 있어서,
    상기 기판은 사파이어(Al203), GaN, SiC, ZnO, Si, GaP, InP, Ga203, 및 GaAs으로 이루어지는 발광 소자.
  8. 삭제
  9. 패키지 몸체;
    상기 패키지 몸체에 배치되는 제1 전극 및 제2 전극;
    상기 제1 전극 및 상기 제2 전극과 연결되는 제1항 또는 제2항 중 어느 한 항의 발광 소자; 및
    상기 발광 소자를 포위하는 충진재를 포함하는 발광 소자 패키지.
KR1020100046249A 2010-05-18 2010-05-18 발광 소자, 발광 소자의 제조방법 및 발광 소자 패키지 Expired - Fee Related KR101646664B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020100046249A KR101646664B1 (ko) 2010-05-18 2010-05-18 발광 소자, 발광 소자의 제조방법 및 발광 소자 패키지
TW100110046A TWI434437B (zh) 2010-05-18 2011-03-24 發光元件、發光元件封裝及照明裝置
US13/080,796 US8476671B2 (en) 2010-05-18 2011-04-06 Light emitting device, light emitting device package, and lighting device
EP11161367.5A EP2388834A3 (en) 2010-05-18 2011-04-06 Light emitting device, light emitting device package, and lighting device
CN201110101253.4A CN102255014B (zh) 2010-05-18 2011-04-20 发光器件、发光器件封装以及照明装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100046249A KR101646664B1 (ko) 2010-05-18 2010-05-18 발광 소자, 발광 소자의 제조방법 및 발광 소자 패키지

Publications (2)

Publication Number Publication Date
KR20110126793A KR20110126793A (ko) 2011-11-24
KR101646664B1 true KR101646664B1 (ko) 2016-08-08

Family

ID=44455567

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100046249A Expired - Fee Related KR101646664B1 (ko) 2010-05-18 2010-05-18 발광 소자, 발광 소자의 제조방법 및 발광 소자 패키지

Country Status (5)

Country Link
US (1) US8476671B2 (ko)
EP (1) EP2388834A3 (ko)
KR (1) KR101646664B1 (ko)
CN (1) CN102255014B (ko)
TW (1) TWI434437B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5052636B2 (ja) * 2010-03-11 2012-10-17 株式会社東芝 半導体発光素子
KR101286211B1 (ko) * 2012-02-16 2013-07-15 고려대학교 산학협력단 발광 소자 제조 방법 및 이를 이용하여 제조된 발광 소자
KR101414652B1 (ko) * 2012-06-04 2014-08-06 엘지전자 주식회사 질화물 반도체 발광 소자
US10591124B2 (en) 2012-08-30 2020-03-17 Sabic Global Technologies B.V. Heat dissipating system for a light, headlamp assembly comprising the same, and method of dissipating heat
CN106463578B (zh) * 2014-05-08 2019-11-22 Lg伊诺特有限公司 发光器件
KR102424402B1 (ko) * 2015-08-13 2022-07-25 삼성전자주식회사 반도체 패키지 및 그 제조방법
US10170455B2 (en) 2015-09-04 2019-01-01 PlayNitride Inc. Light emitting device with buffer pads
TWI552385B (zh) * 2015-09-04 2016-10-01 錼創科技股份有限公司 發光元件
CN110402494A (zh) * 2017-01-13 2019-11-01 尤哈·兰塔拉 用于持续消毒的led结构和照明器
CN109103230B (zh) * 2018-08-27 2022-02-08 武汉天马微电子有限公司 一种oled显示面板、oled显示面板的制作方法及显示装置
CN109346405B (zh) * 2018-11-23 2021-12-03 江苏新广联科技股份有限公司 一种GaN基SBD倒装芯片的制备方法
WO2021010273A1 (ja) * 2019-07-16 2021-01-21 日本特殊陶業株式会社 半田付け用波長変換部材、波長変換装置、および、光源装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200379693Y1 (ko) * 2004-06-18 2005-03-23 슈퍼노바 옵토일렉트로닉스 코포레이션 백색광 발광 다이오드의 수직 전극 구조
JP2009060142A (ja) * 2008-12-01 2009-03-19 Sanyo Electric Co Ltd 窒化物系半導体発光素子

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2298491C (en) * 1997-07-25 2009-10-06 Nichia Chemical Industries, Ltd. Nitride semiconductor device
US6799967B2 (en) * 2001-07-10 2004-10-05 Cao Group, Inc. Light for use in activating light-activated materials, the light having a plurality of light emitting single chip arrays
JP4233268B2 (ja) 2002-04-23 2009-03-04 シャープ株式会社 窒化物系半導体発光素子およびその製造方法
US6919585B2 (en) 2002-05-17 2005-07-19 Lumei Optoelectronics, Inc. Light-emitting diode with silicon carbide substrate
US20040188696A1 (en) * 2003-03-28 2004-09-30 Gelcore, Llc LED power package
TWI230474B (en) * 2004-04-13 2005-04-01 United Epitaxy Co Ltd High luminance indium gallium aluminum nitride light emitting, device and manufacture method thereof
EP1794813B1 (en) * 2004-08-26 2015-05-20 LG Innotek Co., Ltd. Nitride semiconductor light emitting device and fabrication method thereof
US7943949B2 (en) * 2004-09-09 2011-05-17 Bridgelux, Inc. III-nitride based on semiconductor device with low-resistance ohmic contacts
TWM265766U (en) * 2004-09-16 2005-05-21 Super Nova Optoelectronics Cor Structure of GaN light emitting device
JP2006100475A (ja) 2004-09-29 2006-04-13 Toyoda Gosei Co Ltd 半導体発光素子
JP2006100500A (ja) * 2004-09-29 2006-04-13 Sanken Electric Co Ltd 半導体発光素子及びその製造方法
US7847279B2 (en) * 2005-07-06 2010-12-07 Lg Innotek Co., Ltd. Nitride semiconductor LED and fabrication method thereof
US8674375B2 (en) * 2005-07-21 2014-03-18 Cree, Inc. Roughened high refractive index layer/LED for high light extraction
JP2007157853A (ja) * 2005-12-01 2007-06-21 Sony Corp 半導体発光素子およびその製造方法
KR100844722B1 (ko) * 2006-03-07 2008-07-07 엘지전자 주식회사 나노콘 성장방법 및 이를 이용한 발광 다이오드의제조방법
US20080042149A1 (en) * 2006-08-21 2008-02-21 Samsung Electro-Mechanics Co., Ltd. Vertical nitride semiconductor light emitting diode and method of manufacturing the same
KR100865754B1 (ko) * 2006-08-21 2008-10-28 삼성전기주식회사 수직구조 질화물계 반도체 발광소자 및 그 제조방법
KR100856089B1 (ko) * 2006-08-23 2008-09-02 삼성전기주식회사 수직구조 질화갈륨계 발광 다이오드 소자 및 그 제조방법
KR100820546B1 (ko) 2006-09-07 2008-04-07 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
KR100762003B1 (ko) 2006-09-22 2007-09-28 삼성전기주식회사 수직구조 질화물계 발광다이오드 소자의 제조방법
KR20080032882A (ko) 2006-10-11 2008-04-16 삼성전기주식회사 발광 다이오드 패키지
DE102007057756B4 (de) * 2007-11-30 2022-03-10 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines optoelektronischen Halbleiterkörpers
KR101371852B1 (ko) * 2007-12-20 2014-03-07 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
US7791101B2 (en) * 2008-03-28 2010-09-07 Cree, Inc. Indium gallium nitride-based ohmic contact layers for gallium nitride-based devices
KR101039496B1 (ko) * 2008-06-17 2011-06-08 한국광기술원 돔형 봉지층을 갖는 발광다이오드 패키지 및 그의 제조방법
KR101534848B1 (ko) * 2008-07-21 2015-07-27 엘지이노텍 주식회사 발광 다이오드 및 그 제조방법. 그리고 발광 소자 및 그발광 소자 제조방법
KR101039904B1 (ko) * 2010-01-15 2011-06-09 엘지이노텍 주식회사 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200379693Y1 (ko) * 2004-06-18 2005-03-23 슈퍼노바 옵토일렉트로닉스 코포레이션 백색광 발광 다이오드의 수직 전극 구조
JP2009060142A (ja) * 2008-12-01 2009-03-19 Sanyo Electric Co Ltd 窒化物系半導体発光素子

Also Published As

Publication number Publication date
US20110284864A1 (en) 2011-11-24
KR20110126793A (ko) 2011-11-24
TWI434437B (zh) 2014-04-11
EP2388834A3 (en) 2013-12-18
CN102255014A (zh) 2011-11-23
US8476671B2 (en) 2013-07-02
CN102255014B (zh) 2015-04-29
EP2388834A2 (en) 2011-11-23
TW201214771A (en) 2012-04-01

Similar Documents

Publication Publication Date Title
KR101646664B1 (ko) 발광 소자, 발광 소자의 제조방법 및 발광 소자 패키지
KR101729263B1 (ko) 발광 소자, 발광 소자의 제조방법 및 발광 소자 패키지
KR101007136B1 (ko) 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법
KR101712049B1 (ko) 발광 소자
CN102117771B (zh) 一种发光二极管外延片和管芯及其制作方法
KR101813935B1 (ko) 발광소자
KR100996446B1 (ko) 발광 소자, 발광 소자의 제조방법 및 발광 소자 패키지
CN110494992B (zh) 半导体器件以及包括该半导体器件的发光器件封装
KR20130042784A (ko) 질화물 반도체 발광소자
KR20130058406A (ko) 반도체 발광소자
KR101039609B1 (ko) 발광 소자, 발광 소자의 제조방법 및 발광 소자 패키지
KR20120020436A (ko) 발광 소자
KR101011757B1 (ko) 발광 소자, 발광 소자의 제조방법 및 발광 소자 패키지
KR101785644B1 (ko) 발광소자 및 그 발광 소자의 제조 방법
KR101125026B1 (ko) 발광소자 및 그 발광 소자의 제조 방법
KR100700529B1 (ko) 전류 확산층을 구비한 발광 다이오드 및 그 제조 방법
KR20130103070A (ko) 반도체 발광소자
KR101742617B1 (ko) 발광소자
KR20120055958A (ko) 발광소자 및 그 발광 소자의 제조 방법
KR101911867B1 (ko) 발광소자
KR101700792B1 (ko) 발광 소자
KR20120011198A (ko) 발광 소자, 발광 소자 패키지 및 발광 소자의 제조방법
KR101728545B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR102427280B1 (ko) 발광소자 및 이를 포함하는 발광소자 어레이 모듈
KR101874574B1 (ko) 발광소자 및 그 발광 소자의 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20100518

PG1501 Laying open of application
A201 Request for examination
AMND Amendment
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20150429

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20100518

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20151218

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20160525

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20151218

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
PX0901 Re-examination

Patent event code: PX09011S01I

Patent event date: 20160525

Comment text: Decision to Refuse Application

Patent event code: PX09012R01I

Patent event date: 20160202

Comment text: Amendment to Specification, etc.

Patent event code: PX09012R01I

Patent event date: 20150429

Comment text: Amendment to Specification, etc.

PX0701 Decision of registration after re-examination

Patent event date: 20160617

Comment text: Decision to Grant Registration

Patent event code: PX07013S01D

Patent event date: 20160603

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20160525

Comment text: Decision to Refuse Application

Patent event code: PX07011S01I

Patent event date: 20160202

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20150429

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

X701 Decision to grant (after re-examination)
GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20160802

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20160803

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20190711

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20190711

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20200713

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20210720

Start annual number: 6

End annual number: 6

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20250513