KR101646261B1

KR101646261B1 - Light emitting device and method for fabricating the same

Info

Publication number: KR101646261B1
Application number: KR1020100016970A
Authority: KR
Inventors: 최정현
Original assignee: 엘지이노텍 주식회사
Priority date: 2010-02-25
Filing date: 2010-02-25
Publication date: 2016-08-08
Anticipated expiration: 2030-02-25
Also published as: KR20110097233A

Abstract

실시예에 따른 발광 소자는 상부가 개방된 캐비티를 포함하는 몸체; 상기 몸체에 설치된 제1 전극 및 제2 전극; 상기 캐비티에 설치되며, 제1 도전형 반도체층, 상기 제1 도전형 반도체층 아래에 활성층 및 상기 활성층 아래에 제2 도전형 반도체층을 포함하여 빛을 생성하는 발광칩; 및 상기 제1 전극의 상면과 상기 발광칩의 상면에 배치되어 상기 발광칩과 상기 제1 전극을 전기적으로 연결하는 도전성 브릿지층을 포함한다.A light emitting device according to an embodiment includes a body including a cavity with an open top; A first electrode and a second electrode provided on the body; A light emitting chip provided in the cavity and including a first conductive semiconductor layer, an active layer below the first conductive semiconductor layer, and a second conductive semiconductor layer below the active layer to generate light; And a conductive bridge layer disposed on an upper surface of the first electrode and an upper surface of the light emitting chip to electrically connect the light emitting chip and the first electrode.

Description

BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a light emitting device,

실시예는 발광 소자 및 그 제조방법에 관한 것이다.The embodiments relate to a light emitting device and a manufacturing method thereof.

발광 다이오드(Light Emitting Diode: LED)는 전기에너지가 빛에너지로 변환되는 특성의 p-n 접합 다이오드를 주기율표 상의 Ⅲ족과 Ⅴ족의 원소를 화합함으로써 생성할 수 있다. LED는 화합물 반도체의 조성비 및 재질을 조절함으로써 다양한 색상 구현이 가능하다.Light emitting diodes (LEDs) can be produced by combining p-n junction diodes, which are characterized by the conversion of electrical energy into light energy, with Group III and Group V elements on the periodic table. LEDs can be realized in various colors by controlling composition ratios and materials of compound semiconductors.

발광 다이오드는 순 방향 전압 인가 시 n층의 전자와 p층의 정공이 결합하여 전도대(Conduction band)와 가전대(Valance band)의 에너지 갭에 해당하는 만큼의 빛 에너지를 생성할 수 있다.When the forward voltage is applied to the light emitting diode, the electrons of the n layer and the holes of the p layer are combined to generate light energy corresponding to the energy gap between the conduction band and the valance band.

발광 다이오드의 재질의 일종인 질화물 반도체는 높은 열적 안정성과 폭넓은 밴드갭 에너지에 의해 광소자 및 고출력 전자소자 개발 분야에서 큰 관심을 받고 있다. 특히, 질화물 반도체를 이용한 청색(Blue) LED, 녹색(Green) LED, 자외선(UV) LED 등은 상용화되어 널리 사용되고 있다.The nitride semiconductor, which is one of the materials of light emitting diodes, is attracting great interest in the development of optical devices and high output electronic devices due to high thermal stability and wide band gap energy. In particular, blue LEDs, green LEDs, and ultraviolet (UV) LEDs using nitride semiconductors are commercially available and widely used.

실시예는 새로운 구조를 갖는 발광 소자 및 그 제조방법을 제공한다.Embodiments provide a light emitting device having a novel structure and a method of manufacturing the same.

실시예는 신뢰성이 향상된 발광 소자 및 그 제조방법을 제공한다.Embodiments provide a light emitting device with improved reliability and a method of manufacturing the same.

실시예에 따른 발광 소자 제조방법은 각각 상부가 개방된 캐비티를 포함하는 복수의 몸체들이 준비되는 단계; 상기 복수의 몸체에 제1 전극 및 제2 전극을 형성하는 단계; 상기 복수의 몸체에 복수의 발광칩을 각각 탑재하는 단계; 상기 발광칩의 상면 및 상기 제1 전극 상에 도전성 브릿지층을 선택적으로 형성하는 단계를 포함한다.A method of manufacturing a light emitting device according to an embodiment includes preparing a plurality of bodies each including a cavity with an open top; Forming a first electrode and a second electrode on the plurality of bodies; Mounting a plurality of light emitting chips on the plurality of bodies, respectively; And selectively forming a conductive bridge layer on the upper surface of the light emitting chip and the first electrode.

실시예는 새로운 구조를 갖는 발광 소자 및 그 제조방법을 제공할 수 있다.The embodiment can provide a light emitting device having a novel structure and a method of manufacturing the same.

실시예는 신뢰성이 향상된 발광 소자 및 그 제조방법을 제공할 수 있다.The embodiment can provide a light emitting device with improved reliability and a method of manufacturing the same.

도 1은 실시예에 따른 발광 소자의 측 단면도
도 2는 도 1의 발광 소자의 상면도
도 3은 도 1의 발광 소자의 하면도
도 4는 실시예에 따른 발광 소자에 탑재된 발광칩의 측 단면도
도 5 내지 도 13은 실시예에 따른 발광 소자의 제조방법을 설명하는 도면1 is a side sectional view of a light emitting device according to an embodiment;
Fig. 2 is a top view of the light emitting device of Fig. 1
3 is a bottom view of the light emitting device of FIG.
4 is a side sectional view of a light emitting chip mounted on the light emitting device according to the embodiment
5 to 13 are views for explaining a method of manufacturing a light emitting device according to an embodiment

실시예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.In the description of the embodiments, it is to be understood that each layer (film), region, pattern or structure is formed "on" or "under" a substrate, each layer The terms " on "and " under " encompass both being formed" directly "or" indirectly " In addition, the criteria for above or below each layer will be described with reference to the drawings.

도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다. The thickness and size of each layer in the drawings are exaggerated, omitted, or schematically shown for convenience and clarity of explanation. Also, the size of each component does not entirely reflect the actual size.

이하, 첨부된 도면을 참조하여 실시예에 따른 발광 소자 및 그 제조방법에 대해 설명한다.Hereinafter, a light emitting device and a method of manufacturing the same according to an embodiment will be described with reference to the accompanying drawings.

도 1은 실시예에 따른 발광 소자(1)의 측 단면도이고, 도 2는 도 1의 발광 소자(1)의 상면도이고, 도 3은 도 1의 발광 소자(1)의 하면도이다.FIG. 1 is a side sectional view of a light emitting device 1 according to an embodiment, FIG. 2 is a top view of the light emitting device 1 of FIG. 1, and FIG. 3 is a bottom view of the light emitting device 1 of FIG.

도 1 내지 도 3을 참조하면, 실시예에 따른 발광 소자(1)는 상부가 개방된 캐비티(15)를 포함하며, 전기 전도성을 갖는 재질로 형성된 몸체(10)와, 상기 몸체(10)의 상면, 외측면 및 하면에 형성된 제1 전극(31)과, 상기 몸체(10)의 하면에 형성된 제2 전극(32)과, 상기 캐비티(15)에 설치되어 빛을 생성하는 발광칩(100)과, 상기 몸체(10)의 상면에 형성된 상기 제1 전극(31)의 상면 및 상기 발광칩(100)의 상면에 선택적으로 형성되어 상기 발광칩(100) 및 상기 제1 전극(31)을 전기적으로 연결하는 도전성 브릿지층(40)을 포함할 수 있다.1 to 3, the light emitting device 1 according to the embodiment includes a body 10 formed of a material having electrical conductivity, including a cavity 15 having an open upper part, A second electrode 32 formed on the lower surface of the body 10 and a light emitting chip 100 mounted on the cavity 15 to generate light, An upper surface of the first electrode 31 formed on the upper surface of the body 10 and an upper surface of the light emitting chip 100 to electrically connect the light emitting chip 100 and the first electrode 31 (Not shown).

실시예에 따른 발광 소자(1)는 와이어(wire) 대신 상기 도전성 브릿지층(40)에 의해 상기 발광칩(100)과 상기 제1 전극(31) 사이의 전기 전도성을 확보한다.The light emitting device 1 according to the embodiment secures electrical conductivity between the light emitting chip 100 and the first electrode 31 by the conductive bridge layer 40 instead of a wire.

상기 도전성 브릿지층(40)은 도금 공정 또는 증착 공정에 의해 형성되는데, 이러한 공정들은 와이어(wire)를 이용한 와이어 본딩 공정에 비해 신뢰성이 높다.The conductive bridge layer 40 is formed by a plating process or a deposition process, and these processes are more reliable than the wire bonding process using a wire.

또한, 상기 도전성 브릿지층(40)은 상기 발광칩(100)의 상면에 선택적으로 형성될 수 있으므로, 그 형상에 따라 효율적으로 전류를 스프레딩 시킬 수도 있다.In addition, since the conductive bridge layer 40 can be selectively formed on the upper surface of the light emitting chip 100, the current can be efficiently spread according to the shape thereof.

또한, 실시예에 따른 발광 소자(1)에 탑재된 상기 발광칩(100)의 상면의 형상은 도 2에 도시된 것처럼 육각형 형상을 가질 수 있다. 이러한 육각형 형상의 발광칩(100)은 구조적으로 사각형 형상 등에 비해 내전압 특성과 전류 스프레딩 특성이 뛰어나다.The top surface of the light emitting chip 100 mounted on the light emitting device 1 according to the embodiment may have a hexagonal shape as shown in FIG. The hexagonal-shaped light emitting chip 100 is superior in terms of withstand voltage characteristics and current spreading characteristics compared with a rectangular shape in terms of structure.

이하에서는, 실시예에 따른 발광 소자(1)에 대해 각 구성 요소를 중심으로 상세히 설명한다.Hereinafter, the light emitting device 1 according to the embodiment will be described in detail with respect to each component.

상기 몸체(10)는 전기 전도성을 갖는 재질, 예를 들어, 실리콘(Si), 금속 및 PCB(Printed Circuit Board) 기판 중 어느 하나로 형성될 수 있으나, 이에 대해 한정하지는 않는다.The body 10 may be formed of any one of electrically conductive materials such as silicon (Si), metal, and PCB (Printed Circuit Board), but the present invention is not limited thereto.

상기 몸체(10)가 실리콘(Si)으로 형성된 경우, 상기 몸체(10)에 도전형 도펀트를 주입하는 방식으로 제너(zener) 다이오드 등의 보호 소자를 집적 회로 형태로 형성할 수도 있으며, 이에 대해 한정하지는 않는다.When the body 10 is formed of silicon (Si), a protective element such as a zener diode may be formed in the form of an integrated circuit by injecting a conductive dopant into the body 10, I do not.

상기 몸체(10)에는 상부가 개방되도록 캐비티(15)가 형성될 수 있다. 상기 캐비티(15)는 예를 들어, 에칭 공정에 의해 형성되거나 사출 성형에 의해 형성될 수 있다. A cavity 15 may be formed in the body 10 such that the upper portion of the body 10 is opened. The cavity 15 may be formed, for example, by an etching process or by injection molding.

상기 캐비티(15)는 컵 형상, 오목한 용기 형상 등으로 형성될 수 있으며, 그 내측면은 바닥면에 대해 수직한 측면이거나 경사진 측면이 될 수 있다. 상기 경사진 측면은 실리콘(Si) 재질로 형성된 상기 몸체(10)에 습식 식각(Wet Etching)을 실시하여 형성된 경우, 30°내지 70°의 경사를 가질 수 있다.The cavity 15 may be formed in a cup shape, a concave container shape, or the like, and the inner side thereof may be a side surface perpendicular to the bottom surface or an inclined side surface. The inclined side surface may have a slope of 30 to 70 when wet etching is performed on the body 10 made of a silicon (Si) material.

또한, 상기 캐비티(15)를 상면에서 바라본 형상은 원형, 사각형, 다각형, 타원형 등의 형상 일 수 있으며, 상기 캐비티(15)의 형상은 상기 발광칩(100)의 형상에 대응하도록 형성될 수 있다. 실시예에서는 도 2에 도시된 것처럼 상기 캐비티(15)를 상면에서 바라본 형상이 육각형인 것을 중심으로 설명한다.The shape of the cavity 15 may be a circular shape, a square shape, a polygonal shape, an elliptical shape, or the like, and the shape of the cavity 15 may be formed to correspond to the shape of the light emitting chip 100 . In the embodiment, as shown in FIG. 2, the shape of the cavity 15 viewed from above is hexagonal.

상기 몸체(10)가 실리콘(Si) 재질로 형성된 경우, 상기 몸체(10)의 외측면에는 경사면이 형성될 수 있다. 실리콘(Si) 재질의 상기 몸체(10)를 개별 소자 단위로 분리하기 위해 에칭 공정이 실시되는데, 상기 경사면들은 이러한 에칭 공정에 의해 형성될 수 있다.When the body 10 is formed of a silicon (Si) material, an inclined surface may be formed on the outer surface of the body 10. An etching process is performed to separate the body 10 made of silicon (Si) into individual devices, and the inclined surfaces can be formed by this etching process.

상기 몸체(10)의 표면에는 절연층(12)이 형성될 수 있다. 특히, 상기 절연층(12)은 적어도 상기 제1 전극(31)과 상기 몸체(10) 사이에 형성될 수 있다. 이에 따라, 상기 몸체(10)가 상기 제1 전극(31)과 전기적으로 쇼트되는 것을 방지할 수 있다.An insulating layer 12 may be formed on the surface of the body 10. In particular, the insulating layer 12 may be formed at least between the first electrode 31 and the body 10. Thus, it is possible to prevent the body 10 from being electrically short-circuited with the first electrode 31.

상기 절연층(12)은 예를 들어, Si0₂, Si_xO_y, Si₃N₄, Si_xN_y, SiO_xN_y 또는 Al₂O₃ 중 적어도 하나로 형성될 수 있으나, 이에 대해 한정하지는 않는다.The insulating layer 12 may include, for example, SiO ₂ , Si _x O _y , Si ₃ N ₄ , Si _x N _y , SiO _x N _y, or Al ₂ O ₃ However, the present invention is not limited to this.

상기 절연층(12)은 상기 몸체(10)가 실리콘(Si) 재질로 형성된 경우 열적 산화(thermal oxidation) 방법에 의해 실리콘 산화막(Silicon Oxide Film)의 형태로 형성될 수 있다. 또는 상기 절연층(12)은 스퍼터링(Sputtering), PECVD(Plasma Enhanced Chemical Vapor Deposition), 전자빔(E-beam) 증착 등의 방법에 의해 증착되어 형성될 수도 있으며, 이에 대해 한정하지는 않는다.The insulating layer 12 may be formed in the form of a silicon oxide film by a thermal oxidation method when the body 10 is formed of a silicon (Si) material. Alternatively, the insulating layer 12 may be deposited by sputtering, plasma enhanced chemical vapor deposition (PECVD), or electron beam (E-beam) deposition. However, the present invention is not limited thereto.

상기 제1,2 전극(31,32)은 상기 발광칩(100)과 전기적으로 연결되어 상기 발광칩(100)에 전원을 제공할 수 있다. The first and second electrodes 31 and 32 may be electrically connected to the light emitting chip 100 to provide power to the light emitting chip 100.

상기 절연층(12)의 외측면에는 상기 제1 전극(31)이 형성될 수 있다. 상기 제1 전극(31)의 일단은 상기 몸체(10)의 상면에 배치되고, 타단은 상기 몸체(10)의 외측면을 따라 상기 몸체(10)의 하면에 배치될 수 있다.The first electrode 31 may be formed on the outer surface of the insulating layer 12. One end of the first electrode 31 may be disposed on the upper surface of the body 10 and the other end may be disposed on the lower surface of the body 10 along the outer surface of the body 10.

또한, 상기 제2 전극(32)은 상기 몸체(10)의 하면에 형성될 수 있다. 이때, 상기 제2 전극(32)은 상기 몸체(10)의 하면에 직접 접촉하도록 형성되어 상기 발광칩(100)과 상기 몸체(10)를 통해 전기적으로 연결될 수 있다.The second electrode 32 may be formed on the bottom surface of the body 10. The second electrode 32 may be in direct contact with the lower surface of the body 10 and may be electrically connected to the light emitting chip 100 through the body 10.

상기 제1,2 전극(31,32)은 도 3에 도시된 것처럼, 실시예에 따른 발광 소자(1)의 하면의 대부분의 면적을 차지하도록 형성될 수 있다. 이에 따라 상기 발광 소자(1)의 열 방출 효율이 향상될 수 있으며, 상기 발광 소자(1)를 라이트 유닛 등에 용이하게 설치할 수 있다.The first and second electrodes 31 and 32 may be formed to occupy most of the bottom surface of the light emitting device 1 according to the embodiment, as shown in FIG. Accordingly, the efficiency of heat emission of the light emitting element 1 can be improved, and the light emitting element 1 can be easily installed in a light unit or the like.

또한, 상기 제1,2 전극(31,32)은 바람직하게는 최하면이 동일 수평면 상에 배치되도록 형성될 수 있다. 이에, 상기 발광 소자(1)는 기울어지지 않게 라이트 유닛 등에 설치될 수 있다.In addition, the first and second electrodes 31 and 32 are preferably formed such that the lowermost surface is disposed on the same horizontal plane. Therefore, the light emitting device 1 can be installed in a light unit or the like without being inclined.

상기 제1,2 전극(31,32)은 다층 구조로 형성될 수 있다. 예를 들어, 상기 제1,2 전극(31,32)은 티타늄(Ti), 니켈(Ni), 금(Au)이 순차적으로 적층된 Ti/Ni/Au층 일 수 있다. 즉, 상기 제1,2 전극(31,32)의 최하층에는 티타늄(Ti), 크롬(Cr), 탄탈늄(Ta)과 같이 상기 절연층(12)이나 상기 몸체(10)와의 접착력이 우수한 재질이 적층되고, 상기 제1,2 전극(31,32)의 최상층에는 금(Au)이나 구리(Cu)와 같이 전기 전도성이 우수한 재질이 적층되고, 상기 제1,2 전극(31,32)의 최상층과 최하층 사이에는 니켈(Ni)과 같이 층간 확산을 방지하기 위해 형성되는 확산 방지층(diffusion barrier layer)이 적층될 수 있으나, 이에 대해 한정하지는 않는다.The first and second electrodes 31 and 32 may have a multi-layer structure. For example, the first and second electrodes 31 and 32 may be a Ti / Ni / Au layer in which titanium (Ti), nickel (Ni), and gold (Au) are sequentially stacked. The lower layer of the first and second electrodes 31 and 32 is made of a material having excellent adhesion to the insulating layer 12 and the body 10 such as titanium (Ti), chrome (Cr), and tantalum (Ta) And the uppermost layer of the first and second electrodes 31 and 32 is laminated with a material having excellent electrical conductivity such as gold (Au) or copper (Cu) Between the uppermost layer and the lowermost layer, a diffusion barrier layer formed to prevent interlayer diffusion such as nickel (Ni) may be laminated, but the present invention is not limited thereto.

상기 제1,2 전극(31,32)은 도금 방법, 증착 방법 또는 포토리소그래피 방법 등을 이용하여 선택적으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.The first and second electrodes 31 and 32 may be selectively formed by a plating method, a deposition method, a photolithography method, or the like, but the present invention is not limited thereto.

상기 발광칩(100)은 상기 몸체(10) 상에 형성될 수 있다. 즉, 상기 발광칩(100)은 상기 캐비티(15)의 바닥면에 설치될 수 있다. The light emitting chip 100 may be formed on the body 10. That is, the light emitting chip 100 may be installed on the bottom surface of the cavity 15.

상기 발광칩(100)은 바람직하게는 수직형 전극 구조를 가질 수 있으며, 예를 들어, 발광 다이오드(LED, Light Emitting Diode) 일 수 있다.The light emitting chip 100 may have a vertical electrode structure, for example, a light emitting diode (LED).

상기 발광칩(100)이 수직형 전극 구조를 갖는 것이 바람직한 것은, 상기 발광칩(100)의 상면에 연결되는 상기 도전성 브릿지층(40)과, 상기 발광칩(100)의 하면에 연결되는 상기 몸체(10)를 통해 각각 상기 제1 전극(31) 및 상기 제2 전극(32)과 전기적으로 연결되어야 하기 때문이다.It is preferable that the light emitting chip 100 has a vertical electrode structure because the conductive bridge layer 40 connected to the upper surface of the light emitting chip 100 and the conductive bridge layer 40 connected to the lower surface of the light emitting chip 100 The first electrode 31 and the second electrode 32 must be electrically connected to each other through the first electrode 10 and the second electrode 32, respectively.

상기 발광칩(100)이 발광 다이오드(LED)인 경우, 상기 발광 다이오드(LED)는 예를 들어, 적색, 녹색 또는 청색의 빛을 방출하는 유색 발광 다이오드, 백색 빛을 방출하는 백색 발광 다이오드 및 자외선을 방출하는 UV(Ultra Violet) 발광 다이오드 중 적어도 하나 일 수 있으나, 이에 대해 한정하지는 않는다. When the light emitting chip 100 is a light emitting diode (LED), the light emitting diode (LED) may include, for example, a colored light emitting diode emitting red, green or blue light, a white light emitting diode emitting white light, And a UV (Ultra Violet) light emitting diode that emits light. However, the present invention is not limited thereto.

또한, 상기 발광칩(100)은 그 상면이 상기 제1 전극(31)의 최상면보다 높거나 적어도 동일 평면 상에 배치되도록 형성될 수 있다. 이러한 구조는, 상기 발광칩(100)의 높이 및 상기 캐비티(15)의 깊이를 적절히 조절하거나, 상기 발광칩(100)을 상기 몸체(10)에 접합시키는 도전성 접합 패드(21,22)의 높이를 적절히 조절함으로써 얻어질 수 있다.In addition, the light emitting chip 100 may be formed such that its top surface is higher than or at least on the same plane as the top surface of the first electrode 31. The height of the light emitting chip 100 and the depth of the cavity 15 or the height of the conductive bonding pads 21 and 22 for bonding the light emitting chip 100 to the body 10 Can be obtained.

상기 발광칩(100)의 상면을 상기 제1 전극(31)의 최상면보다 높거나 같게 형성함에 따라 상기 발광칩(100)을 상기 캐비티(15) 내에 보다 용이하게 탑재할 수 있다. The upper surface of the light emitting chip 100 is formed to be higher than or equal to the uppermost surface of the first electrode 31 so that the light emitting chip 100 can be mounted more easily in the cavity 15.

특히, 복수의 발광칩(100)들을 복수의 캐비티(15)에 동시에 탑재하는 공정은, 공정의 특성상 상술한 것처럼 상기 발광칩(100)의 상면이 상기 제1 전극(31)의 최상면보다 높거나 적어도 동일 평면 상에 배치되는 경우에 보다 효과적으로 진행될 수 있다. 이에 대해서는 자세히 후술한다.Particularly, in the process of simultaneously mounting the plurality of light emitting chips 100 in the plurality of cavities 15, the upper surface of the light emitting chip 100 is higher than the uppermost surface of the first electrode 31 And can be more effectively carried out when it is disposed at least on the same plane. This will be described in detail later.

상기 발광칩(100)은 상기 캐비티(15)의 바닥면 상에 형성된 도전성 접합 패드(21,22) 상에 접합됨으로써 탑재될 수 있다. 상기 도전성 접합 패드(21,22)는 금(Au), 구리(Cu), 니켈(Ni), 티타늄(Ti) 중 적어도 하나를 포함하도록 형성될 수 있다.The light emitting chip 100 may be mounted on the conductive bonding pads 21 and 22 formed on the bottom surface of the cavity 15. The conductive bonding pads 21 and 22 may be formed to include at least one of gold (Au), copper (Cu), nickel (Ni), and titanium (Ti).

구체적으로는, 상기 발광칩(100)의 하면에 제1 도전성 접합 패드(21)가 형성되고, 상기 캐비티(15)의 바닥면에 제2 도전성 접합 패드(22)가 형성되며, 상기 제1,2 도전성 접합 패드(22)를 서로 대향하여 접합시킴으로써 상기 발광칩(100)이 상기 몸체(10)에 탑재될 수 있다.Specifically, a first conductive bonding pad 21 is formed on a lower surface of the light emitting chip 100, a second conductive bonding pad 22 is formed on a bottom surface of the cavity 15, 2 conductive bonding pads 22 are opposed to each other so that the light emitting chip 100 can be mounted on the body 10.

상기 도전성 브릿지층(40)은 상기 몸체(10)의 상면에 형성된 상기 제1 전극(31) 및 상기 발광칩(100)의 상면에 배치되어 상기 발광칩(100) 및 상기 제1 전극(31)을 전기적으로 연결할 수 있다. 이때, 상기 도전성 브릿지층(40)은 상기 제1 전극(31)과 상기 발광칩(100) 사이의 공간, 즉 상기 캐비티(15)를 가로질러 형성될 수 있다.The conductive bridge layer 40 is disposed on the first electrode 31 formed on the upper surface of the body 10 and on the upper surface of the light emitting chip 100 to form the light emitting chip 100 and the first electrode 31, Can be electrically connected. At this time, the conductive bridge layer 40 may be formed across the space between the first electrode 31 and the light emitting chip 100, that is, across the cavity 15.

상기 도전성 브릿지층(40)은 도금 공정 또는 증착 공정에 의해 형성될 수 있다. The conductive bridge layer 40 may be formed by a plating process or a deposition process.

구체적으로 설명하면, 먼저, 상기 캐비티(15), 상기 발광칩(100)의 상면 및 상기 제1 전극(31)의 상면에 원하는 상기 도전성 브릿지층(40)의 형상에 대응하는 마스크(Mask)를 형성한 후, 상기 마스크를 따라 도금 공정 또는 증착 공정을 실시함으로써 상기 도전성 브릿지층(40)을 형성할 수 있다. 그리고, 상기 마스크를 에싱(ashing) 공정 등에 의해 제거할 수 있다.A mask corresponding to the desired shape of the conductive bridge layer 40 is formed on the upper surface of the cavity 15, the upper surface of the light emitting chip 100 and the upper surface of the first electrode 31 The conductive bridge layer 40 may be formed by performing a plating process or a deposition process along the mask. Then, the mask can be removed by an ashing process or the like.

상술한 것과 같이 상기 도전성 브릿지층(40)을 형성함에 따라, 와이어(wire)를 이용한 와이어 본딩 공정에 의해 제조 공정에서의 불량이 줄어들 수 있으며, 장시간 사용에 따른 손상도 감소될 수 있다.As described above, by forming the conductive bridge layer 40, defects in the manufacturing process can be reduced by a wire bonding process using a wire, and damage due to long-time use can be reduced.

또한, 상기 도전성 브릿지층(40)은 상기 발광칩(100)의 상면에 선택적으로 형성될 수 있으므로, 그 형상에 따라 효율적으로 전류를 스프레딩 시킬 수도 있다. 예를 들어, 도 2에 도시된 것처럼, 상기 도전성 브릿지층(40)을 여러 갈래로 분기된 형상으로 형성함으로써 상기 발광칩(100)에 전류를 효과적으로 스프레딩 시킬 수 있으나, 상기 도전성 브릿지층(40)의 형상에 대해 한정하지는 않는다.In addition, since the conductive bridge layer 40 can be selectively formed on the upper surface of the light emitting chip 100, the current can be efficiently spread according to the shape thereof. For example, as shown in FIG. 2, by forming the conductive bridge layer 40 into a plurality of branched shapes, current can be effectively spread on the light emitting chip 100. However, the conductive bridge layer 40 The present invention is not limited thereto.

또한, 상기 도전성 브릿지층(40)은 다층 구조를 가질 수 있다. 예를 들어, 상기 도전성 브릿지층(40)은 상기 발광칩(100)과 오믹 접촉(ohmic contact)을 형성하는 Cr 등의 금속 재질로 형성된 제1층(41)과, 상기 제1층(41)보다 전기 전도성이 양호한 Cu, Au 등의 금속 재질로 형성된 제2층(42)을 포함할 수 있으나 이에 대해 한정하지는 않는다.In addition, the conductive bridge layer 40 may have a multi-layer structure. For example, the conductive bridge layer 40 may include a first layer 41 formed of a metal such as Cr, which forms an ohmic contact with the light emitting chip 100, And a second layer 42 formed of a metal material such as Cu or Au having better electrical conductivity. However, the present invention is not limited thereto.

상기 몸체(10) 상에는 상기 봉지재(50)가 형성될 수 있다. 상기 봉지재(50)는 상기 발광칩(100)을 밀봉하여 보호할 수 있다.The encapsulant 50 may be formed on the body 10. The encapsulation material 50 can protect the light emitting chip 100 by sealing.

상기 봉지재(50)는 투광성을 갖는 실리콘 또는 수지 재질로 형성될 수 있다. 또한, 상기 봉지재(50)에는 형광체가 첨가될 수 있으며, 상기 형광체에 의해 상기 발광칩(100)에서 방출되는 빛의 파장이 변화될 수도 있다.The encapsulation material 50 may be formed of silicon or a resin material having translucency. In addition, a fluorescent material may be added to the sealing material 50, and the wavelength of light emitted from the light emitting chip 100 may be changed by the fluorescent material.

상기 봉지재(50)는 실시예에 따른 발광 소자(1)에서 방출되는 빛의 출사면을 이루므로, 발광 소자(1)의 발광 효율을 향상시키기 위해 다양한 형상을 가질 수 있다. 예를 들어, 상기 봉지재(50)는 반구 형상, 오목한 형상, 요철을 포함하는 형상, 프레넬 렌즈 형상 등을 가질 수 있으나 이에 대해 한정하지는 않는다.Since the encapsulation material 50 forms an emission surface of light emitted from the light emitting device 1 according to the embodiment, the encapsulation material 50 may have various shapes in order to improve the luminous efficiency of the light emitting device 1. For example, the sealing material 50 may have a hemispherical shape, a concave shape, a shape including irregularities, a shape of a Fresnel lens, and the like, but the invention is not limited thereto.

이하에서는, 실시예에 따른 발광 소자(1)에 탑재된 상기 발광칩(100)에 대해 더 상세히 설명한다.Hereinafter, the light emitting chip 100 mounted on the light emitting device 1 according to the embodiment will be described in more detail.

도 4는 상기 발광칩(100)의 측 단면도이다.4 is a side cross-sectional view of the light emitting chip 100. FIG.

도 2 및 도 4를 참조하면, 상기 발광칩(100)은 전도성 지지부재(150)와, 상기 전도성 지지부재(150) 상에 접합금속층(140)과, 상기 접합금속층(140) 상에 반사층(130)과, 상기 반사층(130) 상에 오믹층(120)과, 상기 오믹층(120) 상에 발광구조물(110)을 포함할 수 있다.2 and 4, the light emitting chip 100 includes a conductive supporting member 150, a bonding metal layer 140 on the conductive supporting member 150, a reflective layer (not shown) on the bonding metal layer 140, 130, an ohmic layer 120 on the reflective layer 130, and a light emitting structure 110 on the ohmic layer 120.

상기 발광구조물(110)은 다수의 화합물 반도체층을 포함할 수 있으며, 예를 들어, 제1 도전형 반도체층(112) 및 제2 도전형 반도체층(116)과, 상기 제1,2 도전형 반도체층(112,116) 사이에 활성층(114)을 포함할 수 있다.The light emitting structure 110 may include a plurality of compound semiconductor layers. For example, the light emitting structure 110 may include a first conductive semiconductor layer 112 and a second conductive semiconductor layer 116, And the active layer 114 may be interposed between the semiconductor layers 112 and 116.

또한, 상기 발광칩(100)의 광 추출 효율을 극대화하기 위해 상기 발광구조물(110)의 상면에는 패턴 또는 러프니스(roughness)(118)가 형성될 수 있다.In order to maximize the light extraction efficiency of the light emitting chip 100, a pattern or a roughness 118 may be formed on the upper surface of the light emitting structure 110.

상기 발광구조물(110)은 다수의 3족 내지 5족 화합물 반도체층, 예를 들어, AlInGaN, GaAs, GaAsP, GaP 계열의 화합물 반도체 재질로 형성될 수 있다. The light emitting structure 110 may include a plurality of Group III-V compound semiconductor layers, for example, AlInGaN, GaAs, GaAsP, and GaP compound semiconductor materials.

상기 발광구조물(110)은 기판(미도시) 상에 성장됨으로써 형성될 수 있는데, 수직형 전극 구조를 형성하기 위해서 상기 기판(미도시)은 상기 발광구조물(110)의 성장 후 제거될 수 있다.The light emitting structure 110 may be formed on a substrate (not shown). The substrate (not shown) may be removed after the light emitting structure 110 is grown to form a vertical electrode structure.

상기 제1 도전형 반도체층(112)은 제1 도전형 도펀트가 도핑된 3족-5족 원소의 화합물 반도체, 예를 들어, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등으로 이루어진 군에서 선택될 수 있다. 상기 제1 도전형 반도체층(112)이 n형 반도체층인 경우, 상기 제1 도전형 도펀트는 Si, Ge, Sn, Se, Te 등과 같은 n형 도펀트를 포함한다. 상기 제1 도전형 반도체층(112)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.The first conductive semiconductor layer 112 may be a compound semiconductor of a group III-V element doped with a first conductive dopant, for example, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP , GaAs, GaAsP, AlGaInP, and the like. When the first conductive semiconductor layer 112 is an n-type semiconductor layer, the first conductive dopant includes n-type dopants such as Si, Ge, Sn, Se, and Te. The first conductive semiconductor layer 112 may be formed as a single layer or a multilayer, but the present invention is not limited thereto.

상기 활성층(114)은 제1 도전형 반도체층(112)을 통해서 주입되는 전자와 이후 형성되는 제2 도전형 반도체층(116)을 통해서 주입되는 정공이 서로 만나서 화합물 반도체 재질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다.In the active layer 114, electrons injected through the first conductive type semiconductor layer 112 and holes injected through the second conductive type semiconductor layer 116 formed later are brought into contact with each other by an energy band unique to the compound semiconductor material And is a layer that emits light having energy to be determined.

상기 활성층(114)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW), 양자점 구조 또는 양자선 구조 중 어느 하나를 포함할 수 있다. 상기 활성층(114)은 3족-5족 원소의 화합물 반도체 재료를 이용하여 우물층과 장벽층의 주기, 예를 들면 InGaN 우물층/GaN 장벽층 또는 InGaN 우물층/AlGaN 장벽층의 주기로 형성될 수 있다.The active layer 114 may include a single quantum well structure, a multiple quantum well structure (MQW), a quantum dot structure, or a quantum wire structure. The active layer 114 may be formed with a period of a well layer and a barrier layer, for example, a period of an InGaN well layer / a GaN barrier layer or an InGaN well layer / an AlGaN barrier layer, using a Group III-V compound semiconductor material have.

또한, 상기 활성층(114)의 위 또는/및 아래에는 도전형 클래드층이 형성될 수도 있으며, 상기 도전형 클래드층은 AlGaN계 반도체로 형성될 수 있다. Also, a conductive clad layer may be formed on and / or below the active layer 114, and the conductive clad layer may be formed of an AlGaN-based semiconductor.

상기 제2 도전형 반도체층(116)은 제2 도전형 도펀트가 도핑된 3족-5족 원소의 화합물 반도체, 예를 들어, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다. 상기 제2 도전형 반도체층(116)이 p형 반도체층인 경우, 상기 제2 도전형 도펀트는 Mg, Zn 등과 같은 p형 도펀트를 포함한다. 상기 제2 도전형 반도체층(116)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. The second conductive semiconductor layer 116 may be a compound semiconductor of a group III-V element doped with a second conductive dopant, for example, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP , GaAs, GaAsP, AlGaInP, and the like. When the second conductive semiconductor layer 116 is a p-type semiconductor layer, the second conductive dopant includes a p-type dopant such as Mg, Zn, and the like. The second conductive semiconductor layer 116 may be formed as a single layer or a multilayer, but the present invention is not limited thereto.

한편, 상기 발광구조물(110)은 상기 제2 도전형 반도체층(116) 아래에 n형 반도체층을 포함할 수 있다. 또한 상기 제1 도전형 반도체층(112)이 p형 반도체층이고, 상기 제2 도전형 반도체층(116)이 n형 반도체층으로 구현될 수도 있다. 이에 따라 상기 발광구조물(110)은 np 접합, pn 접합, npn 접합 및 pnp 접합 구조 중 적어도 하나로 형성될 수 있다.Meanwhile, the light emitting structure 110 may include an n-type semiconductor layer under the second conductive semiconductor layer 116. Also, the first conductivity type semiconductor layer 112 may be a p-type semiconductor layer, and the second conductivity type semiconductor layer 116 may be an n-type semiconductor layer. Accordingly, the light emitting structure 110 may be formed of at least one of an np junction, a pn junction, an npn junction, and a pnp junction structure.

상기 발광구조물(110) 아래에 형성된 상기 오믹층(120)은 상기 발광구조물(110)과 상기 반사층(130) 사이의 오믹 접촉을 형성할 수 있다. 상기 오믹층(120)은 예를 들어, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, Ni, Ag 또는 Au 중 하나 이상을 포함하여 단층 또는 다층 구조로 형성될 수 있다.The ohmic layer 120 formed below the light emitting structure 110 may form an ohmic contact between the light emitting structure 110 and the reflective layer 130. The ohmic layer 120 may include at least one of ITO (indium tin oxide), IZO (indium zinc oxide), IZTO (indium zinc tin oxide), IAZO (indium aluminum zinc oxide), IGZO layer structure including at least one of indium gallium tin oxide (AZO), aluminum zinc oxide (AZO), antimony tin oxide (ATO), gallium zinc oxide (GZO), IrOx, RuOx, Ni, .

상기 오믹층(120) 아래에는 상기 반사층(130)이 형성될 수 있다. 상기 반사층(130)은 상기 발광구조물(110)에서 방출되는 빛을 반사시켜 상기 발광칩(100)의 광 추출 효율을 향상시킬 수 있다. 상기 반사층(130)은 고 반사율을 갖는 재질, 예를 들어, Ag, Al, Pd, Cu, Pt 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있으나 이에 대해 한정하지는 않는다.The reflective layer 130 may be formed under the ohmic layer 120. The reflective layer 130 reflects light emitted from the light emitting structure 110 to improve light extraction efficiency of the light emitting chip 100. The reflective layer 130 may be formed of a metal or alloy including at least one of Ag, Al, Pd, Cu, and Pt, but is not limited thereto.

상기 반사층(130) 아래에는 상기 접합금속층(140)이 형성될 수 있다. 상기 접합금속층(140)은 상기 전도성 지지부재(150)와 상기 반사층(130) 사이의 계면 접합력을 향상시킬 수 있다. 상기 접합금속층(140)은 예를 들어, Ti, Au 등과 같이 접착력이 높은 금속 재질로 형성될 수 있으나, 이에 대해 한정하지는 않는다.The junction metal layer 140 may be formed under the reflective layer 130. The bonding metal layer 140 can improve the interface bonding strength between the conductive supporting member 150 and the reflective layer 130. The bonding metal layer 140 may be formed of a metal having high adhesive strength, such as Ti or Au. However, the bonding metal layer 140 is not limited thereto.

상술한 것처럼, 상기 발광칩(100)은 최상층이 상기 발광구조물(110)의 제1 도전형 반도체층(112)으로 이루어지고, 최하층이 상기 전도성 지지부재(150)로 이루어져 상기 발광구조물(110)에 전원을 공급하기 위해서는 수직형 전극 구조를 가질 수 있다.As described above, the light emitting chip 100 has the uppermost layer made of the first conductive semiconductor layer 112 of the light emitting structure 110 and the lowermost layer made of the conductive supporting member 150, It may have a vertical electrode structure.

따라서, 실시예에 따른 발광 소자(1)에서는 상기 제1 도전형 반도체층(112) 상에는 상기 도전성 브릿지층(140)을 형성하고, 상기 전도성 지지부재(150) 아래에는 상기 도전성 접합 패드(21,22)를 형성함으로써, 상기 발광칩(100)이 상기 제1,2 전극(31,32)과 전기적으로 연결될 수 있도록 한다.Therefore, in the light emitting device 1 according to the embodiment, the conductive bridge layer 140 is formed on the first conductive type semiconductor layer 112, and the conductive bonding pads 21, 22 so that the light emitting chip 100 can be electrically connected to the first and second electrodes 31, 32.

한편, 상기 발광칩(100)을 상면에서 바라본 형상은 원형, 사각형, 다각형, 타원형 등의 형상을 가질 수 있으며, 바람직하게는 육각형으로 형성될 수 있다.On the other hand, the shape of the light emitting chip 100 viewed from above may have a shape such as a circle, a rectangle, a polygon, an ellipse, or the like, preferably a hexagonal shape.

상기 발광칩(100)을 상면에서 바라본 형상이 육각형인 경우, 육각형의 중심부에서 꼭지점 영역까지의 거리가 비교적 일정하므로 사각형에 비해 전류가 효과적으로 스프레딩 될 수 있는 장점이 있다. 또한, 상기 발광칩(100)의 모서리 영역에서의 급격한 각도 변화로 인해 발생할 수 있는 정전기 방전(ElectroStatic Discharge)이 감소되어 내전압 특성이 향상될 수 있다.When the shape of the light emitting chip 100 viewed from above is hexagonal, the distance from the central portion to the vertex region of the hexagonal shape is relatively constant, so that the current can be effectively spread compared to the square. In addition, electrostatic discharge, which may occur due to a sudden change in angle in the edge region of the light emitting chip 100, is reduced, and the withstand voltage characteristic can be improved.

이하에서는, 실시예에 따른 발광 소자(1)의 제조방법에 대해 상세히 설명한다. 다만, 앞에서 설명한 것과 중복되는 내용에 대해서는 생략하거나 간략히 설명한다.Hereinafter, a method of manufacturing the light emitting device 1 according to the embodiment will be described in detail. However, the contents overlapping with those described above will be omitted or briefly explained.

도 5 내지 도 13은 실시예에 따른 발광 소자(1)의 제조방법을 설명하는 도면이다. 5 to 13 are views for explaining a method of manufacturing the light emitting device 1 according to the embodiment.

도 5를 참조하면, 복수의 상기 몸체(10)들이 준비된다. Referring to FIG. 5, a plurality of the bodies 10 are prepared.

상기 복수의 몸체(10)들이 실리콘(Si) 재질로 형성되는 경우, 상기 복수의 몸체(10)들은 에칭 공정에 의해 상면이 개방된 상기 캐비티(15)가 형성될 수 있다. When the plurality of bodies 10 are formed of a silicon (Si) material, the plurality of bodies 10 may be formed with the cavity 15 whose upper surface is opened by an etching process.

또한, 상기 복수의 몸체(10)들의 외측면에는 에칭 공정에 의해 복수의 경사면들이 형성될 수 있다. A plurality of inclined surfaces may be formed on the outer surfaces of the plurality of bodies 10 by an etching process.

한편, 상기 복수의 몸체(10)들은 제조 공정의 효율성을 위해 서로 적어도 일부분이 물리적으로 연결되거나, 지지부재에 의해 고정되어 배치될 수 있다. 다만, 상기 복수의 몸체(10)들은 각각 물리적으로 분리될 수도 있으며 이에 대해 한정하지는 않는다.Meanwhile, the plurality of bodies 10 may be physically connected to each other at least partly for the efficiency of the manufacturing process, or may be fixedly disposed by the support members. However, the plurality of bodies 10 may be physically separated from each other, but the present invention is not limited thereto.

도 6을 참조하면, 상기 복수의 몸체(10)들의 표면에는 상기 절연층(12)이 형성될 수 있다. 상기 절연층(12)은 증착되어 형성되거나, 상기 몸체(10)가 실리콘(Si) 재질인 경우 열적 산화에 의해 형성될 수 있으며 이에 대해 한정하지는 않는다.Referring to FIG. 6, the insulating layer 12 may be formed on the surfaces of the plurality of bodies 10. The insulating layer 12 may be formed by vapor deposition or may be formed by thermal oxidation when the body 10 is made of silicon (Si), but the present invention is not limited thereto.

도 7을 참조하면, 상기 복수의 몸체(10)의 상면, 외측면 및 하면에 상기 제1 전극(31)을 형성하고, 상기 복수의 몸체(10)의 하면에 상기 제2 전극(32)을 형성할 수 있다. 또한, 상기 캐비티(15)의 바닥면에 상기 제2 도전성 접합 패드(22)를 형성할 수 있다.7, the first electrodes 31 are formed on the upper surface, the outer surface and the lower surface of the plurality of bodies 10, and the second electrodes 32 are formed on the lower surface of the plurality of bodies 10 . Also, the second conductive bonding pad 22 may be formed on the bottom surface of the cavity 15.

상기 제1,2 전극(31,32) 및 상기 제2 도전성 접합 패드(22)는 예를 들어, 도금 방법, 증착 방법, 포토리소그래피 방법 중 적어도 하나를 사용해 형성할 수 있다.The first and second electrodes 31 and 32 and the second conductive bonding pad 22 may be formed using at least one of a plating method, a deposition method, and a photolithography method, for example.

도 8을 참조하면, 상기 제2 도전성 접합 패드(22) 및 상기 발광칩(100)의 하면에 형성된 상기 제1 도전성 접합 패드(21)를 대향하여 압착함으로써, 상기 복수의 몸체(10)의 캐비티(15) 내에 상기 복수의 발광칩(100)을 각각 탑재할 수 있다.8, the second conductive bonding pads 22 and the first conductive bonding pads 21 formed on the lower surface of the light emitting chip 100 are opposed to each other so as to oppose the cavities 22 of the plurality of bodies 10, The plurality of light emitting chips 100 can be mounted in the light emitting device 15, respectively.

이때, 상기 복수의 몸체(10)들은 서로 적어도 일부분이 연결될 수 있으며, 복수의 상기 발광칩(100)들도 성장기판(101)을 제거하지 않아 상기 성장기판(101)과 결합되어 있는 상태일 수 있다. At this time, the plurality of bodies 10 may be connected to each other at least partially, and a plurality of the light emitting chips 100 may be connected to the growth substrate 101 without removing the growth substrate 101 have.

즉, 상기 복수의 발광칩(100)들은 상기 성장기판(101) 상에 발광구조물, 오믹층, 반사층, 접합금속층 및 전도성 지지부재를 포함할 수 있으며, 상기 복수의 발광칩(100)들을 상기 복수의 몸체(10)의 캐비티(15)에 대응하도록 구분하기 위한 아이솔레이션 공정이 칩 경계 영역(I)을 따라 실시된 상태일 수 있다. That is, the plurality of light emitting chips 100 may include a light emitting structure, an ohmic layer, a reflective layer, a bonding metal layer, and a conductive supporting member on the growth substrate 101, An isolation process may be performed along the chip boundary region I so as to correspond to the cavity 15 of the body 10.

상기 복수의 발광칩(100)들은 상기 성장기판(101) 상에 결합되어 있는 상태이고, 상기 복수의 몸체(10)들도 서로 연결된 상태이므로, 상기 복수의 발광칩(100)들은 상기 복수의 몸체(10)들 상에 각각 동시에 탑재될 수 있다.The plurality of light emitting chips 100 are coupled to the growth substrate 101 and the plurality of bodies 10 are connected to each other, (Not shown).

또한, 상기 발광칩(100)을 상기 캐비티(15) 내에 탑재하였을 때, 적어도 상기 발광칩(100)의 상면이 상기 제1 전극(31)의 최상면보다 높거나 같은 것이 보다 바람직하다.When the light emitting chip 100 is mounted in the cavity 15, it is preferable that at least the upper surface of the light emitting chip 100 is higher than or equal to the uppermost surface of the first electrode 31.

도 8 및 도 9를 참조하면, 상기 발광칩(100)을 상기 캐비티(15) 내에 탑재한 후, 상기 성장기판(101)을 제거할 수 있다.8 and 9, after mounting the light emitting chip 100 in the cavity 15, the growth substrate 101 may be removed.

상기 성장기판(101)은 예를 들어, 레이저 리프트 오프(LLO, Laser Lift Off) 공정, 화학적 리프트 오프(CLO, Chemical Lift Off) 또는 물리적 연마 방법 중 적어도 하나의 방법에 의해 제거될 수 있으나 이에 대해 한정하지는 않는다.The growth substrate 101 may be removed by, for example, at least one of a laser lift off (LLO) process, a chemical lift off (CLO) process, or a physical polishing process, It is not limited.

도 10을 참조하면, 상기 캐비티(15) 내에 마스크(M)를 형성할 수 있다. Referring to FIG. 10, a mask M may be formed in the cavity 15.

상기 마스크(M)는 상기 도전성 브릿지층(40)이 형성될 영역을 제외하고 선택적으로 형성될 수 있다. 즉, 상기 마스크(M)는 상기 캐비티(15) 내에 형성되되, 상기 발광칩(100)의 상면 및 상기 제1 전극(31)의 최상면이 노출되도록 패턴을 포함할 수 있다.The mask M may be selectively formed except for a region where the conductive bridge layer 40 is to be formed. That is, the mask M may be formed in the cavity 15 so that the upper surface of the light emitting chip 100 and the uppermost surface of the first electrode 31 are exposed.

상기 마스크(M)는 예를 들어 노광 및 현상 공정을 거쳐 상기 패턴을 포함하도록 형성될 수 있다. 상기 마스크(M)는 예를 들어, 포토 레지스트(photo resist) 일 수 있으나, 이에 대해 한정하지는 않는다.The mask M may be formed to include the pattern through, for example, an exposure and development process. The mask M may be, for example, a photo resist, but is not limited thereto.

도 11을 참조하면, 상기 마스크(M)의 상면, 상기 발광칩(100)의 상면 및 상기 제1 전극(31)의 최상면에 상기 도전성 브릿지층(40)을 형성할 수 있다.Referring to FIG. 11, the conductive bridge layer 40 may be formed on the upper surface of the mask M, the upper surface of the light emitting chip 100, and the upper surface of the first electrode 31.

상기 도전성 브릿지층(40)은 예를 들어, 도금 방법, 증착 방법 중 적어도 하나로 형성될 수 있다. The conductive bridge layer 40 may be formed, for example, by at least one of a plating method and a deposition method.

또한, 상기 도전성 브릿지층(40)은 다층 구조를 이룰 수 있는데, 이 경우 상기 도전성 브릿지층(40)의 제1층(41)은 상기 발광칩(100)의 상면과 오믹 접촉을 형성하는 재질로 형성되고, 상기 제1층(41) 상에 제2층(42)은 상기 제1층(41)에 비해 전기 전도성이 양호한 재질로 형성될 수 있다.The conductive bridge layer 40 may have a multilayer structure. In this case, the first layer 41 of the conductive bridge layer 40 may be formed of a material forming an ohmic contact with the upper surface of the light emitting chip 100 And the second layer 42 on the first layer 41 may be formed of a material having a better electrical conductivity than the first layer 41.

도 11 및 도 12를 참조하면, 상기 마스크(M)를 제거할 수 있다. 상기 마스크(M)는 에칭 공정 또는 에싱(ashing) 공정에 의해 제거될 수 있다.Referring to FIGS. 11 and 12, the mask M may be removed. The mask M may be removed by an etching process or an ashing process.

도 13을 참조하면, 상기 몸체(10) 상에 상기 발광칩(100)을 밀봉하도록 상기 봉지재(50)를 형성할 수 있다. Referring to FIG. 13, the sealing material 50 may be formed on the body 10 to seal the light emitting chip 100.

상기 봉지재(50)는 예를 들어 투광성을 갖는 실리콘 또는 수지 재질로 형성될 수 있다. 또한, 상기 봉지재(50)는 형광체를 포함할 수도 있다.The encapsulation material 50 may be formed of, for example, silicone or resin material having translucency. In addition, the encapsulation material 50 may include a phosphor.

도 13 및 도 1을 참조하면, 복수개의 발광 소자를 개별 발광 소자 단위로 분리시킴으로써 실시예에 따른 발광 소자(1)가 제공될 수 있다.Referring to FIG. 13 and FIG. 1, the light emitting device 1 according to the embodiment can be provided by separating a plurality of light emitting devices into individual light emitting device units.

즉, 앞에서 설명한 것처럼, 상기 복수의 몸체(10)들은 서로 물리적으로 분리되지 않은 상태일 수 있으므로, 상기 복수의 몸체(10)들을 분리하는 공정을 실시하는 것이다.That is, as described above, since the plurality of bodies 10 may not be physically separated from each other, a process of separating the plurality of bodies 10 is performed.

이러한 분리 공정은 예를 들어 커터(cutter)를 사용한 커팅 공정, 물리적인 힘을 이용한 브레이킹 공정 등에 의해 실시될 수 있으나 이에 대해 한정하지는 않는다.The separation process may be performed by, for example, a cutting process using a cutter, a braking process using a physical force, and the like, but is not limited thereto.

상기 발광 소자 패키지는 상기에 개시된 실시 예들의 발광 소자 중 적어도 하나를 하나 또는 복수개로 탑재할 수 있으며, 이에 대해 한정하지는 않는다.The light emitting device package may include at least one of the light emitting devices of the above-described embodiments, or one or more light emitting devices. However, the present invention is not limited thereto.

실시 예에 따른 발광 소자 패키지는 복수개가 기판 상에 어레이되며, 상기 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 반도체 발광소자 또는 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.A light guide plate, a prism sheet, a diffusion sheet, and the like, which are optical members, may be disposed on the light path of the light emitting device package. Such a light emitting device package, a substrate, and an optical member can function as a light unit. Still another embodiment may be implemented as a display device, an indicating device, a lighting system including the semiconductor light emitting device or the light emitting device package described in the above embodiments, for example, the lighting system may include a lamp, a streetlight .

이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.The features, structures, effects and the like described in the embodiments are included in at least one embodiment of the present invention and are not necessarily limited to only one embodiment. Furthermore, the features, structures, effects and the like illustrated in the embodiments can be combined and modified by other persons skilled in the art to which the embodiments belong. Therefore, it should be understood that the present invention is not limited to these combinations and modifications.

또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is clearly understood that the same is by way of illustration and example only and is not to be taken by way of illustration, It can be seen that various modifications and applications are possible. For example, each component specifically shown in the embodiments can be modified and implemented. It is to be understood that all changes and modifications that come within the meaning and range of equivalency of the claims are therefore intended to be embraced therein.

1 : 발광 소자 10 : 몸체
12 : 절연층 15 : 캐비티
21,22 : 도전성 접합 패드 31 : 제1 전극
32 : 제2 전극 40 : 도전성 브릿지층
50 : 봉지재 100 : 발광칩1: light emitting element 10: body
12: insulation layer 15: cavity
21, 22: conductive bonding pad 31: first electrode
32: second electrode 40: conductive bridge layer
50: sealing material 100: light emitting chip

Claims

A body including an upper opened cavity;
A first electrode and a second electrode provided on the body;
A light emitting chip provided in the cavity and including a first conductive semiconductor layer, an active layer below the first conductive semiconductor layer, and a second conductive semiconductor layer below the active layer to generate light; And
And a conductive bridge layer disposed on an upper surface of the first electrode and an upper surface of the light emitting chip, the conductive bridge layer electrically connecting the light emitting chip and the first electrode,
Wherein the conductive bridge layer has a multi-layer structure including a first layer forming an ohmic contact with the light emitting chip and a second layer having a higher electrical conductivity than the first layer.

The method according to claim 1,
Wherein the conductive bridge layer is formed across the cavity of the body.

The method according to claim 1,
Wherein the conductive bridge layer has a plurality of branched shapes.

The method according to claim 1,
Wherein the first electrode and the second electrode have a multilayer structure.

5. The method of claim 4,
Wherein the multi-layer structure of the first electrode and the second electrode includes a diffusion preventing layer.

The method according to claim 1,
Wherein the upper surface of the light emitting chip is disposed on a horizontal plane which is higher than or equal to the uppermost surface of the first electrode.

The method according to claim 1,
Wherein the body comprises a material having electrical conductivity.

The method according to claim 1,
The first electrode is formed on an upper surface, an outer surface, and a lower surface of the body,
And the second electrode is formed on the lower surface of the body.

The method according to claim 1,
Wherein a top surface of the light emitting chip is hexagonal in shape.

The method according to claim 1,
Wherein the light emitting chip includes a conductive supporting member under the second conductive type semiconductor layer.

The method according to claim 1,
Wherein the body comprises silicon.

The method according to claim 1,
Wherein the body includes an inclined surface on an outer surface thereof.

The method according to claim 1,
And an insulating layer between the first electrode and the body.

The method according to claim 1,
And a conductive bonding pad between the light emitting chip and the body.

The method according to claim 1,
And an encapsulant for sealing the light emitting chip on the body.

Preparing a plurality of bodies each including a cavity with an open top;
Forming a first electrode and a second electrode on the plurality of bodies;
Mounting a plurality of light emitting chips on the plurality of bodies, respectively; And
And forming a conductive bridge layer on the upper surface of the light emitting chip and the first electrode,
Wherein the conductive bridge layer has a multilayer structure including a first layer forming an ohmic contact with the light emitting chip and a second layer having a higher electrical conductivity than the first layer.

17. The method of claim 16,
Wherein forming the conductive bridge layer comprises:
Forming a mask in the cavity, the mask including a top surface of the light emitting chip and a pattern in which the first electrode is exposed;
Forming a conductive bridge layer on the mask, the upper surface of the light emitting chip, and the first electrode; And
And removing the mask.

17. The method of claim 16,
Wherein each of the plurality of light emitting chips is mounted on a growth substrate,
Mounting the plurality of light emitting chips on the plurality of bodies, and then removing the growth substrate.

17. The method of claim 16,
In preparing the plurality of bodies, the plurality of bodies may be physically connected to each other,
And separating the plurality of bodies from the plurality of light emitting chips after mounting the plurality of light emitting chips on the plurality of bodies.

17. The method of claim 16,
Before forming the first electrode and the second electrode in the plurality of bodies,
And forming an insulating layer on the surfaces of the plurality of bodies.