[go: up one dir, main page]

KR101643588B1 - Liquid crystal display device - Google Patents

Liquid crystal display device Download PDF

Info

Publication number
KR101643588B1
KR101643588B1 KR1020090091295A KR20090091295A KR101643588B1 KR 101643588 B1 KR101643588 B1 KR 101643588B1 KR 1020090091295 A KR1020090091295 A KR 1020090091295A KR 20090091295 A KR20090091295 A KR 20090091295A KR 101643588 B1 KR101643588 B1 KR 101643588B1
Authority
KR
South Korea
Prior art keywords
pixel
region
gate
electrode
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020090091295A
Other languages
Korean (ko)
Other versions
KR20110033706A (en
Inventor
박상훈
정대성
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020090091295A priority Critical patent/KR101643588B1/en
Publication of KR20110033706A publication Critical patent/KR20110033706A/en
Application granted granted Critical
Publication of KR101643588B1 publication Critical patent/KR101643588B1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

본 발명은 액정표시장치에 관한 것으로서, 한 개의 수평 화소열마다 두 개의 게이트 라인이 마련되고 두 개의 수직 화소열마다 한 개의 데이터 라인이 마련됨과 동시에 각 화소에 멀티 도메인이 적용된 모델에 있어서 시야각에 따른 보상을 최적화할 수 있는 액정표시장치에 관한 것이다. 이러한 본 발명에 따른 액정표시장치는, 다수의 수평 화소열과 수직 화소열이 정외된 제 1 기판과, 상기 수평 화소열의 홀수 번째 화소와 연결된 다수의 제 1 게이트 라인과, 상기 수평 화소열의 짝수 번째 화소와 연결된 다수의 제 2 게이트 라인과, 상기 제 1 및 제 2 게이트 라인과 교차하도록 두 개의 수직 화소열마다 하나씩 형성되어 해당 수직 화소열 내의 화소와 연결된 다수의 데이터 라인과, 상기 제 1 게이트 라인과 데이터 라인이 교차하는 영역 중에서 수평 화소열의 홀수 번째 화소에 대응되는 영역과 상기 제 2 게이트 라인과 데이터 라인이 교차하는 영역 중에서 수평 화소열의 짝수 번째 화소에 대응되는 영역에 형성된 박막 트랜지스터와, 각 화소마다 상기 박막 트랜지스터와 연결되도록 형성되며, 중앙을 기준으로 꺾인 형상으로 형성되어 서로 유사하거나 동일한 면적을 갖는 상/하의 제 1 영역과 제 2 영역이 정의되는 화소전극, 및 상기 화소전극 상부에 화소전극과 절연되도록 형성되며, 화소전극에 중첩되어 중앙을 기준으로 꺽인 형상으로 형성된 다수 개의 슬릿이 마련된 공통전극을 포함하여 구성된다. 그리고, 각 화소마다 형성된 상기 화소전극은 제 1 영역의 면적이 서로 유사하거나 동일하고 제 2 영역의 면적도 서로 유사하거나 동일하며, 상기 제 1 및 제 2 게이트 라인은 박막 트랜지스터의 게이트 전극과 연결된 영역에서는 화소전극이 형성된 영역을 회피하여 상부 또는 하부로 인접한 화소를 향해 구부러진 형상을 갖는다.The present invention relates to a liquid crystal display, and more particularly, to a liquid crystal display device in which two gate lines are provided for each horizontal pixel column, one data line is provided for each of two vertical pixel columns, And more particularly to a liquid crystal display device capable of optimizing compensation. The liquid crystal display according to the present invention includes a first substrate having a plurality of horizontal pixel lines and a plurality of vertical pixel lines, a plurality of first gate lines connected to odd-numbered pixels of the horizontal pixel line, A plurality of data lines connected to the pixels in the corresponding vertical pixel columns, each of the plurality of data lines being formed for each of the two vertical pixel columns so as to intersect the first and second gate lines; A thin film transistor formed in an area corresponding to an odd-numbered pixel in a horizontal pixel column and a pixel in an area corresponding to an even-numbered pixel in a horizontal pixel column among a crossing area of the second gate line and a data line, And is formed to be connected to the thin film transistor and has a bent shape with respect to the center The pixel electrode is formed to be insulated from the pixel electrode on the pixel electrode. The pixel electrode is formed so as to be bent on the center of the pixel electrode to overlap with the pixel electrode. And a common electrode provided with a plurality of slits. The first and second gate lines are connected to the gate electrode of the thin film transistor, and the first and second gate lines are connected to the gate electrode of the thin film transistor, The pixel electrode has a shape which is bent toward an upper or lower adjacent pixel while avoiding a region where the pixel electrode is formed.

액정표시장치, 멀티 도메인, 시야각 Liquid crystal display, multi-domain, viewing angle

Description

액정표시장치{LIQUID CRYSTAL DISPLAY DEVICE}[0001] LIQUID CRYSTAL DISPLAY DEVICE [0002]

본 발명은 액정표시장치에 관한 것으로서, 한 개의 수평 화소열마다 두 개의 게이트 라인이 마련되고 두 개의 수직 화소열마다 한 개의 데이터 라인이 마련됨과 동시에 각 화소에 멀티 도메인이 적용된 모델에 있어서 시야각에 따른 보상을 최적화할 수 있는 액정표시장치에 관한 것이다. The present invention relates to a liquid crystal display, and more particularly, to a liquid crystal display device in which two gate lines are provided for each horizontal pixel column, one data line is provided for each of two vertical pixel columns, And more particularly to a liquid crystal display device capable of optimizing compensation.

일반적으로 액정표시장치는 경량, 박형, 저소비 전력구동 등의 특징으로 인해 그 응용범위가 점차 넓어지고 있는 추세에 있다. 이에 따라 액정표시장치는 휴대용 컴퓨터, 휴대폰, 사무 자동화 기기 등에 있어서 화면을 디스플레이하기 위한 수단으로서 널리 이용되고 있다.Generally, the liquid crystal display device has a tendency of widening its application range due to features such as light weight, thinness, and low power consumption driving. Accordingly, the liquid crystal display device is widely used as a means for displaying a screen in a portable computer, a mobile phone, an office automation machine, and the like.

통상적으로 액정표시장치는 매트릭스형태로 배열된 다수의 제어용 스위칭 소자에 인가되는 영상신호에 따라 광의 투과량이 조절되어 화면에 원하는 화상을 표시하게 된다.In general, a liquid crystal display device displays a desired image on a screen by controlling a light transmission amount according to an image signal applied to a plurality of switching elements for control arranged in a matrix form.

이러한 액정표시장치는 상부기판인 컬러필터 기판과 하부기판인 박막트랜지스터 어레이 기판이 서로 대향하고 상기 두 기판 사이에는 액정층이 충진된 액정패널과, 상기 액정패널에 주사신호 및 화상정보를 공급하여 액정패널을 동작시키는 구동부를 포함하여 구성된다.The liquid crystal display device includes a liquid crystal panel in which a color filter substrate as an upper substrate and a thin film transistor array substrate as a lower substrate face each other and a liquid crystal layer is filled between the two substrates; And a driving unit for operating the panel.

이하, 첨부한 도면을 참조하여 종래의 일반적인 액정표시장치에 대하여 설명하면 다음과 같다.Hereinafter, a conventional liquid crystal display device according to the related art will be described with reference to the accompanying drawings.

종래의 일반적인 액정표시장치는, 다수의 화소로 이루어진 다수의 수평 화소열과 수직 화소열이 정의된 박막 트랜지스터 어레이 기판 및 상기 박막 트랜지스터 어레이 기판에 대향하는 컬러필터 기판(미도시)을 포함하는 액정패널이 구비된다.A conventional general liquid crystal display device includes a liquid crystal panel including a thin film transistor array substrate having a plurality of horizontal pixel lines and a plurality of vertical pixel lines defined therein and a color filter substrate (not shown) facing the thin film transistor array substrate Respectively.

도 1에 도시한 바와 같이, 상기 박막 트랜지스터 어레이 기판 상에는 한 개의 수평 화소열마다 두 개의 게이트 라인(2)이 형성되며, 두 개의 수직 화소열마다 한 개의 데이터 라인(4)이 형성된다.As shown in FIG. 1, on the thin film transistor array substrate, two gate lines 2 are formed for each horizontal pixel column, and one data line 4 is formed for each of two vertical pixel columns.

상기 게이트 라인(2)과 데이터 라인(4)이 교차하는 영역에는 박막 트랜지스터(5)가 형성되는데, 특히 상기 박막 트랜지스터(5)는 홀수 번째 게이트 라인(2)과 데이터 라인(4)이 교차하는 영역 중에서 수평 화소열의 홀수 번째 화소와 대응되는 영역에 형성되고, 짝수 번째 게이트 라인(2)과 데이터 라인(4)이 교차하는 영역 중에서 수평 화소열의 짝수 번째 화소와 대응되는 영역에 형성되며, 상기 각 화소에는 상기 박막 트랜지스터(5)의 드레인 전극과 접속되는 화소전극(6)이 형성된다.A thin film transistor 5 is formed in a region where the gate line 2 and the data line 4 intersect with each other. In particular, the thin film transistor 5 has a structure in which an odd gate line 2 and a data line 4 cross each other Numbered pixels of the horizontal pixel line among the areas where the even-numbered gate lines 2 and the data lines 4 intersect, and the pixel electrodes are formed in a region corresponding to the even- A pixel electrode 6 connected to the drain electrode of the thin film transistor 5 is formed in the pixel.

그리고, 상기 박막 트랜지스터 어레이 기판 상에는 화소전극(6)에 대응되는 영역에 공통전극(8)이 형성되며, 상기 공통전극(8)은 화소전극(6)에 중첩된 다수 개의 슬릿(8a)이 마련되는데, 이러한 공통전극(8)은 상기 화소전극(6)과 함께 수평 전계를 형성하여 박막 트랜지스터 어레이 기판과 컬러필터 기판 사이에 형성된 액정층을 구동한다.On the thin film transistor array substrate, a common electrode 8 is formed in a region corresponding to the pixel electrode 6, and the common electrode 8 includes a plurality of slits 8a superimposed on the pixel electrode 6 The common electrode 8 forms a horizontal electric field together with the pixel electrode 6 to drive the liquid crystal layer formed between the thin film transistor array substrate and the color filter substrate.

이와 같은 구성을 가지는 종래의 일반적인 액정표시장치에 있어서, 최근에는 시야각에 따른 색 시프트(shift) 현상을 개선하기 위하여 두 개의 도메인(domain) 구조, 즉 멀티 도메인 구조를 가지는 모델이 고안되었다.In a conventional liquid crystal display device having such a structure, in recent years, a model having two domain structures, i.e., a multi-domain structure, has been devised in order to improve a color shift due to a viewing angle.

즉, 도 2에 도시된 바와 같이 화소전극(6)의 중앙을 기준으로 꺾인 형상을 가져서 상부 영역과 하부 영역이 다른 방향을 향하도록 형성된 모델이 고안되었다.That is, as shown in FIG. 2, a model having a bent shape with respect to the center of the pixel electrode 6 so that the upper region and the lower region are directed in different directions has been devised.

하지만, 도 2에 도시된 바와 같은 종래의 일반적인 액정표시장치에 있어서 박막 트랜지스터 어레이 기판(1) 상에 게이트 라인(2)과 데이터 라인(4)의 교차에 의해 정의된 화소의 내부는 게이트 라인(2)과 데이터 라인(4)이 교차하는 영역에 박막 트랜지스터(5)를 형성하고 남는 영역에 화소전극(6)이 형성됨으로써 화소전극(6)은 화소 내에서 박막 트랜지스터(5)가 형성되지 않은 영역으로 치우친 형상을 가지므로, 좌/우로 인접한 화소 내의 화소전극(6)은 서로 높이가 달라서, 시야각에 따른 색 시프트(shift) 현상을 개선하기 위하여 적용한 멀티 도메인 구조가 오히려 화면 품질을 저하시키는 요인이 되어왔다.2, the inside of the pixel defined by the intersection of the gate line 2 and the data line 4 on the thin film transistor array substrate 1 is connected to the gate line The pixel electrode 6 is formed in the region where the thin film transistor 5 is formed in the region where the data line 4 and the pixel electrode 6 intersect with each other so that the thin film transistor 5 is not formed in the pixel Since the pixel electrodes 6 in the left and right neighboring pixels have different heights from each other, the multi-domain structure applied to improve the color shift phenomenon according to the viewing angle is rather a factor .

이와 같은 문제점을 해결하기 위하여 도 3a에 도시한 바와 같이 데이터 라인(4)을 공유하는 좌/우측의 화소 중에 좌측에 위치하는 화소의 화소전극(6)의 상부 영역(A)의 면적과 하부 영역(B)의 면적이 동일해지도록 조절하면, 우측에 위치하는 화소의 화소전극(6)의 상부 영역(C)의 면적과 하부 영역(D)의 면적 차이가 매우 커져서 화면 품질 저하를 발생시키게 되며, 도 3b에 도시한 바와 같이 데이터 라인(4)을 공유하는 좌/우측의 화소 중에 우측에 위치하는 화소의 화소전극(6)의 상부 영역(C)의 면적과 하부 영역(D)의 면적이 동일해지도록 조절하면, 좌측에 위 치하는 화소의 화소전극(6)의 상부 영역(A)의 면적과 하부 영역(B)의 면적 차이가 매우 커져서 화면 품질 저하를 발생시키게 되므로, 화소전극(6)의 상부 영역과 하부 영역의 면적을 동일하게 형성하여 시야각에 따른 보상이 최적이 되도록 형성하는데 어려움이 있어왔다.In order to solve such a problem, as shown in FIG. 3A, the area of the upper region A of the pixel electrode 6 of the pixel positioned on the left side among the pixels on the left and right sides sharing the data line 4, The area of the upper area C of the pixel electrode 6 of the pixel located on the right side and the area of the lower area D become very large and the picture quality is deteriorated , The area of the upper area C of the pixel electrode 6 of the pixel located on the right side among the pixels on the left and right sides sharing the data line 4 and the area of the lower area D as shown in Fig. The difference in the area between the upper area A and the lower area B of the pixel electrode 6 of the pixel positioned on the left side becomes very large and the picture quality is lowered. ) Are formed in the same area, It has been difficult to form the compensation according to the angle of view to be optimal.

이에 본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 본 발명의 목적은 한 개의 수평 화소열마다 두 개의 게이트 라인이 마련되고 두 개의 수직 화소열마다 한 개의 데이터 라인이 마련됨과 동시에 각 화소에 멀티 도메인이 적용된 모델에 있어서 시야각에 따른 보상을 최적화할 수 있는 액정표시장치를 제공하는 것이다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and it is an object of the present invention to provide a liquid crystal display device in which two gate lines are provided for one horizontal pixel column, one data line is provided for two vertical pixel columns, And to provide a liquid crystal display device capable of optimizing compensation according to a viewing angle in a model to which a domain is applied.

상기와 같은 목적을 달성하기 위한 본 발명의 바람직한 실시예에 따른 액정표시장치는, 다수의 수평 화소열과 수직 화소열이 정외된 제 1 기판과, 상기 수평 화소열의 홀수 번째 화소와 연결된 다수의 제 1 게이트 라인과, 상기 수평 화소열의 짝수 번째 화소와 연결된 다수의 제 2 게이트 라인과, 상기 제 1 및 제 2 게이트 라인과 교차하도록 두 개의 수직 화소열마다 하나씩 형성되어 해당 수직 화소열 내의 화소와 연결된 다수의 데이터 라인과, 상기 제 1 게이트 라인과 데이터 라인이 교차하는 영역 중에서 수평 화소열의 홀수 번째 화소에 대응되는 영역과 상기 제 2 게이트 라인과 데이터 라인이 교차하는 영역 중에서 수평 화소열의 짝수 번째 화소에 대응되는 영역에 형성된 박막 트랜지스터와, 각 화소마다 상기 박막 트랜지스터와 연결되도록 형성되며, 중앙을 기준으로 꺾인 형상으로 형성되어 서로 유사하거나 동일한 면적을 갖는 상/하의 제 1 영역과 제 2 영역이 정의되는 화소전극, 및 상기 화소전극 상부에 화소전극과 절연되도록 형성되며, 화소전극에 중첩되어 중앙을 기준으로 꺽인 형상으로 형성된 다수 개의 슬릿이 마련된 공통전극을 포함하여 구성된 것을 특징으로 한다. 그리고, 각 화소마다 형성된 상기 화소전극은 제 1 영역의 면적이 서로 유사하거나 동일하고 제 2 영역의 면적도 서로 유사하거나 동일하며, 상기 제 1 및 제 2 게이트 라인은 박막 트랜지스터의 게이트 전극과 연결된 영역에서는 화소전극이 형성된 영역을 회피하여 상부 또는 하부로 인접한 화소를 향해 구부러진 형상을 갖는 것을 특징으로 한다.According to an aspect of the present invention, there is provided a liquid crystal display device including a first substrate having a plurality of horizontal pixel lines and a plurality of vertical pixel lines, a plurality of first pixels connected to odd- A plurality of second gate lines connected to even-numbered pixels of the horizontal pixel line, and a plurality of second gate lines each connected to the pixels in the corresponding vertical pixel line so as to intersect the first and second gate lines, And a data line corresponding to an odd-numbered pixel of the horizontal pixel column among the area where the first gate line and the data line intersect and an area corresponding to the odd-numbered pixel of the horizontal pixel column among the area where the second gate line and the data line intersect A thin film transistor formed in a region where the thin film transistor is formed, A pixel electrode having a first region and a second region which are formed in a bent shape with respect to the center and which are similar to each other or have the same area, and a second region are defined; and a pixel electrode formed above the pixel electrode, And a plurality of slits formed in the shape of a slit with respect to the center of the common electrode. The first and second gate lines are connected to the gate electrode of the thin film transistor, and the first and second gate lines are connected to the gate electrode of the thin film transistor, The pixel electrode has a shape that is bent toward an upper or lower adjacent pixel by avoiding a region where the pixel electrode is formed.

상기와 같은 구성을 가지는 본 발명의 바람직한 실시예에 따른 액정표시장치는, 제 1 게이트 라인과 제 2 게이트 라인이 박막 트랜지스터의 게이트 전극과 연결된 영역에서 화소전극이 형성된 영역을 회피하여 상부 또는 하부로 인접한 화소를 향해 구부러진 형상을 가지므로, 화소전극의 제 1 영역과 제 2 영역이 서로 유사하거나 동일한 면적을 가짐과 동시에, 좌/우로 인접한 화소 내의 화소전극의 제 1 영역이 서로 유사하거나 동일한 면적을 가지고 제 2 영역도 서로 유사하거나 동일한 면적을 가지게 되는 효과가 있다.The liquid crystal display device according to the preferred embodiment of the present invention having the above-described structure can prevent a region where the pixel electrodes are formed in the region where the first gate line and the second gate line are connected to the gate electrode of the thin film transistor, The first region and the second region of the pixel electrode have similar or identical areas and the first regions of the pixel electrodes in the left and right adjacent pixels have similar or identical areas to each other And the second regions have the same or similar areas.

이에 따라, 시야각에 따른 보상을 최적화할 수 있어 액정패널에 표시된 화면의 품질을 향상시킬 수 있는 장점이 있다.Accordingly, it is possible to optimize the compensation according to the viewing angle, thereby improving the quality of the screen displayed on the liquid crystal panel.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 액정표시장치에 대하여 상세히 설명한다.Hereinafter, a liquid crystal display according to a preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 4와 도 5에 도시한 바와 같이 본 발명의 바람직한 실시예에 따른 액정표 시장치는, 다수의 수평 화소열과 수직 화소열이 정외된 제 1 기판(101)과, 상기 수평 화소열의 홀수 번째 화소와 연결된 다수의 제 1 게이트 라인(102)과, 상기 수평 화소열의 짝수 번째 화소와 연결된 다수의 제 2 게이트 라인(103)과, 상기 제 1 및 제 2 게이트 라인(102, 103)과 교차하도록 두 개의 수직 화소열마다 하나씩 형성되어 해당 수직 화소열 내의 화소와 연결된 다수의 데이터 라인(104)과, 상기 제 1 게이트 라인(102)과 데이터 라인(104)이 교차하는 영역 중에서 수평 화소열의 홀수 번째 화소에 대응되는 영역과 상기 제 2 게이트 라인(103)과 데이터 라인(104)이 교차하는 영역 중에서 수평 화소열의 짝수 번째 화소에 대응되는 영역에 형성된 박막 트랜지스터(105)와, 각 화소마다 상기 박막 트랜지스터(105)와 연결되도록 형성되며, 중앙을 기준으로 꺾인 형상으로 형성되어 서로 유사하거나 동일한 면적을 갖는 상/하의 제 1 영역과 제 2 영역이 정의되는 화소전극(106) 및 상기 화소전극(106) 상부에 화소전극(106)과 절연되도록 형성되며, 화소전극(106)에 중첩되어 중앙을 기준으로 꺽인 형상으로 형성된 다수 개의 슬릿(108a)이 마련된 공통전극(108)을 포함하여 구성된 것을 특징으로 한다.4 and 5, the liquid crystal display device according to an exemplary embodiment of the present invention includes a first substrate 101 having a plurality of horizontal pixel columns and a plurality of vertical pixel columns, A plurality of second gate lines 103 connected to even-numbered pixels of the horizontal pixel column, and a plurality of second gate lines 103 crossing the first and second gate lines 102 and 103, A plurality of data lines 104 formed for each vertical pixel column and connected to the pixels in the vertical pixel column and an odd-numbered pixel of the horizontal pixel column among the regions where the first gate line 102 and the data line 104 cross each other. A thin film transistor 105 formed in a region corresponding to an even-numbered pixel in a horizontal pixel column among regions corresponding to the second gate line 103 and the data line 104, A pixel electrode 106 formed to be connected to the thin film transistor 105 and formed in a bent shape with respect to the center and defining a first region and a second region which are similar to each other or having the same area, And a common electrode 108 formed on the pixel electrode 106 and insulated from the pixel electrode 106 and provided with a plurality of slits 108a formed on the pixel electrode 106 in a bent shape with respect to the center .

그리고, 각 화소마다 형성된 상기 화소전극(106)은 제 1 영역의 면적이 서로 유사하거나 동일하고 제 2 영역의 면적도 서로 유사하거나 동일하며, 상기 제 1 및 제 2 게이트 라인(103)은 박막 트랜지스터(105)의 게이트 전극(105a)과 연결된 영역에서는 화소전극(106)이 형성된 영역을 회피하여 상부 또는 하부로 인접한 화소를 향해 구부러진 형상을 갖는 것을 특징으로 한다.The first and second gate lines 103 and 103 may be formed in the same manner as the first and second gate lines 103 and 104. The first and second gate lines 103 and 104 may have the same or similar areas, A region where the pixel electrode 106 is formed is avoided in a region where the pixel electrode 106 is connected to the gate electrode 105a of the pixel electrode 105, and the pixel electrode 106 has a shape curved toward an upper or lower adjacent pixel.

이와 같은 구성을 가지는 본 발명의 바람직한 실시예에 따른 액정표시장치에 구비된 각 구성 요소에 대하여 상세히 설명하면 다음과 같다.The components of the liquid crystal display according to a preferred embodiment of the present invention will now be described in detail.

본 발명의 바람직한 실시예에 따른 액정표시장치는 박막 트랜지스터 어레이 기판인 제 1 기판(101)과 컬러필터 기판인 제 2 기판(111)으로 구성된 액정패널이 구비되며, 상기 액정패널의 제 1 기판(101)과 제 2 기판(111) 사이에는 액정층(미도시)이 형성된다.A liquid crystal display according to an exemplary embodiment of the present invention includes a liquid crystal panel including a first substrate 101 as a thin film transistor array substrate and a second substrate 111 as a color filter substrate, A liquid crystal layer (not shown) is formed between the first substrate 101 and the second substrate 111.

상기 제 1 기판(101)에는 다수의 화소가 정의되며, 상기 다수의 화소는 다수의 수평 화소열 및 수직 화소열을 이룬다.A plurality of pixels are defined on the first substrate 101, and the plurality of pixels form a plurality of horizontal pixel columns and vertical pixel columns.

상기 제 1 기판(101) 상에는 수평 화소열의 홀수 번째 화소와 연결된 다수의 제 1 게이트 라인(102)이 수평 화소열의 상부에 형성되고, 수평 화소열의 짝수 번째 화소에 연결된 다수의 제 2 게이트 라인(103)이 수평 화소열의 하부에 형성된다.On the first substrate 101, a plurality of first gate lines 102 connected to odd-numbered pixels in a horizontal pixel line are formed on the horizontal pixel line, and a plurality of second gate lines 103 Is formed below the horizontal pixel column.

상기 제 1 게이트 라인(102)은 박막 트랜지스터(105)의 게이트 전극(105a)과 연결된 영역에서는 화소전극(106)이 형성된 영역을 회피하여 상부로 인접한 화소를 향해 구부러진 형상을 갖도록 형성되며, 제 2 게이트 라인(103)은 박막 트랜지스터(105)의 게이트 전극(105a)과 연결된 영역에서는 화소전극(106)이 형성된 영역을 회피하여 하부로 인접한 화소를 향해 구부러진 형상을 갖도록 형성된다.The first gate line 102 is formed to have a shape curved toward an upper adjacent pixel while avoiding a region where the pixel electrode 106 is formed in a region connected to the gate electrode 105a of the thin film transistor 105, The gate line 103 is formed to have a shape curved toward the lower adjacent pixel while avoiding a region where the pixel electrode 106 is formed in a region connected to the gate electrode 105a of the thin film transistor 105. [

도 4 및 본 발명의 설명에 있어서는 상기 제 1 게이트 라인(102)이 수평 화소열의 상부에 형성되고 제 2 게이트 라인(103)이 수평 화소열의 하부에 형성되어, 제 1 게이트 라인(102)은 박막 트랜지스터(105)의 게이트 전극(105a)과 연결된 영 역에서 화소전극(106)이 형성된 영역을 회피하여 상부로 인접한 화소를 향해 구부러진 형상을 가지도록 형성되고 제 2 게이트 라인(103)은 박막 트랜지스터(105)의 게이트 전극(105a)과 연결된 영역에서 화소전극(106)이 형성된 영역을 회피하여 하부로 인접한 화소를 향해 구부러진 형상을 가지도록 형성된 것을 그 예로 하였지만, 이는 설명의 편의를 위한 것으로서 본 발명이 이에 한정되는 것은 아니며, 본 발명에 있어서 상기 제 1 게이트 라인(102)이 수평화소열의 하부에 형성되며 제 2 게이트 라인(103)이 수평 화소열의 상부에 형성되고, 제 1 게이트 라인(102)은 박막 트랜지스터(105)의 게이트 전극(105a)과 연결된 영역에서 화소전극(106)이 형성된 영역을 회피하여 하부로 인접한 화소를 향해 구부러진 형상을 가지도록 형성되고 제 2 게이트 라인(103)은 박막 트랜지스터(105)의 게이트 전극(105a)과 연결된 영역에서 화소전극(106)이 형성된 영역을 회피하여 상부로 인접한 화소를 향해 구부러진 형상을 가지도록 형성되는 실시예도 가능하다.4 and the description of the present invention, the first gate line 102 is formed on the horizontal pixel column and the second gate line 103 is formed on the lower side of the horizontal pixel line, The second gate line 103 is formed so as to have a shape bent toward the upper adjacent pixel while avoiding a region where the pixel electrode 106 is formed in a region connected to the gate electrode 105a of the transistor 105, The pixel electrode 106 is formed in a region connected to the gate electrode 105a of the pixel electrode 105 so as to avoid the region where the pixel electrode 106 is formed and has a shape curved toward the lower adjacent pixel. However, However, the present invention is not limited thereto. In the present invention, the first gate line 102 is formed below the horizontal pixel line and the second gate line 103 is formed above the horizontal pixel line And the first gate line 102 is formed so as to have a shape curved toward the lower adjacent pixel by avoiding a region where the pixel electrode 106 is formed in the region connected to the gate electrode 105a of the thin film transistor 105 The second gate line 103 may be formed so as to have a shape curved toward the upper adjacent pixel by avoiding the region where the pixel electrode 106 is formed in the region connected to the gate electrode 105a of the thin film transistor 105 Do.

상기 제 1 기판(101) 상에는 상기 제 1 및 제 2 게이트 라인(102, 103)과 교차하는 데이터 라인(104)이 형성되는데, 이러한 데이터 라인(104)은 두 개의 수직 화소열마다 하나씩 형성되어 양측의 수직 화소열 내의 화소 모두와 연결된다.A data line 104 is formed on the first substrate 101 so as to intersect the first and second gate lines 102 and 103. The data line 104 is formed for each of two vertical pixel columns, Are connected to all of the pixels in the vertical pixel column.

상기와 같이 제 1, 제 2 게이트 라인(102, 103)과 데이터 라인(104)이 형성된 제 1 기판(101) 상에는, 제 1 게이트 라인(102)과 데이터 라인(103)이 교차하는 영역 중에서 수평 화소열의 홀수 번째 화소에 대응되는 영역에 박막 트랜지스터(105)가 형성되고, 제 2 게이트 라인(103)과 데이터 라인(104)이 교차하는 영역 중에서 수평 화소열의 짝수 번째 화소에 대응되는 영역에도 박막 트랜지스터(105) 가 형성된다.On the first substrate 101 on which the first and second gate lines 102 and 103 and the data line 104 are formed as described above, the first gate line 102 and the data line 103 intersect with each other, A thin film transistor 105 is formed in an area corresponding to an odd-numbered pixel in a pixel column, and in a region corresponding to an even-numbered pixel in a horizontal pixel column in a region where the second gate line 103 and the data line 104 intersect, (105) is formed.

도 5를 참조하면, 상기 박막 트랜지스터(105)는 제 1 기판(101) 상에 형성된 게이트 전극(105a)과, 상기 게이트 전극(105a) 상에 형성된 게이트 절연막(105b)과, 상기 게이트 절연막(105b) 상에 형성된 반도체층(105c)과, 상기 반도체층(105c) 상에 형성된 소스 전극(105d) 및 드레인 전극(105e)을 포함하여 구성된다.5, the thin film transistor 105 includes a gate electrode 105a formed on a first substrate 101, a gate insulating film 105b formed on the gate electrode 105a, a gate insulating film 105b formed on the gate electrode 105a, A semiconductor layer 105c formed on the semiconductor layer 105c and a source electrode 105d and a drain electrode 105e formed on the semiconductor layer 105c.

상기 제 1 기판(101) 상에는 각 화소마다 상기 박막 트랜지스터(105)의 드레인 전극(105e)과 접속되는 화소전극(106)이 형성되는데, 이러한 화소전극(106)은 중앙 영역을 기준으로 꺾인 형상으로 형성됨으로써 상기 중앙 영역 상부의 제 1 영역과 중앙 영역 하부의 제 2 영역을 포함하며, 상기 제 1 영역과 제 2 영역은 서로 유사하거나 동일한 면적을 갖는다. 이때, 상기 화소전극(106)의 제 1 영역과 제 2 영역의 면적이 서로 유사한 경우에는, 제 1 영역과 제 2 영역의 면적이 비가 49:51 내지 51:49인 것이 바람직하다.On the first substrate 101, a pixel electrode 106 connected to the drain electrode 105e of the thin film transistor 105 is formed for each pixel. The pixel electrode 106 has a bent shape with respect to the center region A first region above the central region and a second region below the central region, wherein the first region and the second region have similar or identical areas. In this case, when the areas of the first and second areas of the pixel electrode 106 are similar to each other, it is preferable that the area ratio of the first area and the second area is 49:51 to 51:49.

상기 제 1 기판(101)의 각 화소마다 형성된 화소전극(106)들은 제 1 영역의 면적이 서로 유사하거나 동일하고 제 2 영역의 면적도 서로 유사하거나 동일하도록 형성된다. 그리고, 좌/우로 인접한 화소 내에 형성된 화소전극(106)은 그 형상 및 위치가, 서로 수평 방향과 수직 방향으로 동시에 반전시킨 것과 동일하도록 형성된다. 이로써, 상기 제 1 게이트 라인(102)은 박막 트랜지스터(105)의 게이트 전극(105a)과 연결된 영역에서는 화소전극(106)이 형성된 영역을 회피하여 상부로 인접한 화소를 향해 구부러진 형상을 가지도록 형성되게 되며, 상기 제 2 게이트 라 인(103)은 박막 트랜지스터(105)의 게이트 전극(105a)과 연결된 영역에서는 화소전극(106)이 형성된 영역을 회피하여 하부로 인접한 화소를 향해 구부러진 형상을 가지도록 형성되게 된다.The pixel electrodes 106 formed for each pixel of the first substrate 101 are formed such that the areas of the first areas are similar to or the same as the areas of the second areas. The pixel electrodes 106 formed in the left / right adjacent pixels are formed so that their shapes and positions are the same as those in which they are simultaneously inverted in the horizontal direction and the vertical direction. The first gate line 102 is formed so as to avoid the region where the pixel electrode 106 is formed in the region connected to the gate electrode 105a of the thin film transistor 105 and to have a shape curved toward the upper adjacent pixel And the second gate line 103 is formed so as to have a bent shape toward the lower adjacent pixel by avoiding the region where the pixel electrode 106 is formed in the region connected to the gate electrode 105a of the thin film transistor 105 .

상기와 같은 박막 트랜지스터(105)와 화소전극(106)이 형성된 제 1 기판(101) 상에는 보호층(107)이 형성된다.A protective layer 107 is formed on the first substrate 101 on which the thin film transistor 105 and the pixel electrode 106 are formed.

그리고, 상기 보호층(107) 상에는 적어도 화소전극에 대응되는 영역에 공통전극(108)이 형성되며, 상기 공통전극(108)은 화소전극(106)에 중첩되어 중앙을 기준으로 꺽인 형상을 갖는 다수 개의 슬릿(108a)이 마련되는데, 이러한 공통전극(108)은 화소전극(106)과 함께 수평 전계를 형성하여 제 1 기판(101)과 제 2 기판(111) 사이의 액정층(미도시)을 구동한다.A common electrode 108 is formed on the protective layer 107 in a region corresponding to at least the pixel electrode and the common electrode 108 is formed of a plurality of pixel electrodes 106 overlapping the pixel electrode 106 The common electrode 108 forms a horizontal electric field together with the pixel electrode 106 to form a liquid crystal layer (not shown) between the first substrate 101 and the second substrate 111 .

상술한 바와 같은 제 1 기판(101)과 대향하는 제 2 기판(111) 상에는 도 5에 도시한 바와 같이 제 1 기판(101) 상에 형성된 각 화소에 대응되는 컬러필터(112)를 포함하는 컬러필터층이 형성되며, 적어도 제 1 게이트 라인(102), 제 2 게이트 라인(103) 및 박막 트랜지스터(105)에 대응되는 블랙 매트릭스(113)가 형성된다.5, on the second substrate 111 facing the first substrate 101 as described above, a color filter 112 including color filters 112 corresponding to the respective pixels formed on the first substrate 101, A black matrix 113 corresponding to at least the first gate line 102, the second gate line 103 and the thin film transistor 105 is formed.

상기 블랙 매트릭스(113)는 화소전극(106)에 대응되는 영역에는 형성되지 않음으로써 백라이트 어셈블리(미도시)로부터 방출되어 액정층과 컬러필터(112)를 지난 광을 외부로 방출시켜 컬러를 표시하는 영역인 개구부를 형성한다.The black matrix 113 is not formed in a region corresponding to the pixel electrode 106, so that the black matrix 113 is emitted from a backlight assembly (not shown) to emit light passing through the liquid crystal layer and the color filter 112 to display the color To form an opening.

상술한 바와 같은 본 발명의 바람직한 실시예에 따른 액정표시장치는, 수평 화소열의 상부마다 형성된 제 1 게이트 라인(102)이 박막 트랜지스터(105)의 게이 트 전극(105a)과 연결된 영역에서 상부로 인접한 화소를 향해 구부러진 형상을 가지도록 형성되고, 수평 화소열의 하부마다 형성된 제 2 게이트 라인(103)이 박막 트랜지스터(105)의 게이트 전극(105a)과 연결된 영역에서 하부로 인접한 화소를 향해 구부러진 형상을 가지도록 형성됨으로써, 화소전극(106)은 제 1 영역과 제 2 영역이 서로 유사하거나 동일한 면적을 가지도록 형성될 수 있으며, 각 화소마다 형성된 화소전극(106)들은 제 1 영역이 서로 유사하거나 동일한 면적을 가지게 되고, 제 2 영역도 서로 유사하거나 동일한 면적을 가지게 된다.In the liquid crystal display according to the preferred embodiment of the present invention as described above, the first gate line 102 formed on the upper portion of the horizontal pixel column is adjacent to the upper portion in the region connected to the gate electrode 105a of the thin film transistor 105 And the second gate line 103 formed on the lower portion of the horizontal pixel column has a shape curved toward the lower adjacent pixel in the region connected to the gate electrode 105a of the thin film transistor 105 The pixel electrode 106 may be formed so that the first region and the second region have a similar or identical area to each other, and the pixel electrodes 106 formed for each pixel may have the same or similar area And the second regions have similar or identical areas.

즉, 하나의 데이터 라인(104)을 공유하는 양측의 두 화소를 예로하여 도시하되 제 1 기판(101) 상에 형성된 화소전극(106)과 제 2 기판(111) 상에 형성된 블랙 매트릭스(113)만을 간략히 도시한 도 6을 참조하면, 본 발명의 바람직한 실시예에 따른 액정표시장치는 도 6에 도시한 바와 같이 좌측에 위치하는 화소 내의 화소전극(106)의 제 1 영역(A)과 제 2 영역(B)이 서로 유사하거나 동일하고, 우측에 위치하는 화소 내의 화소전극(106)의 제 1 영역(C)과 제 2 영역(D)이 서로 유사하거나 동일하며, 좌측에 위치하는 화소 내의 화소전극(106)의 제 1 영역(A)과 우측에 위치하는 화소 내의 화소전극(106)의 제 1 영역(C)의 면적이 서로 유사하거나 동일하고, 좌측에 위치하는 화소 내의 화소전극(106)의 제 2 영역(B)과 우측에 위치하는 화소 내의 화소전극(106)의 제 2 영역(D)의 면적이 서로 유사하거나 동일하므로, 시야각에 따른 보상을 최적화할 수 있어 액정패널에 표시된 화면의 품질을 향상시킬 수 있게 된다.The pixel electrode 106 formed on the first substrate 101 and the black matrix 113 formed on the second substrate 111 are formed by using two pixels on both sides sharing one data line 104, 6, a liquid crystal display according to a preferred embodiment of the present invention includes a first region A of a pixel electrode 106 in a pixel located on the left side, The first region C and the second region D of the pixel electrode 106 in the pixel located on the right side are similar or identical to each other and the pixels B in the left pixel The area of the first area A of the electrode 106 and the area of the first area C of the pixel electrode 106 in the pixel positioned on the right side are similar to or the same as each other, And the area of the second region D of the pixel electrode 106 in the pixel positioned on the right side is The compensation according to the viewing angle can be optimized, and the quality of the screen displayed on the liquid crystal panel can be improved.

도 1은 종래의 일반적인 액정표시장치를 도시한 개략 평면도.1 is a schematic plan view showing a conventional liquid crystal display device.

도 2는 도 1의 액정표시장치의 각 화소에 멀티 도메인이 적용된 예를 도시한 평면도.FIG. 2 is a plan view showing an example in which a multi-domain is applied to each pixel of the liquid crystal display device of FIG. 1;

도 3은 도 2의 문제점을 도출하기 위한 도면으로서, 화소전극과 블랙 매트릭스만을 간략히 도시한 평면도.FIG. 3 is a plan view schematically showing only a pixel electrode and a black matrix in order to solve the problem of FIG. 2; FIG.

도 4는 본 발명의 바람직한 실시예에 따른 액정표시장치를 도시한 평면도.4 is a plan view of a liquid crystal display according to a preferred embodiment of the present invention.

도 5는 도 4의 Ⅰ-Ⅰ'선을 따라 절단한 단면을 도시한 단면도.5 is a cross-sectional view taken along line I-I 'of FIG. 4;

도 6은 도 4의 화소전극과 블랙 매트릭스만을 간략히 도시한 평면도.FIG. 6 is a plan view schematically showing only the pixel electrode and the black matrix of FIG. 4; FIG.

101 : 제 1 기판 102 : 제 1 게이트 라인101: first substrate 102: first gate line

103 : 제 2 게이트 라인 104 : 데이터 라인103: second gate line 104: data line

105 : 박막 트랜지스터 106 : 화소전극105: thin film transistor 106: pixel electrode

107 : 보호층 108 : 공통전극107: protective layer 108: common electrode

108a : 슬릿108a: slit

111 : 제 2 기판 112 : 컬러필터111: second substrate 112: color filter

113 : 블랙 매트릭스113: Black Matrix

Claims (6)

중앙을 기준으로 꺽인 형상으로 구성되어 제 1 영역 및 제 2 영역을 포함하는 다수의 화소와 상하로 인접하는 화소 사이에 구비된 게이트라인 배치영역을 포함하는 제 1 기판;A first substrate including a gate line disposition region formed between a plurality of pixels including a first region and a second region and pixels vertically adjacent to each other, 수평 화소열의 홀수 번째 화소와 연결되고 상기 게이트라인 배치영역에 구비된 다수의 제 1 게이트 라인;A plurality of first gate lines connected to odd-numbered pixels of a horizontal pixel column and provided in the gate line arrangement region; 상기 수평 화소열의 짝수 번째 화소와 연결되고 상기 게이트라인 배치영역에 구비된 다수의 제 2 게이트 라인;A plurality of second gate lines connected to even-numbered pixels of the horizontal pixel column and provided in the gate line arrangement region; 상기 제 1 및 제 2 게이트 라인과 교차하도록 두 개의 수직 화소열마다 하나씩 형성되어 해당 수직 화소열 내의 화소와 연결된 다수의 데이터 라인;A plurality of data lines formed for each of two vertical pixel columns so as to intersect the first and second gate lines and connected to pixels in the vertical pixel column; 상기 제 1 게이트 라인과 데이터 라인이 교차하는 영역 중에서 수평 화소열의 홀수 번째 화소에 대응되는 영역과, 상기 제 2 게이트 라인과 데이터 라인이 교차하는 영역 중에서 수평 화소열의 짝수 번째 화소에 대응되는 영역에 형성된 박막 트랜지스터; And a second gate line formed in an area corresponding to an odd-numbered pixel in a horizontal pixel line and a second pixel line in an area corresponding to an even-numbered pixel in a horizontal pixel line among a crossing area of the second gate line and the data line, Thin film transistor; 중앙을 기준으로 꺽인 형상으로 구성된 화소의 제 1 영역 및 제 2 영역에 상기 박막 트랜지스터와 연결되도록 배치되는 화소전극; 및 A pixel electrode arranged to be connected to the thin film transistor in a first region and a second region of a pixel formed in a bent shape with respect to the center; And 상기 화소전극 상부에 화소전극과 절연되도록 형성되며, 화소전극에 중첩되어 중앙을 기준으로 꺽인 형상으로 형성된 다수 개의 슬릿이 마련된 공통전극을 포함하여 구성되고,And a common electrode formed on the pixel electrode so as to be insulated from the pixel electrode and having a plurality of slits formed on the pixel electrode in a bent shape with respect to the center, 상기 게이트배치영역은 설정된 폭으로 수평방향으로 연장되며, 상기 제 1 및 제 2 게이트 라인은 박막 트랜지스터의 게이트 전극과 연결된 영역에서는 상부 또는 하부로 인접한 화소를 향해 구부러진 형상으로 구비되어 화소의 제 1 영역 및 제 2 영역중 어느 한 영역에 게이트배치영역으로 돌출되는 화소의 제 3 영역이 형성되어 상기 박막 트랜지스터가 상기 제 3 영역에 배치되는 액정표시장치.The first and second gate lines are bent in a direction toward the upper or lower adjacent pixel in a region connected to the gate electrode of the thin film transistor, And a third region of a pixel protruding to the gate arrangement region is formed in any one of the first region, the second region, and the second region, and the thin film transistor is disposed in the third region. 제 1 항에 있어서, 상기 제 1 게이트 라인은 각 수평 화소열의 상부에 형성되고, 제 2 게이트 라인은 각 수평 화소열의 하부에 형성된 액정표시장치.The liquid crystal display of claim 1, wherein the first gate line is formed on each horizontal pixel column, and the second gate line is formed on a lower portion of each horizontal pixel column. 제 1 항에 있어서, 상기 제 1 게이트 라인은 각 수평 화소열의 상부에 형성되며,The method of claim 1, wherein the first gate line is formed on each horizontal pixel column, 상기 제 1 게이트 라인은 박막 트랜지스터의 게이트 전극과 연결된 영역에서는 상부로 인접한 게이트라인배치영역으로 돌출된 제 3 영역을 구비하는 액정표시장치.Wherein the first gate line has a third region protruding upward from the gate line arrangement region in a region connected to the gate electrode of the thin film transistor. 제 1 항에 있어서, 상기 제 2 게이트 라인은 각 수평 화소열의 하부에 형성되며,The method of claim 1, wherein the second gate line is formed under each horizontal pixel column, 상기 제 2 게이트 라인은 박막 트랜지스터의 게이트 전극과 연결된 영역에서는 하부로 인접한 게이트라인배치영역으로 돌출된 제 3 영역을 구비하는 액정표시장치.Wherein the second gate line has a third region protruding into a gate line disposition region that is downwardly adjacent to the gate electrode of the thin film transistor. 제 1 항에 있어서, 좌/우로 인접한 화소 내에 형성된 화소전극은 형상 및 위치에 있어서, 서로 수평 방향과 수직 방향으로 동시에 반전시킨 것과 동일한 액정표시장치.The liquid crystal display according to claim 1, wherein the pixel electrodes formed in left / right adjacent pixels are the same in shape and position and are inverted simultaneously in the horizontal direction and the vertical direction. 삭제delete
KR1020090091295A 2009-09-25 2009-09-25 Liquid crystal display device Active KR101643588B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090091295A KR101643588B1 (en) 2009-09-25 2009-09-25 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090091295A KR101643588B1 (en) 2009-09-25 2009-09-25 Liquid crystal display device

Publications (2)

Publication Number Publication Date
KR20110033706A KR20110033706A (en) 2011-03-31
KR101643588B1 true KR101643588B1 (en) 2016-07-29

Family

ID=43938070

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090091295A Active KR101643588B1 (en) 2009-09-25 2009-09-25 Liquid crystal display device

Country Status (1)

Country Link
KR (1) KR101643588B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102636930B (en) * 2012-04-27 2015-08-19 深圳市华星光电技术有限公司 Adopt the 3D display device of half source drive structure
KR102105285B1 (en) 2013-09-03 2020-06-01 삼성디스플레이 주식회사 Liquid crystal display
KR102486406B1 (en) * 2016-05-09 2023-01-06 엘지디스플레이 주식회사 Array Substrate For Liquid Crystal Display Device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4724339B2 (en) * 1999-09-07 2011-07-13 株式会社日立製作所 Liquid crystal display
KR100783701B1 (en) * 2001-03-12 2007-12-10 삼성전자주식회사 LCD and its driving method
KR100640215B1 (en) * 2004-05-11 2006-10-31 엘지.필립스 엘시디 주식회사 Transverse electric field liquid crystal display device
KR20060000608A (en) * 2004-06-29 2006-01-06 엘지.필립스 엘시디 주식회사 Array board for transverse electric field type liquid crystal display device and manufacturing method thereof

Also Published As

Publication number Publication date
KR20110033706A (en) 2011-03-31

Similar Documents

Publication Publication Date Title
US10896653B2 (en) Display device and electronic apparatus
CN109634012B (en) Display panel
JP4409589B2 (en) Liquid crystal display
JP4881144B2 (en) Liquid crystal display device and driving method thereof
JP4638862B2 (en) Liquid crystal display device and driving method thereof
US8902141B2 (en) Display apparatus and driving method
KR101626361B1 (en) Liquid crystal display device
JP6745732B2 (en) Liquid crystal display panel and liquid crystal display device
JP4703128B2 (en) Liquid crystal display
JP5912668B2 (en) Liquid crystal display
EP3403139B1 (en) Array substrate, display panel, and display apparatus
KR100704817B1 (en) Liquid crystal panel and liquid crystal display device
US10788721B2 (en) Liquid crystal display
KR102764289B1 (en) Liquid crystal display panel
KR101286497B1 (en) Viewing angle image controllable liquid crystal display
CN106814505B (en) Liquid crystal display device having a plurality of pixel electrodes
JP5247477B2 (en) Liquid crystal display
KR20090007170A (en) LCD and its manufacturing method
CN101738802B (en) Liquid crystal display panel and liquid crystal display device
JP2013238820A (en) Liquid crystal display device
KR101643588B1 (en) Liquid crystal display device
KR101971143B1 (en) Liquid Crystal Display Device And Method Of Fabricating The Same
KR20090036866A (en) LCD Display
KR101389467B1 (en) Multi-View Liquid Crystal Display Device
KR20070072129A (en) Multi-domain transverse electric field mode liquid crystal display device

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20090925

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20140917

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20090925

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20150929

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20160715

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20160722

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20160725

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20190617

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20200617

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20210614

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20240617

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20250616

Start annual number: 10

End annual number: 10