[go: up one dir, main page]

KR101635609B1 - Light emitting diode and method of fabricating the same - Google Patents

Light emitting diode and method of fabricating the same Download PDF

Info

Publication number
KR101635609B1
KR101635609B1 KR1020110076946A KR20110076946A KR101635609B1 KR 101635609 B1 KR101635609 B1 KR 101635609B1 KR 1020110076946 A KR1020110076946 A KR 1020110076946A KR 20110076946 A KR20110076946 A KR 20110076946A KR 101635609 B1 KR101635609 B1 KR 101635609B1
Authority
KR
South Korea
Prior art keywords
block region
layer
block
semiconductor layer
type semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020110076946A
Other languages
Korean (ko)
Other versions
KR20130015112A (en
Inventor
김재헌
최승규
곽우철
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Priority to KR1020110076946A priority Critical patent/KR101635609B1/en
Publication of KR20130015112A publication Critical patent/KR20130015112A/en
Application granted granted Critical
Publication of KR101635609B1 publication Critical patent/KR101635609B1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/81Bodies
    • H10H20/816Bodies having carrier transport control structures, e.g. highly-doped semiconductor layers or current-blocking structures
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01Manufacture or treatment
    • H10H20/011Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/81Bodies
    • H10H20/819Bodies characterised by their shape, e.g. curved or truncated substrates
    • H10H20/82Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/81Bodies
    • H10H20/822Materials of the light-emitting regions
    • H10H20/824Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN

Landscapes

  • Led Devices (AREA)

Abstract

발광 다이오드 및 그것을 제조하는 방법이 개시된다. 이 발광 다이오드는 활성층과 p형 반도체층 사이에 위치하는 전자 블록층을 포함하며, 이 전자 블록층은, 활성층보다 넓은 밴드갭을 갖는 제1 블록 영역, 제1 블록 영역과 p형 반도체층 사이에 위치하는 제2 블록 영역, 및 제2 블록 영역과 p형 반도체층 사이에 위치하는 제3 블록 영역을 포함한다. 여기서, 제2 블록 영역은 제3 블록 영역에 비해 고농도의 p형 불순물을 포함하고, 제3 블록 영역은 제1 블록 영역에 비해 고농도의 p형 불순물을 포함한다. 이에 따라, 전자의 오버플로우를 방지하면서 정공 주입 효율을 개선할 수 있다.A light emitting diode and a method for manufacturing the same are disclosed. The light emitting diode includes an electronic block layer positioned between the active layer and the p-type semiconductor layer. The electronic block layer includes a first block region having a wider band gap than the active layer, a second block region having a band gap larger than that of the active layer, And a third block region located between the second block region and the p-type semiconductor layer. Here, the second block region includes the p-type impurity at a higher concentration than the third block region, and the third block region includes the p-type impurity at a higher concentration than the first block region. Accordingly, it is possible to improve the hole injection efficiency while preventing the electron overflow.

Description

발광 다이오드 및 그것을 제조하는 방법{LIGHT EMITTING DIODE AND METHOD OF FABRICATING THE SAME}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a light emitting diode (LED)

본 발명은 발광 다이오드 및 그것을 제조하는 방법에 관한 것으로, 특히 전자 블록층을 채택하는 발광 다이오드 및 그것을 제조하는 방법에 관한 것이다.The present invention relates to a light emitting diode and a method of manufacturing the same, and more particularly, to a light emitting diode employing an electronic block layer and a method of manufacturing the same.

일반적으로 AlInGaN계 질화물은 열적 안정성이 우수하고 직접 천이형의 에너지 밴드(band) 구조를 갖고 있어 청색 및 자외선 영역의 발광 다이오드용 물질로 많은 각광을 받고 있다.In general, AlInGaN-based nitride has excellent thermal stability and has a direct bandgap energy band structure, and thus has attracted much attention as a material for light emitting diodes in the blue and ultraviolet region.

질화갈륨계 반도체를 이용한 발광 다이오드는 일반적으로 N형 GaN층, 활성층, P형 GaN층을 포함하고, N형 GaN층과 P형 GaN층에 각각 N형 전극 및 P형 전극이 접속된다. 이러한 발광 소자의 N형 전극 및 P형 전극에 소정의 전류가 인가되면, N형 GaN층으로부터 주입되는 전자와 P형 GaN층으로부터 주입되는 홀이 활성층에서 재결합되어 활성층, 특히 웰층의 밴드갭에 해당하는 에너지의 광을 방출하게 된다.A light emitting diode using a gallium nitride semiconductor generally includes an N-type GaN layer, an active layer, and a P-type GaN layer, and an N-type electrode and a P-type electrode are connected to the N-type GaN layer and the P- When a predetermined current is applied to the N-type electrode and the P-type electrode of the light emitting device, electrons injected from the N-type GaN layer and holes injected from the P-type GaN layer are recombined in the active layer to correspond to the band gap of the active layer, Thereby emitting light of energy.

한편, 전자의 이동도는 정공의 이동도보다 상당히 크기 때문에 활성층 내에서 전자가 홀과 결합하기 전에 p형 GaN층으로 유입될 수 있다. 이러한 전자의 오버플로우(overflow)를 방지하기 위해 활성층과 P형 GaN층 사이에 전자 블록층(electron blocking layer: EBL)을 형성하는 것이 일반적이다(특허문헌 참조). 전자 블록층은 활성층에 비해 높은 밴드갭을 가지며, 따라서 전자를 활성층 내에 가두어 전자와 정공의 재결합율을 높일 수 있다. On the other hand, since the mobility of electrons is considerably larger than the mobility of holes, the electrons in the active layer can be introduced into the p-type GaN layer before they are bonded to the holes. In order to prevent such electrons from overflowing, an electron blocking layer (EBL) is generally formed between the active layer and the P-type GaN layer (see patent literature). The electron blocking layer has a higher bandgap than that of the active layer, so electrons can be trapped in the active layer to increase the recombination rate of electrons and holes.

그런데, AlGaN층과 같은 전자 블록층은 전자에 대한 에너지 장벽을 제공하는 것에 그치지 않고, 정공에 대해서도 에너지 장벽을 형성한다. 이에 따라, 정공의 주입 효율이 떨어져 재결합율이 감소된다.However, an electronic block layer such as an AlGaN layer not only provides an energy barrier for electrons, but also forms an energy barrier for holes. As a result, the injection efficiency of holes is decreased and the recombination rate is reduced.

특허문헌인 대한민국 공개특허공보 제10-2010-0003331호는 정공의 주입효율을 개선하기 위해 전자 블록층을 제1 블록층과 제2 블록층으로 구분하고, 제2 블록층을 조성 경사층으로 형성한 것을 개시한다. 이에 따르면, 제2 블록층을 조성 경사층으로 형성함으로써 p형 GaN층으로부터 활성층으로 홀의 주입을 도울 수 있다.Korean Patent Laid-Open Publication No. 10-2010-0003331 discloses a technique in which an electronic block layer is divided into a first block layer and a second block layer in order to improve the injection efficiency of holes and a second block layer is formed into a composition gradient layer . According to this, the formation of the second block layer as a composition gradient layer can help the hole injection from the p-type GaN layer into the active layer.

그러나 조성 경사층을 채택하더라도, p형 AlGaN층이 GaN층에 비해 밴드갭이 넓기 때문에, 여전히 정공에 대해 에너지 장벽으로 작용할 수 있다. 이를 방지하기 위해 p형 AlGaN층(제1 블록층)이 고농도로 도핑될 필요가 있으나, AlGaN층을 고농도로 도핑할 경우, AlGaN층의 결정질이 나빠져 누설전류가 커질 수 있다. 더욱이 도핑된 Mg이 억셉터로 작용하기보다는 금속 물질로 석출되어 캐리어 농도 증가에 기여하지 못할 수 있다. 나아가, 제1 블록층을 고농도로 도핑할 경우, Mg이 활성층 내로 확산되어 활성층의 광학 특성이 나빠질 수 있다.However, even when the composition gradient layer is adopted, since the p-type AlGaN layer has a wider band gap than the GaN layer, it can still function as an energy barrier against holes. In order to prevent this, the p-type AlGaN layer (first block layer) needs to be doped at a high concentration. However, when the AlGaN layer is doped at a high concentration, the crystallinity of the AlGaN layer is deteriorated and the leakage current can be increased. Furthermore, doped Mg may precipitate as a metal rather than act as an acceptor and may not contribute to increasing the carrier concentration. Furthermore, when the first block layer is doped at a high concentration, Mg may diffuse into the active layer, which may deteriorate the optical characteristics of the active layer.

대한민국 공개특허공보 제10-2010-0003331호Korean Patent Publication No. 10-2010-0003331

본 발명이 해결하고자 하는 과제는 전자의 오버플로우를 방지하면서 정공 주입 효율이 개선된 발광 다이오드 및 그 제조 방법을 제공하는 것이다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a light emitting diode having improved hole injection efficiency while preventing electron overflow and a method of manufacturing the same.

본 발명이 해결하고자 하는 또 다른 과제는 활성층의 특성을 악화시키지 않으면서 고농도의 p형 불순물 도핑 농도와 함께 양호한 결정질의 전자 블록층을 갖는 발광 다이오드를 제공하는 것이다.Another object of the present invention is to provide a light emitting diode having a high crystalline p-type impurity doping concentration and a good crystalline electronic block layer without deteriorating the characteristics of the active layer.

본 발명이 해결하고자 하는 또 다른 과제는 결정질을 유지하면서 전자 블록층 내에 p형 불순물을 고농도로 도핑할 수 있는 발광 다이오드 제조 방법을 제공하는 것이다.A further object of the present invention is to provide a method of manufacturing a light emitting diode capable of doping a p-type impurity into an electronic block layer at a high concentration while maintaining the crystal quality.

본 발명의 일 태양에 따른 발광 다이오드는, n형 반도체층, p형 반도체층, 상기 n형 반도체층과 상기 p형 반도체층 사이에 위치하는 활성층, 및 상기 활성층과 상기 p형 반도체층 사이에 위치하는 전자 블록층을 포함한다. 또한, 상기 전자 블록층은, 상기 활성층과 상기 p형 반도체층 사이에 위치하고 상기 활성층보다 넓은 밴드갭을 갖는 제1 블록 영역, 상기 제1 블록 영역과 상기 p형 반도체층 사이에 위치하는 제2 블록 영역, 및 상기 제2 블록 영역과 상기 p형 반도체층 사이에 위치하는 제3 블록 영역을 포함한다. 여기서, 상기 제2 블록 영역은 상기 제3 블록 영역에 비해 고농도의 p형 불순물을 포함하고, 상기 제3 블록 영역은 상기 제1 블록 영역에 비해 고농도의 p형 불순물을 포함한다.A light emitting diode according to one aspect of the present invention includes an n-type semiconductor layer, a p-type semiconductor layer, an active layer positioned between the n-type semiconductor layer and the p-type semiconductor layer, and an active layer located between the active layer and the p- Lt; / RTI > The electronic block layer may include a first block region located between the active layer and the p-type semiconductor layer and having a wider bandgap than the active layer, a second block region located between the first block region and the p- And a third block region located between the second block region and the p-type semiconductor layer. Here, the second block region includes a p-type impurity with a higher concentration than the third block region, and the third block region includes a p-type impurity with a higher concentration than the first block region.

제1 블록 영역과 제3 블록 영역 사이에 상대적으로 고농도의 제2 블록 영역을 배치함으로써, 전자의 오버플로우를 방지하면서 정공 주입 효율이 개선된 발광 다이오드를 제공할 수 있다. 또한, 제2 블록 영역을 상대적으로 고농도로 형성함으로써, 활성층의 특성을 악화시키지 않으면서 양호한 결정질의 전자 블록층을 갖는 발광 다이오드를 제공할 수 있다.It is possible to provide a light emitting diode having improved hole injection efficiency while preventing electron overflow by disposing a second block region having a relatively high concentration between the first block region and the third block region. In addition, by forming the second block region at a relatively high concentration, it is possible to provide a light emitting diode having a good crystalline electronic block layer without deteriorating the characteristics of the active layer.

몇몇 실시예들에 있어서, 상기 제1 블록 영역, 제2 블록 영역 및 제3 블록 영역은 동일 조성비의 AlInGaN계 반도체층일 수 있다. 따라서, 동일 조성비의 AlInGaN계 반도체층 내의 영역들에 p형 불순물, 예컨대 Mg의 도핑 농도만을 다르게 도핑하여 전자 블록층을 형성할 수 있어 제조 공정이 단순화될 수 있다.In some embodiments, the first block region, the second block region, and the third block region may be AlInGaN-based semiconductor layers of the same composition ratio. Therefore, the electron blocking layer can be formed by doping only the doping concentration of the p-type impurity, for example, Mg, differently in the regions of the AlInGaN-based semiconductor layer having the same composition ratio, so that the manufacturing process can be simplified.

다른 실시예들에 있어서, 상기 제1 블록 영역, 제2 블록 영역 및 제3 블록 영역은 AlInGaN계 반도체층이되, 상기 제2 블록 영역은 상기 제1 블록 영역 및 제3 블록 영역과 다른 조성비를 가질 수 있다. 상기 제2 블록 영역은 상기 제1 및 제3 블록 영역보다 좁은 밴드갭을 가질 수 있다. 나아가, 상기 제1 블록 영역 및 제3 블록 영역은 상기 p형 반도체층보다 넓은 밴드갭을 갖는다. 상기 p형 반도체층은 p형 GaN층을 포함할 수 있다.In other embodiments, the first block region, the second block region, and the third block region are AlInGaN-based semiconductor layers, and the second block region has a different composition ratio from the first block region and the third block region Lt; / RTI > The second block region may have a band gap narrower than the first and third block regions. Furthermore, the first block region and the third block region have a wider bandgap than the p-type semiconductor layer. The p-type semiconductor layer may include a p-type GaN layer.

상기 제2 블록 영역이 상기 제1 및 제3 블록 영역보다 좁은 밴드갭을 가지므로, 정공이 p형 반도체층으로부터 상기 전자 블록층으로 용이하게 공급될 수 있다.Since the second block region has a narrower bandgap than the first and third block regions, holes can be easily supplied from the p-type semiconductor layer to the electronic block layer.

한편, 상기 제2 블록 영역은 상기 제1 블록 영역에 비해 상대적으로 작은 두께를 갖고, 상기 제1 블록 영역은 상기 제3 블록 영역에 비해 상대적으로 작은 두께를 가질 수 있다. 상기 제2 블록 영역은 10~100Å 범위 내의 두께를 가질 수 있다.Meanwhile, the second block region may have a relatively small thickness as compared with the first block region, and the first block region may have a relatively small thickness as compared with the third block region. The second block region may have a thickness within a range of 10 to 100 angstroms.

제2 블록 영역을 상대적으로 얇게 형성하기 때문에, p형 불순물을 고농도로 도핑하더라도 제2 블록 영역의 결정질이 나빠지는 것을 방지할 수 있으며, 따라서 전자 블록층 전체의 결정질을 양호하게 유지할 수 있다.Since the second block region is formed relatively thin, the crystallinity of the second block region can be prevented from being deteriorated even when the p-type impurity is doped at a high concentration, and thus the crystalline quality of the entire electronic block layer can be satisfactorily maintained.

또한, 제1 블록 영역을 제3 블록 영역보다 상대적으로 얇게 형성함으로써, 활성층 내로 주입되는 정공의 주입 효율을 개선할 수 있다.In addition, by forming the first block region to be relatively thinner than the third block region, it is possible to improve the injection efficiency of holes injected into the active layer.

한편, 상기 제1 블록 영역이 상기 활성층에 접할 수 있으며, 상기 제2 블록 영역의 양측면은 각각 상기 제1 블록 영역 및 제3 블록 영역에 접할 수 있다.Meanwhile, the first block region may be in contact with the active layer, and both side surfaces of the second block region may be in contact with the first block region and the third block region, respectively.

나아가, 상기 제3 블록 영역은 조성 경사층일 수 있다. 즉, 제2 블록 영역측으로부터 p형 반도체층측을 향해 밴드갭이 감소하는 조성 경사층일 수 있다. 이에 따라, p형 반도체층으로부터 정공이 전자 블록층 내로 쉽게 공급될 수 있다.Furthermore, the third block region may be a compositionally graded layer. That is, it may be a composition gradient layer whose band gap decreases from the second block region side toward the p-type semiconductor layer side. Hence, holes can be easily supplied from the p-type semiconductor layer into the electron block layer.

한편, 상기 발광 다이오드는 또한, 상기 n형 반도체층에 콘택하는 제1 전극, 및 상기 p형 반도체층에 콘택하는 제2 전극을 더 포함할 수 있다.The light emitting diode may further include a first electrode contacting the n-type semiconductor layer, and a second electrode contacting the p-type semiconductor layer.

본 발명의 또 다른 태양에 따른 발광 다이오드 제조 방법은, 기판 상에 n형 반도체층을 형성하고, 상기 n형 반도체층 상에 활성층을 형성하고, 상기 활성층 상에 제1 블록 영역, 제2 블록 영역 및 제3 블록 영역을 포함하는 전자 블록층을 형성하고, 상기 전자 블록층 상에 p형 반도체층을 형성하는 것을 포함한다. 여기서, 상기 제2 블록 영역은 p형 불순물을 상기 제1 블록 영역 및 제3 블록 영역에 비해 고농도로 도핑하여 형성된다.According to another aspect of the present invention, there is provided a method of fabricating a light emitting diode, comprising: forming an n-type semiconductor layer on a substrate; forming an active layer on the n-type semiconductor layer; forming a first block region, And a third block region, and forming a p-type semiconductor layer on the electronic block layer. Here, the second block region is formed by doping the p-type impurity at a higher concentration than the first block region and the third block region.

상기 제1 블록 영역과 제3 블록 영역 사이에 위치하는 제2 블록 영역을 고농도로 도핑함으로써, 제2 블록 영역 내의 p형 불순물이 제1 블록 영역 및 제3 블록 영역으로 확산될 수 있다. 이에 따라, 고농도의 p형 불순물을 갖는 전자 블록층을 제조할 수 있다.The p-type impurity in the second block region can be diffused into the first block region and the third block region by doping the second block region located between the first block region and the third block region with a high concentration. Thus, an electronic block layer having a high concentration of p-type impurity can be produced.

상기 제1 블록 영역은 의도적인 도핑 없이 형성될 수 있으며, 상기 제3 블록 영역은 p형 불순물을 도핑하여 형성될 수 있다. 제1 블록 영역을 의도적으로 도핑하지 않기 때문에, 전자 블록층 내의 p형 불순물이 활성층 내로 확산되는 것을 방지할 수 있다.The first block region may be formed without intentionally doping, and the third block region may be formed by doping a p-type impurity. Since the first block region is not intentionally doped, the p-type impurity in the electronic block layer can be prevented from diffusing into the active layer.

한편, 상기 p형 불순물은 Mg일 수 있으며, 상기 제2 블록 영역은 제3 블록 영역을 형성할 때의 p형 불순물 소스 유량의 2 내지 5배의 p형 불순물 소스의 유량을 공급하여 형설될 수 있다. 상기 p형 불순물 소스는 Cp2Mg일 수 있다.The p-type impurity may be Mg, and the second block region may be formed by supplying a flow rate of a p-type impurity source of 2 to 5 times the p-type impurity source flow rate at the time of forming the third block region have. The p-type impurity source may be Cp2Mg.

또한, 상기 제1 내지 제3 블록 영역들은 AlInGaN계 반도체층으로 형성될 수 있으며, 각 블록 영역들은 서로 동일한 조성비 또는 서로 다른 조성비를 갖는 반도체층들로 형성될 수 있다.In addition, the first to third block regions may be formed of AlInGaN-based semiconductor layers, and the respective block regions may be formed of semiconductor layers having the same composition ratio or different composition ratios.

또한, 상기 제2 블록 영역은 상기 제1 블록 영역에 비해 상대적으로 얇게 형성되고, 상기 제1 블록 영역은 상기 제3 블록 영역에 비해 상대적으로 얇게 형성될 수 있다.The second block region may be relatively thinner than the first block region, and the first block region may be formed to be relatively thinner than the third block region.

본 발명의 실시예들에 따르면, 종래에 비해 고농도의 p형 불순물을 갖는 전자 블록층을 제공할 수 있어 전자의 오버플로우를 방지하면서 정공의 주입 효율을 개선할 수 있다. 또한, 제2 블록 영역을 상대적으로 고농도로 형성함으로써, 활성층의 특성을 악화시키지 않으면서 양호한 결정질의 전자 블록층을 갖는 발광 다이오드를 제공할 수 있다.According to the embodiments of the present invention, it is possible to provide an electron blocking layer having a p-type impurity at a higher concentration than in the prior art, thereby improving electron injection efficiency while preventing electron overflow. In addition, by forming the second block region at a relatively high concentration, it is possible to provide a light emitting diode having a good crystalline electronic block layer without deteriorating the characteristics of the active layer.

도 1은 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다.
도 2는 전자 블록층 내의 p형 불순물의 확산을 설명하기 위한 개략적인 단면도이다.
1 is a cross-sectional view illustrating a light emitting diode according to an embodiment of the present invention.
2 is a schematic cross-sectional view for explaining diffusion of a p-type impurity in an electron blocking layer.

이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수 있다. 그리고, 도면에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. The following embodiments are provided by way of example so that those skilled in the art can fully understand the spirit of the present invention. Therefore, the present invention is not limited to the embodiments described below, but may be embodied in other forms. In the drawings, the width, length, thickness, etc. of constituent elements can be exaggerated for convenience. Like reference numerals designate like elements throughout the specification.

도 1은 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다.1 is a cross-sectional view illustrating a light emitting diode according to an embodiment of the present invention.

도 1을 참조하면, 상기 발광 다이오드는 n형 반도체층(30), 활성층(40), 전자 블록층(50), p형 반도체층(60)을 포함한다. 상기 전자 블록층(50)은 제1 블록 영역(51), 제2 블록 영역(52) 및 제3 블록 영역(53)을 포함한다. 또한, 상기 발광 다이오드는 기판(10), 버퍼층(20)을 포함할 수 있으며, 투명 전극(70), n-전극(80) 및 p-전극(90)을 포함할 수 있다.1, the light emitting diode includes an n-type semiconductor layer 30, an active layer 40, an electron blocking layer 50, and a p-type semiconductor layer 60. The electronic block layer 50 includes a first block region 51, a second block region 52, and a third block region 53. The light emitting diode may include a substrate 10 and a buffer layer 20 and may include a transparent electrode 70, an n-electrode 80, and a p-electrode 90.

상기 기판(10)은 질화갈륨계 반도체층을 성장시킬 수 있는 기판이면 특별히 한정되지 않으며, 예컨대 사파이어, SiC, Si, 스피넬, GaN 기판일 수 있으며, 특히 패터닝된 사파이어 기판(PSS)일 수 있다.The substrate 10 may be a sapphire substrate, a SiC substrate, a Si substrate, a spinel substrate, or a GaN substrate. The substrate 10 may be a patterned sapphire substrate (PSS).

상기 버퍼층(20)은 기판(10)과 n형 반도체층(30) 사이에서 전위와 같은 결함발생을 완화하기 위한 층으로, 예컨대, 언도프트 GaN로 형성될 수 있다. 상기 버퍼층(20)과 기판(10) 사이에 핵층(도시하지 않음)이 형성될 수 있으며, 이 핵층은 400~600℃의 저온에서 (Al, Ga)N으로 형성될 수 있다. 상기 핵층은 약 25nm의 두께로 형성될 수 있다. 상기 기판(10) 상에 핵층을 형성한 후, 상대적으로 고온에서 버퍼층(20)이 형성된다.The buffer layer 20 may be formed of undoped GaN, for example, as a layer for mitigating the occurrence of defects such as dislocation between the substrate 10 and the n-type semiconductor layer 30. A nucleus layer (not shown) may be formed between the buffer layer 20 and the substrate 10, and the nucleus layer may be formed of (Al, Ga) N at a low temperature of 400 to 600 ° C. The core layer may be formed to a thickness of about 25 nm. After the nucleation layer is formed on the substrate 10, the buffer layer 20 is formed at a relatively high temperature.

상기 n형 반도체층(30)은 상기 버퍼층(20) 상에 n형 불순물, 예컨대 Si이 도핑된 질화갈륨계 반도체층으로 형성된다. 상기 n형 반도체층(30)은 도시한 바와 같이 단일층으로 형성될 수 있으나, 이에 한정되는 것은 아니며 다중층으로 형성될 수도 있다. 상기 n형 반도체층(30)은 n형 GaN층을 포함할 수 있으며, n형 GaN층에 n-전극(80)이 콘택할 수 있다.The n-type semiconductor layer 30 is formed on the buffer layer 20 by a gallium nitride-based semiconductor layer doped with an n-type impurity, for example, Si. The n-type semiconductor layer 30 may be formed as a single layer as shown in the figure, but not limited thereto. The n-type semiconductor layer 30 may include an n-type GaN layer, and the n-type electrode 80 may contact the n-type GaN layer.

활성층(40)은 단일 양자우물 구조 또는 장벽층과 양자우물층이 교대로 적층된 다중양자우물 구조를 가질 수 있다. 상기 활성층(40)은 n형 반도체층(30) 상에 형성된다. 상기 장벽층은 양자우물층에 비해 밴드갭이 넓은 질화갈륨계 반도체층, 예컨대, GaN, InGaN, AlGaN 또는 AlInGaN로 형성될 수 있다. 양자우물층은 InGaN으로 형성될 수 있으며, InGaN 양자우물층 내의 In 조성비는 원하는 광 파장에 의해 결정된다. 상기 활성층(40)의 장벽층 및 양자우물층은 결정질을 향상시키기 위해 불순물이 도핑되지 않은 언도프트층으로 형성될 수 있으나, 순방향 전압을 낮추기 위해 일부 또는 전체 활성 영역 내에 불순물이 도핑될 수도 있다.The active layer 40 may have a single quantum well structure or a multiple quantum well structure in which barrier layers and quantum well layers are alternately stacked. The active layer 40 is formed on the n-type semiconductor layer 30. The barrier layer may be formed of a gallium nitride-based semiconductor layer having a larger bandgap than the quantum well layer, for example, GaN, InGaN, AlGaN, or AlInGaN. The quantum well layer may be formed of InGaN, and the In composition ratio in the InGaN quantum well layer is determined by the desired light wavelength. The barrier layer and the quantum well layer of the active layer 40 may be formed of undoped undoped layers to improve the crystallinity, but impurities may be doped in some or all of the active regions to lower the forward voltage.

상기 활성층(40) 상에 전자 블록층(50)이 형성된다. 전자 블록층(50)은, 제1 블록 영역(51), 제2 블록 영역(52) 및 제3 블록 영역(53)을 포함한다. 제1 블록영역(51)이 활성층(40)에 접할 수 있다. 제1 블록 영역(51)은 활성층(40), 특히 장벽층에 비해 넓은 밴드갭을 갖는다. 제2 블록 영역(52)은 제1 블록 영역(51)과 제3 블록 영역(53) 사이에 위치하며, 제1 및 제3 블록 영역들(51, 53)에 비해 상대적으로 고농도의 p형 불순물, 예컨대 Mg을 함유한다.An electron blocking layer 50 is formed on the active layer 40. The electronic block layer 50 includes a first block region 51, a second block region 52, and a third block region 53. The first block region 51 can be in contact with the active layer 40. The first block region 51 has a wider bandgap than the active layer 40, particularly the barrier layer. The second block region 52 is located between the first block region 51 and the third block region 53 and has a relatively high p-type impurity concentration compared to the first and third block regions 51 and 53 Such as Mg.

상기 제1, 제2 및 제3 블록 영역들(51, 52, 53)은 AlInGaN계 반도체층, 예컨대 AlGaN으로 형성될 수 있다. 이들 영역들(51, 52, 53)은 동일 조성비의 AlInGaN계 반도체층으로 형성될 수 있으나, 이에 한정되는 것은 아니며, 서로 다른 조성비의 AlInGaN계 반도체층으로 형성될 수 있다. 예컨대, 상기 제2 블록 영역(52)은 제1 및 제3 블록 영역들(51, 53)에 비해 좁은 밴드갭을 갖는 반도체층으로 형성될 수 있다. 또한, 제3 블록 영역(53)은 제1 블록 영역(51)과 동일하거나 그보다 좁은 밴드갭을 갖는 반도체층으로 형성될 수 있다. 몇몇 실시예들에 있어서, 상기 제3 블록 영역(53)은 제2 블록 영역(52)에서 p형 반도체층(60)을 향해 밴드갭이 좁아지는 조성 경사층으로 형성될 수 있다.The first, second and third block regions 51, 52 and 53 may be formed of an AlInGaN-based semiconductor layer, for example, AlGaN. These regions 51, 52, and 53 may be formed of AlInGaN-based semiconductor layers having the same composition ratio, but not limited thereto, and AlInGaN-based semiconductor layers having different composition ratios. For example, the second block region 52 may be formed of a semiconductor layer having a band gap narrower than that of the first and third block regions 51 and 53. The third block region 53 may be formed of a semiconductor layer having a bandgap equal to or narrower than that of the first block region 51. [ In some embodiments, the third block region 53 may be formed of a compositionally graded layer in which the band gap is narrowed toward the p-type semiconductor layer 60 in the second block region 52.

또한, 상기 제2 블록 영역(52)은 제1 및 제3 블록 영역들(51, 53)에 비해 상대적으로 얇은 두께를 가질 수 있으며, 제1 블록 영역(51)은 제3 블록 영역(53)에 비해 상대적으로 얇은 두께를 가질 수 있다. 상기 제2 블록 영역(52)은 예컨대 10~100Å 범위 내의 두께를 가질 수 있다. 또한, 각 블록 영역(51, 52, 53)의 두께는 각 영역들의 밴드갭 넓이와 관련하여 조절될 수 있다. 즉, 밴드갭이 큰 조성일 수록, 더 작은 두께로 형성될 수 있다.The second block region 52 may have a relatively thin thickness as compared with the first and third block regions 51 and 53. The first block region 51 may have a thickness smaller than that of the third block region 53, It is possible to have a relatively thin thickness. The second block region 52 may have a thickness within a range of 10 to 100 angstroms, for example. In addition, the thickness of each of the block regions 51, 52 and 53 can be adjusted in relation to the band gap width of each region. That is, the larger the band gap is, the smaller the thickness can be formed.

상기 제1 블록 영역(51)은 의도적인 도핑 없이 형성될 수 있으며, 상기 제2 블록 영역(52) 및 제3 블록 영역(53)은 p형 불순물, 예컨대 Mg을 도핑하여 형성될 수 있다. 여기서, 상기 제2 블록 영역(52)은 제3 블록 영역(53)을 형성할 때의 p형 불순물 소스 유량의 2 내지 5배 유량을 공급하여 형성함으로써 고농도로 형성될 수 있다.The first block region 51 may be formed without intentionally doping and the second block region 52 and the third block region 53 may be formed by doping p-type impurities such as Mg. Here, the second block region 52 may be formed at a high concentration by forming a flow rate of 2 to 5 times the flow rate of the p-type impurity source when the third block region 53 is formed.

상기 p형 불순물 소스로 Cp2Mg를 사용하는 경우를 예를 들어 설명하면, 우선, TMGa, TMAl 및 NH3를 챔버 내에 공급하여 AlGaN 반도체층(제1 블록 영역(51))을 형성한다. 이어서, 상기 TMGa, TMAl 및 NH3의 유량을 유지하면서, Cp2Mg를 공급하여 Mg이 고농도 도핑된 AlGaN 반도체층(제2 블록 영역(52))을 형성한다. 그 후, 다른 소스의 유량을 유지하면서 Cp2Mg의 유량을 감소시켜 상대적으로 저농도의 AlGaN 반도체층(제3 블록 영역(53))을 형성한다. 상기 제3 블록 영역(53)은 예컨대 0.5 umol/min 내지 2.0 umol/min의 유량으로 Cp2Mg를 공급하여 형성될 수 있으며, 제2 블록 영역(52)은 제3 블록 영역(53) 형성시에 비해 2배 내지 5배의 유량으로 Cp2Mg를 공급하여 형성된다.Taking the case of using Cp2Mg as the p-type impurity source, TMGa, TMAl and NH3 are first fed into the chamber to form an AlGaN semiconductor layer (first block region 51). Subsequently, Cp2Mg is supplied while maintaining the flow rates of the TMGa, TMAl, and NH3, thereby forming a highly doped AlGaN semiconductor layer (second block region 52). Thereafter, the flow rate of Cp2Mg is decreased while maintaining the flow rate of the other source, thereby forming a relatively low-concentration AlGaN semiconductor layer (third block region 53). The third block region 53 may be formed by supplying Cp2Mg at a flow rate of 0.5 umol / min to 2.0 umol / min, for example, and the second block region 52 may be formed by supplying Cp2Mg at a flow rate of 0.5 umol / And supplying Cp2Mg at a flow rate of 2 to 5 times.

이 경우, 도 2에 도시한 바와 같이, 제2 블록 영역(52)에 고농도로 도핑된 p형 불순물(55)이 제1 블록 영역(51) 및 제3 블록 영역(53)으로 확산된다. 따라서, 제1 블록 영역(51)은 의도적으로 도핑하지 않았지만, 제2 블록 영역(53)에서 확산된 p형 불순물이 저농도로 잔류한다. 또한, 제3 블록 영역(53)은 실제 도핑 농도보다 더 높은 농도의 p형 불순물을 함유하게 되며, 제2 블록 영역(52)은 실제 도핑 농도보다 상대적으로 더 낮은 농도의 p형 불순물을 함유하게 된다.In this case, the p-type impurity 55 doped at a high concentration in the second block region 52 is diffused into the first block region 51 and the third block region 53, as shown in Fig. Therefore, although the first block region 51 is not intentionally doped, the p-type impurity diffused in the second block region 53 remains at a low concentration. In addition, the third block region 53 contains the p-type impurity at a higher concentration than the actual doping concentration, and the second block region 52 contains the p-type impurity at a lower concentration than the actual doping concentration do.

여기서는 동일한 조성비의 AlGaN으로 제1, 제2 및 제3 블록 영역들(51, 52, 53)을 형성하는 것을 설명하였지만, 제1 블록 영역(51), 제2 블록 영역(52) 및 제3 블록 영역(53)을 형성하는 동안, TMGa, TMAl 및 NH3 등의 유량을 변경하여 서로 다른 조성비의 블록 영역들을 형성할 수도 있으며, TMIn을 추가로 공급할 수도 있다.The first, second and third block regions 51, 52 and 53 are formed of AlGaN having the same composition ratio. However, the first block region 51, the second block region 52, During the formation of the region 53, the flow rates of TMGa, TMAl, and NH3 may be changed to form block regions having different composition ratios, or TMIn may be further supplied.

본 발명에 있어서는, 상기 제2 블록 영역(52)의 두께를 상대적으로 얇게 형성하기 때문에, 제2 블록 영역(52)이 고농도로 도핑되더라도 결정질이 악화되지 않는다. 더욱이, 제2 블록 영역(52)에 도핑된 p형 불순물이 제1 및 제3 블록 영역들(51, 53)로 확산되기 때문에, 제2 블록 영역(52)에서 p형 불순물, 예컨대 Mg이 석출되는 것을 방지할 수 있다. 또한, 제1 블록 영역(51)을 의도적으로 도핑하지 않고 형성함으로써, p형 불순물이 활성층(40)으로 확산되는 것을 방지 내지 완화할 수 있어 활성층(40)의 결정질 및 광학 특성을 유지할 수 있다.In the present invention, since the thickness of the second block region 52 is relatively thin, the crystallinity does not deteriorate even if the second block region 52 is heavily doped. Further, since the p-type impurity doped in the second block region 52 is diffused into the first and third block regions 51 and 53, p-type impurities such as Mg precipitate in the second block region 52 Can be prevented. In addition, by forming the first block region 51 without intentionally doping, it is possible to prevent or alleviate the diffusion of the p-type impurity into the active layer 40, so that the crystalline and optical characteristics of the active layer 40 can be maintained.

p형 반도체층(60)은 전자 블록층(50) 상에 형성된다. p형 반도체층(60)은 단일층으로 형성될 수 있으나, 이에 한정되는 것은 아니며 다중층으로 형성될 수도 있다. 상기 p형 반도체층(60)은 p형 GaN층을 포함할 수 있으며, 상기 제1 블록 영역(51) 및 제3 블록 영역(53)은 상기 p형 GaN층에 비해 더 넓은 밴드갭을 가질 수 있다.The p-type semiconductor layer 60 is formed on the electron blocking layer 50. [ The p-type semiconductor layer 60 may be formed as a single layer, but is not limited thereto and may be formed of multiple layers. The p-type semiconductor layer 60 may include a p-type GaN layer, and the first block region 51 and the third block region 53 may have a wider band gap than the p-type GaN layer have.

한편, n형 반도체층(30)에 제1 전극(80), 즉 n-전극이 콘택하고, p형 반도체층(60)에 제2 전극이 콘택할 수 있다. 상기 제2 전극은 투명 전극(70) 및 p-전극(90)을 포함할 수 있다.On the other hand, the first electrode 80, that is, the n-electrode is in contact with the n-type semiconductor layer 30, and the second electrode is in contact with the p-type semiconductor layer 60. The second electrode may include a transparent electrode 70 and a p-electrode 90.

상기 반도체층들(20~60)은 금속 유기화학 기상 성장법을 이용하여 기판(10) 상에 성장될 수 있으며, p형 반도체층(60), 전자 블록층(50) 및 활성층(40)을 패터닝하여 n형 반도체층(30)의 일부를 노출시킬 수 있다. 그 후, 노출된 n형 반도체층(30) 상에 n-전극(80)이 형성될 수 있다.The semiconductor layers 20 to 60 may be grown on the substrate 10 using a metalorganic chemical vapor deposition method and the p-type semiconductor layer 60, the electron blocking layer 50, and the active layer 40 A part of the n-type semiconductor layer 30 can be exposed by patterning. Thereafter, the n-electrode 80 may be formed on the exposed n-type semiconductor layer 30.

여기서는 수평형 발광 다이오드에 대해 설명하였지만, 본 발명은 특정 구조의 발광 다이오드에 한정되지 않으며, 수직 구조의 발광 다이오드 또는 플립칩형 발광 다이오드에 적용될 수 있다.Although the horizontal type light emitting diode has been described here, the present invention is not limited to the light emitting diode having the specific structure, and can be applied to the vertical type light emitting diode or the flip chip type light emitting diode.

10: 기판, 20: 버퍼층, 30: n형 반도체층, 40: 활성층, 50: 전자 블록층
51: 제1 블록 영역, 52: 제2 블록 영역, 53: 제3 블록 영역
60: p형 반도체층, 70: 투명 전극, 80: n-전극, 90: p-전극
10: substrate, 20: buffer layer, 30: n-type semiconductor layer, 40: active layer, 50:
51: first block area, 52: second block area, 53: third block area
60: p-type semiconductor layer, 70: transparent electrode, 80: n-electrode, 90: p-

Claims (15)

n형 반도체층;
p형 반도체층;
상기 n형 반도체층과 상기 p형 반도체층 사이에 위치하는 활성층; 및
상기 활성층과 상기 p형 반도체층 사이에 위치하는 전자 블록층을 포함하고,
상기 전자 블록층은,
상기 활성층과 상기 p형 반도체층 사이에 위치하고 상기 활성층보다 넓은 밴드갭을 갖는 제1 블록 영역;
상기 제1 블록 영역과 상기 p형 반도체층 사이에 위치하는 제2 블록 영역; 및
상기 제2 블록 영역과 상기 p형 반도체층 사이에 위치하는 제3 블록 영역을 포함하고,
상기 제2 블록 영역은 상기 제3 블록 영역에 비해 고농도의 p형 불순물을 포함하고,
상기 제3 블록 영역은 상기 제1 블록 영역에 비해 고농도의 p형 불순물을 포함하는 발광 다이오드.
an n-type semiconductor layer;
a p-type semiconductor layer;
An active layer located between the n-type semiconductor layer and the p-type semiconductor layer; And
And an electron blocking layer positioned between the active layer and the p-type semiconductor layer,
Wherein the electronic block layer comprises:
A first block region located between the active layer and the p-type semiconductor layer and having a band gap wider than the active layer;
A second block region located between the first block region and the p-type semiconductor layer; And
And a third block region located between the second block region and the p-type semiconductor layer,
Wherein the second block region includes a p-type impurity having a higher concentration than the third block region,
And the third block region includes a p-type impurity with a higher concentration than the first block region.
청구항 1에 있어서,
상기 제1 블록 영역, 제2 블록 영역 및 제3 블록 영역은 동일 조성비의 AlInGaN계 반도체층인 발광 다이오드.
The method according to claim 1,
Wherein the first block region, the second block region, and the third block region are AlInGaN-based semiconductor layers of the same composition ratio.
청구항 1에 있어서,
상기 제1 블록 영역, 제2 블록 영역 및 제3 블록 영역은 AlInGaN계 반도체층이되,
상기 제2 블록 영역은 상기 제1 블록 영역 및 제3 블록 영역과 다른 조성비를 갖고,
상기 제2 블록 영역은 상기 제1 및 제3 블록 영역보다 좁은 밴드갭을 갖는 발광 다이오드.
The method according to claim 1,
The first block region, the second block region, and the third block region are AlInGaN-based semiconductor layers,
Wherein the second block region has a composition ratio different from that of the first block region and the third block region,
And the second block region has a narrower bandgap than the first and third block regions.
청구항 3에 있어서,
상기 제1 블록 영역 및 제3 블록 영역은 상기 p형 반도체층보다 넓은 밴드갭을 갖는 발광 다이오드.
The method of claim 3,
Wherein the first block region and the third block region have a wider bandgap than the p-type semiconductor layer.
청구항 4에 있어서,
상기 p형 반도체층은 p형 GaN층을 포함하는 발광 다이오드.
The method of claim 4,
Wherein the p-type semiconductor layer comprises a p-type GaN layer.
청구항 1에 있어서,
상기 제2 블록 영역은 상기 제1 블록 영역에 비해 상대적으로 작은 두께를 갖고,
상기 제1 블록 영역은 상기 제3 블록 영역에 비해 상대적으로 작은 두께를 갖는 발광 다이오드.
The method according to claim 1,
Wherein the second block region has a thickness smaller than that of the first block region,
Wherein the first block region has a relatively smaller thickness than the third block region.
청구항 6에 있어서,
상기 제2 블록 영역은 10~100Å 범위 내의 두께를 갖는 발광 다이오드.
The method of claim 6,
And the second block region has a thickness within a range of 10 to 100 angstroms.
청구항 6에 있어서,
상기 제1 블록 영역이 상기 활성층에 접하고,
상기 제2 블록 영역의 양측면은 각각 상기 제1 블록 영역 및 제3 블록 영역에 접하는 발광 다이오드.
The method of claim 6,
The first block region is in contact with the active layer,
And both side surfaces of the second block region are in contact with the first block region and the third block region, respectively.
청구항 1에 있어서,
상기 제3 블록 영역은 AlInGaN계 반도체층으로 형성되되, 상기 제2 블록 영역측으로부터 상기 p형 반도체층측을 향해 밴드갭이 감소하는 조성 경사층인 발광 다이오드.
The method according to claim 1,
The third block region is a composition gradient layer formed of an AlInGaN-based semiconductor layer and having a band gap decreasing from the second block region side toward the p-type semiconductor layer side.
청구항 1에 있어서,
상기 n형 반도체층에 콘택하는 제1 전극; 및
상기 p형 반도체층에 콘택하는 제2 전극을 더 포함하는 발광 다이오드.
The method according to claim 1,
A first electrode contacting the n-type semiconductor layer; And
And a second electrode contacting the p-type semiconductor layer.
기판 상에 n형 반도체층을 형성하고,
상기 n형 반도체층 상에 활성층을 형성하고,
상기 활성층 상에 제1 블록 영역, 제2 블록 영역 및 제3 블록 영역을 포함하는 전자 블록층을 형성하고,
상기 전자 블록층 상에 p형 반도체층을 형성하는 것을 포함하되,
상기 제2 블록 영역은 p형 불순물을 상기 제1 블록 영역 및 제3 블록 영역에 비해 고농도로 도핑하여 형성되고,
상기 제1 블록 영역은 의도적인 도핑 없이 형성되고,
상기 제3 블록 영역은 p형 불순물을 도핑하여 형성되는 발광 다이오드 제조 방법.
An n-type semiconductor layer is formed on a substrate,
An active layer is formed on the n-type semiconductor layer,
Forming an electronic block layer including a first block region, a second block region and a third block region on the active layer,
And forming a p-type semiconductor layer on the electronic block layer,
The second block region is formed by doping a p-type impurity at a higher concentration than the first block region and the third block region,
The first block region is formed without intentional doping,
And the third block region is formed by doping a p-type impurity.
기판 상에 n형 반도체층을 형성하고,
상기 n형 반도체층 상에 활성층을 형성하고,
상기 활성층 상에 제1 블록 영역, 제2 블록 영역 및 제3 블록 영역을 포함하는 전자 블록층을 형성하고,
상기 전자 블록층 상에 p형 반도체층을 형성하는 것을 포함하되,
상기 제2 블록 영역은 p형 불순물을 상기 제1 블록 영역 및 제3 블록 영역에 비해 고농도로 도핑하여 형성되고,
상기 p형 불순물은 Mg이고,
상기 제2 블록 영역은 제3 블록 영역을 형성할 때의 p형 불순물 소스 유량의 2 내지 5배의 p형 불순물 소스의 유량을 공급하여 형성되는 발광 다이오드 제조 방법.
An n-type semiconductor layer is formed on a substrate,
An active layer is formed on the n-type semiconductor layer,
Forming an electronic block layer including a first block region, a second block region and a third block region on the active layer,
And forming a p-type semiconductor layer on the electronic block layer,
The second block region is formed by doping a p-type impurity at a higher concentration than the first block region and the third block region,
The p-type impurity is Mg,
And the second block region is formed by supplying a flow rate of a p-type impurity source of 2 to 5 times the flow rate of the p-type impurity source at the time of forming the third block region.
청구항 11 또는 청구항 12에 있어서,
상기 제1 내지 제3 블록 영역들은 AlInGaN계 반도체층으로 형성되는 발광 다이오드 제조 방법.
The method according to claim 11 or 12,
Wherein the first to third block regions are formed of AlInGaN-based semiconductor layers.
청구항 11 또는 청구항 12에 있어서,
상기 제2 블록 영역은 상기 제1 블록 영역에 비해 상대적으로 얇게 형성되고,
상기 제1 블록 영역은 상기 제3 블록 영역에 비해 상대적으로 얇게 형성되는 발광 다이오드 제조 방법.
The method according to claim 11 or 12,
The second block region is formed to be relatively thin compared to the first block region,
Wherein the first block region is relatively thinner than the third block region.
삭제delete
KR1020110076946A 2011-08-02 2011-08-02 Light emitting diode and method of fabricating the same Active KR101635609B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110076946A KR101635609B1 (en) 2011-08-02 2011-08-02 Light emitting diode and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110076946A KR101635609B1 (en) 2011-08-02 2011-08-02 Light emitting diode and method of fabricating the same

Publications (2)

Publication Number Publication Date
KR20130015112A KR20130015112A (en) 2013-02-13
KR101635609B1 true KR101635609B1 (en) 2016-07-01

Family

ID=47894995

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110076946A Active KR101635609B1 (en) 2011-08-02 2011-08-02 Light emitting diode and method of fabricating the same

Country Status (1)

Country Link
KR (1) KR101635609B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102070092B1 (en) 2014-01-09 2020-01-29 삼성전자주식회사 Semiconductor light emitting device
WO2015174925A1 (en) * 2014-05-14 2015-11-19 Nanyang Technological University Light-emitting device and method of forming the same
DE102015113670B4 (en) * 2014-08-19 2025-12-31 Seoul Viosys Co., Ltd Lighting device and method for its manufacture

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009130097A (en) * 2007-11-22 2009-06-11 Sharp Corp Group III nitride semiconductor light-emitting device and method for manufacturing the same
KR101071755B1 (en) * 2010-07-16 2011-10-11 엘지이노텍 주식회사 Light emitting element

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100003331A (en) 2008-06-26 2010-01-08 서울옵토디바이스주식회사 Light emitting device and method of manufacturing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009130097A (en) * 2007-11-22 2009-06-11 Sharp Corp Group III nitride semiconductor light-emitting device and method for manufacturing the same
KR101071755B1 (en) * 2010-07-16 2011-10-11 엘지이노텍 주식회사 Light emitting element

Also Published As

Publication number Publication date
KR20130015112A (en) 2013-02-13

Similar Documents

Publication Publication Date Title
KR102494071B1 (en) Method of fabricating light emitting diode
US9911898B2 (en) Ultraviolet light-emitting device
US7884350B2 (en) Semiconductor light emitting device and method for manufacturing the same
US6720570B2 (en) Gallium nitride-based semiconductor light emitting device
US8237181B2 (en) Semiconductor light emitting device and method of manufacturing the same
US7851813B2 (en) Semiconductor light emitting device and method of manufacturing the same
US9040954B2 (en) Semiconductor light emitting device and method for manufacturing the same
CN105023981A (en) Light emitting device
US7847308B2 (en) Semiconductor light emitting device
KR20130111294A (en) Near uv light emitting device
KR101635609B1 (en) Light emitting diode and method of fabricating the same
US20090272992A1 (en) Semiconductor Light-Emitting Device and Process for Producing the Same
KR20140094807A (en) Light Emitting device using electron barrier layer
KR20100024154A (en) Light emitting diode
KR100728132B1 (en) Light Emitting Diode Using Current Diffusion Layer
KR102359845B1 (en) Method of fabricating light emitting diode
KR101669638B1 (en) METHOD OF GROWING n-TYPE NITRIDE SEMICONDUCTOR, LIGHT EMITTING DIODE AND METHOD OF FABRICATING THE SAME
KR101876576B1 (en) Nitride semiconductor light emitting device and method for fabricating the same
KR101144523B1 (en) Semiconductor light emitting device and method for fabricating thereof
KR100906972B1 (en) Nitride-based light emitting device
KR20100003331A (en) Light emitting device and method of manufacturing the same
KR102224109B1 (en) Light emitting device, Method for fabricating the same and Lighting system
KR101910563B1 (en) Nitride semiconductor device having electron blocking layer and method of growing electron blocking layer
KR101423719B1 (en) Light emitting device and method for fabricating the same
KR101414654B1 (en) Nitride semiconductor light emitting device

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20110802

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20140707

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20110802

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20150918

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20160325

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20160627

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20160628

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20190325

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20190325

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20200401

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20210407

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20220329

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20240326

Start annual number: 9

End annual number: 9