[go: up one dir, main page]

KR101623866B1 - 커패시터 - Google Patents

커패시터 Download PDF

Info

Publication number
KR101623866B1
KR101623866B1 KR1020140106879A KR20140106879A KR101623866B1 KR 101623866 B1 KR101623866 B1 KR 101623866B1 KR 1020140106879 A KR1020140106879 A KR 1020140106879A KR 20140106879 A KR20140106879 A KR 20140106879A KR 101623866 B1 KR101623866 B1 KR 101623866B1
Authority
KR
South Korea
Prior art keywords
dielectric layer
electrode layer
metal substrate
layer
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020140106879A
Other languages
English (en)
Other versions
KR20160021522A (ko
Inventor
안범모
박승호
Original Assignee
(주)포인트엔지니어링
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)포인트엔지니어링 filed Critical (주)포인트엔지니어링
Priority to KR1020140106879A priority Critical patent/KR101623866B1/ko
Publication of KR20160021522A publication Critical patent/KR20160021522A/ko
Application granted granted Critical
Publication of KR101623866B1 publication Critical patent/KR101623866B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H01G4/385—Single unit multiple capacitors, e.g. dual capacitor in one coil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

본 발명은 금속 기판의 상하면에 각각 유전층이 형성되고, 유전층 상에 상부 전극층 및 하부 전극층이 형성되어 서로 전기적으로 연결되는 커패시터를 제공함에 그 목적이 있다.

Description

커패시터 { Capacitor }
본 발명은 상부 전극층과 하부 전극층이 전기적으로 연결되는 커패시터에 관한 것이다.
커패시터는 전기를 저장하거나 방출하는 축전지로서의 용도와 직류를 통하지 않는 성질을 이용하는 용도가 있으며, 서로 절연된 두 개의 평판전극을 접근시켜 양극 사이에 유전체를 끼워 넣은 구조로 이루어져 있다.
커패시터에 직류 전류를 걸어주면 각 전극에 전하가 축적되면서 전류가 흐르다가 전하 축적이 끝나면 전류가 흐르지 않게 된다. 그러나 전극을 바꾸어 다시 직류전류를 걸어주면 순간적으로 전류가 흐르게 된다. 이러한 특성을 살려 커패시터는, 전기를 저장하는 용도 외에, 직류전류는 차단하고 교류전류는 통과시키는 용도로도 사용된다.
이러한 커패시터는 사용하는 유전체 재질에 따라 공기커패시터, 진공커패시터, 가스커패시터, 액체커패시터, 운모(마이카)커패시터, 세라믹커패시터, 종이 커패시터, 플라스틱 필름커패시터, 전해커패시터 등으로 나뉜다.
전해커패시터에는 알루미늄 전해커패시터와 탄탈 전해커패시터가 있는데, 통상 전해커패시터라 하면 알루미늄 전해커패시터를 말한다. 전해커패시터는 얇은 산화막을 유전체로서 사용하며 전극으로는 알루미늄을 사용한다. 유전체를 매우 얇게 할 수 있으므로 커패시터의 체적에 비해 큰 용량을 얻을 수 있다.
한편 최근에는 세라믹과 금속(니켈)을 번갈아 쌓아 만든 적층 세라믹 커패시터(Multi-Layer Ceramic Capacitor; MLCC)에 대한 연구가 활발히 진행되고 있다. 머리카락 하나 굵기인 0.3㎜ 높이에 200~1000겹까지 세라믹과 금속을 번갈아 쌓아 적층 세라믹 커패시터를 형성한다.
적층 세라믹 커패시터는, 니켈은 금속이므로 전기가 통하나 세라믹은 전기가 통하지 않는 원리를 응용하여, 세라믹과 니켈을 여러 층 쌓아 전기를 저장할 수 있게 한 것이다.
적층 세라믹 커패시터는 휴대폰, 스마트폰, LCD TV, 컴퓨터 등 전자제품에 수 백개씩 필수적으로 들어가는 핵심 부품으로서, 전자기기의 소형화 추세로 인해 작고 용량이 큰 것일수록 뛰어난 기술력이 필요하다.
한편, 하나의 금속기판의 양면에 각각 유전체 및 전극층을 형성하여 전기를 인가하면, 두 개의 커패시터를 형성할 수 있다.
그러나 이 경우에 각각의 전극층에 모두 전기를 인가해야 하는 문제점이 있다.
본 발명은 전술한 문제를 해결하기 위하여 안출된 것으로, 금속 기판의 상하면에 각각 유전층이 형성되고, 유전층 상에 상부 전극층 및 하부 전극층이 형성되어 서로 전기적으로 연결되는 커패시터를 제공함에 그 목적이 있다.
전술한 목적을 해결하기 위하여, 본 발명의 커패시터는, 금속 기판; 상기 금속 기판의 상하 양면에 형성되는 상부 및 하부 유전층; 상기 상부 유전층의 상면에 형성되는 상부 전극층; 및 상기 하부 유전층의 하면에 형성되는 하부 전극층;을 포함하되, 상기 상부 전극층 및 상기 하부 전극층은 서로 전기적으로 연결되는 것을 특징으로 한다.
또한, 상기 금속 기판에는 상하 방향으로 관통된 홀이 형성되고, 상기 홀에는 상기 상부 유전층과 상기 하부 유전층이 연속적으로 형성되는 내부 유전층을 형성하고, 상기 홀의 상기 내부 유전층 상에는 상기 상부 전극층 및 상기 하부 전극층을 전기적으로 연결하는 연결 전극층을 포함하는 것을 특징으로 한다.
또한, 상기 금속 기판의 측면에 형성되어 상기 상부 및 하부 전극층을 연결하는 측부 전극층을 더 포함한다.
또한, 상기 금속 기판의 측면에 형성되어 상기 상부 및 하부 유전층을 측면에서 연결하는 측부 유전층을 포함하되, 상기 측부 유전층 상에 측부 전극층이 형성되고, 상기 측부 전극층은 상기 상부 및 하부 전극층이 연결되는 것을 특징으로 한다.
또한, 상기 금속 기판은 알루미늄으로 이루어진 것을 특징으로 한다.
또한, 상기 상부 및 하부 유전층은 상기 알루미늄을 양극 산화하여 형성된 아노다이징층인 것을 특징으로 한다.
본 발명의 커패시터는, 금속 기판; 상기 금속 기판의 상하 양면에 형성되는 상부 및 하부 유전층; 상기 상부 유전층의 상면에 형성되는 상부 전극층; 및 상기 하부 유전층의 하면에 형성되는 하부 전극층; 및 상기 상부 전극층 및 상기 하부 전극층은 서로 전기적으로 연결하는 연결 전극층을 포함하는 단위 캐패시터를 포함하되, 상기 단위 캐패시터가 순차적으로 적층되어 형성되는 것을 특징으로 한다.
또한, 적층된 상기 단위 캐패시터의 복수 개의 상기 금속 기판들을 전기적으로 연결하는 연결 부재를 포함하는 것을 특징으로 한다.
또한, 상기 금속 기판의 상하 양면의 일부에는 상기 유전층 및 전극층이 형성되지 않는 노출부가 형성되고, 상기 연결 부재는 금속핀으로 형성되어 복수 개의 상기 노출부를 상하로 관통하여 삽입되는 것을 특징으로 한다.
또한, 상기 금속기판의 상하 양면의 일부에는 상기 유전층 및 전극층이 형성되지 않는 노출부가 형성되고, 복수 개의 상기 금속 기판은 압착하여 접촉되는 것을 특징으로 한다.
본 발명의 커패시터는, 상하를 관통하는 홀이 형성된 금속 기판; 상기 금속 기판의 상하면 일측부를 제외한 상하면 전 영역에 형성되는 유전층; 및 상기 유전층 상에 형성된 전극층;을 포함하는 것을 특징으로 한다.
본 발명의 커패시터는, 금속 기판; 상기 금속 기판의 상하면 일측부를 제외한 상하면 전 영역과 상기 금속기판의 측면 일부에 형성되는 유전층; 및 상기 유전층 상에 형성된 전극층;을 포함하는 것을 특징으로 한다.
본 발명에 의하면 다음과 같은 효과가 있다.
금속 기판의 상하 양면에 유전층이 형성되며, 유전층 상에는 각각 상부 전극층 및 하부 전극층이 형성되고 서로 전기적으로 연결되므로, 두 전극층에 각각 전기를 인가할 필요없이 어느 하나에만 전기를 인가하면 되므로 용이하다.
또한, 금속 기판에 관통된 홀이 형성되고, 그 내부에 내부 유전층 및 연결 전극층을 형성하여, 상부 전극층 및 하부 전극층을 서로 효과적으로 연결할 수 있다.
또한, 금속 기판의 측면에 측부 유전층 및 측부 전극층을 형성하여, 상부 전극층 및 하부 전극층을 서로 효과적으로 연결할 수 있다.
또한, 금속 기판은 알루미늄으로 이루어져, 상부 및 하부 유전층을 별도로 형성할 필요 없이, 알루미늄인 금속 기판을 양극 산화하여 형성된 아노다이징층을 상부 및 하부 유전층으로 할 수 있기 때문에, 제조 공정이 간소하여 원가 절감 효과가 있다.
또한, 금속 기판, 상부 및 하부 유전층, 상부 및 하부 전극층, 연결 전극층을 포함하는 단위 커패시터를 순차적으로 적층하여 형성하므로, 커패시터의 개수를 용이하게 증가시킬 수 있다.
또한, 적층된 단위 커패시터의 복수 개의 금속 기판들이 금속핀을 통해 전기적으로 연결되므로, 복수 개의 금속 기판들에 용이하게 전기를 인가할 수 있다.
또한, 금속 기판의 상하 양면에는 유전층 및 전극층이 형성되지 않은 노출부를 포함하여 금속핀으로 연결하기에 용이하다.
도 1은 본 발명의 바람직한 제1실시예에 따른 커패시터의 사시도.
도 2는 제1실시예에 따른 단위 커패시터의 A-A 단면도.
도 3은 본 발명의 바람직한 제2실시예에 따른 커패시터의 사시도.
도 4는 제2실시예에 따른 단위 커패시터의 B-B 단면도.
이하, 본 발명의 바람직한 실시 예를 첨부한 도면에 따라 설명한다.
도 1은 본 발명의 바람직한 제1실시예에 따른 커패시터의 사시도이고, 도 2는 제1실시예에 따른 단위 커패시터의 단면도이고, 도 3은 본 발명의 바람직한 제2실시예에 따른 커패시터의 사시도이고, 도 4는 제2실시예에 따른 단위 커패시터의 단면도이다.
본 설명의 좌표는 X방향을 우측, Y방향을 전방측, Z방향을 상측으로 한다.
또한, 하나의 예로서 '유전층 상'과 같은 표현은, 그 층을 기준으로 위측을 지칭한다.
본 발명의 바람직한 실시예에 따른 커패시터(1)는, 도 1 내지 도 4에 도시한 바와 같이, 금속 기판(110); 금속 기판(110)의 상하 양면에 형성되는 상부 유전층(120) 및 하부 유전층(122); 상부 유전층(120)의 상면에 형성되는 상부 전극층(140); 및 하부 유전층(122)의 하면에 형성되는 하부 전극층(144)을 포함하되, 상부 전극층(140) 및 하부 전극층(144)은 서로 전기적으로 연결되는 것을 특징으로 한다.
제1실시예에 따른 커패시터(1)는, 도 1의 도시한 바와 같이, 도 2의 단위 커패시터(100)가 상하 방향으로 다수 개가 순차적으로 적층되어 형성된다.
하나의 단위 커패시터(100)는, 도 2에 도시한 바와 같이, 중앙에 형성된 판 형상의 금속 기판(110)과, 금속 기판(110)의 상하 양면에 형성되는 상부 유전층(120) 및 하부 유전층(122)과, 상부 유전층(120)의 상면에 형성되는 상부 전극층(140)과, 하부 유전층(122)의 하면에 형성되는 하부 전극층(144)을 포함한다.
또한, 금속 기판(110)에는 상하 방향으로 관통된 원형 홀(112)이 형성되고, 홀(112)에는 상부 유전층(120)과 하부 유전층(122)이 연속적으로 형성되는 내부 유전층(126)을 형성하고, 내부 유전층(126) 상에는 상부 전극층(140) 및 하부 전극층(144)을 전기적으로 연결하는 연결 전극층(146)을 포함한다.
금속 기판(110)은 사각 판 형상으로 형성되어, 단위 커패시터(100)의 중앙에 위치한다.
금속 기판(110)은 알루미늄으로 이루어진다.
도 1 및 도 2에 도시한 바와 같이, 금속 기판(110)의 중앙 전방측에는 상하 방향으로 관통된 원형 홀(112)이 형성되어, 그 내부에 내부 유전층(126) 및 연결 전극층(146)이 형성된다.
금속 기판(110)의 상면에는 상부 유전층(120)이 형성되고, 하면에는 하부 유전층(122)이 형성된다. 상부 유전층(120) 및 하부 유전층(122)은 금속 기판(110)과 상부 전극층(140) 및 하부 전극층(144)이 서로 전기가 통하지 않도록 하는 유전체이다.
상부 유전층(120) 및 하부 유전층(122)은 별도로 형성할 필요없이, 알루미늄으로 이루어진 금속 기판(110)을 양극 산화하여 형성된 아노다이징층이다. 그래서 제조 공정이 간소하여 원가 절감 효과가 있다.
금속 기판(110)의 상하 양면의 일부, 즉 금속 기판(110)의 좌측 전방 부분은 상부 유전층(120) 및 하부 유전층(122)이 형성되지 않는 노출부(114)가 형성된다. 또한, 노출부(114) 상에는 상부 전극층(140) 및 하부 전극층(144)도 형성되지 않는다.
노출부(114)는 사각 형상을 가지고, 금속 기판(110)의 좌측 전방 모서리 부분에 위치한다.
노출부(114)는 도 2에서는, 좌측으로 돌출된 부분에 해당한다. 노출부(114)는 외부로 노출되어 있어 금속 기판(110)에 용이하게 전기를 인가하게 해준다.
또한, 금속 기판(110)에 노출부(114)가 형성됨으로써, 단위 커패시터(100)를 다수 개 적층했을 경우에 금속핀(210)과 같은 연결부재로 복수 개의 금속 기판(110)을 전기적으로 연결하기에 용이하다.
상부 유전층(120) 및 하부 유전층(122)은 금속 기판(110)의 상하면 중에서, 노출부(114)의 상하면을 제외한 전 영역에 형성된다. 즉, 상부 유전층(120) 및 하부 유전층(122)은 사각 판 형상에서 좌측 전방 일부가 절취된 형상을 가진다.
또한, 상부 유전층(120)의 상면에는 상부 전극층(140)이 형성된다. 상부 전극층(140)은 상부 유전층(120)과 같은 크기의 판 형상을 가진다.
그리고 하부 유전층(122)의 하면에는 하부 전극층(144)이 형성된다. 하부 전극층(144)도 하부 유전층(122)과 같은 크기의 판 형상을 가진다.
한편, 앞에서 언급한 바와 같이, 금속 기판(110)의 중앙 전방측에는 상하 방향으로 관통된 원형 홀(112)이 형성된다.
홀(112)은 위치는 금속 기판(110) 내에서 변경하여 실시할 수 있다.
홀(112)은 상하면이 개방된 원통 형상으로 형성된다.
홀(112)의 내측면에는, 내부 유전층(126)이 형성된다. 즉, 내부 유전층(126)은 중공의 원통 형상을 가진다.
그리고 상부 유전층(120)과 하부 유전층(122) 사이에서 그 둘을 연결한다.
내부 유전층(126)도 상부 유전층(120) 및 하부 유전층(122)과 같이, 금속 기판(110)을 양극 산화하여 형성된 아노다이징층이다.
즉, 상부 유전층(120), 하부 유전층(122) 및 내부 유전층(126)은 금속 기판(110)에 홀(112)을 형성한 후에, 양극 산화하여 형성된다.
내부 유전층(126) 상, 즉 내부 유전층(126)의 내부에는 상부 전극층(140)과 하부 전극층(144)을 연결하는 연결 전극층(146)이 형성된다.
연결 전극층(146)은 상부 전극층(140)과 하부 전극층(144) 사이에 형성되어, 그 둘을 서로 전기적으로, 효과적으로 연결한다.
연결 전극층(146)은 원통 형상으로 형성된다. 연결 전극층(146)의 외측면은 내부 유전층(126)의 내측면에 접한다.
이상과 같이, 연결 전극층(146)을 통해 상부 전극층(140)과 하부 전극층(144)이 전기적으로 서로 연결되므로, 두 전극층에 각각 전기를 인가할 필요없이 어느 하나에만 전기를 인가하면 되므로 용이하다.
예를 들어, 금속 기판(110)에 +전기를 인가하고, 상부 전극층(140) 및 하부 전극층(144) 중 어느 하나에 -전기를 인가하면, 금속 기판(110)은 +전기를 띄고, 상부 전극층(140) 및 하부 전극층(144)은 연결 전극층(146)을 통해 연결되어 모두 -전기를 띄게 된다. 그래서 금속 기판(110)과 상부 전극층(140) 사이에 하나의 작은 커패시터가 형성되고, 금속 기판(110)과 하부 전극층(144) 사이에 또다른 하나의 작은 커패시터가 형성된다.
즉, 하나의 단위 커패시터(100)에 전기가 인가되면, 두 개의 작은 커패시터가 된다.
한편, 도 1에 도시한 커패시터(1)는, 도 2에 도시한 단위 커패시터(100)가 상하 방향으로 다수 개가 적층되어 형성된다.
도 1에 도시한 바와 같이, 적층된 단위 커패시터(100)의 복수 개의 금속 기판(110)들은, 연결 부재를 통해 전기적으로 연결된다.
연결 부재는 금속핀(210)으로 형성된다.
금속핀(210)은 원형으로 형성되어, 상하로 배치된 복수 개의 금속 기판(110)들의 각각의 노출부(114)를 상하로 관통하여 삽입된다.
또한, 복수 개의 금속 기판(110), 즉 복수 개의 노출부(114)를 서로 압착하여 접촉되도록 한다.
복수 개의 금속 기판(110)들은 금속핀(210)과 같은 연결 부재를 통해 용이하게 전기적으로 연결되므로, 복수 개의 금속 기판(110)들 중에서 어느 하나에만 전기를 인가하면, 복수 개의 금속 기판(110)들에 모두 전기가 인가된다.
이상에 상술한 바와 같이, 각각의 단위 커패시터(100)는, 연결 전극층(146)을 통해 상부 전극층(140)과 하부 전극층(144)이 전기적으로 연결된다.
그리고 복수 개의 단위 커패시터(100)끼리는 전극층이 서로 접하도록 적층된다. 따라서, 적층된 단위 커패시터(100)의 복수 개의 상부 전극층(140) 및 복수 개의 하부 전극층(144)은 모두 전기적으로 연결된다.
따라서, 상부 전극층(140) 또는 하부 전극층(144) 중 어느 하나에 -전기를 인가하고, 금속 기판(110)들 중에 어느 하나에 +전기를 인가하면, 적층된 단위 커패시터(100)의 모든 상부 전극층(140) 및 하부 전극층(144)은 -전기를 띄고, 모든 금속 기판(110)들은 +전기를 띄게 된다.
이렇게 단위 커패시터(100)의 개수를 증가시켜, 용량을 용이하게 증가시킬 수 있다.
이하에는, 도 3 및 도 4를 참고하여, 제2실시예에 따른 커패시터(1')를 설명한다.
제2실시예의 단위 커패시터(100')는 금속 기판(110)에 홀(112)이 없다.
그 대신에 제2실시예에 따른 단위 커패시터(100')는, 금속 기판(110)의 측면에 형성되어 상부 유전층(120) 및 하부 유전층(122)을 측면에서 연결하는 측부 유전층(128)과, 측부 유전층(128) 상에 형성되어 상부 전극층(140) 및 하부 전극층(144)이 연결되는 측부 전극층(148)을 포함한다.
측부 유전층(128)도 알루미늄인 금속 기판(110)을 양극 산화하여 형성된 아노다이징층이다.
측부 유전층(128)은 사각 형상으로 형성되어 금속 기판(110)의 우측면에 형성된다. 측부 유전층(128)은 금속 기판(110)의 우측면 전체에 형성된다.
그리고, 측부 전극층(148)은 측부 유전층(128) 상, 즉 측부 유전층(128)의 우측면에 형성된다.
측부 전극층(148)은 상부 전극층(140) 및 하부 전극층(144)의 우측을 연결한다. 측부 전극층(148)은 제1실시예의 내부 전극층과 같이, 상부 전극층(140) 및 하부 전극층(144)을 전기적으로 연결한다.
본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위 내에 있게 됨을 부언한다.
1, 1': 커패시터 100, 100': 단위 커패시터
110: 금속 기판 112: 홀
114: 노출부 120: 상부 유전층
122: 하부 유전층 126: 내부 유전층
128: 측부 유전층 140: 상부 전극층
144: 하부 전극층 146: 연결 전극층
148: 측부 전극층 210: 금속핀

Claims (12)

  1. 금속 기판; 상기 금속 기판의 상하 양면에 형성되는 상부 및 하부 유전층; 상기 상부 유전층의 상면에 형성되는 상부 전극층; 및 상기 하부 유전층의 하면에 형성되는 하부 전극층; 을 포함하고, 상기 금속 기판에는 상하 방향으로 관통된 홀; 이 형성되고, 상기 홀에는 상기 상부 유전층과 상기 하부 유전층이 연속적으로 형성되는 내부 유전층; 이 형성되고, 상기 홀의 상기 내부 유전층 상에는 상기 상부 전극층 및 상기 하부 전극층을 전기적으로 연결하는 연결 전극층; 을 포함하는 단위 커패시터를 포함하되,
    복수 개의 상기 단위 커패시터가 순차적으로 적층되어 형성되고,
    상기 금속 기판의 상하 양면의 일부에는 상기 유전층 및 전극층이 형성되지 않는 노출부가 형성되어 복수 개의 상기 금속 기판들은 전기적으로 연결되고,
    상기 상부 유전층, 하부 유전층 및 내부 유전층은 상기 금속 기판을 양극 산화하여 일체로 형성된 아노다이징층인 것을 특징으로 하는 커패시터.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 청구항 1에 있어서,
    상기 금속 기판은 알루미늄으로 이루어진 것을 특징으로 하는 커패시터.
  6. 삭제
  7. 삭제
  8. 청구항 1에 있어서,
    적층된 상기 단위 캐패시터의 복수 개의 상기 금속 기판들을 전기적으로 연결하는 연결 부재를 포함하는 것을 특징으로 하는 커패시터.
  9. 청구항 8에 있어서,
    상기 연결 부재는 금속핀으로 형성되어 복수 개의 상기 노출부를 상하로 관통하여 삽입되는 것을 특징으로 하는 커패시터.
  10. 청구항 1에 있어서,
    복수 개의 상기 금속 기판은 압착하여 접촉되는 것을 특징으로 하는 커패시터.
  11. 삭제
  12. 삭제
KR1020140106879A 2014-08-18 2014-08-18 커패시터 Active KR101623866B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140106879A KR101623866B1 (ko) 2014-08-18 2014-08-18 커패시터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140106879A KR101623866B1 (ko) 2014-08-18 2014-08-18 커패시터

Publications (2)

Publication Number Publication Date
KR20160021522A KR20160021522A (ko) 2016-02-26
KR101623866B1 true KR101623866B1 (ko) 2016-05-24

Family

ID=55447387

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140106879A Active KR101623866B1 (ko) 2014-08-18 2014-08-18 커패시터

Country Status (1)

Country Link
KR (1) KR101623866B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012227240A (ja) * 2011-04-18 2012-11-15 Sanyo Electric Co Ltd 積層構造体及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012227240A (ja) * 2011-04-18 2012-11-15 Sanyo Electric Co Ltd 積層構造体及びその製造方法

Also Published As

Publication number Publication date
KR20160021522A (ko) 2016-02-26

Similar Documents

Publication Publication Date Title
US11058003B2 (en) Capacitor and board having the same
US10998136B2 (en) Three-dimensional capacitor
US9679697B2 (en) Method for manufacturing multilayer ceramic condenser
KR101141361B1 (ko) 적층형 세라믹 콘덴서 및 그 제조방법
US20180233287A1 (en) Capacitor component
US10840024B2 (en) Multilayer capacitor
US20120147522A1 (en) Multilayer ceramic condenser and method of manufacturing the same
KR102248388B1 (ko) 커패시터
KR101973438B1 (ko) 커패시터 부품
US9773617B2 (en) Folding type capacitor comprising through hole
KR101623866B1 (ko) 커패시터
KR100916480B1 (ko) 적층 세라믹 캐패시터
KR101783112B1 (ko) 적층 커패시터 및 이의 제조방법
US10163567B2 (en) Multi-layered aluminum oxide capacitor
KR102192947B1 (ko) 산화알루미늄층을 포함하는 접철형 커패시터
KR20160016264A (ko) 커패시터 및 커패시터 제조 방법
KR101222436B1 (ko) 얇고 다층인 고용량 필름콘덴서용 알루미늄 전극 및 이의 제조방법
KR102171482B1 (ko) 산화알루미늄층을 포함하는 접철 및 핀삽입형 커패시터
KR20160016220A (ko) 커패시터 및 커패시터 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20140818

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20151204

Patent event code: PE09021S01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20160426

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20160518

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20160519

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20190314

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20190314

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20240307

Start annual number: 9

End annual number: 9