KR101622182B1 - Method of fabricating oxide thin film transistor - Google Patents
Method of fabricating oxide thin film transistor Download PDFInfo
- Publication number
- KR101622182B1 KR101622182B1 KR1020090112229A KR20090112229A KR101622182B1 KR 101622182 B1 KR101622182 B1 KR 101622182B1 KR 1020090112229 A KR1020090112229 A KR 1020090112229A KR 20090112229 A KR20090112229 A KR 20090112229A KR 101622182 B1 KR101622182 B1 KR 101622182B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- film transistor
- insulating film
- oxide thin
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
- H10D30/6756—Amorphous oxide semiconductors
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명의 산화물 박막 트랜지스터의 제조방법은 비정질 아연 산화물(ZnO)계 반도체를 액티브층으로 사용한 박막 트랜지스터에 있어서, 무기절연막과 유기절연막의 이중층으로 보호막을 형성함으로써 외부환경에 의한 소자특성 저하를 방지하는 것을 특징으로 한다.A method of manufacturing an oxide thin film transistor according to the present invention is a thin film transistor using an amorphous zinc oxide (ZnO) based semiconductor as an active layer, wherein a protective film is formed of a double layer of an inorganic insulating film and an organic insulating film, .
또한, 상기 유기절연막을 감광성 재료로 사용하여 포토공정을 진행함으로써 공정 단순화 및 비용을 절감하는 것을 특징으로 한다.Further, the organic insulating film is used as a photosensitive material to perform a photo process, thereby simplifying the process and reducing the cost.
산화물 박막 트랜지스터, 무기절연막, 유기절연막, 보호막An oxide thin film transistor, an inorganic insulating film, an organic insulating film,
Description
본 발명은 산화물 박막 트랜지스터의 제조방법에 관한 것으로, 보다 상세하게는 비정질 아연 산화물계 반도체를 액티브층으로 사용한 산화물 박막 트랜지스터의 제조방법에 관한 것이다.The present invention relates to a method of manufacturing an oxide thin film transistor, and more particularly, to a method of manufacturing an oxide thin film transistor using an amorphous zinc oxide based semiconductor as an active layer.
최근 정보 디스플레이에 관한 관심이 고조되고 휴대가 가능한 정보매체를 이용하려는 요구가 높아지면서 기존의 표시장치인 브라운관(Cathode Ray Tube; CRT)을 대체하는 경량 박막형 평판표시장치(Flat Panel Display; FPD)에 대한 연구 및 상업화가 중점적으로 이루어지고 있다. 특히, 이러한 평판표시장치 중 액정표시장치(Liquid Crystal Display; LCD)는 액정의 광학적 이방성을 이용하여 이미지를 표현하는 장치로서, 해상도와 컬러표시 및 화질 등에서 우수하여 노트북이나 데스크탑 모니터 등에 활발하게 적용되고 있다.Recently, interest in information display has increased, and a demand for using portable information media has increased, and a light-weight flat panel display (FPD) that replaces a cathode ray tube (CRT) And research and commercialization are being carried out. Particularly, among such flat panel display devices, a liquid crystal display (LCD) is an apparatus for displaying an image using the optical anisotropy of a liquid crystal, and is excellent in resolution, color display and picture quality and is actively applied to a notebook or a desktop monitor have.
상기 액정표시장치는 크게 컬러필터(color filter) 기판과 어레이(array) 기판 및 상기 컬러필터 기판과 어레이 기판 사이에 형성된 액정층(liquid crystal layer)으로 구성된다.The liquid crystal display comprises a color filter substrate, an array substrate, and a liquid crystal layer formed between the color filter substrate and the array substrate.
상기 액정표시장치에 주로 사용되는 구동 방식인 능동 매트릭스(Active Matrix; AM) 방식은 비정질 실리콘 박막 트랜지스터(Amorphous Silicon Thin Film Transistor; a-Si TFT)를 스위칭소자로 사용하여 화소부의 액정을 구동하는 방식이다.An active matrix (AM) method, which is a driving method mainly used in the liquid crystal display, is a method of driving a liquid crystal of a pixel portion by using an amorphous silicon thin film transistor (a-Si TFT) to be.
이하, 도 1을 참조하여 일반적인 액정표시장치의 구조에 대해서 상세히 설명한다.Hereinafter, the structure of a typical liquid crystal display device will be described in detail with reference to FIG.
도 1은 일반적인 액정표시장치를 개략적으로 나타내는 분해사시도이다.1 is an exploded perspective view schematically showing a general liquid crystal display device.
도면에 도시된 바와 같이, 상기 액정표시장치는 크게 컬러필터 기판(5)과 어레이 기판(10) 및 상기 컬러필터 기판(5)과 어레이 기판(10) 사이에 형성된 액정층(liquid crystal layer)(30)으로 구성된다.As shown in the figure, the liquid crystal display comprises a
상기 컬러필터 기판(5)은 적(Red; R), 녹(Green; G) 및 청(Blue; B)의 색상을 구현하는 다수의 서브-컬러필터(7)로 구성된 컬러필터(C)와 상기 서브-컬러필터(7) 사이를 구분하고 액정층(30)을 투과하는 광을 차단하는 블랙매트릭스(black matrix)(6), 그리고 상기 액정층(30)에 전압을 인가하는 투명한 공통전극(8)으로 이루어져 있다.The
또한, 상기 어레이 기판(10)은 종횡으로 배열되어 복수개의 화소영역(P)을 정의하는 복수개의 게이트라인(16)과 데이터라인(17), 상기 게이트라인(16)과 데이터라인(17)의 교차영역에 형성된 스위칭소자인 박막 트랜지스터(T) 및 상기 화소영역(P) 위에 형성된 화소전극(18)으로 이루어져 있다.The
상기의 컬러필터 기판(5)과 어레이 기판(10)은 화상표시 영역의 외곽에 형성 된 실런트(sealant)(미도시)에 의해 대향하도록 합착되어 액정표시패널을 구성하며, 상기 컬러필터 기판(5)과 어레이 기판(10)의 합착은 상기 컬러필터 기판(5) 또는 어레이 기판(10)에 형성된 합착키(미도시)를 통해 이루어진다.The
한편, 전술한 액정표시장치는 가볍고 전력소모가 작아 지금가지 가장 주목받는 디스플레이 소자이지만, 상기 액정표시장치는 발광소자가 아니라 수광소자이며 밝기, 명암비(contrast ratio) 및 시야각 등에 기술적 한계가 있기 때문에 이러한 단점을 극복할 수 있는 새로운 디스플레이 소자에 대한 개발이 활발하게 전개되고 있다.Meanwhile, since the liquid crystal display device described above is a light-emitting device rather than a light emitting device and has technical limitations such as brightness, contrast ratio, and viewing angle, the liquid crystal display device is a light- Development of a new display device capable of overcoming the disadvantages has been actively developed.
새로운 평판표시장치 중 하나인 유기전계발광소자(Organic Light Emitting Diode; OLED)는 자체발광형이기 때문에 액정표시장치에 비해 시야각과 명암비 등이 우수하며 백라이트(backlight)가 필요하지 않기 때문에 경량 박형이 가능하고, 소비전력 측면에서도 유리하다. 그리고, 직류 저전압 구동이 가능하고 응답속도가 빠르다는 장점이 있으며, 특히 제조비용 측면에서도 유리한 장점을 가지고 있다.OLED (Organic Light Emitting Diode), which is one of the new flat panel display devices, has excellent viewing angle and contrast ratio compared to liquid crystal displays because it is a self-luminous type. Lightweight thin type can be used because it does not need backlight And is also advantageous in terms of power consumption. In addition, it has the advantage of being able to drive a DC low voltage and has a high response speed, and is particularly advantageous in terms of manufacturing cost.
최근 유기전계발광 디스플레이의 대면적화에 관한 연구가 활발하게 진행되고 있으며, 이를 달성하기 위하여 유기전계발광소자의 구동 트랜지스터로서 정전류 특성을 확보하여 안정된 작동 및 내구성이 확보된 트랜지스터 개발이 요구되고 있다.In recent years, studies have been actively made on the enlargement of an organic electroluminescent display. In order to achieve this, development of a transistor ensuring stable operation and durability by securing a constant current characteristic as a driving transistor of an organic electroluminescent device is required.
전술한 액정표시장치에 사용되는 비정질 실리콘 박막 트랜지스터는 저온 공정에서 제작할 수 있지만 이동도(mobility)가 매우 작고 정전류 테스트(constant current bias) 조건을 만족하지 않는다. 반면에 다결정 실리콘 박막 트랜지스터는 높은 이동도와 만족스러운 정전류 테스트 조건을 가지는 반면에 균일한 특성 확보 가 어려워 대면적화가 어렵고 고온 공정이 필요하다.The amorphous silicon thin film transistor used in the above-described liquid crystal display device can be manufactured in a low temperature process, but has a very small mobility and does not satisfy a constant current bias condition. On the other hand, the polycrystalline silicon thin film transistor has a high mobility and a satisfactory constant current test condition, but it is difficult to obtain a uniform characteristic, so it is difficult to make a large area and a high temperature process is required.
이에 산화물 반도체로 액티브층을 형성한 산화물 박막 트랜지스터를 개발하고 있는데, 이때 일반적인 비정질 실리콘 박막 트랜지스터는 액티브층을 보호하는 보호막으로 실리콘질화막(SiNx)을 사용하나 상기 산화물 박막 트랜지스터는 비정질 실리콘 박막 트랜지스터와는 달리 보호막으로 상기 SiNx를 사용할 경우 산화물 반도체의 특성을 잃어버려 박막 트랜지스터 구현이 불가능하게 된다.In this case, a general amorphous silicon thin film transistor uses a silicon nitride film (SiNx) as a protective film for protecting an active layer. However, the oxide thin film transistor has an amorphous silicon thin film transistor and an amorphous silicon thin film transistor When the SiNx is used as a protective film in another way, the characteristics of the oxide semiconductor are lost and the thin film transistor can not be realized.
즉, 산화물 반도체는 산소(oxygen)를 기반으로 하는 물질로써 물성(物性)상 외부자극 및 수소(hydrogen)에 취약하여 일반적인 비정질 실리콘 박막 트랜지스터에 적용되는 SiNx로 보호막을 형성할 경우 산화물 반도체의 특성을 잃어버려 박막 트랜지스터 구현이 불가능하게 된다.That is, the oxide semiconductor is an oxygen-based material, which is susceptible to external stimuli and hydrogen, so that when a protective film is formed by a SiNx applied to a general amorphous silicon thin film transistor, It is impossible to realize a thin film transistor.
도 2는 일반적인 산화물 박막 트랜지스터의 구조를 개략적으로 나타내는 단면도이다.2 is a cross-sectional view schematically showing the structure of a general oxide thin film transistor.
도면에 도시된 바와 같이, 일반적인 산화물 박막 트랜지스터는 소정의 기판(10) 위에 형성된 게이트전극(21), 상기 게이트전극(21) 위에 형성된 게이트절연막(15a), 상기 게이트절연막(15a) 위에 산화물 반도체로 형성된 액티브층(24), 상기 액티브층(24)의 소정영역과 전기적으로 접속하는 소오스/드레인전극(22, 23), 상기 소오스/드레인전극(22, 23) 위에 형성된 보호막(15b) 및 상기 드레인전극(23)과 전기적으로 접속하는 화소전극(18)으로 이루어져 있다.As shown in the figure, a general oxide thin film transistor includes a gate electrode 21 formed on a
이때, 상기 보호막(15b)에는 그 일부 영역이 제거되어 상기 드레인전극(23)의 일부를 노출시키는 콘택홀이 형성되어 있으며, 상기 화소전극(18)은 상기 콘택 홀을 통해 그 하부의 드레인전극(23)과 전기적으로 접속하게 된다.A portion of the passivation layer 15b is partially removed to expose a portion of the drain electrode 23. The
이때, 상기 일반적인 산화물 박막 트랜지스터는 산화물 반도체를 보호하기 위해 실리콘산화막(SiO2)으로 이루어진 단일층의 보호막을 사용하게 되는데, 산화물 반도체의 특성상 300℃ 이하의 저온에서 SiO2를 증착하여야 한다. 그 결과 막의 밀도(density) 및 특성이 저하되어 고 습도와 같은 외부환경 변화에 민감한 문제점이 있다.At this time, the general oxide thin film transistor uses a single layer of a protective layer made of silicon oxide (SiO 2 ) to protect the oxide semiconductor. SiO 2 should be deposited at a low temperature of 300 ° C or less due to the characteristics of the oxide semiconductor. As a result, the density and characteristics of the membrane deteriorate, which is susceptible to external environmental changes such as high humidity.
도 3a 및 도 3b는 상기 도 2에 도시된 일반적인 산화물 박막 트랜지스터의 트랜스퍼 특성을 나타내는 그래프이다.3A and 3B are graphs showing transfer characteristics of the general oxide thin film transistor shown in FIG.
이때, 상기 도 3a는 저온에서 증착한 SiO2를 보호막으로 사용한 경우의 산화물 박막 트랜지스터의 초기 트랜스퍼 특성을 나타내며, 상기 도 3b는 상기의 산화물 박막 트랜지스터를 고 습도 조건에서 측정한 트랜스퍼 특성을 나타낸다.3A shows an initial transfer characteristic of the oxide thin film transistor when SiO 2 deposited at a low temperature is used as a protective film, and FIG. 3B shows a transfer characteristic of the oxide thin film transistor measured under a high humidity condition.
도면에 도시된 바와 같이, 저온에서 증착한 SiO2를 보호막으로 사용한 일반적인 산화물 박막 트랜지스터는 고 습도 조건에서 S-factor(A) 및 오프전류(off current)(B)가 증가하는 등 소자특성이 저하되는 문제점을 가지고 있다.As shown in the figure, a general oxide thin film transistor using SiO 2 deposited at a low temperature as a protective film has a deteriorated device characteristic such as an increase in an S-factor (A) and an off current (B) .
이는 SiO2를 저온에서 증착함에 따라 막의 밀도가 낮아 습도와 같은 외부환경에 민감하게 반응하기 때문이다.This is because the film density is low as SiO 2 is deposited at a low temperature, so that it is sensitive to the external environment such as humidity.
본 발명은 상기한 문제를 해결하기 위한 것으로, 비정질 아연 산화물계 반도체를 액티브층으로 사용한 산화물 박막 트랜지스터의 제조방법을 제공하는데 목적이 있다.An object of the present invention is to provide a method of manufacturing an oxide thin film transistor using an amorphous zinc oxide-based semiconductor as an active layer.
본 발명의 다른 목적은 외부환경에 의한 소자특성 저하를 방지하는 동시에 공정 단순화 및 비용을 절감하도록 한 산화물 박막 트랜지스터의 제조방법을 제공하는데 있다.It is another object of the present invention to provide a method for fabricating an oxide thin film transistor which can prevent degradation of device characteristics due to an external environment and simplify a process and reduce cost.
본 발명의 다른 목적 및 특징들은 후술되는 발명의 구성 및 특허청구범위에서 설명될 것이다.Other objects and features of the present invention will be described in the following description of the invention and claims.
상기한 목적을 달성하기 위하여, 본 발명의 산화물 박막 트랜지스터의 제조방법은 게이트절연막 위에 a-IGZO 반도체로 이루어진 액티브층을 형성하는 단계, 상기 기판 위에 300℃ 이하의 온도에서 SiO2로 이루어진 무기절연막 및 감광성의 유기절연막을 차례대로 형성하는 단계, 소정의 마스크를 통해 상기 감광성의 유기절연막을 노광, 현상하여 제 2 보호막을 형성하는 단계 및 상기 제 2 보호막을 마스크로 상기 무기절연막을 선택적으로 패터닝하여 상기 드레인전극의 일부를 노출시키는 콘택홀이 형성된 제 1 보호막을 형성하는 단계를 포함하여 구성되는 것을 특징으로 한다.According to another aspect of the present invention, there is provided a method for fabricating an oxide thin film transistor including forming an active layer made of a-IGZO semiconductor on a gate insulating film, forming an inorganic insulating film made of SiO 2 at a temperature of 300 ° C or less, Forming a second protective film by exposing and developing the photosensitive organic insulating film through a predetermined mask and selectively patterning the inorganic insulating film using the second protective film as a mask And forming a first protective film having a contact hole exposing a part of the drain electrode.
상술한 바와 같이, 본 발명에 따른 산화물 박막 트랜지스터의 제조방법은 비정질 아연 산화물계 반도체를 액티브층으로 사용함에 따라 균일도가 우수하여 대면적 디스플레이에 적용 가능한 효과를 제공한다.As described above, the method for manufacturing an oxide thin film transistor according to the present invention provides an effect of being applicable to a large-area display by using an amorphous zinc oxide-based semiconductor as an active layer.
또한, 본 발명에 따른 산화물 박막 트랜지스터의 제조방법은 상기 산화물 반도체에 무기절연막과 유기절연막의 이중층으로 보호막을 형성함으로써 외부환경에 의한 소자특성 저하를 방지하는 동시에 상기 유기절연막을 감광성 재료로 사용하여 포토공정을 진행함으로써 공정 단순화 및 비용을 절감시키는 효과를 제공한다.In addition, a method of manufacturing an oxide thin film transistor according to the present invention is characterized in that a protective film is formed of a double layer of an inorganic insulating film and an organic insulating film in the oxide semiconductor, thereby preventing deterioration of device characteristics due to the external environment, The process is simplified and the cost is reduced.
또한, 본 발명에 따른 산화물 박막 트랜지스터의 제조방법은 일반적인 비정질 실리콘 박막 트랜지스터에 적용되는 4마스크공정의 공정라인을 이용할 수 있어 제조비용이 절감되는 효과를 제공한다.In addition, the method of manufacturing an oxide thin film transistor according to the present invention can use a process line of a 4-mask process applied to a general amorphous silicon thin film transistor, thereby reducing manufacturing costs.
이하, 첨부한 도면을 참조하여 본 발명에 따른 산화물 박막 트랜지스터의 제조방법의 바람직한 실시예를 상세히 설명한다.Hereinafter, preferred embodiments of a method of manufacturing an oxide thin film transistor according to the present invention will be described in detail with reference to the accompanying drawings.
도 4는 본 발명의 실시예에 따른 산화물 박막 트랜지스터의 구조를 개략적으로 나타내는 단면도로써, 비정질 아연 산화물계 반도체를 액티브층으로 사용한 산화물 박막 트랜지스터의 구조를 개략적으로 나타내고 있다.FIG. 4 is a cross-sectional view schematically showing the structure of an oxide thin film transistor according to an embodiment of the present invention, and schematically shows the structure of an oxide thin film transistor using an amorphous zinc oxide-based semiconductor as an active layer.
도면에 도시된 바와 같이, 본 발명의 실시예에 따른 산화물 박막 트랜지스터는 소정의 기판(110) 위에 형성된 게이트전극(121), 상기 게이트전극(121) 위에 형성된 게이트절연막(115a), 상기 게이트절연막(115a) 위에 비정질 아연 산화물계 반도체로 형성된 액티브층(124), 상기 액티브층(124)의 소정영역과 전기적으로 접속하는 소오스/드레인전극(122, 123), 상기 소오스/드레인전극(122, 123) 위에 형성된 제 1 절연막(115b')과 제 2 절연막(115b")의 이중층으로 이루어진 보호막(115b) 및 상기 드레인전극(123)과 전기적으로 접속하는 화소전극(118)으로 이루어져 있다.As shown in the drawing, the oxide thin film transistor according to the embodiment of the present invention includes a
이때, 상기 보호막(115b)에는 그 일부 영역이 제거되어 상기 드레인전극(123)의 일부를 노출시키는 콘택홀이 형성되어 있으며, 상기 화소전극(118)은 상기 콘택홀을 통해 그 하부의 드레인전극(123)과 전기적으로 접속하게 된다.A portion of the
특히, 상기 본 발명의 실시예에 따른 보호막(115b)은 300℃ 이하의 저온에서 증착한 SiO2와 같은 무기절연막으로 이루어진 제 1 보호막(115b')과 벤조사이클로부텐(Benzocyclobutene; BCB), 포토 아크릴(photo acryl)과 같은 유기절연막으로 이루어진 제 2 보호막(115b")으로 구성되는 것을 특징으로 한다.In particular, the
이때, 상기 제 1 보호막(115b')은 1000~3000Å정도의 두께로 형성하는 한편, 상기 제 2 보호막(115b")은 1~5㎛정도의 두께로 형성할 수 있다.At this time, the first
본 발명의 실시예에 따른 산화물 박막 트랜지스터는 비정질 아연 산화물계 반도체를 이용하여 액티브층(124)을 형성함에 따라 높은 이동도와 정전류 테스트 조건을 만족하는 한편 균일한 특성이 확보되어 대면적 디스플레이에 적용 가능한 장점을 가지고 있다.The oxide thin film transistor according to the embodiment of the present invention is formed using the amorphous zinc oxide based semiconductor to form the
상기 아연 산화물(ZnO)은 산소 함량에 따라 전도성, 반도체성 및 저항성의 3가지 성질을 모두 구현할 수 있는 물질로, 비정질 아연 산화물계 반도체 물질을 액티브층(124)으로 적용한 산화물 박막 트랜지스터는 액정표시장치와 유기전계발광 디스플레이를 포함하는 대면적 디스플레이에 적용될 수 있다.The oxide thin film transistor in which an amorphous zinc oxide based semiconductor material is applied to the
또한, 최근 투명 전자회로에 엄청난 관심과 활동이 집중되고 있는데, 상기 비정질 아연 산화물계 반도체 물질을 액티브층(124)으로 적용한 산화물 박막 트랜지스터는 높은 이동도를 가지는 한편 저온에서 제작이 가능함에 따라 상기 투명 전자회로에 사용될 수 있는 장점이 있다.In recent years, a great deal of attention and activity have been focused on transparent electronic circuits. Since the oxide thin film transistor in which the amorphous zinc oxide based semiconductor material is applied to the
특히, 본 발명의 실시예에 따른 산화물 박막 트랜지스터는 상기 ZnO에 인듐(indium; In)과 갈륨(gallium; Ga)과 같은 중금속이 함유된 a-IGZO 반도체로 액티브층(124)을 형성하는 것을 특징으로 한다.Particularly, the oxide thin film transistor according to the embodiment of the present invention is characterized in that an
상기 a-IGZO 반도체는 가시광선을 통과시킬 수 있어 투명하며, 또한 상기 a-IGZO 반도체로 제작된 산화물 박막 트랜지스터는 1~100cm2/Vs의 이동도를 가져 비정질 실리콘 박막 트랜지스터에 비해 높은 이동도 특성을 나타낸다.The a-IGZO semiconductor is transparent because it can transmit visible light, and the oxide thin film transistor fabricated from the a-IGZO semiconductor has a mobility of 1 to 100 cm 2 / Vs, and has a higher mobility characteristic than the amorphous silicon thin film transistor .
또한, 상기 a-IGZO 반도체는 넓은 밴드 갭을 가져 높은 색순도를 갖는 UV 발광 다이오드(Light Emitting Diode; LED), 백색 LED와 그밖에 다른 부품들을 제작할 수 있으며, 저온에서 공정이 가능하여 가볍고 유연한 제품을 생산할 수 있는 특 징을 가지고 있다.In addition, the a-IGZO semiconductor can produce UV light emitting diode (LED), white LED, and other components having a wide band gap and high color purity and can process at low temperature to produce a light and flexible product It has the characteristic that it can be.
더욱이 상기 a-IGZO 반도체로 제작된 산화물 박막 트랜지스터는 비정질 실리콘 박막 트랜지스터와 비슷한 균일한 특성을 나타냄에 따라 부품 구조도 비정질 실리콘 박막 트랜지스터처럼 간단하며, 대면적 디스플레이에 적용할 수 있는 장점을 가지고 있다.Moreover, since the oxide thin film transistor fabricated from the a-IGZO semiconductor exhibits a uniform characteristic similar to that of an amorphous silicon thin film transistor, the structure of the oxide thin film transistor is as simple as an amorphous silicon thin film transistor and has advantages of being applicable to a large area display.
이와 같은 특징을 가진 상기 본 발명의 실시예에 따른 산화물 박막 트랜지스터는 스퍼터링 중의 반응 가스 내의 산소 농도를 조절함으로써 액티브층(124)의 캐리어 농도를 조절할 수 있어 박막 트랜지스터의 소자특성을 조절할 수 있는 것을 특징으로 한다.The oxide thin film transistor according to an embodiment of the present invention having such characteristics can control the carrier concentration of the
전술한 바와 같이 상기 산화물 박막 트랜지스터는 산화물 반도체의 보호막으로 수소(H)기가 적은 저온(300℃ 이하)의 SiO2가 주로 사용된다. 이는 고온에서 SiO2를 증착 했을 경우 a-IGZO 반도체에 손상(damage)을 주어 소자가 메탈(metal)화되는 경향이 있기 때문이다. 그러나, 저온에서 SiO2를 증착 했을 경우 막 밀도 및 특성이 저하되어 액티브층의 백 채널이 습도와 같은 외부환경에 영향을 많이 받게되어 소자특성이 저하되게 된다.As described above, the oxide thin film transistor is mainly used at a low temperature (less than 300 캜) SiO 2 in which hydrogen (H) groups are small as a protective film of an oxide semiconductor. This is because when the SiO 2 is deposited at a high temperature, the a-IGZO semiconductor is damaged and the device tends to be metalized. However, when SiO 2 is deposited at a low temperature, the film density and characteristics are lowered, and the back channel of the active layer is greatly affected by the external environment such as humidity and the device characteristics are lowered.
이에 따라 본 발명의 산화물 박막 트랜지스터는 이러한 소자특성의 저하를 막기 위해 무기절연막과 유기절연막의 이중층으로 보호막을 형성하는 동시에 상기 유기절연막으로 감광성 재료를 사용함으로써 공정 단순화 및 비용을 절감시킬 수 있는 것을 특징으로 한다.Accordingly, the oxide thin film transistor of the present invention is characterized in that a protective film is formed of a double layer of an inorganic insulating film and an organic insulating film and a photosensitive material is used for the organic insulating film in order to prevent degradation of the device characteristics, thereby simplifying the process and reducing the cost .
도 5a 및 도 5b는 상기 도 4에 도시된 본 발명의 실시예에 따른 산화물 박막 트랜지스터의 트랜스퍼 특성을 나타내는 그래프이다.5A and 5B are graphs showing transfer characteristics of the oxide thin film transistor according to the embodiment of the present invention shown in FIG.
이때, 상기 도 5a는 저온에서 증착한 SiO2를 제 1 보호막으로 사용하고 상기 제 1 보호막 위에 유기절연막을 이용하여 제 2 보호막을 형성한 본 발명의 실시예에 따른 산화물 박막 트랜지스터의 초기 트랜스퍼 특성을 나타내며, 상기 도 5b는 상기 본 발명의 실시예에 따른 산화물 박막 트랜지스터를 고 습도 조건에서 측정한 트랜스퍼 특성을 나타낸다.5A illustrates an initial transfer characteristic of an oxide thin film transistor according to an embodiment of the present invention in which SiO 2 deposited at a low temperature is used as a first protective layer and a second protective layer is formed using an organic insulating layer on the first protective layer. And FIG. 5B is a transfer characteristic of the oxide thin film transistor according to the embodiment of the present invention measured under high humidity conditions.
도면에 도시된 바와 같이, 본 발명의 실시예에 따른 산화물 박막 트랜지스터는 고 습도 조건에서도 S-factor 및 오프전류가 초기 상태에서 변함이 없이 우수한 소자특성을 나타내고 있음을 알 수 있다.As shown in the figure, the oxide thin film transistor according to the embodiment of the present invention exhibits excellent device characteristics without changing the S-factor and the off current in the initial state even under the high humidity condition.
이하, 상기와 같은 특징을 가진 본 발명의 실시예에 따른 산화물 박막 트랜지스터의 제조공정을 도면을 참조하여 상세히 설명한다.Hereinafter, a process for manufacturing an oxide thin film transistor according to an embodiment of the present invention will be described in detail with reference to the drawings.
도 6a 내지 도 6g는 상기 도 4에 도시된 본 발명의 실시예에 따른 산화물 박막 트랜지스터의 제조공정을 순차적으로 나타내는 단면도로써, 제 2 보호막으로 감광성의 유기절연막을 사용한 경우의 산화물 박막 트랜지스터의 제조공정을 예를 들어 나타내고 있다.FIGS. 6A to 6G are cross-sectional views sequentially illustrating the manufacturing process of the oxide TFT according to the embodiment of the present invention shown in FIG. 4. Referring to FIGS. 6A to 6G, the manufacturing process of the oxide TFT using the photosensitive organic insulating film For example.
도 6a에 도시된 바와 같이, 투명한 절연물질로 이루어진 기판(110) 위에 소정의 게이트전극(121)을 형성한다.As shown in FIG. 6A, a
이때, 본 발명의 산화물 박막 트랜지스터에 적용되는 비정질 아연 산화물계 복합 반도체는 저온 증착이 가능하여, 플라스틱 기판, 소다라임 글라스 등의 저온 공정에 적용이 가능한 기판(110)을 사용할 수 있다. 또한, 비정질 특성을 나타냄으로 인해 대면적 디스플레이용 기판(110)의 사용이 가능하다.At this time, the amorphous zinc oxide-based composite semiconductor to be applied to the oxide thin film transistor of the present invention can be used for low-temperature deposition such as a plastic substrate and a soda lime glass. In addition, since the amorphous characteristics are exhibited, it is possible to use the
또한, 상기 게이트전극(121)은 제 1 도전막을 상기 기판(110) 전면에 증착한 후 포토리소그래피공정을 통해 선택적으로 패터닝하여 형성하게 된다.The
여기서, 상기 제 1 도전막으로 알루미늄(aluminium; Al), 알루미늄 합금(Al alloy), 텅스텐(tungsten; W), 구리(copper; Cu), 니켈(nickel; Ni), 크롬(chromium; Cr), 몰리브덴(molybdenum; Mo), 티타늄(titanium; Ti), 백금(platinum; Pt), 탄탈(tantalum; Ta) 등과 같은 저저항 불투명 도전물질을 사용할 수 있다. 또한, 상기 제 1 도전막은 인듐-틴-옥사이드(Indium Tin Oxide; ITO), 인듐-징크-옥사이드(Indium Zinc Oxide; IZO)와 같은 불투명한 도전물질을 사용할 수 있으며, 상기 도전물질이 두 가지 이상 적층된 다층구조로 형성할 수도 있다.Here, the first conductive layer may be formed of one selected from the group consisting of aluminum (Al), aluminum alloy (Al alloy), tungsten (W), copper (Cu), nickel (Ni), chromium A low resistance opaque conductive material such as molybdenum (Mo), titanium (Ti), platinum (Pt), tantalum (Ta) The first conductive layer may be formed of an opaque conductive material such as indium tin oxide (ITO), indium zinc oxide (IZO), or the like. Or may be formed as a laminated multilayer structure.
다음으로, 도 6b에 도시된 바와 같이, 상기 게이트전극(121)이 형성된 기판(110) 전면에 SiNx, SiO2와 같은 무기절연막 또는 하프늄(hafnium; Hf) 옥사이드, 알루미늄 옥사이드와 같은 고유전성 산화막으로 이루어진 게이트절연막(115a)을 형성한다.6B, an inorganic insulating film such as SiNx or SiO 2 or a high dielectric oxide film such as hafnium (Hf) oxide or aluminum oxide is formed on the entire surface of the
이때, 상기 게이트절연막(115a)은 화학기상증착(Chemical Vapour Deposition; CVD) 또는 플라즈마 화학기상증착(Plasma Enhanced Chemical Vapour Deposition; PECVD)으로 형성할 수 있다.At this time, the
그리고, 상기 게이트절연막(115a)이 형성된 기판(110) 전면에 비정질 아연 산화물계 반도체층을 형성한 후, 포토리소그래피공정을 통해 선택적으로 패터닝함으로써 상기 게이트전극(121) 상부에 상기 비정질 아연 산화물계 반도체로 이루어진 액티브층(124)을 형성한다.The amorphous zinc oxide based semiconductor layer is formed on the entire surface of the
이때, 상기 비정질 아연 산화물계 반도체는 예를 들어 비정질 아연 산화물계 복합 반도체로 이루어질 수 있는데, 특히 a-IGZO 반도체는 갈륨산화물(Ga2O3), 인듐산화물(In2O3) 및 아연산화물(ZnO)의 복합체 타겟을 이용하여 스퍼터링(sputtering) 방법에 의해 형성될 수 있으며, 이 이외에도 화학기상증착이나 원자증착(Atomic Layer Deposition; ALD) 등의 화학적 증착방법을 이용하는 것도 가능하다.The amorphous zinc oxide-based semiconductor may be an amorphous zinc oxide-based semiconductor, for example, a gallium oxide (Ga 2 O 3 ), an indium oxide (In 2 O 3 ), and a zinc oxide ZnO). Alternatively, a chemical vapor deposition (CVD) method such as chemical vapor deposition or atomic layer deposition (ALD) may be used in addition to the sputtering method.
또한, 상기 a-IGZO 반도체는 갈륨, 인듐 및 아연의 원자비가 각각 1:1:1, 2:2:1, 3:2:1, 4:2:1 등의 복합 산화물 타겟을 사용하여 형성할 수 있다.The a-IGZO semiconductor may be formed using a complex oxide target such as an atomic ratio of gallium, indium and zinc of 1: 1: 1, 2: 2: 1, 3: 2: 1, 4: 2: .
여기서, 본 발명에 따른 산화물 박막 트랜지스터는 상기 비정질 아연 산화물계 반도체층을 형성하기 위한 스퍼터링 중의 반응 가스 내의 산소 농도를 조절함으로써 액티브층(124)의 캐리어 농도를 조절할 수 있는데, 이때 산소 농도 1~20% 조건에서 균일한 소자특성의 확보가 가능하다.Here, the oxide thin film transistor according to the present invention can control the carrier concentration of the
다음으로, 도 6c에 도시된 바와 같이, 상기 액티브층(124)이 형성된 기판(110) 전면에 제 2 도전막을 형성한다.Next, as shown in FIG. 6C, a second conductive layer is formed on the entire surface of the
이때, 상기 제 2 도전막은 소오스전극과 드레인전극을 형성하기 위해 알루미늄, 알루미늄 합금, 텅스텐, 구리, 니켈, 크롬, 몰리브덴, 티타늄, 백금, 탄탈 등 과 같은 저저항 불투명 도전물질을 사용할 수 있다. 또한, 상기 제 2 도전막은 인듐-틴-옥사이드, 인듐-징크-옥사이드와 같은 불투명한 도전물질을 사용할 수 있으며, 상기 도전물질이 두 가지 이상 적층된 다층구조로 형성할 수도 있다.The second conductive layer may be formed of a low resistance opaque conductive material such as aluminum, aluminum alloy, tungsten, copper, nickel, chromium, molybdenum, titanium, platinum or tantalum to form a source electrode and a drain electrode. Also, the second conductive layer may be an opaque conductive material such as indium-tin-oxide or indium-zinc-oxide, or may have a multi-layer structure in which two or more conductive materials are stacked.
그리고, 포토리소그래피공정을 통해 상기 제 2 도전막을 선택적으로 패터닝함으로써 상기 액티브층(124)의 소오스영역 및 드레인영역과 전기적으로 접속하는 소오스전극(122) 및 드레인전극(123)을 형성하게 된다.The second conductive layer is selectively patterned through a photolithography process to form a
이때, 상기 본 발명의 실시예의 경우에는 상기 액티브층(124)과 소오스/드레인전극(122, 123)을 2번의 마스크공정을 통해 개별적으로 형성한 경우를 예를 들어 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니며, 상기 액티브층(124)과 소오스/드레인전극(122, 123)은 하프-톤 마스크 또는 회절마스크를 이용함으로써 한번의 마스크공정으로 동시에 형성할 수도 있다. 이 경우에는 일반적인 비정질 실리콘 박막 트랜지스터에 적용되는 4마스크공정의 공정라인을 이용할 수 있어 제조비용이 절감되는 효과를 제공하게 된다.Although the
다음으로, 도 6d에 도시된 바와 같이, 상기 액티브층(124)과 소오스/드레인전극(122, 123)이 형성된 기판(110) 전면에 차례대로 무기절연막(115')과 유기절연막(115")을 형성한다.6D, an inorganic insulating film 115 'and an organic insulating film 115' 'are sequentially formed on the entire surface of the
이때, 상기 무기절연막(115')은 300℃ 이하의 저온에서 증착한 SiO2로 이루어질 수 있으며, 그 두께는 1000~3000Å정도로 할 수 있다. 또한, 상기 유기절연막(115")은 1~5㎛정도의 두께로 벤조사이클로부텐, 포토 아크릴과 같은 감광성의 재료로 이루어질 수 있다.At this time, the inorganic insulating film 115 'may be made of SiO 2 deposited at a low temperature of 300 ° C or less, and its thickness may be about 1000 to 3000 Å. The organic insulating layer 115 '' may be formed of a photosensitive material such as benzocyclobutene or photoacrylic to a thickness of about 1 to 5 μm.
이와 같이 제 2 보호막으로 상기 감광성의 유기절연막(115")을 이용함으로써 포토리소그래피공정을 위한 추가적인 감광막 도포공정이 필요 없게 된다.By using the photosensitive organic
즉, 상기 감광성의 유기절연막(115")이 형성된 기판(110) 위에 소정의 마스크(180)를 위치시킨 후, 노광 및 현상공정을 진행하게 되면, 도 6e에 도시된 바와 같이 상기 유기절연막으로 이루어진 소정의 유기절연막패턴(115'"), 즉 제 2 보호막이 형성되게 된다.That is, after the
이후, 상기 유기절연막패턴(115'")을 마스크로 하부의 무기절연막(115')을 선택적으로 패터닝하게 되면, 도 6f에 도시된 바와 같이, 상기 기판(110)에 상기 드레인전극(123)의 일부를 노출시키는 콘택홀(140)이 형성된 보호막(115b)이 형성되게 된다.6F, the inorganic insulating layer 115 'is selectively patterned using the organic insulating layer pattern 115' 'as a mask. Then, as shown in FIG. 6F, the inorganic insulating layer 115' A
이때, 본 발명의 실시예에 따른 산화물 박막 트랜지스터에 사용되는 상기 보호막(115b)은 전술한 바와 같이 무기절연막으로 이루어진 제 1 보호막(115b')과 감광성의 유기절연막으로 이루어진 제 2 보호막(115b")으로 구성되는 것을 특징으로 한다.At this time, the
그리고, 도 6g에 도시된 바와 같이, 상기 보호막(115b)이 형성된 기판(110) 전면에 제 3 도전막을 형성한 후, 포토리소그래피공정을 통해 선택적으로 제거함으로써 상기 기판(110)에 상기 제 3 도전막으로 이루어지며, 상기 콘택홀(140)을 통해 드레인전극(123)과 전기적으로 접속하는 화소전극(118)을 형성한다.6G, a third conductive layer is formed on the entire surface of the
이때, 상기 제 3 도전막은 상기 화소전극(118)을 구성하기 위해 인듐-틴-옥 사이드(Indium Tin Oxide; ITO) 또는 인듐-징크-옥사이드(Indium Zinc Oxide; IZO)와 같은 투과율이 뛰어난 투명한 도전물질을 포함한다.The third conductive layer may be a transparent conductive layer having a high transmittance such as indium tin oxide (ITO) or indium zinc oxide (IZO) ≪ / RTI >
이와 같이 상기 본 발명의 실시예에 따른 산화물 박막 트랜지스터의 제조방법은 제 2 보호막으로 감광성의 유기절연막을 이용함으로써 감광막 도포공정과 스트립공정 및 제 2 보호막의 패터닝공정이 필요 없어 공정이 단순화되는 한편 비용이 절감되게 되나, 본 발명이 이에 한정되는 것은 아니다. 본 발명은 상기 제 2 보호막으로 비 감광성의 유기절연막을 이용할 수 있으며, 이를 다음의 산화물 박막 트랜지스터의 다른 제조방법을 통해 상세히 설명한다.As described above, in the method of manufacturing an oxide thin film transistor according to an embodiment of the present invention, since the photosensitive organic insulating film is used as the second protective film, the process of applying the photosensitive film, the strip process, and the patterning process of the second protective film are unnecessary, However, the present invention is not limited thereto. In the present invention, a non-photosensitive organic insulating film may be used as the second protective film, which will be described in detail through another manufacturing method of the following oxide thin film transistor.
도 7a 내지 도 7g는 상기 도 4에 도시된 본 발명의 실시예에 따른 산화물 박막 트랜지스터의 다른 제조공정을 순차적으로 나타내는 단면도로써, 제 2 보호막으로 비 감광성의 유기절연막을 사용한 것을 제외하고는 전술한 본 발명의 실시예에 따른 산화물 박막 트랜지스터의 제조공정과 실질적으로 동일한 공정으로 이루어진다.7A to 7G are cross-sectional views sequentially illustrating another manufacturing process of the oxide thin film transistor according to the embodiment of the present invention shown in FIG. 4, except that an organic insulating film having no photosensitivity is used as the second protective film. Which is substantially the same as the manufacturing process of the oxide thin film transistor according to the embodiment of the present invention.
도 7a에 도시된 바와 같이, 투명한 절연물질로 이루어진 기판(210) 위에 소정의 게이트전극(221)을 형성한다.As shown in FIG. 7A, a
이때, 본 발명의 산화물 박막 트랜지스터에 적용되는 비정질 아연 산화물계 복합 반도체는 저온 증착이 가능하여, 플라스틱 기판, 소다라임 글라스 등의 저온 공정에 적용이 가능한 기판(210)을 사용할 수 있다. 또한, 비정질 특성을 나타냄으로 인해 대면적 디스플레이용 기판(210)의 사용이 가능하다.At this time, the amorphous zinc oxide-based compound semiconductor to be applied to the oxide thin film transistor of the present invention can be used for low-temperature deposition such as a plastic substrate and a soda lime glass. In addition, since the amorphous characteristics are exhibited, it is possible to use the
또한, 상기 게이트전극(221)은 제 1 도전막을 상기 기판(210) 전면에 증착한 후 포토리소그래피공정을 통해 선택적으로 패터닝하여 형성하게 된다.The
다음으로, 도 7b에 도시된 바와 같이, 상기 게이트전극(221)이 형성된 기판(210) 전면에 SiNx, SiO2와 같은 무기절연막 또는 하프늄 옥사이드, 알루미늄 옥사이드와 같은 고유전성 산화막으로 이루어진 게이트절연막(215a)을 형성한다.7B, an inorganic insulating film such as SiNx or SiO 2 or a
그리고, 상기 게이트절연막(215a)이 형성된 기판(210) 전면에 비정질 아연 산화물계 반도체층을 형성한 후, 포토리소그래피공정을 통해 선택적으로 패터닝함으로써 상기 게이트전극(221) 상부에 상기 비정질 아연 산화물계 반도체로 이루어진 액티브층(224)을 형성한다.The amorphous zinc oxide based semiconductor layer is formed on the entire surface of the
이때, 상기 비정질 아연 산화물계 반도체는 예를 들어 비정질 아연 산화물계 복합 반도체로 이루어질 수 있는데, 특히 a-IGZO 반도체는 갈륨산화물, 인듐산화물 및 아연산화물의 복합체 타겟을 이용하여 스퍼터링 방법에 의해 형성될 수 있으며, 이 이외에도 화학기상증착이나 원자증착 등의 화학적 증착방법을 이용하는 것도 가능하다.At this time, the amorphous zinc oxide-based semiconductor may be formed of, for example, an amorphous zinc oxide-based composite semiconductor. Particularly, the a-IGZO semiconductor may be formed by a sputtering method using a composite target of gallium oxide, indium oxide and zinc oxide In addition, it is also possible to use a chemical vapor deposition method such as chemical vapor deposition or atom deposition.
또한, 상기 a-IGZO 반도체는 갈륨, 인듐 및 아연의 원자비가 각각 1:1:1, 2:2:1, 3:2:1, 4:2:1 등의 복합 산화물 타겟을 사용하여 형성할 수 있다.The a-IGZO semiconductor may be formed using a complex oxide target such as an atomic ratio of gallium, indium and zinc of 1: 1: 1, 2: 2: 1, 3: 2: 1, 4: 2: .
여기서, 본 발명에 따른 산화물 박막 트랜지스터는 상기 비정질 아연 산화물계 반도체층을 형성하기 위한 스퍼터링 중의 반응 가스 내의 산소 농도를 조절함으로써 액티브층(224)의 캐리어 농도를 조절할 수 있는데, 이때 산소 농도 1~20% 조건에서 균일한 소자특성의 확보가 가능하다.The oxide thin film transistor according to the present invention can control the carrier concentration of the
다음으로, 도 7c에 도시된 바와 같이, 상기 액티브층(224)이 형성된 기판(210) 전면에 제 2 도전막을 형성한다.Next, as shown in FIG. 7C, a second conductive layer is formed on the entire surface of the
그리고, 포토리소그래피공정을 통해 상기 제 2 도전막을 선택적으로 패터닝함으로써 상기 액티브층(224)의 소오스영역 및 드레인영역과 전기적으로 접속하는 소오스전극(222) 및 드레인전극(223)을 형성하게 된다.The
다음으로, 도 7d에 도시된 바와 같이, 상기 액티브층(224)과 소오스/드레인전극(222, 223)이 형성된 기판(210) 전면에 차례대로 무기절연막(215')과 유기절연막(215")을 형성한다.7D, an inorganic insulating film 215 'and an organic insulating film 215' 'are sequentially formed on the entire surface of the
이때, 상기 무기절연막(215')은 300℃ 이하의 저온에서 증착한 SiO2로 이루어질 수 있으며, 그 두께는 1000~3000Å정도로 할 수 있다. 또한, 상기 유기절연막(215")은 1~5㎛정도의 두께로 비 감광성의 재료로 이루어질 수 있다.At this time, the inorganic insulating film 215 'may be made of SiO 2 deposited at a low temperature of 300 ° C or less, and its thickness may be about 1000 to 3000 Å. The organic insulating
이후, 상기 유기절연막(215")이 형성된 기판(210) 위에 소정의 감광막(270)을 형성한 후, 마스크(280)를 통해 노광 및 현상공정을 진행하게 되면, 도 7e에 도시된 바와 같이 상기 감광막으로 이루어진 소정의 감광막패턴(270')이 형성되게 된다.Thereafter, a
이후, 상기 감광막패턴(270')을 마스크로 하부의 무기절연막(115')과 유기절연막(115")을 선택적으로 패터닝하게 되면, 도 7f에 도시된 바와 같이, 상기 기판(210)에 상기 드레인전극(223)의 일부를 노출시키는 콘택홀(240)이 형성된 보호막(215b)이 형성되게 된다.7F, when the inorganic insulating film 115 'and the organic insulating film 115' are selectively patterned using the photoresist pattern 270 'as a mask, A
이때, 본 발명의 실시예에 따른 산화물 박막 트랜지스터에 사용되는 상기 보호막(215b)은 무기절연막으로 이루어진 제 1 보호막(215b')과 비 감광성의 유기절연막으로 이루어진 제 2 보호막(215b")으로 구성될 수 있다.At this time, the
그리고, 스트립공정을 통해 상기 감광막(270')을 제거한 후, 도 7g에 도시된 바와 같이, 상기 보호막(215b)이 형성된 기판(210) 전면에 제 3 도전막을 형성한다. 이후, 포토리소그래피공정을 통해 상기 제 3 도전막을 선택적으로 제거함으로써 상기 기판(210)에 상기 제 3 도전막으로 이루어지며, 상기 콘택홀(240)을 통해 드레인전극(223)과 전기적으로 접속하는 화소전극(218)을 형성한다.After the photoresist layer 270 'is removed through a strip process, a third conductive layer is formed on the entire surface of the
전술한 바와 같이 본 발명은 액정표시장치뿐만 아니라 박막 트랜지스터를 이용하여 제작하는 다른 표시장치, 예를 들면 구동 트랜지스터에 유기전계발광소자가 연결된 유기전계발광 디스플레이장치에도 이용될 수 있다.As described above, the present invention can be applied not only to liquid crystal display devices but also to other display devices manufactured using thin film transistors, for example, organic electroluminescent display devices in which organic electroluminescent devices are connected to driving transistors.
또한, 본 발명은 높은 이동도를 가지는 한편 저온에서 공정이 가능한 비정질 아연 산화물계 반도체 물질을 액티브층으로 적용함에 따라 투명 전자회로나 플렉서블(flexible) 디스플레이에 사용될 수 있는 장점이 있다.Further, the present invention has an advantage that it can be used in a transparent electronic circuit or a flexible display by applying an amorphous zinc oxide-based semiconductor material having high mobility and being processable at a low temperature as an active layer.
상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.While a great many are described in the foregoing description, it should be construed as an example of preferred embodiments rather than limiting the scope of the invention. Therefore, the invention should not be construed as limited to the embodiments described, but should be determined by equivalents to the appended claims and the claims.
도 1은 일반적인 액정표시장치를 개략적으로 나타내는 분해사시도.1 is an exploded perspective view schematically showing a general liquid crystal display device.
도 2는 일반적인 산화물 박막 트랜지스터의 구조를 개략적으로 나타내는 단면도.2 is a cross-sectional view schematically showing the structure of a general oxide thin film transistor.
도 3a 및 도 3b는 상기 도 2에 도시된 일반적인 산화물 박막 트랜지스터의 트랜스퍼 특성을 나타내는 그래프.FIGS. 3A and 3B are graphs showing transfer characteristics of the general oxide thin film transistor shown in FIG. 2; FIG.
도 4는 본 발명의 실시예에 따른 산화물 박막 트랜지스터의 구조를 개략적으로 나타내는 단면도.4 is a cross-sectional view schematically showing the structure of an oxide thin film transistor according to an embodiment of the present invention.
도 5a 및 도 5b는 상기 도 4에 도시된 본 발명의 실시예에 따른 산화물 박막 트랜지스터의 트랜스퍼 특성을 나타내는 그래프.5A and 5B are graphs showing transfer characteristics of an oxide thin film transistor according to an embodiment of the present invention shown in FIG.
도 6a 내지 도 6g는 상기 도 4에 도시된 본 발명의 실시예에 따른 산화물 박막 트랜지스터의 제조공정을 순차적으로 나타내는 단면도.6A to 6G are cross-sectional views sequentially illustrating the manufacturing process of the oxide thin film transistor according to the embodiment of the present invention shown in FIG.
도 7a 내지 도 7g는 상기 도 4에 도시된 본 발명의 실시예에 따른 산화물 박막 트랜지스터의 다른 제조공정을 순차적으로 나타내는 단면도.7A to 7G are cross-sectional views sequentially showing another manufacturing process of the oxide thin film transistor according to the embodiment of the present invention shown in FIG.
** 도면의 주요부분에 대한 부호의 설명 **DESCRIPTION OF REFERENCE NUMERALS
110,210 : 기판 115a,215a : 게이트절연막110, 210:
115b,215b : 보호막 115b'215b' : 제 1 보호막115b, 215b: protective film 115b'215b ': first protective film
115b",215b" : 제 2 보호막 121,221 : 게이트전극115b ", 215b ": second
122,222 : 소오스전극 123,223 : 드레인전극122, 222:
124,224 : 액티브층124,224: active layer
Claims (7)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090112229A KR101622182B1 (en) | 2009-11-19 | 2009-11-19 | Method of fabricating oxide thin film transistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090112229A KR101622182B1 (en) | 2009-11-19 | 2009-11-19 | Method of fabricating oxide thin film transistor |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20110055274A KR20110055274A (en) | 2011-05-25 |
KR101622182B1 true KR101622182B1 (en) | 2016-05-18 |
Family
ID=44364309
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020090112229A Active KR101622182B1 (en) | 2009-11-19 | 2009-11-19 | Method of fabricating oxide thin film transistor |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101622182B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10340472B2 (en) | 2016-09-02 | 2019-07-02 | Samsung Display Co., Ltd. | Display device and method of manufacturing the same |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102172386B1 (en) * | 2013-06-05 | 2020-10-30 | 엘지디스플레이 주식회사 | Thin film transistor array substrate and manufacturing method of the same |
KR102070437B1 (en) | 2013-07-18 | 2020-01-29 | 삼성디스플레이 주식회사 | Method for manufacturing liquid crystal display |
CN104576401B (en) * | 2015-01-27 | 2017-12-08 | 京东方科技集团股份有限公司 | The manufacture method and thin film transistor (TFT) of thin film transistor (TFT), substrate, display panel |
KR102568781B1 (en) * | 2016-05-31 | 2023-08-22 | 삼성디스플레이 주식회사 | Organic light-emitting display apparatus |
-
2009
- 2009-11-19 KR KR1020090112229A patent/KR101622182B1/en active Active
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10340472B2 (en) | 2016-09-02 | 2019-07-02 | Samsung Display Co., Ltd. | Display device and method of manufacturing the same |
US10673008B2 (en) | 2016-09-02 | 2020-06-02 | Samsung Display Co., Ltd. | Display device and method of manufacturing the same |
US10790467B2 (en) | 2016-09-02 | 2020-09-29 | Samsung Display Co., Ltd. | Display device and method of manufacturing the same |
US10854837B2 (en) | 2016-09-02 | 2020-12-01 | Samsung Display Co., Ltd. | Display device and method of manufacturing the same |
US11575100B2 (en) | 2016-09-02 | 2023-02-07 | Samsung Display Co., Ltd. | Display device and method of manufacturing the same |
US11871596B2 (en) | 2016-09-02 | 2024-01-09 | Samsung Display Co., Ltd. | Display device and method of manufacturing the same |
US12256593B2 (en) | 2016-09-02 | 2025-03-18 | Samsung Display Co., Ltd. | Display device and method of manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
KR20110055274A (en) | 2011-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101578694B1 (en) | Manufacturing method of oxide thin film transistor | |
US10256344B2 (en) | Oxide thin film transistor and method of fabricating the same | |
US8058116B2 (en) | Method of fabricating an amorphous zinc-oxide based thin film transistor (TFT) including source/drain electrodes formed between two oxide semiconductor layers | |
US8735883B2 (en) | Oxide thin film transistor and method of fabricating the same | |
KR101658533B1 (en) | Oxide thin film transistor and method of fabricating the same | |
KR101375855B1 (en) | Method of fabricating oxide thin film transistor | |
KR101622733B1 (en) | Method of fabricating oxide thin film transistor | |
KR101463028B1 (en) | Manufacturing method of oxide thin film transistor | |
KR101697586B1 (en) | Oxide thin film transistor and method of fabricating the same | |
KR101697588B1 (en) | Liquid crystal display device and method of fabricating the same | |
KR101622182B1 (en) | Method of fabricating oxide thin film transistor | |
KR101375854B1 (en) | Oxide thin film transistor and method of fabricating the same | |
KR101605723B1 (en) | Method of fabricating oxide thin film transistor | |
KR101545923B1 (en) | Oxide thin film transistor and method of fabricating the same | |
KR20110064272A (en) | Liquid crystal display device and manufacturing method thereof | |
KR101640812B1 (en) | Method of fabricating oxide thin film transistor | |
KR101616368B1 (en) | Method of fabricating oxide thin film transistor | |
KR102039424B1 (en) | Method of fabricating oxide thin film transistor | |
KR101375853B1 (en) | Oxide thin film transistor and method of fabricating the same | |
KR101298611B1 (en) | Oxide thin film transistor and method of fabricating the same | |
KR101875940B1 (en) | Oxide thin film transistor and method for fabricating the same | |
KR20140129818A (en) | Oxide thin film transistor and method of fabricating the same | |
KR20110073038A (en) | Oxide thin film transistor and its manufacturing method | |
KR101487256B1 (en) | Method of fabricating oxide thin film transistor | |
KR101322314B1 (en) | Method of fabricating oxide thin film transistor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20091119 |
|
PG1501 | Laying open of application | ||
A201 | Request for examination | ||
PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20141118 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 20091119 Comment text: Patent Application |
|
E902 | Notification of reason for refusal | ||
PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20151021 Patent event code: PE09021S01D |
|
E701 | Decision to grant or registration of patent right | ||
PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20160502 |
|
GRNT | Written decision to grant | ||
PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20160512 Patent event code: PR07011E01D |
|
PR1002 | Payment of registration fee |
Payment date: 20160513 End annual number: 3 Start annual number: 1 |
|
PG1601 | Publication of registration | ||
FPAY | Annual fee payment |
Payment date: 20190417 Year of fee payment: 4 |
|
PR1001 | Payment of annual fee |
Payment date: 20190417 Start annual number: 4 End annual number: 4 |
|
PR1001 | Payment of annual fee |
Payment date: 20200422 Start annual number: 5 End annual number: 5 |
|
PR1001 | Payment of annual fee |
Payment date: 20210415 Start annual number: 6 End annual number: 6 |
|
PR1001 | Payment of annual fee |
Payment date: 20230417 Start annual number: 8 End annual number: 8 |
|
PR1001 | Payment of annual fee |
Payment date: 20240415 Start annual number: 9 End annual number: 9 |