[go: up one dir, main page]

KR101580375B1 - 게이트 바이어스 제어 회로 및 이를 갖는 전력 증폭 장치 - Google Patents

게이트 바이어스 제어 회로 및 이를 갖는 전력 증폭 장치 Download PDF

Info

Publication number
KR101580375B1
KR101580375B1 KR1020130167664A KR20130167664A KR101580375B1 KR 101580375 B1 KR101580375 B1 KR 101580375B1 KR 1020130167664 A KR1020130167664 A KR 1020130167664A KR 20130167664 A KR20130167664 A KR 20130167664A KR 101580375 B1 KR101580375 B1 KR 101580375B1
Authority
KR
South Korea
Prior art keywords
input signal
power amplifier
voltage
input
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020130167664A
Other languages
English (en)
Other versions
KR20150078369A (ko
Inventor
김규석
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020130167664A priority Critical patent/KR101580375B1/ko
Priority to US14/281,769 priority patent/US20150188496A1/en
Publication of KR20150078369A publication Critical patent/KR20150078369A/ko
Application granted granted Critical
Publication of KR101580375B1 publication Critical patent/KR101580375B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
    • H03F1/0266—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A by using a signal derived from the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/191—Tuned amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/18—Indexing scheme relating to amplifiers the bias of the gate of a FET being controlled by a control signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 게이트 바이어스 제어 회로 및 이를 갖는 전력 증폭 장치에 관한 것으로, 본 발명의 일 구현예에 따른 상기 게이트 바이어스 제어 회로는, 전력 증폭기의 입력단과 연결되어 상기 전력 증폭기의 입력 신호를 제공받는 신호 입력부, 상기 입력 신호가 사전에 설정되는 기준 전압보다 높은 경우, 상기 입력 신호를 정류하는 정류부 및 상기 정류부에서 정류된 입력신호의 레벨에 따라 상기 전력 증폭기의 바이어스 전압을 조절하는 전압 조절부를 포함한다.

Description

게이트 바이어스 제어 회로 및 이를 갖는 전력 증폭 장치{GATE BIAS CONTROLLING CIRCUIT AND POWER AMPLIFIER DEVICE HANVING THE SAME}
본 발명은 게이트 바이어스 제어 회로 및 이를 갖는 전력 증폭 장치 에 관한 것이다.
일반적으로, 무선 통신 방식은 디지털 변복조 방식이고, 주파수 이용 효율 향상의 관점에서 적합한 방식이 채용되고 있다.
예를 들어, CDMA (Code Division Multiple Access)방식의 휴대 전화에서는 QPSK (Quadrature Phase Shift Keying) 방식이 채용되고 있고, IEEE (Institute of Electrical and Electronics Engineers)의 통신 규격 [802.11]에 따르는 무선랜(Wireless LAN)에서는 OFDM (Orthogonal Frequency Division Multiplexing)의 디지털 변조 방식이 채용되고 있다.
이러한 무선 통신 방식이 채용되는 무선 통신 시스템은 송신 신호의 전력을 증폭하기 위해서 전력 증폭기를 포함한다.
선형 증폭이 요구되는 시스템에서는, 송신신호를 왜곡 없이 증폭할 수 있도록 선형성을 갖는 전력 증폭기가 요구된다. 여기서, 선형성이란 입력신호의 전력이 변동되는 경우에도 출력신호의 전력이 일정한 비율로 증폭되는 것과 동시에, 위상이 변하지 않는 것을 의미한다.
종래의 전력 증폭기는 이러한 선형성 향상 및 저전력 지점에서의 효율을 증가시키기 위하여 전력 증폭단의 베이스에 능동 바이어스 회로를 적용함으로써, 저전력 지점에서는 정지 전류를 줄이기 위해 바이어스를 클래스 B로 변화시키고, 고전력 지점에서는 선형성 증가를 위해 클래스 A로 바이어스를 변화 시킨다.
그러나, 이러한 종래의 전력 증폭기는 회로가 복잡하며, 소요되는 부품 소자의 개수가 크게 증가하여 차지하는 면적이 큰 단점이 있다.
따라서, 회로의 복잡성 및 면적을 최소화 하면서도, 안정성과 입출력 신호간의 위상 변화량을 최소화 시켜 고출력 지점에서 선형성을 효과적으로 개선할 수 있는 게이트 바이어스 제어 회로가 절실히 필요한 상황이다.
하기의 특허문헌 1은 전력 증폭기 회로에 관한 것이나, 상술한 문제에 대한 해결책을 제시하지 못하고 있다.
한국 공개특허공보 제10-2004-0034674호
본 발명은 상기한 종래 기술의 문제점을 해결하기 위한 것으로써, 입력 신호에 따라 게이트 바이어스 전압을 가변함으로써, 최대 선형 출력 전력 및 선형 특성을 개선할 수 있는 게이트 바이어스 제어 회로 및 이를 갖는 전력 증폭 장치를 제공한다.
본 발명의 제1 기술적인 측면은 게이트 바이어스 제어 회로를 제안한다. 상기 게이트 바이어스 제어 회로는, 전력 증폭기의 입력단과 연결되어 상기 전력 증폭기의 입력 신호를 제공받는 신호 입력부, 상기 입력 신호가 사전에 설정되는 기준 전압보다 높은 경우, 상기 입력 신호를 정류하는 정류부 및 상기 정류부에서 정류된 입력신호의 레벨에 따라 상기 전력 증폭기의 바이어스 전압을 조절하는 전압 조절부를 포함한다.
여기서, 상기 신호 입력부는, 상기 입력신호에 포함된 노이즈를 필터링하는 제1 커패시터를 포함할 수 있다.
또한, 상기 정류부는, 다이오드 접합 MOSFET를 포함할 수 있으며, 상기 입력 신호를 소스로 제공받을 수 있다.
또한, 상기 전압 조절부는, 상기 정류된 입력 신호에 따라 충전 또는 방전 작용을 통해 전압을 생성하여 상기 전력 증폭기의 게이트에 제공할 수 있다.
여기서, 상기 전압 조절부는, 상기 정류된 입력 신호에 따라 충전 또는 방전을 수행하는 제2 커패시터를 포함할 수 있다.
본 발명의 제2 기술적인 측면은 게이트 바이어스 제어 회로를 제안한다. 상기 게이트 바이어스 제어 회로는, 전력 증폭기의 입력단과 연결되며, 상기 입력단으로부터 제공되는 입력 신호의 노이즈를 필터링 하는 제1 커패시터, 상기 입력 신호를 소스로 제공받으며, 상기 입력 신호가 사전에 설정되는 기준 전압보다 높은 경우, 상기 입력 신호를 정류하는 다이오드 접합 MOSFET 및 상기 정류된 입력 신호에 따라 전하를 충전하여 생성된 전압을 상기 전력 증폭기의 게이트에 제공하는 제2 커패시터를 포함한다.
본 발명의 제3 기술적인 측면은 전력 증폭 장치를 제안한다. 상기 전력 증폭 장치는, 바이어스 전원을 공급받아 입력 신호를 증폭하는 전력 증폭기 및 상기 전력 증폭기의 입력단과 연결되어 입력 신호를 수신하고, 상기 입력 신호의 레벨에 따라 상기 입력 신호를 정류하며, 상기 정류된 입력 신호에 따라 충전 또는 방전을 통해 생성된 전압을 상기 전력 증폭기의 게이트로 제공하는 게이트 바이어스 제어 회로를 포함할 수 있다.
여기서, 상기 게이트 바이어스 제어 회로는, 상기 전력 증폭기의 입력단과 연결되어 상기 전력 증폭기의 입력 신호를 제공받는 신호 입력부, 상기 입력 신호가 사전에 설정되는 기준 전압보다 높은 경우, 상기 입력 신호를 정류하는 정류부 및 상기 정류부에서 정류된 입력신호의 레벨에 따라 상기 전력 증폭기의 바이어스 전압을 조절하는 전압 조절부를 포함할 수 있다.
여기서, 상기 신호 입력부는, 상기 입력신호에 포함된 노이즈를 필터링하는 제1 커패시터를 포함할 수 있다.
또한, 상기 정류부는, 다이오드 접합 MOSFET를 포함할 수 있으며, 상기 입력 신호를 소스로 제공받을 수 있다.
또한, 상기 전압 조절부는, 상기 정류된 입력 신호에 따라 충전 또는 방전 작용을 통해 전압을 생성하여 상기 전력 증폭기의 게이트에 제공할 수 있다.
여기서, 상기 전압 조절부는, 상기 정류된 입력 신호에 따라 충전 또는 방전을 수행하는 제2 커패시터를 포함할 수 있다.
또한, 상기 전력 증폭기의 입력단과 상기 전력 증폭기 사이의 신호 전달 경로의 임피던스를 정합하는 입력 정합 회로부를 더 포함할 수 있다.
또한, 상기 전력 증폭기에 의해 증폭된 출력 신호가 출력되는 출력단과 상기 전력 증폭기 사이의 신호 전달 경로의 임피던스를 정합하는 출력 정합 회로부를 더 포함할 수 있다.
본 발명의 일 실시형태에 의하면, 입력 신호에 따라 게이트 바이어스 전압을 가변함으로써, 전력 증폭기의 출력에 있어서, 저전력 지점에서는 효율이 증가하며, 고전력 지점에서는 선형성을 향상시킬 수 있다.
도 1은 본 발명에 따른 전력 증폭 장치의 일 실시예를 설명하기 위한 구성도이다.
도 2는 도 1에 도시된 증폭부의 일 실시예를 설명하기 위한 구성도이다.
도 3은 도 1에 도시된 게이트 바이어스 제어 회로의 일 실시예를 설명하기 위한 구성도이다.
도 4는 도 1에 도시된 게이트 바이어스 제어 회로의 다른 일 실시예를 설명하기 위한 구성도이다.
도 5는 도 3의 게이트 바이어스 제어 회로에 의해 제공되는 게이트 바이어스 전압을 설명하기 위한 그래프이다.
도 6은 도 3의 게이트 바이어스 제어 회로에 의해 전력 증폭기에 제공되는 게이트 바이어스의 평균 전력 레벨을 나타내는 그래프이다.
도 7은 도 6의 게이트 바이어스 제어 회로에 의해 전력 증폭기에 제공되는 게이트 바이어스의 평균 전력 레벨에 따라 출력되는 전력 증폭기의 전력 이득을 나타내는 그래프이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다.
그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다.
본 발명에 참조된 도면에서 실질적으로 동일한 구성과 기능을 가진 구성요소들은 동일한 부호가 사용될 것이며, 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
덧붙여, 명세서 전체에서, 어떤 부분이 다른 부분과 '연결'되어 있다고 할 때는 이는 '직접적으로 연결'되어 있는 경우뿐만 아니라, 그 중간에 다른 소자를 사이에 두고 '간접적으로 연결'되어 있는 경우도 포함한다.
또한, 어떤 구성요소를 포함'한다는 것은, 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있다는 것을 의미한다.
도 1은 본 발명에 따른 전력 증폭 장치의 일 실시예를 설명하기 위한 구성도이며, 도 2는 도 1에 도시된 증폭부의 일 실시예를 설명하기 위한 구성도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 전력 증폭 장치는 전력 증폭기(100)와 게이트 바이어스 제어 회로(200)를 포함할 수 있다.
여기서, 전력 증폭 장치는 입력단과 연결되는 입력 정합 회로부(300)를 더 포함할 수 있다. 또한, 전력 증폭 장치는 출력단과 연결되는 출력 정합 회로부(400)를 더 포함할 수 있다.
전력 증폭기(100)는, 도 2에서와 같이, 증폭용 트랜지스터(M)를 포함할 수 있다.
여기서, 증폭용 트랜지스터(M)의 베이스에는 증폭하고자 하는 입력 신호가 입력될 수 있고, 게이트 바이어스 제어 회로(200)로부터의 바이어스 전원이 공급될 수 있다.
상기 증폭용 트랜지스터(M)의 컬렉터는 구동 전원(Vcc) 입력단으로부터 구동 전원을 공급받을 수 있으며, 또한, 증폭된 신호를 출력할 수 있다.
상기 증폭용 트랜지스터(M)의 이미터는 접지에 연결될 수 있다.
게이트 바이어스 제어 회로(200)는 전력 증폭기(100)의 입력단으로부터 수신한 RF 입력 신호(RF in)의 평균전력 레벨에 따라 생성되는 전압을 전력 증폭기(100)에 제공할 수 있다.
구체적으로, 게이트 바이어스 제어 회로(200)는 전력 증폭기(100)의 입력단과 연결되어 입력 신호를 수신하고, 상기 입력 신호의 레벨에 따라 상기 입력 신호를 정류하며, 상기 정류된 입력 신호에 따라 충전 또는 방전을 통해 생성된 전압을 상기 전력 증폭기의 게이트로 제공할 수 있다.
이러한 게이트 바이어스 제어 회로(200)에 대해서는 도 3 및 도 4를 참조하여 이하에서 보다 상세히 설명한다.
한편, 상기 전력 증폭기(100)에 입력 신호를 제공하는 입력단과 전력 증폭기(100)간의 신호 전달 경로의 임피던스를 정합하는 입력 정합 회로부(300), 전력 증폭기(100)에 의해 증폭된 출력 신호가 출력되는 출력단과 전력 증폭기(100)간의 신호 전달 경로의 임피던스를 정합하는 출력 정합 회로부(400)를 더 포함할 수 있다.
보다 상세하게는, 입력 정합 회로부(300)는 상기 증폭용 트랜지스터(M)의 베이스와 상기 입력단 사이에 위치하여, 신호 전달 경로의 임피던스를 정합할 수 있다.
출력 정합 회로부(400)는 상기 증폭용 트랜지스터(M)의 컬렉터와 상기 출력 단 사이에 위치하여, 신호 전달 경로의 임피던스를 정합할 수 있다.
도 3은 도 1에 도시된 게이트 바이어스 제어 회로의 일 실시예를 설명하기 위한 도면이며, 도 4는 도 1에 도시된 게이트 바이어스 제어 회로의 다른 일 실시예를 설명하기 위한 도면이다.
도 3을 참조하면, 본 발명의 일 실시예에 따른 게이트 바이어스 제어 회로(200)는 신호 입력부(210), 정류부(220) 및 전압 조절부(230)를 포함할 수 있다.
신호 입력부(210)는 전력 증폭기(100)의 입력단과 연결되어 전력 증폭기의 RF 입력 신호(RF in)를 제공받을 수 있다.
일 실시예에서, 신호 입력부(210)는, 도 4에서와 같이, RF 입력 신호(RF in)에 포함된 노이즈를 필터링 하는 제1 커패시터(C1)를 포함할 수 있다.
여기서, 제1 커패시터(C1)는 필요한 노이즈를 차단할 수 있도록 하는 용량을 가질 수 있다. 또한, 제1 커패스터(C1)는 직류 신호를 차단할 수 있다.
따라서, 신호 입력부(210)는 입력단에서 전력 증폭기(100)로 입력되는 신호 중 순수한 RF 입력 신호만을 정류부(220)로 제공할 수 있다.
정류부(220)는 신호 입력부(210)로부터 제공되는 RF 입력 신호를 정류할 수 있다. 여기서, 정류부(220)는 RF 입력 신호가 사전에 설정되는 기준 전압보다 높은 경우에만 상기 RF 입력 신호를 정류 할 수 있다.
일 실시예에서, 정류부(220)는 다이오드와 같은 정류소자 또는 정류 회로로 구현될 수 있다.
또한, 정류부(220)는, 도 4에서와 같이, 다이오드 접합(Diode-Connected) MOSFET을 포함할 수 있다. 이때, 신호 입력부(210)로부터 제공되는 RF 입력 신호는 다이오드 접합 MOSFET의 소스로 입력될 수 있다.
전압 조절부(230)는 정류부(220)에서 정류된 RF 입력 신호의 레벨에 따라 전력 증폭기(100)의 바이어스 전압을 조절할 수 있다.
일 실시예에서, 전압 조절부(230)는 정류부(220)에서 정류된 RF 입력 신호의 레벨에 따라 충전 또는 방전 작용을 통해 전압을 생성할 수 있으며, 이 경우, 전압 조절부(230)는, 도 4에서와 같이, 상기 정류된 RF 입력 신호에 따라 충전 또는 방전을 수행하는 제2 커패시터(C2)를 포함할 수 있다.
여기서, 제2 커패시터(C2)는 정류된 RF 입력 신호에 따라 충전을 수행함으로써, RF 입력 신호의 입력 전압이 증가하게 되면, 평균 전압 레벨이 상승하게 된다. 따라서, 전력 증폭기의 게이트 바이어스 전압이 RF 입력 신호에 따라서 증가하게 된다.
도 5는 도 3의 게이트 바이어스 제어 회로에 의해 제공되는 게이트 바이어스 전압을 설명하기 위한 그래프이다.
도 5를 참조하면, 게이트 바이어스 제어 회로(200)가 없는 전력 증폭기의 경우의 게이트 바이어스 전압(2)에 비해, 게이트 바이어스 제어 회로(200)에 의해 제공되는 게이트 바이어스 전압(1)이 입력 신호의 증가에 따라 게이트 바이어스의 평균 전압 레벨이 상승하고 있는 것을 확인할 수 있다.
도 6은 도 3의 게이트 바이어스 제어 회로에 의해 전력 증폭기에 제공되는 게이트 바이어스의 평균 전력 레벨을 나타내는 그래프이고, 도 7은 도 6의 게이트 바이어스 제어 회로에 의해 전력 증폭기에 제공되는 게이트 바이어스의 평균 전력 레벨에 따라 출력되는 전력 증폭기의 전력 이득을 나타내는 그래프이다.
도 6을 참조하면, 게이트 바이어스 제어 회로(200)가 없는 경우(2), 전력 증폭기에 제공되는 게이트 바이어스의 평균 전력 레벨은 입력 신호의 전력 레벨과 무관하게 일정한 전압으로 유지될 수 있다. 따라서, 이 경우 전력 증폭기(100)에서 출력되는 전력 이득은, 도 7에서와 같이, 출력되는 전력이 커질수록 최대 선형 출력 전력 지점이 하락될 수 있다.
그러나, 게이트 바이어스 제어 회로(200)가 있는 경우(1), 전력 증폭기(100)에 제공되는 게이트 바이어스 평균 전력 레벨은 입력 신호의 전력 레벨이 클수록 상승할 수 있다. 따라서, 이 경우, 전력 증폭기(100)에서 출력 되는 전력 이득은, 도 7에서와 같이, 최대 출력 전력 지점 근처까지 최대 선형 출력이 일정하게 유지될 수 있다. 즉, 최대 선형 출력 구간이 개선될 수 있으며, 일 실시예에서, 최대 선형 출력 구간은 3dB 이상이 개선될 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고 후술하는 특허청구범위에 의해 한정되며, 본 발명의 구성은 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 그 구성을 다양하게 변경 및 개조할 수 있다는 것을 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 쉽게 알 수 있다.
100 : 전력 증폭기
200 : 게이트 바이어스 제어 회로
210 : 신호 입력부
220 : 정류부
230 : 전압 조절부
300 : 입력 정합 회로부
400 : 출력 정합 회로부

Claims (14)

  1. 전력 증폭기의 입력단과 연결되어 상기 전력 증폭기의 입력 신호를 제공받는 신호 입력부;
    상기 입력 신호가 사전에 설정되는 기준 전압보다 높은 경우, 상기 입력 신호를 정류하는 정류부; 및
    상기 정류부에서 정류된 입력신호의 레벨에 따라 상기 전력 증폭기의 바이어스 전압을 조절하는 전압 조절부;
    를 포함하는 게이트 바이어스 제어 회로.
  2. 제1항에 있어서, 상기 신호 입력부는,
    상기 입력신호에 포함된 노이즈를 필터링하는 제1 커패시터를 포함하는 게이트 바이어스 제어 회로.
  3. 제1항에 있어서, 상기 정류부는,
    다이오드 접합 MOSFET를 포함하며, 상기 입력 신호를 소스로 제공받는 게이트 바이어스 제어 회로.
  4. 제1항에 있어서, 상기 전압 조절부는,
    상기 정류된 입력 신호에 대응하는 전압을 생성하여 상기 전력 증폭기의 게이트에 제공하는 게이트 바이어스 제어 회로.
  5. 제4항에 있어서, 상기 전압 조절부는,
    상기 정류된 입력 신호에 따라 전하를 충전 또는 방전하여 상기 전압을 생성하는 제2 커패시터를 포함하는 게이트 바이어스 제어 회로.
  6. 전력 증폭기의 입력단과 연결되며, 상기 입력단으로부터 제공되는 입력 신호의 노이즈를 필터링 하는 제1 커패시터;
    상기 입력 신호를 소스로 제공받으며, 상기 입력 신호가 사전에 설정되는 기준 전압보다 높은 경우, 상기 입력 신호를 정류하는 다이오드 접합 MOSFET; 및
    상기 정류된 입력 신호에 따라 전하를 충전하여 생성된 전압을 상기 전력 증폭기의 게이트에 제공하는 제2 커패시터;
    를 포함하는 게이트 바이어스 제어 회로.
  7. 바이어스 전원을 공급받아 입력 신호를 증폭하는 전력 증폭기; 및
    상기 전력 증폭기의 입력단과 연결되어 입력 신호를 수신하고, 상기 입력 신호의 레벨에 따라 상기 입력 신호를 정류하며, 상기 정류된 입력 신호에 따라 충전 또는 방전을 통해 생성된 전압을 상기 전력 증폭기의 게이트로 제공하는 게이트 바이어스 제어 회로;
    를 포함하는 전력 증폭 장치.
  8. 제7항에 있어서, 상기 게이트 바이어스 제어 회로는,
    상기 전력 증폭기의 입력단과 연결되어 상기 전력 증폭기의 입력 신호를 제공받는 신호 입력부;
    상기 입력 신호가 사전에 설정되는 기준 전압보다 높은 경우, 상기 입력 신호를 정류하는 정류부; 및
    상기 정류부에서 정류된 입력신호의 레벨에 따라 상기 전력 증폭기의 바이어스 전압을 조절하는 전압 조절부;
    를 포함하는 전력 증폭 장치.
  9. 제8항에 있어서, 상기 신호 입력부는,
    상기 입력신호에 포함된 노이즈를 필터링하는 제1 커패시터를 포함하는 전력 증폭 장치.
  10. 제8항에 있어서, 상기 정류부는,
    다이오드 접합 MOSFET를 포함하며, 상기 입력 신호를 소스로 제공받는 전력 증폭 장치.
  11. 제8항에 있어서, 상기 전압 조절부는,
    상기 정류된 입력 신호에 따라 충전 또는 방전 작용을 통해 전압을 생성하여 상기 전력 증폭기의 게이트에 제공하는 전력 증폭 장치.
  12. 제11항에 있어서, 상기 전압 조절부는,
    상기 정류된 입력 신호에 따라 충전 또는 방전을 수행하는 제2 커패시터를 포함하는 전력 증폭 장치.
  13. 제8항에 있어서,
    상기 전력 증폭기의 입력단과 상기 전력 증폭기 사이의 신호 전달 경로의 임피던스를 정합하는 입력 정합 회로부를 더 포함하는 전력 증폭 장치.
  14. 제8항에 있어서,
    상기 전력 증폭기에 의해 증폭된 출력 신호가 출력되는 출력단과 상기 전력 증폭기 사이의 신호 전달 경로의 임피던스를 정합하는 출력 정합 회로부를 더 포함하는 전력 증폭 장치.

KR1020130167664A 2013-12-30 2013-12-30 게이트 바이어스 제어 회로 및 이를 갖는 전력 증폭 장치 Expired - Fee Related KR101580375B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130167664A KR101580375B1 (ko) 2013-12-30 2013-12-30 게이트 바이어스 제어 회로 및 이를 갖는 전력 증폭 장치
US14/281,769 US20150188496A1 (en) 2013-12-30 2014-05-19 Gate bias control circuit and power amplifying device having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130167664A KR101580375B1 (ko) 2013-12-30 2013-12-30 게이트 바이어스 제어 회로 및 이를 갖는 전력 증폭 장치

Publications (2)

Publication Number Publication Date
KR20150078369A KR20150078369A (ko) 2015-07-08
KR101580375B1 true KR101580375B1 (ko) 2015-12-28

Family

ID=53483044

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130167664A Expired - Fee Related KR101580375B1 (ko) 2013-12-30 2013-12-30 게이트 바이어스 제어 회로 및 이를 갖는 전력 증폭 장치

Country Status (2)

Country Link
US (1) US20150188496A1 (ko)
KR (1) KR101580375B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180061984A1 (en) * 2016-08-29 2018-03-01 Macom Technology Solutions Holdings, Inc. Self-biasing and self-sequencing of depletion-mode transistors
US10560062B2 (en) 2016-11-18 2020-02-11 Macom Technology Solutions Holdings, Inc. Programmable biasing for pin diode drivers
US10110218B2 (en) 2016-11-18 2018-10-23 Macom Technology Solutions Holdings, Inc. Integrated biasing for pin diode drivers
US20180358886A1 (en) 2017-06-09 2018-12-13 MACOM Technology Solution Holdings, Inc. Integrated solution for multi-voltage generation with thermal protection
GB2593610B (en) 2019-01-10 2023-06-28 Skyworks Solutions Inc Apparatus and methods for biasing of power amplifiers
KR102773503B1 (ko) * 2019-03-29 2025-02-27 삼성전자주식회사 전력증폭기 소손 방지를 위한 전압 보호 회로 및 이를 포함하는 전자 장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000039219A (ko) * 1998-12-11 2000-07-05 윤종용 전압변화에 대한 증폭기의 이득보상용 회로
US6414553B1 (en) 2001-08-30 2002-07-02 Koninklijke Philips Electronics N.V. Power amplifier having a cascode current-mirror self-bias boosting circuit
KR101094359B1 (ko) * 2008-11-27 2011-12-15 한국전자통신연구원 초고주파 증폭기 및 그것을 위한 바이어스 회로
KR20130024503A (ko) * 2011-08-31 2013-03-08 삼성전기주식회사 전력 증폭 시스템
KR101380206B1 (ko) * 2012-01-06 2014-04-01 주식회사 인스파워 드레인 바이어스 변조 회로가 적용된 고주파 전력 증폭기

Also Published As

Publication number Publication date
US20150188496A1 (en) 2015-07-02
KR20150078369A (ko) 2015-07-08

Similar Documents

Publication Publication Date Title
KR101580375B1 (ko) 게이트 바이어스 제어 회로 및 이를 갖는 전력 증폭 장치
US8519787B2 (en) High frequency amplifier, wireless device, and control method
US20090191826A1 (en) High-Efficiency Envelope Tracking Systems and Methods for Radio Frequency Power Amplifiers
JP6758346B2 (ja) 電力増幅システム、無線周波数モジュールと無線デバイス
US11006371B2 (en) High-frequency signal processing apparatus and wireless communication apparatus
US9098099B2 (en) Device and method for increasing output efficiency of mobile communication terminal
CN103765784B (zh) 用于具有可变带宽的调制方案的pa偏置优化
JP6644706B2 (ja) 電力増幅器にバイアスをかけるための回路および方法
CN101473531B (zh) 电压升压跟随器的集成实现方式及其方法
CN105075111A (zh) 用于包络跟踪的放大器拓扑
US10749482B2 (en) Power amplification circuit
US10566934B2 (en) Power amplifier circuit
US20100052789A1 (en) Power Amplifier With Output Power Control
US10680558B2 (en) Power amplifier circuit
US10090295B2 (en) Biased transistor module
US10193502B2 (en) Dual-mode envelope tracking power management circuit
JP2006140911A (ja) Ｅｅｒシステム及びｅｅｒシステムにおける高周波飽和増幅器の効率最適化調整方法
JP2019110505A (ja) 送信ユニット
KR101859228B1 (ko) Ｅｔ 전력 송신기에서 바이어스 모듈레이터의 출력 전류 제어 장치 및 방법
KR20150060173A (ko) 전력 증폭기
CN117614395A (zh) 射频功率放大器的过压调节电路及通信装置
CN116667800A (zh) 脉冲模式的功率放大器及其控制方法
CN118249760A (zh) 功率放大器
KR20150094349A (ko) 전력 증폭 장치
JP2009071507A (ja) 電力増幅器

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20131230

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20150622

Patent event code: PE09021S01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20151012

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20151218

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20151218

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20181002

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20181002

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20191001

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20201005

Start annual number: 6

End annual number: 6

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20240929