KR101566962B1 - Metal bonding method for low resistance of P-type semiconductor layer and metal bonding structure - Google Patents
Metal bonding method for low resistance of P-type semiconductor layer and metal bonding structure Download PDFInfo
- Publication number
- KR101566962B1 KR101566962B1 KR1020140053365A KR20140053365A KR101566962B1 KR 101566962 B1 KR101566962 B1 KR 101566962B1 KR 1020140053365 A KR1020140053365 A KR 1020140053365A KR 20140053365 A KR20140053365 A KR 20140053365A KR 101566962 B1 KR101566962 B1 KR 101566962B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor layer
- layer
- metal
- nitride semiconductor
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 76
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 55
- 239000002184 metal Substances 0.000 title claims abstract description 55
- 238000000034 method Methods 0.000 title claims abstract description 52
- 150000004767 nitrides Chemical class 0.000 claims abstract description 30
- 239000001257 hydrogen Substances 0.000 claims abstract description 21
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 21
- 239000010409 thin film Substances 0.000 claims abstract description 21
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 claims abstract description 20
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 18
- 150000002258 gallium Chemical class 0.000 claims abstract description 13
- 239000001301 oxygen Substances 0.000 claims abstract description 10
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 10
- 238000009832 plasma treatment Methods 0.000 claims abstract description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 8
- 239000012535 impurity Substances 0.000 claims abstract description 8
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims abstract description 4
- 229910052733 gallium Inorganic materials 0.000 claims abstract description 4
- 230000008569 process Effects 0.000 claims description 22
- 239000011777 magnesium Substances 0.000 claims description 11
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 10
- 238000001465 metallisation Methods 0.000 claims description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 6
- 229910002704 AlGaN Inorganic materials 0.000 claims description 5
- 238000000137 annealing Methods 0.000 claims description 5
- 229910052757 nitrogen Inorganic materials 0.000 claims description 5
- 239000012495 reaction gas Substances 0.000 claims description 5
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical group [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 claims description 4
- 229910052749 magnesium Inorganic materials 0.000 claims description 4
- 229910052786 argon Inorganic materials 0.000 claims description 3
- 150000002431 hydrogen Chemical class 0.000 claims description 3
- 238000009616 inductively coupled plasma Methods 0.000 claims description 3
- 238000001552 radio frequency sputter deposition Methods 0.000 claims description 3
- 238000004528 spin coating Methods 0.000 claims description 3
- 238000004021 metal welding Methods 0.000 abstract 1
- 238000010438 heat treatment Methods 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 5
- 125000004429 atom Chemical group 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- -1 Ni / Au Chemical class 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000000927 vapour-phase epitaxy Methods 0.000 description 3
- 229910019080 Mg-H Inorganic materials 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 2
- 238000000344 low-energy electron-beam lithography Methods 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004320 controlled atmosphere Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000001878 scanning electron micrograph Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02387—Group 13/15 materials
- H01L21/02389—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02491—Conductive materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Led Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 P형 반도체층의 저저항 금속접합방법 및 금속접합 구조에 관한 것으로, 본 발명에 따른 P형 반도체층의 금속접합방법은, P형 불순물이 도핑된 질화물 반도체층에 Ga2O3 박막을 형성하는 제1단계와; 상기 Ga2O3 박막이 형성된 상기 질화물 반도체층에 수소플라즈마 처리를 수행하여 상기 Ga2O3 박막에서 산소성분을 제거함에 의해 상기 반도체층에 금속성의 갈륨 클러스터(metallic Ga cluster)들을 형성하는 제2단계와; 상기 갈륨 클러스터들이 형성된 상기 질화물 반도체층에 금속층을 형성하는 제3단계를 구비한다.The present invention, a metal bonding method of the P-type semiconductor layer according to the present invention, Ga 2 O 3 thin film on the P-type impurity doped nitride semiconductor layer on the low-resistance metal welding method and metal bonding structure of a semiconductor layer-type P A first step of forming a first electrode; Second to form a metallic gallium cluster (metallic Ga cluster) in the semiconductor layer by removing the oxygen component by performing a hydrogen plasma treatment on the nitride semiconductor layer and the Ga 2 O 3 thin film is formed in the Ga 2 O 3 thin film ; And a third step of forming a metal layer on the nitride semiconductor layer on which the gallium clusters are formed.
Description
본 발명은 P형 반도체층의 금속접합방법 및 금속접합구조에 관한 것으로, 보다 구체적으로는, 추가적인 열처리 공정이 없이 P형 반도체층의 전도성 향상과 금속과의 오믹(ohmic) 접합저항(contact resistivity)을 낮출 수 있는 P형 반도체층의 금속접합방법 및 금속접합구조에 관한 것이다.The present invention relates to a metal bonding method and a metal bonding structure of a P-type semiconductor layer, and more particularly, to a method of bonding a P-type semiconductor layer to a P-type semiconductor layer without increasing an ohmic contact resistance, To a metal bonding method and a metal bonding structure of a P-type semiconductor layer.
질화물(GaN)계 화합물 반도체를 성장시키는 방법에는 MOCVD, MBE, HVPE 등이 있으며, 기상에피택시(VPE; Vapor Phase Epitaxy)(MOCVD 및 HVPE를 포괄) 중 MOCVD법으로 성장되어 P형 불순물이 함유된 반도체 층(또는 박막)이 성장된 상태(as grown)에서는 고유저항(resistivity)이 매우 높아 소자에 사용할 수 없다. Methods for growing nitride (GaN) compound semiconductors include MOCVD, MBE, and HVPE. They are grown by MOCVD among vapor phase epitaxy (VPE) (including MOCVD and HVPE) In the as-grown semiconductor layer (or thin film), resistivity is very high and can not be used in devices.
일반적으로 p-GaN 층과 같은 P형 반도체층의 제작 시 마그네슘(Mg)이 도핑 물질로 사용되는데, 도핑 물질로 사용된 Mg 원자가 Ga 자리에 완전히 치환되지 않고 질소 원료로 주입되는 NH3가 열분해된 수소와 결합하여 Mg-H 복합체를 p-GaN 층에 형성하여 100 ohm 이상의 높은 저항값을 가지는 절연특성(Insulating Property)을 가지게 된다. In general, magnesium (Mg) is used as a doping material in the fabrication of a P-type semiconductor layer such as a p-GaN layer. When Mg atoms used as a doping material are not completely substituted in the Ga sites but NH 3 implanted into a nitrogen source is pyrolyzed The Mg-H complex is formed on the p-GaN layer by bonding with hydrogen to have an insulating property having a high resistance value of 100 ohm or more.
이러한 이유로 p-GaN 제작 후 통상적으로 전자빔(electron beam)을 조사하는 LEEBI(Lowenergy Electron Beam Irradiation) 방법 또는 고온 열처리 방법을 수행하여 극복하고자 하였다. 그러나 이러한 방법을 사용한다고 하여도 P형 반도체층의 캐리어 농도는 5×1017/cm3 정도이고 이동도는 10cm2/Vsec 정도로 실리콘(Si)이 도핑된 GaN층, 즉 N형 반도체층(n-GaN)의 캐리어 농도에 비해서 매우 낮은 편이어서 오믹접촉(Ohmic Contact) 저항성 전극의 형성 공정 중에서 전류의 원할한 공급이 어렵다. For this reason, after p-GaN is fabricated, a low energy electron beam irradiation (LEEBI) method or a high-temperature heat treatment method, which usually irradiates an electron beam, has been tried to overcome. However, even if this method is used, the GaN layer doped with silicon (Si), that is, the n-type semiconductor layer n (n), is formed at a carrier concentration of about 5 x 10 17 / cm 3 and a mobility of about 10 cm 2 / -GaN), it is difficult to supply a sufficient current in the process of forming ohmic contact-resistant electrodes.
이러한 한계를 극복하기 위해서 Ni/Au, ITO, ZnO 같은 투명금속산화막(Transparent Metal Oxide) 또는 투명전도성산화막(TCO)을 형성하여 전류퍼짐층(Current Spreading Layer)으로 고휘도 및 대면적/고출력 엘이디칩(LED chip)에 적용하고 있는 실정이다. In order to overcome these limitations, a transparent metal oxide (TCO) such as Ni / Au, ITO, or ZnO is formed and a current spreading layer is used to form a high brightness and large area / high power LED chip LED chips).
Mg가 도핑된 GaN층 내의 Mg 원자 농도가 약 1019~1021/㎤ 정도인데 반해 전기전도도(Electrical Conductivity, hole)에 기여하는 순수 캐리어 농도는 ~1017/㎤ 정도로 100~1000배 이상의 차이가 발생하게 되고, 이는 결국 GaN층 내에 과잉(Excess)으로 존재하는 Mg 원자 또는 Mg-H 복합체에 의해서 발광층에서 표면 쪽으로 방출되는 빛을 포획(Trap)하여 엘이디(LED) 효율을 감소시킬 뿐만 아니라, 일정량의 인가 전류를 오래 유지할 경우 열 발생으로 인해 엘이디(LED) 수명을 감소시키는 결과를 초래하게 되는 문제점이 있다. The concentration of Mg atoms in the Mg-doped GaN layer is about 10 19 to 10 21 / cm 3, whereas the concentration of pure carriers contributing to the electrical conductivity (hole) is about 10 17 / cm 3, And this eventually traps light emitted toward the surface of the light emitting layer by the Mg atoms or Mg-H complex existing in the GaN layer in excess, thereby reducing the efficiency of the LED, If the applied current is maintained for a long time, the lifetime of the LED is reduced due to heat generation.
따라서, P-GaN 층과 금속접합시 오믹접합 형성과 접합저항(contact resistivity)을 낮추기 위한 노력이 있어왔다.Therefore, efforts have been made to reduce ohmic contact formation and contact resistivity at the metal junction with the P-GaN layer.
따라서, 본 발명의 목적은 상기한 종래의 문제점을 극복할 수 있는 P형 반도체층의 금속접합방법 및 금속접합구조를 제공하는 데 있다.Accordingly, it is an object of the present invention to provide a metal bonding method and a metal bonding structure of a P-type semiconductor layer which can overcome the above-described problems of the related art.
본 발명의 다른 목적은 별도의 열처리 없이 오믹접합 형성과 접합저항(contact resistivity)을 낮출수 있는 P형 반도체층의 금속접합방법 및 금속접합구조를 제공하는 데 있다.Another object of the present invention is to provide a metal bonding method and a metal bonding structure of a P-type semiconductor layer which can reduce Ohmic junction formation and contact resistivity without additional heat treatment.
본 발명의 또 다른 목적은 공정의 단순화를 이루면서도 P형 반도체 층에 저저항 오믹접합을 이룰 수 있는 P형 반도체층의 금속접합방법 및 금속접합구조를 제공하는 데 있다. Still another object of the present invention is to provide a metal bonding method and a metal bonding structure of a P-type semiconductor layer which can achieve a low ohmic contact with a P-type semiconductor layer while simplifying the process.
상기한 기술적 과제들의 일부를 달성하기 위한 본 발명의 구체화에 따라, 본 발명에 따른 P형 반도체층의 금속접합방법은, P형 불순물이 도핑된 질화물 반도체층에 Ga2O3 박막을 형성하는 제1단계와; 상기 Ga2O3 박막이 형성된 상기 질화물 반도체층에 수소플라즈마 처리를 수행하여 상기 Ga2O3 박막에서 산소성분을 제거함에 의해 상기 반도체층에 금속성의 갈륨 클러스터(metallic Ga cluster)들을 형성하는 제2단계와; 상기 갈륨 클러스터들이 형성된 상기 질화물 반도체층에 금속층을 형성하는 제3단계를 구비한다.According to another aspect of the present invention, there is provided a method of bonding a P-type semiconductor layer to a substrate, the method including: forming a Ga 2 O 3 thin film on a nitride semiconductor layer doped with a P- Step 1; Second to form a metallic gallium cluster (metallic Ga cluster) in the semiconductor layer by removing the oxygen component by performing a hydrogen plasma treatment on the nitride semiconductor layer and the Ga 2 O 3 thin film is formed in the Ga 2 O 3 thin film ; And a third step of forming a metal layer on the nitride semiconductor layer on which the gallium clusters are formed.
상기 P형 불순물은 마그네슘(Mg)일 수 있다.The P-type impurity may be magnesium (Mg).
상기 질화물 반도체층은, p-GaN, p-AlGaN, p-InAlGaN, 및 p-InGaN 중에서 선택된 적어도 하나의 질화물 반도체층일 수 있다.The nitride semiconductor layer may be at least one nitride semiconductor layer selected from p-GaN, p-AlGaN, p-InAlGaN, and p-InGaN.
상기 질화물 반도체층은 무분극(non-polar) 반도체 층일 수 있다.The nitride semiconductor layer may be a non-polar semiconductor layer.
상기 제1단계에서, 상기 Ga2O3 박막은, RF-sputter 장비, e-beam evaporator, CVD 장비, spin coating 장비 중 적어도 어느 하나를 이용하여, 상기 질화물 반도체층 상에 증착되어 형성될 수 있다.In the first step, the Ga 2 O 3 thin film may be deposited on the nitride semiconductor layer using at least one of RF-sputtering equipment, e-beam evaporator, CVD equipment, and spin coating equipment .
상기 제2단계의 수소플라즈마 처리는, RF 파워 또는 DC 파워 인가시 수소 플라즈마가 형성되는 플라즈마 장치가 이용될 수 있다.The hydrogen plasma treatment in the second step may be a plasma device in which a hydrogen plasma is formed when RF power or DC power is applied.
상기 플라즈마 장치는 유도결합(inductively coupled)플라즈마 장치일 수 있다.The plasma apparatus may be an inductively coupled plasma apparatus.
상기 제2단계에서 상기 플라즈마 장치에 인가되는 RF 파워 또는 DC 파워는 30W~1500W의 범위를 가질 수 있다.In the second step, RF power or DC power applied to the plasma apparatus may have a range of 30W to 1500W.
상기 플라즈마 장치를 구성하는 플라즈마 챔버에 주입되는 반응가스는, 질소, 산소, 수소, 및 아르곤 중에서 선택된 적어도 하나의 반응가스일 수 있다.The reaction gas injected into the plasma chamber constituting the plasma apparatus may be at least one reaction gas selected from nitrogen, oxygen, hydrogen, and argon.
상기 제3단계의 상기 금속층은 금속증착 장비를 이용한 금속증착 공정을 통해 형성될 수 있다.The metal layer in the third step may be formed through a metal deposition process using a metal deposition equipment.
상기 금속층은 Ni 층 및 Au 층 중 어느 하나의 단일 금속층이거나, Ni 층 및 Au 층의 이중층 구조를 가질 수 있다.The metal layer may be a single metal layer of either a Ni layer or an Au layer, or may have a bilayer structure of a Ni layer and an Au layer.
상기 금속층이 형성된 질화물 반도체층에 대한 후열처리 공정을 수행하는 단계를 더 구비할 수 있다.And performing a post-annealing process on the nitride semiconductor layer having the metal layer formed thereon.
상기한 기술적 과제들의 일부를 달성하기 위한 본 발명의 다른 구체화에 따라, 본 발명에 따른 P형 반도체층의 금속접합구조는, P형 불순물이 도핑된 질화물 반도체층과 금속층 사이에 금속성의 갈륨 클러스터(metallic Ga cluster)들이 삽입된 구조를 가진다.According to another embodiment of the present invention, a metal junction structure of a P-type semiconductor layer according to the present invention includes a metallic gallium clusters formed between a nitride semiconductor layer doped with a P- metallic Ga clusters) are inserted.
상기 질화물 반도체층은, p-GaN, p-AlGaN, p-InAlGaN, 및 p-InGaN 중에서 선택된 적어도 하나의 질화물 반도체층일 수 있다.The nitride semiconductor layer may be at least one nitride semiconductor layer selected from p-GaN, p-AlGaN, p-InAlGaN, and p-InGaN.
상기 질화물 반도체층은 무분극(non-polar) 반도체층일 수 있다.The nitride semiconductor layer may be a non-polar semiconductor layer.
상기 금속층은 Ni 층 및 Au 층 중 어느 하나의 단일금속층이거나, Ni 층 및 Au 층의 이중층 구조를 가질 수 있다. The metal layer may be a single metal layer of either a Ni layer or an Au layer, or may have a bilayer structure of a Ni layer and an Au layer.
본 발명에 따르면, P형 반도체층과 금속층 사이에 금속성의 갈륨 클러스터(metallic Ga cluster)가 삽입되도록 하여 접촉저항을 개선할 수 있으며, 별도의 열처리를 수행하지 않아도 오믹접합을 형성하는 것이 가능하다. 또한 별도의 열처리 공정이 수행되지 않기 때문에 공정단순화를 이룰수 있고 제조비용을 절약할 수 있는 장점이 있으며, LED 등의 발광소자 제조시에 LED의 수명감소 및 효율저하 등의 문제점을 개선하는 것이 가능하다.According to the present invention, a metallic Ga cluster is inserted between the P-type semiconductor layer and the metal layer to improve the contact resistance, and it is possible to form an ohmic junction without performing a separate heat treatment. In addition, since a separate heat treatment process is not performed, the process can be simplified and manufacturing cost can be saved, and it is possible to improve problems such as reduction in lifetime of LED and decrease in efficiency at the time of manufacturing a light emitting device such as LED .
도 1 내지 도 4는 본 발명의 일 실시예에 따른 P형 반도체층의 금속접합방법의 공정을 순서대로 나타낸 공정순서도들이이다.
도 5는 도 2의 Ga2O3 박막의 SEM 사진이다.
도 6은 도 3의 금속성의 갈륨 클러스터(metallic Ga cluster)들의 SEM 사진이다.
도 7은 도 4의 금속접합상태의 SEM 사진이다.
도 8은 P형 반도체층과 금속이 접합된 상태에서의 전류(I)와 전압(V) 특성 그래프이다.FIGS. 1 to 4 are process flowcharts sequentially illustrating a process of a metal bonding method for a P-type semiconductor layer according to an embodiment of the present invention.
Figure 5 is a graphical representation of Ga 2 O 3 SEM photograph of the thin film.
FIG. 6 is a SEM photograph of the metallic Ga clusters of FIG. 3; FIG.
7 is a SEM photograph of the metal bonding state of Fig.
8 is a graph of current (I) and voltage (V) characteristics in a state where the P-type semiconductor layer and the metal are bonded.
이하에서는 본 발명의 바람직한 실시예가, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 철저한 이해를 제공할 의도 외에는 다른 의도 없이, 첨부한 도면들을 참조로 하여 상세히 설명될 것이다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings without intending to intend to provide a thorough understanding of the present invention to a person having ordinary skill in the art to which the present invention belongs.
도 1 내지 도 4는 본 발명의 일 실시예에 따른 P형 반도체층의 금속접합방법의 공정을 순서대로 나타낸 공정순서도들이다.FIGS. 1 to 4 are process flowcharts sequentially illustrating processes of a method of bonding a metal layer of a P-type semiconductor layer according to an embodiment of the present invention.
도 1에 도시된 바와 같이, 유기금속화학기상증착(MOCVD)법을 포함하는 기상에피택시법으로 성장되고 P형 불순물이 도핑된 화합물 반도체 박막 즉 P형 반도체층(100)이 형성된 시편을 제작한다. As shown in FIG. 1, a compound semiconductor thin film in which a P-type impurity is doped, that is, a P-
여기서 P형 불순물은 마그네슘(Mg)을 포함할 수 있으며, 상기 반도체층(100)은 질화물 반도체층으로써 p-GaN, p-AlGaN, p-InAlGaN, 및 p-InGaN 중에서 선택된 적어도 하나의 질화물 반도체층 일 수 있다. 또한 상기 P형 반도체층(100)은 무분극(non-polar) 반도체 층일 수 있다.The p-type impurity may include magnesium (Mg), and the
이하에서는 질화물 반도체층인 'p-GaN'을 하나의 예로 하여 본 발명의 구성 및 효과를 설명하기로 한다. Hereinafter, the structure and effects of the present invention will be described by taking 'p-GaN', which is a nitride semiconductor layer, as one example.
도 2에 도시된 바와 같이, 상기 P형 반도체층(100) 상에 Ga2O3 박막(110)을 형성한다. 상기 Ga2O3 박막(110)은 SEM 사진은 도 5에 나타내었다.As shown in FIG. 2, a Ga 2 O 3
상기 Ga2O3 박막(110)은, RF-sputter 장비, e-beam evaporator, CVD 장비, spin coating 장비 중 적어도 어느 하나를 이용하여, 상기 P형 반도체층(100) 상에 증착 등의 방법으로 형성될 수 있다. The Ga 2 O 3
상기 Ga2O3 박막(110)은 수 nm 에서 수백 nm 정도로 형성될 수 있다.The Ga 2 O 3
도 3에 도시된 바와 같이, 상기 Ga2O3 박막(110)이 형성된 상기 P형 반도체층(100)에 수소 플라즈마 처리를 수행하여 상기 Ga2O3 박막(110)에서 산소성분을 제거함에 의해 상기 P형 반도체층(100)에 금속성의 갈륨 클러스터(metallic Ga cluster)들(115)을 형성한다. 상기 금속성의 갈륨 클러스터(metallic Ga cluster)들(115)의 SEM 사진은 도 6에 나타내었다.As shown in Figure 3, by performing a hydrogen plasma treatment on the P-
Ga-O 본딩을 이루고 있는 상태의 상기 Ga2O3 박막(110)에 수소플라즈마 처리를 수행하게 되면, 수소플라즈마에 의해 Ga-O 본딩이 와해되어 산소(oxygen) 이온이 분리되게 된다. 이때 분리된 산소이온은 수소와 결합하게 되고 O-H결합에 의해 기체 상태로 휘발되면서 Ga원자만 남게 되고, 이에 따라 상기 P형 반도체층(100)에 금속성의 갈륨 클러스터(metallic Ga cluster)(115)들이 형성되게 된다.When the Ga 2 O 3
상기 수소플라즈마 처리공정은 RF 파워 또는 DC 파워 인가시 수소플라즈마가 형성되는 장치를 이용해 수행될 수 있다. 이러한 플라즈마 장치로는 유도결합(inductively coupled) 플라즈마 장치가 포함될 수 있으며, 이외에 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 잘 알려진 다양한 플라즈마 장치가 상기 플라즈마 처리공정에 이용될 수 있다.The hydrogen plasma treatment process may be performed using an apparatus in which a hydrogen plasma is formed when RF power or DC power is applied. Such a plasma device may include an inductively coupled plasma device, and various plasma devices well known to those skilled in the art may be used in the plasma treatment process.
상기 플라즈마 장치에 인가되는 RF 파워 또는 DC 파워는 30W~1500W의 범위를 가질 수 있으며, 상기 플라즈마 장치를 구성하는 플라즈마 챔버에 주입되는 반응가스는, 질소, 산소, 수소, 및 아르곤 중에서 선택된 적어도 하나의 반응가스가 될 수 있다. The RF power or DC power applied to the plasma apparatus may have a range of 30W to 1500W, and the reactive gas injected into the plasma chamber constituting the plasma apparatus may include at least one selected from nitrogen, oxygen, hydrogen, and argon It can be a reaction gas.
그리고 수소플라즈마 처리는 상기 플라즈마 진공 챔버 안에 수소 80sccm을 플로우시키는 방식으로 수행되며, 이때 챔버 압력은 20mTorr 정도이고 온도는 상온상태에서 수행되게 된다. 또한, 수소플라즈마 형성을 위한 RF generator를 100W~500W 사이에서 필요에 따라 인가시킬 수 있으며 이때의 바람직한 인가 조건은 200W일 수 있다.The hydrogen plasma treatment is performed in such a manner that 80 sccm of hydrogen is flown in the plasma vacuum chamber, and the chamber pressure is about 20 mTorr and the temperature is to be performed at room temperature. In addition, an RF generator for hydrogen plasma formation can be applied between 100W and 500W as required, and the preferable application condition may be 200W.
상기 플라즈마 챔버 내의 수소유량이나 RF generator의 파워처리 시간 등은 상기 금속성의 갈륨 클러스터(metallic Ga cluster)(115)들을 형성하는 데 중요인자로 작용하므로, 필요에 따라 적절히 변화시켜 상기 금속성의 갈륨 클러스터(metallic Ga cluster)(115)들을 형성할 수 있다.The hydrogen flow rate in the plasma chamber and the power processing time of the RF generator are important factors for forming the
상기 금속성의 갈륨 클러스터(metallic Ga cluster)(115)들은 수 nm 에서 수백 nm 정도의 사이즈를 가질 수 있다. 예를 들어, 30~50nm 사이즈를 가질 수 있다.The
도 4에 도시된 바와 같이, 상기 금속성의 갈륨 클러스터(metallic Ga cluster)(115)들이 형성된 상기 질화물 반도체층(100)에 금속층(120,130)을 형성한다.As shown in FIG. 4,
상기 금속층(120,130)은 e-beam evaporator 등의 금속증착 장비를 이용한 금속증착 공정을 통해 형성될 수 있다. 상기 금속층(120,130)은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 잘 알려진 다른 금속증착장비를 통해 형성되는 것도 가능하다.The
상기 금속층(120,130)은 Ni 층 및 Au 층 중 어느 하나의 단일 금속층이거나, Ni 층 및 Au 층의 이중층 구조를 가질 수 있다. 이중층 구조를 가지는 경우에는 상기 금속성의 갈륨 클러스터(metallic Ga cluster)(115)들이 형성된 상기 질화물 반도체층(100)에 Ni 금속층(120)과 Au 금속층(130)을 순차적으로 형성하는 것이 가능하다.The metal layers 120 and 130 may be a single metal layer of any one of a Ni layer and an Au layer, or may have a bilayer structure of a Ni layer and an Au layer. It is possible to sequentially form the
상기 금속층(120,130)의 형성에 따라, 도 4의 개략도 및 도 7의 SEM 사진에 나타난 바와 같이, P형 반도체층의 금속접합구조는 P형 불순물이 도핑된 질화물 반도체층(100)과 금속층(120,130) 사이에 금속성의 갈륨 클러스터(metallic Ga cluster)(115)들이 삽입된 구조를 가지게 된다.As shown in the schematic view of FIG. 4 and the SEM image of FIG. 7, the metal junction structure of the P-type semiconductor layer includes a
P형 반도체층(100)과 금속층(120,130)과의 오믹접합에서 금속의 일함수가 큰 물질을 써야 하지만 금속의 일함수가 P형 반도체층(특히 GaN 반도체층)의 경우보다 높은 금속은 존재하지 않아 오믹접합에 대한 어려움이 존재하여왔다.The ohmic junction between the P-
이를 극복하기 위해 본 발명에서는 일함수가 큰 Ni/Au등의 금속층으로 형성하여 최대한 쇼트키 베리어를 낮추고 또한 터널링 효과를 발생시켜 오믹접합을 하는 메커니즘을 형성하고 있다. In order to overcome this problem, the present invention forms a metal layer of Ni / Au or the like having a large work function so as to lower the Schottky barrier as much as possible and to form a tunneling effect to form an ohmic junction.
또한, 상기 P형 반도체층(100) 상에 금속성의 갈륨 클러스터(metallic Ga cluster)(115)들을 형성하고, 이 위에 금속층(120,130)을 형성 또는 접합시키면 금속성의 갈륨 클러스터(metallic Ga cluster)(115)들이 형성된 부분의 베리어 높이가 상대적으로 낮아지게 되는 효과가 발생되므로, 상대적으로 오믹접합이 용이하게 되는 것이다.When
상기 금속층(120,130)의 형성이후에는 필요에 따라 후열처리 공정이 수행될 수 있다. 본 발명의 경우에는 후열처리를 하지 않고도 저저항의 오믹접합이 가능하나, 필요에 따라 후열처리 공정이 수행될 수 있다. After the formation of the metal layers 120 and 130, a post-heat treatment process may be performed as needed. In the case of the present invention, ohmic junction with low resistance can be performed without post-annealing, but a post-annealing process can be performed if necessary.
상기 후열처리 공정은 RTA(Rapid Thermal Annealing) 장비를 이용하여 300~800℃의 온도범위에서 수행되며, 상기 P형 반도체층이 p-GaN, p-AlGaN, p-InAlGaN, 및 p-InGaN 중에서 어떠한 구조를 가지는지에 따라 상술한 온도범위 내에서 시편의 특성에 따라 상대적으로 낮은 온도, 상대적으로 높은 온도, 동일온도 등으로 온도범위가 달라질 수 있다. The post-annealing process is performed in a temperature range of 300 to 800 ° C using RTA (Rapid Thermal Annealing) equipment. The P-type semiconductor layer is formed of p-GaN, p-AlGaN, p-InAlGaN, The temperature range may be changed to a relatively low temperature, a relatively high temperature and the same temperature depending on the characteristics of the specimen within the above-mentioned temperature range.
그리고 상기 후열처리 공정은 열처리 장비의 챔버 내에 질소 분위기 또는 질소와 산소의 분압비율 조절분위기에서 수행될 수 있다. The post-heat treatment process may be performed in a nitrogen atmosphere or a controlled atmosphere of a partial pressure ratio of nitrogen and oxygen in the chamber of the heat treatment equipment.
도 8은 도 4의 공정을 통해 형성된 P형 불순물이 도핑된 질화물 반도체층(100)과 금속층(120,130) 사이에 금속성의 갈륨 클러스터(metallic Ga cluster)(115)들이 삽입된 구조를 가지는 P형 반도체층의 금속접합구조체에 대한 전류(I)와 전압(V) 특성 그래프이다.8 is a plan view of a P-
도 8에 도시된 바와 같이, 후열처리를 하지 않은 경우(as-dep)에는 전류(I)와 전압(V) 특성이 선형적인 오믹특성을 보이는 반면, 300℃의 후열처리 후에는 저항이 증가하여 쇼트키 특성을 보임을 알 수 있다. 또한 800℃ 까지 후열처리를 수행하였을 경우에는 저항이 급격히 증가하여 전기가 거의 통하지 않음을 알 수 있다.As shown in FIG. 8, current (I) and voltage (V) characteristics exhibit a linear ohmic characteristic when the post-heat treatment is not performed (as-dep) It can be seen that the Schottky characteristic is exhibited. Also, when the post-heat treatment is performed up to 800 ° C, the resistance increases sharply, indicating that electricity is hardly conducted.
상술한 바와 같이, 본 발명에 따르면, P형 반도체층과 금속층 사이에 금속성의 갈륨 클러스터(metallic Ga cluster)가 삽입되도록 하여 접촉저항을 개선할 수 있으며, 별도의 열처리를 수행하지 않아도 오믹접합을 형성하는 것이 가능하다. 또한 별도의 열처리 공정이 수행되지 않기 때문에 공정단순화를 이룰수 있고 제조비용을 절약할 수 있는 장점이 있으며, LED 등의 발광소자 제조시에 LED의 수명감소 및 효율저하 등의 문제점을 개선하는 것이 가능하다.As described above, according to the present invention, a metallic Ga cluster is inserted between the P-type semiconductor layer and the metal layer to improve the contact resistance, and the ohmic junction can be formed without performing a separate heat treatment It is possible to do. In addition, since a separate heat treatment process is not performed, the process can be simplified and manufacturing cost can be saved, and it is possible to improve problems such as reduction in lifetime of LED and decrease in efficiency at the time of manufacturing a light emitting device such as LED .
상기한 실시예의 설명은 본 발명의 더욱 철저한 이해를 위하여 도면을 참조로 예를 든 것에 불과하므로, 본 발명을 한정하는 의미로 해석되어서는 안될 것이다. 또한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기본적 원리를 벗어나지 않는 범위 내에서 다양한 변화와 변경이 가능함은 명백하다 할 것이다. The foregoing description of the embodiments is merely illustrative of the present invention with reference to the drawings for a more thorough understanding of the present invention, and thus should not be construed as limiting the present invention. It will be apparent to those skilled in the art that various changes and modifications may be made without departing from the basic principles of the present invention.
100 : P형 반도체층 110 : Ga2O3 박막
115 : 갈륨 클러스터 120,130 : 금속층100: P-type semiconductor layer 110: Ga 2 O 3 pellicle
115: gallium cluster 120,130: metal layer
Claims (16)
P형 불순물이 도핑된 질화물 반도체층에 Ga2O3 박막을 형성하는 제1단계와;
상기 Ga2O3 박막이 형성된 상기 질화물 반도체층에 수소플라즈마 처리를 수행하여 상기 Ga2O3 박막에서 산소성분을 제거함에 의해 상기 반도체층에 금속성의 갈륨 클러스터(metallic Ga cluster)들을 형성하는 제2단계와;
상기 갈륨 클러스터들이 형성된 상기 질화물 반도체층에 금속층을 형성하는 제3단계를 구비함을 특징으로 하는 P형 반도체층의 금속접합방법.A method for metal bonding a P-type semiconductor layer comprising:
A first step of forming a Ga 2 O 3 thin film on a nitride semiconductor layer doped with a P-type impurity;
Second to form a metallic gallium cluster (metallic Ga cluster) in the semiconductor layer by removing the oxygen component by performing a hydrogen plasma treatment on the nitride semiconductor layer and the Ga 2 O 3 thin film is formed in the Ga 2 O 3 thin film ;
And forming a metal layer on the nitride semiconductor layer on which the gallium clusters are formed.
상기 P형 불순물은 마그네슘(Mg)임을 특징으로 하는 P형 반도체층의 금속접합방법. The method of claim 1,
Wherein the P-type impurity is magnesium (Mg).
상기 질화물 반도체층은, p-GaN, p-AlGaN, p-InAlGaN, 및 p-InGaN 중에서 선택된 적어도 하나의 질화물 반도체층임을 특징으로 하는 P형 반도체층의 금속접합방법.The method of claim 2,
Wherein the nitride semiconductor layer is at least one nitride semiconductor layer selected from the group consisting of p-GaN, p-AlGaN, p-InAlGaN, and p-InGaN.
상기 질화물 반도체층은 무분극(non-polar) 반도체 층임을 특징으로 하는 P형 반도체층의 금속접합방법.The method of claim 3,
Wherein the nitride semiconductor layer is a non-polar semiconductor layer.
상기 Ga2O3 박막은, RF-sputter 장비, e-beam evaporator, CVD 장비, spin coating 장비 중 적어도 어느 하나를 이용하여, 상기 질화물 반도체층 상에 증착되어 형성됨을 특징으로 하는 P형 반도체층의 금속접합방법.The method according to claim 1, wherein, in the first step,
The Ga 2 O 3 thin film is deposited on the nitride semiconductor layer using at least one of RF-sputtering equipment, e-beam evaporator, CVD equipment, and spin coating equipment. Metal bonding method.
상기 제2단계의 수소플라즈마 처리는, RF 파워 또는 DC 파워 인가시 수소 플라즈마가 형성되는 플라즈마 장치가 이용됨을 특징으로 하는 P형 반도체층의 금속접합방법.The method according to claim 1,
Wherein the hydrogen plasma treatment in the second step is performed using a plasma apparatus in which a hydrogen plasma is formed when RF power or DC power is applied.
상기 플라즈마 장치는 유도결합(inductively coupled)플라즈마 장치임을 특징으로 하는 P형 반도체층의 금속접합방법.The method of claim 6,
Wherein the plasma device is an inductively coupled plasma device.
상기 제2단계에서 상기 플라즈마 장치에 인가되는 RF 파워 또는 DC 파워는 30W~1500W의 범위를 가짐을 특징으로 하는 P형 반도체층의 금속접합방법.The method of claim 6,
Wherein the RF power or DC power applied to the plasma device in the second step has a range of 30W to 1500W.
상기 플라즈마 장치를 구성하는 플라즈마 챔버에 주입되는 반응가스는, 질소, 산소, 수소, 및 아르곤 중에서 선택된 적어도 하나의 반응가스임을 특징으로 하는 P형 반도체층의 금속접합방법.The method of claim 6,
Wherein the reaction gas injected into the plasma chamber constituting the plasma apparatus is at least one reaction gas selected from nitrogen, oxygen, hydrogen, and argon.
상기 제3단계의 상기 금속층은 금속증착 장비를 이용한 금속증착 공정을 통해 형성됨을 특징으로 하는 P형 반도체층의 금속접합방법.The method according to claim 1,
Wherein the metal layer of the third step is formed through a metal deposition process using a metal deposition equipment.
상기 금속층은 Ni 층 및 Au 층 중 어느 하나의 단일 금속층이거나, Ni 층 및 Au 층의 이중층 구조를 가짐을 특징으로 하는 P형 반도체층의 금속접합방법.The method of claim 10,
Wherein the metal layer is a single metal layer of any one of a Ni layer and an Au layer, or has a bilayer structure of a Ni layer and an Au layer.
상기 금속층이 형성된 질화물 반도체층에 대한 후열처리 공정을 수행하는 단계를 더 구비함을 특징으로 하는 P형 반도체층의 금속접합방법.2. The method of claim 1, wherein after the third step,
And performing a post-annealing process on the nitride semiconductor layer having the metal layer formed thereon.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140053365A KR101566962B1 (en) | 2014-05-02 | 2014-05-02 | Metal bonding method for low resistance of P-type semiconductor layer and metal bonding structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140053365A KR101566962B1 (en) | 2014-05-02 | 2014-05-02 | Metal bonding method for low resistance of P-type semiconductor layer and metal bonding structure |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR101566962B1 true KR101566962B1 (en) | 2015-11-10 |
Family
ID=54605370
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140053365A Expired - Fee Related KR101566962B1 (en) | 2014-05-02 | 2014-05-02 | Metal bonding method for low resistance of P-type semiconductor layer and metal bonding structure |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101566962B1 (en) |
-
2014
- 2014-05-02 KR KR1020140053365A patent/KR101566962B1/en not_active Expired - Fee Related
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Zkria et al. | P-type doping of GaN by magnesium ion implantation | |
| JP5136765B2 (en) | Nitride-based semiconductor device and manufacturing method thereof | |
| JP6898400B2 (en) | Diamond Semiconductor Systems and Methods | |
| CN110010739B (en) | Light-emitting element and method of manufacturing the same | |
| JP6106790B2 (en) | Method for manufacturing heterojunction solar cell | |
| CN104641475B (en) | A kind of light-emitting device | |
| CN106876530B (en) | Epitaxial wafer of gallium nitride-based light-emitting diode and manufacturing method thereof | |
| CN105023980A (en) | LED with P type A1InGaN contact layer, and preparation method thereof | |
| Reddeppa et al. | Improved Schottky behavior of GaN nanorods using hydrogen plasma treatment | |
| US8431936B2 (en) | Method for fabricating a p-type semiconductor structure | |
| WO2020232385A1 (en) | Devices and methods involving activation of buried dopants using ion implantation and post-implantation annealing | |
| WO2017180633A1 (en) | Method to achieve active p-type layer/layers in iii-nitride epitaxial or device structures having buried p-type layers | |
| KR20150042409A (en) | A method of manufacturing a light emitting device | |
| KR101566962B1 (en) | Metal bonding method for low resistance of P-type semiconductor layer and metal bonding structure | |
| Jang et al. | Formation of low-resistance transparent Ni/Au ohmic contacts to a polarization field-induced p-InGaN/GaN superlattice | |
| KR100640661B1 (en) | Semiconductor device and manufacturing method having low-resistance contact contact to X-type broadband band gap compound semiconductor layer | |
| KR100855340B1 (en) | Manufacturing method of light emitting diode device | |
| JPH11354458A (en) | P-type III-V nitride semiconductor and method for manufacturing the same | |
| KR101528098B1 (en) | Method for manufacturing gallium nitride-type light emitting diode using oblique angle deposition and RTA | |
| US8766293B2 (en) | Light-emitting device and method for manufacturing the same | |
| KR20160049555A (en) | Light Emitting Diodes with Graphene Electrodes and Manufacturing Methods therefore | |
| JP2015050395A (en) | Semiconductor device and manufacturing method thereof | |
| Kim et al. | Characteristics of dielectrophoretically aligned UV-blue GaN nanowire LEDs | |
| KR101309767B1 (en) | Light emitting device of a nitride compound semiconductor and the fabrication method thereof | |
| CN110168752A (en) | Method for growing light emitting device under ultraviolet irradiation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20140502 |
|
| PA0201 | Request for examination | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20150601 Patent event code: PE09021S01D |
|
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20150904 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20151102 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20151103 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| FPAY | Annual fee payment |
Payment date: 20181030 Year of fee payment: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20181030 Start annual number: 4 End annual number: 4 |
|
| PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20200813 |