[go: up one dir, main page]

KR101559055B1 - 유기발광 표시패널 및 그 제조방법 - Google Patents

유기발광 표시패널 및 그 제조방법 Download PDF

Info

Publication number
KR101559055B1
KR101559055B1 KR1020140092682A KR20140092682A KR101559055B1 KR 101559055 B1 KR101559055 B1 KR 101559055B1 KR 1020140092682 A KR1020140092682 A KR 1020140092682A KR 20140092682 A KR20140092682 A KR 20140092682A KR 101559055 B1 KR101559055 B1 KR 101559055B1
Authority
KR
South Korea
Prior art keywords
electrode
active
electrode connection
doping step
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020140092682A
Other languages
English (en)
Inventor
김기우
김정현
강종석
방형진
최윤지
신민호
박충구
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020140092682A priority Critical patent/KR101559055B1/ko
Priority to US14/800,421 priority patent/US9905588B2/en
Priority to CN201510434568.9A priority patent/CN105304675B/zh
Application granted granted Critical
Publication of KR101559055B1 publication Critical patent/KR101559055B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

본 발명은 기판 상에 형성되며, 채널부, 채널부의 서로 마주보는 제1측부와 제2측부에 형성되는 제1전극연결부 및 제2전극연결부, 채널부의 서로 마주보는 제3측부와 제4측부에 형성되는 제1테이퍼부 및 제2테이퍼부를 포함하며, 상기 제1테이퍼부 및 제2테이퍼부의 캐리어농도는 상기 채널부의 캐리어농도 보다 높고, 상기 제1전극연결부 및 상기 제2전극연결부의 캐리어농도 보다 낮은 것을 특징으로 하는 유기발광 표시패널을 제공한다.
본 발명에 따르면, 상기 테이퍼부들에는 전기장(Electric field)이 집중되지 않으며, 상기 테이퍼부들에 프리캐리어(free carrier)가 발생 되는 현상이 방지될 수 있다.
또한, 험프채널(Hump channel)에 의해, 낮은 전압이 인가될 때 Vgs가 네거티브(-) 방향으로 쉬프트(shift) 되는 현상이 방지 될 수 있고, 박막 트랜지스터의 오프커런트(Off current)가 감소될 수 있다.
또한, 소비전력이 낮은 유기발광 표시패널이 구현될 수 있어, 트랜지스터의 열화가 방지될 수 있고, 유기발광 표시패널의 신뢰성이 향상 될 수 있다.

Description

유기발광 표시패널 및 그 제조방법{ORGANIC LIGHT EMITTING DISPLAY PANEL AND METHOD OF MANUFACTURING THE SAME}
본 발명은 유기발광 표시패널 및 그 제조방법에 관한 것으로서, 특히, 저온 다결정 실리콘 박막 트랜지스터를 포함하는 유기발광 표시패널 및 그 제조방법에 관한 것이다.
정보화 사회로 시대가 발전함에 따라 박형화, 경량화, 저 소비전력화 등의 우수한 특성을 가지는 평판 표시장치(FPD : Flat Panel Display Device)의 중요성이 증대되고 있다. 평판 표시장치에는, 액정 표시장치(LCD : Liquid Crystal Display Device), 플라즈마 표시장치(PDP : Plasma Display Panel Device), 유기발광 표시장치(OLED : Organic Light Emitting Display Device) 등이 있으며, 최근에는 전기영동 표시장치(EPD : Electrophoretic Display Device)도 널리 이용되고 있다.
이 중, 박막 트랜지스터를 포함하는 유기발광 표시장치(OLED)는 자발광 소자를 이용하고 있으며, 소비전력이 낮고, 고속의 응답속도, 높은 발광표율, 높은 휘도 및 광시야각을 가지고 있기 때문에, 차세대 평판 표시장치로 주목 받고 있다.
특히, 다결정 실리콘 박막 트랜지스터는, 저온에서 제작이 가능하며, 비정질 실리콘 박막 트랜지스터와 비교하여, 전자 또는 정공의 이동도가 높고, n채널과 p채널을 구비하는 CMOS(Complementary Metal-Oxide Semiconductor) 트랜지스터 구현이 가능하여 대형 기판에 적용될 수 있다.
도 1은 종래의 저온 다결정 실리콘 박막 트랜지스터의 액티브를 설명하기 위해 나타낸 단면도이다.
도 1에 도시된 바와 같이, 종래의 저온 다결정 실리콘 박막 트랜지스터를 포함하는 유기발광 표시패널은, 기판(10) 상에 형성된 버퍼(11), 상기 버퍼(11) 상에 형성된 액티브(13), 상기 액티브(13) 상에 형성된 게이트 절연막(14), 상기 게이트 절연막(14) 상에 형성된 게이트 전극(미도시), 상기 게이트 전극(미도시)상에 형성된 층간절연막(미도시), 상기 층간절연막 상에 형성된 제1전극(미도시) 및 제2전극(미도시), 상기 제1전극 또는 제2전극과 연결되는 유기발광다이오드(미도시)를 포함하여 구성된다.
상기 저온 다결정 실리콘 박막 트랜지스터의 액티브(13)는, 마스크를 이용한, 포토리소그래피(Photolithography) 공정을 통하여, 기판(10) 상에 형성된다. 이 경우, 상기 기판(10) 상에 형성된, 상기 액티브(13)의 양쪽 측면에는 경사면(13a, 13b)이 형성된다.
종래의 저온 다결정 실리콘 박막 트랜지스터를 구동할 경우, 상기 액티브(13)의 경사면(13a, 13b)에서는 강한 전기장(Electric field)이 발생 될 수 있다. 강한 전기장(Electric field)이 발생 됨에 따라, 상기 경사면(13a, 13b)에는 프리캐리어(Free carrier)가 발생 될 수 있으며, 낮은 전압에서도 높은 전류가 흐르는, 험프채널(Hump channel)이 형성될 수 있다.
상기 험프채널(Hump channel)에 의해, 낮은 전압에서의 게이트-소스 간 차전압, 즉, Vgs는 네거티브(-) 방향으로 쉬프트(shift) 될 수 있다. 상기 Vgs가 네거티브(-) 방향으로 쉬프트(shift)됨에 따라, 박막 트랜지스터의 오프커런트(Off current)는 증가 될 수 있다.
또한, 유기발광 표시패널의 소비전력이 증가될 수 있으며, 이에 따라, 트랜지스터의 열화가 가속화될 수 있다.
또한, 유기발광 표시패널의 신뢰성이 저하될 수 있다.
상기한 바와 같은 문제점을 해결하기 위한 본 발명은, 박막 트랜지스터의 오프커런트(Off current)를 감소시키고, 표시 패널의 소비전력을 줄일 수 있는 유기발광 표시패널을 제공하는 것을 기술적 과제로 한다.
본 발명에 따른 유기발광 표시패널은, 기판 상에 형성되며, 채널부 및 채널부의 서로 마주보는 제1측부와 제2측부에 형성되는 제1전극연결부 및 제2전극연결부를 포함하는 액티브, 상기 액티브 상에 형성된 게이트 절연막, 상기 게이트 절연막 상에 형성된 게이트 전극, 상기 게이트 전극 상에 형성된 층간절연막, 상기 층간절연막 상에 형성되어 상기 제1전극연결부와 전기적으로 연결되는 제1전극, 상기 층간절연막 상에 형성되어 상기 제2전극연결부와 전기적으로 연결되는 제2전극, 상기 제1전극 및 상기 제2전극 상에 형성된 보호막 및 상기 보호막 상에 형성되어 상기 제1전극 또는 제2전극과 전기적으로 연결되는 유기발광 다이오드를 포함한다.
상기 액티브는 채널부의 서로 마주보는 제3측부와 제4측부에 형성되는 제1테이퍼부 및 제2테이퍼부를 포함하며, 상기 제1테이퍼부 및 제2테이퍼부의 캐리어농도는 상기 채널부의 캐리어농도 보다 높고 상기 제1전극연결부 및 상기 제2전극연결부의 캐리어농도 보다 낮다.
또한, 본 발명에 따른 유기발광 표시패널의 제조방법은, 기판 상에 액티브를 형성하고, 상기 액티브의 서로 마주보는 제3측부 및 제4측부에 각각 형성된 제1테이퍼부 및 제2테이퍼부에 불순물을 주입하는 제1도핑 단계, 상기 액티브 상에 게이트 절연막을 형성하고, 상기 게이트 절연막에 의해 커버되어 있는 상기 액티브에 불순물을 주입하는 제2도핑 단계, 상기 게이트 절연막 상에 게이트 전극을 형성하는 단계, 상기 게이트 전극과 중첩되지 않는 상기 액티브의 서로 마주보는 제1측부와 제2측부에 불순물을 주입하여 각각 제1전극연결부 및 제2전극연결부를 형성하는 제3도핑 단계, 상기 액티브를 포함하는 기판 상에, 층간절연막을 형성하는 단계, 상기 층간절연막 상에 상기 제1전극연결부와 연결되는 제1전극 및 상기 제2전극연결부와 연결되는 제2전극을 형성하는 단계 및 상기 제1전극 및 제2전극 상에 보호막을 형성하고, 상기 제2전극과 연결되는 제3전극을 포함하는 유기발광다이오드를 형성하는 단계를 포함한다.
본 발명에서는, 상기 제1테이퍼부 및 제2테이퍼부의 캐리어농도가 상기 채널부의 캐리어농도 보다 높고, 상기 제1전극연결부 및 상기 제2전극연결부의 캐리어농도 보다 낮도록 상기 액티브가 형성됨으로써, 상기 제1테이퍼부 및 제2테이퍼부에 강한 전기장(Electric field)이 발생 되는 현상이 방지될 수 있다.
또한, 험프채널(Hump channel)에 의해, Vgs가 낮은 전압에서 네거티브(-) 방향으로 쉬프트(shift) 되는 것이 방지될 수 있다.
또한, 트랜지스터의 오프커런트(Off current)가 감소될 수 있고, 소비전력이 낮은 유기발광 표시패널이 구현될 수 있다.
또한, 트랜지스터의 열화가 방지될 수 있고, 유기발광 표시패널의 신뢰성이 향상 될 수 있다.
또한, 별도의 마스크가 추가되지 않으므로, 공정비용의 증가 없이 상기한 바와 같은 효과를 갖는 유기발광 표시패널이 구현될 수 있다.
도 1은 종래의 저온 다결정 실리콘 박막 트랜지스터의 액티브를 설명하기 위해 나타낸 단면도.
도 2는 본 발명에 따른 유기발광 표시패널이 적용되는 표시장치의 구성을 개략적으로 나타낸 예시도.
도 3은 본 발명에 따른 유기발광 표시패널에 적용되는 저온 다결정 실리콘 박막 트랜지스터의 구조를 개략적으로 나타낸 평면도.
도 4a는 도 3의 본 발명에 따른 유기발광 표시패널에 적용되는 저온 다결정 실리콘 박막 트랜지스터를 a-a' 방향으로 절단한 단면을 나타낸 단면도.
도 4b는 도 3의 본 발명에 따른 유기발광 표시패널에 적용되는 저온 다결정 실리콘 박막 트랜지스터를 b-b' 방향으로 절단한 단면을 나타낸 단면도.
도 5a 내지 도 5g는 본 발명에 따른 유기발광 표시패널의 제조방법을 설명하기 위한 예시도들.
도 6a 내지 도 6g는 본 발명에 따른 유기발광 표시패널에 적용되는 저온 다결정 실리콘 박막 트랜지스터의 액티브 제조방법을 설명하기 위한 예시도들.
본 명세서에서 서술되는 용어의 의미는 다음과 같이 이해되어야 할 것이다.
단수의 표현은 문맥상 명백하게 다르게 정의하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, "제1", "제2" 등의 용어는 하나의 구성요소를 다 구성요소로부터 구별하기 위한 것으로, 이들 용어들에 의해 권리범위가 한정되어서는 아니 된다. "포함하다" 또는 "가지다" 등의 용어는 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. "상에"라는 용어는 어떤 구성이 다른 구성의 바로 상면에 형성되는 경우뿐만 아니라 이들 구성들 사이에 제3의 구성이 개재되는 경우까지 포함하는 것을 의미한다.
이하에서는 첨부된 도면을 참조하여, 본 발명의 실시 예에 따른 유기발광 표시패널 및 그 제조방법에 대하여 설명하기로 한다.
도 2는 본 발명에 따른 유기발광 표시패널이 적용되는 표시장치의 구성을 개략적으로 나타낸 예시도이다.
본 발명에 따른 유기발광 표시패널이 적용되는 표시장치는, 도 2에 도시된 바와 같이, 게이트 라인들(GL1~GLg)과 데이터 라인들(DL1~DLd)의 교차영역마다 픽셀(P)(110)이 형성되어 있는 패널(100), 상기 패널(100)에 형성되어 있는 상기 게이트라인들(GL1~GLg)에 순차적으로 스캔펄스를 공급하기 위한 게이트 드라이버(200), 상기 패널(100)에 형성되어 있는 상기 데이터라인들(DL1~DLd)로 데이터 전압을 공급하기 위한 데이터 드라이버(300) 및 상기 게이트 드라이버(200)와 상기 데이터 드라이버(300)의 기능을 제어하기 위한 타이밍 컨트롤러(400)를 포함한다.
우선, 상기 패널(100)에는, 복수의 게이트 라인(GL)과 데이터 라인(DL)이 교차하는 영역마다 픽셀(P)(110)이 형성되어 있다. 각 픽셀(110)은, 광을 출력하는 유기발광다이오드 및 상기 유기발광다이오드를 구동하기 위한 구동부를 포함한다.
첫째, 상기 유기발광다이오드는, 상기 유기발광다이오드에서 발생된 빛이 상부기판을 통해 외부로 방출되는 탑 에미션(Top Emission) 방식으로 구성될 수 도 있고, 상기 유기발광다이오드에서 발생된 빛이 하부기판으로 방출되는 보텀 에미션(Bottom Emission) 방식으로 구성될 수도 있다.
둘째, 상기 구동부는, 상기 데이터 라인(DL)과 상기 게이트 라인(GL)에 접속되어 상기 유기발광다이오드(OLED)의 구동을 제어하기 위한 적어도 두 개 이상의 트랜지스터들 및 스토리지 커패시터를 포함하여 구성될 수 있다.
상기 유기발광다이오드(OLED)의 애노드는 제1전원에 접속되고, 캐소드는 제2전원에 접속된다. 상기 유기발광다이오드(OLED)는, 구동 트랜지스터로부터 공급되는 전류에 대응되는 소정 휘도의 광을 출력한다.
상기 구동부는, 상기 게이트 라인(GL)에 스캔펄스가 공급될 때, 상기 데이터 라인(DL)으로 공급되는 데이터전압에 따라, 상기 유기발광다이오드(OLED)로 공급되는 전류량을 제어한다.
이를 위해, 상기 구동 트랜지스터는, 상기 제1전원과 상기 유기발광다이오드 사이에 접속되며, 스위칭 트랜지스터는, 상기 구동 트랜지스터와 상기 데이터 라인(DL)과 상기 게이트 라인(GL) 사이에 접속된다.
상기 패널(100)은 이하에서, 도 3 내지 도 6을 참조하여 상세히 설명된다.
다음, 상기 타이밍 컨트롤러(400)는 외부 시스템(미도시)으로부터 공급되는 수직 동기신호, 수평 동기신호 및 클럭을 이용하여, 상기 게이트 드라이버(200)를 제어하기 위한 게이트 제어신호(GCS)와, 상기 데이터 드라이버(300)를 제어하기 위한 데이터 제어신호(DCS)를 출력한다.
다음, 상기 데이터 드라이버(300)는 상기 타이밍 컨트롤러(400)로부터 입력된 상기 영상데이터를 아날로그 데이터 전압으로 변환하여, 상기 게이트 라인에 상기 스캔펄스가 공급되는 1수평기간마다 1수평라인분의 데이터 전압을 상기 데이터 라인들(DL1~DLd)에 공급한다. 즉, 상기 데이터 드라이버(300)는 감마전압 발생부(미도시)로부터 공급되는 감마전압들을 이용하여, 상기 영상데이터를 데이터 전압으로 변환시킨 후 상기 데이터라 인들로 출력시킨다.
마지막으로, 상기 게이트 드라이버(200)는 상기 타이밍 컨트롤러(400)로부터 입력되는 상기 게이트 제어신호에 응답하여 상기 패널(100)의 상기 게이트 라인들(GL1~GLg)에 스캔펄스를 순차적으로 공급한다. 이에 따라, 상기 스캔펄스가 입력되는 해당 수평라인의 각각의 픽셀에 형성되어 있는 스위칭 트랜지스터들이 턴온되어, 각 픽셀(110)로 영상이 출력될 수 있다.
도 3은 본 발명에 따른 유기발광 표시패널에 적용되는 저온 다결정 실리콘 박막 트랜지스터의 구조를 개략적으로 나타낸 평면도이고, 도 4a는 도 3의 저온 다결정 실리콘 박막 트랜지스터를 a-a' 방향으로 절단한 단면을 나타낸 단면도이며, 도 4b는 도 3의 저온 다결정 실리콘 박막 트랜지스터를 b-b' 방향으로 절단한 단면을 나타낸 단면도이다.
본 발명에 따른 유기발광 표시패널은, 도 3, 도 4a 및 도 4b에 도시된 바와 같이, 기판(120) 상에 형성되며, 채널부(132) 및 채널부(132)의 서로 마주보는 제1측부와 제2측부에 형성되는 제1전극연결부(161) 및 제2전극연결부(162)를 포함하는 액티브(130), 상기 액티브(130) 상에 형성된 게이트 절연막(140), 상기 게이트 절연막(140) 상에 형성된 게이트 전극(150), 상기 게이트 전극(150) 상에 형성된 층간절연막(160), 상기 층간절연막(160) 상에 형성되어 상기 제1전극연결부(161)와 전기적으로 연결되는 제1전극(171), 상기 층간절연막(160) 상에 형성되어 상기 제2전극연결부(162)와 전기적으로 연결되는 제2전극(172), 상기 제1전극(171) 및 제2전극(172) 상에 형성된 보호막(175) 및 상기 보호막(175) 상에 형성되어, 상기 제1전극(171) 또는 제2전극(172)과 연결되는 유기발광다이오드(미도시)를 포함한다.
또한, 상기 액티브(130)는 채널부(132)의 서로 마주보는 제3측부와 제4측부에 형성되는 제1테이퍼부(134a) 및 제2테이퍼부(134b)를 포함하며, 상기 제1테이퍼부(134a) 및 제2테이퍼부(134b)의 캐리어농도는 상기 채널부(132)의 캐리어농도 보다 높고 상기 제1전극연결부(161) 및 상기 제2전극연결부(162)의 캐리어농도 보다 낮다.
우선, 상기 기판(120) 상에는, 도 3에 도시된 바와 같이, 채널부(132), 채널부(132)의 서로 마주보는 제1측부와 제2측부에 형성되는 제1전극연결부(161) 및 제2전극연결부(162), 채널부(132)의 서로 마주보는 제3측부와 제4측부에 형성되는 제1테이퍼부(134a) 및 제2테이퍼부(134b)를 포함하는 액티브(130)가 형성된다.
여기서, 제1전극연결부(161) 및 제2전극연결부(162)는 기판(120)의 제1방향(b-b')에 대응되도록 채널부(132)의 제1측 및 제2측에 서로 마주보며 형성될 수 있다. 그리고, 제1테이퍼부(134a) 및 제2테이퍼부(134b)는 상기 제1방향(b-b')과 교차하는 제2방향(a-a')에 대응되도록 서로 나란한 중 채널부(132)의 제3측 및 제4측 가장자리 부분이 될 수 있다.
상기 채널부(132), 제1전극연결부(161), 제2전극연결부(162), 제1테이퍼부(134a) 및 제2테이퍼부(134b)는, 이하, 도 5a 내지 도 5g 및 6a 내지 도 6g를 참조하여 설명되는, 액티브층(예를 들면, 비정질 실리콘)에 불순물이 주입되는 도핑 공정을 통하여, 상세하게 설명될 수 있다.
상기 저온 다결정 실리콘 박막 트랜지스터 중 NMOS 박막 트랜지스터에는, 오프 전류를 줄이기 위하여, 제1전극연결부(161) 및 제2전극연결부(162)의 일정 부분이 저농도로 도핑된 LDD(Lightly Doped Drain)영역이 구비될 수 있다. 예를 들어, 상기 일정부분이란, 상기 제1전극연결부(161) 중, 상기 제1전극연결부(161)와 상기 채널부(132)가 인접되어 있는 부분을 의미하며, 또한, 상기 제2전극연결부(162) 중, 상기 제2전극연결부(162)와 상기 채널부(132)가 인접되어 있는 부분을 의미한다.
이에 따라, 상기 제1전극연결부(161)에는 제1고농도 도핑영역(161a) 및 상기 제1고농도 도핑영역 보다 캐리어농도가 낮은 제1저농도 도핑영역(161b)이 포함될 수 있다. 또한, 상기 제2전극연결부(162)에는 제2고농도 도핑영역(162a) 및 상기 제2고농도 도핑영역 보다 캐리어농도가 낮은 제2저농도 도핑영역(162b) 이 포함될 수 있다.
상기 제1저농도 도핑영역(161b)은 상기 제1고농도 도핑영역(161a)과 상기 채널부(132) 사이에 구비되며, 상기 제2저농도 도핑영역(162b)은 상기 제2고농도 도핑영역(162a)과 상기 채널부(132) 사이에 구비된다.
상기 채널부(132)의 서로 마주보는 제3측부와 제4측부에는, 도 3 및 도 4a에 도시된 바와 같이, 각각 제1테이퍼부(134a) 및 제2테이퍼부(134b)가 구비된다. 이 때, 상기 상기 제1테이퍼부(134a) 및 제2테이퍼부(134b)의 캐리어농도는 상기 채널부(132)의 캐리어농도 보다 높고 상기 제1전극연결부(161) 및 상기 제2전극연결부(162)의 캐리어농도 보다 낮다.
상기 액티브(130)를 형성하는 방법에 있어서, 상기 제1테이퍼부(134a) 및 상기 제2테이퍼부(134b)에는 제1도핑 및 제2도핑 즉, 두 번의 도핑 공정이 수행된다. 상기 채널부(132)에는 제2도핑 즉, 한 번의 도핑 공정이 수행된다. 이에 따라, 상기 제1테이퍼부(134a) 및 상기 제2테이퍼부(134b)의 캐리어농도가 상기 채널부(132)의 캐리어농도 보다 높도록, 상기 액티브(130)가 형성될 수 있다.
상기한 바와 같이, 상기 액티브(130)가 형성됨으로써, 상기 제1테이퍼부(134a) 및 상기 제2테이퍼부(134b)에는 전기장(Electric field)이 집중되지 않으며, 이에 따라, 상기 제1테이퍼부(134a) 및 상기 제2테이퍼부(134b)에 프리캐리어(free carrier)가 발생 되는 현상이 방지될 수 있다.
또한, 험프채널(Hump channel)에 의해, Vgs가 낮은 전압에서 네거티브(-) 방향으로 쉬프트(shift) 되는 현상이 방지될 수 있다.
또한, 박막 트랜지스터의 오프커런트(Off current)가 감소될 수 있고, 소비전력이 낮은 유기발광 표시패널이 구현될 수 있다.
또한, 박막 트랜지스터의 열화가 방지될 수 있고, 유기발광 표시패널의 신뢰성이 향상될 수 있다.
본 발명에 따른, 상기 액티브(130)를 형성하는 공정에서는, 별도의 마스크가 추가되지 않는다. 이에 따라, 공정비용의 증가 없이, 상기한 바와 같은 효과를 갖는, 유기발광 표시패널이 구현될 수 있다.
상기 액티브(130) 상에는 게이트 절연막(140)이 형성된다. 상기 게이트 절연막(140)으로는 산화실리콘(SiO2)과 같은 무기절연물질이 이용될 수 있다.
상기 게이트 절연막(140) 상에는 게이트 전극(150)이 형성된다. 상기 게이트 전극(150)은, 상기 게이트 전극(150)으로 사용되는 도전물질이 상기 기판(120) 전면에 증착된 후, 패터닝됨으로써 형성될 수 있다.
상기 게이트 전극(150) 상에는, 층간절연막(160)이 형성된다. 상기 층간절연막(160) 상에는, 상기 제1전극연결부(161)와 전기적으로 연결되는 제1전극(171) 및 상기 제2전극연결부(162)와 전기적으로 연결되는 제2전극(172)이 형성된다.
상기 제1전극(171) 및 제2전극(172) 상에는 보호막(175)이 형성되고, 상기 보호막(175) 상에는, 상기 제1전극(171) 또는 제2전극(172)과 연결되는 제3전극(180)을 포함하는, 유기발광다이오드가 형성된다. 도면에 도시하지는 않았으나, 상기 유기발광다이오드는, 상기 제3전극(180), 상기 제3전극(180) 상에 적층되는 유기 발광층(미도시), 상기 유기발광층 상에 적층되는 제4전극(미도시)을 포함하여 구성된다. 또한, 상기 제4전극(미도시) 상부 전면에는 밀봉부(미도시)가 형성된다.
도 5a 내지 도 5g는 본 발명에 따른 유기발광 표시패널의 제조방법을 설명하기 위한 예시도들이다.
먼저, 도 5a에 도시된 바와 같이, 상기 기판(120) 상에 서로 마주보는 제3측부 및 제4측부에 각각 제1테이퍼부(134a) 및 제2테이퍼부(134b)가 구비되어 있는 액티브(130)를 형성한다.
상기 액티브(130)는 기판(120)의 상면으로부터 일정한 두께를 가지도록 형성된다. 상기 제1테이퍼부(134a) 및 제2테이퍼부(134b) 각각은 상기 액티브(130)의 각 측면에 일정한 기울기로 경사지게 형성되고, 액티브의 상면으로부터 기판의 표면으로 갈수록 그 단면적이 증가하게 된다.
상기 액티브(130) 중, 상기 제1테이퍼부(134a) 및 제2테이퍼부(134b)에는 불순물이 주입되는 제1도핑이 이루어진다. 이 때, 상기 액티브(130) 상에 형성되는 상기 포토레지스트(190)와 중첩되지 않는, 상기 제1테이퍼부(134a) 및 제2테이퍼부(134b)에만 선택적으로 불순물이 주입된다.
상기 액티브(130)에 대한 구체적인 형성 방법 및 제1도핑 단계는, 이하에서, 도 6a 내지 도 6g를 참조하여, 상세하게 설명된다.
다음, 상기 액티브(130) 상에는, 도 5b에 도시된 바와 같이, 게이트 절연막(140)이 형성된다. 상기 게이트 절연막(140)에 의해 커버되어 있는 상기 액티브(130)에는 불순물이 주입되는 제2도핑 단계가 수행된다. 이 때, 상기 액티브에는 3족 원소(예를 들면, B, Al, Ga, In)가 불순물로 주입된다. 그러나 이에 한정되지 않으며, 상기 액티브(130)에는 5족 원소(예를 들면, P, As, Sb)가 불순물로 주입될 수도 있다.
다음, 상기 게이트 절연막(140) 상에는, 도 5c에 도시된 바와 같이 게이트 전극(150)이 형성된다. 상기 게이트 전극(150)은 저저항금속물질 예를 들어, 알루미늄(Al), 알루미늄 합금(AlNd), 구(Cu), 구리합금 등으로 이루어 질 수 있다. 상기 게이트 전극(150)은 상기 게이트 절연막(140)을 사이에 두고, 상기 액티브(130)의 중앙부에 형성된다.
다음, 상기 제3도핑 단계에서는, 도 3 및 도 5d에에 도시된 바와 같이, 상기 게이트 전극(150)과 중첩되지 않은 상기 액티브(130)의 서로 마주보는 제1측부와 제2측부에 불순물이 주입된다. 상기 제3도핑 단계가 수행됨으로써, 상기 액티브(130)는 채널부(132), 상기 채널부(132)의 서로 마주보는 제1측부와 제2측부에 형성되는 제1전극연결부(161) 및 제2전극연결부(162)로 구분된다.
상기 제3도핑 단계에서는, 상기 게이트 전극(150)과 중첩되는, 상기 채널부(132), 상기 제1테이퍼부(134a) 및 제2테이퍼부(134b)에는 불순물이 주입되지 않고, 상기 게이트 전극(150)과 중첩되지 않는, 상기 제1전극연결부(161) 및 상기 제2전극연결부(162)에만 불순물이 주입된다.
이 때, 상기 불순물로는 5가 원소(예를 들면, P, As, Sb)가 사용된다. 그러나 이에 한정되지 않으며, 상기 불순물로는 3가 원소(예를 들면, B, Al, Ga, In)가 사용될 수도 있다. 상기 제1도핑 단계 및 제2도핑 단계에서 3족 원소를 불순물로 주입하였을 경우, 상기 제3도핑 단계에서는 5족 원소가 불순물로 주입될 수 있으며, 상기 제1도핑 단계 및 제2도핑 단계에서 5족 원소를 불순물로 주입하였을 경우, 상기 제3도핑 단계에서는 3족 원소가 불순물로 주입될 수 있다.
상기 저온 다결정 실리콘 박막 트랜지스터 중 NMOS 박막 트랜지스터에는, 오프 전류를 줄이기 위하여, 상기 제1전극연결부(161) 및 제2전극연결부(162)의 일정부분이 저농도로 도핑된 LDD(Lightly Doped Drain)영역이 구비될 수 있다. 예를 들어, 상기 일정부분이란, 상기 제1전극연결부(161) 중, 상기 제1전극연결부(161)와 상기 채널부(132)가 인접되어 있는 부분을 의미하며, 또한, 상기 제2전극연결부(162) 중, 상기 제2전극연결부(162)와 상기 채널부(132)가 인접되어 있는 부분을 의미한다.
즉, 상기 LDD영역을 구비하기 위해, 상기 제3도핑 단계가 수행된 후, 상기 제1전극연결부(161) 및 제2전극연결부(162)의 일정 부분에는 도핑마스크(미도시)를 이용한, 제4도핑 단계가 더 수행될 수 있다. 예를 들어, 상기 도핑마스크는, 상기 게이트 전극(150)의 폭보다 크고, 상기 제1전극연결부(161) 및 상기 제2전극연결부(162)의 일부분을 가리도록 형성될 수 있다.
상기 제4도핑 단계에서는 상기 도핑마스크(미도시)가 상기 게이트 전극(150) 상부에 위치된 후, 상기 액티브(130)에에 불순물이 주입된다. 이에 따라, 상기 도핑마스크에 의해 커버된 영역에는 불순물이 주입되지 않고, 상기 도핑마스크에 의해 커버되어있지 않는 영역에만 불순물이 주입된다.
상기 제4도핑 단계가 수행됨으로써, 상기 제1전극연결부(161)는 제1고농도 도핑영역(161a) 및 상기 제1고농도 도핑영역(161a) 보다 캐리어농도가 낮은 제1저농도 도핑영역(161b)으로 구분될 수 있다. 또한, 상기 제2전극연결부(162)는 제2고농도 도핑영역(162a) 및 상기 제2고농도 도핑영역(162a) 보다 캐리어농도가 낮은 제2저농도 도핑영역(162b)으로 구분될 수 있다.
상기 제1저농도 도핑영역(161b)은 상기 제1고농도 도핑영역(161a)과 상기 채널부(132) 사이에 구비되며, 상기 제2저농도 도핑영역(162b)은 상기 제2고농도 도핑영역(162a)과 상기 채널부(132) 사이에 구비된다.
정리하자면, 상기 액티브(130) 중, 상기 채널부(132)와 마주하는 제3측부와 제4측부에 형성된 상기 제1테이퍼부(134b) 및 제2테이퍼부(134b)에는, 상기 제1도핑 단계 및 상기 제2도핑 단계에 의해 두 번의 불순물이 주입 공정이 수행된다. 상기 제1테이퍼부(134a) 및 상기 제2테이퍼부(134b) 사이에 형성된 채널부(132)에는, 상기 제2도핑 단계에 의해 한 번의 불순물이 주입 공정이 수행된다. 따라서, 상기 제1테이퍼부(134a) 및 제2테이퍼부(134b)의 캐리어농도는 상기 채널부(132)의 캐리어농도 보다 높게 형성된다.
또한, 상기 제1전극연결부(161) 및 제2전극연결부(162) 중 제1저농도 도핑영역(161b) 및 제2저농도 도핑영역(162b)에는 제2도핑 단계 및 제3도핑 단계에 의해 불순물이 주입된다. 상기 제1고농도 도핑영역(161a) 및 제2고농도 도핑영역(162a)에는 제2, 제3, 제4 도핑 단계에 의해 불순물이 주입된다. 이에 따라, LDD 영역인 제1저농도 도핑영역(161b) 및 제2저농도 도핑영역(162b)이 형성될 수 있다.
다음, 상기 액티브(130)를 포함하는 기판(120) 상에는, 도 5e에 도시된 바와 같이, 층간절연막(160)이 형성된다. 상기 층간절연막(160) 상에는 상기 제1전극연결부(161)와 연결되는 제1전극(171) 및 상기 제2전극연결부(162)와 연결되는 제2전극(172)이 형성된다. 상기 제 제1전극(171) 및 제2전극(172)은 층간절역막(160)에 구비된 컨택홀을 통하여, 상기 제1전극연결부(161) 및 제2전극연결부(162)와 전기적으로 접속된다.
마지막으로, 상기 제1전극(171) 및 제2전극(172) 상에는, 도 5g에 도시된 바와 같이, 보호막(175)이 형성된다. 상기 보호막(175)은, 예를 들어, 폴리이미드(polyimide;PI), 폴리아마이드(polyamide;PA), 아크릴 수지(Acryl Resin), 벤조사이클로부텐(Benzo Cyclo Butene;BCB) 및 페놀 수지 등과 같은 유기물질로 이루어질 수 있다.
상기 보호막(175) 상에는, 상기 제2전극(172)과 연결되는 제3전극(180)을 포함하는 유기발광다이오드가 형성된다. 상기 유기발광다이오드는, 도면에 도시하지는 않았으나, 상기 제3전극(180), 상기 제3전극(180) 상에 적층되는 유기 발광층(미도시), 상기 유기발광층 상에 적층되는 제4전극(미도시)을 포함하여 구성된다. 또한, 상기 제4전극(미도시) 상부 전면에는 밀봉부(미도시)가 형성된다.
상기 유기 발광층(미도시)은 정공 수송층/발광층/전자 수송층의 구조, 또는 정공 주입층/ 정공 수송층/ 발광층/ 전자 수송층/ 전자 주입층의 구조를 가지도록 형성될 수 있다. 나아가, 상기 유기 발광층은 발광층의 발광 효율 및/또는 수명 등을 향상시키기 위한 기능층을 더 포함하여 이루어질 수 있다.
상기 유기 발광층(미도시) 상부에 형성된 상기 제4전극(미도시)은 상기 제3전극(180)이 애노드 전극의 역할을 하는 경우, 캐소드 전극의 역할을 한다.
상기 밀봉부(미도시)는 외부의 충격으로부터 상기 유기발광다이오드 및 상기 박막 트랜지스터 등을 보호하고, 수분 침투를 방지하는 역할을 한다.
도 6a 내지 도 6g는 본 발명에 따른 유기발광 표시패널에 적용되는 저온 다결정 실리콘 박막 트랜지스터의 액티브 제조방법을 설명하기 위한 예시도들이다.
먼저, 상기 기판(120) 상부 전면에는, 도 6a에 도시된 바와 같이, 액티브층(135)이 형성된다. 상기 기판(120)으로는 유리기판 또는 플라스틱 기판이 사용될 수 있다. 상기 저온 다결정 실리콘 박막 트랜지스터에서의 상기 액티브층(135)으로는 비정질 실리콘(amorphous Si)이 사용될 수 있다. 이 때, 상기 기판(120)과 액티브층(135) 사이에는 버퍼(125)가 형성될 수 있다. 상기 버퍼(125)는 상기 기판(120)으로부터 금속 이온 등의 불순물이 확산되어 액티브에 침투하는 것을 방지하는 기능을 한다.
다음, 상기 액티브층(135) 상에는, 도 6b에 도시된 바와 같이, 포토레지스트(Photoresist:PR)(190)가 도포된다. 감광성 고분자 수지인, 상기 포토레지스트(190)는 기판 상에 미세한 패턴을 형성하기 위한, 포토 리소그래피(Photolithography) 공정에 주로 사용된다. 상기 포토레지스트(190)는 빛에 의해 물질의 성질이 화학적으로 변화하기 때문에, 노광부과 비노광부의 용해도 차이에 의한 선택적 용해가 가능하다는 특징이 있다.
상기 포토레지스트(PR)는 크게 포지티브(Positive PR) 타입과 네가티브(Negative PR) 타입으로 분류된다. 이 중, 포지티브 타입의 포토레지스트(Positive PR)는 빛에 노출되지 않은 부분이 경화되어 패턴으로 형성되고, 빛에 노출된 부분이 용매에 의해 씻겨나가는 감광성 물질이다. 본 발명에 따른 액티브(130)를 형성하기 위해서는, 상기 포지티브 타입의 포토레지스트(Positive PR)가 사용된다.
다음, 상기 포토레지스트(190) 상에는, 도 6c에 도시된 바와 같이, 액티브영역이 패터닝 된 액티브마스크(Active Mask)가 위치된다. 상기 액티브마스크(Active Mask)의 패턴에 따라, 노광부와 비노광부가 결정된다. 상기 노광부는 빛에 노출된 영역이며, 상기 비노광부는 빛에 노출되지 않은 영역으로, 상기 비노광부의 포토레지스트(190)가 현상(development)되어, 도 6d에 도시된 바와 같이, 패턴으로 형성된다.
다음, 상기 현상에 의해 노출된 상기 액티브층(135)은, 도 6e에 도시된 바와 같이, 에칭 공정을 통해 패터닝된다. 상기 액티브층(135)이 에칭됨으로써, 서로 마주보는 상기 제3측부와 상기 제4측부에 각각 형성된 제1테이퍼부(134a) 및 제2테이퍼부(134b)가 구비된 액티브(130)가 형성된다.
상기 액티브(130)는 기판(120)의 상면으로부터 일정한 두께를 가지도록 형성된다. 상기 제1테이퍼부(134a) 및 제2테이퍼부(134b) 각각은 상기 액티브(130)의 각 측면에 일정한 기울기로 경사지게 형성되고, 액티브의 상면으로부터 기판의 표면으로 갈수록 그 단면적이 증가한다.
다음, 상기 제1테이퍼부(134a) 및 제2테이퍼부(134b)에는, 도 6f에 도시된 바와 같이, 불순물이 주입되는 제1도핑 단계가 수행된다. 이 때, 상기 액티브(130) 상에 형성되는 상기 포토레지스트(190)와 중첩되지 않는, 상기 제1테이퍼부(134a) 및 제2테이퍼부(134b)에만 선택적으로 불순물이 주입된다. 상기 제1테이퍼부(134a) 및 제2테이퍼부(134b)에는, 3족 원소(예를 들면, B, Al, Ga, In)가 불순물로 주입된다. 그러나 이에 한정되지 않으며, 5족 원소(예를 들면, P, As, Sb)가 불순물로 주입될 수도 있다.
다음, 도 6g에 도시된 바와 같이, 상기 제1도핑물질(137) 상의 포토레지스트(190)가 제거됨으로서 상기 제1테이퍼부(134a) 및 제2테이퍼부(134b)가 선택적으로 도핑된 상기 액티브(130)가 형성된다.
본 발명에 따른 유기발광 표시패널에서는, 상기 저온 다결정 실리콘 박막 트랜지스터 중 NMOS 박막 트랜지스터를 일예로하여, 본 발명이 설명되었으나, 이에 한정되지 않으며, PMOS 박막 트랜지스터의 경우에도 본 발명이 적용될 수 있다.
또한, 본 발명에서는, 저온 다결정 실리콘 박막 트랜지스터 일예로 하여, 본 발명에 설명되었으나, 이에 한정되지 않으며, 상기 험프채널에 의하여 험프특성을 나타내는 박막 트랜지스터(예를 들면, 산화물 트랜지스터, 비정질 실리콘 트랜지스터 등) 모두에, 본 발명이 적용될 수 있다.
또한, 유기발광 표시패널을 일예로하여 본 발명이 설명되었으나, 이에 한정되지 않으며, 상기 험프특성을 나타내는 박막 트랜지스터를 포함하는, 모든 표시패널에 본 발명이 적용될 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.　 그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100 : 패널 110 : 픽셀
200 : 게이트 드라이버 300 : 데이터 드라이버
400 : 타이밍 컨트롤러

Claims (10)

  1. 기판 상에 형성되며, 채널부 및 채널부의 서로 마주보는 제1측부와 제2측부에 형성되는 제1전극연결부 및 제2전극연결부를 포함하는 액티브;
    상기 액티브 상에 형성된 게이트 절연막;
    상기 게이트 절연막 상에 형성된 게이트 전극;
    상기 게이트 전극 상에 형성된 층간절연막;
    상기 층간절연막 상에 형성되어 상기 제1전극연결부와 전기적으로 연결되는 제1전극;
    상기 층간절연막 상에 형성되어 상기 제2전극연결부와 전기적으로 연결되는 제2전극;
    상기 제1전극 및 제2전극 상에 형성된 보호막; 및
    상기 보호막 상에 형성되어 상기 제1전극 또는 제2전극과 전기적으로 연결되는 유기발광 다이오드를 포함하고,
    상기 액티브는 상기 채널부의 서로 마주보는 제3측부와 제4측부에 형성되는 제1테이퍼부 및 제2테이퍼부를 포함하며,
    상기 제1테이퍼부 및 제2테이퍼부의 캐리어농도는 상기 채널부의 캐리어농도 보다 높고 상기 제1전극연결부 및 제2전극연결부의 캐리어농도 보다 낮은 유기발광 표시패널.
  2. 제 1 항에 있어서,
    상기 제1전극연결부는 제1고농도 도핑영역 및 상기 제1고농도 도핑영역의 캐리어농도 보다 낮은 캐리어농도를 갖는 제1저농도 도핑영역을 포함하고,
    상기 제1저농도 도핑영역은 상기 제1고농도 도핑영역과 상기 채널부 사이에 형성되며,
    상기 제2전극연결부는 제2고농도 도핑영역 및 상기 제2고농도 도핑영역의 캐리어농도 보다 낮은 캐리어농도를 갖는 제2저농도 도핑영역을 포함하고,
    상기 제2저농도 도핑영역은 상기 제2고농도 도핑영역과 상기 채널부 사이에 형성되는 유기발광 표시패널.
  3. 기판 상에 액티브를 형성하고, 상기 액티브의 서로 마주보는 제3측부 및 제4측부에 각각 형성된 제1테이퍼부 및 제2테이퍼부에 불순물을 주입하는 제1도핑 단계;
    상기 액티브 상에 게이트 절연막을 형성하고, 상기 게이트 절연막에 의해 커버되어 있는 상기 액티브에 불순물을 주입하는 제2도핑 단계;
    상기 게이트 절연막 상에 게이트 전극을 형성하는 단계;
    상기 게이트 전극과 중첩되지 않는 상기 액티브의 서로 마주보는 제1측부와 제2측부에 불순물을 주입하여 각각 제1전극연결부 및 제2전극연결부를 형성하는 제3도핑 단계;
    상기 액티브를 포함하는 기판 상에, 층간절연막을 형성하는 단계;
    상기 층간절연막 상에, 상기 제1전극연결부와 연결되는 제1전극 및 상기 제2전극연결부와 연결되는 제2전극을 형성하는 단계; 및
    상기 제1전극 및 제2전극 상에 보호막을 형성하고, 상기 제2전극과 연결되는 제3전극을 포함하는 유기발광 다이오드를 형성하는 단계를 포함하는 유기발광 표시패널 제조방법.
  4. 제 3 항에 있어서,
    상기 제1도핑 단계는,
    기판 상에 액티브층을 형성하는 단계;
    상기 액티브층 상에 포토레지스트를 도포하는 단계;
    상기 포토레지스트 상에 액티브마스크를 위치시켜 노광하는 단계;
    상기 노광된 포토레지스트를 현상하는 단계;
    상기 현상에 의해 노출된 상기 액티브층을 에칭하는 단계;
    상기 에칭에 의해 형성된 상기 액티브의 서로 마주보는 제3측부와 제4측부에 각각 형성된 제1테이퍼부 및 제2테이퍼부에 불순물을 주입하는 단계; 및
    상기 액티브 상의 제거되지 않은 포토레지스트를 제거하는 단계를 포함하는 유기발광 표시패널 제조방법.
  5. 제 3 항에 있어서,
    상기 액티브 중, 상기 제1테이퍼부 및 제2테이퍼부에는 상기 제1도핑 단계 및 상기 제2도핑 단계에 의해 불순물이 주입되며,
    상기 제1테이퍼부 및 상기 제2테이퍼부 사이에 형성된 채널부에는, 상기 제2도핑 단계에 의해 불순물이 주입되는 유기발광 표시패널 제조방법.
  6. 제 3 항에 있어서,
    상기 제3도핑 단계 이후에,
    상기 제1전극연결부 및 상기 제2전극연결부에는 도핑마스크를 이용한 제4도핑 단계가 더 포함되는 유기발광 표시패널 제조방법.
  7. 제 4 항에 있어서,
    상기 액티브층을 에칭하는 단계에서는,
    상기 액티브층의 하측면의 폭이, 상기 액티브층의 상측면의 폭 보다 길고, 상기 액티브층의 서로 마주보는 제3측부 및 제4측부에 각각 제1테이퍼부 및 제2테이퍼부가 형성되도록 상기 액티브층이 에칭되어, 상기 제1테이퍼부 및 제2테이퍼부를 포함하는 상기 액티브가 형성되는 유기발광 표시패널 제조방법.
  8. 제 4 항에 있어서,
    상기 제1도핑 단계는,
    상기 액티브 상에 형성되는 포토레지스트와 중첩되지 않는 상기 제1테이퍼부 및 상기 제2테이퍼부에만 선택적으로 불순물이 주입되는 유기발광 표시패널 제조방법.
  9. 제 3항에 있어서,
    상기 제1도핑 단계, 상기 제2도핑 단계 및 상기 제3도핑 단계에서는,
    3족 또는 5족 원소가 불순물로 주입되는 것을 특징으로 하는 유기발광 표시패널 제조방법.
  10. 제9항에 있어서,
    상기 제1도핑 단계와 상기 제2도핑 단계에서는,
    3족 원소가 불순물로 주입되는 것을 특징으로 하는 유기발광 표시패널 제조방법.
KR1020140092682A 2014-07-22 2014-07-22 유기발광 표시패널 및 그 제조방법 Active KR101559055B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020140092682A KR101559055B1 (ko) 2014-07-22 2014-07-22 유기발광 표시패널 및 그 제조방법
US14/800,421 US9905588B2 (en) 2014-07-22 2015-07-15 Organic light emitting display panel and method of manufacturing the same
CN201510434568.9A CN105304675B (zh) 2014-07-22 2015-07-22 有机发光显示面板和制造其的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140092682A KR101559055B1 (ko) 2014-07-22 2014-07-22 유기발광 표시패널 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR101559055B1 true KR101559055B1 (ko) 2015-10-12

Family

ID=54347257

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140092682A Active KR101559055B1 (ko) 2014-07-22 2014-07-22 유기발광 표시패널 및 그 제조방법

Country Status (3)

Country Link
US (1) US9905588B2 (ko)
KR (1) KR101559055B1 (ko)
CN (1) CN105304675B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105097550A (zh) * 2015-08-04 2015-11-25 深圳市华星光电技术有限公司 低温多晶硅薄膜晶体管的制作方法及低温多晶硅薄膜晶体管
TWI637504B (zh) * 2017-01-25 2018-10-01 友達光電股份有限公司 畫素結構
CN108054172B (zh) * 2017-11-30 2020-09-25 武汉天马微电子有限公司 阵列基板及其制作方法和显示装置
CN109037037B (zh) * 2018-09-27 2023-09-01 武汉华星光电技术有限公司 低温多晶硅层、薄膜晶体管及其制作方法
CN109637932B (zh) * 2018-11-30 2020-11-10 武汉华星光电技术有限公司 薄膜晶体管及其制备方法
CN114678384A (zh) * 2022-04-25 2022-06-28 福建华佳彩有限公司 一种改善Taper侧面金属残留的TFT阵列基板结构及其制造方法
CN115692427B (zh) * 2022-11-14 2025-07-18 武汉华星光电技术有限公司 显示面板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004214507A (ja) 2003-01-07 2004-07-29 Sharp Corp 半導体装置およびその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4070211A (en) 1977-04-04 1978-01-24 The United States Of America As Represented By The Secretary Of The Navy Technique for threshold control over edges of devices on silicon-on-sapphire
TW200601566A (en) * 2004-06-28 2006-01-01 Adv Lcd Tech Dev Ct Co Ltd Semiconductor apparatus and manufacturing method thereof
KR101226974B1 (ko) * 2006-05-03 2013-01-28 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조 방법
US20080042131A1 (en) 2006-08-15 2008-02-21 Tpo Displays Corp. System for displaying images including thin film transistor device and method for fabricating the same
WO2011135890A1 (ja) * 2010-04-30 2011-11-03 シャープ株式会社 半導体装置、表示装置、および半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004214507A (ja) 2003-01-07 2004-07-29 Sharp Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US9905588B2 (en) 2018-02-27
CN105304675B (zh) 2019-04-30
CN105304675A (zh) 2016-02-03
US20160027855A1 (en) 2016-01-28

Similar Documents

Publication Publication Date Title
KR101559055B1 (ko) 유기발광 표시패널 및 그 제조방법
CN1333382C (zh) 电流驱动型发光显示装置及其制造方法
US9406705B2 (en) Display backplane having multiple types of thin-film-transistors
EP2278618B1 (en) Organic light emitting display device and fabricating method thereof
EP3331023A1 (en) Organic light emitting display device comprising multi-type thin film transistor
KR102665322B1 (ko) 박막 트랜지스터 기판, 및 표시 장치
EP2889913B1 (en) Organic light emitting display device
KR102268493B1 (ko) 유기발광다이오드 표시장치 및 이의 제조방법
CN105097867A (zh) 有机发光显示器及其维修方法
KR100688971B1 (ko) 디스플레이장치
US9755007B2 (en) Pixel circuit
US20150097163A1 (en) Semiconductor device, display, and method of manufacturing semiconductor device
US20200111988A1 (en) Display device
KR20170080047A (ko) 산화물 박막 트랜지스터와 그를 포함하는 표시 장치 및 그 제조방법
US7619288B2 (en) Thin film transistor substrate, liquid crystal display device provided with such thin film transistor substrate and method for manufacturing thin film transistor substrate
KR20190002884A (ko) 트랜지스터 기판 및 이를 이용한 표시패널
Park et al. P‐70: Active Matrix OLED Displays Using Simple Poly‐Si TFT Process
KR102556961B1 (ko) 포토 마스크 및 이를 이용한 디스플레이 패널 및 디스플레이 패널의 제조방법
TW202228281A (zh) 顯示裝置
JP2010160200A (ja) 表示装置及びその駆動方法
KR101212153B1 (ko) 유기 전계발광소자 및 그 제조방법
KR20040078560A (ko) 일렉트로 루미네센스 표시 장치
TWI889213B (zh) 顯示裝置
CN101079235B (zh) 电流驱动型发光显示装置及其制造方法
EP4160683A2 (en) Thin-film transistor array substrate and display device

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20140722

PA0201 Request for examination
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20151001

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20151002

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20151002

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20180917

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20180917

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20200925

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20240919

Start annual number: 10

End annual number: 10