KR101555014B1 - Printed circuit board for forming fine wiring and method for manufacturing the same - Google Patents
Printed circuit board for forming fine wiring and method for manufacturing the same Download PDFInfo
- Publication number
- KR101555014B1 KR101555014B1 KR1020140041284A KR20140041284A KR101555014B1 KR 101555014 B1 KR101555014 B1 KR 101555014B1 KR 1020140041284 A KR1020140041284 A KR 1020140041284A KR 20140041284 A KR20140041284 A KR 20140041284A KR 101555014 B1 KR101555014 B1 KR 101555014B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- substrate
- forming
- via hole
- plating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 238000000034 method Methods 0.000 title claims description 52
- 238000007747 plating Methods 0.000 claims abstract description 152
- 229910052751 metal Inorganic materials 0.000 claims abstract description 145
- 239000002184 metal Substances 0.000 claims abstract description 145
- 239000000758 substrate Substances 0.000 claims abstract description 131
- 238000005530 etching Methods 0.000 claims description 36
- 238000009713 electroplating Methods 0.000 claims description 33
- 229910052802 copper Inorganic materials 0.000 claims description 31
- 239000007864 aqueous solution Substances 0.000 claims description 21
- 230000008569 process Effects 0.000 claims description 17
- 150000003839 salts Chemical class 0.000 claims description 14
- 229910052737 gold Inorganic materials 0.000 claims description 13
- 229910052759 nickel Inorganic materials 0.000 claims description 13
- 229910052709 silver Inorganic materials 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 12
- 229910045601 alloy Inorganic materials 0.000 claims description 11
- 239000000956 alloy Substances 0.000 claims description 11
- 229910052718 tin Inorganic materials 0.000 claims description 11
- -1 transition metal salt Chemical class 0.000 claims description 11
- 230000002378 acidificating effect Effects 0.000 claims description 9
- 229910052723 transition metal Inorganic materials 0.000 claims description 9
- 238000007639 printing Methods 0.000 claims description 8
- 229910052742 iron Inorganic materials 0.000 claims description 6
- 229910052763 palladium Inorganic materials 0.000 claims description 6
- 229910052697 platinum Inorganic materials 0.000 claims description 6
- 229910052745 lead Inorganic materials 0.000 claims description 5
- 229910052787 antimony Inorganic materials 0.000 claims description 4
- 229910052797 bismuth Inorganic materials 0.000 claims description 4
- 238000001035 drying Methods 0.000 claims description 4
- 229910052733 gallium Inorganic materials 0.000 claims description 4
- 229910052732 germanium Inorganic materials 0.000 claims description 4
- 229910052738 indium Inorganic materials 0.000 claims description 4
- 231100000241 scar Toxicity 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 292
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 46
- 239000010949 copper Substances 0.000 description 31
- 238000007772 electroless plating Methods 0.000 description 31
- 239000011889 copper foil Substances 0.000 description 29
- 229920001721 polyimide Polymers 0.000 description 12
- 239000004642 Polyimide Substances 0.000 description 11
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 9
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 229910021645 metal ion Inorganic materials 0.000 description 7
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 6
- 239000003638 chemical reducing agent Substances 0.000 description 6
- 239000010408 film Substances 0.000 description 6
- 239000000243 solution Substances 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000011161 development Methods 0.000 description 5
- 230000010354 integration Effects 0.000 description 5
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 5
- 239000011241 protective layer Substances 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 5
- 239000003381 stabilizer Substances 0.000 description 5
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 4
- 238000005553 drilling Methods 0.000 description 4
- 238000010030 laminating Methods 0.000 description 4
- 150000003624 transition metals Chemical class 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-M Acetate Chemical compound CC([O-])=O QTBSBXVTEAMEQO-UHFFFAOYSA-M 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 3
- 229910018104 Ni-P Inorganic materials 0.000 description 3
- 229910018536 Ni—P Inorganic materials 0.000 description 3
- QAOWNCQODCNURD-UHFFFAOYSA-L Sulfate Chemical compound [O-]S([O-])(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-L 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 229910000365 copper sulfate Inorganic materials 0.000 description 3
- ARUVKPQLZAKDPS-UHFFFAOYSA-L copper(II) sulfate Chemical compound [Cu+2].[O-][S+2]([O-])([O-])[O-] ARUVKPQLZAKDPS-UHFFFAOYSA-L 0.000 description 3
- 230000001965 increasing effect Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000007781 pre-processing Methods 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- KCXVZYZYPLLWCC-UHFFFAOYSA-N EDTA Chemical compound OC(=O)CN(CC(O)=O)CCN(CC(O)=O)CC(O)=O KCXVZYZYPLLWCC-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- WSFSSNUMVMOOMR-UHFFFAOYSA-N Formaldehyde Chemical compound O=C WSFSSNUMVMOOMR-UHFFFAOYSA-N 0.000 description 2
- OAKJQQAXSVQMHS-UHFFFAOYSA-N Hydrazine Chemical compound NN OAKJQQAXSVQMHS-UHFFFAOYSA-N 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- 239000004697 Polyetherimide Substances 0.000 description 2
- 239000004721 Polyphenylene oxide Substances 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000002313 adhesive film Substances 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- UORVGPXVDQYIDP-UHFFFAOYSA-N borane Chemical compound B UORVGPXVDQYIDP-UHFFFAOYSA-N 0.000 description 2
- 238000005266 casting Methods 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000008139 complexing agent Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- HHLFWLYXYJOTON-UHFFFAOYSA-N glyoxylic acid Chemical compound OC(=O)C=O HHLFWLYXYJOTON-UHFFFAOYSA-N 0.000 description 2
- 229910001507 metal halide Inorganic materials 0.000 description 2
- 150000005309 metal halides Chemical class 0.000 description 2
- 150000007522 mineralic acids Chemical class 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229920001230 polyarylate Polymers 0.000 description 2
- 229920001707 polybutylene terephthalate Polymers 0.000 description 2
- 229920000570 polyether Polymers 0.000 description 2
- 229920001601 polyetherimide Polymers 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 238000002203 pretreatment Methods 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- 239000002335 surface treatment layer Substances 0.000 description 2
- WYTZZXDRDKSJID-UHFFFAOYSA-N (3-aminopropyl)triethoxysilane Chemical compound CCO[Si](OCC)(OCC)CCCN WYTZZXDRDKSJID-UHFFFAOYSA-N 0.000 description 1
- 208000035404 Autolysis Diseases 0.000 description 1
- 206010057248 Cell death Diseases 0.000 description 1
- 101001045744 Sus scrofa Hepatocyte nuclear factor 1-beta Proteins 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 150000007513 acids Chemical class 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 239000004840 adhesive resin Substances 0.000 description 1
- 229920006223 adhesive resin Polymers 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 239000012670 alkaline solution Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 150000001412 amines Chemical class 0.000 description 1
- 238000004873 anchoring Methods 0.000 description 1
- 239000002585 base Substances 0.000 description 1
- 229910000085 borane Inorganic materials 0.000 description 1
- 238000005282 brightening Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229940044175 cobalt sulfate Drugs 0.000 description 1
- 229910000361 cobalt sulfate Inorganic materials 0.000 description 1
- KTVIXTQDYHMGHF-UHFFFAOYSA-L cobalt(2+) sulfate Chemical compound [Co+2].[O-]S([O-])(=O)=O KTVIXTQDYHMGHF-UHFFFAOYSA-L 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 239000012787 coverlay film Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 125000005265 dialkylamine group Chemical group 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- WOXXJEVNDJOOLV-UHFFFAOYSA-N ethenyl-tris(2-methoxyethoxy)silane Chemical compound COCCO[Si](OCCOC)(OCCOC)C=C WOXXJEVNDJOOLV-UHFFFAOYSA-N 0.000 description 1
- 235000001727 glucose Nutrition 0.000 description 1
- 150000002304 glucoses Chemical class 0.000 description 1
- 150000004820 halides Chemical class 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000003446 ligand Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- WSFSSNUMVMOOMR-NJFSPNSNSA-N methanone Chemical compound O=[14CH2] WSFSSNUMVMOOMR-NJFSPNSNSA-N 0.000 description 1
- PHQOGHDTIVQXHL-UHFFFAOYSA-N n'-(3-trimethoxysilylpropyl)ethane-1,2-diamine Chemical compound CO[Si](OC)(OC)CCCNCCN PHQOGHDTIVQXHL-UHFFFAOYSA-N 0.000 description 1
- 150000002894 organic compounds Chemical class 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000003002 pH adjusting agent Substances 0.000 description 1
- 150000002940 palladium Chemical class 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- ACVYVLVWPXVTIT-UHFFFAOYSA-N phosphinic acid Chemical class O[PH2]=O ACVYVLVWPXVTIT-UHFFFAOYSA-N 0.000 description 1
- 229920002492 poly(sulfone) Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 239000003755 preservative agent Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 230000028043 self proteolysis Effects 0.000 description 1
- 150000004756 silanes Chemical class 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 150000003457 sulfones Chemical class 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- BPSIOYPQMFLKFR-UHFFFAOYSA-N trimethoxy-[3-(oxiran-2-ylmethoxy)propyl]silane Chemical compound CO[Si](OC)(OC)CCCOCC1CO1 BPSIOYPQMFLKFR-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 230000037303 wrinkles Effects 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
본 발명은 적어도 하나의 비아홀을 포함하는 절연 기판, 상기 기판의 양면 상부에 하부배선층으로서 형성된, 패턴화된 무전해 금속 도금층 및 상기 패턴화된 무전해 금속 도금층의 상부에 상부배선층으로 형성된 전해 금속 도금층을 포함하는 미세배선용 양면 인쇄회로기판 및 이의 제조방법에 관한 것이다. The present invention provides a method of manufacturing a semiconductor device comprising an insulating substrate including at least one via hole, a patterned electroless metal plating layer formed as a lower wiring layer on both surfaces of the substrate, and a patterned electroless metal plating layer, And a method of manufacturing the same.
Description
본 발명은 미세배선용 인쇄회로기판 및 이의 제조방법에 관한 것으로, 보다 상세하게는 도금방식에 의해 형성된 배선층을 포함하는 미세배선용 인쇄회로기판 및 이의 제조방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printed circuit board for fine wiring and a method of manufacturing the same, and more particularly, to a printed circuit board for fine wiring including a wiring layer formed by a plating method and a method for manufacturing the same.
전자 산업 기술 분야에서 집적도의 급속한 발전으로 소형 칩과 그 부품을 직접 탑재하는 표면 실장 기술의 발전에 의해 전자 부품들의 두께가 얇아지고 크기가 축소됨에 따라 보다 복잡하고 협소한 공간에서도 내장이 용이하도록 하는 것을 필요로 하고 있다.Due to the rapid development of the integration density in the field of electronics industry, the development of surface mounting technology that directly mounts small chips and their parts has made the thickness of electronic parts thinner and smaller, making it easier to embed in more complicated and narrow spaces .
이러한 요구에 부응하여 보다 얇은 두께의 배선층을 가지면서도 전기전도도가 향상된 인쇄회로기판에 대한 개발이 요구되고 있다. 이러한 인쇄 회로 기판의 제조에는 기본적으로 동박 적층판(Copper Clad Laminates, CCL) 등과 같은 금속 적층체가 사용될 수 있다. 상기 금속 적층체는 박막 형태의 금속 전도층 상에 전기 절연성 수지 용액을 직접 도포하거나, 또는 금속 전도층 상에 전기 절연성 필름을 접착제를 사용하여 접합시키는 방법을 통해 제조될 수 있다. In response to such a demand, development of a printed circuit board having a thinner wiring layer and improved electrical conductivity is required. In order to manufacture such a printed circuit board, a metal laminate such as a copper clad laminate (CCL) may be used. The metal laminate may be produced by directly applying an electrically insulating resin solution on a metal conductive layer in the form of a thin film or by bonding an electrically insulating film on a metal conductive layer using an adhesive.
일반적으로, 동박 적층체(copper clad laminate, CCL)는 연성의 폴리이미드층과 동박층으로 구성되며, 폴리이미드 필름상에 동박층이 적층되거나, 또는 동박층상에 폴리이미드층이 적층되는 방식으로 제조된다. Generally, a copper clad laminate (CCL) is composed of a flexible polyimide layer and a copper foil layer, and is manufactured by laminating a copper foil layer on a polyimide film or a polyimide layer on a copper foil layer do.
한편, 인쇄회로기판에 사용되는 동박 적층체(CCL)는 그 구조에 따라, 단면 CCL과 양면 CCL로 구분된다. 단면 CCL은 폴리이미드층의 한쪽 면에만 동박층이 적층된 것이고, 양면 CCL은 폴리이미드층의 양면 모두에 동박층이 적층된 것이다. 최근에는 전자기기가 소형화되고 고기능화됨에 따라, 양면 CCL을 이용한 인쇄회로기판의 사용범위와 수요가 점차 증가하고 있다. On the other hand, the copper-clad laminate (CCL) used for a printed circuit board is divided into a single-sided CCL and a double-sided CCL, depending on its structure. The single-sided CCL is a laminate of a copper foil layer on one side of the polyimide layer and the double-side CCL is a laminate of copper foil layers on both sides of the polyimide layer. In recent years, electronic devices have become smaller and more sophisticated, and the use range and demand of printed circuit boards using double-sided CCL are gradually increasing.
한편, 인쇄회로기판의 양면을 전기적으로 연결하기 위해, 상기 양면 CCL에 쓰루-홀(through-hole)을 형성하고, 쓰루-홀이 형성된 양면 CCL를 무전해 도금 처리하여, 쓰루-홀 내벽에 도전층을 형성하고, 상기 무전해 도금 처리된 양면 CCL을 전해 도금 처리하여, 쓰루-홀을 도전층으로 완전히 매립하거나 부분적으로 매립하며, 상기 CCL의 양면에 설정된 회로를 형성할 수 있도록 에칭 등을 이용하여 패턴닝(patterning) 하고, 마지막으로 솔더 레지스트(solder resist)의 형성이나 그 외의 마무리 처리를 행하면 최종적으로 인쇄회로기판이 얻어질 수 있다. On the other hand, in order to electrically connect both sides of the printed circuit board, a through-hole is formed in the double-sided CCL and electroless plating is performed on the double-sided CCL in which the through- And the electroless-plated two-sided CCL is subjected to electrolytic plating to completely fill or partially fill the through-hole with the conductive layer and to etch the same to form a circuit on both sides of the CCL Finally, the formation of a solder resist or other finishing treatment is performed to finally obtain a printed circuit board.
이때, 사용되는 동박의 경우 폴리이미드 기판 방향으로 열압착되는 표면을 조화면(粗化面)으로 하고, 이 조화면에 상기 기판에 대한 투묘(投錨) 효과를 발휘시킴으로써, 기판과 동박의 접합 강도를 높여서 프린트 배선 기판으로서의 신뢰성을 확보할 수 있다. 한편, 접착필름을 사용하는 경우 동박의 조화면을 미리 에폭시 수지와 같은 접착용 수지로 피복하여 절연층의 접착 필름을 형성하고, 상기 필름의 절연층 쪽을 기판에 열압착하여 인쇄회로 기판 기판을 제조할 수 있다. At this time, in the case of the used copper foil, the surface to be thermocompression-bonded in the direction of the polyimide substrate is set as a roughened surface, and the anchoring effect on the substrate is exhibited on the roughened surface, The reliability as a printed wiring board can be secured. On the other hand, when an adhesive film is used, the roughened surface of the copper foil is coated with an adhesive resin such as an epoxy resin in advance to form an adhesive film of the insulating layer, and the insulating layer side of the film is thermally bonded to the substrate, Can be manufactured.
그러나 전자 부품의 고도 집적화에 대응하여, 배선 패턴도 고밀도화가 요구되고, 미세한 선폭 및 선간 피치의 배선으로 이루어진 미세 패턴의 프린트 배선 기판이 요구되며, 예를 들면, 반도체 패키지에 사용되는 프린트 배선 기판의 경우는 선폭과 선간 피치가 각각 30㎛ 전후인 고밀도 극미세 배선을 갖는 프린트 배선 기판이 요구되고 있다.However, in response to high integration of electronic components, it is required to increase the density of wiring patterns, and a printed wiring board having a fine pattern composed of wiring with fine line width and line pitch is required. For example, a printed wiring board There is a demand for a printed wiring board having a high-density and fine wiring whose line width and line pitch are respectively about 30 mu m.
이와 같은 종래기술로서 공개특허공보 10-2008-0087622호(2008.10.01.)에서는 제1 동박층 상에 폴리이미드층을 적층하여 얻어진 단면 FCCL에 스루홀을 형성하고, 상기 폴리이미드층을 표면처리후 스퍼터링 등의 증착을 통해 금속 씨드층을 형성하고 이에 전해도금을 하여 양면 FCCL을 제조한 후 이를 에칭 등을 통해 회로배선층을 형성함으로써 인쇄회로기판을 제조하는 방법에 관해 기재되어 있고, 또한 공개특허공보 10-2007-0076716호(2007.07.25.)에서는 절연층에 동박을 입힌 동박수지층의 표면을 도금하여 도금층을 형성하고 이에 에칭 레지스트 패턴을 형성한 후 상기 에칭 레지스트 패턴이 형성되지 않은 도금층을 에칭으로 제거하여 회로패턴을 형성하고 상기 회로패턴의 상면에 일부 회로패턴이 노출되도록 솔더 레지스트를 도포한 후 솔더 레지스트가 도포되지 않음으로써 노출된 상기 회로패턴에 플래시 에칭을 수행하는 단계를 포함하는 인쇄회로기판의 제조방법에 관해 기재되어 있다.As such prior arts, in Laid-Open Patent Publication No. 10-2008-0087622 (Oct. 1, 2008), a through hole is formed in a cross section FCCL obtained by laminating a polyimide layer on a first copper foil layer, and the polyimide layer is subjected to surface treatment Discloses a method for producing a printed circuit board by forming a metal seed layer through vapor deposition such as post-sputtering and electrolytic plating to form a double-sided FCCL and then forming a circuit wiring layer by etching or the like. In JP-A-10-2007-0076716 (2007.07.25), the surface of the copper foil layer coated with copper foil on the insulating layer is plated to form a plating layer, and an etching resist pattern is formed thereon. Etching is performed to form a circuit pattern, a solder resist is applied so that some circuit patterns are exposed on the upper surface of the circuit pattern, and then solder resist is applied And performing a flash etching on the exposed circuit pattern by the method of manufacturing a printed circuit board.
한편, 기판과의 접합 강도를 확보하기 위하여, 상기와 같은 종래기술에 따른 동박 적층체의 경우에 동박의 기재 쪽의 표면은 통상 Rz로 5㎛ 내지 6㎛ 정도의 조도를 갖는 조화면으로 되어 있다. (여기서, 표면 조도 Rz는, JIS-B-0601-1994 「표면 조도의 정의와 표시」의 「5.1 십점 평균 조도」의 정의에서 규정된 Rz를 의미한다.) On the other hand, in order to secure the bonding strength with the substrate, in the case of the conventional copper-clad laminate according to the above-described conventional technique, the surface of the base material of the copper foil is rough surface with roughness Rz of about 5 탆 to 6 탆 . (Here, the surface roughness Rz means Rz defined in the definition of " 5.1-point average roughness " in JIS-B-0601-1994 " Definition and display of surface roughness ".)
따라서 이 조화면의 돌기부가 기판으로 눌려 들어가기 때문에, 인쇄회로기판을 제조하기 위해 에칭을 하는 경우 이 돌기부를 완전히 에칭으로 제거하기 위해서는 장시간의 에칭 처리가 필요하다. Therefore, since protrusions of the roughened surface are pushed into the substrate, when etching is performed to fabricate a printed circuit board, a long time etching treatment is required to completely remove the protrusions by etching.
또한 기판내로 눌려 들어간 돌기부를 완전히 제거하지 않으면, 돌기부는 잔동(殘銅)이 되고, 배선 패턴의 선간 피치가 좁은 경우에는 절연 불량을 초래한다. 따라서, 눌려 들어간 돌기부를 에칭으로 제거하는 과정에서, 이미 형성되어 있는 배선 패턴의 측벽의 에칭도 진행될 수 있다.In addition, if the protruding portion pressed into the substrate is not completely removed, the protruding portion becomes residual copper, and if the line pitch of the wiring pattern is narrow, insulation failure occurs. Therefore, etching of the sidewall of the already formed wiring pattern can also proceed in the process of removing the pressed projected portion by etching.
또한, 두께가 9㎛ 또는 12㎛로 비교적 얇은 동박의 경우는, 그 기계적 강도가 작기 때문에, 프린트 배선 기판의 제조 시에 주름이나 접힘 현상이 쉽게 발생하고, 때로는 동박이 파단되는 경우도 있으므로, 취급에 세심한 주의를 기울여야만 하는 문제도 있다. Further, in the case of a copper foil having a relatively thin thickness of 9 占 퐉 or 12 占 퐉, since the mechanical strength thereof is small, wrinkles and folding phenomenon easily occur at the time of manufacturing the printed wiring board and sometimes the copper foil is broken. There is also the problem that we have to pay close attention to.
따라서, 보다 경제적인 방법에 의해 제조가 가능하며, 동박층의 조화면의 돌기부로부터 기인한 잔동(殘銅)을 포함하지 않고, 또한 기판과의 접합 강도가 크며, 미세 배선 패턴을 형성할 수 있는 금속 배선 회로를 포함하는 인쇄회로기판에 관한 연구개발의 필요성은 지속적으로 요구되고 있는 실정이다. Therefore, it is possible to manufacture by a more economical method, which does not contain residual copper due to protrusions of the roughened surface of the copper foil layer, has a high bonding strength with the substrate and can form a fine wiring pattern There is a continuing need for research and development on a printed circuit board including a metal wiring circuit.
공개특허공보 10-2008-0087622호(2008.10.01.)Open Patent Publication No. 10-2008-0087622 (Oct. 1, 2008)
공개특허공보 10-2007-0076716호(2007.07.25.)Open Patent Publication No. 10-2007-0076716 (July 25, 2007)
따라서 상기 문제점을 해결하기 위하여 본 발명은 전자 부품의 고도 집적화에 대응하여 미세 배선 패턴을 형성할 수 있으며, 동박 적층판(Copper Clad Laminates, CCL) 등과 같은 금속 적층체를 사용하지 않고, 폴리이미드 필름과 같은 절연기판에 직접적으로 도금방식을 사용한 PCB 제조방법으로서, 기판내에 동박층의 조화면의 돌기부로부터 기인한 잔동(殘銅)을 포함하지 않고, 전기전도성이 우수한 배선층의 형성이 가능하며 또한 기판과의 접합 강도가 큰 배선층을 갖는 미세배선용 양면 인쇄회로기판을 제공한다. Therefore, in order to solve the above problems, the present invention can form a fine wiring pattern corresponding to high integration of electronic parts, and it is possible to form a fine wiring pattern without using a metal laminate such as a copper clad laminate (CCL) There is provided a method of manufacturing a PCB using a plating method directly on the same insulating substrate, wherein a wiring layer having excellent electrical conductivity can be formed without containing residual copper due to protrusions of the roughened surface of the copper foil layer in the substrate, There is provided a double-sided printed circuit board for fine wiring having a wiring layer having a high bonding strength.
또한 본 발명은 종래기술에서 사용된 동박 적층판(Copper Clad Laminates, CCL) 등과 같은 금속 적층체를 사용하지 않기 때문에 보다 경제적인 방법에 의해 제조될 수 있는 상기 미세배선용 양면 인쇄회로기판의 신규한 제조방법을 제공한다. In addition, since the present invention does not use a metal laminate such as a copper clad laminate (CCL) used in the prior art, a novel manufacturing method of the double-sided printed circuit board for fine wiring, which can be manufactured by a more economical method .
본 발명은 a) 절연기판에 적어도 하나 이상의 비아홀을 형성하는 단계; a-1) 전이금속염 또는 Ga, Ge, In, Sn, Sb, Pb, Bi 중에서 선택되는 어느 하나의 금속염을 포함하는 산성 수용액에 기판을 침지한 후 건조하는 과정을 포함하는 기판의 전처리 단계; 및 기판 양면의 상부 및 비아홀의 표면에 하기 무전해 금속 도금층을 형성하기 위해 Au, Ag, Pt, Cu, Ni, Fe, Pd, Co 또는 이들의 합금에서 선택되는 어느 하나의 시드 금속층을 형성하는 단계; b) 상기 비아홀을 포함하는 기판 양면의 상부 및 비아홀의 표면에 무전해 금속 도금층을 형성하는 단계; c) 상기 무전해 금속 도금층이 형성된 기판 양면의 상부에 배선층으로서 패턴화될 영역 이외의 부분에 도금 레지스트층을 형성하는 단계; d) 상기 도금 레지스트층이 형성되지 않은 무전해 금속 도금층의 상부와, 비아홀에 형성된 무전해 금속 도금층의 외부에 전기 전도도를 향상하기 위해 전해 금속 도금층을 형성하는 단계; e) 상기 기판 양면에 형성된 도금 레지스트층을 제거하는 단계; 및 f) 상기 도금 레지스트층의 제거로 인해 노출된 무전해 금속 도금층을 에칭하는 단계;를 포함하는 미세배선용 양면 인쇄회로기판의 제조방법을 제공한다. The present invention provides a method of manufacturing a semiconductor device, comprising: a) forming at least one via hole in an insulating substrate; a step of immersing the substrate in an acidic aqueous solution containing a transition metal salt or any one of metal salts selected from Ga, Ge, In, Sn, Sb, Pb and Bi, followed by drying; Forming a seed metal layer selected from Au, Ag, Pt, Cu, Ni, Fe, Pd, Co, or an alloy thereof to form an electroless metal plating layer on the upper surface of the substrate and the upper surface of the via hole ; b) forming an electroless metal plating layer on both sides of the substrate including the via hole and on the surface of the via hole; c) forming a plating resist layer on portions other than a region to be patterned as a wiring layer on both sides of the substrate on which the electroless metal plating layer is formed; d) forming an electrolytic metal plating layer on the upper portion of the electroless metal plating layer on which the plating resist layer is not formed and the electroless metal plating layer formed on the via hole to improve electrical conductivity; e) removing the plating resist layer formed on both sides of the substrate; And f) etching the exposed electroless metal plating layer due to the removal of the plating resist layer. The present invention also provides a method of manufacturing a micro-wiring double-sided printed circuit board.
일 실시예로서, 상기 도금 레지스트층을 형성하는 단계는 전해도금을 방지하기 위한 광경화성 재료의 노광 및 현상공정을 포함하거나, 또는 인쇄방식에 의해 도금 레지스트층이 형성되는 것일 수 있다. In one embodiment, the step of forming the plating resist layer may include a step of exposing and developing a photocurable material to prevent electroplating, or a plating resist layer may be formed by a printing method.
삭제delete
일 실시예로서, 상기 도금 레지스트층의 제거로 인해 노출된 무전해 금속 도금층을 에칭하는 단계는 산성 조건하에서 진행하는 것을 특징으로 한다. In one embodiment, the step of etching the exposed electroless metal plating layer due to removal of the plating resist layer is characterized by proceeding under acidic conditions.
일 실시예로서, 상기 비아홀을 형성하는 단계는 상기 비아홀 가공시 발생하여 비아 내부에 잔존하는 탄흔(스미어, smear)을 제거하기 위해 플라즈마 또는 탄흔 제거 약품을 사용하여 이를 제거하는 공정을 추가적으로 포함할 수 있다.In one embodiment, the step of forming the via hole may further include a step of removing the smear caused by the via hole by using a plasma or scratch removal agent to remove the smear remaining in the via hole. have.
일 실시예로서, 상기 무전해 금속 도금층을 형성하는 단계이전에, 절연기판 상에 접착력 개선을 위한 플라즈마 처리하는 단계를 추가적으로 포함할 수 있다. In one embodiment, before the step of forming the electroless metal plating layer, the step of plasma-treating for improving adhesion on the insulating substrate may be further included.
또한, 본 발명은 상기 기재된 미세배선용 양면 인쇄회로기판의 제조방법에 의해 얻어지는 미세배선용 양면 인쇄회로기판을 제공한다. The present invention also provides a double-sided printed circuit board for micro-wiring obtained by the above-described method for manufacturing a micro-wiring double-sided printed circuit board.
또한, 본 발명은 적어도 하나의 비아홀을 포함하는 기판; 상기 기판의 양면 상부에 하부배선층으로서 형성된, 패턴화된 무전해 금속 도금층; 및 상기 패턴화된 무전해 금속 도금층의 상부에 상부배선층으로 형성된 전해 금속 도금층을 포함하는 미세배선용 양면 인쇄회로기판으로서, 상기 인쇄회로기판의 비아홀은 표면에는 무전해 금속 도금층이 형성되어 있으며, 상기 비아홀의 표면에 형성된 무전해 금속 도금층의 외부 표면에는 전해 금속 도금층이 형성된 것을 특징으로 하는 미세배선용 양면 인쇄회로기판을 제공한다. The present invention also provides a semiconductor device comprising: a substrate including at least one via hole; A patterned electroless metal plating layer formed as lower wiring layers on both surfaces of the substrate; And an electrolytic metal plating layer formed on the patterned electroless metal plating layer as an upper wiring layer, wherein an electroless metal plating layer is formed on a surface of the via hole of the printed circuit board, There is provided a double-sided printed circuit board for micro-wiring, characterized in that an electrolytic metal plating layer is formed on an outer surface of an electroless metal plating layer formed on a surface of a substrate.
일 실시예로서, 상기 기판은 두께가 8um 내지 200 um이고, 폴리뷰틸렌테레프탈레이트, 폴리에틸렌테레프탈레이트, 폴리술폰, 폴리에테르, 폴리에테르이미드, 내열성 에폭시(Epoxy), 폴리아릴레이트, 폴리이미드 및 FR-4 중에서 선택되는 어느 하나일 수 있다. In one embodiment, the substrate has a thickness of 8 um to 200 um and is selected from the group consisting of polybutylene terephthalate, polyethylene terephthalate, polysulfone, polyether, polyether imide, epoxy, polyarylate, polyimide, and FR -4. ≪ / RTI >
일 실시예로서, 상기 무전해 금속 도금층의 두께는 0.3 um 내지 15 um이며, 무전해 금속 도금에 사용되는 금속은 Cu, Sn, Ag, Au, Ni 또는 이들의 합금에서 선택되는 어느 하나이고, 상기 전해 금속 도금층은 Ni, Cu, Sn, Au, Ag 또는 이들의 합금 중에서 선택되는 어느 하나이거나 또는 Ni-P 합금일 수 있다. In one embodiment, the thickness of the electroless metal plating layer is 0.3 to 15 μm, and the metal used for the electroless metal plating is any one selected from Cu, Sn, Ag, Au, Ni, The electrolytic metal plating layer may be any one selected from the group consisting of Ni, Cu, Sn, Au, Ag, and alloys thereof, or may be a Ni-P alloy.
일 실시예로서, 본 발명의 인쇄회로기판은 상기 절연기판 상에 두께 0.02 내지 10 ㎛의 프라이머층이 추가로 형성된 후, 상기 프라이머층 상에 무전해 금속 도금층이 형성될 수 있다. In one embodiment, the printed circuit board of the present invention may further include a primer layer having a thickness of 0.02 to 10 탆 on the insulating substrate, and then an electroless metal plating layer may be formed on the primer layer.
본 발명의 미세배선용 양면 인쇄회로기판은 종래기술에 따른, 동박의 두께가 1 내지 5um의 매우 얇은 초 극박을 캐리어 동박 또는 필름에 부착하여, 캐스팅이나 라미네이팅 방법으로 제조하거나, 또는 스퍼터링 등의 공정을 이용하여 제조된 동박 적층체를 에칭하여 배선층을 형성하는 방법을 사용하지 않고, 비아홀이 형성된 폴리이미드와 같은 절연기판상에 직접 무전해 도금층을 형성하여 하부 배선층을 형성한 후 이에 패턴화된 전해도금층을 형성함으로써, 기판과의 접합 강도가 크고 전기전도성이 우수한 배선층의 형성이 가능한 장점이 있다. The double-sided printed circuit board for micro-wiring according to the present invention can be manufactured by attaching a very thin ultra-thin copper foil having a thickness of 1 to 5 μm to a carrier copper foil or film according to the prior art and by a casting or laminating method or by a process such as sputtering An electroless plating layer is directly formed on an insulating substrate such as a polyimide in which a via hole is formed to form a lower wiring layer, and then the patterned electrolytic plating layer There is an advantage that a wiring layer having a high bonding strength with the substrate and excellent in electrical conductivity can be formed.
또한 본 발명의 미세배선용 양면 인쇄회로기판은 전자 부품의 고도 집적화에 대응하여 미세 배선 패턴을 형성할 수 있으며, 기판내에 동박층의 조화면의 돌기부로부터 기인한 잔동(殘銅)을 포함하지 않는 미세 배선용 인쇄회로기판을 제공할 수 있다. Further, the micro-wiring double-sided printed circuit board of the present invention can form a fine wiring pattern in response to high integration of electronic parts, and is capable of forming a micro-wiring pattern that does not contain residual copper due to protrusions of the roughened surface of the copper- A wiring printed circuit board can be provided.
또한 본 발명은 종래기술에 따른 동박 적층체를 사용하지 않기 때문에, 동박적층체를 제조한 이후에 에칭 등을 이용하여 배선층을 형성하는 종래 기술의 인쇄회로기판의 제조방법에 비해 보다 경제적인 방법에 의해 상기 미세 배선용 인쇄회로기판을 제조할 수 있는 신규한 방법을 제공한다. Further, since the present invention does not use the conventional copper-clad laminate, it is more economical than the conventional method of manufacturing a printed circuit board in which a wiring layer is formed by using etching or the like after manufacturing the copper- To provide a novel method of manufacturing the printed circuit board for micro-wiring.
도 1은 본 발명에 따른 미세 배선용 인쇄회로기판의 단면을 도시한 그림이다.
도 2는 본 발명의 일 실시예에 따른 미세 배선용 인쇄회로기판의 제조방법을 나타낸 순서도이다.
도 3은 본 발명의 일 실시예에 따른 미세 배선용 인쇄회로기판의 제조방법에 따른 적층체의 단면을 도시한 그림이다. 1 is a cross-sectional view of a printed circuit board for micro-wiring according to the present invention.
2 is a flowchart showing a method of manufacturing a printed circuit board for micro-wiring according to an embodiment of the present invention.
3 is a cross-sectional view of a laminate according to a method of manufacturing a printed circuit board for micro-wiring according to an embodiment of the present invention.
이하, 첨부한 도면을 참조하여 본 발명의 미세 배선용 인쇄회로기판 및 이의 제조방법을 상세히 설명한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시 예 들을 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다. 본 발명의 설명 과정에서 이용되는 숫자(예를 들어, 제1, 제2 등)는 하나의 구성요소를 다른 구성요소와 구분하기 위한 식별기호에 불과하다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a printed wiring board for micro-wiring and a method of manufacturing the same will be described in detail with reference to the accompanying drawings. While the invention is susceptible to various modifications and alternative forms, specific embodiments thereof are shown by way of example in the drawings and will herein be described in detail. It is to be understood, however, that the invention is not intended to be limited to the particular forms disclosed, but on the contrary, is intended to cover all modifications, equivalents, and alternatives falling within the spirit and scope of the invention. In the accompanying drawings, the dimensions of the structures are enlarged to illustrate the present invention in order to clarify the present invention. Numbers (e.g., first, second, etc.) used in the description process of the present invention are merely an identifier for distinguishing one component from another.
본 발명에서 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless otherwise defined in this invention, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which this invention belongs. Terms such as those defined in commonly used dictionaries are to be interpreted as having a meaning consistent with the contextual meaning of the related art and are to be interpreted as either ideal or overly formal in the sense of the present application Do not.
도 1은 본 발명의 일 실시예에 따른 미세 배선용 양면 인쇄회로기판의 단면도를 나타낸 그림이다. 1 is a cross-sectional view of a double-sided printed circuit board for micro-wiring according to an embodiment of the present invention.
상기 도 1에서 볼 수 있듯이, 본 발명에 따른 미세 배선용 양면 인쇄회로기판은 적어도 하나의 비아홀을 포함하는 절연 기판(10); 상기 기판의 양면 상부에 하부 배선층으로서 형성된, 패턴화된 무전해 금속 도금층(30); 및 상기 패턴화된 무전해 금속 도금층의 상부에 상부 배선층으로 형성된 전해 금속 도금층(50)을 포함하여 이루어지며, 상기 인쇄회로기판의 비아홀은 표면에는 무전해 금속 도금층(30)이 형성되어 있으며, 상기 비아홀의 표면에 형성된 무전해 금속 도금층의 외부 표면에는 전해 금속 도금층(50)이 형성된 것을 특징으로 한다. As shown in FIG. 1, the double-sided printed circuit board for micro-wiring according to the present invention includes: an
본 발명에 있어서, 상기 절연 기판(10)은 고분자 재료를 포함하여 형성될 수 있고 절연성을 가지는 기판이면 그 종류에 제한되지 않고 적용가능하나, 바람직하게는 폴리뷰틸렌테레프탈레이트, 폴리에틸렌테레프탈레이트, 폴리술폰, 폴리에테르, 폴리에테르이미드, 내열성 에폭시(Epoxy), 폴리아릴레이트, 폴리이미드 및 FR-4 중에서 선택되는 어느 하나가 사용될 수 있다. In the present invention, the
본 발명에서의 상기 기판은 가요성(可撓性)을 가지는 연성(flexible) 기판, 또는 경성 기판이 모두 사용가능하며, 바람직하게는 연성기판이 사용될 수 있으나, 이에 제한되지는 않는다. The substrate in the present invention may be a flexible substrate having flexibility or a rigid substrate, and preferably a flexible substrate may be used, but the present invention is not limited thereto.
또한 상기 연성기판의 두께는 가요성을 가지는 범위이면 적합하며, 바람직하게는 5 um 내지 1000 um 의 범위를 가질 수 있고, 더욱 바람직하게는 8um 내지 200 um 의 범위를 가질 수 있다. Further, the thickness of the flexible substrate is suitable as long as it is flexible, preferably in the range of 5 m to 1000 m, more preferably in the range of 8 m to 200 m.
한편, 본 발명에서 상기 기판상에 프라이머층(20)이 추가적으로 형성될 수 있다. 상기 프라이머층의 두께는 0.02 내지 10 um의 범위로 가능하며, 바람직하게는 0.1 내지 3 um로 가능하다. In the present invention, a
상기 프라이머층은 기판 소재와 무전해 금속 도금층간의 부착력(밀착력)을 향상시켜주며, 실란 계열 프라이머(silane primer)가 사용될 수 있다. 이러한 실란계열 프라이머로는, 예를 들면 비닐트리스(2-메톡시에톡시)실란, 3-글리시독시프로필 트리메톡시실란, N-(2-아미노에틸)-3-아미노프로필트리메톡시실란, 3-아미노프로필트리에톡시실란 등을 들 수 있다. 또한 에폭시, 아크릴, 실리콘 계열의 프라이머를 사용할 수 있다.The primer layer improves the adhesion (adhesion) between the substrate material and the electroless metal plating layer, and a silane-based primer can be used. Examples of such silane series primers include vinyltris (2-methoxyethoxy) silane, 3-glycidoxypropyltrimethoxysilane, N- (2-aminoethyl) -3-aminopropyltrimethoxysilane , 3-aminopropyltriethoxysilane, and the like. Epoxy, acrylic, or silicone-based primers may also be used.
도 1에서는 예시적으로, 상기 기판의 양면 상부에 프라이머층(20)이 각각 형성된 미세배선용 양면 인쇄회로기판을 도시하고 있다. FIG. 1 exemplarily shows a double-sided printed circuit board for micro-wiring in which a
또한 본 발명에서 상기 프라이머 층이 기판상에 코팅되기 전에 상기 기판은 프라이머층 또는 기판층에 무전해 금속 도금층과 접착력이 개선시키기 위해 플라즈마 처리가 이루어질 수 있다. Also, in the present invention, before the primer layer is coated on the substrate, the substrate may be plasma treated to improve adhesion with the electroless metal plating layer on the primer layer or the substrate layer.
한편, 본 발명의 상기 기판은 기판의 전면과 후면 상부에 각각 하부배선층으로서 형성된, 패턴화된 무전해 금속 도금층(30)이 형성될 수 있다. Meanwhile, the substrate of the present invention may be formed with a patterned electroless metal plating layer 30 formed as a lower wiring layer on the front surface and the rear surface of the substrate, respectively.
본 발명에서 상기 무전해 금속 도금층의 두께는 0.3 um 내지 15 um 일 수 있으며, 바람직하게는 0.4 um 내지 10 um 일 수 있으며, 이는 최종적으로 제조되는 인쇄회로기판의 구조 또는 상태에 따라 달라질 수 있다. In the present invention, the thickness of the electroless metal plating layer may be 0.3 μm to 15 μm, preferably 0.4 μm to 10 μm, depending on the structure or state of the final printed circuit board.
또한 상기 무전해 금속 도금에 사용되는 금속은 Cu, Sn, Ag, Au, Ni 또는 이들의 합금에서 선택되는 어느 하나일 수 있다. The metal used for the electroless metal plating may be any one selected from Cu, Sn, Ag, Au, Ni, and alloys thereof.
본 발명에서 상기 무전해 금속 도금층은 기판 양면에 전면적으로 도금되나, 후술될 에칭공정에 의해 식각됨으로써, 배선층이 형성될 부분만 남도록 패턴화되어 하부배선층으로 형성되며, 상기 무전해 도금층 상부에는 전해도금층이 형성되어 상부 배선층으로서의 기능을 하게 된다. In the present invention, the electroless metal plating layer is formed on the entire surface of the substrate by etching, but is patterned to be a lower wiring layer by etching only the part where the wiring layer is to be formed by etching, which will be described later. In the upper part of the electroless plating layer, So as to function as an upper wiring layer.
상기 무전해 금속 도금층은 배선층 형성을 위한 에칭이 되기 전을 기준으로 각각의 기판면적의 적어도 30% 이상이 포함되도록 형성될 수 있고, 바람직하게는 기판면적의 적어도 50% 이상이 포함될 수 있으며, 더욱 바람직하게는 기판면적의 적어도 70% 이상이 포함될 수 있다. The electroless metal plating layer may be formed so as to include at least 30% or more of the area of each substrate based on the before etching for forming the wiring layer, preferably at least 50% or more of the area of the substrate, Preferably, at least 70% of the substrate area can be included.
즉, 상기 무전해 도금층은 기판의 양면 각각의 상부 전면에 형성되고, 사용자가 에칭을 통해 배선층을 형성하고자 하는 부분만을 남겨둠으로써, 배선층의 하부부분이 형성될 수 있다. That is, the electroless plating layer is formed on the upper surface of each of both surfaces of the substrate, and a lower portion of the wiring layer can be formed by leaving only the portion where the user wants to form the wiring layer through etching.
이를 위해서는 상기 기판상의 무전해 도금층의 상부에 배선층으로서 패턴화될 영역이외의 부분에 도금 레지스트층을 형성할 수 있다. To this end, a plating resist layer may be formed on a portion other than the region to be patterned as a wiring layer on the electroless plating layer on the substrate.
상기 도금 레지스트층은 이후 공정에 해당하는 전해도금을 방지하기 위한 보호층으로서, 포토레지스트 등 광경화성 재료의 코팅후에 광조사에 의한 노공 및 현상공정에 의해 패턴화되어 형성되거나, 또는 용액상태이거나 용융상태의 고분자 재료의 인쇄방식에 의해 형성되거나, 또는 필름형태를 접착함에 의해 형성될 수 있다. The plating resist layer is a protective layer for preventing electrolytic plating corresponding to a subsequent process. The plating resist layer is patterned and formed by an exposure process by light irradiation after coating a photocurable material such as a photoresist, Or may be formed by bonding a film form.
따라서, 상기 도금 레지스트층이 형성되지 않은 부분만이 이후공정에서의 전해도금에 의해 상기 무전해도금층 상에 전해도금층이 형성되게 한다. 이에 관해서는 본 발명에 따른 인쇄회로기판의 제조방법에서 상세히 기술하고자 한다. Therefore, only the portion where the plating resist layer is not formed causes the electroplating layer to be formed on the electroless plating layer by electrolytic plating in a subsequent step. This will be described in detail in a manufacturing method of a printed circuit board according to the present invention.
한편, 본 발명에서 상기 기판의 양면의 각각의 상부와 무전해 동도금층의 사이에는 무전해 금속 도금층의 형성하기 위한 시드 금속층이 추가로 형성될 수 있다. In the present invention, a seed metal layer for forming an electroless metal plating layer may be additionally formed between the upper portions of both sides of the substrate and the electroless copper plating layer.
상기 시드 금속층은 상기 기판상에 시드금속이 흡착되고 이에 상기 무전해 화학도금층을 형성하는 금속이온이 환원되게 함으로써 무전해 도금의 반응속도와 선택성을 개선시킬 수 있다. The seed metal layer adsorbs seed metal on the substrate, and metal ions forming the electroless chemical plating layer are reduced, thereby improving the reaction rate and selectivity of the electroless plating.
상기 시드 금속층을 형성하기 위한 금속은 Au, Ag, Pt, Cu, Ni, Fe, Pd, Co 또는 이들의 합금에서 선택될 수 있고, 시드금속 성분의 할라이드, 설페이트, 아세테이트, 착염 등의 시드금속성분의 전이금속염이면 어느 성분이나 가능하다.The metal for forming the seed metal layer may be selected from the group consisting of Au, Ag, Pt, Cu, Ni, Fe, Pd, Co, and alloys thereof. The seed metal component such as halide, sulfate, acetate, Any transition metal salt can be used.
또한 본 발명은 상기 시드 금속층을 형성함에 있어서, 상기 시드 금속층에 시드 금속 성분이외의 다른 추가적인 전이금속 성분을 함유할 수 있다. Further, in forming the seed metal layer, the seed metal layer may contain an additional transition metal component other than the seed metal component.
상기 시드금속이외의 추가의 전이금속 성분은 금속 할라이드, 금속 설페이트, 금속 아세테이트 등의 전이금속 염을 이용하여 함유시킬 수 있다. Further transition metal components other than the seed metal may be contained using a transition metal salt such as metal halide, metal sulfate, metal acetate or the like.
또한, 상기 시드 금속층은 금속 염을 포함하는 산성 수용액에 기판을 침지한 후 건조하는 과정을 포함하는, 시드금속을 형성하기 위해 기판 양면에의 전처리 단계를 통하여 시드금속층의 형성을 촉진시켜주며, 또한 기판과 무전해금속층과의 접착성을 개선시켜 줄 수 있고, 무전해 금속 도금층이 보다 신속히 형성될 수 있도록 할 수 있다. The seed metal layer promotes the formation of the seed metal layer through a pretreatment step on both sides of the substrate to form a seed metal, including a step of immersing the substrate in an acidic aqueous solution containing a metal salt and then drying the substrate, The adhesion between the substrate and the electroless metal layer can be improved, and the electroless metal plating layer can be formed more quickly.
한편, 본 발명은 도 1에서 보는 바와 같이 상기 무전해 금속 도금층(30)상에 추가로 형성된 전해 금속 도금층(50)을 포함할 수 있다. 상기 전해 금속 도금층은 Ni, Cu, Sn, Au, Ag 또는 이들의 합금 중에서 선택되는 어느 하나이거나 또는 Ni-P 합금일 수 있고, 무전해 금속 도금층(30)상에 형성됨으로써, 배선층의 전도도가 더욱 향상될 수 있다.1, the present invention may include an electrolytic
상기 전해 금속 도금층(50)의 두께는 1 내지 30 um 일 수 있고, 바람직하게는 2 내지 20um일 수 있다. 이는 최종적으로 제조되는 인쇄회로기판의 구조 또는 상태에 따라 달라질 수 있다. The thickness of the electrolytic
한편, 상기 전해 금속 도금층만을 상기 기판 또는 프라이머층 상부에 직접 형성하게 되는 경우에 전해 금속 도금층이 잘 형성이 되지 않을뿐 아니라, 전해 금속 도금층이 형성되더라도 기판과의 접착력이 약하여 향후 인쇄회로기판을 형성하기 위한 에칭 공정에서 박리되거나 또는 단선 될 수 있으나, 본 발명에서와 같이 무전해 금속 도금층을 상기 비아홀이 형성된 절연기판상에 형성함으로써, 비아홀에 전해도금을 위한 금속층을 부여함과 동시에, 기판전면에는 무전해 금속 도금층과 기판과의 접착력을 강화시킨 후에 상기 무전해 금속 도금층상에 전해도금을 하게 되면 배선층의 전기전도도가 향상됨과 동시에 기판과의 접착력도 강화될 수 있어, 얇은 배선층을 가지면서도 미세 패턴화 공정이 가능한 인쇄회로기판이 제조될 수 있다.On the other hand, when only the electrolytic metal plating layer is formed directly on the substrate or the primer layer, not only the electrolytic metal plating layer is formed well but also the adhesive strength to the substrate is low even though the electrolytic metal plating layer is formed, However, by forming the electroless metal plating layer on the insulating substrate on which the via hole is formed as in the present invention, a metal layer for electroplating is provided to the via hole, and a metal layer is formed on the entire surface of the substrate When the electroless metal plating layer is subjected to electrolytic plating after the adhesion between the electroless metal plating layer and the substrate is enhanced, the electrical conductivity of the wiring layer can be improved and the adhesion with the substrate can be enhanced. As a result, A printed circuit board which can be processed can be manufactured.
또한, 본 발명에서의 무전해 금속 도금층은 종래기술에 따라 형성된 동박층보다 에칭공정에 따른 선택성이 양호해짐으로써, 공정조건에 따른 에칭 정도를 조절가능한 장점이 있다. 예컨대 스퍼터링 공정에 의해 형성된 시드 동박층의 경우 동박층의 형성이 치밀하게 되어있고, 기판소재와의 밀착력을 증대시키기 위해 Ni, Cr, Cu등의 하나 이상의 층으로 구성되어 있기 때문에 이를 에칭하려면 보다 강한 조건에서 에칭이 이루어져야 하나, 본 발명에서의 도금방식에 의해 형성된 동박층의 경우 공정 조건을 완화시키더라도 에칭이 잘 이루어질 수 있는 장점이 있다. In addition, the electroless metal plating layer in the present invention is advantageous in that the degree of etching according to process conditions can be controlled by improving the selectivity of the electroless metal plating layer according to the etching process, compared with the copper foil layer formed according to the prior art. For example, in the case of the seeded copper foil layer formed by the sputtering process, since the formation of the copper foil layer is dense and composed of at least one layer of Ni, Cr, Cu or the like in order to increase the adhesion with the substrate material, However, in the case of the copper foil layer formed by the plating method of the present invention, etching can be performed well even if the process conditions are relaxed.
한편, 본 발명에서의 기판은 적어도 하나의 비아홀(12)을 포함하게 된다. 상기 비아홀은 기판 전면과 후면상에 각각 형성되는 회로배선을 연결하는 기능을 한다. Meanwhile, the substrate in the present invention includes at least one via hole 12. The via holes function to connect circuit wirings formed on the front surface and the rear surface of the substrate, respectively.
상기 비아홀은 인쇄회로기판에서 층과 층사이의 전기적인 통전을 위해 가공한 구멍을 의미하며, 통상적으로 양면이 뚫려있는 것을 의미한다. The via hole means a hole processed for electrical conduction between a layer and a layer in a printed circuit board, and usually means that both sides are perforated.
상기 비아홀은 기계적(CNC) 드릴링 또는 레이저 드릴링에 의해 형성될 수 있다. The via hole may be formed by mechanical (CNC) drilling or laser drilling.
예시적으로 상기 비아홀은 UV 또는 CO2 레이저에 의해 식각되어 형성될 수 있으며, 이때 레이저 빔의 사이즈는 비아 홀의 직경보다는 작은 것을 사용할 수 있다. Illustratively, the via hole may be formed by etching with a UV or CO2 laser, and the size of the laser beam may be smaller than the diameter of the via hole.
또한 상기 비아홀 가공시 발생하여, 비아 내부에 잔존하는 탄흔(스미어, smear)을 제거하기 위해 플라즈마 또는 탄흔 제거 약품을 사용하여 이를 제거하는 공정을 추가로 할 수 있다. Further, in order to remove the smear remaining in the via during the via hole process, a process of removing the smear by using a plasma or scar remover may be additionally performed.
본 발명의 인쇄회로기판의 주요한 기술적 특징으로서, 상기 인쇄회로기판은 각각의 비아홀의 표면에는 무전해 금속 도금층이 형성되어 있으며, 상기 각각의 비아홀의 표면에 형성된 무전해 금속 도금층의 외부 표면에는 전해 금속 도금층이 형성되어 있다. According to another aspect of the present invention, there is provided a printed circuit board, wherein the printed circuit board has an electroless metal plating layer formed on a surface of each via hole, and an electroless metal plating layer formed on the surface of each via hole, A plating layer is formed.
즉, 상기 인쇄회로기판내의 비아홀의 표면에 형성된 무전해 도금층은 기판상에 형성된 무전해도금층과 동일한 공정단계에서 형성된 것으로서, 무전해도금층의 형성조건이 기판상에 형성된 무전해 도금층과 동일하며, 또한 상기 비아홀의 표면의 무전해 금속 도금층상에 형성된 전해도금층은 기판양면에 형성된 전해도금층과 동일한 공정단계에서 형성된 것으로서, 전해도금층의 형성조건이 기판상에 형성된 전해 도금층과 동일하게 된다. That is, the electroless plated layer formed on the surface of the via hole in the printed circuit board is formed in the same process step as the electroless plated layer formed on the substrate, and the formation condition of the electroless plated layer is the same as that of the electroless plated layer formed on the substrate, The electroplating layer formed on the electroless metal plating layer on the surface of the via hole is formed in the same process step as the electroplating layer formed on both sides of the substrate, and the formation condition of the electroplating layer becomes the same as that of the electroplating layer formed on the substrate.
도 1에 도시된 바와 같은 구조의 인쇄회로기판은 기판 양면의 상부와 각각의 비아홀의 표면에 무전해 도금층이 동일한 단계의 동일한 조건하에서 형성됨으로써, 종래기술에 의해 동박을 제조하고 이에 비아홀을 형성한 후에 무전해 도금을 형성하는 방법보다 공정단계가 줄어들 수 있고, 또한 CCL(Copper Clad Laminates) 또는 FCCL(Flexible Copper Clad Laminates)과 같이 동박을 적층한 기판을 이용하여 인쇄회로기판을 제조하는 공정보다 경제적으로 유리한 잇점이 있다. The printed circuit board having the structure as shown in FIG. 1 is formed by forming the electroless plating layer on both the upper surface of the substrate and the surface of each via hole under the same conditions of the same step, The process steps can be reduced more than the method of forming the electroless plating thereafter and it is more economical than the process of producing the printed circuit board by using the substrate laminated with the copper foil such as CCL (Copper Clad Laminates) or FCCL (Flexible Copper Clad Laminates) .
또한, 본 발명은 상기 미세배선용 양면 인쇄회로기판의 제조방법을 제공한다. 이에 대해서는 도 2 및 도 3을 통해 설명한다. In addition, the present invention provides a method of manufacturing the double-sided printed circuit board for micro-wiring. This will be described with reference to FIG. 2 and FIG.
도 2는 본 발명의 일 실시예에 따른 양면 인쇄회로기판의 제조방법을 나타낸 순서도이고, 도 3은 상기 도 2의 방법에 따른 단계별 적층체의 단면을 도시한 그림이다. FIG. 2 is a flowchart illustrating a method of manufacturing a double-sided printed circuit board according to an embodiment of the present invention, and FIG. 3 is a cross-sectional view of a stepwise laminate according to the method of FIG.
상기 제조방법은 도 2에 기재된 바와 같이, a) 절연 기판에 적어도 하나 이상의 비아홀(12)을 형성하는 단계, b) 상기 비아홀(12)을 포함하는 기판 양면의 상부 및 비아홀의 표면에 무전해 금속 도금층(30)을 형성하는 단계, c) 상기 무전해 금속 도금층(30)이 형성된 기판 양면의 상부에 배선층으로서 패턴화될 영역 이외의 부분에 도금 레지스트층(40)을 형성하는 단계, d) 상기 도금 레지스트층(40)이 형성되지 않은 무전해 금속 도금층(30)의 상부와, 비아홀에 형성된 무전해 금속 도금층(30)의 외부에 전기 전도도를 향상하기 위해 전해 금속 도금층(50)을 형성하는 단계, e) 상기 기판 양면에 형성된 도금 레지스트층(40)을 제거하는 단계 및 f) 상기 도금 레지스트층의 제거로 인해 노출된 무전해 금속 도금층을 에칭하는 단계를 포함한다. 2, the method comprises the steps of: a) forming at least one via hole 12 in an insulating substrate; b) forming an electroless metal on the upper surface of the substrate including both the via hole 12 and the via hole, C) forming a plating resist layer (40) on a portion other than a region to be patterned as a wiring layer on both sides of the substrate on which the electroless metal plating layer (30) is formed; d) Forming an electrolytic
이를 보다 구체적으로 살펴보면, 첫 번째 단계로서 기판에 비아홀을 형성하는 단계는 기판 전면과 후면상에 각각 형성되는 회로배선을 연결하는 기능을 가지도록 상기 비아홀을 생성하는 것이면 종류에 제한되지 않고 형성될 수 있다. 예시적으로 상기 비아홀은 기계적 드릴링 또는 레이저 드릴링에 의해 형성될 수 있다. More specifically, as a first step, the step of forming a via hole in the substrate may be formed without being limited to the type that forms the via hole so as to have a function of connecting circuit wirings formed on the front and back surfaces of the substrate, respectively have. Illustratively, the via hole may be formed by mechanical drilling or laser drilling.
보다 구체적으로 상기 비아홀은 UV 또는 CO2 레이저에 의해 식각되어 형성될 수 있으며, 이때 레이저 빔의 사이즈는 비아 홀의 직경보다는 작은 것을 사용할 수 있으나, 이에 제한되지 않는다.More specifically, the via hole may be formed by etching with a UV or CO2 laser. The size of the laser beam may be smaller than the diameter of the via hole, but is not limited thereto.
상기 비아홀은 인쇄회로기판에서 층과 층사이의 전기적인 통전을 위해 가공한 구멍을 의미하며, 통상적으로 양면이 뚫려있는 것을 의미한다. The via hole means a hole processed for electrical conduction between a layer and a layer in a printed circuit board, and usually means that both sides are perforated.
또한 본 발명에서 상기 비아홀을 형성하는 단계는 상기 비아홀 가공시 발생하여, 비아 내부에 잔존하는 탄흔(스미어, smear)을 제거하기 위해 플라즈마 또는 탄흔 제거 약품을 사용하여 이를 제거하는 공정을 추가로 포함할 수 있다. Further, in the present invention, the step of forming the via hole may further include a step of removing the smear caused by the via hole by using a plasma or a scratch removing agent to remove the smear remaining in the via .
도 3의 b)에서는 상기 비아홀이 기판상에 형성된 인쇄회로기판의 단면을 도시하고 있다. 3 (b) shows a cross section of a printed circuit board on which the via hole is formed.
두 번째 단계는 상기 비아홀을 포함하는 기판 양면의 상부 및 비아홀의 표면에 무전해 금속 도금층을 형성하는 단계이다. The second step is to form an electroless metal plating layer on the upper surface of the substrate including the via hole and on the surface of the via hole.
도 3의 c)에서는 상기 무전해 금속 도금층이 기판 및 비아홀의 표면상에 형성된 인쇄회로기판의 단면을 도시하고 있다. In Fig. 3 (c), the electroless metal plating layer shows a cross section of the printed circuit board formed on the surface of the substrate and the via hole.
일반적으로 인쇄회로기판을 제조하는 경우에 종래기술로서 동박 적층체(CCL)와 같이 기판상에 배선층으로 사용할 금속층(동박)이 미리 형성된 기판에 비아홀을 형성하고 상기 비아홀의 표면에 무전해도금층을 형성하는 것이 알려져 있으나, 본 발명에서는 배선층이 미리 형성되지 않은 절연 기판상에 상기 비아홀을 먼저 형성한 후에 상기 기판상에 무전해 도금층을 형성함으로써, 배선층의 하부가 형성되는 것을 특징으로 한다.In general, when a printed circuit board is manufactured, a via hole is formed on a substrate in which a metal layer (a copper foil) to be used as a wiring layer is formed on a substrate such as a copper-clad laminate (CCL) in advance, and an electroless plating layer is formed on the surface of the via hole The present invention is characterized in that a lower portion of the wiring layer is formed by forming the via hole on the insulating substrate on which the wiring layer is not formed in advance and then forming the electroless plating layer on the substrate.
본 발명에서 상기 무전해 금속 도금층을 형성하는 단계는 금속염, 환원제, 착제 등을 이용하여 상기 기판상에 무전해 금속 도금층을 형성할 수 있다.In the step of forming the electroless metal plating layer in the present invention, an electroless metal plating layer may be formed on the substrate using a metal salt, a reducing agent, a complexing agent, or the like.
보다 구체적으로, 상기 무전해 금속 도금은 금속이온이 포함된 화합물과 환원제가 혼합된 도금액을 사용하여 기판 등에 금속을 환원 석출시키는 것으로 금속이온을 환원제에 의해 환원시킴으로써 진행될 수 있다. More specifically, the electroless metal plating can be performed by reducing metal ions on a substrate by using a plating solution in which a compound containing a metal ion and a reducing agent are mixed, and reducing metal ions by a reducing agent.
주반응으로서 하기에 기재된 반응식에 의해 금속이온이 환원될 수 있다.As the main reaction, the metal ion can be reduced by the reaction formula described below.
Metal ion + 2HCHO + 4OH- => Metal(0) + 2HCOO- + H2 + 2H2OMetal ion + 2HCHO + 4OH- => Metal (0) + 2HCOO- + H 2 + 2H 2 O
일반적으로 상기 무전해 도금에 사용되는 금속의 비제한적인 예는 Ag, Cu, Au, Cr, Al, W, Zn, Ni, Fe, Pt, Pb, Sn, Au 등이 될 수 있고, 이들 원소는 단독으로 사용되거나 또는 2종 이상이 혼합되어 사용될 수 있으며, 예시적으로 Cu이온을 환원함으로써 무전해 동 도금층을 얻을 수 있다.In general, the metal used for the electroless plating may be Ag, Cu, Au, Cr, Al, W, Zn, Ni, Fe, Pt, Pb, Sn, Au, May be used alone, or two or more kinds may be mixed and used, and an electroless copper plating layer can be obtained by reducing Cu ions illustratively.
상기 무전해 금속 도금은 환원제, 첨가제, 안정화물을 포함하는 도금액이 들어 있는 도금조에 담가 필요한 두께의 무전해 도금층이 상기 배선층상에 도금되도록 10분 내지 60분 동안 도금을 행하며, 이 때 환원제의 비제한적인 예는 포름알데히드, 히드라진 또는 그 염, 황산코발트(Ⅱ), 포르말린, 글루코오즈, 글리옥실산, 히드록시알킬술폰산 또는 그 염, 하이포 포스포러스산 또는 그 염, 수소화붕소화합물, 디알킬아민보란 등이 있으며, 이 이외에도 금속의 종류에 따라 다양한 환원제가 사용될 수 있다.The electroless metal plating is performed in a plating bath containing a plating solution containing a reducing agent, an additive and a stabilizer for 10 minutes to 60 minutes so that an electroless plating layer having a necessary thickness is coated on the wiring layer, Limiting examples include formaldehyde, hydrazine or salts thereof, cobalt sulfate (II), formalin, glucoses, glyoxylic acid, hydroxyalkylsulfonic acids or salts thereof, hypophosphorous acids or salts thereof, borohydride compounds, dialkylamines Borane, etc. In addition, various reducing agents may be used depending on the kind of the metal.
나아가, 상기의 무전해 도금액은 금속 염, 금속이온과 리간드를 형성함으로써 금속이 액상에서 환원되어 용액이 불안정하게 되는 것을 방지하기 위한 착화제 및 상기 환원제가 산화되도록 무전해 도금액을 적당한 pH로 유지시키는 pH 조절제를 포함할 수 있다. Further, the electroless plating solution may include a complexing agent for preventing the metal from becoming unstable due to reduction of the metal in the liquid phase by forming a metal salt and a ligand with the metal ion, and an electroless plating solution maintained at a proper pH to oxidize the reducing agent pH adjusting agents.
본 발명에서 상기 무전해 금속 도금층의 두께는 0.3 um 내지 15 um가 되도록 무전해 도금 조건을 조절할 수 있다.In the present invention, the thickness of the electroless metal plating layer may be controlled to be between 0.3 μm and 15 μm.
예시적인 동 도금의 조건으로서, 황산구리, 포르마린, 수산화나트륨, EDTA(Ethylene Diamin Tera Acetic Acid) 및 촉진제로서 2.2-비피래딜을 첨가한 수용액을 이용하여 무전해 도금층을 형성할 수 있다. As an exemplary copper plating condition, an electroless plating layer can be formed using an aqueous solution containing copper sulfate, forma- rine, sodium hydroxide, EDTA (Ethylene Diamine Tera Acetic Acid) and 2.2-bipyradil as an accelerator.
상기 무전해 금속 도금 단계는 바렐도금장치를 이용할 수 있다. The electroless metal plating step may use a barrel plating apparatus.
한편, 본 발명에서는 상기 무전해 금속도금층 형성 단계 이전에 기판상에 프라이머층을 추가적으로 형성하는 단계를 포함할 수 있다. 도 1 및 도 3에서는 양면 인쇄회로기판을 제조하기 위한 예시적 방법으로서, 상기 프라이머층(20)을 도시하였다. 상기 프라이머층은 앞서 기재한 바와 같이 기판 소재와 무전해 금속 도금층간의 부착력(밀착력)을 향상시켜줄 수 있고, 실란 계열 프라이머(silane primer)가 사용될 수 있다. Meanwhile, in the present invention, it may include a step of forming a primer layer on the substrate before the step of forming the electroless metal plating layer. Figures 1 and 3 illustrate the
상기 프라이머층의 두께는 상기 프라이머층의 두께는 0.02 내지 10 um의 범위로 가능하며, 바람직하게는 0.1 내지 3 um로 가능하다. The thickness of the primer layer may be in the range of 0.02 to 10 μm, preferably 0.1 to 3 μm.
또한 본 발명에서 상기 프라이머 층이 기판상에 코팅되기 전에 상기 기판은 프라이머층 또는 기판층에 무전해 금속 도금층과 접착력이 개선시키기 위해 플라즈마 처리가 이루어질 수 있다. Also, in the present invention, before the primer layer is coated on the substrate, the substrate may be plasma treated to improve adhesion with the electroless metal plating layer on the primer layer or the substrate layer.
한편, 본 발명에서 상기 기판 양면의 상부 및 비아홀의 표면에 무전해 금속 도금층을 형성하는 단계이전에 선택적으로, 기판을 금속 염을 포함하는 산성 수용액에 침지한 후 건조하는 방법을 포함하는 시드층 형성을 위한 기판의 전처리 단계 및 상기 전처리 단계 이후에 기판의 양면에 무전해 금속 도금층의 형성을 위한 시드층을 형성하는 단계를 포함할 수 있다. Alternatively, in the present invention, before the step of forming the electroless metal plating layer on both the upper surface of the substrate and the surface of the via hole, a seed layer formation including a method of immersing the substrate in an acidic aqueous solution containing a metal salt and then drying And a step of forming a seed layer for forming an electroless metal plating layer on both sides of the substrate after the pre-processing step.
상기 시드층 형성을 위한 기판의 전처리 단계는 시드층의 형성을 도우며 기판과 무전해 도금층과의 결합력을 강화시킬 수 있다. The pretreatment step of the substrate for forming the seed layer may assist in forming the seed layer and may enhance the bonding force between the substrate and the electroless plating layer.
여기서, 상기 전처리 단계에서의 산성 수용액은 0.01 ~ 1 M 농도의 무기 산 수용액일 수 있다. 이 경우에 예시적인 상기 무기산으로서는 염산, 질산, 황산, 불산 등이 사용될 수 있고, 바람직하게는 염산 또는 질산이 사용될 수 있다.Here, the acidic aqueous solution in the pretreatment step may be an inorganic acid aqueous solution of 0.01 to 1 M concentration. Examples of the inorganic acid in this case include hydrochloric acid, nitric acid, sulfuric acid, hydrofluoric acid and the like, preferably hydrochloric acid or nitric acid.
또한 본 발명에서의 상기 전처리 단계에서의 수용액내 포함되는 금속염은 전이금속염 또는 Ga, Ge, In, Sn, Sb, Pb, Bi 중에서 선택되는 어느 하나의 금속염의 수용액이 사용가능하다. 이 경우에 상기 금속염은 전이금속 또는 Ga, Ge, In, Sn, Sb, Pb, Bi 중에서 선택되는 어느 하나의 금속 할라이드, 금속 설페이트, 금속 아세테이트 중에서 선택되는 어느 하나일 수 있다. In the pretreatment step of the present invention, the metal salt contained in the aqueous solution may be a transition metal salt or an aqueous solution of any one of metal salts selected from Ga, Ge, In, Sn, Sb, Pb and Bi. In this case, the metal salt may be any one selected from a transition metal or any one of metal halides selected from Ga, Ge, In, Sn, Sb, Pb and Bi, metal sulfate and metal acetate.
상기 금속염을 포함하는 산성 수용액내 연성기판의 침지시간은 10초 내지 30분의 범위를 가질 수 있고, 바람직하게는 30초 내지 10분의 범위를 가질 수 있다. 이 경우에 침지되는 수용액의 온도는 0 도 내지 40도의 범위를 가질 수 있으며, 바람직하게는 상온(25도)에서 침지할 수 있다.The immersing time of the soft substrate in the acidic aqueous solution containing the metal salt may be in the range of 10 seconds to 30 minutes, preferably 30 seconds to 10 minutes. In this case, the temperature of the aqueous solution to be immersed may be in the range of 0 to 40 degrees, preferably at room temperature (25 degrees).
본 발명에서 상기 시드층 형성을 위한 전처리 단계를 수행하는 경우에, 상기 전처리 단계를 수행하지 않고 시드층을 형성하여 무전해 동 도금층을 형성하는 방법보다 무전해 동 도금층과 기판사이의 밀착력이 보다 향상될 수 있다. In the present invention, the adhesion between the electroless copper plating layer and the substrate is improved more than the method of forming the electroless copper plating layer by forming the seed layer without performing the pre-treatment step in the case of performing the pre-treatment step for forming the seed layer .
또한 본 발명에서, 상기 연성기판의 전처리 단계이전에 기판 또는 프라이머층을 포함하는 기판을 NH3, KOH, NaOH, 유기 아민계로부터 선택되는 어느 하나 이상을 포함하는 알카리 수용액에 침지한 후 건조함으로써, 연성 기판의 표면적을 증가시키며 도금층과의 밀착력을 강화시켜 주는 단계를 추가적으로 포함할 수 있다. In the present invention, the substrate including the substrate or the primer layer may be immersed in an aqueous alkaline solution containing at least one selected from the group consisting of NH 3 , KOH, NaOH, and organic amine and dried before the pretreatment of the flexible substrate, The step of increasing the surface area of the flexible substrate and enhancing the adhesion with the plating layer may be further included.
이때 사용되는 알카리 수용액은 0.01 ~ 1 M 농도의 수용액일 수 있다. The alkali aqueous solution used herein may be an aqueous solution of 0.01 to 1 M concentration.
한편, 상기 시드층을 형성하는 단계는 상기 전처리 단계 이후에 수행될 수 있거나, 또는 상기 전처리 단계를 거치지 않고 직접적으로 기판상에 형성할 수 있다. On the other hand, the step of forming the seed layer may be performed after the pre-processing step, or may be formed directly on the substrate without the pre-processing step.
상기 기판 양면의 상부에 시드층을 형성하는 단계는 기판의 양면에 무전해 금속 도금층이 기판과 적절한 강도를 형성하여 결합될 수 있도록 도와주는 기능을 하며, 상기 시드층의 성분으로서는 Au, Ag, Pt, Cu, Ni, Fe, Pd, Co 또는 이들의 합금에서 선택되는 어느 하나의 금속 성분을 포함할 수 있다. The step of forming the seed layer on both sides of the substrate functions to facilitate bonding of the electroless metal plating layer to the substrate by forming an appropriate strength on both sides of the substrate. The seed layer may include Au, Ag, Pt , Cu, Ni, Fe, Pd, Co, or an alloy thereof.
바람직하게는 상기 시드 금속층으로서 바람직하게는 팔라듐 염을 사용할 수 있다. 이 경우에 상기 시드 금속 성분이외의 다른 전이금속성분을 추가로 함유할 수 있다. Preferably, a palladium salt may be used as the seed metal layer. In this case, a transition metal component other than the seed metal component may be further contained.
상기 시드층을 형성하기 위해서, 본 발명에서는 상기 전처리 단계를 거친 기판을 Au, Ag, Pt, Cu, Ni, Fe, Pd, Co 또는 이들의 합금에서 선택되는 어느 하나의 금속 염이 포함된 수용액에 침지함으로써 이루어진다. In order to form the seed layer, in the present invention, the substrate subjected to the pretreatment step is immersed in an aqueous solution containing any metal salt selected from Au, Ag, Pt, Cu, Ni, Fe, Pd, Co, .
이때 상기 수용액내 연성기판의 침지시간은 10초 내지 30분의 범위를 가질 수 있고, 바람직하게는 30초 내지 10분의 범위를 가질 수 있다. 이 경우에 침지되는 수용액의 온도는 0 도 내지 40도의 범위를 가질 수 있다.Here, the immersing time of the soft substrate in the aqueous solution may be in the range of 10 seconds to 30 minutes, preferably 30 seconds to 10 minutes. In this case, the temperature of the aqueous solution to be immersed may be in the range of 0 to 40 degrees.
본 발명에서 상기 연성기판에 시드층 형성을 위한 전처리 단계, 또는 시드층을 형성하는 단계는 기판을 수용액에 침지한 이후에 침지된 기판에 초음파를 가함으로써, 반응을 촉진시키고, 도금층과의 밀착성을 향상시킬 수 있다. In the present invention, the pretreatment step for forming the seed layer on the flexible substrate or the step for forming the seed layer may be performed by immersing the substrate in an aqueous solution and then applying ultrasonic waves to the substrate immersed in the aqueous solution to promote the reaction, Can be improved.
세 번째 단계로서 상기 무전해 금속 도금층이 형성된 기판 양면의 상부에 배선층으로서 패턴화될 영역이외에 부분에 도금 레지스트층(40)을 형성하는 단계는 상기 무전해 도금층상에 전해도금층을 형성함에 있어, 상기 전해도금층이 원하는 부분에만 형성될 수 있도록 전해도금에 대한 레지스트층(보호층)을 형성하는 단계이다.As a third step, the step of forming a plating resist layer 40 on a part other than the area to be patterned as a wiring layer on both sides of the substrate on which the electroless metal plating layer is formed is characterized in that in forming the electroplating layer on the electroless plating layer, (Protective layer) for electrolytic plating so that the electroplating layer can be formed only at a desired portion.
도 3의 d)에서는 상기 무전해 금속 도금층상에 도금 레지스트층(40)이 형성된 인쇄회로기판의 단면을 도시하고 있다. 3 (d) shows a cross section of the printed circuit board on which the plating resist layer 40 is formed on the electroless metal plating layer.
이를 위해서 상기 도금 레지스트층은 전해도금을 방지하기 위한 광경화성 재료의 노광 및 현상공정을 통해 이루어지거나, 또는 인쇄방식에 의해 도금 레지스트층을 상기 무전해 도금층 상에 형성함으로써 얻을 수 있다. To this end, the plating resist layer may be obtained through exposure and development of a photocurable material to prevent electroplating, or may be obtained by forming a plating resist layer on the electroless plating layer by a printing method.
즉, 상기 광경화성 재료를 이용하여 전해도금을 원하지 않는 부분에만 자외선 등에 의해 경화시킴으로써 도금 레지스트층을 형성하고 현상과정을 통해 나머지 부분은 용해시키거나 에칭함으로써 도금 레지스트층을 형성하거나, 또는 전해도금을 원하지 않는 부분에만 액상형태의 도금 레지스트층을 인쇄방식을 통해 프린팅함으로써 도금 레지스트층을 형성할 수 있다. That is, the plating resist layer is formed by curing the electrolytic plating by an ultraviolet ray or the like only on an unwanted portion using the photocurable material, and the plating resist layer is formed by dissolving or etching the remaining portion through a developing process, A plating resist layer can be formed by printing a plating resist layer in liquid form only through an unprinted portion through a printing method.
예시적으로 상기 광경화성 재료를 이용하는 방법으로서, 상기 무전해 도금층이 형성된 기판 양면의 각각의 상면에 포토레지스트 등의 감광성 물질을 도포하고 패턴이 형성된 필름을 밀착시킨후, 노광 및 현상공정을 수행하여 전해도금이 진행되지 않고자 원하는 부분에만 도금 레지스트를 형성할 수 있다.Illustratively, the method of using the photo-curable material includes the steps of applying a photosensitive material such as a photoresist on each of upper and lower surfaces of both sides of the substrate on which the electroless plating layer is formed, closely attaching the patterned film, The plating resist can be formed only on the desired portion without performing the electrolytic plating.
네 번째 단계로서 상기 도금 레지스트층(40)이 형성되지 않은 무전해 금속 도금층(30)의 상부와, 비아홀에 형성된 무전해 금속 도금층(30)의 외부에 전기 전도도를 향상하기 위해 전해 금속 도금층(50)을 형성하는 단계는 기판의 양면 각각의 상부에는 사용자가 원하는 형태의 패턴화된 하부 배선층을 형성하며, 비아홀은 전기전도도를 향상하기 위해 무전해 도금층상에 전해도금층을 형성하는 단계이다. As a fourth step, an electrolytic metal plating layer 50 (not shown) is formed on the upper portion of the electroless metal plating layer 30 where the plating resist layer 40 is not formed and the electroless metal plating layer 30 formed on the via hole to improve the electrical conductivity. Forming a patterned lower wiring layer in a desired shape on each of both sides of the substrate, and the via hole is a step of forming an electroplating layer on the electroless plating layer to improve electrical conductivity.
도 3의 e)에서는 상기 전해 금속 도금층(50)이 기판상에 형성된 인쇄회로기판의 단면을 도시하고 있다. 3 e) shows a cross section of the printed circuit board on which the electrolytic
상기 전해 금속 도금층에 사용되는 금속의 종류로서는 Ni, Cu, Sn, Au, Ag 또는 이들의 합금 중에서 선택되는 어느 하나이거나 또는 Ni-P 합금일 수 있고, 바람직하게는 Cu, Ag, 또는 Ni일 수 있다. The metal used for the electrolytic metal plating layer may be any one selected from the group consisting of Ni, Cu, Sn, Au, Ag and alloys thereof, or may be a Ni-P alloy, and preferably Cu, Ag, have.
예시적인 전해도금의 방법으로서, 황산구리(CuSO4), 황산(H2SO4) 및 광택제를 혼합한 수용액에 상기 도금을 하기 위한 기판을 침지하여 원하는 두께로 전해동 도금층을 형성하고 표면을 수세함으로써, 전해 도금층이 형성될 수 있다. As an exemplary electrolytic plating method, a substrate for plating is immersed in an aqueous solution containing copper sulfate (CuSO 4 ), sulfuric acid (H 2 SO 4 ) and a brightener to form an electroplated layer at a desired thickness, An electroplating layer may be formed.
예컨대, 황산 10 wt% 수용액에 황산구리 90g/L, 전기동 안정제 2ml/L, 전기동 광택제 5ml/L, HCI 0.16ml/L 를 온도 40~60℃ 조건의 단계에 의한 전해 동도금을 진행할 수 있다. For example, electrolytic copper plating can be performed by a step of 90 g / L of copper sulfate, 2 ml / L of an electric stabilizer, 5 ml / L of an electric brightening agent and 0.16 ml / L of HCI at a temperature of 40 to 60 ° C.
본 발명에서 상기 전해 도금층의 저항값이 낮으면 전기전도성이 높아지며, 더 낮은 저항을 필요로 한다면 전해 동도금의 시간을 늘려 도금되는 금속의 함량을 높여 주면 낮은 저항을 가질 수 있다. In the present invention, when the resistance value of the electroplated layer is low, the electrical conductivity is high. If a lower resistance is required, the electrolytic plating time may be increased to increase the content of the metal to be plated, thereby providing a low resistance.
다섯 번째 단계로서 상기 기판 양면에 형성된 도금 레지스트층을 제거하는 단계는 상기 광경화성 재료의 경화된 보호층 부분을 제거하거나 또는 인쇄방식에 의해 형성된 도금 레지스트층을 제거하는 것으로서, 상기 도금 레지스트층을 용해시키거나 또는 도금 레지스트층이 무전해 도금층으로부터 분리될 수 있는 방법을 선택함으로써 이루어질 수 있다. As a fifth step, the step of removing the plating resist layer formed on both sides of the substrate is to remove the cured protective layer portion of the photocurable material or to remove the plating resist layer formed by the printing method, Or by selecting a method in which the plating resist layer can be separated from the electroless plated layer.
상기 도금 레지스트층의 제거방법에 관한 예시적인 방법으로서, 염기성 수용액상에 상기 기판을 침지할 수 있고, 바람직하게는 NaOH 또는 KOH 수용액하에서 상기 기판을 침지함으로써 무전해도금층 상에 형성된 도금 레지스트층이 제거될 수 있다. As an exemplary method of removing the plating resist layer, the substrate may be immersed in a basic aqueous solution, and preferably the plating resist layer formed on the electroless plating layer is removed by immersing the substrate in an aqueous solution of NaOH or KOH .
도 3의 f)에서는 상기 도금 레지스트층이 제거된 인쇄회로기판의 단면을 도시하고 있다. FIG. 3 f) shows a cross section of the printed circuit board from which the plating resist layer has been removed.
마지막 단계로서 상기 도금 레지스트층의 제거로 인해 노출된 무전해 금속 도금층을 에칭하는 단계는 산성 조건하에서 진행될 수 있다. As a final step, the step of etching the exposed electroless metal plating layer due to removal of the plating resist layer may proceed under acidic conditions.
예시적으로 상기 무전해도금층의 에칭은 황산 및 과산화수소와 안정제를 포함할 수 있다. 상기 안정제는 에칭전후 또는 에칭중의 과산화수소의 자기분해반응을 억제하기 위한 것이다. 본 발명에서의 상기 보호층이 제거된 양면 인쇄회로기판을 상기 황산 및 과산화수소와 안정제를 포함하는 에칭액에 담그면, 무전해도금층이 에칭될 수 있다. 이 경우에 상기 무전해도금층이 노출되지 않은 부분인 전해 금속 도금층의 부분도 에칭될 수 있으나, 일반적으로 무전해도금층의 두께가 전해도금층의 두께보다 얇은 층으로 구성되므로, 전해도금층의 에칭은 배선층의 전기전도도에 크게 영향을 미치지 않게 된다.Illustratively, the etching of the electroless plated layer may comprise sulfuric acid and hydrogen peroxide and a stabilizer. The stabilizer is for suppressing the autolysis reaction of hydrogen peroxide before and after etching or during etching. If the double-sided printed circuit board on which the protective layer is removed in the present invention is immersed in the etching solution containing sulfuric acid, hydrogen peroxide and a stabilizer, the electroless plating layer can be etched. In this case, the portion of the electrolytic metal plating layer that is the portion where the electroless plating layer is not exposed may also be etched. However, since the thickness of the electroless plating layer is generally thinner than the thickness of the electrolytic plating layer, It does not significantly affect the electrical conductivity.
한편, 본 발명에서 에칭이후, 형성된 배선층에 대해 산화나 배선 보호 그리고 이후 SMT(부품실장)에서의 납 등의 오염, 불량 들을 방지하기 위한 목적으로 배선층 위에 제2의 절연층을 형성할 수 있다. On the other hand, in the present invention, after the etching, the second insulating layer can be formed on the wiring layer for the purpose of preventing oxidization, wiring protection, and subsequent contamination and defects such as lead in SMT (component mounting).
이 경우에 상기 전해도금층 상부에 형성되는 제2의 절연층은 광경화성 절연 재료의 노광 및 현상공정을 통해 이루어지거나, 또는 인쇄방식에 의해 절연층을 상기 배선층 상에 형성함으로써 얻을 수 있다. In this case, the second insulating layer formed on the electrolytic plating layer may be obtained through exposure and development of a photocurable insulating material, or may be obtained by forming an insulating layer on the wiring layer by a printing method.
또한 상기와 같이 인쇄방식에 의한 절연층의 형성 방법 이외에 종래의 FPCB 제조에 일반적으로 사용되고 있는 Cover-lay Film을 열압착 공정을 거쳐 형성 할 수 있다. In addition to the above-described method of forming an insulating layer by a printing method, a cover-lay film generally used in conventional FPCB manufacturing can be formed through a thermocompression bonding process.
도 3의 g)에서는 상기 도금 레지스트층의 제거로 인해 노출된 무전해 금속 도금층이 에칭에 의해 제거된 인쇄회로기판의 단면을 도시하고 있다. G) of Fig. 3 shows a cross section of the printed circuit board on which the exposed electroless metal plating layer due to the removal of the plating resist layer is removed by etching.
한편, 본 발명은 상기 무전해도금층의 에칭 이후에 추가적인 공정으로서, 기판 상부에 솔더 레지스트를 형성하고 상기 솔더 레지스트층이 형성되지 않고 노출된 부분의 상면에 표면처리층을 형성함으로써, 인쇄회로기판을 완성할 수 있다. 상기 표면처리층은 노출된 회로패턴의 동박이 산화되는 것을 방지하는 것으로 Ni, Cu, Sn, Au, Ag, Pd, Pb, 등의 금속이 전해도금 또는 무전해 도금을 통해 표면처리층을 형성 할 수 있으나, 이에 한정하지 않으며, OSP (Fre-Flux, Organic Solderable Preservatives)와 같은 유기화합물의 사용도 가능하다. In the present invention, a solder resist is formed on the substrate and the surface treatment layer is formed on the upper surface of the exposed portion without forming the solder resist layer, so that the printed circuit board Can be completed. The surface treatment layer prevents the copper foil of the exposed circuit pattern from being oxidized, and a metal such as Ni, Cu, Sn, Au, Ag, Pd, or Pb is formed by electrolytic plating or electroless plating However, the present invention is not limited thereto, and organic compounds such as OSP (Fre-Flux, Organic Solderable Preservatives) may be used.
또한 본 발명은 상기 기재된 제조방법에 의해 얻어지는 미세배선용 양면 인쇄회로기판을 제공한다. The present invention also provides a double-sided printed circuit board for micro-wiring obtained by the above-described manufacturing method.
상기 미세배선용 양면 인쇄회로기판은 비아홀이 형성된 절연 기판상에 무전해도금층을 직접 형성시키고, 이에 도금 레지스트층을 형성한 후에 상기 도금 레지스트층이 형성되지 않은 무전해 도금층상에 전해도금층을 형성하고, 상기 도금 레지스트층을 제거한 후에 전해도금층이 형성되지 않은 무전해도금층을 에칭함으로써, 상기 도금 레지스트층의 역상의 형태를 갖는 패턴을 배선층으로 구비하게 된다. The double-sided printed circuit board for micro-wiring has a structure in which an electroless plating layer is directly formed on an insulating substrate on which a via hole is formed, an electrolytic plating layer is formed on an electroless plating layer on which the plating resist layer is not formed after forming a plating resist layer, After the plating resist layer is removed, the electroless plating layer on which the electrolytic plating layer is not formed is etched to provide a pattern having the reverse phase shape of the plating resist layer as the wiring layer.
이 경우에 본 발명에서 최종적으로 얻어지는 인쇄회로기판의 배선층은 상기 에칭공정을 거친 이후의 무전해 도금층이 배선층의 하부구조를 이루게 되며, 상기 무전해도금층상에 형성된 전해도금층은 배선층의 상부구조를 이루는 형태로 배선층이 형성된다. In this case, the wiring layer of the printed circuit board finally obtained in the present invention has the electroless plated layer after the etching process forming the lower layer structure of the wiring layer, and the electrolytic plating layer formed on the electroless plated layer constitutes the upper layer structure of the wiring layer The wiring layer is formed.
상기와 같은 구조를 가지는 본 발명의 미세배선용 양면 인쇄회로기판은 종래의 동박의 두께가 1 내지 5um의 매우 얇은 초 극박을 캐리어 동박 또는 필름에 부작하여, 캐스팅이나 라미네이팅 방법으로 제조하거나, 스퍼터링 등의 공정을 이용하여 제조된 동박 적층체를 에칭하여 배선층을 형성하는 방법을 사용하지 않고, 비아홀이 형성된 폴리이미드와 같은 절연기판상에 직접 무전해도금층을 형성하여 하부배선층을 형성한 후 이에 패턴화된 전해도금층을 형성함으로써, 기판과의 접합 강도가 크고 전기전도성이 우수한 배선층의 형성이 가능한 장점이 있다., 기판내에 동박층의 조화면의 돌기부로부터 기인한 잔동(殘銅)을 포함하지 않으며, 전자 부품의 고도 집적화에 대응하여 미세 배선 패턴을 형성할 수 있고, 또한 기판과의 접합 강도가 크고 전기전도성이 우수한 배선층을 포함한다. The double-sided printed circuit board of the present invention having the above-described structure can be produced by casting or laminating a conventional copper foil with a very thin ultra-thin copper foil having a thickness of 1 to 5 μm on the carrier copper foil or film, An electroless plating layer is directly formed on an insulating substrate such as a polyimide having a via hole to form a lower wiring layer without using a method of forming a wiring layer by etching the copper foil laminate manufactured by using the process The formation of the electrolytic plating layer is advantageous in that the bonding strength with the substrate is large and the wiring layer having excellent electrical conductivity can be formed. The substrate does not contain residual copper due to protrusions of the roughened surface of the copper foil layer, It is possible to form a fine wiring pattern in correspondence with the height integration of the parts, and the bonding strength with the substrate is large, This includes conducting an excellent wiring.
또한 본 발명은 동박적층체를 사용하지 않기 때문에, 동박적층체를 제조한 이후에 에칭 등을 이용하여 배선층을 형성하는 종래 기술의 인쇄회로기판의 제조방법에 비해 보다 경제적인 방법에 의해 상기 미세 배선용 인쇄회로기판을 제조할 수 있는 장점이 있다.Further, since the present invention does not use a copper-clad laminate, it is more economical than the conventional method of manufacturing a printed circuit board in which a wiring layer is formed by using etching or the like after the production of a copper- There is an advantage that a printed circuit board can be manufactured.
이상 본 발명의 구성을 세부적으로 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention as defined in the following claims. .
10 : 기판 12 : 비아홀
20 : 프라이머층 30 : 무전해 도금층
40 : 전해도금 보호층 50 : 전해 도금층
10: substrate 12: via hole
20: primer layer 30: electroless plating layer
40: electrolytic plating protective layer 50: electrolytic plating layer
Claims (11)
a-1) 전이금속염 또는 Ga, Ge, In, Sn, Sb, Pb, Bi 중에서 선택되는 어느 하나의 금속염을 포함하는 산성 수용액에 기판을 침지한 후 건조하는 과정을 포함하는 기판의 전처리 단계; 및
기판 양면의 상부 및 비아홀의 표면에 하기 무전해 금속 도금층을 형성하기 위해 Au, Ag, Pt, Cu, Ni, Fe, Pd, Co 또는 이들의 합금에서 선택되는 어느 하나의 시드 금속층을 형성하는 단계;
b) 상기 비아홀을 포함하는 기판 양면의 상부 및 비아홀의 표면에 무전해 금속 도금층을 형성하는 단계;
c) 상기 무전해 금속 도금층이 형성된 기판 양면의 상부에 배선층으로서 패턴화될 영역이외의 부분에 도금 레지스트층을 형성하는 단계;
d) 상기 도금 레지스트층이 형성되지 않은 무전해 금속 도금층의 상부와, 비아홀에 형성된 무전해 금속 도금층의 외부에 전기 전도도를 향상하기 위해 전해 금속 도금층을 형성하는 단계;
e) 상기 기판 양면에 형성된 도금 레지스트층을 제거하는 단계; 및
f) 상기 도금 레지스트층의 제거로 인해 노출된 무전해 금속 도금층을 에칭하는 단계;를 포함하는 미세배선용 양면 인쇄회로기판의 제조방법.a) forming at least one via hole in an insulating substrate;
a step of immersing the substrate in an acidic aqueous solution containing a transition metal salt or any one of metal salts selected from Ga, Ge, In, Sn, Sb, Pb and Bi, followed by drying; And
Forming a seed metal layer selected from Au, Ag, Pt, Cu, Ni, Fe, Pd, Co, or an alloy thereof to form an electroless metal plating layer on the upper surface of the substrate and the surface of the via hole;
b) forming an electroless metal plating layer on both sides of the substrate including the via hole and on the surface of the via hole;
c) forming a plating resist layer on portions other than a region to be patterned as a wiring layer on both sides of the substrate on which the electroless metal plating layer is formed;
d) forming an electrolytic metal plating layer on the upper portion of the electroless metal plating layer on which the plating resist layer is not formed and the electroless metal plating layer formed on the via hole to improve electrical conductivity;
e) removing the plating resist layer formed on both sides of the substrate; And
f) etching the exposed electroless metal plating layer due to removal of the plating resist layer.
상기 도금 레지스트층을 형성하는 단계는 전해도금을 방지하기 위한 광경화성 재료의 노광 및 현상공정을 포함하거나, 또는 인쇄방식에 의해 도금 레지스트층 형성되는 것을 특징으로 하는 미세배선용 양면 인쇄회로기판의 제조방법.The method according to claim 1,
Wherein the step of forming the plating resist layer includes a step of exposing and developing a photocurable material for preventing electroplating, or a plating resist layer is formed by a printing method .
상기 도금 레지스트층의 제거로 인해 노출된 무전해 금속 도금층을 에칭하는 단계는 산성 조건하에서 진행하는 것을 특징으로 하는 미세배선용 양면 인쇄회로기판의 제조방법.The method according to claim 1,
Wherein the step of etching the exposed electroless metal plating layer due to the removal of the plating resist layer proceeds under acidic conditions.
상기 비아홀을 형성하는 단계는 상기 비아홀 가공시 발생하여 비아 내부에 잔존하는 탄흔(스미어, smear)을 제거하기 위해 플라즈마 또는 탄흔 제거 약품을 사용하여 이를 제거하는 공정을 추가적으로 포함하는 것을 특징으로 하는 미세배선용 양면 인쇄회로기판의 제조방법.The method according to claim 1,
Wherein the step of forming the via hole further includes a step of removing the smear caused by the via hole by using a plasma or scar remover to remove the smear remaining in the via during the via hole forming process. A method of manufacturing a double-sided printed circuit board.
상기 무전해 금속 도금층을 형성하는 단계이전에, 절연기판 상에 접착력 개선을 위한 플라즈마 처리하는 단계를 추가적으로 포함하는 것을 특징으로 하는 미세배선용 양면 인쇄회로기판의 제조방법.The method according to claim 1,
Further comprising the step of plasma-treating the insulating substrate to improve adhesion before the step of forming the electroless metal plating layer.
A double-sided printed circuit board for micro-wiring obtained by the manufacturing method according to any one of claims 1, 2, and 4 to 6.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140041284A KR101555014B1 (en) | 2014-04-07 | 2014-04-07 | Printed circuit board for forming fine wiring and method for manufacturing the same |
| PCT/KR2015/003317 WO2015156540A1 (en) | 2014-04-07 | 2015-04-02 | Double-sided flexible copper clad laminate for micro-wiring, manufacturing method therefor, and printed circuit board for micro-wiring |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140041284A KR101555014B1 (en) | 2014-04-07 | 2014-04-07 | Printed circuit board for forming fine wiring and method for manufacturing the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR101555014B1 true KR101555014B1 (en) | 2015-09-22 |
Family
ID=54248904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140041284A Expired - Fee Related KR101555014B1 (en) | 2014-04-07 | 2014-04-07 | Printed circuit board for forming fine wiring and method for manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101555014B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019107819A1 (en) * | 2017-11-29 | 2019-06-06 | (주)잉크테크 | Method for manufacturing printed circuit board |
| WO2022224866A1 (en) * | 2021-04-22 | 2022-10-27 | 住友電気工業株式会社 | Flexible printed circuit board and method for manufacturing flexible printed circuit board |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009290003A (en) * | 2008-05-29 | 2009-12-10 | Ube Ind Ltd | Polyimide wiring board |
-
2014
- 2014-04-07 KR KR1020140041284A patent/KR101555014B1/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009290003A (en) * | 2008-05-29 | 2009-12-10 | Ube Ind Ltd | Polyimide wiring board |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019107819A1 (en) * | 2017-11-29 | 2019-06-06 | (주)잉크테크 | Method for manufacturing printed circuit board |
| WO2022224866A1 (en) * | 2021-04-22 | 2022-10-27 | 住友電気工業株式会社 | Flexible printed circuit board and method for manufacturing flexible printed circuit board |
| JP7544965B2 (en) | 2021-04-22 | 2024-09-03 | 住友電気工業株式会社 | Flexible printed circuit board and method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2006278774A (en) | Method for manufacturing double-sided wiring board, double-sided wiring board, and base board thereof | |
| JP2003008199A (en) | Method for roughening copper surface of printed wiring board and printed wiring board and its producing method | |
| WO2014091662A1 (en) | Production method for printed wiring board and printed wiring board produced by said method | |
| TW200939927A (en) | Wiring substrate and its manufacturing process | |
| JP4032712B2 (en) | Method for manufacturing printed wiring board | |
| KR101893503B1 (en) | Flexible circiut board for forming fine wiring and method therefor | |
| CN104115569B (en) | Printed circuit board and manufacturing methods | |
| JP4508140B2 (en) | Built-in module | |
| KR101555014B1 (en) | Printed circuit board for forming fine wiring and method for manufacturing the same | |
| JP2013093359A (en) | Semiconductor chip mounting substrate and manufacturing method therefor | |
| JP2008053682A (en) | Method for manufacturing polyimide wiring board | |
| KR101180366B1 (en) | Printed circuit board and method for manufacturing the same | |
| KR101759288B1 (en) | Ultra thin film of copper having bump and fabrication method for printed circuit board using the same | |
| JP4508141B2 (en) | Stainless steel transfer substrate, stainless steel transfer substrate with plating circuit layer | |
| JP6098118B2 (en) | Multilayer printed wiring board and manufacturing method thereof | |
| JP5682678B2 (en) | Semiconductor chip mounting substrate and manufacturing method thereof | |
| JP4370490B2 (en) | Build-up multilayer printed wiring board and manufacturing method thereof | |
| JP5369950B2 (en) | Multilayer printed wiring board manufacturing method and multilayer printed wiring board | |
| KR101591654B1 (en) | Double side flexible copper clad laminate for forming fine wiring and method for manufacturing the same | |
| JP2003204138A (en) | Manufacturing method for printed wiring board | |
| KR100911204B1 (en) | Manufacturing method of build-up integrated circuit board | |
| JP2010073986A (en) | Manufacturing method of multilayer wiring board, multilayer wiring board, and semiconductor device | |
| KR20170133873A (en) | Flexible copper coveray film and flexible circiut board including the same for forming fine wiring | |
| KR20120048983A (en) | Method for fabricating printed circuit board | |
| JP6543887B2 (en) | Bumped wiring board and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20140407 |
|
| PA0201 | Request for examination | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20150323 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20150908 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20150916 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20150916 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20190627 |