KR101545145B1 - Method of manufacturing integrated circuit device package - Google Patents
Method of manufacturing integrated circuit device package Download PDFInfo
- Publication number
- KR101545145B1 KR101545145B1 KR1020130081429A KR20130081429A KR101545145B1 KR 101545145 B1 KR101545145 B1 KR 101545145B1 KR 1020130081429 A KR1020130081429 A KR 1020130081429A KR 20130081429 A KR20130081429 A KR 20130081429A KR 101545145 B1 KR101545145 B1 KR 101545145B1
- Authority
- KR
- South Korea
- Prior art keywords
- integrated circuit
- circuit device
- flexible
- anisotropic conductive
- conductive film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5387—Flexible insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Abstract
집적회로 소자 패키지의 제조 방법은 웨이퍼 레벨의 크기를 갖는 집적회로 소자의 일면 상에 외부와의 전기적 연결이 가능한 전기 연결부를 형성하는 단계; 상기 집적회로 소자의 타면을 씨닝(thinning)하여 상기 집적회로 소자를 휘거나 접을 수 있는 두께를 갖는 유연 집적회로 소자로 형성하는 단계; 상기 유연 집적회로 소자의 타면에 휘거나 접을 수 있는 유연한 두께 및 유연한 재질로 이루어지는 하부 기판을 부착시킴과 아울러 상기 전기 연결부와 수직하는 방향으로 전기적으로 연결되도록 상기 전기 연결부가 형성되는 상기 유연 집적회로 소자의 일면 상에 이방성 도전 필름을 형성하는 단계; 및 상기 이방성 도전 필름이 형성되는 상기 유연 집적회로 소자가 각각으로 분리되도록 상기 웨이퍼 레벨로부터 싱귤레이션(singulation)하는 단계를 포함할 수 있다.A method of fabricating an integrated circuit device package includes forming an electrical connection on one side of an integrated circuit device having a wafer level size, the electrical connection being connectable to the exterior; Thinning the other surface of the integrated circuit device to form the integrated circuit device into a flexible integrated circuit device having a thickness that can be bent or folded; Wherein the flexible integrated circuit device includes a flexible substrate having a flexible substrate and a flexible substrate on at least one side of the flexible integrated circuit device, Forming an anisotropic conductive film on one side of the anisotropic conductive film; And singulating from the wafer level such that the flexible integrated circuit elements in which the anisotropic conductive film is formed are separated from each other.
Description
본 발명은 집적회로 소자 패키지의 제조 방법에 관한 것으로써, 보다 상세하게는 자유자재로 휘어지거나 접을 수 있는 유연한 구조를 갖는 집적회로 소자 패키지의 제조 방법에 관한 것이다.The present invention relates to a method of manufacturing an integrated circuit device package, and more particularly, to a method of manufacturing an integrated circuit device package having a flexible structure that can be freely bent or folded.
현재 전자 산업은 그 응용 범위를 다양하게 넓혀가고 있다. 이에, 반도체 메모리 등과 같은 집적회로 소자에 대한 패키징 기술도 점점 고용량화, 박형화, 소형화 등에 대한 요구가 높아지고 있고, 이를 해결하기 위한 다양한 솔루션이 개발되고 있다. 특히, 최근에는 휘어짐이 가능한 유연한 집적회로 소자가 개발되고, 나아가 언급한 집적회로 소자를 구비하는 휘어짐이 가능한 유연한 집적회로 소자 패키지가 개발되고 있다.Currently, the electronics industry is broadening its application range. Accordingly, packaging technology for integrated circuit devices such as semiconductor memories is increasingly demanded for high capacity, thinning, miniaturization and the like, and various solutions for solving the problems are being developed. In particular, in recent years, flexible integrated circuit devices capable of flexing have been developed, and flexible integrated circuit device packages capable of flexing with the above-mentioned integrated circuit devices have been developed.
그리고 본 출원인은 언급한 유연한 구조를 갖는 집적회로 소자 패키지를 발명하고, 2012년 4월 26일자 대한민국 특허청에 10-2012-0043755호(이하, '인용 문헌'이라 함)로 출원한 바 있다. 언급한 인용 문헌에 개시된 집적회로 소자 패키지의 제조에서는 집적회로 소자가 유연한 구조를 갖도록 집적회로 소자를 대상으로 씨닝(thinning) 공정을 수행한 이후에 집적회로 소자와의 전기 연결을 위한 전기 연결부를 형성하는 배선 공정을 수행한다. 특히, 언급한 전기 연결부의 형성을 위한 배선 공정에서는 레이저 드릴링 등을 수행하고 있다.The applicant of the present invention invented the integrated circuit device package having the flexible structure mentioned above and applied for the patent application No. 10-2012-0043755 (hereinafter referred to as 'the reference document') on April 26, 2012. In the manufacture of the integrated circuit device package disclosed in the cited document, after the thinning process is performed on the integrated circuit device so that the integrated circuit device has a flexible structure, an electrical connection for electrical connection with the integrated circuit device is formed . Particularly, in the wiring process for forming the electrical connection portion mentioned above, laser drilling is performed.
그러나 인용 문헌에 개시된 바와 같이, 집적회로 소자를 씨닝(thinning)한 이후에 레이저 드릴링 등을 수행할 경우에는 집적회로 소자를 크게 손상시킬 수 있다. 이는, 씨닝에 의해 얇은 두께를 갖는 집적회로 소자를 대상으로 레이저 드릴링 등과 같이 직접적으로 충격을 가하는 공정을 수행하기 때문이다.However, as disclosed in the cited document, when the laser drilling or the like is performed after thinning the integrated circuit device, the integrated circuit device can be greatly damaged. This is because the thinning process implements a direct impacting process, such as laser drilling, on an integrated circuit device having a thin thickness by thinning.
따라서 종래의 유연한 구조를 갖는 집적회로 소자 패키지의 제조에서는 얇은 두께를 갖는 집적회로 소자를 대상으로 직접적으로 충격이 가해질 수 있는 공정을 수행함으로써 이에 따라 제조되는 접적회로 소자 패키지에 손상이 가해질 수 있고, 그 결과 공정 스트레스로 인하여 집적회로 소자 패키지에 대한 신뢰도에 지장을 끼칠 수 있는 문제점이 있다.Therefore, in the manufacture of the integrated circuit device package having the conventional flexible structure, it is possible to damage the contact circuit device package manufactured thereby by performing a process that can directly impact the integrated circuit device having a thin thickness, As a result, there is a problem that the reliability of the integrated circuit device package may be hindered due to the process stress.
본 발명의 목적은 휘거나 접을 수 있는 얇은 두께를 갖는 유연 집적회로 소자의 제조시 유연 집적회로 소자에 가해지는 충격을 최소화할 수 있고, 더불어 제조 공정을 단순화할 수 있는 집적회로 소자 패키지의 제조 방법을 제공하는데 있다.It is an object of the present invention to provide an integrated circuit device package manufacturing method capable of minimizing an impact applied to a flexible integrated circuit device in manufacturing a flexible integrated circuit device having a thin or foldable thin thickness and simplifying a manufacturing process .
언급한 목적을 달성하기 위한 본 발명의 일 실시예에 따른 집적회로 소자 패키지의 제조 방법은 웨이퍼 레벨의 크기를 갖는 집적회로 소자의 일면 상에 외부와의 전기적 연결이 가능한 전기 연결부를 형성하는 단계; 상기 집적회로 소자의 타면을 씨닝(thinning)하여 상기 집적회로 소자를 휘거나 접을 수 있는 두께를 갖는 유연 집적회로 소자로 형성하는 단계; 상기 유연 집적회로 소자의 타면에 휘거나 접을 수 있는 유연한 두께 및 유연한 재질로 이루어지는 하부 기판을 부착시킴과 아울러 상기 전기 연결부와 수직하는 방향으로 전기적으로 연결되도록 상기 전기 연결부가 형성되는 상기 유연 집적회로 소자의 일면 상에 이방성 도전 필름을 형성하는 단계; 및 상기 이방성 도전 필름이 형성되는 상기 유연 집적회로 소자가 각각으로 분리되도록 상기 웨이퍼 레벨로부터 싱귤레이션(singulation)하는 단계를 포함할 수 있다.According to an aspect of the present invention, there is provided a method of manufacturing an integrated circuit device package, the method comprising: forming an electrical connection portion on an outer surface of an integrated circuit device having a wafer level size; Thinning the other surface of the integrated circuit device to form the integrated circuit device into a flexible integrated circuit device having a thickness that can be bent or folded; Wherein the flexible integrated circuit device includes a flexible substrate having a flexible substrate and a flexible substrate on at least one side of the flexible integrated circuit device, Forming an anisotropic conductive film on one side of the anisotropic conductive film; And singulating from the wafer level such that the flexible integrated circuit elements in which the anisotropic conductive film is formed are separated from each other.
언급한 본 발명의 일 실시예에 따른 집적회로 소자 패키지의 제조 방법에서, 상기 전기 연결부는, 상기 집적회로 소자의 일면에 전기적으로 연결되도록 구비되는 패드; 상기 집적회로 소자의 일면 상에 휘거나 접을 수 있는 유연한 두께 및 유연한 재질로 이루어지면서 상기 패드를 노출시키도록 구비되는 콘택홀(contact hall)을 갖는 절연막 패턴; 및 상기 패드와 전기적으로 연결되도록 상기 패드로부터 상기 콘택홀의 입구까지 형성되는 범프를 포함할 수 있다.In the method of manufacturing an integrated circuit device package according to an embodiment of the present invention, the electrical connection portion includes a pad electrically connected to one surface of the integrated circuit device; An insulating film pattern having a contact hole formed to have a flexible thickness and a flexible material which is bent or folded on one surface of the integrated circuit device and is provided to expose the pad; And bumps formed from the pad to the entrance of the contact hole to be electrically connected to the pad.
언급한 본 발명의 일 실시예에 따른 집적회로 소자 패키지의 제조 방법에서, 상기 전기 연결부는, 상기 하부 기판의 두께는 상기 전기 연결부 및 상기 이방성 도전 필름의 전체 두께를 기준으로 0.8 내지 1.2배일 수 있다.In the method of manufacturing an integrated circuit device package according to an embodiment of the present invention, the thickness of the lower substrate may be 0.8 to 1.2 times the total thickness of the electrical connection portion and the anisotropic conductive film .
언급한 본 발명의 일 실시예에 따른 집적회로 소자 패키지의 제조 방법에서, 상기 하부 기판의 부착은 전사 공정을 수행함에 의해 달성할 수 있다.In the method of manufacturing an integrated circuit device package according to an embodiment of the present invention, attachment of the lower substrate can be achieved by performing a transfer process.
언급한 본 발명의 일 실시예에 따른 집적회로 소자 패키지의 제조 방법에서, 상기 웨이퍼 레벨의 전체 영역을 커버할 수 있는 크기를 갖는 상기 이방성 도전 필름을 사용하여 상기 웨이퍼 레벨의 상기 유연 집적회로 소자의 일면 상에 상기 이방성 도전 필름을 형성할 수 있다.In the method of manufacturing an integrated circuit device package according to an embodiment of the present invention, the anisotropic conductive film having a size capable of covering the entire area of the wafer level is used to form the flexible integrated circuit device The anisotropic conductive film can be formed on one surface.
언급한 본 발명의 일 실시예에 따른 집적회로 소자 패키지의 제조 방법에서, 상기 웨이퍼 레벨의 전체 영역을 커버할 수 있도록 이방성 도전 페이스트를 스핀 코팅을 수행함에 의해 상기 웨이퍼 레벨의 상기 유연 집적회로 소자의 일면 상에 상기 이방성 도전 필름을 형성할 수 있다.In the method of manufacturing an integrated circuit device package according to an embodiment of the present invention, anisotropic conductive paste is spin-coated so as to cover the entire area of the wafer level, The anisotropic conductive film can be formed on one surface.
언급한 본 발명의 일 실시예에 따른 집적회로 소자 패키지의 제조 방법에서, 상기 싱귤레이션됨에 의해 각각으로 분리되는 상기 유연 집적회로 소자의 이방성 도전 필름 상에 상기 유연 집적회로 소자의 전기 연결부와 마주하게 배치되어 상기 이방성 도전 필름을 통하여 상기 전기 연결부와 전기적으로 연결되는 연결 배선을 구비하는 상부 기판을 형성하는 단계를 더 포함할 수 있다.In the method of manufacturing an integrated circuit device package according to an embodiment of the present invention, an electrical connection part of the flexible integrated circuit element is formed on an anisotropic conductive film of the flexible integrated circuit element separated by the singulation And forming an upper substrate having a connection wiring electrically connected to the electrical connection portion through the anisotropic conductive film.
언급한 본 발명의 일 실시예에 따른 집적회로 소자 패키지의 제조 방법에서, 상기 상부 기판은 휘거나 접을 수 있는 유연한 두께 및 유연한 재질로 이루어질 수 있다.In the method of manufacturing an integrated circuit device package according to an embodiment of the present invention, the upper substrate may be formed of a flexible and flexible material that can be bent or folded.
언급한 본 발명의 일 실시예에 따른 집적회로 소자 패키지의 제조 방법에서, 상기 유연 집적회로 소자의 타면에 휘거나 접을 수 있는 유연한 두께 및 유연한 재질로 이루어지는 하부 기판을 부착시킨 이후에, 상기 전기 연결부와 수직하는 방향으로 전기적으로 연결되도록 상기 전기 연결부가 형성되는 상기 유연 집적회로 소자의 일면 상에 이방성 도전 필름을 형성할 수 있다.In the method of manufacturing an integrated circuit device package according to an embodiment of the present invention, after a lower substrate made of a flexible and flexible material capable of bending or folding is attached to the other surface of the flexible integrated circuit device, The anisotropic conductive film may be formed on one surface of the flexible integrated circuit device in which the electrical connection portion is formed.
언급한 본 발명의 일 실시예에 따른 집적회로 소자 패키지의 제조 방법에서, 상기 전기 연결부와 수직하는 방향으로 전기적으로 연결되도록 상기 전기 연결부가 형성되는 상기 유연 집적회로 소자의 일면 상에 이방성 도전 필름을 형성한 이후에, 상기 유연 집적회로 소자의 타면에 휘거나 접을 수 있는 유연한 두께 및 유연한 재질로 이루어지는 하부 기판을 부착시킬 수 있다.In the method of manufacturing an integrated circuit device package according to an embodiment of the present invention, an anisotropic conductive film is formed on one surface of the flexible integrated circuit device in which the electrical connection portion is formed to be electrically connected in a direction perpendicular to the electrical connection portion It is possible to attach a lower substrate made of a flexible and flexible material which can be bent or folded on the other surface of the flexible IC device.
본 발명의 집적회로 소자 패키지의 제조 방법에 따르면, 휘거나 접을 수 있는 유연한 구조를 갖는 집적회로 소자 패키지의 제조시 전기 연결부의 형성을 위한 배선 공정을 수행한 이후에 집적회로 소자를 얇은 구조를 갖도록 씨닝하는 공정을 수행한다. 즉, 본 발명의 집적회로 소자 패키지의 제조 방법에서는 상대적으로 두꺼운 두께를 갖는 집적회로 소자를 대상으로 전기 연결부의 형성을 위한 배선 공정을 수행한다. 특히, 배선 공정의 경우에도 레이저 드릴링이 아닌 포토리소그라피 공정 등을 수행할 수 있다.According to the manufacturing method of the integrated circuit device package of the present invention, after the wiring process for forming the electrical connection portion is performed in the manufacture of the integrated circuit device package having the flexible or foldable flexible structure, the integrated circuit device is formed to have a thin structure And performs a thinning process. That is, in the method of manufacturing an integrated circuit device package of the present invention, a wiring process for forming an electrical connection portion is performed on an integrated circuit device having a relatively thick thickness. Particularly, in the case of a wiring process, a photolithography process and the like can be performed instead of laser drilling.
따라서 본 발명의 제조 방법에 의해 수득하는 집적회로 소자 패키지의 경우에는 집적회로 소자에 가해지는 충격을 상대적으로 감소시킬 수 있기 때문에 집적회로 소자에 가해지는 손상 또한 최소화할 수 있고, 그 결과 공정 스트레스를 충분하게 감소시킴으로써 집적회로 소자 패키지에 대한 신뢰도의 향상을 기대할 수 있다.Therefore, in the case of the integrated circuit device package obtained by the manufacturing method of the present invention, since the impact applied to the integrated circuit device can be relatively reduced, the damage to the integrated circuit device can be minimized, It is expected that the reliability of the integrated circuit device package can be improved by sufficiently reducing it.
또한, 본 발명의 집적회로 소자 패키지의 제조 방법에 따르면 이방성 도전 필름에 의해 유연 집적회로 소자의 일면 상에 형성하는 전기 연결부와 상부 기판을 본딩시킬 수 있다.According to the method of manufacturing an integrated circuit device package of the present invention, the anisotropic conductive film can bond the electrical connection portion formed on one surface of the flexible IC device and the upper substrate.
이와 같이, 본 발명에서는 이방성 도전 필름을 사용함으로써 유연 집적회로 소자와 상부 기판 사이에서의 전기적 연결과 더불어 유연 집적회로 소자와 상부 기판을 본딩시킬 수 있기 때문에 공정의 단순화를 도모할 수 있고, 그 결과 집적회로 소자 패키지의 제조에 따른 생산성의 향상을 기대할 수 있다.As described above, in the present invention, by using the anisotropic conductive film, the flexible integrated circuit element and the upper substrate can be bonded together with the electrical connection between the flexible integrated circuit element and the upper substrate, so that the process can be simplified. As a result, An improvement in productivity due to the manufacture of the integrated circuit device package can be expected.
도 1 내지 도 5는 본 발명의 일 실시예에 따른 집적회로 소자 패키지의 제조 방법을 개략적으로 나타내는 단면도들이다.
도 6은 본 발명의 일 실시예에 따른 집적회로 소자 패키지의 제조 방법에서 도 3에서의 하부 기판을 전사하는 공정을 설명하기 위한 도면이다.
도 7 및 도 8은 본 발명의 일 실시예에 따른 집적회로 소자 패키지의 제조 방법에서 도 4의 이방성 도전 필름을 형성하는 공정을 설명하기 위한 도면들이다.1 to 5 are cross-sectional views schematically showing a method of manufacturing an integrated circuit device package according to an embodiment of the present invention.
6 is a view for explaining a process of transferring a lower substrate in FIG. 3 in a method of manufacturing an integrated circuit device package according to an embodiment of the present invention.
FIGS. 7 and 8 are views for explaining a process of forming the anisotropic conductive film of FIG. 4 in the method of manufacturing an integrated circuit device package according to an embodiment of the present invention.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 실시예를 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조 부호를 유사한 구성 요소에 대해 사용하였다. 제1, 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다. 본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "이루어진다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.While the present invention has been described in connection with certain exemplary embodiments, it is obvious to those skilled in the art that various changes and modifications may be made therein without departing from the spirit and scope of the invention. It is to be understood, however, that the invention is not intended to be limited to the particular forms disclosed, but on the contrary, is intended to cover all modifications, equivalents, and alternatives falling within the spirit and scope of the invention. Like reference numerals are used for like elements in describing each drawing. The terms first, second, etc. may be used to describe various components, but the components should not be limited by the terms. The terms are used only for the purpose of distinguishing one component from another. The terminology used in this application is used only to describe a specific embodiment and is not intended to limit the invention. The singular expressions include plural expressions unless the context clearly dictates otherwise. In the present application, the term "comprises" or "comprising ", etc. is intended to specify that there is a stated feature, figure, step, operation, component, But do not preclude the presence or addition of one or more other features, integers, steps, operations, components, parts, or combinations thereof.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which this invention belongs. Terms such as those defined in commonly used dictionaries are to be interpreted as having a meaning consistent with the contextual meaning of the related art and are to be interpreted as either ideal or overly formal in the sense of the present application Do not.
도 1 내지 도 5는 본 발명의 일 실시예에 따른 집적회로 소자 패키지의 제조 방법을 개략적으로 나타내는 단면도들이다.1 to 5 are cross-sectional views schematically showing a method of manufacturing an integrated circuit device package according to an embodiment of the present invention.
도 1을 참조하면, 집적회로 소자(40)의 일면 상에 외부와의 전기적 연결이 가능한 전기 연결부(47)를 형성한다.Referring to FIG. 1, an
여기서, 언급한 집적회로 소자(40)의 예로서는 메모리 소자, 비메모리 소자 등과 같은 반도체 소자를 들 수 있고, 아울러 능동 소자, 수동 소자 등을 들 수 있다. 그리고 집적회로 소자(40)는 실리콘 재질로 이루어지는 반도체 기판(41) 상에 다양한 구조의 회로 패턴 등을 형성함에 의해 수득할 수 있다. 또한, 언급한 집적회로 소자(40)는 웨이퍼 레벨의 크기를 가질 수 있고, 이에 웨이퍼 레벨에서 집적회로 소자 패키지를 수득하기 위한 제조 공정을 수행할 수 있다. 따라서 본 발명에서의 집적회로 소자(40)는 개별적으로 분리한 상태가 아닌 웨이퍼 레벨의 구조를 갖는 상태에서 집적회로 소자 패키지의 수득을 위한 제조 공정을 수행할 수 있고, 그리고 후술하는 싱귤레이션(singulation) 공정을 수행함에 의해 개별적으로 분리할 수 있다.Here, examples of the
이와 같이, 본 발명의 집적회로 소자 패키지의 제조는 웨이퍼 레벨에서 수행할 수 있기 때문에 집적회로 소자 패키지의 제조에 따른 공정 효율의 향상을 도모할 수 있다. 이는, 웨이퍼 레벨 구조의 집적회로 소자(40)를 대상으로 집적회로 소자 패키지를 제조할 경우에 비해 개별적으로 분리되는 구조의 집적회로 소자(도시되지 않음)를 대상으로 집적회로 소자 패키지를 제조할 때 핸들링 등이 용이하지 않기 때문이다.Thus, since the fabrication of the integrated circuit device package of the present invention can be performed at the wafer level, it is possible to improve the process efficiency according to the manufacture of the integrated circuit device package. This is because when manufacturing an integrated circuit device package for an integrated circuit device (not shown) having a structure that is separately separated as compared with the case of manufacturing the integrated circuit device package for the wafer level structure integrated
언급한 전기 연결부(47)는 집적회로 소자(40), 즉 회로 패턴이 형성되는 반도체 기판(41)의 일면에 언급한 회로 패턴과 전기적으로 연결되도록 구비되는 패드(43), 집적회로 소자(40)의 일면 상에 휘거나 접을 수 있는 유연한 두께 및 유연한 재질로 이루어지면서 패드(43)를 노출시키도록 구비되는 콘택홀(contact hole)을 갖는 절연막 패턴(45), 및 패드(43)와 전기적으로 연결되도록 패드(43)로부터 콘택홀의 입구까지 형성되는 범프(46)를 포함할 수 있다. 즉, 본 발명에서의 전기 연결부(47)는 패드(43), 절연막 패턴(45), 및 범프(46)를 포함할 수 있는 것으로써, 패드(43) 및 범프(46)는 전기 배선으로 적용될 수 있고, 절연막 패턴(45)은 층간 절연체로 적용될 수 있다.The
그리고 언급한 전기 연결부(47)는 아래와 같은 공정을 수행함에 의해 수득할 수 있다.The
먼저 집적회로 소자(40), 즉 회로 패턴이 형성되는 반도체 기판(41)의 일면 상의 패드(43)를 노출시키는 콘택홀을 갖는 절연막 패턴(45)을 형성한다. 언급한 절연막 패턴(45)은 패드(43)가 형성되는 집적회로 소자(40)의 일면 상에 절연막을 형성한 후, 포토레지스트를 마스크로 사용하는 포토리소그라피 공정을 수행함에 수득할 수 있다.The
이어서, 절연막 패턴(45)의 콘택홀 내에 범프(46)를 형성한다. 언급한 범프(46)의 형성은 주로 콘택홀 내에 범프(46)로 형성하기 위한 도전성 물질을 필링시킴에 의해 달성된다. 이때, 범프(46)는 패드(43)로부터 콘택홀의 입구까지 필링되도록 형성될 수 있다. 이에, 언급한 범프(46)에 의해 패드(43)는 외부와 전기적으로 연결되는 구조를 가질 수 있다.Then, the
본 발명에서는 집적회로 소자(40)를 대상으로 전기 연결부(47) 등과 같은 구조물을 후술하는 휘거나 접을 수 있는 두께를 갖는 유연 집적회로 소자로 형성하기 이전에 포토리소그라피 공정 등과 같은 공정을 수행함에 의해 수득할 수 있다.In the present invention, by performing a process such as a photolithography process or the like before forming a structure such as the
이에, 본 발명의 집적회로 소자 패키지의 제조 방법에서는 종래와 같이 유연 집적회로 소자를 대상으로 포토리소그라피 공정, 레이저 드릴링 공정 등을 수행할 때에 비해 작은 충격이 가해진다. 특히, 본 발명의 집적회로 소자 패키지의 제조 방법에서는 언급한 포토리소그라피 공정 대신에 레이저 드릴링 공정을 수행하여도 작은 충격이 가해질 수 있다. 이는, 유연 집적회로 소자에 비해 상대적으로 두꺼운 두께를 갖는 집적회로 소자(40)를 대상으로 포토리소그라피 공정, 레이저 드릴링 공정 등을 수행하기 때문이다.Therefore, in the manufacturing method of the integrated circuit device package of the present invention, a small impact is applied to the flexible integrated circuit device as compared with the conventional photolithography process, laser drilling process, and the like. In particular, in the method of manufacturing the integrated circuit device package of the present invention, a small impact may be applied even if a laser drilling process is performed instead of the photolithography process. This is because the photolithography process, the laser drilling process, and the like are performed on the integrated
따라서 본 발명에서는 언급한 바와 같이 유연 집적회로 소자를 형성하기 이전에 충격이 가해질 수 있는 포토리소그라피 공정, 레이저 드릴링 공정 등을 수행하기 때문에 최종 수득물인 유연한 구조를 갖는 집적회로 소자 패키지의 신뢰성을 향상시킬 수 있다.Therefore, as described in the present invention, since the photolithography process, the laser drilling process, and the like that can be impacted before forming the flexible integrated circuit device are performed, the reliability of the integrated circuit device package having the flexible structure, .
아울러, 전기 연결부에서 절연막 패턴(45)의 경우에도 언급한 바와 같이 휘거나 접을 수 있는 유연한 두께 및 유연한 재질로 이루어진다. 이에, 절연막 패턴(45)은 필름 구조를 가질 수 있다.Further, in the case of the insulating
또한, 전기 연결부에서 범프(46)의 경우에도 유연한 재질로 이루어진다. 이에, 범프(46)는 연성이 우수한 금속 물질로 이루어질 수 있다.In the case of the
이와 같이, 본 발명에서는 전기 연결부(47)를 유연한 두께 및 유연한 재질을 갖도록 형성함으로써 후술하는 집적회로 소자 패키지가 유연한 구조를 가질 수 있다.As described above, in the present invention, the integrated circuit device package described later can have a flexible structure by forming the
도 2를 참조하면, 집적회로 소자(40)의 타면을 씨닝(thinning)한다. 즉, 실리콘 재질의 반도체 기판(41)이 얇은 두께를 가지도록 씨닝하는 것이다. 이와 같이, 본 발명에서는 집적회로 소자(40)의 타면을 씨닝함으로써 집적회로 소자(40)가 휘거나 접을 수 있는 두께를 갖는 유연 집적회로 소자(53)로 형성된다. 그리고 도면 부호 55는 유연 집적회로 소자(53)로 제조하기 위한 얇은 두께를 갖는 실리콘 재질의 반도체 기판이다.Referring to FIG. 2, the other surface of the
여기서, 휘거나 접을 수 있는 유연 집적회로 소자(53)의 두께는 약 1.0 내지 50㎛일 수 있다. 즉, 약 1.0 내지 50㎛의 두께를 타켓으로 집적회로 소자(40)를 씨닝하는 것이다. 만약, 언급한 두께가 약 1.0㎛ 미만일 경우에는 너무 얇아 유연 집적회로 소자(53)의 취급이 용이하지 않기 때문에 바람직하지 않고, 약 50㎛를 초과할 경우에는 유연 집적회로 소자(53)가 휘거나 접을 수 있는 구조를 가지지 못하기 때문에 바람직하지 않다.Here, the thickness of the flexible
도 3을 참조하면, 유연 집적회로 소자(53)의 타면에 하부 기판을 부착시킨다. 즉, 유연 집적회로 소자(53)의 타면에 패키징을 위한 하부 기판(51)을 부착시키는 것이다. 언급한 기판(51)의 경우에도 유연한 두께 및 유연한 재질로 이루어진다. 이에, 하부 기판(51)의 예로서는 유연한 두께 및 유연한 재질로 이루어지는 리드 프레임, 인쇄회로기판, 연성 인쇄회로기판 등을 들 수 있다.Referring to FIG. 3, a lower substrate is attached to the other surface of the
이와 같이, 본 발명에서는 유연 집적회로 소자(53)가 패키징되도록 유연 집적회로 소자(53)의 타면에 유연한 두께 및 유연한 재질로 이루어지는 하부 기판(51)을 부착시킴으로써 집적회로 소자 패키지(63)를 수득할 수 있다. 특히, 본 발명에서의 집적회로 소자 패키지(63)는 유연한 두께 및 유연한 재질로 이루어지는 전기 연결부(47), 유연 집적회로 소자(53) 및 하부 기판(51)을 구비하기 때문에 집적회로 소자 패키지(63) 자체도 휘거나 접을 수 있는 정도로 유연할 수 있다. 이에, 본 발명의 집적회로 소자 패키지(63) 또한 휘거나 접을 수 있는 구조를 가질 수 있는 것이다.As described above, in the present invention, the
그리고 언급한 하부 기판(51)은 전사 공정을 수행함에 의해 유연 집적회로 소자(53_의 타면에 부착시킬 수 있다.The
이하, 언급한 하부 기판(51)의 부착을 위한 전사 공정에 대하여 설명하기로 한다.Hereinafter, the transfer process for attaching the
도 6은 본 발명의 일 실시예에 따른 집적회로 소자 패키지의 제조 방법에서 도 3에서의 하부 기판을 전사하는 공정을 설명하기 위한 도면이다.6 is a view for explaining a process of transferring a lower substrate in FIG. 3 in a method of manufacturing an integrated circuit device package according to an embodiment of the present invention.
도 6을 참조하면, 제1 접착 테이프(203)에 유연 집적회로 소자(53)가 부착되는 전사 자재(200)를 마련한다. 여기서, 언급한 제1 접착 테이프(203)는 자외선 조사 또는 가열 등에 의해 제1 접착 테이프(203)가 갖는 원래 접착력보다 다소 약화된 접착력을 갖도록 구비할 수 있다. 이에, 언급한 제1 접착 테이프(203)는 자외선을 조사시키거나 또는 가열하면 접착력이 약화되는 경화성 접착 테이프를 포함할 수 있다. 언급한 경화성 접착 테이프의 예로서는 자외선 경화성 접착 테이프, 열경화성 접착 테이프 등을 들 수 있다. Referring to FIG. 6, a
그리고 제1 접착 테이프(203)는 주연부가 링 프레임(205)에 의해 지지되는 구조를 갖는다. 따라서 플레이트(11)에는 링 프레임(205)에 의해 주연부가 지지되는 제1 접착 테이프(203)에 부착되는 유연 집적회로 소자(53)를 포함하는 전사 자재(200)가 놓여진다.The first
이어서, 제1 접착 테이프(203)에 유연 집적회로 소자(53)가 부착되는 전사 자재(200)가 놓여지는 플레이트(11)는 프레임 지지부(15)를 사용하여 링 프레임(205)을 지지한 상태에서 척 테이블(13)을 승강시켜 제1 접착 테이프(203)에 텐션을 가할 수 있다. 여기서, 제1 접착 테이프(203)에 텐션을 가하는 것은 제1 접착 테이프(203)로부터 유연 집적회로 소자(53)를 보다 용이하게 탈착시키기 위함이다.The
또한, 전사 자재(200)가 놓여지는 플레이트(11)는 제1 방향으로 이송이 이루어진다. 이때, 언급한 플레이트(11)의 이송은 플레이트(11) 자체에 의해 이루어질 수도 있고, 이송부(31) 등을 사용하여 이루어질 수도 있다.Further, the
그리고 탈부착부(19)의 롤러(21) 둘레를 따라 제2 접착 테이프(301)의 공급 및 회수가 이루어진다. 이때, 언급한 탈부착부(19)의 롤러(21)는 제1 방향으로부터 제2 방향으로 회전하도록 구비될 수 있다. 아울러, 제2 접착 테이프의 공급 및 회수는 도면 부호 23 및 25의 부재에 의해 이루어진다.The second
여기서, 언급한 제2 접착 테이프(301)는 제1 접착 테이프(203)와 동일한 자외선 경화성 접착 테이프, 열경화성 접착 테이프 등과 같은 경화성 접착 테이프를 포함할 수 있다. 아울러, 제2 접착 테이프(301)의 경우에는 자외선 조사 또는 가열 등을 수행하지 않기 때문에 제1 접착 테이프(203)의 접착력보다 큰 접착력을 가질 수 있다.Here, the second
이와 같이, 제1 방향으로 플레이트(11)를 이송시키고, 제1 방향으로부터 제2 방향으로 탈부착부(19)를 회전시킴에 따라 제1 영역에서 탈부착부(19)와 전사 자재(200)에 부착되는 유연 집적회로 소자(53)가 접촉한다. 이때, 유연 집적회로 소자(53)가 부착되는 제1 접착 테이프(203)의 접착력보다 탈부착부(19)에서의 제2 접착 테이프(301)의 접착력이 크고, 그리고 제1 접착 테이프(203)에 텐션이 가해지기 때문에 유연 집적회로 소자(53)는 제2 접착 테이프(301)로 전사 부착된다.As described above, the
계속해서, 탈부착부(19)의 제2 접착 테이프(301)에 전사 부착되는 유연 집적회로 소자(53)는 탈부착부(19)의 롤러(21)의 회전에 따라 제1 방향으로부터 제2 방향으로 회전한다. 이때, 접착력 약화부(29)를 사용하여 제2 접착 테이프(301)가 갖는 원래 접착력을 약화시킨다. 즉, 접착력 약화부(29)를 사용하여 제2 접착 테이프(301)에 자외선 조사 또는 가열을 수행함으로써 제2 접착 테이프(301)가 갖는 원래 접착력을 약화시킬 수 있는 것이다. 이에, 제2 접착 테이프(301)는 원래 접착력보다 약화된 접착력을 가질 수 있다.The flexible
언급한 바와 같이 롤러(21)의 회전에 따라 제2 접착 테이프(301)에 전사 부착되는 유연 집적회로 소자(53)는 제2 영역에서 제2 방향으로 이송되는 하부 기판(51)과 접촉한다.The flexible
이와 같이, 제2 방향으로 하부 기판(51)을 이송시키고, 제1 방향으로부터 제2 방향으로 탈부착부(19)를 회전시킴에 따라 제2 영역에서 하부 기판(51)과 제2 접착 테이프(301)에 부착되는 유연 집적회로 소자(53)가 접촉한다. In this way, the
이에, 언급한 유연 집적회로 소자(51)는 전사 자재(200)의 제1 접착 테이프(203)로부터 하부 기판(51)으로 전사 부착될 수 있는 것이다.The flexible
따라서 본 발명에서는 언급한 전사 공정을 수행함에 의해 도 3에서와 같이 유연 집적회로 소자(53)의 타면에 하부 기판(51)을 부착시킴으로써 집적회로 소자 패키지(63)를 수득할 수 있다.Therefore, by carrying out the transfer process of the present invention, the integrated
또한, 도시하지는 않았지만 언급한 전사 공정에서는 다이 어태치 본딩용 필름을 사용할 수 있다. 즉, 하부 기판(51)과 유연 집적회로 소자(53) 사이에 다이 어태치 본딩용 필름을 개재시켜 전사 공정을 수행할 수 있는 것이다.Although not shown, a die attach bonding film can be used in the above-mentioned transfer step. That is, the transfer process can be performed by interposing a die attach bonding film between the
다시 도 3에 이어 도 4를 참조하면, 타면에 하부 기판(51)이 부착되는 유연 집적회로 소자(53)의 일면 상에 이방성 도전 필름(57)을 형성한다. 즉, 전기 연결부(47)가 형성되는 유연 집적회로 소자(53)의 일면 상에 이방성 도전 필름(57)을 형성하는 것이다.Referring again to FIG. 3 and FIG. 4, an anisotropic
이하, 언급한 이방성 도전 필름(57)을 형성하기 위한 공정에 대하여 설명하기로 한다.Hereinafter, the process for forming the anisotropic
도 7 및 도 8은 본 발명의 일 실시예에 따른 집적회로 소자 패키지의 제조 방법에서 도 4의 이방성 도전 필름을 형성하는 공정을 설명하기 위한 도면들이다.FIGS. 7 and 8 are views for explaining a process of forming the anisotropic conductive film of FIG. 4 in the method of manufacturing an integrated circuit device package according to an embodiment of the present invention.
먼저 도 7을 참조하면, 웨이퍼 레벨의 전체 영역을 커버할 수 있는 크기를 갖는 이방성 도전 필름을 사용하여 웨이퍼 레벨의 집적회로 소자 패키지(63)의 유연 집적회로 소자(53)의 일면 상에 이방성 도전 필름(57)을 형성할 수 있다.7, an anisotropic conductive film (not shown) is formed on one surface of the flexible
그리고 도 8을 참조하면, 웨이퍼 레벨의 전체 영역을 커버할 수 있도록 이방성 도전 페이스트를 스핀 코팅을 수행함에 의해 웨이퍼 레벨의 집적회로 소자 패키지(63)의 유연 집적회로 소자(53)의 일면 상에 이방성 도전 필름(57)을 형성할 수 있다.8, on the one surface of the flexible
특히, 언급한 스핀 코팅은 웨이퍼 레벨의 집적회로 소자 패키지(63)를 회전시킬 수 있는 회전척(81)에 의해 달성될 수 있고, 언급한 회전척(81)의 회전에 의해 이방성 도전 페이스트가 집적회로 소자 패키지(63)의 유연 집적회로 소자(53)의 일면 상의 중심 영역으로부터 주연 영역까지 제공됨으로써 집적회로 소자 패키지(63)의 유연 집적회로 소자(53)의 일면 상에 이방성 도전 필름(57)이 형성될 수 있는 것이다.In particular, the above-mentioned spin coating can be achieved by a rotary chuck 81 capable of rotating a wafer level integrated
다시 도 4를 참조하면, 언급한 이방성 도전 필름(57)은 절연성을 갖는 접착성 유기 재료 내에 전기를 통하는 역할을 담당하는 전도성 입자를 균일하게 분산시키고 이를 필름 형태로 형성한 것으로써, 필름 형태의 두께 방향으로는 전도성을 가질 수 있고, 필름 형태의 길이 방향으로는 절연성을 가질 수 있다. 즉, 이방성 전도 필름(57)은 일 방향으로만 전기적 연결이 가능한 것이다. 아울러, 이방성 전도 필름(57) 또한 필름 형태로 구비될 수 있기 때문에 휘거나 접을 수 있는 유연한 재질적 특성을 가질 수 있다.Referring again to FIG. 4, the above-mentioned anisotropic
이에, 본 발명에서는 언급한 이방성 도전 필름(57)을 형성함으로써 유연 집적회로 소자(53)의 전기 연결부(47)와 수직한 방향으로 전기적 연결이 이루어질 수 있는 것이다.Thus, by forming the anisotropic
본 발명에서와 같이 언급한 이방성 전도 필름(57)을 구비하는 것은 집적회로 소자 패키지(63)의 전기 연결부(47)와 후술하는 상부 기판의 연결 배선 사이를 전기적으로 연결시킴과 더불어 이방성 전도 필름(57)이 갖는 접착성을 이용하여 상부 기판을 부착시키기 위함이다.The provision of the anisotropic
따라서 본 발명의 집적회로 소자 패키지(63)는 언급한 이방성 전도 필름(57)을 구비함으로써 전기적 연결과 더불어 상부 기판의 부착을 함께 달성할 수 있기 때문에 공정의 간소화를 도모할 수 있다.Therefore, since the integrated
또한, 언급한 바와 같이 이방성 도전 필름(57)의 경우에도 휘거나 접을 수 있는 구조를 가지기 때문에 이방성 도전 필름(57)이 형성되는 집적회로 소자 패키지(63)도 휘거나 접을 수 있는 구조를 가질 수 있다.As mentioned above, since the anisotropic
그리고 본 발명에 따라 제조되는 집적회로 소자 패키지(63)에서 전기 연결부(47) 및 이방성 도전 필름(57) 전체 두께(L2)와 하부 기판(51)의 두께(L1)는 서로 연관성을 가져야 한다. 이는, 집적회로 소자 패키지(63)가 휘어질 때 유연 집적회로 소자(53)를 중립면(neutral plane)으로 전기 연결부(47) 및 이방성 도전 필름(57) 전체에 인장력이 가해지면 하부 기판(51)에 압축력이 가해지고, 전기 연결부(47) 및 이방성 도전 필름(57) 전체에 압축력이 가해지면 하부 기판(51)에 인장력이 가해지기 때문이다. 이에, 언급한 바와 같이 전기 연결부(47) 및 이방성 도전 필름(57) 전체 두께(L2)와 하부 기판(51)의 두께(L1)가 서로 연관성을 가지지 않으면 집적회로 소자 패키지(63)가 휘어질 때 전기 연결부(47) 및 이방성 도전 필름(57) 전체 또는 하부 기판(51)이 훼손되는 상황이 발생할 수 있다.In the integrated
따라서 하부 기판(51)의 두께(L1)는 전기 연결부(47) 및 이방성 도전 필름(57) 전체 두께(L2)를 기준으로 약 0.8 내지 1.2배인 것이 바람직하고, 약 0.9 내지 1.1배인 것이 보다 바람직하다.Therefore, the thickness L1 of the
그리고 웨이퍼 레벨로부터 싱귤레이션을 수행한다. 이때, 언급한 싱귤레이션은 레이저의 조사에 의해 달성할 수도 있고, 다이아몬드 휠을 사용한 소잉 공정을 수행함에 의해 달성할 수도 있다. 이와 같이, 본 발명에서는 언급한 웨이퍼 레벨로부터 싱귤레이션을 수행함으로써 이방성 도전 필름(47)이 형성되는 유연 집적회로 소자(53), 즉 집적회로 소자 패키지(63)를 각각으로 분리시킬 수 있다.And performs the singulation from the wafer level. In this case, the singulation mentioned above may be achieved by irradiation of a laser, or may be achieved by carrying out a sowing process using a diamond wheel. As described above, in the present invention, the flexible
도 5를 참조하면, 싱귤레이션됨에 의해 각각으로 분리되는 집적회로 소자 패키지(63)의 유연 집적회로 소자(53)의 이방성 도전 필름(57) 상에 유연 집적회로 소자(63)의 전기 연결부(47)와 마주하게 배치되어 이방성 도전 필름(57)을 통하여 전기 연결부(47)와 전기적으로 연결되는 연결 배선(61)을 구비하는 상부 기판(62)을 형성한다.5, an
여기서, 언급한 상부 기판(62)의 경우에도 휘거나 접을 수 있는 유연한 두께 및 유연한 재질로 이루어질 수 있다. 특히, 언급한 상부 기판(62)의 예로서는 연성 인쇄회로기판 등을 들 수 있다. 이에, 본 발명의 집적회로 소자 패키지(63)는 전체적으로 휘거나 접을 수 있는 유연한 구조를 가질 수 있는 것이다.In the case of the above-mentioned upper substrate 62, it may be made of a flexible thickness and a flexible material which can be bent or folded. In particular, examples of the above-mentioned upper substrate 62 include a flexible printed circuit board and the like. Accordingly, the integrated
아울러, 언급한 상부 기판(62)을 싱귤레이션 이후에 형성하는 것에 대하여 한정하여 설명하고 있지만 이와 달리 상부 기판(62)을 형성한 후 싱귤레이션을 수행할 수도 있다. 즉, 웨이퍼 레벨에서 상부 기판(62)을 형성한 후에 싱귤레이션을 수행하여 집적회로 소자 패키지(63)를 각각으로 분리시킬 수 있는 것이다.In addition, although the above-described upper substrate 62 is described as being formed after singulation, it is also possible to perform singulation after the upper substrate 62 is formed. That is, after the upper substrate 62 is formed at the wafer level, singulation is performed to separate the integrated
그리고 언급한 본 발명에서는 유연 집적회로 소자(63)의 타면에 휘거나 접을 수 있는 유연한 두께 및 유연한 재질로 이루어지는 하부 기판(51)을 부착시킨 이후에, 전기 연결부(47)와 수직하는 방향으로 전기적으로 연결되도록 전기 연결부(47)가 형성되는 유연 집적회로 소자(63)의 일면 상에 이방성 도전 필름(57)을 형성하는 것에 대하여 설명하고 있지만, 이와 달리 본 발명에서는 전기 연결부(47)와 수직하는 방향으로 전기적으로 연결되도록 전기 연결부(47)가 형성되는 유연 집적회로 소자(63)의 일면 상에 이방성 도전 필름(57)을 형성한 이후에, 유연 집적회로 소자(63)의 타면에 휘거나 접을 수 있는 유연한 두께 및 유연한 재질로 이루어지는 하부 기판(51)을 부착시킬 수도 있다.In the present invention, after the
이와 같이, 본 발명에서는 유연한 구조를 갖는 집적회로 소자 패키지의 제조시 전기 연결부로 수득하기 위한 배선 공정을 수행한 이후에 집적회로 소자를 얇은 구조를 갖도록 씨닝하는 공정을 수행함으로써 집적회로 소자에 가해지는 손상을 최소화하여 공정 스트레스를 충분하게 감소시킬 수 있기 때문에 집적회로 소자 패키지에 대한 신뢰도를 향상시킬 수 있고, 그 결과 제품 경쟁력의 향상까지도 기대할 수 있다.As described above, according to the present invention, after the wiring process for obtaining the integrated circuit device package with the flexible structure is performed, the integrated circuit device is thinned to have a thin structure, Since the damage can be minimized and the process stress can be sufficiently reduced, the reliability of the integrated circuit device package can be improved, and as a result, an improvement in product competitiveness can be expected.
또한, 본 발명에서는 이방성 도전 필름을 사용함으로써 유연 집적회로 소자와 상부 기판 사이에서의 전기적 연결과 더불어 유연 집적회로 소자와 상부 기판을 본딩시킬 수 있기 때문에 공정의 단순화를 도모할 수 있기 때문에 집적회로 소자 패키지의 제조에 따른 생산성을 향상시킬 수 있고, 그 결과 가격 경쟁력의 향상까지도 기대할 수 있다.Further, in the present invention, by using the anisotropic conductive film, since the flexible integrated circuit element and the upper substrate can be bonded together with the electrical connection between the flexible integrated circuit element and the upper substrate, the process can be simplified, The productivity according to the manufacture of the package can be improved, and as a result, the price competitiveness can be expected to be improved.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the present invention as defined by the following claims. It can be understood that it is possible.
40 : 집적회로 소자 41, 55 : 실리콘 기판
43 : 패드 45 : 절연막 패턴
46 : 범프 47 : 전기 연결부
51 : 하부 기판 53, 63 : 유연 집적회로 소자
57 : 이방성 도전 필름 61 : 연결 배선
62 : 상부 기판 81 : 회전척40: integrated
43: pad 45: insulating film pattern
46: Bump 47: Electrical connection
51:
57: anisotropic conductive film 61: connection wiring
62: upper substrate 81: rotary chuck
Claims (10)
상기 집적회로 소자의 타면을 씨닝(thinning)하여 상기 집적회로 소자를 휘거나 접을 수 있는 두께를 갖는 유연 집적회로 소자로 형성하는 단계;
상기 유연 집적회로 소자의 타면에 휘거나 접을 수 있는 유연한 두께 및 유연한 재질로 이루어지는 하부 기판을 부착시킴과 아울러 상기 전기 연결부와 수직하는 방향으로 전기적으로 연결되도록 상기 전기 연결부가 형성되는 상기 유연 집적회로 소자의 일면 상에 이방성 도전 필름을 형성하는 단계;
상기 이방성 도전 필름이 형성되는 상기 유연 집적회로 소자가 각각으로 분리되도록 상기 웨이퍼 레벨로부터 싱귤레이션(singulation)하는 단계; 및
상기 싱귤레이션됨에 의해 각각으로 분리되는 상기 유연 집적회로 소자의 이방성 도전 필름 상에 상기 유연 집적회로 소자의 전기 연결부와 마주하게 배치되어 상기 이방성 도전 필름을 통하여 상기 전기 연결부와 전기적으로 연결되는 연결 배선을 구비하는 상부 기판을 형성하는 단계를 포함하는 것을 특징으로 하는 집적회로 소자 패키지의 제조 방법.Forming an electrical connection capable of being electrically connected to the outside on one surface of the integrated circuit device having a wafer level size;
Thinning the other surface of the integrated circuit device to form the integrated circuit device into a flexible integrated circuit device having a thickness that can be bent or folded;
Wherein the flexible integrated circuit device includes a flexible substrate having a flexible substrate and a flexible substrate on at least one side of the flexible integrated circuit device, Forming an anisotropic conductive film on one side of the anisotropic conductive film;
Singing from the wafer level such that the flexible integrated circuit elements in which the anisotropic conductive film is formed are separated from each other; And
And a connection wiring which is disposed on the anisotropic conductive film of the flexible integrated circuit device separated by the singulation and which is disposed to face the electrical connection portion of the flexible integrated circuit device and is electrically connected to the electrical connection portion via the anisotropic conductive film, And forming an upper substrate on which the integrated circuit device package is mounted .
상기 집적회로 소자의 일면에 전기적으로 연결되도록 구비되는 패드;
상기 집적회로 소자의 일면 상에 휘거나 접을 수 있는 유연한 두께 및 유연한 재질로 이루어지면서 상기 패드를 노출시키도록 구비되는 콘택홀(contact hall)을 갖는 절연막 패턴; 및
상기 패드와 전기적으로 연결되도록 상기 패드로부터 상기 콘택홀의 입구까지 형성되는 범프를 포함하는 것을 특징으로 하는 집적회로 소자 패키지의 제조 방법.The electronic apparatus according to claim 1,
A pad electrically connected to one surface of the integrated circuit device;
An insulating film pattern having a contact hole formed to have a flexible thickness and a flexible material which is bent or folded on one surface of the integrated circuit device and is provided to expose the pad; And
And bumps formed from the pads to the openings of the contact holes to be electrically connected to the pads.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020130081429A KR101545145B1 (en) | 2013-07-11 | 2013-07-11 | Method of manufacturing integrated circuit device package |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020130081429A KR101545145B1 (en) | 2013-07-11 | 2013-07-11 | Method of manufacturing integrated circuit device package |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20150007472A KR20150007472A (en) | 2015-01-21 |
KR101545145B1 true KR101545145B1 (en) | 2015-08-18 |
Family
ID=52570375
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020130081429A Active KR101545145B1 (en) | 2013-07-11 | 2013-07-11 | Method of manufacturing integrated circuit device package |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101545145B1 (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100860308B1 (en) * | 2007-06-05 | 2008-09-25 | 삼성전기주식회사 | Camera module package and its manufacturing method |
-
2013
- 2013-07-11 KR KR1020130081429A patent/KR101545145B1/en active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100860308B1 (en) * | 2007-06-05 | 2008-09-25 | 삼성전기주식회사 | Camera module package and its manufacturing method |
Also Published As
Publication number | Publication date |
---|---|
KR20150007472A (en) | 2015-01-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20220122938A1 (en) | Packaged microelectronic devices having stacked interconnect elements and methods for manufacturing the same | |
JP7037544B2 (en) | Wafer level package with improved performance | |
KR101822236B1 (en) | Semiconductor device and method of manufactures | |
US10461007B2 (en) | Semiconductor package with electromagnetic interference shielding | |
US9978657B2 (en) | Semiconductor package device and manufacturing method thereof | |
US20190013255A1 (en) | Wafer-level packaging for enhanced performance | |
US10796975B2 (en) | Semiconductor package with supported stacked die | |
US9214361B2 (en) | Semiconductor device manufacturing method and electronic device manufacturing method | |
US9117828B2 (en) | Method of handling a thin wafer | |
CN101431034B (en) | Method for multi-chip planar packaging | |
CN102024712B (en) | Package structure and manufacturing method thereof | |
TWI421956B (en) | Chip-sized package and fabrication method thereof | |
US20100159644A1 (en) | Low-cost flip-chip interconnect with an integrated wafer-applied photo-sensitive adhesive and metal-loaded epoxy paste system | |
KR101545145B1 (en) | Method of manufacturing integrated circuit device package | |
CN101656246B (en) | Chip stack packaging structure with substrate with opening and packaging method thereof | |
US20090102035A1 (en) | Semiconductor Packaging Device | |
US11133283B2 (en) | Integrated fan-out device | |
KR101531843B1 (en) | Method of manufacturing ntegrated circuit device package | |
US20100052161A1 (en) | Semiconductor wafer with adhesive protection layer | |
US20050023682A1 (en) | High reliability chip scale package | |
KR20150081604A (en) | Method of manufacturing integrated circuit device package | |
KR20150004003A (en) | Method of manufacturing ntegrated circuit device package | |
KR20150093878A (en) | Semiconductor package and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20130711 |
|
PA0201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20141215 Patent event code: PE09021S01D |
|
PG1501 | Laying open of application | ||
E701 | Decision to grant or registration of patent right | ||
PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20150519 |
|
GRNT | Written decision to grant | ||
PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20150811 Patent event code: PR07011E01D |
|
PR1002 | Payment of registration fee |
Payment date: 20150811 End annual number: 3 Start annual number: 1 |
|
PG1601 | Publication of registration | ||
FPAY | Annual fee payment |
Payment date: 20180711 Year of fee payment: 4 |
|
PR1001 | Payment of annual fee |
Payment date: 20180711 Start annual number: 4 End annual number: 4 |
|
PR1001 | Payment of annual fee |
Payment date: 20200723 Start annual number: 6 End annual number: 6 |
|
PR1001 | Payment of annual fee |
Payment date: 20240813 Start annual number: 10 End annual number: 10 |