[go: up one dir, main page]

KR101540583B1 - 반도체 패키지용 전자파 차폐층 제조방법 - Google Patents

반도체 패키지용 전자파 차폐층 제조방법 Download PDF

Info

Publication number
KR101540583B1
KR101540583B1 KR1020130150505A KR20130150505A KR101540583B1 KR 101540583 B1 KR101540583 B1 KR 101540583B1 KR 1020130150505 A KR1020130150505 A KR 1020130150505A KR 20130150505 A KR20130150505 A KR 20130150505A KR 101540583 B1 KR101540583 B1 KR 101540583B1
Authority
KR
South Korea
Prior art keywords
tape peel
accept
normal
fail
deposition layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020130150505A
Other languages
English (en)
Other versions
KR20150065327A (ko
Inventor
김종호
배종건
이상찬
Original Assignee
에스피텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스피텍 주식회사 filed Critical 에스피텍 주식회사
Priority to KR1020130150505A priority Critical patent/KR101540583B1/ko
Publication of KR20150065327A publication Critical patent/KR20150065327A/ko
Application granted granted Critical
Publication of KR101540583B1 publication Critical patent/KR101540583B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

본 발명은 반도체 패키지용 전자파 차폐층 제조방법에 관한 것으로, 반도체 칩의 상면과 측면을 밀봉한 EMC의 표면을 Laser를 이용하여 전처리하는 단계(단계 1); 상기 반도체 칩의 하면에 위치한 PCB 면을 마스킹 테이프(Masking Tape)에 부착하는 단계(단계 2); 상기 Laser로 전처리된 EMC의 표면을 화학전처리하는 단계(단계 3); 상기 화학전처리된 EMC의 표면에 무전해 도금층을 형성하는 단계(단계 4); 및 상기 무전해 도금층에 전해 도금층을 형성하는 단계(단계 5); 를 포함하는 것을 기술적 특징으로 하며, 레이저 전처리 또는 Plasma 전처리를 통해 반도체 회로 보호재(EMC; Epoxy Molding Compound)와 전자파 차폐층과의 밀착성을 향상시킬 수 있는 장점이 있다.

Description

반도체 패키지용 전자파 차폐층 제조방법{Method of manufacturuing Electro-Magnetic Shielding Layer for semiconductor package}
본 발명은 반도체 패키지용 전자파 차폐층 제조방법에 관한 것으로, 보다 상세하게는 레이저 전처리를 통해 반도체 회로 보호재(EMC; Epoxy Molding Compound)와 전자파 차폐층과의 밀착성을 향상시킬 수 있는 반도체 패키지용 전자파 차폐층 제조방법에 관한 것이다.
일반적인 반도체 소자는 순도 높은 실리콘으로 이루어진 실리콘 웨이퍼에 반도체 칩을 제조하는 반도체 칩 제조공정, 반도체 칩을 전기적으로 검사하는 다이 소팅(die sorting) 공정 및 양품 반도체 칩을 패키징하는 패키징(packaging) 공정 등을 통해 제조된다.
여기서, 양품 반도체 칩을 패키징하는 반도체 공정은 일반적으로, 베이스 기판의 상부면에 접착제를 개재하여 반도체 칩을 부착하는 다이 어테치 공정, 반도체 칩의 상부면에 배열된 본딩 패드들과 기판의 상부면에 배열된 접속 패드들을 연결시키는 공정 및 기판의 상부면을 몰딩 수지로 덮어 반도체 칩을 외부 환경으로부터 보호하는 밀봉부를 형성하는 몰딩 공정을 포함한다.
상술한 과정을 통해 완성된 반도체 패키지를 동작시킬 경우 반도체 패키지의 동작과정에서 불가피하게 전자파가 발생된다.
이러한 반도체 패키지가 전자기기에 실장된 경우, 반도체 패키지에서 발생된 전자파가 방출되어 전자기기에 실장된 다른 전자부품에 전자파 장애(Electro-Magnetic Interfetence : EMI)를 준다. 이로 인해 반도체 패키지가 실장된 전자기기에 전자파 잡음 또는 오동작 등과 같은 장해가 발생되어 제품의 신뢰성이 저하된다. 최근에 개발된 반도체 패키지, 즉 빠른 응답속도 및 고 용량을 갖는 반도체 패키지의 경우 전자파 방출로 인한 전자파 장해의 문제는 더욱 심각해지고 있다.
최근, 각종 전기, 전자기기의 경량화와 소형화로 인하여 이 분야에 플라스틱이 널리 이용되고 있으나, 플라스틱은 전기가 통하지 않는 절연체, 즉 부도체이므로 전자파를 차폐하기 위하여는 표면처리 도금, 도전도장, 금속융사 등의 방법을 행하고 있으나, 그 중에서도 정밀도, 차폐능력, 수지의 물성변화가 적은 무전해 도금에 의한 방법이 가장 효과적이다.
그러나 이러한 무전해도금법은 열가소성수지인 ABS 수지로된 제품의 도금법으로 널리 이용되고 있으나 열적변화에 따라 도막에 균열이 발생하기 쉬워 도막부분의 밀착력이 약해지고, 그 적용 범위가 ABS 수지에 한정되는 문제점이 있다.
상기와 같은 문제점을 해결하기 위해, 대한민국등록특허공보 제10-0839930호(2008.06.20.)에 전자파 차폐용 비금속재의 도금 방법 및 이에 의해 도금된 전자파 차폐용 비금속재가 개시되어 있다. 상기 도금 방법은 비금속재 표면에 샌드 블라스팅 공법을 이용하여 미세홈을 가공한 후 무전해 도금법을 이용하여 전자파 차폐막을 1층 이상 형성시킴으로 인해 도금이 박리되는 것을 차단하는 장점이 있지만, 비금속재와 전자파 차폐막과의 밀착력이 충분하지 않은 문제가 있다.
KR 10-0839930 B1 2008.06.20.
본 발명의 목적은 레이저 전처리를 통해 반도체 회로 보호재(EMC; Epoxy Molding Compound)와 전자파 차폐층과의 밀착성을 향상시킬 수 있는 반도체 패키지용 전자파 차폐층 제조방법을 제공하는 것이다.
상기 목적을 달성하기 위하여 본 발명은 다음과 같은 수단을 제공한다.
본 발명은 반도체 칩의 상면과 측면을 밀봉한 EMC의 표면을 Laser를 이용하여 전처리하는 단계(단계 1); 상기 반도체 칩의 하면에 위치한 PCB 면을 마스킹 테이프(Masking Tape)에 부착하는 단계(단계 2); 상기 Laser로 전처리된 EMC의 표면을 화학전처리하는 단계(단계 3); 상기 화학전처리된 EMC의 표면에 무전해 도금층을 형성하는 단계(단계 4); 및 상기 무전해 도금층에 전해 도금층을 형성하는 단계(단계 5); 를 포함하는 반도체 패키지용 전자파 차폐층 제조방법을 제공한다.
상기 단계 1에서, Laser를 이용하여 전처리시, 표면 Roughness 는 Ra 값이 2~10㎛ 가 되도록 가공하며, 식각 두께는 3~50㎛ 가 되도록 식각한다.
상기 단계 4에서, 상기 화학전처리된 EMC를 55~60℃의 온도에서 무전해 도금 용액에 2~4분 동안 침지시켜 무전해 도금법으로 상기 화학전처리된 EMC의 표면에 0.125~0.5㎛의 두께를 갖는 동막(Copper)을 도금한다.
상기 단계 5에서, 상기 무전해 도금된 EMC를 제1 전해 도금 용액에 침지시키고 20~30℃의 온도에서 8~10분 동안 0.5A의 전류를 가해 2.0~2.3㎛의 두께를 갖는 Cu 전해도금을 수행한 후, 제2 전해 도금 용액에 침지시키고 50~60℃의 온도에서 4~6분 동안 1A의 전류를 가해 2.0~2.5㎛의 두께를 갖는 Ni 전해도금을 수행한다.
또한, 본 발명은, 반도체 칩의 하면에 위치한 PCB 면을 마스킹 테이프(Masking Tape)에 부착하는 단계(단계 1); 상기 반도체 칩의 상면과 측면을 밀봉한 EMC의 표면을 Plasma 전처리하는 단계(단계 2); 상기 Plasma 전처리된 EMC의 표면에 Sputtering 기법으로 증착층을 형성하는 단계(단계 3); 및 상기 증착층 위에 전해 도금층을 형성하는 단계(단계 4); 를 포함하는 반도체 패키지용 전자파 차폐층 제조방법을 제공한다.
상기 단계 2에서, 상기 Plasma 전처리는 20~60초 동안 수행한다.
상기 단계 3에서, 상기 증착층은 Sputtering 기법으로 Cu 증착층을 형성하는 방법 또는 Sputtering 기법으로 Ni+Cr 증착층을 형성하는 방법 또는 Sputtering 기법으로 Ni+Cr 증착층을 먼저 형성하고, 상기 Ni+Cr 증착층 위에 Sputtering 기법으로 Cu 증착층을 형성하는 방법 중 어느 하나의 방법으로 형성된다.
상기 단계 3에서, 상기 증착층의 두께(Thickness)는 500~9,000Å이다.
본 발명에 따른 반도체 패키지용 전자파 차폐층 제조방법은 레이저 전처리 또는 Plasma 전처리를 통해 반도체 회로 보호재(EMC; Epoxy Molding Compound)와 전자파 차폐층과의 밀착성을 향상시킬 수 있는 장점이 있다.
도 1은 PCB 면을 나타내는 사진.
도 2는 Cu Tape에 PCB 면을 부착한 사진.
도 3은 반도체 패키지용 전자파 차폐층이 형성된 사진.
도 4는 Plasma 를 10초 처리한 표면 사진.
도 5는 Plasma 를 40초 처리한 표면 사진.
도 6은 Plasma 를 100초 처리한 표면 사진.
이하, 본 발명을 상세히 설명하면 다음과 같다.
반도체 회로 보호재는 실리콘 칩, 골드와이어, 리드프레임 등의 반도체 소자를 열, 수분, 충격 등으로부터 보호하기 위해 밀봉하는 재료로서 EMC(Epoxy Molding Compound)가 가장 많이 사용되고 있다. EMC는 트랜지스터, 다이오드, 마이크로프로세서, 반도체 메모리 등의 봉지재로 쓰이고 있다.
본 발명의 특징은 반도체 패키지에 있어서, EMC와 상기 EMC에 도금되는 전자파 차폐층과의 밀착력을 향상시키는 방법을 제공하는 것이다.
먼저, 본 발명의 일실시예에 따른 반도체 패키지용 전자파 차폐층 제조방법을 설명한다.
본 발명의 반도체 패키지용 전자파 차폐층 제조방법은,
반도체 칩의 상면과 측면을 밀봉한 EMC의 표면을 Laser를 이용하여 전처리하는 단계(단계 1);
상기 반도체 칩의 하면에 위치한 PCB 면을 마스킹 테이프(Masking Tape)에 부착하는 단계(단계 2);
상기 Laser로 전처리된 EMC의 표면을 화학전처리하는 단계(단계 3);
상기 화학전처리된 EMC의 표면에 무전해 도금층을 형성하는 단계(단계 4); 및
상기 무전해 도금층에 전해 도금층을 형성하는 단계(단계 5);
를 포함한다.
상기 단계 1에서, 상기 반도체 칩의 상면과 4개의 측면을 밀봉한 EMC(Epoxy Molding Compound)의 표면을 Laser를 이용하여 표면을 깍아내게 되면 표면 거칠기가 향상되고 탄화되어 전자파 차폐층과의 결합력이 크게 향상되게 된다. 본 발명에서는 Laser를 이용하여 전처리함으로 인해 Dry Sanding 공법으로 전처리하는 경우에 비해 표면 거칠기가 향상되는 것에 특징이 있다.
상기 EMC(Epoxy Molding Compound)의 표면을 Laser를 이용하여 전처리시, 표면 Roughness 는 Ra 값이 2~10㎛ 가 되도록 가공하는 것이 바람직하며, Ra 값이 2㎛ 이하로 가공시 표면 부착력을 저하시키는 Blister가 발생하며, Ra 값이 10㎛ 이상으로 가공하면 매우 거칠게 되어 도금 후 표면색이 불균일한 Discolor 불량이 발생하게 된다. Laser 식각 두께는 3~50㎛ 가 되도록 식각하는 것이 바람직하며, 3㎛ 이하로 식각시 표면이 충분히 처리 되지 못해 Blister 불량이 발생되며, 50㎛ 초과로 식각시 표면 거칠기가 과도하게 거칠었을 때와 동일하게 도금색이 불균일한 Discolor 불량이 발생하게 된다.
상기 단계 2에서, 상기 반도체 칩의 상면과 4개의 측면은 EMC(Epoxy Molding Compound)로 밀봉되어 있고, 상면의 반대면에 위치한 하면은 PCB(Printed Circuit Board)면으로 이루어져 있다. 상기 PCB(Printed Circuit Board)면은 도금이 되면 안되므로 Masking이 필요하다. 본 발명에서는 상기 PCB(Printed Circuit Board)면을 보호하기 위하여 마스킹 테이프(Masking Tape)를 부착하였으며, PCB 면 Masking과 전해도금시 필요한 Ground 역할을 동시에 수행할 수 있다.
상기 단계 3에서, 화학전처리하는 단계는 Conditioner 처리공정, Soft Etch 처리공정, Activator 처리공정 및 Reducer 처리공정을 차례대로 거친다. 상기 Conditioner 처리공정은 제1 용액에 40℃에서 5분 동안 침적하고, 상기 Soft Etch 처리공정은 제2 용액에 40℃에서 2분 동안 침적하고, 상기 Activator 처리공정은 제3 용액에 40℃에서 3분 동안 침적하고, 상기 Reducer 처리공정은 제4 용액에 25℃에서 1분 동안 침적하는 것이 바람직하다. 상기 제1 용액 내지 제4 용액은 화학전처리를 위해 통상적으로 사용하는 용액을 사용할 수 있으므로, 자세한 설명은 생략하도록 한다. 상기 Conditioner 처리공정은 비전도성 물질 표면에 금속을 도금하는 무전해 도금방식의 대표적인 전처리 공정으로, 표면의 가벼운 유기오염물을 제거하고 액티베이터와 무전해 도금 전에 비전도 소재를 컨디셔닝하며 화학적으로 Roughness를 형성하기 위하여 진행한다. 상기 Soft Etch 처리공정은 표면에 잔류할 수 있는 산화 오염물 등을 제거하고 표면을 활성화시켜서 액티베이터 공정에서 표면에 촉매제가 원활히 흡착될 수 있도록 하는 공정이다. 상기 Activator 처리공정은 무전해 도금의 필수 공정으로 부도체에 니켈과 동도금을 하기 위한 촉매 흡착 공정이다. 상기 Reducer 처리공정은 부도체 표면에 흡착된 촉매제를 활성화시키는 공정이다.
상기 단계 4는 상기 화학전처리된 EMC를 55~60℃의 온도에서 무전해 도금 용액에 2~4분 동안 침지시켜 무전해 도금법으로 상기 화학전처리된 EMC의 표면에 0.125~0.5㎛의 두께를 갖는 동막(Copper)을 도금하는 단계이다. 상기 무전해 도금이란, 전류 인가 없이 원하는 금속을 기재 위에 도금하는 것을 말한다. 상기 무전해 도금 용액은 통상적으로 사용하는 무전해 도금 용액을 사용할 수 있으므로, 자세한 설명은 생략하도록 한다.
상기 단계 5는 상기 무전해 도금층에 전해 도금층을 형성하는 단계이다. 상기 무전해 도금된 EMC를 도금 용액에 침지시키고, 전류를 가하여 도금 공정을 수행한다. 상기 무전해 도금된 EMC를 제1 전해 도금 용액에 침지시키고 20~30℃의 온도에서 8~10분 동안 0.5A의 전류를 가해 2.0~2.3㎛의 두께를 갖는 Cu 전해도금을 수행한 후, 제2 전해 도금 용액에 침지시키고 50~60℃의 온도에서 4~6분 동안 1A의 전류를 가해 2.0~2.5㎛의 두께를 갖는 Ni 전해도금을 수행할 수 있다. 상기 전해 도금 용액은 통상적으로 사용하는 전해 도금 용액을 사용할 수 있으므로, 자세한 설명은 생략하도록 한다.
상기 단계 5 이후에, 상기 전해 도금층을 니켈 산화방지 처리하는 단계가 추가될 수 있다. 상기 전해 도금층을 유기용액에 40℃에서 3분 동안 침적하는 것이 바람직하다. 니켈은 구리에 비해 공기 중에서 산화는 덜 되나 오랜 시간이 흐르면 산화가 되어 변색이 발생한다. 니켈 도금 후 유기용액을 이용하여 산화방지 처리를 진행함으로써 특유의 니켈 색을 유지하는 목적으로 수행된다.
다음은, 본 발명의 다른 실시예에 따른 반도체 패키지용 전자파 차폐층 제조방법을 설명한다.
본 발명의 반도체 패키지용 전자파 차폐층 제조방법은,
반도체 칩의 하면에 위치한 PCB 면을 마스킹 테이프(Masking Tape)에 부착하는 단계(단계 1);
상기 반도체 칩의 상면과 측면을 밀봉한 EMC의 표면을 Plasma 전처리하는 단계(단계 2);
상기 Plasma 전처리된 EMC의 표면에 Sputtering 기법으로 증착층을 형성하는 단계(단계 3); 및
상기 증착층 위에 전해 도금층을 형성하는 단계(단계 4);
를 포함한다.
상기 단계 1에서, 상기 반도체 칩의 상면과 4개의 측면은 EMC(Epoxy Molding Compound)로 밀봉되어 있고, 상면의 반대면에 위치한 하면은 PCB(Printed Circuit Board)면으로 이루어져 있다. 상기 PCB(Printed Circuit Board)면은 도금이 되면 안되므로 Masking이 필요하다. 본 발명에서는 상기 PCB(Printed Circuit Board)면을 보호하기 위하여 마스킹 테이프(Masking Tape)를 부착하였으며, PCB 면 Masking과 전해도금시 필요한 Ground 역할을 동시에 수행할 수 있다.
상기 단계 2는 상기 반도체 칩의 상면과 4개의 측면을 밀봉한 EMC의 표면을 Ion Gun을 사용하여 Plasma 전처리하는 단계로서, EMC 표면의 불순물 제거 및 표면 개질을 통해 부착력 향상을 위해 실시한다. 상기 Plasma 처리는 20~60초 동안 수행하는 것이 바람직하며, 20초 미만 처리시 표면 개질이 충분하지 않아 Roughness 형성이 안되며, 60초 초과 처리시 과처리되어 형성되었던 Roughness가 다시 평탄화 되는 문제점이 발생한다.
Plasma 처리시, 10초 처리하는 경우의 표면 사진을 도 4에 나타내었고, 40초 처리하는 경우의 표면 사진을 도 5에 나타내었고, 100초 처리하는 경우의 표면 사진을 도 6에 나타내었다.
도 4를 보면, Plasma를 10초 처리하는 경우에는, 표면 개질이 충분하지 않아 표면 매끈함이 그대로여서 Roughness 형성이 안된 것을 알 수 있다.
도 5를 보면, Plasma를 40초 처리하는 경우에는, 전체적으로 고른 Roughness 형성을 보이며, 금속 Layer 형성이 쉽게 이루어질 수 있는 표면상태가 되는 것을 알 수 있다.
도 6을 보면, Plasma를 100초 처리하는 경우에는, 과처리 되어 형성되었던 Roughness가 다시 평탄화 되는 것을 알 수 있다.
상기 단계 3은 다음 단계의 전해도금을 위해 Seed Layer를 형성하기 위해 상기 Plasma 전처리된 EMC의 표면에 Sputtering 기법으로 증착층을 형성하는 단계이다. 상기 증착층은 Sputtering 기법으로 Cu 증착층을 형성하는 방법 또는 Sputtering 기법으로 Ni+Cr 증착층을 형성하는 방법 또는 Sputtering 기법으로 Ni+Cr 증착층을 먼저 형성하고, 상기 Ni+Cr 증착층 위에 Sputtering 기법으로 Cu 증착층을 형성하는 방법 중 어느 하나의 방법으로 형성할 수 있다. 상기 Ni+Cr은 Ni(니켈) 90~95중량%와 Cr(크롬) 5~10중량%를 혼합하는 것이 바람직하다. 상기 증착층의 두께(Thickness)는 500~9,000Å이 바람직하며, 500Å미만일 경우에는 증착층(Seed layer)의 두께가 너무 얇아져서 전해 도금시 전기저항값이 높아져 도금 품질을 떨어뜨릴 수 있고, 9,000Å초과일 경우에는 증착층(Seed layer)의 두께가 너무 두꺼워져서 전해 도금 후 부착력을 떨어뜨릴 수 있다.
상기 단계 4는 상기 증착층 위에 전해 도금층을 형성하는 단계이며, Cu 전해도금 실시 후 Ni 전해도금을 실시하는 것이 바람직하다.
상기 단계 4 이후에, 상기 전해 도금층을 니켈 산화방지 처리하는 단계가 추가될 수 있다. 상기 전해 도금층을 유기용액에 40℃에서 3분 동안 침적하는 것이 바람직하다. 니켈은 구리에 비해 공기 중에서 산화는 덜 되나 오랜 시간이 흐르면 산화가 되어 변색이 발생한다. 니켈 도금 후 유기용액을 이용하여 산화방지 처리를 진행함으로써 특유의 니켈 색을 유지하는 목적으로 수행된다.
이하, 실시 예를 통하여 본 발명의 구성 및 효과를 더욱 상세히 설명하고자 한다. 이들 실시 예는 오로지 본 발명을 예시하기 위한 것일 뿐 본 발명의 범위가 이들 실시 예에 의해 제한되는 것은 아니다.
반도체 칩의 상면과 4개의 측면을 밀봉한 EMC의 표면을 SPI사 SPI-G4-20W Laser를 이용하여 전처리하였다. 상기 반도체 칩의 하면에 위치한 PCB 면을 Cu Tape에 부착하였다. PCB 면을 나타내는 사진 도 1에 나타내었고, Cu Tape에 PCB 면을 부착한 사진을 도 2에 나타내었다. 상기 Laser로 전처리된 EMC의 표면을 화학전처리하였다. 상기 화학전처리는 다음과 같이 수행하였다. Conditioner 처리공정은 HA Conditioner 용액에 40℃에서 5분 동안 침적하고, 상기 Soft Etch 처리공정은 Etchant B4 용액에 40℃에서 2분 동안 침적하고, 상기 Activator 처리공정은 D34C 용액에 40℃에서 3분 동안 침적하고, 상기 Reducer 처리공정은 Pre-Dip A 용액에 25℃에서 1분 동안 침적하였다. 상기 화학전처리된 EMC를 58℃의 온도에서 MID Copper 용액에 2분 동안 침지시켜 무전해 도금법으로 상기 화학전처리된 EMC의 표면에 0.125㎛의 두께를 갖는 동막(Copper)을 도금하여 무전해 도금층을 형성하였다. 상기 무전해 도금된 EMC를 EX5000 용액에 침지시키고 25℃의 온도에서 8분 동안 0.5A의 전류를 가해 2.0㎛의 두께를 갖는 Cu 전해도금을 수행하며, MID NI 용액에 침지시키고 55℃의 온도에서 4분 동안 1A의 전류를 가해 2.25㎛의 두께를 갖는 Ni 전해도금을 수행하여 전해 도금층을 형성하였다. 상기 전해 도금층을 유기용액에 40℃에서 3분 동안 침적하여 니켈 산화방지 처리하여 전자파 차폐층을 형성하였다. 반도체 패키지용 전자파 차폐층이 형성된 사진을 도 3에 나타내었다.
[실험예 1]
상기 실시예 1에서 Laser 전처리시, 표면 Roughness는 Ra 값을 1㎛ 고정 후 식각 깊이를 조절하면서 Blister 발생 여부, 부착력 Test(Tape peel-off Test) 및 Discolor 테스트를 실시하였으며, 그 결과를 표 1에 나타내었다. 상기 Blister는 피도금체의 표면에 금속이온이 정상적으로 올라가지 못해 도금 후 건조 공정을 거치게 되면 부풀어 오르는 불량을 의미한다. 상기 부착력 Test(Tape peel-off Test)는 시험할 도금 면에 칼날을 이용하여 격자 모양으로 그어준 후 3M Tape를 이용하여 부착 후 Tape를 박리하여 도금층이 피도금체에서 떨어지는지 확인하는 방법이다. 상기 Discolor는 compound 안에 자리 잡고 있는 실리카 Filler들이 Roughness 형성 또는 Laser 식각시 불균일 하게 처리되어 도금 후에 도금 색깔이 일정하고 균일하지 못하고 단차로 인해 도금 색깔이 불균일하게 나오는 불량을 의미한다.
Roughness 식각두께(㎛) Result Remarks







Ra=1㎛








 1 × Blister 발생 / Tape Peel Fail
2 × "
3 × "
4 × "
5 × "
6 × "
7 × "
8 × "
9 × "
10 × "
20 × "
30 × "
40 × "
50 × Blister 발생 / Discolor 발생 / Tape Peel Fail
51 × "
52 × "
53 × "
상기 표 1을 보면, 표면 Roughness를 Ra=1㎛로 처리시 충분하게 형성되지 못해 식각 깊이를 깊게 해도 Blister 가 발생되고, 모든 조건에서 Tape Peel Test Fail 되었다.
[실험예 2]
상기 실시예 1에서 Laser 전처리시, 표면 Roughness는 Ra 값을 2㎛ 고정 후 식각 깊이를 조절하면서 Blister 발생 여부, 부착력 Test(Tape peel-off Test) 및 Discolor 테스트를 실시하였으며, 그 결과를 표 2에 나타내었다.
Roughness 식각두께(㎛) Result Remarks







Ra=2㎛








 1 × Blister 발생 / Tape Peel Fail
2 × "
3 ○ 정상 / Tape Peel Accept
4 ○ 정상 / Tape Peel Accept
5 ○ 정상 / Tape Peel Accept
6 ○ 정상 / Tape Peel Accept
7 ○ 정상 / Tape Peel Accept
8 ○ 정상 / Tape Peel Accept
9 ○ 정상 / Tape Peel Accept
10 ○ 정상 / Tape Peel Accept
20 ○ 정상 / Tape Peel Accept
30 ○ 정상 / Tape Peel Accept
40 ○ 정상 / Tape Peel Accept
50 ○ 정상 / Tape Peel Accept
51 × Discolor 발생 / Tape Peel Accept
52 × "
53 × "
표 2를 보면, 표면 Roughness를 Ra=2㎛로 처리시, 식각두께 3~50㎛ 범위 내에서 불량이 발생하지 않았다.
[실험예 3]
상기 실시예 1에서 Laser 전처리시, 표면 Roughness는 Ra 값을 4㎛ 고정 후 식각 깊이를 조절하면서 Blister 발생 여부, 부착력 Test(Tape peel-off Test) 및 Discolor 테스트를 실시하였으며, 그 결과를 표 3에 나타내었다.
Roughness 식각두께(㎛) Result Remarks







Ra=4㎛








 1 × Blister 발생 / Tape Peel Fail
2 × "
3 ○ 정상 / Tape Peel Accept
4 ○ 정상 / Tape Peel Accept
5 ○ 정상 / Tape Peel Accept
6 ○ 정상 / Tape Peel Accept
7 ○ 정상 / Tape Peel Accept
8 ○ 정상 / Tape Peel Accept
9 ○ 정상 / Tape Peel Accept
10 ○ 정상 / Tape Peel Accept
20 ○ 정상 / Tape Peel Accept
30 ○ 정상 / Tape Peel Accept
40 ○ 정상 / Tape Peel Accept
50 ○ 정상 / Tape Peel Accept
51 × Discolor 발생 / Tape Peel Accept
52 × "
53 × "
표 3을 보면, 표면 Roughness를 Ra=4㎛로 처리시, 식각두께 3~50㎛ 범위 내에서 불량이 발생하지 않았다.
[실험예 4]
상기 실시예 1에서 Laser 전처리시, 표면 Roughness는 Ra 값을 6㎛ 고정 후 식각 깊이를 조절하면서 Blister 발생 여부, 부착력 Test(Tape peel-off Test) 및 Discolor 테스트를 실시하였으며, 그 결과를 표 4에 나타내었다.
Roughness 식각두께(㎛) Result Remarks







Ra=6㎛








 1 × Blister 발생 / Tape Peel Fail
2 × "
3 ○ 정상 / Tape Peel Accept
4 ○ 정상 / Tape Peel Accept
5 ○ 정상 / Tape Peel Accept
6 ○ 정상 / Tape Peel Accept
7 ○ 정상 / Tape Peel Accept
8 ○ 정상 / Tape Peel Accept
9 ○ 정상 / Tape Peel Accept
10 ○ 정상 / Tape Peel Accept
20 ○ 정상 / Tape Peel Accept
30 ○ 정상 / Tape Peel Accept
40 ○ 정상 / Tape Peel Accept
50 ○ 정상 / Tape Peel Accept
51 × Discolor 발생 / Tape Peel Accept
52 × "
53 × "
표 4를 보면, 표면 Roughness를 Ra=6㎛로 처리시, 식각두께 3~50㎛ 범위 내에서 불량이 발생하지 않았다.
[실험예 5]
상기 실시예 1에서 Laser 전처리시, 표면 Roughness는 Ra 값을 8㎛ 고정 후 식각 깊이를 조절하면서 Blister 발생 여부, 부착력 Test(Tape peel-off Test) 및 Discolor 테스트를 실시하였으며, 그 결과를 표 5에 나타내었다.
Roughness 식각두께(㎛) Result Remarks







Ra=8㎛








 1 × Blister 발생 / Tape Peel Fail
2 × "
3 ○ 정상 / Tape Peel Accept
4 ○ 정상 / Tape Peel Accept
5 ○ 정상 / Tape Peel Accept
6 ○ 정상 / Tape Peel Accept
7 ○ 정상 / Tape Peel Accept
8 ○ 정상 / Tape Peel Accept
9 ○ 정상 / Tape Peel Accept
10 ○ 정상 / Tape Peel Accept
20 ○ 정상 / Tape Peel Accept
30 ○ 정상 / Tape Peel Accept
40 ○ 정상 / Tape Peel Accept
50 ○ 정상 / Tape Peel Accept
51 × Discolor 발생 / Tape Peel Accept
52 × "
53 × "
표 5를 보면, 표면 Roughness를 Ra=8㎛로 처리시, 식각두께 3~50㎛ 범위 내에서 불량이 발생하지 않았다.
[실험예 6]
상기 실시예 1에서 Laser 전처리시, 표면 Roughness는 Ra 값을 10㎛ 고정 후 식각 깊이를 조절하면서 Blister 발생 여부, 부착력 Test(Tape peel-off Test) 및 Discolor 테스트를 실시하였으며, 그 결과를 표 6에 나타내었다.
Roughness 식각두께(㎛) Result Remarks







Ra=10㎛








 1 × Blister 발생 / Tape Peel Fail
2 × "
3 ○ 정상 / Tape Peel Accept
4 ○ 정상 / Tape Peel Accept
5 ○ 정상 / Tape Peel Accept
6 ○ 정상 / Tape Peel Accept
7 ○ 정상 / Tape Peel Accept
8 ○ 정상 / Tape Peel Accept
9 ○ 정상 / Tape Peel Accept
10 ○ 정상 / Tape Peel Accept
20 ○ 정상 / Tape Peel Accept
30 ○ 정상 / Tape Peel Accept
40 ○ 정상 / Tape Peel Accept
50 ○ 정상 / Tape Peel Accept
51 × Discolor 발생 / Tape Peel Accept
52 × "
53 × "
표 6을 보면, 표면 Roughness를 Ra=10㎛로 처리시, 식각두께 3~50㎛ 범위 내에서 불량이 발생하지 않았다.
[실험예 7]
상기 실시예 1에서 Laser 전처리시, 표면 Roughness는 Ra 값을 11㎛ 고정 후 식각 깊이를 조절하면서 Blister 발생 여부, 부착력 Test(Tape peel-off Test) 및 Discolor 테스트를 실시하였으며, 그 결과를 표 7에 나타내었다.
Roughness 식각두께(㎛) Result Remarks







Ra=11㎛








 1 × Blister 발생 / Discolor 발생 / Tape Peel Fail
2 × "
3 × Discolor 발생 / Tape Peel Accept
4 × "
5 × "
6 × "
7 × "
8 × "
9 × "
10 × "
20 × "
30 × "
40 × "
50 × "
51 × "
52 × "
53 × "
상기 표 11을 보면, 표면 Roughness를 Ra=11㎛로 처리시, 식각 두께에 상관없이 Discolor 불량이 발생되었다.
상기 실험을 종합적으로 고려해 볼 때, 표면 Roughness의 경우 Ra 값이 2~10㎛ 범위 내에서 가장 양호한 결과를 나타내었으며, Ra 값이 2㎛ 미만으로 가공시 표면 부착력을 저하시키는 Blister가 발생하며, Ra 값이 10㎛ 초과로 가공시 매우 거칠게 되어 도금 후 표면색이 불균일한 Discolor 불량이 발생되었다.
Laser 식각 두께의 경우 3㎛ 미만으로 식각시 표면이 충분히 처리 되지 못해 Blister 불량이 발생되며, 50㎛ 초과 식각하게 되면 표면 거칠기가 과도하게 거칠었을 때와 동일하게 도금색이 불균일한 Discolor 불량이 발생하였다.
반도체 칩의 하면에 위치한 PCB 면을 Cu Tape에 부착하였다. 상기 반도체 칩의 상면과 4개의 측면을 밀봉한 EMC의 표면을 Ion Gun을 사용하여 Plasma 전처리하였다. 상기 Plasma 전처리된 EMC의 표면에 Ni+Cr Sputtering하여 Ni+Cr 증착층을 형성하였고, 상기 Ni+Cr 증착층 위에 Cu Sputtering하여 Cu 증착층을 형성하였다. 상기 Ni+Cr은 Ni(니켈) 95중량%와 Cr(크롬) 5중량%를 혼합하였다. 상기 Cu 증착층 위에 Cu 전해도금 실시 후 Ni 전해도금을 실시하여 전해 도금층을 형성하였다.
[실험예 8]
상기 실시예 2에서 Plasma(플라즈마) 처리 시간을 10초로 고정 후 증착층의 두께(Thickness)를 조절하면서 Blister 발생 여부, 부착력 Test(Tape peel-off Test) 및 Discolor 테스트를 실시하였으며, 그 결과를 표 8에 나타내었다.
플라즈마
처리시간		 증착층 두께(Å) Result
 Remark
Ni+Cr 증착층
두께(a)		 Cu 증착층
두께(b)		 합
(a+b)



10초





 150 250 400 × Blister 발생/ Tape Peel Fail
150 350 500 × Blister 발생/ Tape Peel Fail
150 850 1,000 × Blister 발생/ Tape Peel Fail
150 2,850 3,000 × Blister 발생/ Tape Peel Fail
150 4,850 5,000 × Blister 발생/ Tape Peel Fail
150 6,850 7,000 × Blister 발생/ Tape Peel Fail
150 7,850 8,000 × Blister 발생/ Tape Peel Fail
150 8,850 9,000 × Blister 발생/ Tape Peel Fail
150 8,950 9,100 × Blister 발생/ Tape Peel Fail
150 10,850 11,000 × Discolor 발생/ Tape Peel Fail
표 8을 보면, 플라즈마 처리 시간을 10초로 처리 시 표면개질이 충분하지 않아 Roughness가 아주 매끈한 상태라 증착층 두께에 상관없이 불량이 발생하였다.
[실험예 9]
상기 실시예 2에서 Plasma(플라즈마) 처리 시간을 20초로 고정 후 증착층의 두께(Thickness)를 조절하면서 Blister 발생 여부 및 부착력 Test(Tape peel-off Test)를 실시하였으며, 그 결과를 표 9에 나타내었다.
플라즈마
처리시간		 증착층 두께(Å) Result
 Remark
Ni+Cr 증착층
두께(a)		 Cu 증착층
두께(b)		 합
(a+b)



20초





 150 250 400 × Blister 발생/ Tape Peel Fail
150 350 500 ○ 정상 / Tape Peel Accept
150 850 1,000 ○ 정상 / Tape Peel Accept
150 2,850 3,000 ○ 정상 / Tape Peel Accept
150 4,850 5,000 ○ 정상 / Tape Peel Accept
150 6,850 7,000 ○ 정상 / Tape Peel Accept
150 7,850 8,000 ○ 정상 / Tape Peel Accept
150 8,850 9,000 ○ 정상 / Tape Peel Accept
150 8,950 9,100 × Blister 발생/ Tape Peel Fail
150 10,850 11,000 × Discolor 발생/ Tape Peel Fail
표 9를 보면, 플라즈마 처리 시간을 20초로 처리 시 증착층 두께 500~9,000Å 범위 내에서 불량 발생이 없었다.
[실험예 10]
상기 실시예 2에서 Plasma(플라즈마) 처리 시간을 30초로 고정 후 증착층의 두께(Thickness)를 조절하면서 Blister 발생 여부 및 부착력 Test(Tape peel-off Test)를 실시하였으며, 그 결과를 표 10에 나타내었다.
플라즈마
처리시간		 증착층 두께(Å) Result
 Remark
Ni+Cr 증착층
두께(a)		 Cu 증착층
두께(b)		 합
(a+b)



30초





 150 250 400 × Blister 발생/ Tape Peel Fail
150 350 500 ○ 정상 / Tape Peel Accept
150 850 1,000 ○ 정상 / Tape Peel Accept
150 2,850 3,000 ○ 정상 / Tape Peel Accept
150 4,850 5,000 ○ 정상 / Tape Peel Accept
150 6,850 7,000 ○ 정상 / Tape Peel Accept
150 7,850 8,000 ○ 정상 / Tape Peel Accept
150 8,850 9,000 ○ 정상 / Tape Peel Accept
150 8,950 9,100 × Blister 발생/ Tape Peel Fail
150 10,850 11,000 × Discolor 발생/ Tape Peel Fail
표 10을 보면, 플라즈마 처리 시간을 30초로 처리 시 증착층 두께 500~9,000Å 범위 내에서 불량 발생이 없었다.
[실험예 11]
상기 실시예 2에서 Plasma(플라즈마) 처리 시간을 40초로 고정 후 증착층의 두께(Thickness)를 조절하면서 Blister 발생 여부 및 부착력 Test(Tape peel-off Test)를 실시하였으며, 그 결과를 표 11에 나타내었다.
플라즈마
처리시간		 증착층 두께(Å) Result
 Remark
Ni+Cr 증착층
두께(a)		 Cu 증착층
두께(b)		 합
(a+b)



40초





 150 250 400 × Blister 발생/ Tape Peel Fail
150 350 500 ○ 정상 / Tape Peel Accept
150 850 1,000 ○ 정상 / Tape Peel Accept
150 2,850 3,000 ○ 정상 / Tape Peel Accept
150 4,850 5,000 ○ 정상 / Tape Peel Accept
150 6,850 7,000 ○ 정상 / Tape Peel Accept
150 7,850 8,000 ○ 정상 / Tape Peel Accept
150 8,850 9,000 ○ 정상 / Tape Peel Accept
150 8,950 9,100 × Blister 발생/ Tape Peel Fail
150 10,850 11,000 × Discolor 발생/ Tape Peel Fail
표 11을 보면, 플라즈마 처리 시간을 40초로 처리 시 증착층 두께 500~9,000Å 범위 내에서 불량 발생이 없었다.
[실험예 12]
상기 실시예 2에서 Plasma(플라즈마) 처리 시간을 50초로 고정 후 증착층의 두께(Thickness)를 조절하면서 Blister 발생 여부 및 부착력 Test(Tape peel-off Test)를 실시하였으며, 그 결과를 표 12에 나타내었다.
플라즈마
처리시간		 증착층 두께(Å) Result
 Remark
Ni+Cr 증착층
두께(a)		 Cu 증착층
두께(b)		 합
(a+b)



50초





 150 250 400 × Blister 발생/ Tape Peel Fail
150 350 500 ○ 정상 / Tape Peel Accept
150 850 1,000 ○ 정상 / Tape Peel Accept
150 2,850 3,000 ○ 정상 / Tape Peel Accept
150 4,850 5,000 ○ 정상 / Tape Peel Accept
150 6,850 7,000 ○ 정상 / Tape Peel Accept
150 7,850 8,000 ○ 정상 / Tape Peel Accept
150 8,850 9,000 ○ 정상 / Tape Peel Accept
150 8,950 9,100 × Blister 발생/ Tape Peel Fail
150 10,850 11,000 × Discolor 발생/ Tape Peel Fail
표 12를 보면, 플라즈마 처리 시간을 50초로 처리 시 증착층 두께 500~9,000Å 범위 내에서 불량 발생이 없었다.
[실험예 13]
상기 실시예 2에서 Plasma(플라즈마) 처리 시간을 60초로 고정 후 증착층의 두께(Thickness)를 조절하면서 Blister 발생 여부 및 부착력 Test(Tape peel-off Test)를 실시하였으며, 그 결과를 표 13에 나타내었다.
플라즈마
처리시간		 증착층 두께(Å) Result
 Remark
Ni+Cr 증착층
두께(a)		 Cu 증착층
두께(b)		 합
(a+b)



60초





 150 250 400 × Blister 발생/ Tape Peel Fail
150 350 500 ○ 정상 / Tape Peel Accept
150 850 1,000 ○ 정상 / Tape Peel Accept
150 2,850 3,000 ○ 정상 / Tape Peel Accept
150 4,850 5,000 ○ 정상 / Tape Peel Accept
150 6,850 7,000 ○ 정상 / Tape Peel Accept
150 7,850 8,000 ○ 정상 / Tape Peel Accept
150 8,850 9,000 ○ 정상 / Tape Peel Accept
150 8,950 9,100 × Blister 발생/ Tape Peel Fail
150 10,850 11,000 × Discolor 발생/ Tape Peel Fail
표 13을 보면, 플라즈마 처리 시간을 60초로 처리 시 증착층 두께 500~9,000Å 범위 내에서 불량 발생이 없었다.
[실험예 14]
상기 실시예 2에서 Plasma(플라즈마) 처리 시간을 70초로 고정 후 증착층의 두께(Thickness)를 조절하면서 Blister 발생 여부 및 부착력 Test(Tape peel-off Test)를 실시하였으며, 그 결과를 표 14에 나타내었다.
플라즈마
처리시간		 증착층 두께(Å) Result
 Remark
Ni+Cr 증착층
두께(a)		 Cu 증착층
두께(b)		 합
(a+b)



70초





 150 250 400 × Blister 발생/ Tape Peel Fail
150 350 500Å × Blister 발생/ Tape Peel Fail
150 850 1,000Å × Blister 발생/ Tape Peel Fail
150 2,850 3,000Å × Blister 발생/ Tape Peel Fail
150 4,850 5,000Å × Blister 발생/ Tape Peel Fail
150 6,850 7,000Å × Blister 발생/ Tape Peel Fail
150 7,850 8,000Å × Blister 발생/ Tape Peel Fail
150 8,850 9,000Å × Blister 발생/ Tape Peel Fail
150 8,950 9,100Å × Blister 발생/ Tape Peel Fail
150 10,850 11,000Å × Discolor 발생/ Tape Peel Accept
표 14를 보면, 플라즈마 처리 시간을 70초로 처리 시 표면개질이 과처리되어 Roughness가 다시 평탄화 되는 문제점이 발생하여 증착층 두께에 상관없이 불량이 발생하였다.
[실험예 15]
상기 실시예 2에서 Plasma(플라즈마) 처리 시간을 100초로 고정 후 증착층의 두께(Thickness)를 조절하면서 Blister 발생 여부 및 부착력 Test(Tape peel-off Test)를 실시하였으며, 그 결과를 표 15에 나타내었다.
플라즈마
처리시간		 증착층 두께(Å) Result
 Remark
Ni+Cr 증착층
두께(a)		 Cu 증착층
두께(b)		 합
(a+b)



100초





 150 250 400 × Blister 발생/ Tape Peel Fail
150 350 500 × Blister 발생/ Tape Peel Fail
150 850 1,000 × Blister 발생/ Tape Peel Fail
150 2,850 3,000 × Blister 발생/ Tape Peel Fail
150 4,850 5,000 × Blister 발생/ Tape Peel Fail
150 6,850 7,000 × Blister 발생/ Tape Peel Fail
150 7,850 8,000 × Blister 발생/ Tape Peel Fail
150 8,850 9,000 × Blister 발생/ Tape Peel Fail
150 8,950 9,100 × Blister 발생/ Tape Peel Fail
150 10,850 11,000 × Discolor 발생/ Tape Peel Accept
표 15를 보면, 플라즈마 처리 시간을 100초로 처리 시 표면개질이 과처리되어 Roughness가 다시 평탄화 되는 문제점이 발생하여 증착층 두께에 상관없이 불량이 발생하였다.
반도체 칩의 하면에 위치한 PCB 면을 Cu Tape에 부착하였다. 상기 반도체 칩의 상면과 4개의 측면을 밀봉한 EMC의 표면을 Ion Gun을 사용하여 Plasma 전처리하였다. 상기 Plasma 전처리된 EMC의 표면에 Cu Sputtering하여 Cu 증착층을 형성하였다. 상기 Cu 증착층 위에 Cu 전해도금 실시 후 Ni 전해도금을 실시하여 전해 도금층을 형성하였다.
[실험예 16]
상기 실시예 3에서 Plasma(플라즈마) 처리 시간을 10초로 고정 후 증착층의 두께(Thickness)를 조절하면서 Blister 발생 여부, 부착력 Test(Tape peel-off Test) 및 Discolor 테스트를 실시하였으며, 그 결과를 표 16에 나타내었다.
플라즈마
처리시간		 증착층 두께(Å)
 Result
 Remark



10초





 400 × Blister 발생/ Tape Peel Fail
500 × Blister 발생/ Tape Peel Fail
1,000 × Blister 발생/ Tape Peel Fail
3,000 × Blister 발생/ Tape Peel Fail
5,000 × Blister 발생/ Tape Peel Fail
7,000 × Blister 발생/ Tape Peel Fail
8,000 × Blister 발생/ Tape Peel Fail
9,000 × Blister 발생/ Tape Peel Fail
9,100 × Blister 발생/ Tape Peel Fail
11,000 × Discolor 발생/ Tape Peel Fail
표 16을 보면, 플라즈마 처리 시간을 10초로 처리 시 표면개질이 충분하지 않아 Roughness가 아주 매끈한 상태라 증착층 두께에 상관없이 불량이 발생하였다.
[실험예 17]
상기 실시예 3에서 Plasma(플라즈마) 처리 시간을 20초로 고정 후 증착층의 두께(Thickness)를 조절하면서 Blister 발생 여부, 부착력 Test(Tape peel-off Test) 및 Discolor 테스트를 실시하였으며, 그 결과를 표 17에 나타내었다.
플라즈마
처리시간		 증착층 두께(Å)
 Result
 Remark



20초





 400 × Blister 발생/ Tape Peel Fail
500 ○ 정상 / Tape Peel Accept
1,000 ○ 정상 / Tape Peel Accept
3,000 ○ 정상 / Tape Peel Accept
5,000 ○ 정상 / Tape Peel Accept
7,000 ○ 정상 / Tape Peel Accept
8,000 ○ 정상 / Tape Peel Accept
9,000 ○ 정상 / Tape Peel Accept
9,100 × Blister 발생/ Tape Peel Fail
11,000 × Discolor 발생/ Tape Peel Fail
표 17을 보면, 플라즈마 처리 시간을 20초로 처리 시 증착층 두께 500~9,000Å 범위 내에서 불량 발생이 없었다.
[실험예 18]
상기 실시예 3에서 Plasma(플라즈마) 처리 시간을 30초로 고정 후 증착층의 두께(Thickness)를 조절하면서 Blister 발생 여부, 부착력 Test(Tape peel-off Test) 및 Discolor 테스트를 실시하였으며, 그 결과를 표 18에 나타내었다.
플라즈마
처리시간		 증착층 두께(Å)
 Result
 Remark



30초





 400 × Blister 발생/ Tape Peel Fail
500 ○ 정상 / Tape Peel Accept
1,000 ○ 정상 / Tape Peel Accept
3,000 ○ 정상 / Tape Peel Accept
5,000 ○ 정상 / Tape Peel Accept
7,000 ○ 정상 / Tape Peel Accept
8,000 ○ 정상 / Tape Peel Accept
9,000 ○ 정상 / Tape Peel Accept
9,100 × Blister 발생/ Tape Peel Fail
11,000 × Discolor 발생/ Tape Peel Fail
표 18을 보면, 플라즈마 처리 시간을 30초로 처리 시 증착층 두께 500~9,000Å 범위 내에서 불량 발생이 없었다.
[실험예 19]
상기 실시예 3에서 Plasma(플라즈마) 처리 시간을 40초로 고정 후 증착층의 두께(Thickness)를 조절하면서 Blister 발생 여부, 부착력 Test(Tape peel-off Test) 및 Discolor 테스트를 실시하였으며, 그 결과를 표 19에 나타내었다.
플라즈마
처리시간		 증착층 두께(Å)
 Result
 Remark



40초





 400 × Blister 발생/ Tape Peel Fail
500 ○ 정상 / Tape Peel Accept
1,000 ○ 정상 / Tape Peel Accept
3,000 ○ 정상 / Tape Peel Accept
5,000 ○ 정상 / Tape Peel Accept
7,000 ○ 정상 / Tape Peel Accept
8,000 ○ 정상 / Tape Peel Accept
9,000 ○ 정상 / Tape Peel Accept
9,100 × Blister 발생/ Tape Peel Fail
11,000 × Discolor 발생/ Tape Peel Fail
표 19를 보면, 플라즈마 처리 시간을 40초로 처리 시 증착층 두께 500~9,000Å 범위 내에서 불량 발생이 없었다.
[실험예 20]
상기 실시예 3에서 Plasma(플라즈마) 처리 시간을 50초로 고정 후 증착층의 두께(Thickness)를 조절하면서 Blister 발생 여부, 부착력 Test(Tape peel-off Test) 및 Discolor 테스트를 실시하였으며, 그 결과를 표 20에 나타내었다.
플라즈마
처리시간		 증착층 두께(Å)
 Result
 Remark



50초





 400 × Blister 발생/ Tape Peel Fail
500 ○ 정상 / Tape Peel Accept
1,000 ○ 정상 / Tape Peel Accept
3,000 ○ 정상 / Tape Peel Accept
5,000 ○ 정상 / Tape Peel Accept
7,000 ○ 정상 / Tape Peel Accept
8,000 ○ 정상 / Tape Peel Accept
9,000 ○ 정상 / Tape Peel Accept
9,100 × Blister 발생/ Tape Peel Fail
11,000 × Discolor 발생/ Tape Peel Fail
표 20을 보면, 플라즈마 처리 시간을 50초로 처리 시 증착층 두께 500~9,000Å 범위 내에서 불량 발생이 없었다.
[실험예 21]
상기 실시예 3에서 Plasma(플라즈마) 처리 시간을 60초로 고정 후 증착층의 두께(Thickness)를 조절하면서 Blister 발생 여부, 부착력 Test(Tape peel-off Test) 및 Discolor 테스트를 실시하였으며, 그 결과를 표 21에 나타내었다.
플라즈마
처리시간		 증착층 두께(Å)
 Result
 Remark



60초





 400 × Blister 발생/ Tape Peel Fail
500 ○ 정상 / Tape Peel Accept
1,000 ○ 정상 / Tape Peel Accept
3,000 ○ 정상 / Tape Peel Accept
5,000 ○ 정상 / Tape Peel Accept
7,000 ○ 정상 / Tape Peel Accept
8,000 ○ 정상 / Tape Peel Accept
9,000 ○ 정상 / Tape Peel Accept
9,100 × Blister 발생/ Tape Peel Fail
11,000 × Discolor 발생/ Tape Peel Fail
표 21을 보면, 플라즈마 처리 시간을 60초로 처리 시 증착층 두께 500~9,000Å 범위 내에서 불량 발생이 없었다.
[실험예 22]
상기 실시예 3에서 Plasma(플라즈마) 처리 시간을 70초로 고정 후 증착층의 두께(Thickness)를 조절하면서 Blister 발생 여부, 부착력 Test(Tape peel-off Test) 및 Discolor 테스트를 실시하였으며, 그 결과를 표 22에 나타내었다.
플라즈마
처리시간		 증착층 두께(Å)
 Result
 Remark



70초





 400 × Blister 발생/ Tape Peel Fail
500 × Blister 발생/ Tape Peel Fail
1,000 × Blister 발생/ Tape Peel Fail
3,000 × Blister 발생/ Tape Peel Fail
5,000 × Blister 발생/ Tape Peel Fail
7,000 × Blister 발생/ Tape Peel Fail
8,000 × Blister 발생/ Tape Peel Fail
9,000 × Blister 발생/ Tape Peel Fail
9,100 × Blister 발생/ Tape Peel Fail
11,000 × Discolor 발생/ Tape Peel Accept
표 22를 보면, 플라즈마 처리 시간을 70초로 처리 시 표면개질이 과처리되어 Roughness가 다시 평탄화 되는 문제점이 발생하여 증착층 두께에 상관없이 불량이 발생하였다.
[실험예 23]
상기 실시예 3에서 Plasma(플라즈마) 처리 시간을 100초로 고정 후 증착층의 두께(Thickness)를 조절하면서 Blister 발생 여부, 부착력 Test(Tape peel-off Test) 및 Discolor 테스트를 실시하였으며, 그 결과를 표 23에 나타내었다.
플라즈마
처리시간		 증착층 두께(Å)
 Result
 Remark



100초





 400 × Blister 발생/ Tape Peel Fail
500 × Blister 발생/ Tape Peel Fail
1,000 × Blister 발생/ Tape Peel Fail
3,000 × Blister 발생/ Tape Peel Fail
5,000 × Blister 발생/ Tape Peel Fail
7,000 × Blister 발생/ Tape Peel Fail
8,000 × Blister 발생/ Tape Peel Fail
9,000 × Blister 발생/ Tape Peel Fail
9,100 × Blister 발생/ Tape Peel Fail
11,000 × Discolor 발생/ Tape Peel Accept
표 23을 보면, 플라즈마 처리 시간을 100초로 처리 시 표면개질이 과처리되어 Roughness가 다시 평탄화 되는 문제점이 발생하여 증착층 두께에 상관없이 불량이 발생하였다.
반도체 칩의 하면에 위치한 PCB 면을 Cu Tape에 부착하였다. 상기 반도체 칩의 상면과 4개의 측면을 밀봉한 EMC의 표면을 Ion Gun을 사용하여 Plasma 전처리하였다. 상기 Plasma 전처리된 EMC의 표면에 Ni+Cr Sputtering하여 Ni+Cr 증착층을 형성하였다. 상기 Ni+Cr은 Ni(니켈) 95중량%와 Cr(크롬) 5중량%를 혼합하였다. 상기 Ni+Cr 증착층 위에 Cu 전해도금 실시 후 Ni 전해도금을 실시하여 전해 도금층을 형성하였다.
[실험예 24]
상기 실시예 4에서 Plasma(플라즈마) 처리 시간을 10초로 고정 후 증착층의 두께(Thickness)를 조절하면서 Blister 발생 여부, 부착력 Test(Tape peel-off Test) 및 Discolor 테스트를 실시하였으며, 그 결과를 표 24에 나타내었다.
플라즈마
처리시간		 증착층 두께(Å)
 Result
 Remark



10초





 400 × Blister 발생/ Tape Peel Fail
500 × Blister 발생/ Tape Peel Fail
1,000 × Blister 발생/ Tape Peel Fail
3,000 × Blister 발생/ Tape Peel Fail
5,000 × Blister 발생/ Tape Peel Fail
7,000 × Blister 발생/ Tape Peel Fail
8,000 × Blister 발생/ Tape Peel Fail
9,000 × Blister 발생/ Tape Peel Fail
9,100 × Blister 발생/ Tape Peel Fail
11,000 × Discolor 발생/ Tape Peel Fail
표 24를 보면, 플라즈마 처리 시간을 10초로 처리 시 표면개질이 충분하지 않아 Roughness가 아주 매끈한 상태라 증착층 두께에 상관없이 불량이 발생하였다.
[실험예 25]
상기 실시예 4에서 Plasma(플라즈마) 처리 시간을 20초로 고정 후 증착층의 두께(Thickness)를 조절하면서 Blister 발생 여부, 부착력 Test(Tape peel-off Test) 및 Discolor 테스트를 실시하였으며, 그 결과를 표 25에 나타내었다.
플라즈마
처리시간		 증착층 두께(Å)
 Result
 Remark



20초





 400 × Blister 발생/ Tape Peel Fail
500 ○ 정상 / Tape Peel Accept
1,000 ○ 정상 / Tape Peel Accept
3,000 ○ 정상 / Tape Peel Accept
5,000 ○ 정상 / Tape Peel Accept
7,000 ○ 정상 / Tape Peel Accept
8,000 ○ 정상 / Tape Peel Accept
9,000 ○ 정상 / Tape Peel Accept
9,100 × Blister 발생/ Tape Peel Fail
11,000 × Discolor 발생/ Tape Peel Fail
표 25를 보면, 플라즈마 처리 시간을 20초로 처리 시 증착층 두께 500~9,000Å 범위 내에서 불량 발생이 없었다.
[실험예 26]
상기 실시예 4에서 Plasma(플라즈마) 처리 시간을 30초로 고정 후 증착층의 두께(Thickness)를 조절하면서 Blister 발생 여부, 부착력 Test(Tape peel-off Test) 및 Discolor 테스트를 실시하였으며, 그 결과를 표 26에 나타내었다.
플라즈마
처리시간		 증착층 두께(Å)
 Result
 Remark



30초





 400 × Blister 발생/ Tape Peel Fail
500 ○ 정상 / Tape Peel Accept
1,000 ○ 정상 / Tape Peel Accept
3,000 ○ 정상 / Tape Peel Accept
5,000 ○ 정상 / Tape Peel Accept
7,000 ○ 정상 / Tape Peel Accept
8,000 ○ 정상 / Tape Peel Accept
9,000 ○ 정상 / Tape Peel Accept
9,100 × Blister 발생/ Tape Peel Fail
11,000 × Discolor 발생/ Tape Peel Fail
표 26을 보면, 플라즈마 처리 시간을 30초로 처리 시 증착층 두께 500~9,000Å 범위 내에서 불량 발생이 없었다.
[실험예 27]
상기 실시예 4에서 Plasma(플라즈마) 처리 시간을 40초로 고정 후 증착층의 두께(Thickness)를 조절하면서 Blister 발생 여부, 부착력 Test(Tape peel-off Test) 및 Discolor 테스트를 실시하였으며, 그 결과를 표 27에 나타내었다.
플라즈마
처리시간		 증착층 두께(Å)
 Result
 Remark



40초





 400 × Blister 발생/ Tape Peel Fail
500 ○ 정상 / Tape Peel Accept
1,000 ○ 정상 / Tape Peel Accept
3,000 ○ 정상 / Tape Peel Accept
5,000 ○ 정상 / Tape Peel Accept
7,000 ○ 정상 / Tape Peel Accept
8,000 ○ 정상 / Tape Peel Accept
9,000 ○ 정상 / Tape Peel Accept
9,100 × Blister 발생/ Tape Peel Fail
11,000 × Discolor 발생/ Tape Peel Fail
표 27을 보면, 플라즈마 처리 시간을 40초로 처리 시 증착층 두께 500~9,000Å 범위 내에서 불량 발생이 없었다.
[실험예 28]
상기 실시예 4에서 Plasma(플라즈마) 처리 시간을 50초로 고정 후 증착층의 두께(Thickness)를 조절하면서 Blister 발생 여부, 부착력 Test(Tape peel-off Test) 및 Discolor 테스트를 실시하였으며, 그 결과를 표 28에 나타내었다.
플라즈마
처리시간		 증착층 두께(Å)
 Result
 Remark



50초





 400 × Blister 발생/ Tape Peel Fail
500 ○ 정상 / Tape Peel Accept
1,000 ○ 정상 / Tape Peel Accept
3,000 ○ 정상 / Tape Peel Accept
5,000 ○ 정상 / Tape Peel Accept
7,000 ○ 정상 / Tape Peel Accept
8,000 ○ 정상 / Tape Peel Accept
9,000 ○ 정상 / Tape Peel Accept
9,100 × Blister 발생/ Tape Peel Fail
11,000 × Discolor 발생/ Tape Peel Fail
표 28을 보면, 플라즈마 처리 시간을 50초로 처리 시 증착층 두께 500~9,000Å 범위 내에서 불량 발생이 없었다.
[실험예 29]
상기 실시예 4에서 Plasma(플라즈마) 처리 시간을 60초로 고정 후 증착층의 두께(Thickness)를 조절하면서 Blister 발생 여부, 부착력 Test(Tape peel-off Test) 및 Discolor 테스트를 실시하였으며, 그 결과를 표 29에 나타내었다.
플라즈마
처리시간		 증착층 두께(Å)
 Result
 Remark



60초





 400 × Blister 발생/ Tape Peel Fail
500 ○ 정상 / Tape Peel Accept
1,000 ○ 정상 / Tape Peel Accept
3,000 ○ 정상 / Tape Peel Accept
5,000 ○ 정상 / Tape Peel Accept
7,000 ○ 정상 / Tape Peel Accept
8,000 ○ 정상 / Tape Peel Accept
9,000 ○ 정상 / Tape Peel Accept
9,100 × Blister 발생/ Tape Peel Fail
11,000 × Discolor 발생/ Tape Peel Fail
표 29를 보면, 플라즈마 처리 시간을 60초로 처리 시 증착층 두께 500~9,000Å 범위 내에서 불량 발생이 없었다.
[실험예 30]
상기 실시예 4에서 Plasma(플라즈마) 처리 시간을 70초로 고정 후 증착층의 두께(Thickness)를 조절하면서 Blister 발생 여부, 부착력 Test(Tape peel-off Test) 및 Discolor 테스트를 실시하였으며, 그 결과를 표 30에 나타내었다.
플라즈마
처리시간		 증착층 두께(Å)
 Result
 Remark



70초





 400 × Blister 발생/ Tape Peel Fail
500 × Blister 발생/ Tape Peel Fail
1,000 × Blister 발생/ Tape Peel Fail
3,000 × Blister 발생/ Tape Peel Fail
5,000 × Blister 발생/ Tape Peel Fail
7,000 × Blister 발생/ Tape Peel Fail
8,000 × Blister 발생/ Tape Peel Fail
9,000 × Blister 발생/ Tape Peel Fail
9,100 × Blister 발생/ Tape Peel Fail
11,000 × Discolor 발생/ Tape Peel Accept
표 30을 보면, 플라즈마 처리 시간을 70초로 처리 시 표면개질이 과처리되어 Roughness가 다시 평탄화 되는 문제점이 발생하여 증착층 두께에 상관없이 불량이 발생하였다.
[실험예 31]
상기 실시예 4에서 Plasma(플라즈마) 처리 시간을 100초로 고정 후 증착층의 두께(Thickness)를 조절하면서 Blister 발생 여부, 부착력 Test(Tape peel-off Test) 및 Discolor 테스트를 실시하였으며, 그 결과를 표 31에 나타내었다.
플라즈마
처리시간		 증착층 두께(Å)
 Result
 Remark



100초





 400 × Blister 발생/ Tape Peel Fail
500 × Blister 발생/ Tape Peel Fail
1,000 × Blister 발생/ Tape Peel Fail
3,000 × Blister 발생/ Tape Peel Fail
5,000 × Blister 발생/ Tape Peel Fail
7,000 × Blister 발생/ Tape Peel Fail
8,000 × Blister 발생/ Tape Peel Fail
9,000 × Blister 발생/ Tape Peel Fail
9,100 × Blister 발생/ Tape Peel Fail
11,000 × Discolor 발생/ Tape Peel Accept
표 31을 보면, 플라즈마 처리 시간을 100초로 처리 시 표면개질이 과처리되어 Roughness가 다시 평탄화 되는 문제점이 발생하여 증착층 두께에 상관없이 불량이 발생하였다.
상기 실험을 종합적으로 고려해 볼 때, 플라즈마를 20초 미만 처리시 표면 개질이 충분하지 않아 Roughness 형성이 안되며, 60초 초과 처리시 과처리되어 형성되었던 Roughness가 다시 평탄화 되는 문제점이 발생하였다.
상기 증착층의 두께(Thickness)가 500Å미만일 경우에는 증착층(Seed layer)의 두께가 너무 얇아져서 전해 도금시 전기저항값이 높아져 도금 품질을 떨어뜨렸고, 9,000Å초과일 경우에는 증착층(Seed layer)의 두께가 너무 두꺼워져서 전해 도금 후 부착력을 떨어뜨렸다.

Claims (8)

  1. 삭제
  2. 반도체 칩의 상면과 측면을 밀봉한 에폭시 몰딩 컴파운드(EMC)의 표면을 레이저(Laser)를 이용하여 전처리하는 단계(단계 1);
    상기 반도체 칩의 하면에 위치한 인쇄회로기판(PCB) 면을 마스킹 테이프(Masking Tape)에 부착하는 단계(단계 2);
    상기 레이저(Laser)로 전처리된 에폭시 몰딩 컴파운드(EMC)의 표면을 화학전처리하는 단계(단계 3);
    상기 화학전처리된 에폭시 몰딩 컴파운드(EMC)의 표면에 무전해 도금층을 형성하는 단계(단계 4); 및
    상기 무전해 도금층에 전해 도금층을 형성하는 단계(단계 5);
    를 포함하되,
    상기 단계 1에서,
    레이저(Laser)를 이용하여 전처리시, 표면 거칠기(Roughness) 는 Ra 값이 2~10㎛ 가 되도록 가공하며, 식각 두께는 3~50㎛ 가 되도록 식각하는 반도체 패키지용 전자파 차폐층 제조방법.
  3. 제 2항에 있어서, 상기 단계 4에서,
    상기 화학전처리된 에폭시 몰딩 컴파운드(EMC)를 55~60℃의 온도에서 무전해 도금 용액에 2~4분 동안 침지시켜 무전해 도금법으로 상기 화학전처리된 에폭시 몰딩 컴파운드(EMC)의 표면에 0.125~0.5㎛의 두께를 갖는 동막(Copper)을 도금하는 반도체 패키지용 전자파 차폐층 제조방법.
  4. 제 2항에 있어서, 상기 단계 5에서,
    상기 무전해 도금된 에폭시 몰딩 컴파운드(EMC)를 제1 전해 도금 용액에 침지시키고 20~30℃의 온도에서 8~10분 동안 0.5A의 전류를 가해 2.0~2.3㎛의 두께를 갖는 구리(Cu) 전해도금을 수행한 후, 제2 전해 도금 용액에 침지시키고 50~60℃의 온도에서 4~6분 동안 1A의 전류를 가해 2.0~2.5㎛의 두께를 갖는 니켈(Ni) 전해도금을 수행하는 반도체 패키지용 전자파 차폐층 제조방법.
  5. 반도체 칩의 하면에 위치한 인쇄회로기판(PCB) 면을 마스킹 테이프(Masking Tape)에 부착하는 단계(단계 1);
    상기 반도체 칩의 상면과 측면을 밀봉한 에폭시 몰딩 컴파운드(EMC)의 표면을 플라즈마(Plasma) 전처리하는 단계(단계 2);
    상기 플라즈마(Plasma) 전처리된 에폭시 몰딩 컴파운드(EMC)의 표면에 스퍼터링(Sputtering) 기법으로 증착층을 형성하는 단계(단계 3); 및
    상기 증착층 위에 전해 도금층을 형성하는 단계(단계 4);
    를 포함하되,
    상기 단계 2에서, 상기 플라즈마(Plasma) 전처리는 20~60초 동안 수행하고,
    상기 단계 3에서, 상기 증착층은 스퍼터링(Sputtering) 기법으로 구리(Cu) 증착층을 형성하는 방법 또는 스퍼터링(Sputtering) 기법으로 Ni+Cr 증착층을 형성하는 방법 또는 스퍼터링(Sputtering) 기법으로 Ni+Cr 증착층을 먼저 형성하고, 상기 Ni+Cr 증착층 위에 스퍼터링(Sputtering) 기법으로 구리(Cu) 증착층을 형성하는 방법 중 어느 하나의 방법으로 형성되며,
    상기 단계 3에서, 상기 증착층의 두께(Thickness)는 500~9,000Å인 반도체 패키지용 전자파 차폐층 제조방법.
  6. 삭제
  7. 삭제
  8. 삭제
KR1020130150505A 2013-12-05 2013-12-05 반도체 패키지용 전자파 차폐층 제조방법 Expired - Fee Related KR101540583B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130150505A KR101540583B1 (ko) 2013-12-05 2013-12-05 반도체 패키지용 전자파 차폐층 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130150505A KR101540583B1 (ko) 2013-12-05 2013-12-05 반도체 패키지용 전자파 차폐층 제조방법

Publications (2)

Publication Number Publication Date
KR20150065327A KR20150065327A (ko) 2015-06-15
KR101540583B1 true KR101540583B1 (ko) 2015-07-31

Family

ID=53504265

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130150505A Expired - Fee Related KR101540583B1 (ko) 2013-12-05 2013-12-05 반도체 패키지용 전자파 차폐층 제조방법

Country Status (1)

Country Link
KR (1) KR101540583B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102026705B1 (ko) 2018-03-23 2019-09-30 서울과학기술대학교 산학협력단 휨저감 및 emi 차폐기능을 동시에 갖는 팬-아웃 패키지 공정

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110769944B (zh) * 2017-02-03 2022-03-25 印可得株式会社 电磁波屏蔽涂覆方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030074590A (ko) * 2001-03-06 2003-09-19 유승균 고분자 소재 표면의 금속피막 도금방법 및 이를 이용한전자파 차폐방법
KR100464799B1 (ko) * 2003-11-19 2005-01-14 허삼만 다층 인쇄회로기판의 제조방법 및 그 물건
KR100629861B1 (ko) * 2005-08-31 2006-10-02 서피스텍 주식회사 전자파 차단 필터용 베이스필름 유니트의 제조방법 및 그제조방법에 의해 제조된 전자파 차단 필터용 베이스필름유니트
KR101332332B1 (ko) * 2011-12-27 2013-11-22 앰코 테크놀로지 코리아 주식회사 전자파 차폐수단을 갖는 반도체 패키지 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030074590A (ko) * 2001-03-06 2003-09-19 유승균 고분자 소재 표면의 금속피막 도금방법 및 이를 이용한전자파 차폐방법
KR100464799B1 (ko) * 2003-11-19 2005-01-14 허삼만 다층 인쇄회로기판의 제조방법 및 그 물건
KR100629861B1 (ko) * 2005-08-31 2006-10-02 서피스텍 주식회사 전자파 차단 필터용 베이스필름 유니트의 제조방법 및 그제조방법에 의해 제조된 전자파 차단 필터용 베이스필름유니트
KR101332332B1 (ko) * 2011-12-27 2013-11-22 앰코 테크놀로지 코리아 주식회사 전자파 차폐수단을 갖는 반도체 패키지 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102026705B1 (ko) 2018-03-23 2019-09-30 서울과학기술대학교 산학협력단 휨저감 및 emi 차폐기능을 동시에 갖는 팬-아웃 패키지 공정

Also Published As

Publication number Publication date
KR20150065327A (ko) 2015-06-15

Similar Documents

Publication Publication Date Title
KR101763975B1 (ko) 회로 기판용 에폭시 수지 조성물, 프리프레그, 적층판, 수지 시트, 프린트 배선판용 적층기재, 프린트 배선판, 및 반도체 장치
EP1480270B1 (en) Packaging component and semiconductor package
KR101121117B1 (ko) 리드 프레임 및 그 제조 방법
US7227250B2 (en) Ball grid array substrate having window and method of fabricating same
US20240339371A1 (en) Die Package and Method of Manufacturing a Die Package
CN110265377B (zh) 引线框架表面精整
KR102026705B1 (ko) 휨저감 및 emi 차폐기능을 동시에 갖는 팬-아웃 패키지 공정
US20240429134A1 (en) Semiconductor packages with roughened conductive components
WO1990010731A1 (en) Method for improving the adhesion of a plastic encapsulant to copper containing leadframes
KR101540583B1 (ko) 반도체 패키지용 전자파 차폐층 제조방법
CN109075150B (zh) 引线框结构，引线框式表面粘着型电子装置及其制造方法
WO2013028309A1 (en) Tarnish inhibiting composition for metal leadframes
CN1199262C (zh) 引线框和用于引线框的铜合金
JPH01133729A (ja) 導電性積層フイルム
JP2010258419A (ja) 配線板用樹脂組成物、および配線板用樹脂シート
JP2005277135A (ja) 半導体用接着剤組成物およびそれを用いた半導体用接着剤シート、半導体集積回路接続用基板、半導体装置
JPH05152362A (ja) 半導体装置の製法
EP3826437A1 (en) Metal base substrate
CN111132466A (zh) 一种阻止pcb表面发生金属离子迁移的方法
KR0144312B1 (ko) 반도체패키지의 방열판 표면처리 방법
JPH05152378A (ja) テープキヤリアパツケージ
US11990394B2 (en) Semiconductor package and a method for manufacturing of a semiconductor package
WO2022258726A1 (en) A composite and a method for manufacturing a composite of a copper layer and an organic layer
KR20250032884A (ko) 기판 및 이의 제조방법
KR100484890B1 (ko) 반도체 소자 제조공정의 솔더마스크와 언더필간 결합력증가방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20131205

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20150402

Patent event code: PE09021S01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20150708

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20150724

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20150724

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20190504