KR101540062B1 - Transducer for isolating signal - Google Patents
Transducer for isolating signal Download PDFInfo
- Publication number
- KR101540062B1 KR101540062B1 KR1020140113989A KR20140113989A KR101540062B1 KR 101540062 B1 KR101540062 B1 KR 101540062B1 KR 1020140113989 A KR1020140113989 A KR 1020140113989A KR 20140113989 A KR20140113989 A KR 20140113989A KR 101540062 B1 KR101540062 B1 KR 101540062B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- digital
- analog
- bit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
Description
본 발명은 신호 절연 변환기에 관한 것으로서, 더욱 상세하게는, 입력신호에 대응하는 출력신호를 출력하는데 있어서 신호를 절연하기 위한 신호 절연 변환기에 관한 것이다.The present invention relates to a signal isolation converter, and more particularly, to a signal isolation converter for isolating a signal in outputting an output signal corresponding to an input signal.
신호 절연 변환기는 입력 신호와 출력 신호 사이를 전기적으로 절연(isolation)한다. 신호 절연 변환기는 입출력 신호가 서로 별도의 중성 전위점(접지)를 가질 수 있도록하여 절연부를 기점으로 두 회로를 전기적으로 완전히 분리하되 전달하고자 하는 신호는 그 값을 정상적으로 유지할 수 있도록 한다. 신호 절연 변환기의 용도로는 신호의 반송 방지, 기기의 보호, 노이즈 억제, 신호의 접지, 접속되는 기기간의 고장점 나누기에 필요한 분계점 명확화 등이 있을 수 있다. The signal isolation transducer electrically isolates the input and output signals. The signal isolation transducer allows the input and output signals to have a separate neutral point (ground), so that the two circuits are electrically isolated completely from the insulation part, but the signal to be transmitted can maintain the value normally. The use of signal isolation transducers can include signal transfer prevention, equipment protection, noise suppression, signal grounding, and clarification of the breakpoints needed to divide the benefits between connected devices.
도 4는 종래 기술에 따른 신호 절연 변환기를 설명하기 위한 회로도를 나타낸다. 종래 기술에 따른 신호 절연 변환기는 아날로그 신호를 입력 받아 Isolation OP-AMP 또는 변압기로 이루어진 전기적 절연부를 통해 절연된 아날로그 신호를 출력하였다. 4 shows a circuit diagram for explaining a signal isolation converter according to the prior art. The signal isolation converter according to the related art receives an analog signal and outputs an isolated analog signal through an isolation part made of isolation OP-AMP or a transformer.
전술한 종래 기술에 따른 신호 절연 변환기는 Isolation OP-AMP 또는 변압기의 출력 지연 특성에 의해 응답 속도가 1m sec 정도로 한계가 있으며, 입출력측의 접지가 물리적으로 완전히 분리되지 않는다는 한계가 있다. The signal isolation transformer according to the related art has a limitation in response speed of about 1 m sec due to the output delay characteristic of the isolation OP-AMP or the transformer, and there is a limitation that the ground on the input / output side is not physically separated completely.
또한, 종래 기술에 따른 신호 절연 변환기는 물리적 특성, 신호 변환 특성 등에 따른 출력 왜곡을 조정하는 것이 어렵거나 복잡한 구성에 의해 구현되는 단점이 있었다. In addition, the conventional signal insulation transducer has a disadvantage in that it is difficult to adjust the output distortion due to physical characteristics, signal conversion characteristics, or the like, or is implemented by a complicated configuration.
본 발명의 목적은, 외부로부터 입력되는 아날로그 신호를 이진화된 디지털 신호로 변환한 후 디지털 신호를 비트별로 절연하고 아날로그 출력 신호로 변환하여 절연특성 및 응답속도를 개선한 신호 절연 변환기를 제공하는데 있다. An object of the present invention is to provide a signal isolation converter that converts an analog signal input from the outside into a binary digital signal, isolates the digital signal bit by bit, converts the analog signal into an analog output signal, and improves the isolation characteristic and the response speed.
본 발명의 다른 목적은, 입력되는 아날로그 신호에 추종하거나 증폭된 아날로그 출력 신호를 출력하는 신호 절연 변환기를 제공하는데 있다.It is another object of the present invention to provide a signal isolation converter for outputting an analog output signal followed or amplified to an input analog signal.
본 발명의 목적은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 명확하게 이해될 수 있을 것이다.The objects of the present invention are not limited to the above-mentioned objects, and other objects not mentioned can be clearly understood from the following description.
전술한 목적을 달성하기 위한, 본 발명의 일면에 따른 신호 절연 변환기는 외부로부터 입력되는 아날로그 신호를 기설정된 비트수의 디지털 신호로 변환하며, 디지털신호를 비트수에 따라 비트별로 각각 출력하기 위한 비트별 출력단을 가지는 아날로그-디지털 변환부와, 비트별 출력단에 각각 대응되어 연결되는 광절연 소자들을 포함하며 디지털신호를 비트별로 절연하는 광절연부와, 광절연부에서 비트별로 절연된 디지털신호를 기설정된 전압 범위의 아날로그 출력 신호로 변환하는 디지털-아날로그 변환부를 포함한다.According to an aspect of the present invention, there is provided a signal isolation converter for converting an analog signal input from the outside into a digital signal having a preset number of bits, and for outputting a digital signal according to the number of bits, An optical isolator for isolating a digital signal by a bit, the optical isolator comprising: an analog-to-digital converter having a separate output stage; And a digital-to-analog conversion section for converting the analog output signal into an analog output signal having a set voltage range.
본 발명의 다른 면에 따른 신호 절연 변환기는, 외부로부터 입력되는 아날로그 신호를 기설정된 비트수의 디지털 신호로 변환하며, 디지털신호를 비트수에 따라 비트별로 각각 출력하기 위한 비트별 출력단을 가지는 아날로그-디지털 변환부와, 비트별 출력단에 각각 대응되어 연결되는 광절연 소자들을 포함하며 디지털신호를 비트별로 절연하는 광절연부와, 광절연부에서의 디지털 신호가 가지는 비트별 디지털 데이터 값을 비트별로 유지하거나 다른 디지털 데이터 값을 가지도록 변경하여 디지털 신호를 조정하는 디지털 데이터 조정부와, 디지털 데이터 조정부에서 디지털 데이터 값이 조정됨에 따라 출력되는 디지털신호를 기설정된 전압 범위의 아날로그 출력 신호로 변환하는 디지털-아날로그 변환부를 포함한다.According to another aspect of the present invention, there is provided a signal isolation converter including an analog-to-digital converter having a bit-by-bit output stage for converting an analog signal input from the outside into a digital signal of a predetermined number of bits, An optical isolator for isolating a digital signal by a bit, the optical isolator including optical isolators connected to corresponding output terminals of the respective bits; A digital-to-analog converter for converting a digital signal outputted as the digital data value is adjusted by the digital data adjusting unit into an analog output signal of a predetermined voltage range, And a conversion unit.
본 발명에 따르면, 외부로부터 입력되는 아날로그 신호를 절연하여 절연된 아날로그 출력 신호를 출력하는데 있어서, 절연특성 및 응답속도를 향상시킬 수 있다. According to the present invention, it is possible to improve an insulation characteristic and a response speed in isolating an analog signal input from the outside and outputting an insulated analog output signal.
또한, 본 발명에 따르면, 아날로그 신호를 이진화된 디지털 신호로 변환한 후 디지털 신호를 비트별로 절연하여 신호의 절연특성 및 응답속도를 개선할 수 있다는 이점이 있다. According to the present invention, there is an advantage that the isolation characteristic and the response speed of a signal can be improved by converting an analog signal into a binary digital signal and then inserting the digital signal into each bit.
또한, 본 발명에 따르면, 절연된 디지털 신호의 디지털 데이터 값을 보정하거나 변경할 수 있다는 이점이 있다.Further, according to the present invention, there is an advantage that the digital data value of the isolated digital signal can be corrected or changed.
도 1은 본 발명의 일 실시예에 따른 신호 절연 변환기를 설명하기 위한 블록도.
도 2는 본 발명의 다른 실시예에 따른 신호 절연 변환기를 설명하기 위한 회로도.
도 3은 본 발명의 또 다른 실시예에 따른 신호 절연 변환기를 설명하기 위한블록도.
도 4는 종래 기술에 따른 신호 절연 변환기를 설명하기 위한 회로도.
도 5는 본 발명의 실시예에 따른 신호 절연변환기에 있어서 외부로부터 입력되는 아날로그 신호에 대한 아날로그 출력 신호의 응답 속도를 나타내기 위한 그래프.
도 6은 종래기술에 따른 신호 절연변환기에 있어서 외부로부터 입력되는 아날로그 신호에 대한 아날로그 출력 신호의 응답 속도를 나타내기 위한 그래프.1 is a block diagram illustrating a signal isolation converter according to an embodiment of the present invention;
2 is a circuit diagram illustrating a signal isolation converter according to another embodiment of the present invention;
3 is a block diagram illustrating a signal isolation converter according to another embodiment of the present invention;
4 is a circuit diagram for explaining a signal isolation converter according to the prior art;
5 is a graph illustrating a response speed of an analog output signal to an analog signal input from the outside in a signal isolation converter according to an embodiment of the present invention.
FIG. 6 is a graph illustrating a response speed of an analog output signal to an analog signal input from the outside in a signal isolation converter according to the related art; FIG.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 한편, 본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며, 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다.
BRIEF DESCRIPTION OF THE DRAWINGS The advantages and features of the present invention, and the manner of achieving them, will be apparent from and elucidated with reference to the embodiments described hereinafter in conjunction with the accompanying drawings. However, the present invention is not limited to the embodiments described below, but may be embodied in various different forms, and these embodiments are not intended to be exhaustive or to limit the scope of the present invention to the precise form disclosed, It is provided to inform the person completely of the scope of the invention. It is to be understood that the terminology used herein is for the purpose of describing particular embodiments only and is not intended to be limiting of the invention. In the present specification, the singular form includes plural forms unless otherwise specified in the specification. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
이하, 도면을 참조하여 본 발명의 실시예들에 따른 신호 절연 변환기(10, 11)를 설명한다. 도 1은 본 발명의 일 실시예에 따른 신호 절연 변환기(10)를 설명하기 위한 블록도이다. 도 2는 본 발명의 다른 실시예에 따른 신호 절연 변환기(11)를 설명하기 위한 회로도이다. 도 1 및 도 2에 있어서, 실질적으로 동일한 구성들은 도면 부호를 일치시켰다. Hereinafter, the
본 발명의 실시예들에 따른 신호 절연 변환기(10, 11)는 아날로그-디지털 변환부(100)와, 광절연부(200)와, 디지털-아날로그 변환부(400)를 포함한다. The
아날로그-디지털 변환부(100)는 외부로부터 입력되는 아날로그 신호(Vin)를 기설정된 비트수의 디지털 신호로 변환한다.The analog-to-
아날로그-디지털 변환부(100)는 아날로그 신호(Vin)을 입력받기 위한 입력단과 디지털신호를 비트수에 따라 비트별로 각각 출력하기 위한 비트별 출력단을 가진다. The analog-to-
아날로그-디지털 변환부(100)는 아날로그 신호(Vin)를 기설정된 비트수(예를 들어 : 8 bit)에 따라 이진화하여 디지털신호로 변환한다.The analog-to-
예를 들어서, 아날로그 신호가 0V 내지 5V 사이의 전압레벨을 가지는 전압 입력을 가지고 8Bit의 디지털신호로 변환하여 출력하는 경우, 0V 입력은 00000000의 디지털신호로 변환되는 것일 수 있고, 5V 입력은 11111111의 디지털신호로 변환되는 것일 수 있으며, 0V 초과 5V 미만의 전압레벨을 가지는 아날로그 신호는 전압레벨에 따라 대응되는 00000001 내지 11111110 사이의 이진수의 값을 가지는 디지털신호로 변환되는 것일 수 있다. For example, when an analog signal is converted to an 8-bit digital signal with a voltage input having a voltage level between 0V and 5V, the 0V input may be converted to a digital signal of 00000000, and the 5V input may be converted to a digital signal of 11111111 And an analog signal having a voltage level of more than 0 V and less than 5 V may be converted into a digital signal having a binary value between 00000001 and 11111110 corresponding to the voltage level.
비트별로 대응되는 이진화된 값을 각각 출력하기 위하여 아날로그-디지털 변환부(100)는 비트별 출력단을 가진다. 예를 들어서, 8Bit의 디지털신호를 출력하기 위하여 아날로그-디지털 변환부(100)는 8개의 출력단을 가지는 비트별 출력단으로 이루어질 수 있으며, 00000000의 값을 가지는 디지털신호를 출력하는 경우 비트별 출력단의 최하위 비트 출력단부터 최상위 비트 출력단까지 8개 출력단 모두 기설정된 전압레벨 이하의 신호를 출력하는 것일 수 있고, 11111111의 값을 가지는 디지털신호를 출력하는 경우 비트별 출력단의 최하위 비트 출력단부터 최상위 비트 출력단까지 8개 출력단 모두 기설정된 전압레벨 이상의 신호(예를 들어, 5V의 전압레벨을 가지는 전압신호)를 출력하는 것일 수 있다. 마찬가지로, 아날로그-디지털 변환부(100)는 00000001 내지 11111110 사이의 이진수의 값을 가지는 디지털신호를 출력하는데 있어서, 비트별로 각각 대응되는 전압레벨의 신호로 출력하는 것일 수 있다. The analog-to-
광절연부(200)는 비트별 출력단에 각각 대응되어 연결되는 광절연 소자들을 포함하며 디지털신호를 비트별로 절연한다. 한편, 광절연부(200)에서 비트별로 절연된 디지털신호는 비트별로 이진화된 디지털 데이터 값을 포함한다. The
본 발명의 실시예들에 따른 신호 절연 변환기(10, 11)는 광절연 소자들로 이루어지는 광절연부(200)를 포함하여, 비트별로 디지털신호를 절연하면서도, 디지털신호 전달시의 응답성능을 개선할 수 있다. The
한편, 도 2에 도시되는 바와 같이, 광절연부(200)는 각각의 비트별 출력단에 대응되어 연결되는 복수개의 발광다이오드(210) 및 복수개의 포토트랜지스터(220)를 포함한다.2, the
여기서, 발광다이오드(210)는 비트별 출력단에서 기설정된 전압레벨의 신호가 출력되면 광신호를 출력하고, 포토트랜지스터(220)는 일단이 전원과 연결되는 저항과 연결되되 타단이 디지털-아날로그 변환부(400)의 비트별 입력단에 연결되어 발광다이오드(210)에서 광신호를 전달받으면 비트별 입력단에 기설정된 전압을 인가하는 것일 수 있다.Here, the
디지털-아날로그 변환부(400)는 광절연부(200)에서 비트별로 절연된 디지털신호를 기설정된 전압 범위의 아날로그 출력 신호(Vout)로 변환한다.The digital-
디지털-아날로그 변환부(400)는 광절연부(200)에서 비트별로 절연된 디지털신호를 비트별로 각각 입력받는 비트별 입력단과 아날로그 출력 신호(Vout)를 출력하는 출력단을 가진다.The digital-to-
이하, 본 발명의 실시예에 따른 신호 절연변환기와 종래기술에 따른 신호 절연변환기의 응답속도를 도 5 및 도 6을 참조하여 비교설명하도록 한다. 도 5는 본 발명의 실시예에 따른 신호 절연변환기(11)에 있어서 외부로부터 입력되는 아날로그 신호에 대한 아날로그 출력 신호의 응답 속도를 나타내기 위한 그래프이고, 도 6은 도 4의 종래기술에 따른 신호 절연변환기에 있어서 외부로부터 입력되는 아날로그 신호에 대한 아날로그 출력 신호의 응답 속도를 나타내기 위한 그래프이다. Hereinafter, the response speeds of the signal isolation converter according to the embodiment of the present invention and the signal isolation converter according to the related art will be described with reference to FIGS. 5 and 6. FIG. FIG. 5 is a graph showing a response speed of an analog output signal to an analog signal input from the outside in the
여기서, 도 5의 가로축은 10μs의 시간 단위의 시간축이며, 세로축은 신호의 크기를 나타낸다. 또한, 801은 외부로부터 입력되는 아날로그 신호(Vin)의 파형이며, 802는 아날로그 출력 신호(Vout)의 파형이다. 도 6의 가로축은 200μs의 시간 단위의 시간축이며, 세로축은 신호의 크기를 나타낸다. 또한, 901은 외부로부터 입력되는 아날로그 신호(Input signal)의 파형이며, 902는 아날로그 출력 신호(Output signal)의 파형이다. Here, the horizontal axis in FIG. 5 is a time axis of 10 μs in units of time, and the vertical axis represents the signal size.
본 발명에 따른 도 5의 경우 외부로부터 입력되는 아날로그 신호(Vin)가 오프(Off) 상태에서 온(On) 상태로 변경된후 약 43μsec만에 아날로그 출력 신호(Vout)가 오프(Off) 상태에서 온(On) 상태로 변경되는 것을 알 수 있다. 반면, 종래기술에 따른 도 6의 경우 외부로부터 입력되는 아날로그 신호(Input signal)가 오프(Off) 상태에서 온(On) 상태로 변경된후 약 887μsec만에 아날로그 출력 신호(Output signal)가 오프(Off) 상태에서 온(On) 상태로 변경되는 것을 알 수 있다.In the case of FIG. 5 according to the present invention, after the analog signal Vin input from the outside is changed from the off state to the on state, the analog output signal Vout is turned off (On) state. On the other hand, in the case of FIG. 6 according to the related art, after the analog signal input from the outside is changed from the off state to the on state, the analogue output signal is turned off ) State to the on state (On state).
종래기술에 따른 신호 절연변환기는 아날로그 신호(Input signal) 자체를 절연하는데 반해 본 발명의 실시예에 따른 디지털 신호를 비트별로 절연하므로써 절연에 따른 응답지연을 감소시킬 수 있다는 이점이 있으며, 본 발명의 실시예에 따른 신호 절연변환기는 종래기술에 따른 신호 절연변환기에 대비하여 응답속도를 95.153% 가까이 줄일 수 있다는 것을 알 수 있다.
The signal isolation transformer according to the related art has an advantage in that the response delay due to insulation can be reduced by isolating the digital signal according to the embodiment of the present invention while isolating the analog signal itself, It can be seen that the signal isolation transformer according to the embodiment can reduce the response speed by about 95.153% in comparison with the signal isolation transformer according to the related art.
이하, 도 3을 참조하여 본 발명의 또 다른 실시예에 따른 신호 절연 변환기를 설명하도록 한다. 도 3은 본 발명의 또 다른 실시예에 따른 신호 절연 변환기(12)를 나타내는 블록도이다.Hereinafter, a signal isolation converter according to another embodiment of the present invention will be described with reference to FIG. 3 is a block diagram illustrating a
본 발명의 또 다른 실시예에 따른 신호 절연 변환기(12)는 아날로그-디지털 변환부(100)와, 광절연부(200)와, 디지털 데이터 조정부(300)와, 비교기(350) 및 디지털-아날로그 변환부(400)를 포함한다. The
본 발명의 또 다른 실시예에 따른 신호 절연 변환기(12)에 있어서, 아날로그-디지털 변환부(100), 광절연부(200) 및 디지털-아날로그 변환부(400)는 도 1 및 도 2를 참조하여 설명한 본 발명의 실시예들에 따른 신호 절연 변환기(10, 11)의 아날로그-디지털 변환부(100), 광절연부(200) 및 디지털-아날로그 변환부(400)와 각각 대응되는 구성이며 실질적으로 동일한 기능을 수행하는바 이들 구성에 대한 도면 부호를 일치시키고 자세한 설명을 생략하도록 하며, 디지털 데이터 조정부(300) 및 비교기(350)를 중심으로 설명하도록 한다. 1 and 2, the analog-
비교기(350)는 디지털-아날로그 변환부(400)에서의 아날로그 출력 신호(Vout)와 아날로그-디지털 변환부(100)의 아날로그 신호(Vin)를 입력받아 서로 비교하는 것일 수 있으며, 아날로그 출력 신호(Vout)와 아날로그 신호(Vin)를 비교한 결과로서 이들을 서로 차분함에 따른 차분신호를 출력하는 것일 수 있다. 여기서, 비교기(350)는 뺄샘기로 동작하는 OP-AMP로 이루어질 수 있다. The
디지털 데이터 조정부(300)는 비교기(350)의 차분신호 또는 외부로부터의 입력신호(IN)에 기초하여 각각의 비트별 디지털 데이터의 값을 보정 또는 변경한다.The digital
디지털 데이터 조정부(300)는 광절연부(200)에서 비트별로 절연된 디지털신호가 가지는 비트별 디지털 데이터 값을 비트별로 유지하거나 다른 디지털 데이터 값을 가지도록 변경할 수 있다. 한편, 디지털 데이터 값은 기설정된 전압 레벨을 기준으로 0 또는 1로 구분되어 이진수 값으로 인식될 수 있다. The digital
디지털 데이터 조정부(300)는 차분신호의 전압레벨이 기설정된 값 이하가 되도록 비트별로 디지털 데이터 값을 변경하는 것일 수 있다.The digital
예를 들어서, 아날로그 입력 신호(Vin)가 5V이고 아날로그 출력 신호(Vout)는 4V인 경우 차분신호는 1V의 전압레벨을 가질 수 있다. 이 때, 디지털 데이터 조정부(300)는 차분신호(1V)만큼 절연된 디지털신호를 보상할 수 있도록 디지털 데이터 값을 변경한다. 만약, 차분신호(1V)에 대응되는 이진화된 값이 00000001이라면, 디지털 데이터 조정부(300)는 아날로그-디지털 변환부(100)와 광절연부(200)를 거쳐 전달된 신호에 상기 보상치 00000001을 더한 값을 디지털-아날로그 변환부(400)에 제공함으로써 상기 차분신호를 보상할 수 있도록 할 수 있다. For example, if the analog input signal Vin is 5V and the analog output signal Vout is 4V, the difference signal may have a voltage level of 1V. At this time, the digital
따라서, 본 발명의 또 다른 실시예에 따른 신호 절연 변환기(12)는 디지털 데이터 조정부(300) 및 비교기(350)를 포함하여, 디지털-아날로그 변환부(400)에서의 신호 변환 특성에 따른 출력 신호 오프셋(Offset)을 보상할 수 있으며, 아날로그 입력 신호(Vin)에 추종하는 아날로그 출력 신호(Vout)를 출력할 수 있다. Accordingly, the
한편, 디지털 데이터 조정부(300)는 외부로부터의 입력신호(IN)에 기초하여 비트별 디지털 데이터의 값을 레벨 시프트하여 변경하는 것일 수 있다. 입력신호(IN)는 기설정된 전압 범위의 전압 신호이거나 디밍(Dimming) 신호 일 수 있다. 디지털 데이터 조정부(300)는 입력신호(IN)를 외부로부터 제공받기 위하여 딥 스위치(DIP SW) 등의 입력수단과 연결되는 것일 수 있다. On the other hand, the digital
디지털 데이터 조정부(300)는 외부로부터 입력신호(IN)를 입력받는 경우, 디지털 데이터의 값을 하위 비트부터 상위 비트까지 순차적 또는 비순차적으로 레벨 시프트(Level Shift)하여 변경할 수 있다. When the input signal IN is input from the outside, the digital
한편, 디지털 데이터 조정부(300)가 디지털 데이터의 값을 레벨 시프트하는 정도에 따라 신호 절연 변환기(12)는 신호 증폭기로서 동작하는 것이 가능하다.On the other hand, the
예를 들어서, 광절연부(200)에서 출력되는 디지털 신호가 이진수 변환된 값으로 00011000(십진수: 24)을 가지는 경우, 디지털 데이터 조정부(300)는 1Bit 상위 비트로 레벨 시프트하여 00110000(십진수: 48)의 이진수 값을 가지는 디지털 신호로 변환하는 것이 가능하다. 이 때, 디지털-아날로그 변환부(400)가 이상적이라 가정하는 경우 아날로그 출력 신호(Vout)는 아날로그 입력 신호(Vin)의 2배 증폭된 전압레벨을 가지는 것일 수 있다. For example, if the digital signal output from the
디지털-아날로그 변환부(400)는 디지털 데이터 조정부(300)에서 디지털 데이터 값이 조정되어 출력되는 디지털신호를 기설정된 전압 범위의 아날로그 출력 신호(Vout)로 변환한다.The digital-
디지털-아날로그 변환부(400)는 디지털 데이터 조정부(300)에서 비트별로 디지털 데이터 값이 조정되어 출력되는 디지털신호를 비트별로 각각 입력받는 비트별 입력단과 아날로그 출력 신호(Vout)를 출력하는 출력단을 가진다.
The digital-to-
본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구의 범위에 의하여 나타내어지며, 특허청구의 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.It will be understood by those skilled in the art that the present invention may be embodied in other specific forms without departing from the spirit or essential characteristics thereof. It is therefore to be understood that the above-described embodiments are illustrative in all aspects and not restrictive. The scope of the present invention is defined by the appended claims rather than the detailed description, and all changes or modifications derived from the scope of the claims and their equivalents should be construed as being included in the scope of the present invention.
10, 11: 신호 절연 변환기,
100: 아날로그-디지털 변환부,
200: 광절연부,
210: 발광다이오드,
220: 포토트랜지스터,
300: 디지털 데이터 조정부,
350: 비교부,
400: 디지털-아날로그 변환부.10, 11: Signal Isolation Transducer,
100: an analog-to-digital converter,
200: optical isolator,
210: light emitting diode,
220: photo transistor,
300: digital data adjustment section,
350: comparator,
400: Digital-to-analog conversion section.
Claims (6)
상기 비트별 출력단에 각각 대응되어 연결되는 광절연 소자들을 포함하며 상기 디지털신호를 비트별로 절연하는 광절연부;
상기 광절연부에서의 디지털 신호가 가지는 비트별 디지털 데이터 값을 비트별로 유지하거나 다른 디지털 데이터 값을 가지도록 변경하여 디지털 신호를 조정하는 디지털 데이터 조정부; 및
상기 디지털 데이터 조정부에서 디지털 데이터 값이 조정됨에 따라 출력되는 디지털신호를 기설정된 전압 범위의 아날로그 출력 신호로 변환하는 디지털-아날로그 변환부;
를 포함하는 신호 절연 변환기.An analog-to-digital converter having an output terminal for each bit for converting an analog signal input from the outside into a digital signal of a predetermined number of bits and outputting the digital signal for each bit according to the number of bits;
An optical isolator for isolating the digital signal by bits, the optical isolator being connected to the bit-by-bit output terminals, respectively;
A digital data adjustment unit for adjusting a digital signal by maintaining a bit-by-bit digital data value of the digital signal in the optical insulation unit or changing it to have another digital data value; And
A digital-to-analog converter converting the digital signal output from the digital data adjuster to an analog output signal of a predetermined voltage range;
/ RTI >
상기 디지털-아날로그 변환부에서의 아날로그 출력 신호와 상기 아날로그-디지털 변환부의 아날로그 신호를 입력받아 서로 비교함에 따른 차분신호를 출력하는 비교기;를 더 포함하되,
상기 디지털 데이터 조정부는, 상기 비교기의 차분신호의 전압레벨이 기설정된 값 이하가 되도록 비트별로 디지털 데이터 값을 보정하는 것
인 신호 절연 변환기.5. The method of claim 4,
And a comparator for receiving an analog output signal from the digital-analog converter and an analog signal from the analog-to-digital converter and outputting a difference signal according to comparison between the analog output signal and the analog signal,
Wherein the digital data adjustment unit corrects the digital data value for each bit so that the voltage level of the differential signal of the comparator is equal to or less than a predetermined value
In signal isolation transducer.
외부로부터의 입력신호에 기초하여 비트별 디지털 데이터의 값을 레벨 시프트하여 변경하는 것
인 신호 절연 변환기.The digital data processing apparatus according to claim 4,
Level shifting of the value of the bit-by-bit digital data based on an input signal from the outside
In signal isolation transducer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020140113989A KR101540062B1 (en) | 2014-08-29 | 2014-08-29 | Transducer for isolating signal |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020140113989A KR101540062B1 (en) | 2014-08-29 | 2014-08-29 | Transducer for isolating signal |
Publications (1)
Publication Number | Publication Date |
---|---|
KR101540062B1 true KR101540062B1 (en) | 2015-07-28 |
Family
ID=53875761
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020140113989A Expired - Fee Related KR101540062B1 (en) | 2014-08-29 | 2014-08-29 | Transducer for isolating signal |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101540062B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110601688A (en) * | 2019-10-09 | 2019-12-20 | 赵明 | Matrix type multifunctional signal isolation transmitter |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020058170A (en) * | 2000-12-29 | 2002-07-12 | 박원국 | Apparatus for Analog data input and output of LON talk Network |
-
2014
- 2014-08-29 KR KR1020140113989A patent/KR101540062B1/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020058170A (en) * | 2000-12-29 | 2002-07-12 | 박원국 | Apparatus for Analog data input and output of LON talk Network |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110601688A (en) * | 2019-10-09 | 2019-12-20 | 赵明 | Matrix type multifunctional signal isolation transmitter |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9774345B1 (en) | Successive approximation register analog-to-digital converter | |
WO2014168939A4 (en) | Systems and methods for compressing a digital signal in a digital microphone system | |
US8004447B2 (en) | Successive approximation analog to digital converter and method thereof | |
JP2013065970A5 (en) | ||
WO2012001838A1 (en) | Solid-state imaging device | |
KR102367809B1 (en) | Method and apparatus for reducing the effect of transistor random mismatch in circuit | |
CN107210752A (en) | Passive summation digital-to-analog converter with serial switching of multi-level channels | |
US7248199B2 (en) | Analog-to-digital converter | |
KR101540062B1 (en) | Transducer for isolating signal | |
CN117097339A (en) | Proximity light detection sensor with high-performance dynamic environment light inhibition | |
CN109861690B (en) | Output feedback clock duty ratio adjusting device, method and system | |
KR20160048473A (en) | Reference Voltage Generator With Noise Cancelling Function, and CMOS Image Sensor Using That | |
US7414552B2 (en) | Analog front end circuit for converting analog signal outputted by image sensor into digital signal | |
TWI524678B (en) | Successive approximation analog-to-digital converter and conversion method | |
US9806731B2 (en) | Signal calibration circuit and signal calibration device | |
JP2009038535A (en) | Analog-to-digital converter | |
CN108540135A (en) | A kind of digital analog converter and conversion circuit | |
KR102263766B1 (en) | Analog digital converting device for converting image signal | |
US20160335951A1 (en) | Source driver and operating method thereof | |
JP6805753B2 (en) | Imaging device | |
JP2006311144A (en) | Digital/analog converter, and successive comparison type analog/digital converter using the same | |
EP3457573A1 (en) | Analog-to-digital converter with noise elimination | |
CN112640435A (en) | Solid-state imaging element and electronic device | |
TWI779671B (en) | Digital-to-analog conversion apparatus and method having signal calibration mechanism | |
WO2015168854A1 (en) | Digital to analog converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PA0109 | Patent application |
St.27 status event code: A-0-1-A10-A12-nap-PA0109 |
|
PA0201 | Request for examination |
St.27 status event code: A-1-2-D10-D11-exm-PA0201 |
|
D13-X000 | Search requested |
St.27 status event code: A-1-2-D10-D13-srh-X000 |
|
D14-X000 | Search report completed |
St.27 status event code: A-1-2-D10-D14-srh-X000 |
|
PE0902 | Notice of grounds for rejection |
St.27 status event code: A-1-2-D10-D21-exm-PE0902 |
|
E13-X000 | Pre-grant limitation requested |
St.27 status event code: A-2-3-E10-E13-lim-X000 |
|
P11-X000 | Amendment of application requested |
St.27 status event code: A-2-2-P10-P11-nap-X000 |
|
P13-X000 | Application amended |
St.27 status event code: A-2-2-P10-P13-nap-X000 |
|
E701 | Decision to grant or registration of patent right | ||
PE0701 | Decision of registration |
St.27 status event code: A-1-2-D10-D22-exm-PE0701 |
|
GRNT | Written decision to grant | ||
PR0701 | Registration of establishment |
St.27 status event code: A-2-4-F10-F11-exm-PR0701 |
|
PR1002 | Payment of registration fee |
Fee payment year number: 1 St.27 status event code: A-2-2-U10-U11-oth-PR1002 |
|
PG1601 | Publication of registration |
St.27 status event code: A-4-4-Q10-Q13-nap-PG1601 |
|
PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R11-asn-PN2301 St.27 status event code: A-5-5-R10-R13-asn-PN2301 |
|
FPAY | Annual fee payment |
Payment date: 20180831 Year of fee payment: 4 |
|
PR1001 | Payment of annual fee |
Fee payment year number: 4 St.27 status event code: A-4-4-U10-U11-oth-PR1001 |
|
PR1001 | Payment of annual fee |
Fee payment year number: 5 St.27 status event code: A-4-4-U10-U11-oth-PR1001 |
|
R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
PC1903 | Unpaid annual fee |
Not in force date: 20200723 Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE St.27 status event code: A-4-4-U10-U13-oth-PC1903 |
|
PC1903 | Unpaid annual fee |
Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE Not in force date: 20200723 St.27 status event code: N-4-6-H10-H13-oth-PC1903 |
|
PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R11-asn-PN2301 St.27 status event code: A-5-5-R10-R13-asn-PN2301 |
|
R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |