[go: up one dir, main page]

KR101537795B1 - LED package manufacturing method and its LED package - Google Patents

LED package manufacturing method and its LED package Download PDF

Info

Publication number
KR101537795B1
KR101537795B1 KR1020090027310A KR20090027310A KR101537795B1 KR 101537795 B1 KR101537795 B1 KR 101537795B1 KR 1020090027310 A KR1020090027310 A KR 1020090027310A KR 20090027310 A KR20090027310 A KR 20090027310A KR 101537795 B1 KR101537795 B1 KR 101537795B1
Authority
KR
South Korea
Prior art keywords
dicing
substrate
molding
led
mark
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020090027310A
Other languages
Korean (ko)
Other versions
KR20100108969A (en
Inventor
김방현
박병규
김오석
Original Assignee
서울반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울반도체 주식회사 filed Critical 서울반도체 주식회사
Priority to KR1020090027310A priority Critical patent/KR101537795B1/en
Publication of KR20100108969A publication Critical patent/KR20100108969A/en
Application granted granted Critical
Publication of KR101537795B1 publication Critical patent/KR101537795B1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명은 기판의 다이싱 정렬 마크와 기판에 성형된 몰딩부의 다이싱 마크를 이용하여 몰딩부가 기판에 대해 정확한 위치에 성형되었는지를 바로 판별할 수 있도록 한 LED 패키지 제조 방법을 제공하는 것을 기술적 과제로 한다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a method of manufacturing an LED package by using a dicing alignment mark of a substrate and a dicing mark of a molding portion formed on the substrate so as to immediately determine whether the molding portion has been formed at an accurate position with respect to the substrate. do.

이를 위해, 본 발명에 따른 LED 패키지 제조 방법은 다이싱 정렬 마크가 구비된 기판을 준비하는 단계; 다이싱 마크를 갖는 몰딩부를 상기 기판에 성형하는 단계; 및 상기 다이싱 정렬 마크와 상기 다이싱 마크가 일치되도록 상기 기판을 패키지 단위로 다이싱하는 단계를 포함한다.To this end, a method of manufacturing an LED package according to the present invention includes: preparing a substrate provided with a dicing alignment mark; Molding a molding part having a dicing mark on the substrate; And dicing the substrate in a package unit so that the dicing alignment mark and the dicing mark are aligned with each other.

다이싱, 마크, 하우징, 기판, 공차, 홈, 불량, 판별, 접촉, 노출, 몰딩 Dicing, mark, housing, substrate, tolerance, groove, defect, discrimination, contact, exposure, molding

Description

LED 패키지 제조 방법 및 그 LED 패키지{METHOD FOR FABRICATING LIGHT EMITTING DIODE PACKANG AND LIGHT EMITTING DIODE PACKAGE}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a light emitting diode

본 발명은 LED 패키지 제조 방법 및 그 LED 패키지에 관한 것으로, 더욱 상세하게는 다이싱 정렬 마크가 구비된 기판에 몰딩부 성형시 몰딩부의 다이싱 마크와 기판의 다이싱 정렬 마크가 일치하는지 여부에 따라 LED칩 실장전에 몰딩부가 결합된 기판이 불량인지를 쉽게 판별할 수 있도록 한 LED 패키지 제조 방법 및 그 LED 패키지에 관한 것이다.The present invention relates to a method of manufacturing an LED package and an LED package thereof, and more particularly, to a method of manufacturing an LED package, and more particularly, To an LED package manufacturing method and an LED package that can easily determine whether a substrate with a molding part is defective before mounting an LED chip.

일반적으로, 발광다이오드(LED: Light Emitting Diode, 이하 'LED'라 한다)는 전류 인가에 의해 P-N 반도체 접합(P-N junction)에서 전자와 정공이 만나 빛을 발하는 소자로서, LED는 저전압, 저전류로 연속 발광이 가능하고 소비전력이 작은 이점 등 기존의 광원에 비해 많은 이점을 갖고 있다.In general, a light emitting diode (LED) is a device in which electrons and holes meet at a PN junction by applying a current, and the LED emits light with a low voltage and a low current It has many advantages over existing light sources such as continuous light emission and low power consumption.

특히, LED는 각종 표시장치, 백라이트 광원 등에 널리 사용되고 있으며, 최근 적색광, 녹색광, 청색광을 각각 방출하는 3개의 LED칩들을 이용하거나, 또는 형광체를 사용하여 파장을 변환시킴으로써 백색광을 방출하는 기술이 개발되어 조명장치로도 그 적용 범위를 넓히고 있다.In particular, LEDs are widely used for various display devices, backlight sources, etc. Recently, a technique has been developed for emitting white light by using three LED chips emitting red light, green light and blue light, respectively, or by converting wavelength using phosphors And the application range is expanded by the illumination device.

위와 같은 LED는 통상 패키지 구조로 제조되며, LED 패키지 제조공정을 살펴보면, 예를 들면 다수의 리드프레임 패턴을 포함하는 배선 패턴이 형성된 기판이 준비된다. 이 기판에는 다이싱 공정을 위한 다이싱 정렬 마크가 형성되어 있다. 다음, 기판에는 예를 들면 사출 성형 공정에 의해 하나 이상의 몰딩부가 형성된다. 이 몰딩부는 다음에 있을 다이싱 공정에 의해 기판과 함께 절단되어 여러 LED 패키지의 하우징이 된다. 그리고, 몰딩부는 다수의 캐비티를 구비하는데, 캐비티 각각은 다이싱 후 나뉘어지는 각 LED 패키지의 리드프레임 또는 전극 패턴을 노출시킨다. 해당 캐비티에는 LED칩이 실장되며 또한 그 LED칩과 리드프레임 또는 전극 패턴 사이가 배선에 의해 전기적으로 연결된다. 통상 LED칩의 실장 및 배선 공정은 다이싱 공정 전에 이루어진다. 다이싱 공정에 의해, 기판과 그 위의 몰딩부가 함께 절단되어, 여러개의 개별 LED 패키지가 제조된다.The above-described LED is usually fabricated in a package structure. In the LED package manufacturing process, for example, a substrate on which a wiring pattern including a plurality of lead frame patterns is formed is prepared. This substrate is provided with a dicing alignment mark for the dicing process. Next, one or more molding portions are formed on the substrate by, for example, an injection molding process. This molding part is cut together with the substrate by a dicing process to become a housing of various LED packages. The molding portion has a plurality of cavities, each of which exposes a lead frame or an electrode pattern of each LED package that is divided after dicing. An LED chip is mounted on the cavity, and the LED chip and the lead frame or the electrode pattern are electrically connected by wiring. Usually, the LED chip mounting and wiring process is performed before the dicing process. By the dicing process, the substrate and the moldings thereon are cut together to produce several individual LED packages.

종래에는 다이싱을 위한 기준으로 기판 상의 다이싱 정렬 마크만을 이용하므로, 정확한 다이싱이 이루어질 수 없었다. 즉, 원래 의도한 다이싱 라인이 위의 다이싱 정렬 마크에 일치하지만, 몰딩부에서의 오차가 있을 수 있었다. 이러한 오차는 최종 제조된 LED 패키지의 불량을 야기하며, 결과적으로, 생산 수율을 떨어뜨린다. 또한, 다이싱 정렬 마크만으로는 다이싱 공정 전, 몰딩부가 기판에 대해 정확한 위치에 성형되었는지의 판별도 불가능하였다. 몰딩부가 기판에 대한 위치 불량 여부를 미리 판별할 수 있다면, 그 불량의 원인을 미리 바로잡을 수 있을 것이며, 불량된 재료를 이용해 계속 공정을 수행할 때 야기되는 시간적 경제적 낭비를 줄일 수 있을 것이다.Conventionally, since only the dicing alignment mark on the substrate is used as a reference for dicing, accurate dicing can not be achieved. That is, although the originally intended dicing line matches the above dicing alignment mark, there may be an error in the molding part. This error leads to defects in the finally fabricated LED package, which results in a decrease in production yield. Also, it was impossible to discriminate whether the molding part was formed at the correct position with respect to the substrate before the dicing step by using only the dicing alignment mark. If it is possible to determine in advance whether the position of the molding part is defective with respect to the substrate, the cause of the defect can be corrected in advance, and the time and economic waste caused when the continuous process is performed using the defective material can be reduced.

본 발명이 이루고자 하는 기술적 과제는, 기판의 다이싱 정렬 마크와 몰딩부에 형성된 다이싱 마크에 의해 LED칩 실장 전에 몰딩부가 기판에 대해 정확한 위치에 성형되었는지의 판별이 용이한 LED 패키지 제조 방법을 제공함에 있다.An object of the present invention is to provide an LED package manufacturing method which can easily determine whether a molding part is formed at an accurate position with respect to a substrate before a LED chip is mounted by a dicing alignment mark formed on the substrate and a dicing mark formed on the molding part. .

또한, 본 발명이 이루고자 하는 다른 기술적 과제는, 하우징의 모서리에 형성된 홈이 캐소드 또는 애노드의 방향을 나타내는 형상임에 따라 극성을 쉽게 판별할 수 있도록 한 LED 패키지를 제공함에도 있다.According to another aspect of the present invention, there is provided an LED package, wherein the polarity of the LED package can be easily determined according to a shape of a groove formed at an edge of the housing, the shape being indicative of a direction of a cathode or an anode.

상기 기술적 과제들을 이루기 위하여, 본 발명의 실시예에 따른 불량 판별이 가능한 LED 패키지 제조 방법은 다이싱 정렬 마크가 구비된 기판을 준비하는 단계; 다이싱 마크를 갖는 몰딩부를 상기 기판에 성형하는 단계; 및 상기 다이싱 정렬 마크와 상기 다이싱 마크가 일치되도록 상기 기판을 패키지 단위로 다이싱하는 단계를 포함한다.According to an aspect of the present invention, there is provided a method of manufacturing an LED package capable of identifying a defect, the method comprising: preparing a substrate having a dicing alignment mark; Molding a molding part having a dicing mark on the substrate; And dicing the substrate in a package unit so that the dicing alignment mark and the dicing mark are aligned with each other.

본 실시예에서, 상기 LED 패키지 제조 방법은 상기 다이싱하는 단계 이전에, 상기 기판상에 LED칩을 실장하는 단계; 상기 실장된 LED칩이 전기적으로 연결되도록 본딩와이어를 연결하는 단계; 및 상기 LED칩과 상기 본딩와이어를 덮도록 봉지재를 형성하는 단계를 포함한다. 또한, 상기 몰딩부를 성형하는 단계는 상기 기판의 리드프레임에 형성된 홈에 사출물이 채워지되, 상기 홈과 부분적인 접촉면을 갖도록 성형된다.In the present embodiment, the LED package manufacturing method includes: mounting the LED chip on the substrate before the dicing step; Connecting the bonding wires so that the mounted LED chips are electrically connected; And forming an encapsulant to cover the LED chip and the bonding wire. The step of molding the molding part may be formed by filling the groove formed in the lead frame of the substrate with an injection material and having a partial contact surface with the groove.

한편, 본 발명에 따른 LED 패키지는 기판과, 상기 기판에 형성된 몰딩부를 다이싱 공정에 의해 여러개 분리하여 제조된 LED 패키지로서, 상기 다이싱 공정에 의해 상기 기판으로부터 분리된 리드프레임들; 및 상기 다이싱 공정에 의해 상기 몰딩부에 의해 분리된 하우징을 포함하며, 상기 하우징은 상기 다이싱 공정에 의해 다이싱 마크로 이용된 홈을 모서리에 구비한다.According to another aspect of the present invention, there is provided an LED package comprising: a substrate; and an LED package manufactured by dividing a molding part formed on the substrate into a plurality of LED packages by a dicing process, the LED packages being separated from the substrate by the dicing process; And a housing separated by the molding part by the dicing step, wherein the housing is provided with a groove used as a dicing mark in the edge by the dicing step.

본 실시예에서, 상기 홈은 캐소드 또는 애노드의 방향을 나타내면, 상기 리드프레임들에는 LED칩의 실장 위치를 정하기 위한 칩 정렬 홈이 구비된다. 상기 칩 정렬 홈은 상기 하우징과 부분적으로 접촉된 접촉면과, 외부로 노출된 노출면으로 이루어지고, 나아가 상기 칩 정렬 홈에는 상기 몰딩부 사출 성형시에 함께 사출물이 채워진다.In this embodiment, if the groove indicates the direction of the cathode or the anode, the lead frames are provided with chip alignment grooves for determining the mounting positions of the LED chips. The chip alignment groove includes a contact surface partially in contact with the housing and an exposed surface exposed to the outside. Further, the chip alignment groove is filled with an injection material during injection molding of the molding part.

본 발명의 실시예에 따르면 기판의 다이싱 정렬 마크와 기판에 사출 성형된 몰딩부의 다이싱 마크가 일치하는지 여부에 따라, 몰딩부가 기판에 대해 정확한 위치에 성형되었는지를 쉽게 판별할 수 있는 효과가 있다. 이에 따라, LED칩 실장 전에 미리 몰딩부가 기판에 대한 위치 불량 여부를 판별할 수 있어, 불량된 재료를 이용해 다음에 있을 공정을 수행할때 야기되는 시간적 경제적 낭비를 줄일 수 있다.According to the embodiment of the present invention, it is possible to easily determine whether or not the molding portion is formed at the correct position with respect to the substrate, depending on whether or not the dicing alignment marks of the substrate match the dicing marks of the injection- . Accordingly, it is possible to determine whether the molding portion is defective in position with respect to the substrate before mounting the LED chip, and it is possible to reduce the time and economic waste caused when the next process is performed using the defective material.

또한, 본 발명의 실시예에 따르면 LED칩의 실장 위치를 정하는 칩 정렬 홈에 몰딩부 성형시의 사출물이 채워짐에 따라, 기판과 몰딩부간의 결합차이를 바로 판별할 수 있는 효과도 있다.In addition, according to the embodiment of the present invention, since the chip alignment groove defining the mounting position of the LED chip is filled with the molding material at the time of molding, there is an effect that the bonding difference between the substrate and the molding part can be immediately discriminated.

그리고, 본 발명의 실시예에 따르면 하우징의 한쪽편 모서리에 각각 형성된 홈이 캐소드 또는 애노드의 방향을 나타냄으로써 극성을 용이하게 판별할 수 있는 효과도 있다.According to the embodiment of the present invention, the grooves formed at the corners of one side of the housing indicate the direction of the cathode or the anode, so that the polarity can be easily discriminated.

이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 다음에 소개되는 실시예들을 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. The following embodiments are provided by way of example so that those skilled in the art can fully understand the spirit of the present invention. Therefore, the present invention is not limited to the embodiments described below, but may be embodied in other forms. In the drawings, the width, length, thickness, and the like of the components may be exaggerated for convenience. Like reference numerals designate like elements throughout the specification.

도 1은 본 발명에 적용되는 기판을 도시한 도면이고, 도 2는 도 1에 도시된 기판에 몰딩부가 성형된 상태를 도시한 도면이고, 도 3은 도 2에 도시된 기판상에 LED칩이 실장된 상태를 도시한 도면이며, 도 4는 도 3에 도시된 리드프레임들을 도시한 사시도이다.FIG. 1 is a view showing a substrate to which the present invention is applied, FIG. 2 is a view showing a state where the molding part is formed on the substrate shown in FIG. 1, and FIG. 3 is a cross- FIG. 4 is a perspective view showing the lead frames shown in FIG. 3. FIG.

본 발명에 따른 LED 패키지 제조 방법을 설명하면, 먼저 도 1에 도시된 바와 같은 기판(2)을 준비한다. 상기 기판(2)은 리드프레임들 또는 전극 패턴들을 갖는다. 또한, 상기 기판(2)은 단품 LED 패키지 단위로 나눠지도록 예를 들면, 리드프레임들(22, 23)을 사이에 두고 종방향 패턴(2a)과 횡방향 패턴(2b)이 형성되고, 리드프레임들(22, 33)이 이격되도록 이격패턴(2c)이 형성된다. 상기 기판(2)에는 복수개의 LED 패키지를 제조하기 위하여 종방향 패턴(2a), 횡방향 패턴(2b) 및 이격 패턴(2c)이 복수개 형성되어 있다. 또한, 상기 기판(2)의 외곽부분에는 다이싱시에 상기 기판(2)의 공차를 줄이기 위하여 다이싱 정렬 마크(2d)가 예컨대, 에칭(etching) 방식에 의해 형성된다. 상기 다이싱 정렬 마크(2d)는 도 1에 잘 도시되어 있다.A method of manufacturing an LED package according to the present invention will now be described. First, a substrate 2 as shown in FIG. 1 is prepared. The substrate 2 has lead frames or electrode patterns. The substrate 2 has a longitudinal pattern 2a and a lateral pattern 2b formed therebetween so as to be divided into a single LED package unit, for example, with lead frames 22 and 23 interposed therebetween, The spacing patterns 2c are formed so that the spacers 22 and 33 are spaced apart from each other. A plurality of longitudinal patterns 2a, lateral patterns 2b, and spacing patterns 2c are formed on the substrate 2 to manufacture a plurality of LED packages. In order to reduce the tolerance of the substrate 2 at the time of dicing, a dicing alignment mark 2d is formed by etching, for example, in the outer portion of the substrate 2. The dicing alignment mark 2d is well shown in FIG.

다음, 상기 기판(2)에 예를 들면, 사출 성형 공정에 의해 몰딩부(21)를 성형한다. 상기 몰딩부(21)는 도 2에 도시된 바와 같은 형상을 갖는 금형 내에 사출물이 주입되어 성형되며, 상기 몰딩부(21)는 다음에 있을 다이싱 공정에 의해 기판(2)과 함께 절단되어 여러 LED 패키지의 하우징이 된다. 그리고, 상기 몰딩부(21)는 다수의 캐비티를 구비하는데, 캐비티 각각은 다이싱 후 나뉘어지는 각 LED 패키지의 리드프레임들(22, 23)을 노출시킨다. 전술된 횡방향 패턴(2b)과 이격패턴(2c)은 상기 몰딩부(21)의 성형시 사용되는 사출물로 채워지며, 사출물로 채워진 이격패턴(2c)의 상면 및 바닥면은 리드프레임들(22, 23)과 동일평면상에 있다. 상기 리드프레임들(22, 23)은 사출 성형된 몰딩부(21)에 의해 지지된다. 특히, 상기 몰딩부(21)에는 다이싱 마크(211)가 형성되며, 상기 다이싱 마크(211)는 기판(2)의 다이싱 정렬 마크(2d)와 일직선상에 위치하는지 여부에 따라 몰딩부(21)가 기판(2)에 대해 정확한 위치에 성형되었는지 여부를 육안으로 바로 판별할 수 있다. 또한, LED칩 실장 전에 미리 몰딩부(21)가 기판(2)에 대한 위치 불량인지 여부를 판별할 수 있어, 다음에 진행될 공정에 야기되는 시간적 경제적 낭비를 줄일 수 있다.Next, the molding part 21 is formed on the substrate 2 by, for example, an injection molding process. The molding part 21 is formed by injecting an injection material into a mold having a shape as shown in FIG. 2. The molding part 21 is cut along with the substrate 2 by a dicing process, And becomes the housing of the LED package. The molding part 21 has a plurality of cavities, each of which exposes the lead frames 22 and 23 of each LED package to be divided after dicing. The transverse pattern 2b and the spacing pattern 2c described above are filled with an injection material used for molding the molding part 21 and the upper surface and the bottom surface of the spacing pattern 2c filled with the injection material are filled with the lead frames 22 23, respectively. The lead frames 22 and 23 are supported by the injection molding part 21. Particularly, the molding part 21 is formed with a dicing mark 211, and the dicing mark 211 is formed on the molding part 21, depending on whether it is aligned with the dicing alignment mark 2d of the substrate 2, It is possible to visually confirm whether or not the substrate 21 has been formed at the correct position with respect to the substrate 2. In addition, it is possible to determine whether the molding unit 21 is defective in position with respect to the substrate 2 before mounting the LED chip, and it is possible to reduce the time and economic wastage caused in the next process.

다음, 상기 몰딩부(21)에 구비된 캐비티의 바닥면에 제 1 및 제 2 LED 칩(24a, 24b)을 실장한다. 본 실시예에서는 도 3에 도시된 바와 같이, 제 1 리드프레임(22) 위에 제 1 LED칩(24a)을 실장하고 제 2 리드프레임(23) 위에 제 2 LED칩(24b)을 실장하는 것으로 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니고, 제 1 및 제 2 리드프레임(22, 23) 중 어느 하나의 리드프레임 상에 하나의 LED칩, 또는 그 이상의 LED칩을 실장하는 것도 고려될 수 있다.Next, the first and second LED chips 24a and 24b are mounted on the bottom surface of the cavity provided in the molding part 21. Next, 3, the first LED chip 24a is mounted on the first lead frame 22 and the second LED chip 24b is mounted on the second lead frame 23 However, the present invention is not limited to this, and it is also conceivable to mount one LED chip or more LED chips on any one of the first and second lead frames 22 and 23 .

상기 제 1 및 제 2 리드프레임(22, 23) 각각에는 LED칩의 실장 위치를 정하기 위한 칩 정렬 홈들이 형성된다. 즉, 상기 제 1 리드프레임(22)에는 제 1 LED칩(24a)이 실장될 위치를 정하기 위한 제 1 칩 정렬 홈(221)이 형성되고, 제 2 리드프레임(23)에는 제 2 LED칩(24b)이 실장될 위치를 정하기 위한 제 2 칩 정렬 홈(231)이 형성된다. 상기 제 1 및 제 2 칩 정렬 홈(221, 231)은 상기 기판(2)에 사출 성형된 몰딩부(21)와 부분적으로 접하는 위치에 각각 형성된다. 즉, 제 1 및 제 2 칩 정렬 홈(221, 231)은 상기 몰딩부(21)와 접하는 접촉면과, 외부로 노출되는 노출면으로 각각 이루어진다. 이에 따라, 몰딩부(21)와 제 1 및 제 2 리드프레임(22, 23)의 결합치수가 다르면 몰딩부(21) 사출 성형시의 사출물이 채워지지 않는 칩 정렬 홈이 존재하기 때문에, 몰딩부(21)가 기판(2)에 대해 불량 위치에 성형되었는지 여부를 육안으로 쉽게 판별할 수 있다. 나아가, 제 1 및 제 2 칩 정렬 홈(221, 231)의 길이를 조절하면 몰딩부(21)가 성형되었을때 육안으로 기판(2)과 몰딩부(21)간의 결합 불량을 바로 가려낼 수 있다.Chip alignment grooves for defining the mounting positions of the LED chips are formed in the first and second lead frames 22 and 23, respectively. That is, the first lead frame 22 is provided with a first chip alignment groove 221 for determining the position where the first LED chip 24a is to be mounted, and the second lead frame 23 is provided with a second LED chip 24b are to be mounted. The first and second chip alignment grooves 221 and 231 are respectively formed at positions in contact with the molding part 21 injection molded on the substrate 2. That is, the first and second chip alignment grooves 221 and 231 are respectively formed with a contact surface that is in contact with the molding portion 21 and an exposed surface that is exposed to the outside. Accordingly, if the engaging dimensions of the molding part 21 and the first and second lead frames 22 and 23 are different, there is a chip alignment groove in which the molding material 21 is not filled with the injection molding material, It is possible to visually confirm whether or not the substrate 21 is formed in a defective position with respect to the substrate 2. Further, by adjusting the lengths of the first and second chip alignment grooves 221 and 231, it is possible to directly detect the connection failure between the substrate 2 and the molding part 21 when the molding part 21 is molded .

도 4를 참조하면, 상기 제 1 칩 정렬 홈(221)은 제 2 리드프레임(23)과 마주하는 가장자리를 제외한 제 1 리드프레임(22)의 세 가장자리의 중심에 각각 형성되 고, 그 제 1 칩 정렬 홈(221)을 기준으로 일정간격 이격되도록 제 1 LED칩(24a)이 실장된다. 상기 제 2 칩 정렬 홈(231)은 제 1 리드프레임(22)과 마주하는 가장자리를 제외한 제 2 리드프레임(23)의 세 가장자리의 중심에 각각 형성되고, 그 제 2 칩 정렬 홈(231)을 기준으로 일정간격 이격되도록 제 2 LED칩(24b)이 실장된다.4, the first chip alignment groove 221 is formed at the center of the three edges of the first lead frame 22 except for the edge facing the second lead frame 23, The first LED chip 24a is mounted so as to be spaced apart from the alignment groove 221 by a predetermined distance. The second chip alignment groove 231 is formed at the center of the three edges of the second lead frame 23 except for the edge facing the first lead frame 22 and the second chip alignment groove 231 The second LED chip 24b is mounted so as to be spaced apart by a predetermined distance from the reference.

다음, 상기 제 1 및 제 2 리드프레임(22, 23) 상에 각각 실장된 제 1 및 제 2 LED칩(24a, 24b)을 제 1 내지 제 4 본딩와이어(W1, W2, W3, W4)에 의해 전기적으로 연결한다. 본 실시예에서, 제 1 및 제 2 LED칩(24a, 24b)을 제 1 내지 제 4 본딩와이어(W1, W2, W3, W4)에 의해 제 1 리드프레임(22)과 제 2 리드프레임(23)에 전기적으로 연결하는 것으로 설명하고 있으나, 제 1 및 제 2 LED칩(24a, 24b) 각각을 하나의 본딩와이어에 의해 제 1 및 제 2 리드프레임(22, 23)에 전기적으로 연결시킬 수 있다. 단, 하나의 본딩와이어를 사용하는 경우는 제 1 및 제 2 LED칩(24a, 24b)의 바닥면과 극성이 다른 서브마운트를 설치해야 한다.Next, the first and second LED chips 24a and 24b mounted on the first and second lead frames 22 and 23 are connected to the first to fourth bonding wires W1, W2, W3 and W4, respectively. . The first and second LED chips 24a and 24b are connected to the first lead frame 22 and the second lead frame 23 by the first to fourth bonding wires W1, W2, W3 and W4, The first and second LED chips 24a and 24b may be electrically connected to the first and second lead frames 22 and 23 by a single bonding wire . However, when one bonding wire is used, the submounts having different polarities from the bottom surfaces of the first and second LED chips 24a and 24b should be provided.

다음, 상기 제 1 및 제 2 LED칩(24a, 24b) 및 제 1 내지 제 4 본딩와이어(W1, W2, W3, W4)를 덮도록 상기 캐비티 내에 봉지재(25)를 형성한다. 그 봉지재(25)는 적어도 하나의 형광체가 포함될 수 있다.Next, an encapsulant 25 is formed in the cavity to cover the first and second LED chips 24a and 24b and the first to fourth bonding wires W1, W2, W3 and W4. The encapsulant 25 may include at least one phosphor.

추가로, 상기 봉지재(25)의 상부에는 광학부재(미도시)가 더 설치할 수 있으며, 그 광학부재는 프레넬 렌즈(fresnel lens)일 수 있다.Further, an optical member (not shown) may be further provided on the sealing material 25, and the optical member may be a fresnel lens.

다음, 상기 기판(2)의 다이싱 정렬 마크(2d)와 상기 몰딩부(21)의 다이싱 마크(211)가 일치되도록 상기 기판(2)을 다이싱 공정에 의해 패키지 단위로 다이싱하여 여러개의 LED 패키지가 제조되며, 제조된 LED 패키지는 도 5에 도시된 바와 같 다.Next, the substrate 2 is diced in a package unit by a dicing process so that the dicing alignment marks 2d of the substrate 2 and the dicing marks 211 of the molding unit 21 are aligned, LED packages are manufactured, and the manufactured LED packages are as shown in Fig.

도 5을 참조하면 본 발명에 따른 LED 패키지는 다이싱 공정에 의해 상기 기판(2)으로부터 분리된 리드프레임들(22, 23)과, 다이싱 공정에 의해 상기 몰딩부(21)로부터 분리된 하우징(21a)을 포함한다.5, the LED package according to the present invention includes lead frames 22, 23 separated from the substrate 2 by a dicing process, and a lead frame 22, 23 separated from the molding part 21 by a dicing process. (21a).

상기 하우징(21a)에는 다이싱 공정에서 다이싱 마크(211)로 이용된 홈(211a, 211b)을 한쪽편 모서리에 각각 구비한다. 나아가, 상기 홈(211a, 211b)은 캐소드 또는 애노드의 방향을 나타내는 마크, 또는 형상일 수 있다. 이에 따라, 극성의 위치를 용이하게 파악할 수 있다.The housing 21a is provided with grooves 211a and 211b used as dicing marks 211 in a dicing step at one edge. Further, the grooves 211a and 211b may be a mark or a shape indicating the direction of the cathode or the anode. Thus, the position of the polarity can be easily grasped.

상기 하우징(21a)은 캐비티를 구비하고, 그 캐비티는 리드프레임들(22, 23)을 노출시킨다. 상기 하우징(21a)은 상기 리드프레임들(22, 23)을 지지하되, 상기 하우징(21a)은 상기 리드프레임들(22, 23) 각각에 예를 들면 에칭 방식에 의해 형성된 칩 정렬 홈(221, 231)과 부분적인 접촉면과, 상기 하우징(21a)과 접촉되지 않고 외부로 노출된 노출면을 갖는다. 이러한 칩 정렬 홈(221, 231)은 하우징(21a) 성형시에 함께 사출물이 채워진다. 이에 따라, 하우징(21a)이 기판(2)에 정확한 위치에 성형되었는지를 단품 LED 패키지에서도 쉽게 판별할 수 있을 뿐만 아니라, 상기 리드프레임들(22, 23) 위에 제 1 및 제 2 LED칩(24a, 24b)이 각각 정확한 위치에 실장되었는지도 판별할 수 있다.The housing 21a has a cavity, and the cavity exposes the lead frames 22 and 23. The housing 21a supports the lead frames 22 and 23 and the housing 21a is provided with chip alignment grooves 221 and 22 formed in the lead frames 22 and 23 by, 231, and an exposed surface exposed to the outside without being in contact with the housing 21a. The chip alignment grooves 221 and 231 are filled with the injection material when the housing 21a is molded. This makes it possible to easily discriminate whether the housing 21a is formed at the correct position on the substrate 2 in the single LED package or the first and second LED chips 24a and 24b on the lead frames 22 and 23. [ , And 24b are mounted at the correct positions, respectively.

상기 하우징(21a)에 형성된 제 1 및 제 2 칩 정렬 홈(221, 231)과 일정간격 이격되게 실장된 제 1 및 제 2 LED칩(24a, 24b)은 리드프레임들(22, 23)과 본딩와이어(W1, W2, W3, W4)에 의해 연결된다. 즉, 제 1 리드프레임(22) 위에 실장된 제 1 LED칩(24a)은 제 1 본딩와이어(W1)에 의해 상기 제 1 리드프레임(22)에 전기적으로 연결되고, 제 2 본딩와이어(W2)에 의해 제 2 리드프레임(23)에 전기적으로 연결된다. 상기 제 2 리드프리엠(23) 위에 실장된 제 2 LED칩(24b)은 제 3 본딩와이어(w3)에 의해 상기 제 1 리드프레임(22)에 전기적으로 연결되고, 제 4 본딩와이어(W4)에 의해 상기 제 2 리드프레임(23)에 전기적으로 연결된다.The first and second LED chips 24a and 24b mounted at a predetermined distance from the first and second chip alignment grooves 221 and 231 formed in the housing 21a are connected to the lead frames 22 and 23, And are connected by wires W1, W2, W3 and W4. The first LED chip 24a mounted on the first lead frame 22 is electrically connected to the first lead frame 22 by the first bonding wire W1 and the second bonding wire W2 is electrically connected to the first lead frame 22 by the first bonding wire W1, The second lead frame 23 is electrically connected to the second lead frame 23 via the second lead frame 23. The second LED chip 24b mounted on the second lead frame 23 is electrically connected to the first lead frame 22 by a third bonding wire w3 and electrically connected to the fourth bonding wire W4, The first lead frame 23 and the second lead frame 23 are electrically connected to each other.

상기 제 1 및 제 2 LED칩(24a, 24b), 그리고 제 1 내지 제 4 본딩와이어(W1, W2, W3, W4)을 덮도록 봉지재(25)가 형성된다. 추가로 상기 봉지재(25)의 상부에 광학부재가 더 설치될 수 있다. 상기 광학부재는 프레넬 패턴이 형성될 수 있으며,상기 광학부재의 저면은 봉지재(25)와 이격된 입광면이고, 상기 광학부재의 상면은 평평한 출광면도 가능하지만, 제 1 및 제 2 LED칩(24a, 24b)에서 나온 광의 지향각을 좁혀 원하는 방향으로의 국부조명을 가능하게 하는 볼록부를 구비한 렌즈의 사용도 가능하다.An encapsulant 25 is formed to cover the first and second LED chips 24a and 24b and the first to fourth bonding wires W1, W2, W3 and W4. Further, an optical member may be further provided on the sealing material 25. The optical member may be formed with a Fresnel pattern and the bottom surface of the optical member is a light incidence surface spaced apart from the encapsulation material 25. The top surface of the optical member may be a flat light exit surface, It is also possible to use a lens having convex portions that narrow the directivity angle of the light emitted from the chips 24a and 24b to enable local illumination in a desired direction.

도 1은 본 발명이 적용되는 기판을 도시한 도면.BRIEF DESCRIPTION OF THE DRAWINGS Figure 1 shows a substrate to which the present invention is applied.

도 2는 도 1에 도시된 기판에 몰딩부가 성형된 상태를 도시한 도면.2 is a view showing a state in which a molding part is formed on the substrate shown in Fig. 1; Fig.

도 3은 도 2에 도시된 기판상에 LED칩이 실장된 상태를 도시한 도면.Fig. 3 is a diagram showing a state in which an LED chip is mounted on the substrate shown in Fig. 2; Fig.

도 4는 도 3에 도시된 리드프레임들을 도시한 사시도.Fig. 4 is a perspective view showing the lead frames shown in Fig. 3; Fig.

도 5는 도 3에 도시된 기판과 몰딩부를 다이싱하여 제조된 LED 패키지의 사시도.Fig. 5 is a perspective view of an LED package manufactured by dicing the molding part with the substrate shown in Fig. 3; Fig.

<도면의 주요부분에 대한 부호의 설명>Description of the Related Art

2 : 기판 2d : 다이싱 정렬 마크2: substrate 2d: dicing alignment mark

21 : 몰딩부 211 : 다이싱 마크21: molding part 211: dicing mark

22, 23 : 리드프레임들 221, 231 : 제 1 및 제 2 칩 정렬 홈22, 23: lead frames 221, 231: first and second chip alignment grooves

24a, 24b : 제 1 및 제 2 LED칩 25 : 봉지재24a, 24b: first and second LED chips 25: sealing material

Claims (8)

다이싱 정렬 마크가 구비된 기판을 준비하는 단계;Preparing a substrate provided with a dicing alignment mark; 다이싱 마크를 갖는 몰딩부를 상기 기판에 성형하는 단계; 및Molding a molding part having a dicing mark on the substrate; And 상기 다이싱 정렬 마크와 상기 다이싱 마크가 일치되도록 상기 기판을 패키지 단위로 다이싱하는 단계를 포함하되,And dicing the substrate in a package unit so that the dicing alignment mark and the dicing mark are aligned with each other, 상기 몰딩부를 상기 기판에 성형하는 단계는The step of molding the molding part into the substrate 상기 기판의 리드프레임에 형성된 칩 정렬 홈에 사출물이 채워지되, 상기 칩 정렬 홈과 부분적인 접촉면을 갖도록 성형된 것 특징으로 하는 LED 패키지 제조 방법.Wherein the chip alignment groove formed in the lead frame of the substrate is filled with an injection material and is formed to have a partial contact surface with the chip alignment groove. 청구항 1에 있어서,The method according to claim 1, 상기 다이싱하는 단계 이전에,Before the dicing step, 상기 기판상에 LED칩을 실장하는 단계;Mounting an LED chip on the substrate; 상기 실장된 LED칩이 전기적으로 연결되도록 본딩와이어를 연결하는 단계; 및Connecting the bonding wires so that the mounted LED chips are electrically connected; And 상기 LED칩과 상기 본딩와이어를 덮도록 봉지재를 형성하는 단계를 포함하는 것을 특징으로 하는 LED 패키지 제조방법.And forming an encapsulant to cover the LED chip and the bonding wire. 삭제delete 기판과, 상기 기판에 형성된 몰딩부를 다이싱 공정에 의해 여러개 분리하여 제조된 LED 패키지로서,An LED package manufactured by dividing a substrate and a molding part formed on the substrate by a dicing process, 상기 다이싱 공정에 의해 상기 기판으로부터 분리된 리드프레임들; 및Leadframes separated from the substrate by the dicing process; And 상기 다이싱 공정에 의해 상기 몰딩부에 의해 분리된 하우징을 포함하며,And a housing separated by the molding part by the dicing step, 상기 하우징은 상기 다이싱 공정에 의해 다이싱 마크로 이용된 홈을 모서리에 구비한 것을 특징으로 하는 LED 패키지.Wherein the housing is provided with a groove used as a dicing mark in an edge thereof by the dicing step. 청구항 4에 있어서,The method of claim 4, 상기 홈은 캐소드 또는 애노드의 방향을 나타내는 것을 특징으로 하는 LED 패키지.Wherein the groove represents a direction of the cathode or the anode. 청구항 4에 있어서,The method of claim 4, 상기 리드프레임들에는 LED칩의 실장 위치를 정하기 위한 칩 정렬 홈이 구비된 것을 특징으로 하는 LED 패키지.Wherein the lead frames are provided with chip alignment grooves for determining mounting positions of the LED chips. 청구항 6에 있어서,The method of claim 6, 상기 칩 정렬 홈은 상기 하우징과 부분적으로 접촉된 접촉면과, 외부로 노출된 노출면으로 이루어진 것을 특징으로 하는 LED 패키지.Wherein the chip alignment groove comprises a contact surface partially in contact with the housing and an exposed surface exposed to the outside. 청구항 7에 있어서,The method of claim 7, 상기 칩 정렬 홈에는 상기 몰딩부 사출 성형시에 함께 사출물이 채워진 것을 특징으로 하는 LED 패키지.Wherein the chip alignment groove is filled with an injection material during injection molding of the molding part.
KR1020090027310A 2009-03-31 2009-03-31 LED package manufacturing method and its LED package Expired - Fee Related KR101537795B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090027310A KR101537795B1 (en) 2009-03-31 2009-03-31 LED package manufacturing method and its LED package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090027310A KR101537795B1 (en) 2009-03-31 2009-03-31 LED package manufacturing method and its LED package

Publications (2)

Publication Number Publication Date
KR20100108969A KR20100108969A (en) 2010-10-08
KR101537795B1 true KR101537795B1 (en) 2015-07-22

Family

ID=43130157

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090027310A Expired - Fee Related KR101537795B1 (en) 2009-03-31 2009-03-31 LED package manufacturing method and its LED package

Country Status (1)

Country Link
KR (1) KR101537795B1 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201128812A (en) 2009-12-01 2011-08-16 Lg Innotek Co Ltd Light emitting device
AT513747B1 (en) 2013-02-28 2014-07-15 Mikroelektronik Ges Mit Beschränkter Haftung Ab Assembly process for circuit carriers and circuit carriers
EP3179523B1 (en) 2014-08-04 2020-09-23 FUJI Corporation Mounting device
JP6838528B2 (en) * 2017-08-31 2021-03-03 日亜化学工業株式会社 Substrate manufacturing method and light emitting device manufacturing method
CN110379728B (en) * 2018-04-13 2025-07-18 江西鸿利光电有限公司 Anti-reflection device for LED chip die bonding and application method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311916A (en) * 2003-02-21 2004-11-04 Kyocera Corp Light emitting element storage package and light emitting device
JP2005175280A (en) * 2003-12-12 2005-06-30 Citizen Electronics Co Ltd Method for manufacturing package for electronic component
KR100643318B1 (en) * 2005-05-26 2006-11-10 럭스피아 주식회사 Micro LED package and its manufacturing method
JP2008235580A (en) * 2007-03-20 2008-10-02 Nichia Corp Manufacturing method of semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311916A (en) * 2003-02-21 2004-11-04 Kyocera Corp Light emitting element storage package and light emitting device
JP2005175280A (en) * 2003-12-12 2005-06-30 Citizen Electronics Co Ltd Method for manufacturing package for electronic component
KR100643318B1 (en) * 2005-05-26 2006-11-10 럭스피아 주식회사 Micro LED package and its manufacturing method
JP2008235580A (en) * 2007-03-20 2008-10-02 Nichia Corp Manufacturing method of semiconductor device

Also Published As

Publication number Publication date
KR20100108969A (en) 2010-10-08

Similar Documents

Publication Publication Date Title
US8513680B2 (en) Semiconductor package and method of manufacturing the same
US10468558B2 (en) Semiconductor light emitting device and method for manufacturing same
CN100440555C (en) Light emitting device and manufacturing method thereof
CN100541846C (en) Optical semiconductor device and method for manufacturing optical semiconductor device
KR101537795B1 (en) LED package manufacturing method and its LED package
KR20120008458A (en) Manufacturing method of light emitting device
WO2011151998A1 (en) Light-emitting device and manufacturing method therefor
KR101638124B1 (en) Semiconductor light emitting device and method of manufacturing the same
JP5180694B2 (en) LED chip mounting substrate manufacturing method, LED chip mounting substrate mold, LED chip mounting substrate, and LED
KR20140026163A (en) Method of manufacutruing semiconductor device structure
TWI413785B (en) Method for manufacturing light emitting diode and section used in the method
KR20160048259A (en) Semiconductor light emitting device and method of manufacturing the same
US20220336697A1 (en) Method for Singulating Components from A Component Composite, and Component
JP2009295883A (en) Method for manufacturing of led chip mounting board, molding die of led chip mounting board, led chip mounting lead frame, led chip mounting board, and led
KR101626904B1 (en) Semiconductor light emitting device and method of manufacturing the same
TW201432944A (en) Light-emitting diode package structure and manufacturing method thereof
TWI488341B (en) Insulator-integrated leadframe assembly, led package and led light bar
KR20150042954A (en) Side-view light emitting device and method of making the same
KR101299563B1 (en) Method of manufacutruing semiconductor device structure
KR20130098461A (en) Light emitting diode package and method of manufacturing the same
KR101755537B1 (en) Semiconductor light emitting device and method of manufacturing the same
KR20140143701A (en) Light emitting device and method of fabricating the same
KR100628884B1 (en) White light emitting diode and method of manufacturing same
CN114270505B (en) Lead frame composite, method for producing a plurality of components and component
KR101299562B1 (en) Semiconductor device structure

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20090331

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20140324

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20090331

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20150223

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20150429

PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20150713

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20150714

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20180612

Start annual number: 4

End annual number: 4

PC1903 Unpaid annual fee