KR101535179B1 - 반도체소자 테스트 소켓용 컨택터 및 그 제조방법 - Google Patents
반도체소자 테스트 소켓용 컨택터 및 그 제조방법 Download PDFInfo
- Publication number
- KR101535179B1 KR101535179B1 KR1020140172215A KR20140172215A KR101535179B1 KR 101535179 B1 KR101535179 B1 KR 101535179B1 KR 1020140172215 A KR1020140172215 A KR 1020140172215A KR 20140172215 A KR20140172215 A KR 20140172215A KR 101535179 B1 KR101535179 B1 KR 101535179B1
- Authority
- KR
- South Korea
- Prior art keywords
- dam
- insulating plate
- hole
- bump
- seed layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 77
- 239000004065 semiconductor Substances 0.000 title claims abstract description 52
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 238000000034 method Methods 0.000 claims abstract description 31
- 230000008569 process Effects 0.000 claims abstract description 27
- 239000013013 elastic material Substances 0.000 claims abstract description 8
- 239000011810 insulating material Substances 0.000 claims abstract description 8
- 230000001939 inductive effect Effects 0.000 claims abstract description 4
- 238000009413 insulation Methods 0.000 claims description 22
- 229920002120 photoresistant polymer Polymers 0.000 claims description 20
- 239000004020 conductor Substances 0.000 claims description 19
- 229910052751 metal Inorganic materials 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 16
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 14
- 229910052759 nickel Inorganic materials 0.000 claims description 7
- 238000000206 photolithography Methods 0.000 claims description 7
- 229910000531 Co alloy Inorganic materials 0.000 claims description 4
- QXZUUHYBWMWJHK-UHFFFAOYSA-N [Co].[Ni] Chemical compound [Co].[Ni] QXZUUHYBWMWJHK-UHFFFAOYSA-N 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 4
- 230000007547 defect Effects 0.000 abstract description 2
- 239000010949 copper Substances 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000009713 electroplating Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000011651 chromium Substances 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 230000000153 supplemental effect Effects 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 239000004205 dimethyl polysiloxane Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229920000435 poly(dimethylsiloxane) Polymers 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 230000003139 buffering effect Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229920001296 polysiloxane Polymers 0.000 description 2
- 239000004814 polyurethane Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000007665 sagging Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-M Acrylate Chemical compound [O-]C(=O)C=C NIXOWILDQLNWCW-UHFFFAOYSA-M 0.000 description 1
- -1 Polydimethylsiloxane Polymers 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229920002635 polyurethane Polymers 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229920002379 silicone rubber Polymers 0.000 description 1
- 239000004945 silicone rubber Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229920003051 synthetic elastomer Polymers 0.000 description 1
- 239000005061 synthetic rubber Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2601—Apparatus or methods therefor
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Connecting Device With Holders (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
구조가 단순화되어 공정시간 및 공정과정이 단축되고 불량률 발생이 저하되는 반도체소자 테스트 소켓용 컨택터 및 그 제조방법이 개시된다. 이를 위하여 테스트 보드에 안착되고, 절연성 재질의 탄성체로 구성되며, 상기 전극단자와 상기 접촉단자의 개별적 접촉을 유도하는 패턴이 복수개로 형성된 절연판과, 상기 패턴의 상면 및 하면에 양단이 노출되도록 상기 패턴에 구비되어 상기 전극단자와 상기 접촉단자의 전기적 접촉을 유도하는 전기 접촉부, 및 상기 절연판의 측면과, 상면 및 하면의 테두리를 따라 구비되어 외부의 충격에도 절연판의 외형을 유지시켜 주는 절연판 댐을 포함하는 반도체소자 테스트 소켓용 컨택터를 제공한다. 본 발명에 의하면, 기존의 구조에서 외팔보 구조물이 없어짐에 따라 반도체소자와 테스트 보드의 전기적 접촉성이 향상되므로, 테스트 신뢰성을 향상시킬 수 있다.
Description
본 발명은 반도체소자 테스트 소켓용 컨택터 및 그 제조 방법에 관한 것으로, 보다 상세하게는 구조가 단순화되어 공정시간 및 공정과정이 단축되고 불량률 발생이 저하되는 반도체소자 테스트 소켓용 컨택터 및 그 제조 방법에 관한 것이다.
일반적으로 집적회로(IC) 칩은 다양한 처리기능을 수행하게 되며, 이러한 처리기능을 수행하기 위해 입출력단자의 수도 다수개가 구비된다. 따라서 집적회로 칩은 BGA(Ball Grid Array) 패키지 타입 등으로 형성되며, 상기 BGA 패키지 타입은 패키지 하면에 가로, 세로 방향으로 일정한 간격을 가진 다수의 전극단자가 형성된다. 이때, 전극단자는 인쇄회로기판과의 전기적 또는 기계적 접촉을 위하여 볼(ball) 형상으로 구성된다.
이러한 집적회로 칩 디바이스는 출하되기 전에 제품의 신뢰성을 확인하기 위하여 전기특성 테스트와 번인 테스트를 받게 되며, 이러한 테스트를 하기 위해서는 테스트 소켓이 필요하다. 여기서 전기특성 테스트는 집적회로의 모든 입출력단자를 소정의 테스트 신호 발생회로와 연결하여 입출력특성, 펄스 특성, 처리수행 성능특성, 잡음 허용오차 등의 전기적 특성을 테스트하기 위한 것이고, 번인 테스트는 전기특성 테스트를 통과한 집적회로 칩디바이스를 정상 동작환경보다 높은 온도에서 정격전압보다 높은 전압을 인가하여 일정 시간 동안 결함발생 여부를 테스트하기 위한 것이다.
종래기술의 실시예로서, 도 1에 도시된 바와 같이 포고핀을 이용한 형태의 테스트 소켓과, 도 2에 도시된 바와 같이 실리콘의 탄성력을 이용한 형태의 테스트 소켓을 들 수 있다.
그런데, 포고핀(4)을 이용한 형태의 컨택터(1)는 반도체소자(2)와의 접촉부분이 날카롭기 때문에 반도체소자(2)의 전극단자(2a) 표면에 손상을 일으킬 수 있으며, 이로 인한 제품불량 발생의 문제가 있다.
그리고 반도체소자(2)에서 테스트기판인 PCB(printed circuit board)(3)로 전기적 연결 시, 반도체소자(2)의 전극단자(2a)와 포고핀(4)의 선단, 포고핀(4)의 선단부와 스프링(5), 스프링(5)과 포고핀(4)의 하단부, 포고핀(4)의 하단부와 PCB단자(3a) 등 차례로 연결되는 접촉점이 많으므로 접촉저항이 커지게 되며, 이로 인해 양호한 반도체 소자(2)가 부적합품으로 판정되어 테스트의 신뢰성을 저하시키는 원인이 되기도 한다.
또한, 반도체소자(2)의 BGA볼은 약 600~1,000개 이상으로 고밀도화가 되어 감에 따라, 포고핀 형 테스트 소켓은 포고핀, 외장 구조물 등 각종 부품의 제조 및 조립이 복잡하고 어려워 제조단가가 급상승할 뿐만 아니라, 실 테스트에 사용할 때도 단 한 개의 포고(pogo)핀이라도 불량이 발생하면 그 핀을 교체하여야 하는데 그 과정이 너무 어렵고, 시간도 많이 걸려 장비 및 인력 손실이 막대하다는 점도 큰 문제이다.
아울러, 실리콘의 탄성력을 이용한 컨택터(1')의 경우, 오랜시간 반복사용 시 실리콘의 일부분이 마모되면서 접촉이 정확히 이루어지지 않아 오작동하는 경우가 있으며, 반도체소자의 전극단자(2a)들 간에 높이차가 존재하여 일부 전극단자(2a)가 실리콘에 접촉되지 않는 경우가 있는데, 이때 억지로 접촉시키기 위해 무리하게 압력을 가하는 경우, 실리콘의 탄성이 충분하지 않으므로 실리콘이 붕괴되면서 컨택터(1')의 수명을 단축시키는 원인이 된다.
따라서, 본 발명의 제 1 목적은 절연판의 외각에 절연판을 지지해주는 절연판 댐을 구비하여 형상의 틀이 잡히고 취급이 간편해지며, 반도체소자 테스트 과정에서 반도체소자와 물리적, 전기적 접촉에 의해 테스터와의 전기적인 연결을 원활히 수행하여 테스트 신뢰성을 향상시킬 수 있는 반도체소자 테스트 소켓용 컨택터를 제공하는데 있다.
또한, 본 발명의 제 2 목적은 전술한 반도체소자 테스트 소켓용 컨택터의 제조방법을 제공하는데 있다.
상술한 본 발명의 제 1 목적을 달성하기 위하여, 본 발명의 일 실시예에서는 반도체소자의 전극단자와 테스트 보드의 접촉단자를 전기적으로 연결하는 테스트 소켓용 컨택터에 있어서, 상기 테스트 보드에 안착되고, 절연성 재질의 탄성체로 구성되며, 상기 전극단자와 상기 접촉단자의 개별적 접촉을 유도하는 패턴이 복수개로 형성된 절연판과, 상기 패턴의 상면 및 하면에 양단이 노출되도록 상기 패턴에 구비되어 상기 전극단자와 상기 접촉단자의 전기적 접촉을 유도하는 전기 접촉부, 및 상기 절연판의 측면과, 상면 및 하면의 테두리를 따라 구비되어 외부의 충격에도 절연판의 외형을 유지시켜 주는 절연판 댐을 포함하는 반도체소자 테스트 소켓용 컨택터를 제공한다.
또한, 본 발명의 제 2 목적을 달성하기 위하여, 본 발명의 일 실시예에서는 ⑴ 기판의 상부에 제 1 시드층을 구비하는 단계와, ⑵ 상기 제 1 시드층의 상부에 제 1 포토레지스트를 도포하고 1차 포토공정을 통해 제 1 시드층 상부의 중앙에 제 1 중앙홀과 상기 기판의 상부측 외각에 위치한 제 1 댐홀을 형성하는 단계와, ⑶ 상기 제 1 중앙홀 및 제 1 댐홀에 전도성 물질을 도포하여 제 1 중앙홀에 제 2 범프를 형성하고, 제 1 댐홀에 하부 절연판 댐을 형성하며, 잔존하는 제 1 포토레지스트를 제거하는 단계와, ⑷ 상기 기판, 제 2 범프, 하부 절연판 댐의 상부에 제 1 블랭킷 금속층을 증착하는 단계와, ⑸ 상기 제 2 범프 및 하부 절연판 댐의 상부에 증착된 제 1 블랭킷 금속층을 평탄화 공정을 통해 제거하는 단계와, ⑹ 상기 기판, 제 2 범프 및 제 2 절연판 댐의 상부에 제 2 포토레지스트를 도포하고 2차 포토공정을 통해 제 2 범프와 연결된 제 2 중앙홀과 하부 절연판 댐에 연결된 제 2 댐홀을 형성하는 단계와, ⑺ 상기 제 2 중앙홀, 제 2 댐홀에 전도성 물질을 도포하여 제 2 중앙홀에 전기 접촉부를 형성하고 제 2 댐홀에 측벽 절연판 댐을 형성하는 단계와, ⑻ 상기 ⑺ 단계를 통해 도포된 전도성 물질의 상부와 상기 제 2 포토레지스트의 상부에 제 2 시드층을 형성하고, 상기 전도성 물질의 상부에 구비된 제 2 시드층을 제거하는 단계와, ⑼ 잔존하는 제 2 시드층 및 상기 전도성 물질의 상부에 제 3 포토레지스트를 도포하며 3차 포토공정을 통해 상기 전기 접촉부에 연결된 제 3 중앙홀을 형성하며, 상기 측벽 절연판 댐에 연결된 제 3 댐홀을 형성하고, 상기 제 3 중앙홀과 제 3 댐홀에 전도성 물질을 도포하여 제 1 범프와 상부 절연판 댐을 생성하며, 상기 제 3 포토레지스트를 제거하는 단계와, ⑽ 상기 제 2 시드층을 제거하고, 잔존하는 포토레지스트를 제거하는 단계와, ⑾ 절연성 재질의 탄성체를 투입하여 경화시키는 단계, 및 ⑿ 상기 제 1 시드층을 제거하여 기판을 분리하는 단계를 포함하는 반도체소자 테스트 소켓용 컨택터의 제조방법 를 포함하는 반도체소자 테스트 소켓용 컨택터의 제조방법을 제공한다.
본 발명에 의하면 기존의 구조에서 외팔보 구조물이 없어짐에 따라 반도체소자와 테스트 보드의 전기적 접촉성이 향상되므로, 테스트 신뢰성을 향상시킬 수 있다.
그리고 본 발명은 솔더볼과 접촉이 이루어지는 전극단자를 얇게 구성하여 솔더볼과의 접촉 시에 절연판이 휘어지면서 완충작용을 하므로, 반도체소자에 가해지는 손상을 최소화할 수 있다.
또한, 본 발명은 단순한 구조로서 제작에 필요한 마스크의 수가 줄어들고 공정 수가 줄어들어 제작이 간단하다.
나아가, 본 발명은 반도체소자의 전극단자와 테스트 보드간의 거리를 최소화함으로써, 단자간 발생되는 노이즈를 최소화하고 시간지연을 제거하여 고주파수 특성의 반도체에 적용할 수 있다.
도 1은 종래 테스트 소켓의 일 실시예를 개략적으로 설명하기 위한 구성도이다.
도 2는 종래 테스트 소켓의 다른 실시예를 개략적으로 설명하기 위한 구성도이다.
도 3은 본 발명에 따른 테스트 소켓용 컨텍터를 나타내는 사시도이다.
도 4는 본 발명에 따른 테스트 소켓용 컨택터를 나타내는 단면도이다.
도 5는 본 발명의 일실시예에 따른 테스트 소켓용 컨택터를 나타내는 평면도이다.
도 6은 본 발명에 따른 절연판 댐을 설명하기 위한 단면도이다.
도 7은 절연판 댐의 구조적 특징을 설명하기 위한 개략도이다.
도 8은 본 발명에 따른 테스트 소켓용 컨택터의 제조방법을 설명하기 위한 순서도이다.
도 9 및 도 10은 본 발명에 따른 테스트 소켓용 컨택터의 제조방법을 순서대로 도시한 개략도이다.
도 2는 종래 테스트 소켓의 다른 실시예를 개략적으로 설명하기 위한 구성도이다.
도 3은 본 발명에 따른 테스트 소켓용 컨텍터를 나타내는 사시도이다.
도 4는 본 발명에 따른 테스트 소켓용 컨택터를 나타내는 단면도이다.
도 5는 본 발명의 일실시예에 따른 테스트 소켓용 컨택터를 나타내는 평면도이다.
도 6은 본 발명에 따른 절연판 댐을 설명하기 위한 단면도이다.
도 7은 절연판 댐의 구조적 특징을 설명하기 위한 개략도이다.
도 8은 본 발명에 따른 테스트 소켓용 컨택터의 제조방법을 설명하기 위한 순서도이다.
도 9 및 도 10은 본 발명에 따른 테스트 소켓용 컨택터의 제조방법을 순서대로 도시한 개략도이다.
이하, 첨부도면을 참조하여 본 발명의 바람직한 실시 예들에 의한 절연판 댐이 구비된 반도체소자 테스트 소켓용 컨택터(이하, "반도체소자 테스트 소켓용 컨택터"라고 약칭함.)를 상세하게 설명한다.
도 3은 본 발명에 따른 테스트 소켓용 컨택터를 나타내는 단면도이며, 도 4는 본 발명에 따른 테스트 소켓용 컨택터를 나타내는 평면도이다.
도 3 및 도 4를 참조하면, 본 발명에 따른 반도체소자 테스트 소켓용 컨택터는 반도체소자(10)의 전극단자(12)와 테스트 보드(20)의 접촉단자(22)를 전기적으로 연결시키는 것으로, 절연판(100)과 전기 접촉부(200) 및 절연판 댐(300)을 포함하여 구성된다.
이하, 도면을 참조하여 각 구성요소별로 보다 구체적으로 설명한다.
도 5는 본 발명의 일실시예에 따른 테스트 소켓용 컨택터를 나타내는 평면도이다.
도 3 내지 도 5를 참조하면, 본 발명에 따른 반도체소자 테스트 소켓용 컨택터는 절연판(100)을 포함한다.
상기 절연판(100)은 테스트 보드(20)의 접촉단자(22)에 안착되도록 테스트 보드(20)에 부착되는 것으로, 반도체소자(10)의 전극단자(12)와 테스트 보드(20)의 접촉단자(22)의 개별적 접촉을 유도하는 전기 접촉부(200)가 설치될 수 있도록 위아래를 관통하는 복수개의 홀이 형성된다.
이러한 절연판(100)은 전체적으로 사각형 형태로 이루어지나, 반도체소자(10)에 따라 변형이 가능하므로, 한정되지 않는다.
아울러, 절연판(100)은 절연성 재질의 탄성체로 구성된다. 보다 구체적으로, 절연성 재질의 탄성체로는 PDMS(Polydimethylsiloxane), 폴리우레탄(PU), 폴리우레탄아크릴레이트(PUA), 실리콘 라버(silicon rubber) 등의 각종 합성고무(rubber)류 및 수지류가 사용될 수 있다.
이와 같이, 절연판(100)은 실리콘, 세라믹 등 탄성력이 있으며 절연성을 갖는 재질이면 모두 가능하다. 이러한 재질을 사용하게 되면 전기 접촉부(200)의 제작과 가공이 용이하고 제조단가를 낮출 수 있게 된다.
도 3 및 도 4를 참조하면, 본 발명에 따른 반도체소자 테스트 소켓용 컨택터는 전기 접촉부(200)를 포함한다.
상기 전기 접촉부(200)는 반도체소자(10)의 전극단자(12)에 따라 절연판(100)에 복수개가 구비되는 것으로, 상면 및 하면에 양단이 절연판(100)의 외부로 노출되어 반도체소자(10)의 전극단자(12)와 테스트 보드(20)의 접촉단자(22)에 대한 전기적 접촉을 유도한다.
이러한 전기 접촉부(200)는 반도체소자(10)의 전극단자(12)와 테스트 보드(20)의 접촉단자(22)의 사이에 구비되어 전극단자(12)와 접촉단자(22)를 전기적으로 연결시킬 수 있도록 도전체로 구성된다. 이때, 전기 접촉부(200)에 사용되는 도전체로는 니켈, 니켈코발트 합금(Ni-Co) 등이 사용될 수 있다. 이러한 니켈, 니켈코발트 합금은 산화 등의 외부 요인에 대해 안정적인 기능을 제공한다.
필요에 따라, 상기 절연판(100)의 외부로 노출된 전기 접촉부(200)의 상단 및 하단에는 각각 평판형 전도성 범프가 구비될 수 있다. 구체적으로, 전도성 범프는 전기 접촉부(200)의 상단에 연결되며 절연판(100)의 상부에 안착되는 제 1 범프(210)와, 전기 접촉부(200)의 하단에 연결되며 절연판(100)의 하부에 안착되는 제 2 범프(220)로 구성될 수 있다.
이러한 제 1 범프(210)는 반도체소자(10)의 전극단자(12)가 전기 접촉부(200)에 용이하게 접촉될 수 있도록 평판형 구조로 형성되며, 제 2 범프(220)는 테스트 보드(20)의 접촉단자(22)가 전기 접촉부(200)에 용이하게 접촉될 수 있도록 평판형 구조로 형성된다. 이때, 상기 제 1 범프(210)는 전기 접촉부(200)와 제 2 범프(220)의 설계치수에 따라 다양한 크기를 갖도록 형성될 수 있으나, 반도체소자(10)의 전극단자(12)와 접촉됨에 따라 휘어지면서 완충작용을 제공할 수 있도록 30 내지 80 ㎛의 두께로 형성되는 것이 바람직하다.
이와 같이, 절연판(100)에 전기 접촉부(200)와 제 1 범프(210) 및 제 2 범프(220)가 구비되면, 상기 전기 접촉부(200)와 제 1 범프(210) 및 제 2 범프(220)의 상하단면은 전체적으로 "エ"형, "ㄱ"형, "
"형, 또는 "
"형으로 형성될 수 있다. 이는, 전기 접촉부(200)가 제 1 범프(210) 및 제 2 범프(220)의 테두리 부분에 연결되는 경우, 반도체소자(10)에 약간의 오차로 결합되면 전기 접촉부(200)에 연결된 제 1 범프(210)가 반도체소자(10)의 전극단자(12)에 안정적으로 접촉되지 않는 문제가 발생될 수 있기 때문이다.
전술한 바와 같이, 전극단자(12)가 하강하면 전기 접촉부(200)와 반도체소자(10)의 전극단자(12)가 접촉하게 되고, 지속적인 눌림에 따라 전기 접촉부(200)와 테스트 보드(20)의 접촉단자(22)가 접촉하게 되며, 결과적으로 반도체소자(10)의 전극단자(12)와 테스트 보드(20)의 접촉단자(22)가 전기 접촉부(200)에 의해 서로 연결되어 전기가 통하는 상태가 된다. 이와 같이, 전기 접촉부(200)는 외부 압력에 의해 이동되는 반도체소자(10)의 전극단자(12)와 접촉되는 경우, 제 1 범프(210)에 의해 전극단자(12)와 면 접촉되므로 접촉 시 전극단자(12)에 발생되는 손상을 최소화시킬 수 있게 된다.
도 3 내지 도 5를 참조하면, 본 발명에 따른 반도체소자 테스트 소켓용 컨택터는 절연판 댐(300)을 포함한다.
상기 절연판 댐(300)은 절연판(100)의 측면과, 상면 및 하면의 테두리를 따라 구비되어 외부의 충격에도 절연판(100)의 외형을 유지시켜 주는 것으로, 니켈 또는 니켈코발트 합금으로 구성된다.
도 6은 본 발명에 따른 절연판 댐을 설명하기 위한 단면도이다.
도 5 및 도 6을 참조하면, 절연판 댐(300)은 상기 절연판(100) 하면의 테두리를 커버하는 하부 절연판 댐(310)과, 상기 절연판(100) 상면의 테두리를 커버하는 상부 절연판 댐(320), 및 상기 하부 절연판 댐(310)과 상부 절연판 댐(320)을 연결하는 측벽 절연판 댐(330)으로 구성될 수 있다.
이때, 절연판 댐(300)은 절연판(100)의 상면 및 하면의 테두리를 커버할 수 있도록 측벽 절연판 댐(330)이 하부 절연판 댐(310) 및 상부 절연판 댐(320)보다 좌우방향으로 좁은 단면적을 갖도록 형성된다.
특정 양태로서, 본 발명에 따른 절연판 댐(300)은 도 6에 도시된 바와 같이 하부 절연판 댐(310)이 상부 절연판 댐(320)보다 긴 너비를 갖도록 형성될 수 있다.
이는, 도 7에 도시된 바와 같이, 하부 절연판 댐(310)과 상부 절연판 댐(320)이 동일한 길이를 갖도록 형성되면, 제조공정 중에 절연성 재질의 탄성체로 형성된 절연판(100)이 절연판 댐(320)의 내부에 완전히 채워지지 않은 비어있는 공간(A)이 발생될 문제가 있기 때문이다. 다시 말해, 절연판 댐(300)의 내부에 위치한 절연판(100)에 비어있는 공간(A)이 형성되면, 절연판 댐(300)이 절연판(100)으로부터 분리되는 문제가 발생될 수 있으며, 절연판(100)과 전기 접촉부(200)의 결합이 헐거워지는 문제가 발생될 수 있다.
이와 같이, 절연판 댐(300)은 절연판(100)의 측면 전부와, 상면 및 하면의 일부를 감싸도록 형성되어 외부로부터 작용하는 충격에 의해 절연판(100)의 구조가 쉽게 변형되는 것을 방지하는 효과를 제공한다.
다시 말해, 절연판(100)의 구조 변화는 반도체소자(10)의 전극단자(12)와 테스트 보드(20)의 접촉단자(22)가 전기 접촉부(200)에 의해 서로 연결되는 것을 방해하여 반도체소자의 테스트의 신뢰성을 낮추는 문제가 발생될 수 있지만, 절연판 댐(300)을 추가함으로써 반도체소자의 테스트에 대한 신뢰성 저하를 원천적으로 차단한다.
한편, 반도체 디바이스의 경우 고 집적화 되면서 선폭이 미세하게 줄어들고 회로의 전기 접촉점인 숄더볼 전극단자(12)의 간격도 점점 줄어듦에 따라 반도체 디바이스의 검사장비의 구성이 용이하지 않을 뿐만 아니라, 정확성 및 신뢰성이 떨어지는 문제점이 있었다.
포고핀 대신 탄성력의 확보를 위해 스프링 등의 탄성부재를 사용한 테스트 소켓용 스프링 컨택터는 반도체소자(10)와 테스트 보드(20) 사이의 간격을 줄이는데 한계가 있었지만, 본 발명의 전체적으로 평판형 형태를 가지는 절연판(100)을 이용하기 때문에 반도체소자(10)와 테스트 보드(20) 사이의 간격을 상당부분 줄일 수 있다.
그리고 본 발명은 각 전기 접촉부(200)가 반도체소자(10)의 전극단자(12)에 독립적으로 접촉되어 반도체소자(10)의 테스트 시 전극단자(12)와 접촉하는 압력의 영향을 분산시켜 균일한 접촉력을 유지할 수 있게 되고, 보다 정확한 테스트를 수행할 수 있게 된다.
아울러, 본 발명은 테스트 소켓용 컨택터의 제조방법을 제공한다.
도 8은 본 발명에 따른 테스트 소켓용 컨택터의 제조방법을 설명하기 위한 순서도이다.
도 8을 참조하면, 본 발명에 따른 테스트 소켓용 컨택터의 제조방법은 먼저 기판의 상부에 제 1 시드층(seed layer)을 구비하는 제 1 단계(S10)와, 상기 제 1 시드층의 상부에 포토레지스트를 도포하고 마스크를 사용하여 포토레지스트를 에칭하여 제 1 중앙홀 및 제 1 뎀홀을 형성하는 제 2 단계(S20)와, 상기 제 1 중앙홀 및 제 1 뎀홀에 전도성 물질을 도포하여 제 2 범프(220) 및 하부 절열판 댐(310)을 생성하고 포토레지스트를 제거하는 제 3 단계(S30)를 포함한다.
그리고 상기 기판과 제 2 범프(220) 및 하부 절연판 댐(310)의 상부에 블랭킷 금속층을 증착하는 제 4 단계(S40)와, 상기 제 2 범프(220) 및 하부 절연판 댐(310)의 상부에 증착된 블랭킷 금속층을 평탄화 공정을 통해 제거하는 제 5 단계(S50)와, 상기 기판과 제 2 범프(220) 및 하부 절연판 댐(310)의 상부에 포토공정을 통해 제 2 범프(220)와 연결된 제 2 중앙홀과 하부 절연판 댐(310)에 연결된 제 2 뎀홀을 형성하는 제 6 단계(S60)를 포함한다.
또한, 상기 제 2 중앙홀과 제 2 뎀홀에 전도성 물질을 도포하여 제 2 중앙홀에 전기 접촉부(200)를 형성하고 제 2 뎀홀에 측벽 절연판 댐(330)을 형성하는 제 7 단계(S70)와, 상기 전도성 물질의 상부와 포토레지스트의 상부에 제 2 시드층을 형성하고, 상기 전기 접촉부(200) 및 측벽 절연판 댐(330)의 상부에 구비된 시드층을 제거하는 제 8 단계(S80)와, 상기 시드층의 상부에 포토공정을 통해 제 3 중앙홀 및 제 3 뎀홀을 형성하고, 상기 제 3 중앙홀 및 제 3 뎀홀에 전도성 물질을 도포하여 제 2 범프(220) 및 상부 절연판 댐(320)을 생성하며, 상기 포토공정에 사용된 포토레지스트를 제거하는 제 9 단계(S90)를 포함한다.
아울러, 상기 제 2 시드층을 제거하고, 잔존하는 포토레지스트를 제거하는 제 10 단계(S100)와, 절연성 재질의 탄성체를 투입하여 경화시키는 제 11 단계(S110), 및 상기 제 1 단계(S10)를 통해 구비된 제 1 시드층을 제거하는 제 12 단계(S120)를 포함한다. 여기서, 포토공정이란 포토리소그래피(photolithography) 공정을 약칭한 것이다.
도 9 및 도 10은 본 발명에 따른 테스트 소켓용 컨택터의 제조방법을 순서대로 도시한 개략도이다.
도 9의 (1) 및 도 10의 (1)에 도시된 바와 같이, 본 발명은 먼저 기판(410)의 상부에 스퍼터링(sputtering), 증착(deposition) 등을 이용하여 제 1 시드층(420)을 구비시킬 수 있다. 이때, 제 1 시드층(420)은 1 내지 2㎛의 두께로 형성될 수 있다(S10). 이때, 기판(410)은 세라믹, 유리 등의 절연체를 재질로 구성된 기판을 사용할 수 있으며, 제 1 시드층(420)의 재질로는 구리(Cu)와 티타늄(Ti) 및 크롬(Cr)을 사용할 수 있다. 특정적으로, 제 1 시드층(420)는 Ti/Cu 또는 Cr/Cu를 사용할 수 있으며, 도 9와 같이 티타늄(Ti)이나 크롬(Cr)으로 형성된 하부층(422)과 구리(Cu)로 형성된 상부층(424)로 구성될 수 있다.
이어서, 본 발명은 도 9의 (2) 및 도 10의 (2)와 같이 제 1 시드층(420)의 상부에 제 2 범프(220) 및 하부 절열판 댐(310)을 형성시키기 위해 1차 포토공정을 수행한다. 보다 구체적으로, 1차 포토공정은 제 1 시드층(420)의 상부에 제 1 포토레지스트(Photo Resist, 430)을 도포하고, 마스크를 사용하여 중앙부와 테두리부의 제 1 PR(430)을 식각용액으로 제거하여 제 1 중앙홀 및 제 1 뎀홀을 생성한다(S20).
그 다음, 본 발명은 도 9의 (3) 및 도 10의 (3)과 같이 제 1 중앙홀 및 제 1 뎀홀에 니켈 등을 전기도금으로 증착시켜 제 2 범프(220) 및 하부 절열판 댐(310)을 생성하고, 상기 제 2 범프(220) 및 하부 절열판 댐(310) 주위에 잔존하는 제 1 PR(330)을 제거한다(S30).
이어서 본 발명은 도 9의 (4) 및 도 10의 (4)와 같이 기판(410), 제 2 범프(220), 하부 절열판 댐(310)의 상부에 블랭킷 금속층(440)을 형성한다. 이때, 블랭킷 금속층(440)은 구리 등이 기판 및 제 2 범프(220)의 상부에 전기도금을 통해 형성된다(S40). 그리고 본 발명은 도 9의 (4) 및 도 10의 (4)와 같이 제 2 범프(220) 및 하부 절열판 댐(310)의 상부에 형성된 블랭킷 금속층(440)을 평탄화 공정을 통해 제거한다(S50). 이러한 평탄화 공정에서는 제 2 범프(220) 및 하부 절열판 댐(310)의 상면이 노출되도록 제 2 범프(220) 및 하부 절열판 댐(310)의 상부에 증착된 블랭킷 금속층(340)을 랩핑(lapping) 공정을 통해 깍아내는 과정이 진행된다(S50).
필요에 따라, 본 발명은 도 10의 (5)와 같이 제 2 범프(220)의 일부가 절연판에 내삽되도록 추가적인 포토공정과 전기도금 증착공정을 수행한다. 보다 구체적으로, 블랭킷 금속층(340)과 제 2 범프(220) 및 하부 절열판 댐(310)의 상부에 PR을 도포하고, S20 단계에서 이용한 마스크를 재사용하여 제 1 중앙홀 및 제 1 뎀홀의 연장홀을 생성한다. 그리고 연장홀에 니켈 등을 전기도금으로 증착시켜 연장된 제 2 범프 및 보완 절열판 댐(315)을 생성하고, 연장된 제 2 범프 및 보완 절열판 댐(315) 주위에 잔존하는 PR을 제거한다.
이와 같이, 절연판(100) 내부 및 외부에 제 2 범프(220)가 위치하도록 전기 접촉부(200)를 구성하는 것은 절연판(100)의 외부로 노출되는 제 2 범프(220)를 최소화시켜 절연판(100)의 처짐을 방지하기 위함이다. 다시 말해, 절연판(100)의 외부로 노출되는 제 2 범프(220)의 두께를 최소화시켜 테스트 보드(20)와 절연판(100)의 이격거리를 줄임으로써 절연판(100)의 처짐을 방지한다.
다음으로, 본 발명은 도 9의 (5)과 같이 블랭킷 금속층(340)의 상부에 2차 포토공정을 수행한다. 보다 구체적으로, 2차 포토공정은 블랭킷 금속층(440)의 상부에 제 2 PR(450)을 도포하고, 마스크를 사용하여 제 2 범프(220)와 연결된 제 2 중앙홀과 하부 절연판 댐과 연결된 제 2 뎀홀을 생성한다(S60). 동일한 맥락으로, 본 발명은 도 10의 (6)과 같이 연장된 제 2 범프 및 보완 절열판 댐의 상부에 2차 포토공정을 수행할 수 있다. 보다 구체적으로, 2차 포토공정은 제 2 범프 및 보완 절열판 댐의 상부의 상부에 제 2 PR(450)을 도포하고, 마스크를 사용하여 연장된 제 2 범프(220)와 연결된 제 2 중앙홀과 보완 절연판 댐과 연결된 제 2 뎀홀을 형성한다(S60).
이어서, 본 발명은 도 9의 (6) 및 도 10의 (7)과 같이 제 2 중앙홀과 제 2 뎀홀에 니켈 등의 전도성 물질을 전기도금을 통해 증착시켜 전기 접촉부(200)와 측벽 절연판 댐(330)을 생성한다(S60). 필요에 따라, 본 단계에서는 제 2 PR(450) 상면을 CMP(Chemical Mechanical Polishing) 공정을 통해 평탄하게 연마한다(S60).
그 다음, 본 발명은 도 9의 (7) 및 도 10의 (8)과 같이 식각을 통해 제 2 PR(450)의 상부를 소정 두께로 제거하고, 상기 제 2 PR(450)의 상부에 제 2 시드층(460)을 구비하며, 전기 접촉부(200)와 측벽 절연판 댐(330)의 상면이 노출되도록 전도성 물질의 상면에 구비된 제 2 시드층(460)을 CMP(Chemical Mechanical Polishing) 공정을 통해 제거한다(S80).
그리고 본 발명은 도 9의 (8) 및 도 10의 (9)와 같이 제 3 PR(470)을 도포하고 3차 포토공정을 수행한다. 보다 구체적으로, 마스크를 사용하여 전기 접촉부(200)와 연결된 제 3 중앙홀과 측벽 절연판 댐(330)과 연결된 제 3 뎀홀을 형성한다. 또한, 제 3 중앙홀 및 제 3 뎀홀에 전도성 물질을 도포하여 제 1 범프(210) 및 상부 절연판 뎀(320)을 생성하며, 3차 포토공정에 사용된 제 3 PR(470)을 제거한다(S90).
다음으로, 본 발명은 도 9의 (9) 및 도 10의 (10)과 같이 제 2 시드층(460)을 제거한 후 제 2 PR(450)도 제거하고(S100), 도 9의 (10) 및 도 10의 (11)과 같이 제 2 PR(450)이 제거된 자리에 PDMS 등의 탄성체를 투입하고 경화시켜 절연판(100)을 생성한다(S110).
마지막으로, 본 발명은 도 9의 (11) 및 도 10의 (12)와 같이 제 1 시드층(420)을 제거하여 절연판 뎀이 구비된 테스트 소켓용 컨택터를 제조한다(S120).
이상에서 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
10 : 반도체소자 12 : 전극단자
20 : 테스트 보드 22 : 접촉단자
100 : 절연판 200 : 전기 접촉부
210 : 제 1 범프 220 : 제 2 범프
300 : 절연판 댐 310 : 하부 절연판 댐
320 : 측벽 절연판 댐 330 : 상부 절연판 댐
410 : 기판 420 : 제 1 시드층
422 : 티타늄층 424 : 구리층
430 : 제 1 PR 440 : 블랭킷 금속층
450 : 제 2 PR 460 : 제 2 시드층
470 : 제 3 PR
20 : 테스트 보드 22 : 접촉단자
100 : 절연판 200 : 전기 접촉부
210 : 제 1 범프 220 : 제 2 범프
300 : 절연판 댐 310 : 하부 절연판 댐
320 : 측벽 절연판 댐 330 : 상부 절연판 댐
410 : 기판 420 : 제 1 시드층
422 : 티타늄층 424 : 구리층
430 : 제 1 PR 440 : 블랭킷 금속층
450 : 제 2 PR 460 : 제 2 시드층
470 : 제 3 PR
Claims (7)
- 반도체소자의 전극단자와 테스트 보드의 접촉단자를 전기적으로 연결하는 테스트 소켓용 컨택터에 있어서,
상기 테스트 보드에 안착되고, 절연성 재질의 탄성체로 구성되며, 상기 전극단자와 상기 접촉단자의 개별적 접촉을 유도하는 패턴이 복수개로 형성된 절연판;
상기 패턴의 상면 및 하면에 양단이 노출되도록 상기 패턴에 구비되어 상기 전극단자와 상기 접촉단자의 전기적 접촉을 유도하는 전기 접촉부; 및
상기 절연판의 측면과, 상면 및 하면의 테두리를 따라 구비되어 외부의 충격에도 절연판의 외형을 유지시켜 주는 절연판 댐을 포함하며,
상기 절연판 댐은
상기 절연판 하면의 테두리를 커버하는 하부 절연판 댐과, 상기 절연판 상면의 테두리를 커버하는 상부 절연판 댐, 및 상기 하부 절연판 댐과 상부 절연판 댐을 연결하는 측벽 절연판 댐으로 구성된 것을 특징으로 하는 반도체소자 테스트 소켓용 컨택터. - 제 1 항에 있어서, 상기 절연판 댐은
니켈 또는 니켈코발트 합금으로 구성된 것을 특징으로 하는 반도체소자 테스트 소켓용 컨택터. - 삭제
- 제 1 항에 있어서, 상기 측벽 절연판 댐은
상기 하부 절연판 댐 및 상부 절연판 댐보다 좁은 단면적을 갖도록 형성된 것을 특징으로 하는 반도체소자 테스트 소켓용 컨택터. - 제 4 항에 있어서,
상기 하부 절연판 댐은 상기 상부 절연판 댐보다 긴 너비를 갖도록 형성된 것을 특징으로 하는 반도체소자 테스트 소켓용 컨택터. - ⑴ 기판의 상부에 제 1 시드층을 구비하는 단계;
⑵ 상기 제 1 시드층의 상부에 제 1 포토레지스트를 도포하고 1차 포토공정을 통해 제 1 시드층 상부의 중앙에 제 1 중앙홀과 상기 기판의 상부측 외각에 위치한 제 1 댐홀을 형성하는 단계;
⑶ 상기 제 1 중앙홀 및 제 1 댐홀에 전도성 물질을 도포하여 제 1 중앙홀에 제 2 범프를 형성하고, 제 1 댐홀에 하부 절연판 댐을 형성하며, 잔존하는 제 1 포토레지스트를 제거하는 단계;
⑷ 상기 기판, 제 2 범프, 하부 절연판 댐의 상부에 제 1 블랭킷 금속층을 증착하는 단계;
⑸ 상기 제 2 범프 및 하부 절연판 댐의 상부에 증착된 제 1 블랭킷 금속층을 평탄화 공정을 통해 제거하는 단계;
⑹ 상기 기판, 제 2 범프 및 제 2 절연판 댐의 상부에 제 2 포토레지스트를 도포하고 2차 포토공정을 통해 제 2 범프와 연결된 제 2 중앙홀과 하부 절연판 댐에 연결된 제 2 댐홀을 형성하는 단계;
⑺ 상기 제 2 중앙홀, 제 2 댐홀에 전도성 물질을 도포하여 제 2 중앙홀에 전기 접촉부를 형성하고 제 2 댐홀에 측벽 절연판 댐을 형성하는 단계;
⑻ 상기 ⑺ 단계를 통해 도포된 전도성 물질의 상부와 상기 제 2 포토레지스트의 상부에 제 2 시드층을 형성하고, 상기 전도성 물질의 상부에 구비된 제 2 시드층을 제거하는 단계;
⑼ 잔존하는 제 2 시드층 및 상기 전도성 물질의 상부에 제 3 포토레지스트를 도포하며 3차 포토공정을 통해 상기 전기 접촉부에 연결된 제 3 중앙홀을 형성하며, 상기 측벽 절연판 댐에 연결된 제 3 댐홀을 형성하고, 상기 제 3 중앙홀과 제 3 댐홀에 전도성 물질을 도포하여 제 1 범프와 상부 절연판 댐을 생성하며, 상기 제 3 포토레지스트를 제거하는 단계;
⑽ 상기 제 2 시드층을 제거하고, 잔존하는 포토레지스트를 제거하는 단계;
⑾ 절연성 재질의 탄성체를 투입하여 경화시키는 단계; 및
⑿ 상기 제 1 시드층을 제거하여 기판을 분리하는 단계를 포함하는 반도체소자 테스트 소켓용 컨택터의 제조방법. - 제 6 항에 있어서,
상기 측벽 절연판 댐은 상기 탄성체가 측면에 접촉되도록 형성되고, 상기 하부 절연판 댐은 상기 탄성체가 상면에 접촉되도록 형성되며, 상기 상부 절연판 댐은 상기 탄성체가 하면에 접촉되도록 형성된 것을 특징으로 하는 반도체소자 테스트 소켓용 컨택터의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140172215A KR101535179B1 (ko) | 2014-12-03 | 2014-12-03 | 반도체소자 테스트 소켓용 컨택터 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140172215A KR101535179B1 (ko) | 2014-12-03 | 2014-12-03 | 반도체소자 테스트 소켓용 컨택터 및 그 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR101535179B1 true KR101535179B1 (ko) | 2015-07-08 |
Family
ID=53791894
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140172215A Active KR101535179B1 (ko) | 2014-12-03 | 2014-12-03 | 반도체소자 테스트 소켓용 컨택터 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101535179B1 (ko) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200045159A (ko) | 2018-10-22 | 2020-05-04 | 공주대학교 산학협력단 | 우수한 경도, 전기전도도 및 자성을 갖는 반도체 테스트 소켓용 니켈기 합금 및 이를 포함하는 합금분말 |
| CN111938635A (zh) * | 2020-08-10 | 2020-11-17 | 中国科学院上海微系统与信息技术研究所 | 脑电极后端连接用凸点、测试板的制备方法及测试结构 |
| KR20210014986A (ko) | 2019-07-31 | 2021-02-10 | 공주대학교 산학협력단 | 우수한 경도, 전기전도도 및 자성을 갖는 반도체 테스트 소켓용 철기 합금 및 이를 포함하는 합금분말 |
| US11204369B2 (en) | 2018-05-11 | 2021-12-21 | Micro Friend Co., Ltd | Semiconductor device test socket |
| KR20240175143A (ko) * | 2023-06-12 | 2024-12-19 | 주식회사 유씨에스 | 반도체 디바이스 테스트용 핀 및 그 핀을 구비한 소켓 |
| KR102840537B1 (ko) | 2022-05-03 | 2025-07-31 | 주식회사 나노엑스 | 전기 장치 검사용 프로브 헤드 및 그의 제조 방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008052412A (ja) * | 2006-08-23 | 2008-03-06 | Toshiba Corp | 半導体メモリカード |
| KR20100069133A (ko) * | 2008-12-16 | 2010-06-24 | 서상규 | 반도체소자 테스트 소켓용 스프링 컨택터 |
| JP2011122924A (ja) * | 2009-12-10 | 2011-06-23 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
| KR101420170B1 (ko) * | 2013-03-26 | 2014-07-18 | 재단법인 서울테크노파크 | 외팔보 구조물을 이용한 반도체소자 테스트 소켓용 컨택터 및 그 제조 방법 |
-
2014
- 2014-12-03 KR KR1020140172215A patent/KR101535179B1/ko active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008052412A (ja) * | 2006-08-23 | 2008-03-06 | Toshiba Corp | 半導体メモリカード |
| KR20100069133A (ko) * | 2008-12-16 | 2010-06-24 | 서상규 | 반도체소자 테스트 소켓용 스프링 컨택터 |
| JP2011122924A (ja) * | 2009-12-10 | 2011-06-23 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
| KR101420170B1 (ko) * | 2013-03-26 | 2014-07-18 | 재단법인 서울테크노파크 | 외팔보 구조물을 이용한 반도체소자 테스트 소켓용 컨택터 및 그 제조 방법 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11204369B2 (en) | 2018-05-11 | 2021-12-21 | Micro Friend Co., Ltd | Semiconductor device test socket |
| KR20200045159A (ko) | 2018-10-22 | 2020-05-04 | 공주대학교 산학협력단 | 우수한 경도, 전기전도도 및 자성을 갖는 반도체 테스트 소켓용 니켈기 합금 및 이를 포함하는 합금분말 |
| KR102173626B1 (ko) | 2018-10-22 | 2020-11-04 | 공주대학교 산학협력단 | 우수한 경도, 전기전도도 및 자성을 갖는 반도체 테스트 소켓용 니켈기 합금 및 이를 포함하는 합금분말 |
| KR20210014986A (ko) | 2019-07-31 | 2021-02-10 | 공주대학교 산학협력단 | 우수한 경도, 전기전도도 및 자성을 갖는 반도체 테스트 소켓용 철기 합금 및 이를 포함하는 합금분말 |
| CN111938635A (zh) * | 2020-08-10 | 2020-11-17 | 中国科学院上海微系统与信息技术研究所 | 脑电极后端连接用凸点、测试板的制备方法及测试结构 |
| KR102840537B1 (ko) | 2022-05-03 | 2025-07-31 | 주식회사 나노엑스 | 전기 장치 검사용 프로브 헤드 및 그의 제조 방법 |
| KR20240175143A (ko) * | 2023-06-12 | 2024-12-19 | 주식회사 유씨에스 | 반도체 디바이스 테스트용 핀 및 그 핀을 구비한 소켓 |
| KR102802365B1 (ko) | 2023-06-12 | 2025-05-02 | 주식회사 유씨에스 | 반도체 디바이스 테스트용 핀 및 그 핀을 구비한 소켓 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101921291B1 (ko) | 반도체소자 테스트소켓 | |
| KR101535179B1 (ko) | 반도체소자 테스트 소켓용 컨택터 및 그 제조방법 | |
| KR102018784B1 (ko) | 미세 전극 회로 검사용 핀 제조 방법 및 이의 방법으로 제조된 미세 전극 회로 검사용 핀 | |
| KR101045671B1 (ko) | 공간 변환기를 포함하는 프로브 카드 | |
| US9176168B2 (en) | Probe card | |
| JP2014089089A (ja) | 多層配線基板及びこれを用いたプローブカード | |
| KR101311752B1 (ko) | 반도체 테스트용 콘텍터 및 그 제조방법 | |
| KR101566173B1 (ko) | 반도체 테스트 소켓 및 그 제조방법 | |
| KR101339124B1 (ko) | 반도체 테스트 소켓 및 그 제조 방법 | |
| KR101546363B1 (ko) | 인터포저 및 반도체 디바이스 검사용 마이크로 컨택 어레이 구조체 및 그의 제조방법 | |
| KR101514636B1 (ko) | 외팔보 구조물을 이용한 반도체소자 테스트 소켓용 컨택터 및 그 제조 방법 | |
| EP3364194B1 (en) | Kelvin test probe, kelvin test probe module, and manufacturing method therefor | |
| KR100592214B1 (ko) | 프로브 카드 제조방법 | |
| KR101556216B1 (ko) | 반도체 테스트 소켓 및 그 제조방법 | |
| KR101391799B1 (ko) | 반도체 테스트용 도전성 콘택터 | |
| KR101420170B1 (ko) | 외팔보 구조물을 이용한 반도체소자 테스트 소켓용 컨택터 및 그 제조 방법 | |
| US20150351229A1 (en) | Printed circuit board comprising co-planar surface pads and insulating dielectric | |
| CN112291948B (zh) | 聚硅氧烷接触元件 | |
| KR101785428B1 (ko) | 반도체소자 테스트소켓 | |
| CN103630712B (zh) | 刀片状微探针结构及其制作方法 | |
| KR101856124B1 (ko) | 프로브모듈 및 그 제조방법 | |
| KR100977207B1 (ko) | 프로브 및 프로브 카드의 제조 방법 | |
| KR101024098B1 (ko) | 프로브 본딩 방법 | |
| KR20160093171A (ko) | 양방향 도전성 모듈, 반도체 테스트 소켓, 그리고 그 제조방법 | |
| KR101878075B1 (ko) | 팬아웃형 반도체소자 테스트소켓 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20141203 |
|
| PA0201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20150527 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20150624 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20150702 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20150702 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| FPAY | Annual fee payment |
Payment date: 20190701 Year of fee payment: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20190701 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20210615 Start annual number: 7 End annual number: 7 |
|
| PR1001 | Payment of annual fee |
Payment date: 20220622 Start annual number: 8 End annual number: 8 |
|
| PR1001 | Payment of annual fee |
Payment date: 20240424 Start annual number: 10 End annual number: 10 |