[go: up one dir, main page]

KR101530460B1 - 박막 트랜지스터와 이를 제조하기 위한 마스크, 어레이 기판 및 디스플레이 장치 - Google Patents

박막 트랜지스터와 이를 제조하기 위한 마스크, 어레이 기판 및 디스플레이 장치 Download PDF

Info

Publication number
KR101530460B1
KR101530460B1 KR1020137012242A KR20137012242A KR101530460B1 KR 101530460 B1 KR101530460 B1 KR 101530460B1 KR 1020137012242 A KR1020137012242 A KR 1020137012242A KR 20137012242 A KR20137012242 A KR 20137012242A KR 101530460 B1 KR101530460 B1 KR 101530460B1
Authority
KR
South Korea
Prior art keywords
tft
channel
region
bent portion
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020137012242A
Other languages
English (en)
Other versions
KR20140004078A (ko
Inventor
최승진
유성열
송영석
Original Assignee
보에 테크놀로지 그룹 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 보에 테크놀로지 그룹 컴퍼니 리미티드 filed Critical 보에 테크놀로지 그룹 컴퍼니 리미티드
Publication of KR20140004078A publication Critical patent/KR20140004078A/ko
Application granted granted Critical
Publication of KR101530460B1 publication Critical patent/KR101530460B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/22—Masks or mask blanks for imaging by radiation of 100nm or shorter wavelength, e.g. X-ray masks, extreme ultraviolet [EUV] masks; Preparation thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명의 실시예들은 TFT, TFT 제조용 마스크, 어레이 기판 및 디스플레이 장치에 관한 것이다. 단일 슬릿 마스크를 이용하여 TFT의 채널을 형성한다. TFT의 채널은 굴곡부 및 굴곡부의 양측에 구비된 연장부들을 포함하고, 굴곡부의 채널 폭은 연장부의 채널 폭보다 넓다.

Description

박막 트랜지스터와 이를 제조하기 위한 마스크, 어레이 기판 및 디스플레이 장치{THIN FILM TRANSISTOR, MASK PLATE FOR MANUFACTURING THEREOF, ARRAY SUBSTRATE AND DISPLAY DEVICE}
본 발명의 실시예들은 박막트랜지스터(TFT, thin film transistor), TFT 제조용 마스크, 어레이 기판 및 디스플레이 장치에 관한 것이다.
평판 패널 디스플레이 분야에서, TFT는 디스플레이 장치를 제조하기 위한 핵심 요소이다. TFT의 특성을 지속적으로 향상시켜 더 나은 디스플레이 품질을 달성할 필요가 있다. 연구 경향 중 하나는 TFT의 채널 폭을 줄여 더 나은 특성을 달성하는 것이다. 현재, 4㎛ 미만의 폭을 가진 TFT 채널을 제조하기 위해 때때로 단일 슬릿 마스크(SSM, single silt mask)를 사용한다. 도 1은 SSM에 의해 제조된 종래의 TFT 채널을 도시한 개략적인 구조도이다. 도 1에 도시된 바와 같이, 소스 전극(1) 및 드레인 전극(2) 사이에 “Ｕ”자 형상의 구조를 가진 TFT 채널을 구비한다. “Ｕ”자 형상의 구조는 굴곡부(bent portion)(B) 및 굴곡부(B)의 양측에 구비된 연장부들(extension portions)(A)을 포함한다. 각각의 굴곡부(B) 및 연장부(A)에서 TFT 채널 폭은 L이다. 3 ~ 3.5㎛의 폭(L)을 가진 TFT 채널을 형성할 때, 굴곡부(B)에서의 투과율은 연장부(A)에서와 비교하여 약간 줄어들 것이고, 투과율의 감소는 노광 공정의 수행 하에 채널의 굴곡부(B)에서 쉽게 발생할 것이고, 따라서 이 부분의 포토레지스트는 후속하는 현상 공정에서 완전하게 제거되지 않을 수 있다. 이 경우, 패터닝 공정이 완료된 후에, 굴곡부(B)의 소스 전극 및 드레인 전극 사이에서 회로 단락(short circuit)이 발생할 수 있다.
본 발명의 일 실시예에 따라, 박막트랜지스터(TFT)를 제공한다. 단일 슬릿 마스크(SSM)를 이용하여 TFT의 채널을 형성한다. TFT의 채널은 굴곡부 및 굴곡부 양측에 구비된 연장부들을 포함하고, 굴곡부의 채널 폭은 연장부의 채널 폭 보다 넓다.
본 발명의 다른 실시예에 따라, TFT 제조용 마스크를 제공한다. 마스크는 TFT의 채널에 대응하는 단일 슬릿을 포함한다. 단일 슬릿은 굴곡진 영역 및 굴곡진 영역의 양측에 구비된 연장부들을 포함하고, 굴곡진 영역의 슬릿 폭은 연장부의 슬릿 폭보다 넓다.
본 발명의 또 다른 실시예에 따라, 어레이 기판을 제공한다. 어레이 기판은 전술한 TFT를 포함한다.
본 발명의 또 다른 실시예에 따라, 디스플레이 장치를 제공한다. 디스플레이 장치는 전술한 TFT를 포함한다.
본 발명의 실시예들의 기술적 해결책을 명료하게 설명하기 위해, 하기에 실시예들의 도면을 간략히 설명할 것이다. 설명하는 도면은 단지 본 발명의 일부 실시예들에만 관련되어 있고, 본 발명을 한정하는 것이 아님이 자명하다.
도 1은 SSM에 의해 제조된 종래 TFT의 채널을 도시한 개략적인 구조도이다.
도 2 내지 4는 본 발명의 실시예들에 따라 TFT 제조용 마스크를 도시한 개략적인 구조도이다.
본 발명의 실시예들의 목적, 기술적 세부사항, 및 이점들을 명백하게 하기 위하여, 본 발명의 실시예들에 관련된 도면과 연계하여 명료하게 완전히 이해가능한 방식으로 실시예들의 기술적 해결책들을 설명할 것이다. 설명되는 실시예들은 본 발명의 실시예들의 일부일 뿐이며 전부가 아니라는 것은 자명하다. 여기서 설명되는 실시예들에 기초하여, 당업자라면, 어떠한 발명적 노력 없이도, 본 발명의 범위 내에 속하는 다른 실시예(들)을 얻을 수 있다.
이 실시예는 박막트랜지스터(TFT) 제조용 마스크를 제공한다. 도 2에 도시된 바와 같이, 마스크는 TFT의 채널에 대응하는 단일 슬릿을 포함한다. 단일 슬릿은 굴곡부(B) 및 굴곡부(B)의 양측에 구비된 연장부들(A)을 포함하고, 굴곡부(B)의 슬릿 폭은 연장부(A)의 슬릿 폭보다 넓다.
예를 들어, 도 2에 도시된 바와 같이, “Ｕ”자 형상으로 슬릿을 형성한다.
예를 들어, 슬릿의 폭은 1㎛ 내지 5㎛이다.
마스크는 TFT의 소스 전극에 대응하는 제1 영역(1) 및 TFT의 드레인 전극에 대응하는 제2 영역(2)을 포함한다. 제1 영역(1) 및 제2 영역(2) 사이에 TFT의 채널에 대응하는 슬릿을 구비한다. 제1 영역(1) 및 제2 영역(2)은 불투명 영역이다. 굴곡부(B)의 슬릿 폭을 연장부(A)의 슬릿 폭보다 넓게 하기 위해, 슬릿의 굴곡부(B)에서 제2 영역(2)을 향한 방향에 반대되는 방향을 따른 제1 영역(1)은 오목한 형상이다. 도 2에 도시된 바와 같이, 오목부의 형상은 사각형이다. 도 3에 도시된 바와 같이, 오목부의 형상은 반원이다. 더욱이, 오목부의 형상은 반타원형(semi-elliptical)일 수 있다. 그러나, 오목부의 형상은 사각형, 반원형 또는 반타원형에 한정되는 것은 아니다.
바람직하게, 굴곡부(B)의 슬릿 폭은 2.5㎛ 내지 5㎛이고, 이것은 종래에서 채용된 크기보다 크다. 이 경우, 굴곡부(B)의 투과율을 증가시킬 수 있고, 따라서 굴곡부(B)에서 쉽게 야기되는 채널 결함을 피할 수 있다. 더욱 바람직하게, 굴곡부(B)의 슬릿 폭은 4㎛ 미만이고, 이는 TFT의 채널 폭이 4㎛ 미만일 경우, TFT의 특성을 더 향상시킬 수 있기 때문이다.
바람직하게, 연장부(A)의 슬릿 폭은 1㎛ 내지 4㎛이다. 제품 성능 상의 실제 요건들에 따라 이 부분의 슬릿 폭을 선택할 수 있다.
전술한 마스크를 사용하여, TFT의 채널이 가장 짧게 유지되는 경우에 채널 결함을 방지할 수 있다. 따라서, TFT의 성능을 향상시키고 제품 수율을 향상시킬 수 있다.
이 실시예는 박막트랜지스터(TFT) 제조용 마스크를 제공한다. 도 4에 도시된 바와 같이, 마스크는 TFT의 채널에 대응하는 단일 슬릿을 포함한다. 단일 슬릿은 굴곡부(B) 및 굴곡부(B)의 양측에 구비된 연장부들(A)을 포함하고, 굴곡부(B)의 슬릿 폭은 연장부(A)의 슬릿 폭보다 넓다.
예를 들어, 도 4에 도시된 바와 같이, “Ｕ”자 형상으로 슬릿을 형성한다.
예를 들어, 슬릿의 폭은 1㎛ 내지 5㎛이다.
마스크는 TFT의 소스 전극에 대응하는 제1 영역(1) 및 TFT의 드레인 전극에 대응하는 제2 영역(2)을 포함한다. 제1 영역(1) 및 제2 영역(2) 사이에 TFT의 채널에 대응하는 슬릿을 구비한다. 제1 영역(1) 및 제2 영역(2)은 불투명 영역이다. 굴곡부(B)의 슬릿 폭을 연장부(A)의 슬릿 폭보다 넓게 하기 위해, 슬릿의 굴곡부(B)에서 제1 영역(1)을 향한 방향에 반대되는 방향을 따른 제2 영역(2)은 오목한 형상이다. 오목부의 형상은 사각형, 반원형 또는 반타원형일 수 있다. 도 4에 도시된 바와 같이, 굴곡부(B)의 슬릿폭은 연장부(A)의 슬릿 폭보다 넓고, 이것은 굴곡부(B)에서 투과율을 향상시킬 수 있다.
바람직하게, 굴곡부(B)의 슬릿 폭은 2.5㎛ 내지 5㎛이고, 이것은 종래에서 채용된 크기보다 크다. 이 경우, 굴곡부(B)의 투과율을 증가시킬 수 있고, 따라서 굴곡부(B)에서 쉽게 야기되는 채널 결함을 피할 수 있다. 더욱 바람직하게, 굴곡부(B)의 슬릿 폭은 4㎛ 미만이고, 이는 TFT의 채널 폭이 4㎛ 미만일 경우, TFT의 특성을 더 향상시킬 수 있기 때문이다.
바람직하게, 연장부(A)의 슬릿 폭은 1㎛ 내지 4㎛이다. 제품 성능 상의 실제 요건들에 따라 이 부분의 슬릿 폭을 선택할 수 있다.
전술한 마스크를 사용하여, TFT의 채널이 가장 짧게 유지되는 경우에 채널 결함을 방지할 수 있다. 따라서, TFT의 성능을 향상시키고 제품 수율을 향상시킬 수 있다.
이 실시예는 TFT를 제공한다. 단일 슬릿 마스크를 이용하여 TFT의 채널을 형성한다. 단일 슬릿 마스크는 그레이톤 마스크(gray-tone mask)이다. 채널 폭은 2㎛ 내지 6㎛이다.
본 실시예에 따른 TFT의 채널은 굴곡부(B) 및 굴곡부(B)의 양측에 구비된 연장부들(A)을 포함하고, 굴곡부(B)의 채널 폭은 연장부(A)의 채널 폭보다 넓다.
예를 들어, TFT의 채널은 “Ｕ”자 형상이다.
본 실시예에 따른 TFT는 소스 전극 및 드레인 전극을 더 포함하고, 소스 전극 및 드레인 전극 사이에 채널을 구비한다. 채널의 굴곡부(B)에서, 드레인 전극을 향한 방향에 반대되는 방향을 따라 소스 전극은 오목한 형상이고, 따라서 굴곡부(B)의 채널 폭이 넓어진다. 오목부의 형상은 사각형, 반원형, 반타원형 등이지만 이에 한정되지 않는다. 오목부가 사각형인 채널은 도 2에 도시된 마스크로 형성할 수 있고, 반면 오목부가 반원인 채널은 도 3에 도시된 마스크로 형성할 수 있다.
바람직하게, 굴곡부(B)의 채널 폭은 3㎛ 내지 6㎛이다.
바람직하게, 연장부(A)의 채널 폭은 2㎛ 내지 2.5㎛이다. 제품 성능 상의 실제 요건들에 따라 연장부(A)의 채널 폭을 선택할 수 있다.
본 실시예에 따른 TFT에서, 채널이 가장 짧게 유지되는 경우에 채널 결함을 방지할 수 있다. 따라서, TFT의 성능을 향상시키고 제품 수율을 향상시킬 수 있다.
본 실시예는 TFT를 제공한다. 단일 슬릿 마스크를 이용하여 TFT의 채널을 형성한다. 단일 슬릿 마스크는 그레이톤 마스크이다. 채널 폭은 2㎛ 내지 6㎛이다.
본 실시예에 따른 TFT의 채널은 굴곡부(B) 및 굴곡부(B)의 양측에 구비된 연장부들(A)을 포함하고, 굴곡부(B)의 채널 폭은 연장부(A)의 채널 폭보다 넓다.
예를 들어, TFT의 채널은 “Ｕ”자 형상이다.
본 실시예에 따른 TFT는 소스 전극 및 드레인 전극을 더 포함하고, 소스 전극 및 드레인 전극 사이에 채널을 구비한다. 채널의 굴곡부(B)에서, 소스 전극을 향한 방향에 반대되는 방향을 따라 드레인 전극은 오목한 형상이고, 따라서 굴곡부(B)의 채널 폭이 넓어진다. 오목부의 형상은 사각형, 반원형, 반타원형 등이지만 이에 한정되지 않는다. 오목부가 반원형인 채널은 도 4에 도시된 마스크로 형성할 수 있다.
바람직하게, 굴곡부(B)의 채널 폭은 3㎛ 내지 6㎛이다.
바람직하게, 연장부(A)의 채널 폭은 2㎛ 내지 2.5㎛이다. 제품 성능 상의 실제 요건들에 따라 연장부(A)의 채널 폭을 선택할 수 있다.
본 실시예에 따른 TFT에서, 채널이 가장 짧게 유지되는 경우에 채널 결함을 방지할 수 있다. 따라서, TFT의 성능을 향상시키고 제품 수율을 향상시킬 수 있다.
본 실시예는 실시예 1의 마스크를 이용하여 실시예 3의 TFT를 제조하기 위한 방법을 제공하고, 방법은 다음의 단계들을 포함한다:
S1 단계 : 기판 상에 도전성 게이트 금속층을 형성하고, 제1 패터닝 공정으로 기판 상에 게이트 전극을 형성하며, 게이트 전극 상에 게이트 절연층을 형성하고 나서, 게이트 절연층 상에 반도체층 및 소스/드레인 금속층을 형성한다.
S2 단계 : 전술한 실시예 1에서 제공된 단일 슬릿 마스크를 이용하여 제2 패터닝 공정을 수행하여 소스/드레인 금속층 및 반도체층을 패터닝함으로써 활성층, 소스 전극, 드레인 전극 및 채널을 형성한다.
S2 단계에서, 소스/드레인 금속층 상에 포토레지스트층을 코팅하고 나서, 실시예 1에서 제공된 단일 슬릿 마스크를 이용하여 포토레지스트를 노광함으로써, 소스 전극 및 드레인 전극의 영역에 대응하는 포토레지스트 완전 잔존 영역(photoresist-completely-remained region), 채널의 영역에 대응하는 포토레지스트 부분 잔존 영역(photoresist-partially-remained region) 및 기타 영역들에 대응하는 포토레지스트 완전 제거 영역(photoresist-completely-removed region)을 형성한다. 포토레지스트 완전 제거 영역의 소스/드레인 금속층 및 반도체층을 식각 제거하여 활성층을 형성한다. 에싱 공정(ashing process)으로 채널 영역의 포토레지스트층을 제거한다. 채널 영역의 소스/드레인 금속층을 식각 제거하여 소스 전극, 드레인 전극 및 채널을 형성한다. 포토레지스트층의 남은 부분을 제거하여 TFT를 얻는다.
이 단계에서, 노광, 현상 및 식각 공정에서 공정 마진(process margins)의 영향으로 인해, 얻어진 TFT의 채널 폭이 마스크의 슬릿 폭과 정확하게 일치하지 않을 수 있고, 이는 타당하고 수용가능한 공정 에러에 속한다. 예를 들어, 마스크의 슬릿 폭이 1㎛ 내지 5㎛인 반면, TFT의 채널 폭은 2㎛ 내지 6㎛이다.
이 실시예에서, 각각의 층들을 스핀-코팅법(spin-coating method), 증착법(depositing method), 스퍼터링법(sputtering method) 등으로 형성하고, 포토리소그래피 공정(photolithography process), 프린팅 공정(printing process) 등과 같은 종래의 공정을 이용하여 패터닝할 수 있다.
본 실시예는 실시예 2의 마스크를 이용하여 실시예 4의 TFT를 제조하기 위한 방법을 제공하고, 방법은 다음의 단계들을 포함한다:
S1 단계 : 기판 상에 도전성 게이트 금속층을 형성하고, 제1 패터닝 공정으로 기판 상에 게이트 전극을 형성하며, 게이트 전극 상에 게이트 절연층을 형성하고 나서, 게이트 절연층 상에 반도체층 및 소스/드레인 금속층을 형성한다.
S2 단계 : 전술한 실시예 2에서 제공된 단일 슬릿 마스크를 이용하여 제2 패터닝 공정을 수행하여 소스/드레인 금속층 및 반도체층을 패터닝함으로써 활성층, 소스 전극, 드레인 전극 및 채널을 형성한다.
S2 단계에서, 소스/드레인 금속층 상에 포토레지스트층을 코팅하고 나서, 실시예 2에서 제공된 단일 슬릿 마스크를 이용하여 포토레지스트를 노광함으로써, 소스 전극 및 드레인 전극의 영역에 대응하는 포토레지스트 완전 잔존 영역, 채널의 영역에 대응하는 포토레지스트 부분 잔존 영역 및 기타 영역들에 대응하는 포토레지스트 완전 제거 영역을 형성한다. 포토레지스트 완전 제거 영역의 소스/드레인 금속층 및 반도체층을 식각 제거하여 활성층을 형성한다. 에싱 공정으로 채널 영역의 포토레지스트층을 제거한다. 채널 영역의 소스/드레인 금속층을 식각 제거하여 소스 전극, 드레인 전극 및 채널을 형성한다. 포토레지스트층의 남은 부분을 제거하여 TFT를 얻는다.
이 단계에서, 노광, 현상 및 식각 공정에서 공정 마진의 영향으로 인해, 얻어진 TFT의 채널 폭이 마스크의 슬릿 폭과 정확하게 일치하지 않을 수 있고, 이는 타당하고 수용가능한 공정 에러에 속한다. 예를 들어, 마스크의 슬릿 폭이 1㎛ 내지 5㎛인 반면, TFT의 채널 폭은 2㎛ 내지 6㎛이다.
이 실시예에서, 각각의 층들을 스핀-코팅법, 증착법, 스퍼터링법 등으로 형성하고, 포토리소그래피 공정, 프린팅 공정 등과 같은 종래의 공정을 이용하여 패터닝할 수 있다.
반면에, 본 발명의 실시예들은 어레이 기판도 제공한다. 어레이 기판은 전술한 실시예들에서 설명된 TFT 중 임의의 하나를 포함한다.
더욱이, 본 발명의 실시예들은 디스플레이 장치도 제공한다. 디스플레이 장치는 전술한 실시예들에서 설명된 TFT 중 임의의 하나를 포함한다. 디스플레이 장치는 액정 패널, 전자 종이, OLED 패널, 액정 TV, 액정 디스플레이, 디지털 사진 액자, 핸드폰, 태블릿 PC 등과 같은 디스플레이 기능을 가진 임의의 제품 또는 부품일 수 있다.
전술한 실시예들은 단지 본 발명의 예시적인 실시이고, 본 발명을 한정하도록 사용한 것이 아니다. 본 발명의 보호 범위는 첨부된 청구항으로 정의되어야 한다.

Claims (17)

  1. 박막트랜지스터(TFT)로서,
    단일 슬릿 마스크를 이용하여 형성된 채널을 포함하며, 상기 TFT의 상기 채널은 굴곡부(bent portion) 및 상기 굴곡부의 양측에 구비된 연장부들(extension portions)을 포함하고, 상기 굴곡부의 채널 폭이 상기 연장부의 채널 폭보다 넓고, 상기 채널의 폭은 2㎛ 내지 6㎛이고, 상기 굴곡부의 채널 폭은 3㎛ 내지 6㎛이고, 상기 연장부의 채널 폭은 2㎛ 내지 2.5㎛인, TFT.
  2. 제1항에 있어서,
    상기 TFT는 소스 전극 및 드레인 전극을 더 포함하고, 상기 소스 전극 및 상기 드레인 전극 사이에 상기 채널을 구비하며, 상기 소스 전극은 상기 드레인 전극을 향한 방향에 반대되는 방향을 따라 오목한 형상으로 상기 굴곡부에서 오목부(concave portion)를 형성하는, TFT.
  3. 제1항에 있어서,
    상기 TFT는 소스 전극 및 드레인 전극을 더 포함하고, 상기 소스 전극 및 상기 드레인 전극 사이에 상기 채널을 구비하며, 상기 드레인 전극은 상기 소스 전극을 향한 방향에 반대되는 방향을 따라 오목한 형상으로 상기 굴곡부에 오목부를 형성하는, TFT.
  4. 제2항 또는 제3항에 있어서,
    상기 오목부는 사각형, 반원형 또는 반타원형인, TFT.
  5. 삭제
  6. 삭제
  7. 박막트랜지스터(TFT) 제조용 마스크에 있어서,
    상기 마스크는 상기 TFT의 채널에 대응하는 단일 슬릿(single slit)을 포함하고, 상기 단일 슬릿은 굴곡부 및 상기 굴곡부의 양측에 구비된 연장부들을 포함하며, 상기 굴곡부의 슬릿 폭은 상기 연장부의 슬릿 폭보다 넓고, 상기 슬릿의 폭은 1㎛ 내지 5㎛이고, 상기 굴곡부의 상기 슬릿 폭은 2.5㎛ 내지 5㎛이고, 상기 연장부의 상기 슬릿 폭은 1㎛ 내지 4㎛인, TFT 제조용 마스크.
  8. 제7항에 있어서,
    상기 마스크는 상기 TFT의 소스 전극에 대응하는 제1 영역 및 상기 TFT의 드레인 전극에 대응하는 제2 영역을 포함하고, 상기 제1 영역 및 상기 제2 영역 사이에 상기 TFT의 상기 채널에 대응하는 상기 단일 슬릿을 구비하고, 상기 제1 영역은 상기 제2 영역을 향한 방향에 반대되는 방향을 따른 오목한 형상으로 상기 굴곡부에 오목부를 형성하는, TFT 제조용 마스크.
  9. 제7항에 있어서,
    상기 마스크는 상기 TFT의 소스 전극에 대응하는 제1 영역 및 상기 TFT의 드레인 전극에 대응하는 제2 영역을 포함하고, 상기 제1 영역 및 상기 제2 영역 사이에 상기 TFT의 상기 채널에 대응하는 상기 단일 슬릿을 구비하고, 상기 제2 영역은 상기 제1 영역을 향한 방향에 반대되는 방향을 따른 오목한 형상으로 상기 굴곡부에서 오목부를 형성하는, TFT 제조용 마스크.
  10. 제8항 또는 제9항에 있어서,
    상기 오목부는 사각형, 반원형 또는 반타원형인, TFT 제조용 마스크.
  11. 제8항 또는 제9항에 있어서,
    상기 제1 영역 및 제2 영역은 불투명 영역인, TFT 제조용 마스크.
  12. 삭제
  13. 삭제
  14. 삭제
  15. 제1항에 따른 상기 TFT를 포함하는 어레이 기판.
  16. 제1항에 따른 상기 TFT를 포함하는 디스플레이 장치.
  17. 삭제
KR1020137012242A 2012-04-06 2012-12-06 박막 트랜지스터와 이를 제조하기 위한 마스크, 어레이 기판 및 디스플레이 장치 Active KR101530460B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201210100442.4 2012-04-06
CN201210100442.4A CN102655175B (zh) 2012-04-06 2012-04-06 Tft、阵列基板及显示装置、制备该tft的掩模板
PCT/CN2012/086066 WO2013149477A1 (zh) 2012-04-06 2012-12-06 薄膜晶体管、制备该薄膜晶体管的掩模板、阵列基板及显示装置

Publications (2)

Publication Number Publication Date
KR20140004078A KR20140004078A (ko) 2014-01-10
KR101530460B1 true KR101530460B1 (ko) 2015-06-19

Family

ID=46730769

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137012242A Active KR101530460B1 (ko) 2012-04-06 2012-12-06 박막 트랜지스터와 이를 제조하기 위한 마스크, 어레이 기판 및 디스플레이 장치

Country Status (6)

Country Link
US (1) US8952384B2 (ko)
EP (1) EP2677543B1 (ko)
JP (1) JP2015514321A (ko)
KR (1) KR101530460B1 (ko)
CN (1) CN102655175B (ko)
WO (1) WO2013149477A1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102655175B (zh) * 2012-04-06 2014-07-02 京东方科技集团股份有限公司 Tft、阵列基板及显示装置、制备该tft的掩模板
CN104409509A (zh) * 2014-10-20 2015-03-11 深圳市华星光电技术有限公司 薄膜晶体管
CN104793461A (zh) * 2015-04-20 2015-07-22 深圳市华星光电技术有限公司 制作薄膜晶体管的掩模板及用该掩模板制作的薄膜晶体管
CN104867945B (zh) * 2015-05-13 2018-02-13 京东方科技集团股份有限公司 阵列基板、阵列基板制造方法和显示装置
CN105137710A (zh) * 2015-07-15 2015-12-09 深圳市华星光电技术有限公司 掩膜版及薄膜晶体管的制造方法
CN106950771B (zh) * 2017-03-31 2019-12-24 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置
CN108183125B (zh) * 2017-12-28 2020-12-29 武汉华星光电半导体显示技术有限公司 有机发光二极管显示面板
US10446632B2 (en) 2017-12-28 2019-10-15 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Organic light-emitting diode display panel
CN109541829B (zh) * 2018-12-19 2021-08-24 惠科股份有限公司 掩膜版、液晶面板和液晶显示装置
CN110379849A (zh) * 2019-07-22 2019-10-25 深圳市华星光电半导体显示技术有限公司 一种薄膜晶体管及显示面板
TWI727752B (zh) * 2020-04-21 2021-05-11 友達光電股份有限公司 主動元件
CN112925137B (zh) * 2021-03-29 2023-03-10 绵阳惠科光电科技有限公司 一种驱动电路的控制开关、阵列基板和显示面板
CN112925138B (zh) * 2021-03-29 2024-11-08 绵阳惠科光电科技有限公司 一种驱动电路的控制开关、阵列基板和显示面板
CN112925136B (zh) * 2021-03-29 2023-03-10 绵阳惠科光电科技有限公司 一种驱动电路的控制开关、阵列基板和显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080048323A (ko) * 2006-11-28 2008-06-02 엘지디스플레이 주식회사 박막트랜지스터 액정표시장치 및 그 제조방법
KR20080048738A (ko) * 2006-11-29 2008-06-03 엘지디스플레이 주식회사 액정표시장치용 마스크 및 이를 이용한 액정표시장치의제조 방법
KR100871799B1 (ko) * 2005-11-10 2008-12-02 동부일렉트로닉스 주식회사 반도체 소자의 마스크
KR20110074262A (ko) * 2009-12-24 2011-06-30 삼성전자주식회사 포토 마스크 및 상기 포토 마스크를 이용하여 제조된 박막 트랜지스터

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4264675B2 (ja) * 1998-08-17 2009-05-20 栄 田中 液晶表示装置とその製造方法
US6255130B1 (en) * 1998-11-19 2001-07-03 Samsung Electronics Co., Ltd. Thin film transistor array panel and a method for manufacturing the same
AU2003261237A1 (en) 2002-07-24 2004-02-09 Ptc Therapeutics, Inc. Use of nucleoside compounds for nonsense suppression and the treatment of genetic diseases
KR100640210B1 (ko) * 2002-12-31 2006-10-31 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
JP4593094B2 (ja) * 2003-08-21 2010-12-08 日本電気株式会社 液晶表示装置及びその製造方法
US7858415B2 (en) * 2005-04-28 2010-12-28 Sharp Kabushiki Kaisha Production methods of pattern thin film, semiconductor element, and circuit substrate, and resist material, semiconductor element, and circuit substrate
CN1949080B (zh) * 2005-10-13 2010-05-12 群康科技(深圳)有限公司 薄膜晶体管的制造装置和制造方法
KR20070059559A (ko) * 2005-12-07 2007-06-12 삼성전자주식회사 표시 장치 및 그 제조 방법
TWI293802B (en) * 2006-03-28 2008-02-21 Au Optronics Corp Liquid crystal display device
KR20080028640A (ko) * 2006-09-27 2008-04-01 삼성전자주식회사 박막 트랜지스터 제조용 마스크, 이에 의해 제조된 박막트랜지스터 기판 및 이를 이용한 박막 트랜지스터 기판의제조방법
KR101301155B1 (ko) 2006-12-12 2013-09-03 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조방법
US9054206B2 (en) * 2007-08-17 2015-06-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2009071289A (ja) * 2007-08-17 2009-04-02 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
CN101382728B (zh) * 2007-09-07 2010-07-28 北京京东方光电科技有限公司 灰阶掩膜版结构
CN101387825B (zh) 2007-09-10 2011-04-06 北京京东方光电科技有限公司 补偿型灰阶掩膜版结构
TWI444758B (zh) * 2009-06-19 2014-07-11 Au Optronics Corp 薄膜電晶體元件與用於定義薄膜電晶體元件之光罩及薄膜電晶體元件之製作方法
CN101598894B (zh) * 2009-07-07 2011-07-27 友达光电股份有限公司 光掩膜、薄膜晶体管元件及制作薄膜晶体管元件的方法
KR101325170B1 (ko) * 2010-07-09 2013-11-07 엘지디스플레이 주식회사 표시장치용 어레이 기판 및 그 제조방법
CN102655175B (zh) * 2012-04-06 2014-07-02 京东方科技集团股份有限公司 Tft、阵列基板及显示装置、制备该tft的掩模板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100871799B1 (ko) * 2005-11-10 2008-12-02 동부일렉트로닉스 주식회사 반도체 소자의 마스크
KR20080048323A (ko) * 2006-11-28 2008-06-02 엘지디스플레이 주식회사 박막트랜지스터 액정표시장치 및 그 제조방법
KR20080048738A (ko) * 2006-11-29 2008-06-03 엘지디스플레이 주식회사 액정표시장치용 마스크 및 이를 이용한 액정표시장치의제조 방법
KR20110074262A (ko) * 2009-12-24 2011-06-30 삼성전자주식회사 포토 마스크 및 상기 포토 마스크를 이용하여 제조된 박막 트랜지스터

Also Published As

Publication number Publication date
WO2013149477A1 (zh) 2013-10-10
JP2015514321A (ja) 2015-05-18
US8952384B2 (en) 2015-02-10
EP2677543B1 (en) 2019-10-09
KR20140004078A (ko) 2014-01-10
EP2677543A4 (en) 2015-08-26
CN102655175B (zh) 2014-07-02
CN102655175A (zh) 2012-09-05
US20140054702A1 (en) 2014-02-27
EP2677543A1 (en) 2013-12-25

Similar Documents

Publication Publication Date Title
KR101530460B1 (ko) 박막 트랜지스터와 이를 제조하기 위한 마스크, 어레이 기판 및 디스플레이 장치
US11506948B2 (en) Array substrate and manufacturing method thereof, display panel and display apparatus
US11087985B2 (en) Manufacturing method of TFT array substrate
US9437619B2 (en) Array substrate, manufacturing method thereof and display device
JP5588740B2 (ja) Ｔｆｔ−ｌｃｄアレイ基板およびその製造方法
CN106684037A (zh) 优化4m制程的tft阵列制备方法
KR101900170B1 (ko) 어레이 기판의 제조 방법, 어레이 기판 및 디스플레이 디바이스
US9484364B2 (en) Array substrate and method for manufacturing the same, display device
US20140187001A1 (en) Method for fabricating array substrate
CN103117248B (zh) 阵列基板及其制作方法、显示装置
US20130140574A1 (en) Thin film transistor array substrate and method for manufacturing the same and electronic device
WO2014169525A1 (zh) 阵列基板及其制备方法、显示装置
WO2015096312A1 (zh) 阵列基板及其制作方法和显示装置
US20140070219A1 (en) Tft array substrate, manufacturing method of the same and display device
WO2020082623A1 (zh) 薄膜晶体管及其制造方法
CN106684038B (zh) 用于4m制程制备tft的光罩及4m制程tft阵列制备方法
CN103681514B (zh) 阵列基板及其制作方法、显示装置
KR20000027509A (ko) 고개구율 및 고투과율 액정 표시 장치의 제조방법
WO2015021712A1 (zh) 阵列基板及其制造方法和显示装置
CN106206615B (zh) 阵列基板的制作方法
CN104714347B (zh) 一种阵列基板及其制备方法、显示装置
CN103794556A (zh) 阵列基板及其制作方法和液晶显示装置
US8153337B2 (en) Photomask and method for fabricating source/drain electrode of thin film transistor
CN102830531B (zh) Tft阵列基板、制造方法及液晶显示装置
US9530808B2 (en) TFT array substrate, manufacturing method thereof, and display device

Legal Events

Date Code Title Description
A201 Request for examination
PA0105 International application

Patent event date: 20130510

Patent event code: PA01051R01D

Comment text: International Patent Application

PA0201 Request for examination
AMND Amendment
AMND Amendment
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20140325

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20140925

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20140325

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
PX0901 Re-examination

Patent event code: PX09011S01I

Patent event date: 20140925

Comment text: Decision to Refuse Application

Patent event code: PX09012R01I

Patent event date: 20140526

Comment text: Amendment to Specification, etc.

Patent event code: PX09012R01I

Patent event date: 20131127

Comment text: Amendment to Specification, etc.

Patent event code: PX09012R01I

Patent event date: 20130724

Comment text: Amendment to Specification, etc.

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20141127

Patent event code: PE09021S01D

PX0701 Decision of registration after re-examination

Patent event date: 20150518

Comment text: Decision to Grant Registration

Patent event code: PX07013S01D

Patent event date: 20141027

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20140925

Comment text: Decision to Refuse Application

Patent event code: PX07011S01I

Patent event date: 20140526

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20131127

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20130724

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

X701 Decision to grant (after re-examination)
GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20150615

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20150615

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20180530

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20180530

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20190530

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20190530

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20200603

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20210517

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20220427

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20230427

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20240430

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20250428

Start annual number: 11

End annual number: 11