KR101522452B1

KR101522452B1 - 디스플레이용 글래스 기판의 제조 방법, 글래스 기판 및 디스플레이용 패널

Info

Publication number: KR101522452B1
Application number: KR1020120121948A
Authority: KR
Inventors: 영태 박
Original assignee: 아반스트레이트 가부시키가이샤
Priority date: 2012-04-17
Filing date: 2012-10-31
Publication date: 2015-05-21
Anticipated expiration: 2032-10-31
Also published as: KR20140133797A; CN104803607A; JP2014169224A; JP5961719B2; JP2015157751A; JP2013237604A; CN104803607B; KR20130117632A; JP5813813B2; JP5559378B2; KR101838339B1

Abstract

본 발명의 과제는, 재치 테이블과 글래스 기판이 접촉한 상태에서 글래스 기판을 재치 테이블로부터 제거할 때, 이 제거시에 대전을 발생시키기 어렵게 할 수 있는 디스플레이용 글래스 기판의 제조 방법, 글래스 기판 및 디스플레이용 패널을 제공하는 것이다.
디스플레이용 글래스 기판의 제조 방법은, 글래스 기판을 제작하는 공정과, 상기 글래스 기판의 주 표면 중 한쪽의 글래스 표면에 표면 처리를 하여 표면 요철을 형성하는 공정을 갖는다. 상기 표면 처리된 상기 글래스 표면에 있어서, 상기 표면 요철의 면 거칠기 중심면으로부터 1㎚ 이상의 높이를 갖는 볼록부가 분산되어 설치되고, 상기 볼록부의 상기 글래스 표면의 면적에 차지하는 면적 비율이 0.5∼10％로 되도록 상기 표면 처리가 행해진다. 이 글래스 기판을 이용하여, 상기 글래스 표면과 반대측의 글래스 기판의 주 표면에 반도체 소자가 형성된다. 이에 의해, 디스플레이용 패널이 제작된다.

Description

디스플레이용 글래스 기판의 제조 방법, 글래스 기판 및 디스플레이용 패널 {METHOD FOR MAKING GLASS SUBSTRATE FOR DISPLAY, GLASS SUBSTRATE AND DISPLAY PANEL}

본 발명은, 액정 디스플레이, 플라즈마 디스플레이, 유기 EL 디스플레이 등의 플랫 패널 디스플레이에 이용하는 디스플레이용 글래스 기판의 제조 방법, 글래스 기판 및 디스플레이용 패널에 관한 것이다.

종래부터, 표시용 패널로서 이용되는 액정 디스플레이 패널, 플라즈마 디스플레이 패널, 혹은 유기 EL 디스플레이 패널 등을 이용한 플랫 패널 디스플레이의 제조에서는, 노광 장치를 이용하여 포토리소그래피에 의해 정밀한 박막 패턴이 글래스 기판 상에 형성된다.

이들 플랫 패널 디스플레이에 사용되는 디스플레이 패널은, 제조 라인에 글래스 기판을 투입 후, 반송, 성막, 포토리소그래피, 에칭, 도핑, 혹은 배선 등의 각 처리를 거쳐서 제조된다. 각 처리에서는, 다양한 요인에 의해, 글래스 기판을 포함한 패널은 대전되기 쉬운 환경에 놓인다. 예를 들면, 글래스 기판을 제조 라인에 투입할 때, 합지(合紙)를 사이에 두고 적층된 복수의 글래스 기판 중으로부터, 합지를 박리 제거하여 글래스 기판을 1매씩 취출한다. 이때 글래스 기판은 합지의 제거시에 대전되기 쉽다. 또한, 성막 등을 위해 반도체 제조 장치를 이용하는 경우, 글래스 기판을 재치(載置) 테이블에 얹고 성막을 행한다. 이때, 글래스 기판에는 기류에 의한 대전이나 접촉 대전이나 박리 대전이 발생하기 쉽다. 박리 대전은, 재치 테이블에 밀착시킨 글래스 기판을 재치 테이블로부터 제거하는 경우에 발생하는 대전이다.

이러한 대전은 각종 문제를 야기시키므로, 가능한 한 대전되지 않는 것이 바람직하다. 예를 들면, 글래스 기판 상에 TFT(Thin Film Transistor) 및 배선 패턴이 형성되는 경우, 대전에 의해 먼지나 티끌 등의 이물질이 글래스 기판이나 배선 패턴에 부착됨으로써 배선 패턴의 결손, 박리가 발생하는 경우가 있다. 또한 축적된 전하의 방전에 의해 TFT의 파괴 등이 발생하는 경우가 있다. 또한, 상기 대전에 의해 글래스 기판이 재치 테이블에 부착되는 경우가 있어, 재치 테이블로부터 제거할 때 글래스 기판이 깨지는 경우도 있다.

이러한 상황하에서, 이온화 장치를 이용하여, 대전된 글래스 기판의 제전(除電)을 행하는 방법이 알려져 있다(특허문헌 1). 또한, 노광 장치에 있어서, 처리 기판(글래스 기판)을 재치하는 스테이지의 표면이 1∼100㎛의 표면 거칠기를 갖는 노광 장치도 알려져 있다(특허문헌 2).

이에 대해, 접촉 상태로부터 글래스 기판을 박리하였을 때에 발생하는 대전을 억제할 수 있는 디스플레이용 글래스 기판이 알려져 있다(특허문헌 3). 구체적으로는, 상기 글래스 기판은, 판 두께가 0.3∼6㎜인 디스플레이용 글래스 기판이며, 측정 길이를 200㎜로 하고, 컷오프값을 0.8∼25㎜로 하는 위상 보상 2RC 대역 필터를 이용한 촉침식(觸針式) 표면 거칠기 측정기에 의해 측정되는 W_CA(여파 중심선 굴곡)의 평균값이 0.03∼0.5㎛이다. 상기 글래스 기판은, 재치 테이블과의 사이의 접촉 면적을 저감하고, 또한 대전을 억제할 수 있다고 되어 있다.

또한, 산술 평균 거칠기 Ra가 0.3∼1.5㎚로 되도록 글래스 표면을 화학 처리하는 것도 알려져 있다(특허문헌 4). 구체적으로는, 글래스 기판의 산술 평균 거칠기 Ra를 0.3∼1.5㎚로 함으로써, 글래스 기판과 재치 테이블과의 사이의 접촉 면적을 감소시킬 수 있고, 그 결과, 대전량을 저감시킬 수 있다고 되어 있다.

일본 특허 출원 공개 제2009-64950호 공보 일본 특허 출원 공개 제2007-322630호 공보 일본 특허 출원 공개 제2002-72922호 공보 일본 특허 출원 공개 제2010-275167호 공보

그러나 글래스 기판의 글래스 표면에 표면 요철을 형성하기 위해, 상기 W_CA(여파 중심선 굴곡)의 평균값을 0.03∼0.5㎛로 해도, 또한 산술 평균 거칠기 Ra가 0.3∼1.5㎚로 되도록 글래스 표면을 화학 처리해도, 대전 방지의 효과를 충분히 얻을 수 없는 경우가 있다. 특히, 선폭이나 피치가 좁은 배선 패턴과 함께 이용되는 고정밀ㆍ고해상도 디스플레이용, 예를 들면 산화물 반도체나 저온 폴리실리콘 반도체가 형성되는 글래스 기판에 대해, 종래의 상기 파라미터를 이용한 관리에서는, 고정밀ㆍ고해상도 디스플레이용 글래스 기판의 품질 요구에 응하는 것은 충분하지 않았다. 예를 들면, 고정밀ㆍ고해상도 디스플레이용 글래스 기판에서는, 형성되는 배선 패턴에 미소 결함이 발생한 것만으로 디스플레이로서 부적절하게 된다. 또한, 배선 패턴의 선폭이나 배선 패턴의 피치 간격이 좁으면, 대전에 기인한 방전에 의해, 가령 낮은 레벨의 방전이라도, 반도체 소자의 정전 파괴(靜電破壞)가 발생하기 쉽다고 하는 문제도 있다.

따라서, 본 발명은, 글래스 기판의 이동이나 반송시의 대전을 억제할 수 있고, 또한 반도체 제조 장치에 있어서 재치 테이블과 글래스 기판이 접촉한 상태에서 글래스 기판을 재치 테이블로부터 제거할 때, 이 제거시에 대전을 발생시키기 어렵게 할 수 있는 디스플레이용 글래스 기판의 제조 방법 및 글래스 기판, 또한 이 글래스 기판을 이용한 디스플레이용 패널을 제공하는 것을 목적으로 한다.

본 발명의 일 양태는, 반도체 소자가 형성되는 디스플레이용 글래스 기판의 제조 방법이다. 그 제조 방법은,

글래스 기판을 제작하는 공정과,

상기 글래스 기판의 주 표면 중 한쪽의 글래스 표면에 표면 처리를 하여 표면 요철을 형성하는 공정을 갖는다.

상기 표면 처리된 상기 글래스 표면에 있어서, 상기 표면 요철의 면 거칠기 중심면으로부터 1㎚ 이상의 높이를 갖는 볼록부가 분산되어 설치되고, 상기 볼록부의 상기 글래스 표면의 면적에 차지하는 면적 비율이 0.5∼10％로 되도록 상기 표면 처리가 행해진다.

그때, 상기 표면 요철에 있어서의 Rz(Rz는, 원자간력 현미경에 의해 측정되는 표면 요철의 최대 높이임)는, 2(㎚) 이상인 것이 바람직하다. 보다 바람직하게는, 3㎚ 이상이다.

또한, 상기 면적 비율이 0.75∼7.0％인 것이 바람직하고, 1.2∼4.0％인 것이 보다 바람직하다.

또한, 상기 표면 처리는, 플라즈마를 이용한 드라이 에칭 처리인 것이 바람직하다.

또한, 상기 글래스 기판은, 반도체 소자 형성용 글래스 기판인 것이 바람직하다. 특히, 상기 반도체 소자 형성용 글래스 기판의, 상기 글래스 표면과 반대측의 주 표면은, 저온 폴리실리콘 반도체 혹은 산화물 반도체가 형성되는 면인 것이 바람직하다.

본 발명의 일 양태는, 글래스 기판이다. 그 글래스 기판의 주 표면 중 한쪽의 글래스 표면에는, 표면 요철의 면 거칠기 중심면으로부터 1㎚ 이상의 높이를 갖는 볼록부가 분산되어 설치되어 있다. 상기 볼록부의 상기 글래스 표면의 면적에 차지하는 면적 비율은 0.5∼10％이고, 상기 글래스 기판의 주 표면 중 상기 한쪽의 글래스 표면과 반대측의 다른 쪽의 글래스 표면은 디바이스면으로서 이용된다.

상기 글래스 기판은, 상기 다른 쪽의 글래스 표면에 반도체 소자가 형성되는 것이 바람직하다. 그때, 상기 다른 쪽의 글래스 표면은, 저온 폴리실리콘 반도체 혹은 산화물 반도체가 형성되는 면인 것이 바람직하다. 또한, 상기 글래스 기판은, 상기 다른 쪽의 글래스 표면에, 막 두께가 20㎛ 미만인 게이트 절연막을 구비하는 박막 트랜지스터가 형성된다.

본 발명의 일 양태는, 글래스 기판에 반도체 소자가 형성된 디스플레이용 패널이다. 그 디스플레이용 패널의 글래스 기판에는, 제1 주 표면과 제2 주 표면을 갖는다.

상기 제1 주 표면은, 표면 요철의 면 거칠기 중심면으로부터 1㎚ 이상의 높이를 갖는 볼록부가 분산되어 설치된 글래스 표면이며, 상기 볼록부의 상기 글래스 표면의 면적에 차지하는 면적 비율이 0.5∼10％인 글래스 표면을 갖는다.

상기 제2 주 표면은, 상기 제1 주 표면과 반대측에 있고, 반도체 소자가 형성되어 있다.

전술한 양태의 디스플레이용 글래스 기판의 제조 방법 및 글래스 기판, 디스플레이용 패널에 따르면, 글래스 기판의 이동이나 반송시의 대전을 억제할 수 있다. 또한, 반도체 제조 장치에 있어서, 재치 테이블과 글래스 기판이 접촉한 상태에서 글래스 기판을 재치 테이블로부터 제거할 때, 이 제거시에 대전을 발생시키기 어렵게 할 수 있다. 또한, 디스플레이용 패널에 형성되는 반도체 소자의 정전 파괴도 억제될 수 있다.

도 1은 본 실시 형태의 글래스 기판의 단면도.
도 2의 (a)는 글래스 표면의 면 거칠기 중심면으로부터 1㎚ 이상의 높이를 갖는 볼록부의 영역을 설명하는 도면, 도 2의 (b)는 Rz를 설명하는 도면.
도 3a는 원자간력 현미경을 이용하여 계측된 글래스 기판의 표면 프로파일 형상의 일례와 그 표면 요철의 히스토그램을 나타내는 도면.
도 3b는 도 3a에 나타내는 분포에 있어서, 높이 0㎚ 이상의 볼록부의 분포와 히스토그램을 나타내는 도면.
도 3c는 도 3a에 나타내는 분포에 있어서, 높이 1㎚ 이상의 볼록부의 분포와 히스토그램을 나타내는 도면.
도 3d는 도 3a에 나타내는 분포에 있어서, 높이 1.5㎚ 이상의 볼록부의 분포와 히스토그램을 나타내는 도면.
도 4의 (a), (b)는 글래스 표면의 표면 요철의 예를 도시하는 도면.
도 5는 본 실시 형태의 글래스 기판을 제조하는 방법의 플로우를 나타내는 도면.
도 6은 도 5에 나타내는 방법에서 이용하는 에칭 장치의 일례를 설명하는 도면.
도 7은 도 5에 나타내는 방법에서 이용하는 에칭 장치의 다른 예를 설명하는 도면.
도 8은 실험예에서 행하는 대전 실험을 설명하는 도면.

이하, 본 발명의 디스플레이용 글래스 기판의 제조 방법, 글래스 기판 및 디스플레이용 패널에 대해 본 실시 형태에 기초하여 상세하게 설명한다.

본 발명에 있어서의 글래스 표면의 표면 요철은, 원자간력 현미경(ParkSystems사에서 제조한, 모델 XE-100)이, 적절한 교정이 된 상태에서 논콘택트 모드에서 계측된 것을 말한다. 또한, 계측에서는, 산술 평균 거칠기 Ra가 1㎚ 미만과 같은 면 거칠기가 작은 표면을 측정하기 위해, 원자간력 현미경이 조정된다.

계측 조건으로서는,

ㆍ스캔 에어리어는 사방 1㎛,

ㆍ스캔레이트는 0.8㎐,

ㆍ서보 게인은 1.5,

ㆍ샘플링은 256포인트×256포인트,

ㆍ세트 포인트는 자동 설정(수동 설정이라도 좋음)이다.

도 1은 본 실시 형태의 디스플레이 글래스 기판의 제조 방법에 의해 제조되는 글래스 기판(10)의 단면도이다.

글래스 기판(10)은, 액정 디스플레이 패널, 플라즈마 디스플레이 패널, 유기 EL 디스플레이 패널 등의 플랫 패널 디스플레이에 이용된다. 글래스 기판(10)은 또한, 태양 전지 패널의 글래스 기판으로서 이용할 수도 있다. 예를 들면, 두께가 0.1∼0.8㎜이고, 사이즈가 550㎜×650㎜∼2200㎜×2500㎜인 글래스 기판이다. 글래스 기판에는, 글래스 기판의 제조 후, 글래스 기판의 주 표면에 반도체 소자가 형성된다. 글래스 기판(10)의 한쪽의 글래스 표면(12)은, TFT 등의 반도체 소자를 형성하는 면(반도체 소자 형성면)이며, 저온 폴리실리콘 박막이나 ITO(Indium Thin Oxide) 박막 등의 복수층의 박막을 형성하는 반도체 소자 형성면(저온 폴리실리콘 반도체 혹은 산화물 반도체가 형성되는 면)이다. TFT에는, 예를 들면 막 두께가 20㎛ 미만인 게이트 절연막을 구비하는 것이 포함된다. 고정밀ㆍ고해상도를 위한 디스플레이용 패널에서는, 게이트 절연막은, 예를 들면 5㎛ 이상 20㎛ 미만으로 형성된다. 또한, 이러한 막 두께의 게이트 절연막을 구비하는 TFT에서는, 게이트 절연막 외에, 반도체 소자를 형성하는 각 층의 막 두께도 얇게 형성되어 있다. 따라서, 글래스 표면(12)에서는, Ra(산술 평균 거칠기 : JIS B0601 : 2001)가 0.2(㎚) 이하로 억제되어 매우 매끄러운 면으로 되어 있다.

한편, 글래스 표면(12)과 반대측이며, 글래스 표면(12)에 대향하는 글래스 표면(14)은, 에칭에 의해 조면화(粗面化) 처리면으로 되어 있다. 구체적으로는, 글래스 표면(14)의 표면 요철의 면 거칠기 중심면으로부터 1㎚ 이상의 높이를 갖는 볼록부가 분산되어 설치되고, 또한 그 볼록부의 글래스 표면(14)의 전체 면적에 차지하는 면적 비율이 0.5∼10％로 되어 있다. 또한, 본 실시 형태에서는, 에칭 처리에 의해 표면 요철이 형성되지만, 에칭 처리에 한정되지 않는다. 표면 요철을 형성할 수 있는 표면 처리이면 된다. 표면 처리에는, 에칭 처리 외에, 테이프 연마, 브러시 연마, 지립(砥粒) 연마, CMP(Chemical Mechanical Polishing) 등의 물리 연마가 포함된다.

도 2의 (a)는, 글래스 표면(14)의 면 거칠기 중심면으로부터 1㎚ 이상의 높이를 갖는 글래스 표면(14)에 형성되는 볼록부의 영역을 1차원 표시로 설명하는 도면이고, 도 2의 (b)는 Rz를 1차원 표시로 설명하는 도면이다. 도 2의 (a), (b)에서는, 표면 프로파일 형상이 1차원 표시로 나타내어져 있고, 면 거칠기 중심면은 평균 기준선 m으로 나타내어져 있다.

도 2의 (a)에서는, 글래스 표면의 면 거칠기 중심면(도면에서는 평균 기준선 m에 대응)으로부터 1㎚ 이상의 높이를 갖는 볼록부(사선의 영역)의 영역을 영역 Z로 나타내고 있다. 여기서, 글래스 표면의 면 거칠기 중심면이라 함은, 이 중심면을 기준으로 하는 상기 표면 프로파일 형상(2차원의 표면 프로파일 형상)의 각 위치에서의 높이(높은 경우는 플러스, 낮은 경우는 마이너스)를 합계(혹은 적분)하였을 때, 합계값(적분값)이 0으로 되는 높이에 위치하는 평면을 말한다.

또한, Rz는, 표면 프로파일 형상 중에서, 글래스 표면(14)의 표면 요철의 면 거칠기 중심면(도면에서는 평균 기준선 m)에 대한 최대 피크 높이를 Rp로 정하고, 최대 곡부 깊이를 Rv로 정하였을 때, Rp와 Rv의 합계값, 즉, Rp＋Rv를 말한다. 또한, Rz는, JIS B 0601:2001에 정의되어 있다.

도 3a∼도 3d를 이용하여, 면적 비율의 측정 방법을 설명한다.

도 3a는, 상기 원자간력 현미경을 이용하여 계측한 1㎛×1㎛(256포인트×256포인트)의 사이즈의 표면 프로파일 형상의 일례와 그 표면 요철의 히스토그램을 나타내는 도면이다. 높이 0㎚의 위치가 글래스 표면의 면 거칠기 중심면의 위치이다. 도 3b∼도 3d는 각각, 글래스 표면의 면 거칠기 중심면으로부터 0㎚ 이상, 1㎚ 이상 및 1.5㎚ 이상의 높이를 갖는 볼록부가 분산되는 분포와 히스토그램을 나타내고 있다. 도 3b∼도 3d에서는, 높이 0㎚ 이상의 볼록부, 높이 1.0㎚ 이상의 볼록부, 높이 1.5㎚ 이상의 볼록부의 각각이 백색으로 나타내어져 있다. 볼록부의 높이가 0㎚, 1㎚, 1.5㎚ 이상의 면적은, 산출되는 히스토그램으로부터, 0㎚, 1㎚, 1.5㎚의 높이에서 슬라이스를 행하고, 0㎚, 1㎚, 1.5㎚ 이상의 화상 중의 화소수를 카운트함으로써 각 볼록부의 면적이 구해진다.

본 실시 형태의 글래스 기판에서는, 도 3c에 나타내는 백색 영역으로 나타내어진 높이가 1㎚ 이상인, 글래스 표면(14)의 전체 영역에 포함되는 볼록부가, 글래스 표면(14) 전체 영역에 차지하는 면적 비율이 0.5∼10％의 범위 내에 있다. 도 3d에서는, 백색 영역은 0.5％ 미만으로, 1.5㎚ 이상의 높이의 볼록부의 영역이 작은 것을 알 수 있다.

전술한 바와 같이, 높이가 1㎚ 이상인 볼록부의 글래스 표면(14)의 면적에 차지하는 면적 비율을 0.5∼10％로 하는 것은, 이하의 이유에 의한다. 전하의 이동은, 물체와 물체 사이의 거리, 예를 들면 글래스 기판과, 재치 테이블 등의 지지체와의 거리가 어느 정도 이하, 예를 들면 1㎚ 이하, 0.2∼0.8㎚ 정도에서 발생한다고 일컬어지고 있다.

이로 인해, 본 발명자는, 글래스 표면(14)의 표면 요철의 면 거칠기 중심면으로부터 1㎚ 이상의 높이를 갖는 볼록부에 주목하고 있다. 이때, 1㎚ 이상의 높이를 갖는 볼록부의 글래스 표면(14)의 면적에 차지하는 면적 비율이 0.5％ 이상으로 되어 있는 것이, 대전을 발생시키지 않는 점에서 유효한 것을 발견하였다. 면적 비율이 0.5％ 미만인 경우에는, 글래스 기판을 재치 테이블에 재치하였을 때, 또는 재치하여 글래스 기판을 흡착하였을 때에, 글래스 기판의 표면 요철의 볼록부의 주위의 부분과 재치 테이블의 표면 사이에 있어서, 볼록부가 글래스 기판을 지지할 수 없고, 글래스 기판과 재치 테이블의 표면의 거리를 충분히 유지할 수 없어, 대전을 일으켜 버린다고 생각된다. 한편, 면적 비율이 10％를 초과하는 경우, 상기 볼록부와 재치 테이블 사이의 접촉 부분의 면적이 많아지므로 최대 대전량이 증가한다. 또한, 면적 비율이 10％를 초과하도록 에칭을 행하는 경우, 글래스 표면(14)의 표면 요철을 목표대로 조정하는 것은 어렵고, 표면 품질을 확보할 수 없어, 글래스 표면(14)에 흠집 결함을 만들기 쉽다. 예를 들면, 잠재적인 미소 흠집이, 표면 처리에 의해 증폭되어, 흠집 결함으로 될 우려가 있다. 따라서, 상기 면적 비율은 0.5∼10％이고, 상기 면적 비율은 0.75∼7.0％인 것이 바람직하고, 1.2∼4.0％인 것이 보다 바람직하다.

한편, Rz는 2㎚ 이상인 것이, 대전을 억제하는 면에서 바람직하다. Rz는 3㎚ 이상인 것이 대전을 억제하는 면에서 보다 바람직하다. 그러나 Rz는 소정값을 초과하면, 글래스 기판의 면 강도가 크게 저하되고, 또한 표면 요철이 커져 상기 흠집 결함이 발생하기 쉬워진다.

종래의 글래스 기판에서는, 박리 대전을 억제하기 위해 Ra를 0.3∼1.5㎚로 하지만, 이 Ra를 0.3∼1.5㎚로 해도, 본 실시 형태에 있어서의 상기 볼록부의 글래스 표면의 면적에 차지하는 면적 비율은 0.5∼10％로 되지 않는다. 또한, 상기 면적 비율을 0.5∼10％로 해도 Ra는 반드시 0.3∼1.5㎚로 되는 것은 아니다. 즉, Ra와 상기 면적 비율은 서로 관계없는 파라미터이다.

본 실시 형태에서는, 예를 들면, 글래스 기판(10)의 대전 혹은 그 대전량을 억제하기 위해, 글래스 표면(14)에 있어서 높이가 1㎚ 이상으로 되는 볼록부의 면적 비율을 0.5∼10％로 한다. 이로 인해, 글래스 표면(14)에는 표면 요철을 조면화 처리에 의해 다수 형성시키게 된다. 따라서, 글래스 기판(10)의 대전 혹은 대전량을 억제하는 경우, 글래스 표면(14)의 Ra는 조면화 처리에 의해 일반적으로 커진다고 생각된다. 그러나 이 Ra는, 글래스 표면(14)에 형성하는 표면 요철의 볼록부의 분포에 따라 크게 변화된다. 예를 들면, 볼록부에 있어서의 최대 높이(주위의 오목부로부터의 최대 돌출 높이)가 동일한 도 4의 (a), (b)에 도시하는 2가지 예를 상정한다. 도 4의 (a)에 도시하는 예는, 복수의 볼록부 중, 대부분의 볼록부의 높이가 낮은 높이로 대략 정렬되어 있고, 극히 일부의 볼록부의 높이가 주위의 볼록부에 비해 돌출되어 있는 예이다. 도 4의 (b)에 도시하는 예는, 복수의 볼록부의 대략 전부의 높이가 대략 정렬되어 있는 예이다. 이때, 산술 평균 거칠기 Ra는, Ra₂＞Ra₁이다. 그리고 도 4의 (a)에 도시하는 예의 쪽이, 도 4의 (b)에 도시하는 예에 비해, 볼록부가 재치 테이블과 접촉하는 면적이 작으므로, 도 4의 (a)에 도시하는 예의 쪽이 글래스 기판(10)의 대전 혹은 대전량을 크게 억제한다. 이로 인해, 도 4의 (a), (b)에 도시하는 예에 따르면, 대전 혹은 대전량을 억제하기 위해서는, 글래스 표면(14)의 Ra가 작은 쪽이 좋은 것이 된다. 이 점은, 상술한 대전 혹은 대전량을 억제하기 위해 글래스 표면(14)의 Ra를 크게 하는 등의 일반적인 생각과 모순되게 된다.

이와 같이, Ra는, 글래스 기판(10)의 대전 혹은 대전량을 억제하기 위한 지표로서 충분하지 않다. 본 실시 형태에서는, 이 점을 고려하여, 글래스 표면(14)에 있어서 높이가 1㎚ 이상인 볼록부의 면적 비율이 0.5∼10％로 되도록, 글래스 표면(14)의 조면화 처리를 행한다.

본 실시 형태의 글래스 기판(10)에서는, 글래스 기판의 대전 혹은 그 대전량이 억제되므로, 반도체 제조 장치를 이용하여 성막 등의 처리를 행하는 글래스 기판에 적절히 이용할 수 있는 것 외에, 글래스 기판에 먼지나 티끌이 부착되지 않는 것이 바람직한 컬러 필터 형성용 글래스 기판에도 적절히 이용할 수 있다.

또한, 본 실시 형태의 글래스 기판(10)은, 전술한 글래스 표면(12)에, 막 두께가 20㎛ 미만인 게이트 절연막을 구비하는 TFT가 형성되는 글래스 기판으로서 적절히 이용된다. 최근의 고정밀ㆍ고해상도 디스플레이용 패널에서는, 절연막을 주로 하여, 반도체 소자에 포함되는 각 층의 막 두께가 얇아지고 있다. 그 배경으로서, 화소 피치를 좁게 하는 것이나, 표시 전환을 빠르게 하는 것의 요구에 응하기 위해, 게이트 절연막을 얇게 하는 것이 요구되고 있는 것을 들 수 있다. 또한, 디스플레이용 패널의 전력 절약화를 위해, 게이트 전압이 작아도 되는 관점에서도, 게이트 절연막의 막 두께는 얇아지고 있다. 고정밀ㆍ고해상도 패널에 있어서의 이러한 박막화의 일례로서, 게이트 절연막의 막 두께를 20㎚ 미만으로 하는 것이 행해지고 있다. 게이트 절연막의 막 두께는, 종래는 70∼100㎚ 정도였던 것이, 최근에는 50㎚, 나아가서는 20㎚로 되고 있다. 게이트 절연막을 이와 같이 얇게 하는 것이 가능해진 것은, 게이트 절연막의 막 품질이 향상됨으로써, 상기한 바와 같은 요구에 따라서 막 두께를 얇게 할 수 있게 되었기 때문이다. 그러나, 한편, 글래스 기판의 대전에 의해 게이트 절연막에서 방전이 일어나, 게이트 절연막이 손상되는 등, 반도체 소자의 정전 파괴라고 하는 문제가 발생하게 되었다. 따라서, 이러한 게이트 절연막이 20㎛ 미만인 TFT가 형성된 디스플레이용 패널에 이용되는 글래스 기판으로서, 상기한 바와 같이 대전 혹은 그 대전량이 억제되는 글래스 기판을 이용하는 것이 특히 유효하다.

(디스플레이용 패널)

이러한 글래스 기판(10)의 주 표면에 반도체 소자가 형성되어, 디스플레이용 패널이 제작된다.

구체적으로는, 디스플레이용 패널의 글래스 기판(10)은, 제1 주 표면과 제2 주 표면을 갖는다.

제1 주 표면은, 표면 요철의 면 거칠기 중심면으로부터 1㎚ 이상의 높이를 갖는 볼록부가 분산되어 설치된 상기 글래스 표면(14)으로 되어 있고, 상기 볼록부의 글래스 표면(14)의 면적에 차지하는 면적 비율이 0.5∼10％이다.

제2 주 표면은, 제1 주 표면(글래스 표면(14))과 반대측의 면이며, 제2 주 표면은 상기 글래스 표면(12)으로 되어 있고, 반도체 소자가 형성되어 있다. 예를 들면, 제2 주 표면에 있어서, 전극, 배선 패턴 등이 패터닝된 도체 박막이나 반도체 소자가 형성되어 있다. 즉, 제2 주 표면에 있어서, 전극용 도체 박막의 형성이나 반도체 박막의 형성 외에 레지스트막의 형성, 에칭, 레지스트 박리 등의 포토리소그래피 공정을 거쳐서, 디스플레이용 패널이 형성된다. 이러한 디스플레이용 패널에 있어서는, 패널 제작 공정 중, 글래스 기판(10)의 대전 혹은 대전량이 억제되므로, 반도체 소자의 정전 파괴는 억제될 수 있다.

특히, 저온 폴리실리콘 반도체 혹은 산화물 반도체가 글래스 기판(10)에 형성되는 경우, 종래 형성되어 있었던 비정질 실리콘 반도체에 비해 반도체 소자의 두께가 얇아지고, 또한 반도체 소자에 접속되는 배선의 폭 및 피치 간격은 좁아지고 있고, 피치 간격은 예를 들면 5㎛로부터, 1.5∼3㎛ 정도로 좁아지고 있다. 이로 인해, 대전에 의한 파손 방지의 요구는 종래에 비해 보다 높아지고 있다. 이로 인해, 저온 폴리실리콘 반도체 혹은 산화물 반도체가 글래스 기판(10)에 형성되는 경우, 대전 및 그 대전량을 억제할 수 있는 글래스 기판(10)의 효과는 크다.

또한, 글래스 기판(10)은, 전술한 막 두께가 20㎛ 미만인 게이트 절연막을 구비하는 TFT가 형성된 디스플레이용 패널에 적절히 이용된다. 이러한 막 두께가 작은 게이트 절연막은 방전이 일어나기 쉬워 손상되기 쉽지만, 글래스 기판(10)을 이용함으로써 글래스 기판의 대전 및 그 대전량이 억제되어 있으므로, 이러한 TFT의 정전 파괴가 유효하게 억제된다. 따라서, 게이트 절연막 등의 박막화를 도모하면서, 대전에 의한 문제를 억제할 수 있는 고정밀ㆍ고해상도 디스플레이용 패널이 얻어진다.

(글래스 조성)

글래스 기판(10)의 글래스의 조성으로서, 이하의 성분을 포함하는 글래스가 예시된다.

(a) SiO₂:50∼70질량％,

(b) B₂O₃:5∼18질량％,

(c) Al₂O₃:10∼25질량％,

(d) MgO:0∼10질량％,

(e) CaO:0∼20질량％,

(f) SrO:0∼20질량％,

(o) BaO:0∼10질량％,

(p) RO:5∼20질량％(단, R은 Mg, Ca, Sr 및 Ba로부터 선택되는 적어도 1종임),

(q) R'₂O:0∼2.0질량％(단, R'은 Li, Na 및 K로부터 선택되는 적어도 1종임),

(r) 산화 주석, 산화철 및 산화 세륨으로부터 선택되는 적어도 1종의 금속 산화물을 합계 0.05∼1.5질량％.

이러한 글래스 기판(10)은, 다운드로우법, 플로트법 등을 이용하여 제조된다. 이하의 설명에서는, 다운드로우법을 이용한 제조 방법을 설명한다. 도 5는 본 실시 형태의 글래스 기판(10)의 제조 방법의 플로우의 일례를 설명하는 도면이다. 디스플레이용 글래스 기판의 제조 방법은, 용해 공정(스텝 S10)과, 청징(淸澄) 공정(스텝 S20)과, 교반(攪拌) 공정(스텝 S30)과, 성형 공정(스텝 S40)과, 서냉(徐冷) 공정(스텝 S50)과, 채판(採板) 공정(스텝 S60)과, 절단 공정(스텝 S70)과, 조면화 처리 공정(스텝 S80)과, 단부면 가공 공정(스텝 S90)을 주로 갖는다. 상기 용해 공정(스텝 S10)과, 청징 공정(스텝 S20)과, 교반 공정(스텝 S30)과, 성형 공정(스텝 S40)과, 서냉 공정(스텝 S50)과, 채판 공정(스텝 S60)과, 절단 공정(스텝 S70)에 의해, 반도체 소자가 형성되는 면을 갖는 글래스 기판(10)이 제작된다. 그 후에 행해지는 조면화 처리 공정에 의해, 글래스 기판(10)의 주 표면 중, 반도체 소자가 형성되는 면과 반대측의 글래스 표면(14)에 표면 요철이 형성된다.

용해 공정(스텝 S10)은 용해로에서 행해진다. 용해로에서는, 글래스 원료를, 용해로에 축적된 용융 글래스의 액면에 투입하고, 가열함으로써 용융 글래스를 제작한다. 또한, 용해로의 내측 측벽의 1개의 바닥부에 설치된 유출구로부터 하류 공정을 향해 용융 글래스를 흘린다.

용해로의 용융 글래스의 가열은, 용융 글래스 자신에 전기가 흘러 스스로 발열하여 가열하는 방법 외에, 버너에 의한 화염을 보조적으로 부여하여 글래스 원료를 용해할 수도 있다. 또한, 글래스 원료에는 청징제가 첨가된다. 청징제로서, SnO₂, As₂O₃, Sb₂O₃ 등이 알려져 있지만, 특별히 제한되지 않는다. 그러나 환경 부하 저감의 점에서, 청징제로서 SnO₂(산화주석)를 이용하는 것이 바람직하다.

청징 공정(스텝 S20)은, 적어도 청징관에 있어서 행해진다. 청징 공정에서는, 청징관 내의 용융 글래스가 승온됨으로써, 용융 글래스 중에 포함되는 O₂, CO₂ 혹은 SO₂를 포함한 기포가, 청징제의 환원 반응에 의해 발생한 O₂를 흡수하여 성장하고, 용융 글래스의 액면에 기포는 부상하여 방출된다. 또한, 청징 공정에서는, 용융 글래스의 온도를 저하시킴으로써, 청징제의 환원 반응에 의해 얻어진 환원 물질이 산화 반응을 한다. 이에 의해, 용융 글래스에 잔존하는 기포중의 O₂ 등의 가스 성분이 용융 글래스중에 재흡수되어, 기포가 소멸된다. 청징제에 의한 산화 반응 및 환원 반응은, 용융 글래스의 온도를 제어함으로써 행해진다. 또한, 청징 공정은, 감압 분위기의 공간을 청징관에 만들어, 용융 글래스에 존재하는 기포를 감압 분위기에서 성장시켜 탈포(脫泡)시키는 감압 탈포 방식을 이용할 수도 있다.

다음으로, 교반 공정이 행해진다(스텝 S30). 교반 공정에서는, 글래스의 화학적 및 열적 균일성을 유지하기 위해, 수직을 향한 도시되지 않은 교반조에 용융 글래스가 통과된다. 교반조에 설치된 스털러에 의해 용융 글래스는 교반되면서, 수직 하방향 저부로 이동하여, 후공정으로 유도된다. 이것에 의해, 맥리 등의 글래스의 불균일성을 억제할 수 있다.

다음으로, 성형 공정이 행해진다(스텝 S40). 성형 공정에서는, 다운드로우법이 이용된다. 다운드로우법은, 예를 들면 일본 특허 출원 공개 제2010-189220호 공보, 일본 특허 제3586142호 공보를 이용한 공지의 방법이다. 이에 의해, 소정의 두께, 폭을 갖는 시트 글래스가 성형된다. 성형 방법으로서는, 다운드로우법 중에서도, 오버플로우 다운드로우가 가장 바람직하지만, 슬롯 다운플로우여도 된다.

다음으로, 서냉 공정이 행해진다(스텝 S50). 구체적으로는, 성형된 시트 글래스는, 왜곡이나 휨이 발생하지 않도록 냉각 속도를 제어하여, 도시되지 않은 서냉로에서 서냉점 이하로 냉각된다.

다음으로, 채판 공정이 행해진다(스텝 S60). 구체적으로, 연속적으로 생성되는 시트 글래스는 일정한 길이마다 채판되어 글래스 기판이 얻어진다. 이후, 절단 공정(스텝 S70)에 있어서, 소정의 사이즈로 글래스 기판이 절단된다.

다음으로, 조면화 처리가 행해진다(스텝 S80). 구체적으로는, 글래스 기판에 표면 세정 처리가 실시되고, 그 후, 에칭 처리가 실시된다.

표면 세정 처리에서는, 예를 들면 도시되지 않은 대기압 플라즈마 세정 처리 장치가 이용되고, 에칭 처리에서는, 대기압 플라즈마를 이용한 에칭 장치가 이용된다.

대기압 플라즈마 세정 처리 장치는, 예를 들면 반송 롤러에 의해 반송되는 글래스 기판(10)의 글래스 표면(14)(반송 롤러와 접촉하는 면)에, N₂, O₂를 이용한 플라즈마 상태의 가스를 글래스 기판(10)의 폭 방향으로 최대한 연장된 슬릿 형상의 노즐로부터 분출한다.

대기압 플라즈마 세정 처리 장치는, N₂, O₂의 공급로와, 공급로 도중의 양측에 설치된 한 쌍의 대향 전극과, 이 한 쌍의 대향 전극의 각각의 표면을 덮는 유전체를 갖고, 상기 공급로의 단부가 플라즈마 조사구로 되어 글래스 기판(10)을 향하고 있다.

이러한 플라즈마에 의해 활성화된 가스(래디컬)를 글래스 표면(14)에 분출함으로써, 글래스 표면(14)에 부착되는 불필요한 유기물로 이루어지는 박막을 산화하여 제거한다. 유기물로 이루어지는 박막을 제거하는 것은, 유기물로 이루어지는 박막이, 후술하는 에칭 처리에 있어서의 마스크로서 기능하지 않도록 하기 위함이다.

따라서, 플라즈마에 의해 세정된 글래스 표면(14)은, 유기물이 제거되어 친수성을 나타낸다. 이때 글래스 표면(14)에 있어서의 물의 접촉각은 10도 이하로 되는 것이 바람직하고, 5도 이하로 되는 것이 보다 바람직하다. 이러한 바람직한 형태는, 활성화된 가스에 의한 세정 시간 혹은 가스의 유량을 조정함으로써 달성할 수 있다. 즉, 표면 세정의 조건으로서, 세정 시간 및 활성화된 가스의 유량을 조정함으로써, 물의 접촉각이 10도 이하로 되도록 하는 것이 바람직하다.

또한, 대기압 플라즈마를 이용한 세정 대신에, 오존 가스의 분사나 자외선의 조사를 행함으로써, 유기물의 박막을 제거할 수도 있다. 적어도 유기물을 산화시키거나 혹은 유기물의 박막을 개질시켜 제거할 수 있으면 좋다. 또한, 유기물을 제거 가능한 세정액의 도포나 딥 처리에 의해 세정을 행해도 된다. 그러나 후술하는 드라이 에칭을 효율적으로 행하기 위해서는, 오존 가스의 분사나 자외선의 조사에 의해 세정을 행하는 것이 바람직하다.

도 6은 대기압 플라즈마를 이용한 에칭 장치의 일례를 도시하는 도면이다.

대기압 플라즈마를 이용한 에칭 장치(30)는, 에칭 헤드(34)와, 도시되지 않은 가스 배기 유닛을 갖는다. 에칭 장치(30)는, 반송 롤러(32)에 의해 반송되는 글래스 기판의 한쪽의 글래스 표면(14)(반송 롤러(32)과 접촉하는 면)에, 에칭 가스를 에칭 헤드(34)의 글래스 기판의 폭 방향으로 최대한 연장된 슬릿 형상의 노즐로부터 글래스 표면에 분출한다. 에칭 가스는, CF₄ 및 H₂O의 혼합 가스를 플라즈마 상태로 함으로써 생성되는 활성화한 HF 성분을 갖는 가스이다. 이에 의해, 글래스 표면은, 에칭 가스에 의해 조면화된다.

또한, 글래스 기판(10)의 글래스 표면(14)에는, 에칭 처리된 후의 표면 요철의 면 거칠기 중심면으로부터 1㎚ 이상의 높이를 갖는 볼록부가 분산되어 설치되어 있다. 이 볼록부의 글래스 표면(14)의 전체 면적에 차지하는 면적 비율이 0.5∼10％로 되도록, 상기 에칭 처리가 행해진다. 구체적으로는, 조면화 처리의 조건(표면 세정의 조건 및 에칭 조건)이 설정된다. 예를 들면, 에칭 조건에서는, 글래스 기판(10)의 반송 속도를 조정함으로써 에칭의 처리 시간을 조정하거나, 혹은 글래스 표면(14)에 분사하는 에칭 가스의 유량, 가스의 종류나 농도를 조정한다.

또한, 조면화 처리를 위해 에칭하는 방법은, 에칭 가스를 이용하는 드라이 에칭에 한정되지 않고, 에칭액을 조면화 처리하는 글래스 표면에 도포하는 웨트 에칭을 이용해도 된다. 도 7은 에칭액 MS를 이용하여 글래스 표면을 조면화 처리하는 방법을 나타내는 도면이다.

에칭액 MS는 용기(28)에 저류(貯留)되어 있다. 글래스 기판(10)과 용기(28) 사이에는, 글래스 표면(14)이 에칭액 MS와 접촉하여 반송되도록, 반송 롤러(22) 및 반송 도포 롤러(24)가 설치되어 있다. 반송 도포 롤러(24)의 외주면은 스폰지재로 구성되어 있다. 또한, 반송 도포 롤러(24)의 외주면의 일부가 에칭액 MS 중에 잠겨 있다. 따라서, 반송 도포 롤러(24)의 표면에는 에칭액 MS가 흡수되어 있다. 반송 도포 롤러(24)에 흡수된 에칭액 MS는, 글래스 기판(10)의 글래스 표면(14)과 접촉하여 에칭액 MS가 글래스 표면(14)에 도포된다. 그때, 글래스 기판(10)에 도포되는 에칭액 MS의 도포량을 조정하기 위해, 반송 도포 롤러(24)에 흡수된 에칭액 MS의 일부가 회전하는 접촉 롤러(26)의 압박에 의해 압착된다. 즉, 장치에는, 반송 도포 롤러(24)의 표면을 압박하는 접촉 롤러(26)가 설치되어 있다. 또한, 에칭액 MS를 이용한 조면화 처리시에는, 이러한 도포량의 조정 외에, 에칭액 MS에 이용되는 불산의 농도나, 에칭 시간의 조정이 행해져도 된다. 예를 들면, 4000ppm∼5000ppm의 비교적 고농도의 불산을 이용한 후, 도포량 및 에칭 시간을 조정하여, 원하는 형상으로 조면화할 수 있다.

도 7에 나타내는 장치에서는, 접촉 롤러(26)가 반송 도포 롤러(24)의 표면을 압박하는 정도를 조정함으로써, 글래스 표면(14)에 도포하는 에칭액 MS의 도포량을 조정할 수 있다. 즉, 에칭 처리된 후의 글래스 표면(14)에 있어서, 표면 요철의 면 거칠기 중심면으로부터 1㎚ 이상의 높이를 갖는 볼록부가 분산되어 설치되고, 또한 이 볼록부의 글래스 표면의 면적에 차지하는 면적 비율이 0.5∼10％로 되도록 에칭 처리의 조건이 조정된다. 에칭액 MS의 도포에 의해 에칭 처리된 글래스 기판(10)은 물 등에 의해 헹굼 처리가 행해진다.

이와 같이 하여, 드라이 에칭에 의해, 혹은 웨트 에칭에 의해 조면화 처리 공정이 행해진다. 드라이 에칭에 의해, 혹은 웨트 에칭 대신에, 테이프 연마나 브러시 연마, 지립 연마, CMP(Chemical Mechanical Polishing) 등의 물리 연마가 행해져도 된다.

이 후, 단부면 가공 공정이 행해진다(스텝 S90). 단부면 가공 공정에서는, 글래스 표면 및 단부면의 연삭ㆍ연마가 행해진다. 단부면 가공은, 예를 들면 다이아몬드 휠이나 수지 휠 등이 이용된다.

디스플레이용 글래스 기판의 제조 방법은, 이 밖에, 세정 공정 및 검사 공정을 갖지만, 이들 공정의 설명은 생략한다.

이와 같이 하여 얻어진 글래스 기판(10)은 패널 제조 업자에게 반송되어, 패널 제조 업자에게 있어서 글래스 기판(10)의 글래스 표면(12)을 형성하는 주 표면에, 전극용 도체 박막의 형성이나 반도체 박막의 형성 외에 레지스트막의 형성, 에칭, 레지스트 박리 등의 포토리소그래피 공정을 거쳐서, 전극, 배선 혹은 반도체 소자 등이 형성되어, 디스플레이용 패널이 제작된다. 또한, 글래스 기판(10)의 글래스 표면(12)에는, 반도체 소자 등을 형성하는 대신에, 포토리소그래피 공정에 의해, 블랙 매트릭스나 RGB 패턴을 포함하는 컬러 필터가 형성되어도 된다.

이상과 같이, 글래스 기판(10)에는, 에칭 처리된 글래스 표면(14)의 표면 요철의 면 거칠기 중심면으로부터 1㎚ 이상의 높이를 갖는 볼록부가 분산되어 설치되고, 이 볼록부의 글래스 표면의 면적에 차지하는 면적 비율이 0.5∼10％로 되도록, 바람직하게는 0.75∼7.0％, 보다 바람직하게는 1.2％∼4.0％로 되도록, 에칭 처리가 행해진다. 이에 의해, 반도체 제조 장치 등의 재치 테이블과 글래스 기판이 접촉한 후, 글래스 기판이 제거될 때라도, 이 접촉, 제거시의 대전이 발생되기 어려워진다.

특히, 표면 요철에 있어서의 Rz(Rz는, 원자간력 현미경에 의해 측정되는 표면 요철의 최대 높이임)는, 2(㎚) 이상인 것이, 대전이 발생하기 어렵게 하는 점에서 바람직하다.

[실험예]

본 실시 형태의 효과를 조사하기 위해, 보로알루미노실리케이트 글래스를 이용한 액정 표시 장치용 글래스 기판을 제작하였다.

(조면화 처리)

제작한 글래스 기판에 대해, 상술한 대기압 플라즈마 세정을 행하였다. 즉, 플라즈마 상태의 N₂, O₂의 혼합 가스를, 매분 소정의 양, 글래스 기판의 폭 전체에 흘려, 글래스 기판의 글래스 표면을 세정하였다.

또한, 도 6에 나타내는 에칭 장치(30)를 이용하여 에칭을 행하였다. 에칭 장치(30)에 있어서 희가스 등을 이용하여 생성된 플라즈마중에 CF₄, H₂O의 혼합 가스를 통과시킴으로써 얻어진 래디컬화된 에칭 가스 HF를 글래스 기판의 폭 전체에 흘려 에칭을 행하였다.

하기 표 1에 나타내는 시료 1∼8은, CF₄, H₂O의 공급량, 나아가서는 CF₄, H₂O의 혼합 가스에 가하는 캐리어 가스의 종류(N₂ 혹은 Ar 가스)를 다양하게 변화시킴으로써, 조면화 처리에 의해 형성되는 표면 요철의 형태를 다양하게 바꾼 예이다. 시료 0은, 드라이 에칭을 전혀 행하지 않은 예이다.

[표면 요철]

글래스 기판(10)의 글래스 표면(14)의 표면 요철은, 제작한 글래스 기판(10)으로부터 시료(길이 50㎜, 폭 50㎜)를 잘라내고, 이 시료 각각을 원자간력 현미경(ParkSystems사에서 제조한, 모델 XE-100)을 이용하여 논콘택트 모드에서 계측하였다. 계측 전에, 산술 평균 거칠기 Ra가 1㎚ 미만과 같은 면 거칠기가 작은 표면 요철을 계측하기 위해, 장치는 조정되었다. 계측시, 스캔 에어리어를 1㎛×1㎛(샘플링수는 256포인트×256포인트), 스캔레이트를 0.8㎐로 하였다. 또한, 상기 원자간력 현미경의 논콘택트 모드에 있어서의 서보 게인을 1.5로 하였다. 세트 포인트는 자동 설정으로 하였다. 이 계측에 의해, 표면 요철에 관한 2차원의 표면 프로파일 형상을 얻었다. 이 표면 프로파일 형상으로부터, 표면 요철의 히스토그램을 얻고, 면 거칠기 중심면으로부터의 높이가 1㎚인 높이에서 슬라이스를 행하여, 높이가 1㎚ 이상인 화상 중의 화소수를 카운트하여 볼록부의 면적을 구함으로써, 볼록부의 면적 비율(％)을 구하였다. 동시에 Rz(㎚)를 구하였다.

〔대전 평가〕

글래스 기판의 대전의 평가는, 730㎜×920㎜의 사이즈이고 두께가 0.5㎜인 글래스 기판(10)을 이용하였다. 도 8에 도시한 바와 같이, 글래스 기판(10)을 기판 테이블(40)에 얹어 승강(昇降) 핀(42)으로 지지한 상태로부터, 기판 테이블(40)의 재치면에 대해 승강 핀(42)을 하강시킴으로써, 글래스 기판(10)을 하강시켜 기판 테이블(40)에 재치하였다. 기판 테이블은, 알루미늄제 테이블을 알루마이트 처리한 표면을 갖는다.

또한, 도시되지 않은 흡인(吸引) 장치에 의해 기판 테이블(40)의 재치면에 설치된 흡인구로부터 글래스 기판(10)을 50㎪로 흡인한 후, 흡인을 종료하고 승강 핀(42)을 상승시켰다. 이와 같이 글래스 기판(10)의 하강, 흡인, 흡인 종료, 상승을 1사이클로 하여, 대전량이 포화될 때까지 복수 사이클 반복하였다. 1사이클은 10초로 하였다. 또한, 사이클마다 대전량을 계측하였다. 대전량의 계측은, 글래스 중앙부의 글래스 표면의 전위를 계측함으로써 대용하였다. 계측은, 표면 전위계(오므론사에서 제조한 ZJ-SD)를 이용하였다. 표면 전위계의 설치 높이는 10㎜로 하였다. 대전 측정 환경은, 온습도계에 의한 실측값으로 23.5℃, 74∼75％였다. 이 계측 결과로부터 최대 대전량을 나타내는 최대 전위와 대전 속도를 얻었다. 측정은, 글래스 기판의 기판 테이블측과 반대측의 면의 전위를 측정하였다.

최대 전위는, 글래스 기판(10)의 대전량이 포화 상태로 될 때까지 상기 사이클을 복수 회 반복하여, 포화되었을 때의 전위이다. 대전 속도는, 전위의 절대값이 100V를 초과할 때까지의 사이클의 횟수이다. 또한, 측정한 측의 글래스 기판 표면의 전위는 마이너스였다. 표 1에는, 절대값을 이용하여 나타냈다.

하기 표 1은, 에칭 처리에 의해 형성된, 1㎚ 이상의 높이(표면 요철의 면 거칠기 중심면으로부터의 높이)를 갖는 볼록부의, 글래스 표면(14)의 전체 면적에 차지하는 면적 비율과 Rz를 변화시켰을 때의 대전 속도와 최대 전위의 평가 결과를 나타낸다.

또한, 시료 1, 2에 있어서의 산술 평균 거칠기 Ra는 0.3∼1.5㎚였지만, 표 1에 나타내어진 바와 같이 면적 비율은 0.5∼10％의 범위에 없었다.

표 1의 평가 결과로부터 알 수 있는 바와 같이, 대전 속도(횟수)가 10회를 초과하는 것(대전 속도가 낮아, 허용되는 것)이며, 최대 전위의 절대값이 17kV 미만인 것은 시료 3∼8이며, 모두 면적 비율이 0.5∼10％였다.

또한, 면적 비율이 0.75∼7.0％인 경우, 최대 전위가 16.2kV(대전량이 허용 범위의 조건)보다 낮아, 대전 문제가 발생하기 어려운 것을 알 수 있다. 면적 비율은 1.2∼4.0％의 범위에 포함되는 시료 5∼7의 최대 전위는 16kV보다 낮고, 대전 속도도 낮은 점에서 보다 바람직하다. 즉, 볼록부의 면적 비율은 1.2∼4.0％인 것이 보다 바람직하다.

이상, 본 발명의 디스플레이용 글래스 기판의 제조 방법 및 글래스 기판, 디스플레이용 패널에 대해 상세하게 설명하였지만, 본 발명은 상기 실시 형태에 한정되지 않으며, 본 발명의 주지를 일탈하지 않는 범위에 있어서, 다양한 개량이나 변경을 해도 되는 것은 물론이다.

특히, 선폭이나 피치가 좁은 배선 패턴과 함께 이용되는 고정밀ㆍ고해상도용, 예를 들면 산화물 반도체나 저온 폴리실리콘 반도체 소자 형성용 글래스 기판에 대해, 종래의 파라미터를 이용한 관리에서는, 이들 글래스 기판의 품질 요구에 충분히 응할 수 없었다. 본 발명에 따르면, 글래스 기판 상에 형성되는 배선 전극의 선폭이 좁고, 작은 결함이라도 허용되지 않는 고정밀ㆍ고해상도 디스플레이용 글래스 기판에 있어서, 대전의 문제를 억제할 수 있다.

또한, 방전에 의한 문제를 해소시킬 뿐만 아니라, 정전기에 의한 글래스 기판에의 이물질의 부착량을 저감시킴으로써, 글래스와의 밀착성이 낮은 Cu계의 전극 배선의 수율을 높일 수 있다. 즉, 본 발명의 글래스 기판을 이용함으로써, 선폭이 좁아도, 글래스와의 밀착성이 낮은 배선ㆍ전극 재료의 사용도 가능해진다. 예를 들면, Al계 전극이나 Cr, Mo 전극 등에 비해 밀착성은 낮지만, 저저항인 Ti-Cu 합금 등의 Cu계 전극 재료를 사용할 수 있다. 이와 같이 전극 재료의 선택 폭이 넓어짐으로써, 텔레비전용 등의 대형 패널에 있어서 문제로 되기 쉬운 RC 지연(배선 지연)의 문제를 해소할 수 있다. 또한, 앞으로 더욱 고정밀화가 진행될 것이라 예상되는 휴대 단말기용 소형 패널에 있어서 발생할 수 있는 RC 지연의 문제를 해소할 수 있는 글래스 기판을 제공할 수 있다.

또한, 상기 설명에서는, 디바이스로서 반도체 소자가 설치되는 글래스 기판을 이용하여 대전의 문제를 설명하였지만, 본 발명은, 디바이스로서 컬러 필터 등이 형성되는 디스플레이용 글래스 기판에 있어서의 대전 대책으로서도 유효하다. 예를 들면, 컬러 필터(CF) 패널에 있어서, 블랙 매트릭스(BM)의 세선화가 진행되고 있지만, 본 발명에 따르면, 액정 디스플레이용 CF 패널에 있어서의 BM 선폭이 20㎛ 이하, 예를 들면 5∼10㎛로 세선화된 액정용 패널이라도, 이물질 기인에 의한 BM 박리는 발생하지 않았다.

10 : 글래스 기판
12, 14 : 글래스 표면
22 : 반송 롤러
24 : 반송 도포 롤러
26 : 접촉 롤러
28 : 용기
30 : 에칭 장치
34 : 에칭 헤드
40 : 기판 테이블
42 : 승강 핀

Claims

디스플레이용 글래스 기판의 제조 방법으로서,
글래스 기판을 제작하는 공정과,
상기 글래스 기판의 주 표면 중 한쪽의 글래스 표면에 표면 처리를 하여 표면 요철을 형성하는 공정과,
상기 표면 요철을 형성하기 전에, 상기 표면 요철을 형성하는 상기 글래스 기판의 글래스 표면에 부착한 유기물을 세정 제거하는 공정
을 갖고,
상기 표면 처리된 상기 글래스 표면에 있어서, 상기 표면 요철의 면 거칠기 중심면으로부터 1㎚ 이상의 높이를 갖는 볼록부가 분산되어 설치되고, 상기 볼록부의 상기 글래스 표면의 면적에 차지하는 면적 비율이 0.5∼10％로 되고, 상기 표면 요철에 있어서의 Rz(Rz는, 원자간력 현미경에 의해 측정되는 표면 요철의 최대 높이임)가 3.13㎚보다 크게 되도록 상기 표면 처리가 행해지는 것을 특징으로 하는 디스플레이용 글래스 기판의 제조 방법.
삭제
제1항에 있어서,
상기 면적 비율이 0.75∼7.0％인 디스플레이용 글래스 기판의 제조 방법.
삭제
제1항에 있어서,
상기 글래스 기판은, 반도체 소자 형성용 글래스 기판인 디스플레이용 글래스 기판의 제조 방법.
제5항에 있어서,
상기 반도체 소자 형성용 글래스 기판의, 상기 글래스 표면과 반대측의 주 표면은, 저온 폴리실리콘 반도체 혹은 산화물 반도체가 형성되는 면인 디스플레이용 글래스 기판의 제조 방법.
글래스 기판으로서,
상기 글래스 기판의 주 표면 중 한쪽의 글래스 표면에는, 표면 요철의 면 거칠기 중심면으로부터 1㎚ 이상의 높이를 갖는 볼록부가 분산되어 설치되고, 상기 볼록부의 상기 글래스 표면의 면적에 차지하는 면적 비율이 0.5∼10％이고, 또한 상기 표면 요철에 있어서의 Rz(Rz는, 원자간력 현미경에 의해 측정되는 표면 요철의 최대 높이임)가 3.13㎚보다 크고,
상기 글래스 기판의 주 표면 중 상기 한쪽의 글래스 표면과 반대측의 다른 쪽의 글래스 표면은 디바이스면으로서 이용되는 것을 특징으로 하는 글래스 기판.
제7항에 있어서,
상기 다른 쪽의 글래스 표면에 반도체 소자가 형성되는 글래스 기판.
제8항에 있어서,
상기 다른 쪽의 글래스 표면은, 저온 폴리실리콘 반도체 혹은 산화물 반도체가 형성되는 면인 글래스 기판.
제7항에 있어서,
상기 다른 쪽의 글래스 표면에, 막 두께가 50㎚ 미만인 게이트 절연막을 구비하는 박막 트랜지스터가 형성되는 글래스 기판.
글래스 기판에 반도체 소자가 형성된 디스플레이용 패널로서,
표면 요철의 면 거칠기 중심면으로부터 1㎚ 이상의 높이를 갖는 볼록부가 분산되어 설치된 글래스 표면이며, 상기 볼록부의 상기 글래스 표면의 면적에 차지하는 면적 비율이 0.5∼10％이고 또한 상기 표면 요철에 있어서의 Rz(Rz는, 원자간력 현미경에 의해 측정되는 표면 요철의 최대 높이임)가 3.13㎚보다 큰 글래스 표면을 갖는, 글래스 기판의 제1 주 표면과,
상기 제1 주 표면과 반대측에 있고, 반도체 소자가 형성되어 있는, 상기 글래스 기판의 제2 주 표면을 갖는 것을 특징으로 하는 디스플레이용 패널.