KR101510694B1 - 데이터 처리 장치 및 방법 - Google Patents
데이터 처리 장치 및 방법 Download PDFInfo
- Publication number
- KR101510694B1 KR101510694B1 KR20080043923A KR20080043923A KR101510694B1 KR 101510694 B1 KR101510694 B1 KR 101510694B1 KR 20080043923 A KR20080043923 A KR 20080043923A KR 20080043923 A KR20080043923 A KR 20080043923A KR 101510694 B1 KR101510694 B1 KR 101510694B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- control unit
- memory
- data processing
- operated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012545 processing Methods 0.000 title claims abstract description 78
- 238000000034 method Methods 0.000 title claims abstract description 27
- 238000003672 processing method Methods 0.000 claims description 13
- 230000002093 peripheral effect Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 12
- 101150114830 EGC1 gene Proteins 0.000 description 7
- 230000003044 adaptive effect Effects 0.000 description 5
- 238000003990 inverse gas chromatography Methods 0.000 description 4
- 201000011591 microinvasive gastric cancer Diseases 0.000 description 4
- 101100333151 Arabidopsis thaliana EGC2 gene Proteins 0.000 description 3
- 238000012790 confirmation Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
- G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
- G06F9/505—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals considering the load
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Human Computer Interaction (AREA)
- Power Sources (AREA)
Abstract
Description
그래픽 메모리에서의 데이터 처리량 | 동 작 모 드 | 비 고 |
50% 이하 | 제 1 동작 모드 | |
50% 이상 ~ 75% 이하 | 제 2 동작 모드 | |
75% 이상 | 제 3 동작모드 |
그래픽 메모리에서의 데이터 처리량 | 동 작 모 드 | 비 고 |
50% 이하 | 제 1 동작 모드 | |
50% 이상 ~ 75% 이하 | 현재동작되고 있는 모드로 계속 유지함. | |
75% 이상 | 제 3 동작모드 |
동작 Application program | 동 작 모 드 | 비 고 |
Word, Excel or Power Point | 제 1 동작 모드 | |
기타 (캐드프로그램,웹디자인 프로그램등) | 현재 동작되고 있는 모드를 계속 유지함. | |
Moving Program | 제 3 동작모드 |
동작 응용 program 갯수 | 동 작 모 드 | 비 고 |
1 | 제 1 동작 모드 | |
2이상 3이하 | 현재동작되고 있는 모드를 계속 유지함. | |
4이상 | 제 3 동작모드 |
사용 전원 | 동 작 모 드 | 비 고 |
배터리 Only | 제 1 동작 모드 | |
AC 어댑터 | 제 3 동작 모드 |
배터리 잔량 | 동 작 모 드 | 비 고 |
50 % 이하 | 제 1 동작 모드 | |
50%이상 75%이하 | 현재동작되고 있는 모드를 계속 유지함 | |
75% 이상 | 제 3 동작모드 |
배터리 잔량 | 동 작 모 드 | 비 고 |
50 % 이하 | 제 1 동작 모드 | |
50%이상 75%이하 | 제 2 동작 모드 | |
75% 이상 | 제 3 동작모드 |
그래픽 메모리에서의 데이터 처리량 | 동 작 모 드 | 비 고 |
50% 이하 | 제 1 동작 모드 | |
50% 이상 ~ 75% 이하 | 제 2 동작 모드 | |
75% 이상 | 제 4 동작모드 |
동작 Application program | 동 작 모 드 | 비 고 |
Word, Excel or powerpoint | 제 1 동작 모드 | |
기타 프로그램 (캐드프로그램,웹디자인 프로그램등) | 제 2 동작 모드 | |
Moving Program(동영상), Game 프로그램 등 | 제 4 동작모드 |
동작될 응용 program 갯수 | 동 작 모 드 | 비 고 |
1 | 제 1 동작 모드 | |
2이상 3이하 | 현재동작되고 있는 모드로 계속 유지함. | |
4이상 | 제 4 동작모드 |
사용 전원 | 동 작 모 드 | 비 고 |
배터리 Only | 제 1 또는 제2 동작 모드 | |
AC 어댑터 | 제 4 동작 모드 |
배터리 잔량 | 동 작 모 드 | 비 고 |
50 % 이하 | 제 1 동작 모드 | |
50%이상 75%이하 | 제 2 동작 모드 | |
75%이상 | 제 4 동작모드 |
그래픽 메모리에서의 데이터 처리량 | 동 작 모 드 | 비 고 |
50% 이하 | 제 6 동작 모드 | |
50% 이상 ~ 75% 이하 | 제 7 동작모드 | |
75% 이상 | 제 8 동작모드 |
동작 Application program | 동 작 모 드 | 비 고 |
Word or Excel,power point | 제 6 동작 모드 | |
기타 프로그램 (캐드프로그램,웹디자인 프로그램등) | 제 7 동작 모드 | |
Moving Program + game | 제 8 동작모드 |
동작될 응용 program 수 | 동 작 모 드 | 비 고 |
1 | 제 6 동작 모드 | |
2~ 4 | 제 7 동작 모드 | |
4이상 | 제 8 동작모드 |
사용 전원 | 동 작 모 드 | 비 고 |
배터리 | 제 6 또는 제 7 동작 모드 | |
AC 어댑터 | 제 8 동작모드 |
배터리 잔량 | 동 작 모 드 | 비 고 |
50 % 이하 | 제 6 동작 모드 | |
50%이상 75%이하 | 제 7 동작모드 | |
75%이상 | 제 8 동작모드 |
Claims (26)
- 중앙처리 장치와 ;주변장치를 제어하는 제어부 ;메모리부 ; 및상기 중앙처리장치, 메모리부 및 제어부와 접속되며 상기 메모리부에서의 데이터 처리량 또는 시스템의 동작조건/상태를 적어도 하나 이상 고려하여 시스템을 제어하는 그래픽/메모리 제어부를 포함하며,상기 그래픽/메모리 제어부의 제어부 내에는 데이터를 처리하기 위한 복수개의 코어가 구성되는 것을 특징으로 하는 데이터 처리 장치.
- 제 1항에 있어서, 상기 그래픽/메모리 제어부내에는 그래픽 제어를 위한 제어부가 구성되는 것을 특징으로 하는 데이터 처리 장치.
- 제 1항에 있어서, 상기 그래픽/메모리 제어부 외부에는 그래픽 제어를 위한 제어부가 하나 이상 구성되는 것을 특징으로 하는 데이터 처리 장치.
- 제 1항에 있어서, 상기 메모리부는 상기 그래픽/메모리 제어부와 접속되는 시스템 메모리부 또는 상기 제어부 내/외에 구성되는 메모리부를 포함하는 것을 특징으로 하는 데이터 처리 장치.
- 제 1항에 있어서, 상기 그래픽/메모리 제어부는 상기 메모리부에서의 데이터 처리량, 메모리 데이터 값의 변경속도 또는 시스템의 동작/조건 상태를 적어도 하나 이상 고려하여 상기 메모리부 또는 상기 제어부를 적어도 하나 이상 제어하는 것을 특징으로 하는 데이터 처리 장치.
- 제 1항에 있어서, 상기 그래픽/메모리 제어부는 상기 메모리부에서의 데이터 처리량, 메모리 데이터 값의 변경속도 또는 시스템의 동작상태를 적어도 하나 이상 고려하여 상기 제어부 및 동작될 제어부 갯수가 적응적으로 변경되도록 제어하는 것을 특징으로 하는 데이터 처리 장치.
- 삭제
- 제 1항에 있어서, 상기 그래픽/메모리 제어부는 상기 메모리부에서의 데이터 처리량, 메모리 데이터 값의 변경속도 또는 시스템의 동작상태를 적어도 하나 이상 고려하여 동작될 코어 및 동작될 코어의 갯수가 적응적으로 변경되도록 제어하는 것을 특징으로 하는 데이터 처리 장치.
- 제 1항에 있어서, 시스템의 동작조건/상태는 동작될 응용프로그램(application program), 동작될 응용프로그램의 갯수, 사용 전원, 배터리 잔량, 또는 그래픽 제어부에 내장된 코어의 동작 개수를 적어도 하나 이상 포함하는 것을 특징으로 하는 데이터 처리 장치.
- 제 1항에 있어서, 상기 데이터 처리량 또는 시스템의 동작조건/상태가 적어도 하나 이상 고려되어 그래픽/메모리 제어부 내/외에 구성된 그래픽 제어부가 적응적으로 선택되어 동작되는 것을 특징으로 하는 하는 데이터 처리 장치.
- 각 제어부에 의한 데이터 처리량을 각각 설정하는 단계;제 1 제어부를 통해 데이터를 처리하는 단계;상기 제 1제어부에 의한 데이터 처리가 미리 설정한 데이터 처리량 범위인지를 확인하는 단계;상기 확인결과, 상기 제 1 제어부에 의한 데이터 처리량 이상인 경우에는 상기 제 1 제어부 또는 제 2 제어부를 적어도 하나이상 이용하여 데이터를 처리하는 단계;상기 제 1, 2 제어부에 의한 데이터 처리가 상기 미리 설정한 데이터 처리량 범위인지를 확인하는 단계; 및상기 확인결과, 상기 제 1, 2 제어부에 의한 데이터 처리량 이상인 경우에는 상기 제 1 제어부, 상기 제 2 제어부 또는 제 3제어부를 적어도 하나이상 이용하여 데이터를 처리하는 단계;를 포함하는 것을 특징으로 하는 데이터 처리 방법.
- 각 제어부에 의한 데이터 처리량을 각각 설정하는 단계;제 1 제어부를 통해 데이터를 처리하는 단계;상기 제 1제어부에 의한 데이터 처리가 미리 설정한 데이터 처리량 범위인지를 확인하는 단계; 및상기 확인결과, 제 1 제어부에 의한 데이터 처리량 이상인 경우에는 제 1 제어부와 함께 하나 이상의 제어부를 이용하여 데이터를 처리하는 단계;를 포함하는 것을 특징으로 하는 데이터 처리 방법.
- 제 11항 또는 12항에 있어서, 상기 데이터 처리량의 확인은 제어부가 메모리에서의 데이터 값의 변경을 확인하여 이루어지는 것을 특징으로 하는 데이터 처리 방법.
- 제 11항 또는 12항에 있어서, 상기 데이터 처리량이 제 1 미리 정한 값 이상인 경우에는 제 1 제어부만 동작하고, 상기 제 1 미리 정한값 내지 제 2 미리 정한 값 사이인 경우에는 상기 제 1제어부만 동작 또는 상기 제 1 제어부 및 제 2 제어부를 동작하도록 하며, 데이터 처리량이 많아질수록 동작될 제어부가 증가하는 것을 특징으로 하는 데이터 처리 방법.
- 시스템의 동작 조건 또는 상태를 적어도 하나 이상 고려하여 하나 이상의 제어부가 동작 되는 각 동작모드를 설정하는 단계;제 1 동작모드를 통해 데이터를 처리하는 단계;상기 제 1 동작모드에 의한 데이터 처리가 상기 설정된 시스템의 동작 조건/상태를 만족하는지를 확인하는 단계;상기 확인결과, 제 1 동작모드에 의한 데이터 상기 설정된 시스템의 동작 조건/상태를 만족하지 않는 경우, 상기 설정된 다른 동작모드를 적응적으로 사용하여 데이터를 처리하는 단계;를 포함하는 것을 특징으로 하는 데이터 처리 방법.
- 제 15항에 있어서, 시스템의 동작 조건 또는 상태에 의거 설정되는 각 동작 모드는 동작될 응용프로그램(application program), 동작될 응용프로그램의 갯수, 사용 전원, 배터리 잔량, 또는 그래픽 제어부에 내장된 코어의 동작 갯수의 요소를 적어도 하나 이상 고려하여 설정되는 것을 특징으로 하는 데이터 처리 방법.
- 제 16항에 있어서, 동작될 응용프로그램에 의한 동작모드를 설정하는데 있어서, 처리할 데이터가 증가할수록 동작될 제어부의 갯수가 증가되는 모드로 설정되는 것을 특징으로 하는 데이터 처리 방법.
- 제 16항에 있어서, 동작될 응용프로그램 갯수에 의한 동작모드를 설정하는데 있어서, 동작될 프로그램 갯수가 많아질수록 동작될 제어부의 갯수가 증가되는 모드로 설정되는 것을 특징으로 하는 데이터 처리 방법.
- 제 16항에 있어서, 사용될 전원에 의한 동작모드를 설정하는데 있어서, 보조전원이 사용되는 경우, 동작될 제어부의 갯수가 감소되는 모드로 설정되는 것을 특징으로 하는 데이터 처리 방법.
- 제 16항에 있어서, 사용될 전원의 잔량에 의한 동작모드를 설정하는데 있어서, 사용될 전원이 적어질수록, 동작될 제어부의 갯수가 감소되는 모드로 설정되는 것을 특징으로 하는 데이터 처리 방법.
- 제 16항에 있어서, 동작될 코어의 갯수에 의한 동작모드를 설정하는데 있어서, 처리할 데이터가 증가할수록 동작될 코어의 갯수가 증가되는 모드로 설정되는 것을 특징으로 하는 데이터 처리 방법.
- 제 11항 또는 12항에 있어서, 메모리에서의 데이터 처리량은, 그래픽 제어부들에 접속된 각각의 메모리의 Data 값의 변경 속도의 정보들을 이용하여 측정하는 것을 특징으로 하는 데이터 처리 방법.
- 제 11항 또는 12항에 있어서, 메모리에서의 데이처 처리량은, 시스템의 Idle Thread를 이용하거나 시스템 Registry 정보를 이용하여 측정하는 것을 특징으로 하는 데이터 처리 방법.
- 제 15항에 있어서, 미리 정한 특정한 동작조건/상태만으로 시스템의 동작조 건/상태가 설정되어 동작되는 것을 특징으로 하는 데이터 처리 방법.
- 중앙처리 장치;주변장치를 제어하는 제어부;메모리부; 및상기 메모리부와 접속되는 복수개의 그래픽/메모리 제어부가 구성된 시스템의 데이터 처리 장치에 있어서, 상기 데이터 처리 장치는 상기 그래픽/메모리 제어부의 하나 이상에 접속된 메모리부의 Data 값의 변경 속도 정보를 이용하여, 하나 이상의 그래픽/메모리 제어부를 적응적으로 선택하여 사용하는 것을 특징으로 하는 데이터 처리 장치.
- 각 제어부에 의한 메모리 데이터 값의 변경속도를 각각 설정하는 단계;제 1 제어부를 통해 데이터를 처리하는 단계;상기 제 1제어부에 의한 데이터 처리가 미리 설정한 메모리 데이터 값의 변경속도인지를 확인하는 단계; 및상기 확인결과, 제 1 제어부에 의한 메모리 데이터 값의 변경속도 이상인 경우에는 제 1 제어부와 함께 하나 이상의 제어부를 이용하여 데이터를 처리하는 단계;를 포함하는 것을 특징으로 하는 데이터 처리 방법.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20070128725 | 2007-12-12 | ||
KR1020070128725 | 2007-12-12 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20090063058A KR20090063058A (ko) | 2009-06-17 |
KR101510694B1 true KR101510694B1 (ko) | 2015-04-10 |
Family
ID=40752607
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR20080043923A Active KR101510694B1 (ko) | 2007-12-12 | 2008-05-13 | 데이터 처리 장치 및 방법 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8334874B2 (ko) |
EP (1) | EP2093669B1 (ko) |
KR (1) | KR101510694B1 (ko) |
CN (1) | CN101458811B (ko) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9275430B2 (en) | 2006-12-31 | 2016-03-01 | Lucidlogix Technologies, Ltd. | Computing system employing a multi-GPU graphics processing and display subsystem supporting single-GPU non-parallel (multi-threading) and multi-GPU application-division parallel modes of graphics processing operation |
US11714476B2 (en) | 2006-12-31 | 2023-08-01 | Google Llc | Apparatus and method for power management of a computing system |
JP5794010B2 (ja) * | 2011-07-19 | 2015-10-14 | 富士通株式会社 | 情報処理装置、制御プログラムおよび制御方法 |
CN102819454A (zh) * | 2012-07-30 | 2012-12-12 | 湖南大学 | 基于gpu的有限元显式并行求解仿真方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR970029122A (ko) * | 1995-11-14 | 1997-06-26 | 니시무로 타이조 | 멀티 프로세서형 컴퓨터 |
KR20010092408A (ko) * | 2000-03-21 | 2001-10-24 | 마츠시타 덴끼 산교 가부시키가이샤 | 그래픽 프로세서 및 그래픽처리 시스템 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1012297B (zh) * | 1985-11-13 | 1991-04-03 | 奥尔凯托N·V公司 | 具有内部单元控制和处理的阵列结构 |
WO1995001629A1 (fr) * | 1993-06-30 | 1995-01-12 | Sega Enterprises, Ltd. | Dispositif et procede de traitement d'images et machine de jeu dotee d'un organe de traitement d'images |
US6624816B1 (en) * | 1999-09-10 | 2003-09-23 | Intel Corporation | Method and apparatus for scalable image processing |
AUPQ446699A0 (en) * | 1999-12-06 | 2000-01-06 | Kocijan, Franz | Switchable (variable) permanent magnet device |
US6734862B1 (en) | 2000-06-14 | 2004-05-11 | Intel Corporation | Memory controller hub |
JP3520859B2 (ja) * | 2000-09-01 | 2004-04-19 | セイコーエプソン株式会社 | 画像ファイルの出力画像調整 |
US6678799B2 (en) * | 2001-10-18 | 2004-01-13 | Hewlett-Packard Development Company, Lp. | Aggregation of cache-updates in a multi-processor, shared-memory system |
US7015915B1 (en) * | 2003-08-12 | 2006-03-21 | Nvidia Corporation | Programming multiple chips from a command buffer |
US20050125797A1 (en) * | 2003-12-09 | 2005-06-09 | International Business Machines Corporation | Resource management for a system-on-chip (SoC) |
JP2005316176A (ja) * | 2004-04-28 | 2005-11-10 | Toshiba Corp | 電子機器及び表示制御方法 |
US7721118B1 (en) * | 2004-09-27 | 2010-05-18 | Nvidia Corporation | Optimizing power and performance for multi-processor graphics processing |
US7466316B1 (en) * | 2004-12-14 | 2008-12-16 | Nvidia Corporation | Apparatus, system, and method for distributing work to integrated heterogeneous processors |
US7461275B2 (en) * | 2005-09-30 | 2008-12-02 | Intel Corporation | Dynamic core swapping |
US7768517B2 (en) * | 2006-02-21 | 2010-08-03 | Nvidia Corporation | Asymmetric multi-GPU processing |
US20070285428A1 (en) * | 2006-03-23 | 2007-12-13 | One Laptop Per Child Association, Inc. | Self-refreshing display controller for a display device in a computational unit |
US8555099B2 (en) * | 2006-05-30 | 2013-10-08 | Ati Technologies Ulc | Device having multiple graphics subsystems and reduced power consumption mode, software and methods |
US8458497B2 (en) * | 2007-10-11 | 2013-06-04 | Qualcomm Incorporated | Demand based power control in a graphics processing unit |
-
2008
- 2008-05-13 KR KR20080043923A patent/KR101510694B1/ko active Active
- 2008-05-22 US US12/125,709 patent/US8334874B2/en not_active Expired - Fee Related
- 2008-06-06 EP EP08157703.3A patent/EP2093669B1/en not_active Not-in-force
- 2008-06-20 CN CN2008101290468A patent/CN101458811B/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR970029122A (ko) * | 1995-11-14 | 1997-06-26 | 니시무로 타이조 | 멀티 프로세서형 컴퓨터 |
KR20010092408A (ko) * | 2000-03-21 | 2001-10-24 | 마츠시타 덴끼 산교 가부시키가이샤 | 그래픽 프로세서 및 그래픽처리 시스템 |
Also Published As
Publication number | Publication date |
---|---|
EP2093669A1 (en) | 2009-08-26 |
US8334874B2 (en) | 2012-12-18 |
EP2093669B1 (en) | 2018-08-08 |
US20090153572A1 (en) | 2009-06-18 |
CN101458811A (zh) | 2009-06-17 |
KR20090063058A (ko) | 2009-06-17 |
CN101458811B (zh) | 2013-12-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4886895B2 (ja) | 動的な電力の低減 | |
JP5437077B2 (ja) | プロセッサと電力システムとを備えるシステム及びこれの動作方法 | |
US8171319B2 (en) | Managing processor power-performance states | |
US8284205B2 (en) | Methods and apparatuses for load balancing between multiple processing units | |
JP4476876B2 (ja) | 並列計算装置 | |
US20220066535A1 (en) | Techniques for memory access in a reduced power state | |
EP2017727B1 (en) | Computer having flash memory and method of operating flash memory | |
EP2642367A2 (en) | Adaptive voltage scaling using a serial interface | |
EP1763725B1 (en) | Controlling standby power of low power devices | |
US11054882B2 (en) | Externally-triggered throttling | |
WO2002021245A1 (fr) | Procede, dispositif et environnement de commande d'horloge | |
JP2001022464A (ja) | ハイバネーション装置及び方法、それを格納した記録媒体並びにそれを適用したコンピュータ | |
KR101510694B1 (ko) | 데이터 처리 장치 및 방법 | |
US8090969B2 (en) | Method and apparatus for managing power consumption relating to a differential serial communication link | |
TW201541803A (zh) | 可攜式電子裝置及其充電控制方法 | |
JP4485370B2 (ja) | 並列計算装置 | |
KR102067680B1 (ko) | Cpu 전력 절감 방법 및 장치 | |
CN100437474C (zh) | 调节cpu频率之系统及方法 | |
CN113688081A (zh) | 时钟电路、计算装置和片上系统 | |
US20150049571A1 (en) | Memory control device, control method of memory control device, information processing apparatus | |
CN101470514A (zh) | 主板电源管理方法与系统 | |
JP2004164530A (ja) | ポータブルコンピュータのオペレーションシステムによる電池状態読み取り方法 | |
US20240393849A1 (en) | Information processing apparatus and control method | |
US20250173069A1 (en) | Methods of voltage regulation, electronic apparatuses and storage media | |
EP3646162B1 (en) | System and method for dynamic buffer sizing in a computing device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20080513 |
|
PG1501 | Laying open of application | ||
A201 | Request for examination | ||
PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20130417 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 20080513 Comment text: Patent Application |
|
E902 | Notification of reason for refusal | ||
PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20140303 Patent event code: PE09021S01D |
|
E902 | Notification of reason for refusal | ||
PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20140922 Patent event code: PE09021S01D |
|
E701 | Decision to grant or registration of patent right | ||
PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20150322 |
|
PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20150403 Patent event code: PR07011E01D |
|
PR1002 | Payment of registration fee |
Payment date: 20150406 End annual number: 3 Start annual number: 1 |
|
PG1601 | Publication of registration | ||
FPAY | Annual fee payment |
Payment date: 20180323 Year of fee payment: 4 |
|
PR1001 | Payment of annual fee |
Payment date: 20180323 Start annual number: 4 End annual number: 4 |
|
PR1001 | Payment of annual fee |
Payment date: 20190322 Start annual number: 5 End annual number: 5 |
|
PR1001 | Payment of annual fee |
Payment date: 20200324 Start annual number: 6 End annual number: 6 |
|
PR1001 | Payment of annual fee |
Payment date: 20210324 Start annual number: 7 End annual number: 7 |
|
PR1001 | Payment of annual fee |
Payment date: 20220322 Start annual number: 8 End annual number: 8 |
|
PR1001 | Payment of annual fee |
Payment date: 20230322 Start annual number: 9 End annual number: 9 |
|
PR1001 | Payment of annual fee |
Payment date: 20250310 Start annual number: 11 End annual number: 11 |