[go: up one dir, main page]

KR101510361B1 - Semiconductor package - Google Patents

Semiconductor package Download PDF

Info

Publication number
KR101510361B1
KR101510361B1 KR20100054902A KR20100054902A KR101510361B1 KR 101510361 B1 KR101510361 B1 KR 101510361B1 KR 20100054902 A KR20100054902 A KR 20100054902A KR 20100054902 A KR20100054902 A KR 20100054902A KR 101510361 B1 KR101510361 B1 KR 101510361B1
Authority
KR
South Korea
Prior art keywords
signal
substrate
chip
transmitting
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR20100054902A
Other languages
Korean (ko)
Other versions
KR20110135156A (en
Inventor
송성주
정병호
Original Assignee
에스티에스반도체통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스티에스반도체통신 주식회사 filed Critical 에스티에스반도체통신 주식회사
Priority to KR20100054902A priority Critical patent/KR101510361B1/en
Publication of KR20110135156A publication Critical patent/KR20110135156A/en
Application granted granted Critical
Publication of KR101510361B1 publication Critical patent/KR101510361B1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/16—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/20—Inductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

반도체 패키지 내의 기판과 반도체 칩들 간에 무선으로 신호를 송수신할 수 있는 반도체 패키지가 제공된다. 상기 반도체 패키지는 기판, 및 상기 기판 상에서 상기 기판과 무선으로 신호를 송수신하는 반도체 칩을 포함한다. 기판과 반도체 칩 간에 무선 통신으로 데이터를 송수신함으로써 신뢰성 있는 고속의 데이터 처리가 가능하다.There is provided a semiconductor package capable of wirelessly transmitting and receiving signals between a substrate and semiconductor chips in a semiconductor package. The semiconductor package includes a substrate, and a semiconductor chip for transmitting and receiving signals wirelessly with the substrate on the substrate. Reliable and high-speed data processing is possible by transmitting and receiving data between the substrate and the semiconductor chip by wireless communication.

Description

반도체 패키지{Semiconductor package}[0001]

본 발명은 반도체 패키지에 관한 것이며, 더욱 구체적으로는, 반도체 패키지 내의 기판과 반도체 칩들 간에 무선으로 신호를 송수신하는 반도체 패키지에 관한 것이다.The present invention relates to a semiconductor package, and more particularly, to a semiconductor package that wirelessly transmits and receives signals between a substrate and semiconductor chips in a semiconductor package.

전자 제품은 점점 소형화되면서도 고용량의 데이터 처리를 요하고 있다. 이에 따라, 전자 제품에 사용되는 반도체 메모리 소자의 집적도를 증가시킬 필요가 커지고 있으나, 집적도의 증가는 한계에 다다르고 있다. 이에 따라 반도체 메모리 소자가 포함된 반도체 패키지가 고용량의 데이터 처리를 가능하도록 하기 위하여 여러 가지 방법들이 제안되고 있다.Electronic products are becoming increasingly smaller and require higher-capacity data processing. Thus, there is a growing need to increase the degree of integration of semiconductor memory devices used in electronic products, but the increase in the degree of integration is reaching its limit. Accordingly, various methods have been proposed to enable a semiconductor package including a semiconductor memory device to process a large amount of data.

고용량의 데이터 처리가 가능하도록 하기 위한 방법으로 기존의 평면 트랜지스터 구조 대신 수직 트랜지스터 구조를 가지도록 하는 3차원 구조가 제안되고 있으나, 제조상의 어려움으로 현실화에는 상당한 기간이 소요될 것으로 보이고 있다. 따라서, 기존의 반도체 제조 공정을 그대로 사용하면서도 고용량의 데이터 처리가 가능하도록 하기 위하여, 복수의 반도체 칩을 적층하는 적층 반도체 패키지가 제안되고 있다.As a method for enabling high-capacity data processing, a three-dimensional structure having a vertical transistor structure instead of a conventional planar transistor structure has been proposed, but it takes a considerable period of time to realize the difficulty in manufacturing. Therefore, a stacked semiconductor package for stacking a plurality of semiconductor chips has been proposed in order to enable high-capacity data processing while still using the existing semiconductor manufacturing process.

그러나, 이러한 적층 반도체 패키지는 적층된 반도체 칩들의 신호 및 전원을 공급하기 위한 경로의 수가 적층된 반도체 칩의 수에 비례하여 증가하기 때문에, 신호 및 전원 경로를 마련하는 데에 어려움을 겪고 있다. 신호 경로와 전원 경로 사이에 간섭(crosstalk) 또한 큰 문제로 대두되고 있다.However, such a laminated semiconductor package suffers from difficulty in providing a signal and a power supply path because the number of paths for supplying signals and power of the stacked semiconductor chips increases in proportion to the number of stacked semiconductor chips. Crosstalk between the signal path and the power path is also becoming a big problem.

본 발명의 기술적 과제는 신호와 전원 간의 간섭을 방지할 수 있는 반도체 패키지를 제공하는 것이다.SUMMARY OF THE INVENTION The present invention provides a semiconductor package capable of preventing interference between a signal and a power source.

상기 기술적 과제를 달성하기 위하여, 본 발명의 일 태양에 따른 반도체 패키지가 제공한다. 상기 반도체 패키지는 기판, 및 상기 기판 상에서 상기 기판과 무선으로 신호를 송수신하는 반도체 칩을 포함한다.According to an aspect of the present invention, there is provided a semiconductor package according to one aspect of the present invention. The semiconductor package includes a substrate, and a semiconductor chip for transmitting and receiving signals wirelessly with the substrate on the substrate.

상기 반도체 패키지의 일 예에 따르면, 상기 기판은 상기 반도체 칩에 무선 신호를 송신하고 상기 반도체 칩으로부터 무선 신호를 수신하기 위한 기판 무선 신호부를 포함하고, 상기 반도체 칩은 상기 기판에 무선 신호를 송신하고 상기 기판으로부터 무선 신호를 수신하기 위한 칩 무선 신호부를 포함할 수 있으며, 상기 기판과 상기 반도체 칩은 상기 기판 무선 신호부와 상기 칩 무선 신호부를 통해 서로 무선 신호를 송수신할 수 있다.According to one example of the semiconductor package, the substrate includes a substrate radio signal portion for transmitting a radio signal to the semiconductor chip and for receiving a radio signal from the semiconductor chip, the semiconductor chip transmitting a radio signal to the substrate And a chip radio signal unit for receiving a radio signal from the substrate. The substrate and the semiconductor chip may transmit and receive radio signals to each other through the substrate radio signal unit and the chip radio signal unit.

본 발명의 반도체 패키지는 신호와 전원 간의 혼선 문제를 제거할 수 있으며, 기판과 반도체 칩들 간에 무선으로 신호들을 전송하기 때문에 고속으로 데이터를 처리할 수 있다. 뿐만 아니라, 기판과 반도체 칩들 간에 와이어 본딩, 솔더 볼, 범프 등을 이용하여 신호를 전송하지 않기 때문에 후속 공정이 간편해질 뿐만 아니라, 신뢰도 및 수율을 증가시킬 수 있다. 또한, 신호 송수신단을 금속 배선 또는 재배선과 동시에 형성할 수 있기 때문에 제조 비용 및 시간을 절약할 수도 있다.The semiconductor package of the present invention can eliminate the problem of cross talk between a signal and a power supply, and can transmit data wirelessly between a substrate and semiconductor chips, so that data can be processed at a high speed. In addition, since signals are not transferred between the substrate and the semiconductor chips by using wire bonding, solder balls, bumps, etc., the subsequent process can be simplified, and reliability and yield can be increased. Further, since the signal transmitting / receiving end can be formed at the same time as the metal wiring or the rewiring, manufacturing cost and time can be saved.

도 1은 본 발명의 실시예에 따른 반도체 패키지의 단면도를 개념적으로 도시한다.
도 2 내지 도 5는 본 발명의 실시예들에 따른 반도체 패키지의 단면도로서, 복수의 반도체 칩을 포함하는 반도체 패키지에서 무선 신호가 각 반도체 칩으로 전달하는 방식에 따른 양상들을 도시한다.
도 6 내지 도 9는 본 발명의 실시예들에 따른 기판 무선 신호부를 개략적으로 도시하는 개념도들로서, 코일을 포함하는 기판 무선 신호부에서 무선 신호 송수신을 위한 코일의 양상들을 개략적으로 도시한다.
도 10은 본 발명의 실시예에 따른 반도체 칩을 도시하는 단면도이다.
도 11 내지 도 14는 본 발명의 실시예에 반도체 패키지를 개략적으로 도시하는 단면도들로서, 기판 신호 송수신단과 칩 무선 송수신단이 배치되는 위치의 다양한 양상들을 도시한다.1 schematically illustrates a cross-sectional view of a semiconductor package according to an embodiment of the present invention.
FIGS. 2 to 5 are cross-sectional views of a semiconductor package according to embodiments of the present invention, showing aspects according to a manner in which a wireless signal is transmitted to each semiconductor chip in a semiconductor package including a plurality of semiconductor chips.
FIGS. 6 to 9 are schematic diagrams schematically illustrating a substrate wireless signal unit according to embodiments of the present invention, and schematically illustrate aspects of coils for wireless signal transmission and reception in a substrate wireless signal unit including a coil.
10 is a cross-sectional view showing a semiconductor chip according to an embodiment of the present invention.
Figs. 11 to 14 are cross-sectional views schematically showing a semiconductor package in an embodiment of the present invention, showing various aspects of a position at which a substrate signal transmitting / receiving end and a chip wireless transmitting / receiving end are disposed.

아래에서 본 발명의 기술적 사상에 의한 실시예들에 대하여 첨부 도면을 참조하여 상세히 설명한다. 그러나 본 발명의 기술적 사상에 의한 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명의 기술적 사상에 의한 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 다른 언급이 없는 한, 도면들에서 동일한 부호는 동일한 요소를 가리키며 각종 요소들과 영역들은 개략적으로 그려진 것이다. 따라서 본 발명은 첨부 도면들에 그려진 상대적인 크기나 간격에 의해 제한되지 않는다.BRIEF DESCRIPTION OF THE DRAWINGS The above and other objects, features and advantages of the present invention will be more apparent from the following description taken in conjunction with the accompanying drawings, in which: FIG. However, the embodiments of the present invention can be modified in various ways, and the scope of the present invention should not be interpreted as being limited by the embodiments described below. The embodiments according to the technical concept of the present invention are provided for a more complete explanation of the present invention to those skilled in the art. Unless otherwise indicated, the same reference numbers in the drawings indicate like elements and the various elements and regions are schematically drawn. Accordingly, the invention is not limited by the relative size or spacing depicted in the accompanying drawings.

도 1은 본 발명의 실시예에 따른 반도체 패키지의 단면도를 개념적으로 도시한다.1 schematically illustrates a cross-sectional view of a semiconductor package according to an embodiment of the present invention.

도 1을 참조하면, 기판(1) 및 반도체 칩(100)을 포함하는 반도체 패키지(1000)가 도시된다. 기판(1)은 기저부(10) 및 기판 무선 신호부(40)를 포함한다. 기저부(10)는 서로 대향하는 제 1 면(12)과 제 2 면(14)을 포함한다. 제 1 면(12) 상에는 칩 무선 신호부(110)를 포함하는 반도체 칩(100)이 실장될 수 있다. 도 1에서 반도체 칩(100)이 하나만 도시되어 있지만, 2 이상의 복수개의 반도체 칩들이 적층되어 실장될 수 있다. 반도체 칩(100)을 감싸는 봉지재(미 도시)가 제 1 면(12) 상에 형성될 수 있다.Referring to FIG. 1, a semiconductor package 1000 including a substrate 1 and a semiconductor chip 100 is shown. The substrate 1 includes a base 10 and a substrate radio signal portion 40. The base portion 10 includes a first surface 12 and a second surface 14 facing each other. The semiconductor chip 100 including the chip radio signal unit 110 may be mounted on the first surface 12. Although only one semiconductor chip 100 is shown in FIG. 1, two or more semiconductor chips may be stacked and mounted. An encapsulating material (not shown) for encapsulating the semiconductor chip 100 may be formed on the first surface 12.

기저부(10)는 에폭시 수지, 폴리이미드 수지, 비스말레이미드 트리아진(BT) 수지, FR-4(Flame Retardant 4), FR-5, 세라믹, 실리콘, 또는 유리를 포함할 수 있으나, 이는 예시적이며, 본 발명은 이에 한정되는 것은 아니다. 기저부(10)는 단일층일 수 있으며, 또는 내부에 배선 패턴을 포함하는 다층 구조로 이루어질 수 있다. 예를 들어, 기저부(10)는 하나의 강성(Rigid) 평판일 수 있으며, 또는, 복수의 강성 평판이 접착되어 형성될 수 있다. 또한, 기저부(10)는 얇은 가요성 인쇄회로기판과 강성 평판이 접착되어 형성될 수 있다. 서로 접착되는 복수의 강성 평판들 또는 인쇄회로기판들은 배선 패턴을 각각 포함할 수 있다. 또한, 기저부(10)는 LTCC(low temperature co-fired ceramic) 기판일 수 있다. 상기 LTCC 기판은 복수의 세라믹 층이 적층되고, 내부에 배선 패턴을 포함할 수 있다.The base 10 may include an epoxy resin, a polyimide resin, a bismaleimide triazine (BT) resin, FR-4 (Flame Retardant 4), FR-5, ceramic, silicone, or glass, And the present invention is not limited thereto. The base 10 may be a single layer or may be of a multi-layer structure including a wiring pattern therein. For example, the base 10 may be a rigid flat plate, or a plurality of rigid flat plates may be adhered to one another. Further, the base 10 may be formed by bonding a thin flexible printed circuit board to a rigid plate. A plurality of rigid flat plates or printed circuit boards bonded to each other may each include a wiring pattern. The base 10 may also be a low temperature co-fired ceramic (LTCC) substrate. The LTCC substrate may include a plurality of ceramic layers stacked and include a wiring pattern therein.

반도체 칩(100)은 기판(1)으로부터 전원을 공급받아 동작할 수 있다. 예컨대, 반도체 칩(100)은 기판(1)으로부터 와이어 본딩을 통하여 전원을 공급받을 수 있다. 다른 예에 따르면, 반도체 칩(100)은 기판(1)으로부터 범프 또는 솔더 볼을 통하여 전원을 공급받을 수 있다. 또 다른 예에 따르면, 반도체 칩(100)은 기판(1)으로부터 관통전극(TSV, Through Silicon Via)을 통하여 전원을 공급받을 수 있다.The semiconductor chip 100 can be operated by receiving power from the substrate 1. [ For example, the semiconductor chip 100 may be supplied with power from the substrate 1 through wire bonding. According to another example, the semiconductor chip 100 may be powered from the substrate 1 through bumps or solder balls. According to another example, the semiconductor chip 100 may receive power from the substrate 1 through a through silicon via (TSV).

기판(1)의 제 1 면(12)과 반도체 칩(100) 사이에 중간재(106)가 개재될 수 있다. 중간재(106)는 수지계 에폭시, 내열성이 우수한 접착 테이프 또는 표면에 접착제가 도포된 박막일 수 있다.The intermediate member 106 may be interposed between the first surface 12 of the substrate 1 and the semiconductor chip 100. The intermediate member 106 may be a resin-based epoxy, an adhesive tape excellent in heat resistance, or a thin film coated with an adhesive on its surface.

기판 무선 신호부(40)는 기판 신호 송수신단(42), 기판 신호 회로부(44) 및 기판 신호 제어부(46)를 포함할 수 있다. 칩 무선 신호부(110)는 칩 신호 송수신단(112), 칩 신호 회로부(114) 및 칩 신호 제어부(116)를 포함할 수 있다. 칩 신호 송수신단(112)은 기판 신호 송수신단(42)에 대응하는 위치에 형성될 수 있다. 다만, 기판 신호 송수신단(42), 기판 신호 회로부(44) 및 기판 신호 제어부(46)는 기판(1)에 형성되거나, 기판(1) 상에 부착될 수 있다는 것을 의미할 뿐이며, 도 1에 도시된 위치에 형성되는 것으로 한정되지 않으며, 이에 대해 구체적은 내용은 후술하도록 한다. 또한, 칩 신호 송수신단(112), 칩 신호 회로부(114) 및 칩 신호 제어부(116)도 역시 반도체 칩(100)에 형성되거나, 반도체 칩(100) 상에 부착될 수 있다는 것을 의미할 뿐이다.The substrate radio signal unit 40 may include a substrate signal sending / receiving end 42, a substrate signal circuit unit 44, and a substrate signal controlling unit 46. The chip radio signal unit 110 may include a chip signal transmission / reception terminal 112, a chip signal circuit unit 114, and a chip signal control unit 116. The chip signal transmitting / receiving end 112 may be formed at a position corresponding to the substrate signal transmitting / receiving end 42. It is to be noted that only the substrate signal transmitting / receiving end 42, the substrate signal circuit portion 44 and the substrate signal controlling portion 46 are formed on the substrate 1 or can be attached on the substrate 1, The present invention is not limited to the illustrated position, and a detailed description thereof will be given later. It also means that the chip signal transmitting / receiving end 112, the chip signal circuit part 114 and the chip signal controlling part 116 can also be formed on or attached to the semiconductor chip 100.

기판 신호 회로부(44) 또는 칩 신호 회로부(114)는 각각 기판 신호 송수신단(42) 또는 칩 신호 송수신단(112)에서 송신될 신호를 생성하거나 수신되는 신호를 변환할 수 있다. 즉, 기판 신호 회로부(44) 또는 칩 신호 회로부(114)는 기판(1) 또는 반도체 칩(100) 내에서 사용되는 전기 신호를 송신하기 위해 변환하거나, 또는 수신된 신호를 기판(1) 또는 반도체 칩(100) 내에서 사용하기 위해 변환할 수 있다.The substrate signal circuitry 44 or the chip signal circuitry 114 may generate or convert signals to be transmitted at the substrate signal transceiver 42 or the chip signal transceiver 112, respectively. That is, the substrate signal circuit portion 44 or the chip signal circuit portion 114 may be converted to transmit electrical signals used in the substrate 1 or the semiconductor chip 100, May be transformed for use within the chip 100.

기판 신호 제어부(46) 또는 칩 신호 제어부(116)는 기판 신호 송수신단(42)과 기판 신호 회로부(44), 또는 칩 신호 송수신단(112)과 칩 신호 회로부(114)가 신호를 송신 또는 수신할 수 있도록 제어할 수 있다.The substrate signal control unit 46 or the chip signal control unit 116 controls the substrate signal transmission and reception unit 42 and the substrate signal circuit unit 44 or the chip signal transmission and reception unit 112 and the chip signal circuit unit 114 to transmit or receive signals Can be controlled.

일 예에 따르면, 기판 무선 신호부(40) 및 칩 무선 신호부(110)는 근접 무선(proximity wireless) 방식에 의하여 무선 신호를 송수신할 수 있다. 즉, 기판 무선 신호부(40) 및 칩 무선 신호부(110)는 자기 유도(magnetic induction) 또는 정전기 유도(electrostatic induction)에 의하여 무선 신호를 송신 또는 수신할 수 있다.According to an example, the substrate wireless signal unit 40 and the chip wireless signal unit 110 can transmit and receive wireless signals by a proximity wireless scheme. That is, the substrate radio signal unit 40 and the chip radio signal unit 110 can transmit or receive a radio signal by magnetic induction or electrostatic induction.

다른 예에 따르면, 기판 무선 신호부(40) 및 칩 무선 신호부(110)는 RF(Radio Frequency)를 통하여 무선 신호를 송수신할 수 있다. 기판 신호 송수신단(42) 또는 칩 신호 송수신단(112)은 각각 안테나를 포함할 수 있다. 기판 신호 송수신단(42) 또는 칩 신호 송수신단(112)은 송신용 안테나와 수신용 안테나로 각각 이루어질 수 있으며, 이 경우 송신용 안테나와 수신용 안테나는 신호 전송에 사용되는 RF의 파장을 고려하여 설계될 수 있다.According to another example, the substrate radio signal unit 40 and the chip radio signal unit 110 can transmit and receive radio signals through a radio frequency (RF). The substrate signal transmitting / receiving end 42 or the chip signal transmitting / receiving end 112 may each include an antenna. The substrate signal transmission / reception terminal 42 or the chip signal transmission / reception terminal 112 may be composed of a transmitting antenna and a receiving antenna, respectively. In this case, the transmitting and receiving antennas take into consideration the wavelength of RF used for signal transmission Can be designed.

또 다른 예에 따르면, 기판 신호 송수신단(42) 또는 칩 신호 송수신단(112)은 신호의 송수신을 위한 코일로 이루어질 수 있다. 기판 신호 송수신단(42) 및 칩 신호 송수신단(112)이 코일을 포함하는 경우, 칩 신호 송수신단(112)이 기판 신호 송수신단(42)에 대응하는 위치에 형성된다는 것은 기판 신호 송수신단(42) 및 칩 신호 송수신단(112)의 코일들의 중심축이 일치한다는 것을 의미할 수 있다. 기판 신호 송수신단(42) 및 칩 신호 송수신단(112)의 코일의 중심축이 일치할 때, 송신되는 자장을 최대한으로 수신할 수 있다.According to another example, the substrate signal transmitting / receiving end 42 or the chip signal transmitting / receiving end 112 may be a coil for transmitting / receiving signals. If the chip signal transmitting and receiving terminal 112 is formed at a position corresponding to the substrate signal transmitting and receiving terminal 42 in the case where the substrate signal transmitting and receiving terminal 42 and the chip signal transmitting and receiving terminal 112 include a coil, 42 and the chip signal transmitting / receiving end 112 coincide with each other. When the center axes of the coils of the substrate signal transmitting / receiving end 42 and the chip signal transmitting / receiving end 112 coincide with each other, the transmitted magnetic field can be maximally received.

기판 무선 신호부(40) 또는 칩 무선 신호부(110)는 무선 신호의 송신과 수신을 모두 할 수 있거나, 무선 신호의 송신 또는 수신 중 하나만을 할 수 있다. 기판 무선 신호부(40)가 무선 신호의 송신을 할 수 있는 경우, 이에 대응하는 칩 무선 신호부(110)는 무선 신호의 수신을 할 수 있도록 형성될 수 있다.The substrate radio signal unit 40 or the chip radio signal unit 110 can both transmit and receive radio signals or can only transmit or receive radio signals. When the substrate radio signal unit 40 can transmit a radio signal, the corresponding chip radio signal unit 110 can be configured to receive a radio signal.

이와 같이, 신호와 전원을 각각 무선과 유선이라는 별도의 경로를 통하여 전달하여, 반도체 패키지(1000) 내에서 신호와 전원 사이에 간섭을 최소화할 수 있다.As described above, the signal and the power supply can be transmitted through separate paths such as wireless and wire, respectively, so that interference between the signal and the power supply in the semiconductor package 1000 can be minimized.

이후에서는 본 발명을 명확히 이해할 수 있도록, 기판 무선 신호부(40) 또는 칩 무선 신호부(110)를 하나의 구성요소로 도시할 수 있다. 이 경우, 기판 무선 신호부(40) 및 칩 무선 신호부(110)가 서로 대응되는 위치에 배치되는 것으로 도시되는 경우, 이들의 기판 신호 송수신단(42) 및 칩 신호 송수신단(112)이 서로 대응되는 위치에 배치되어 있다는 것을 의미할 수 있다.Hereinafter, the substrate wireless signal unit 40 or the chip wireless signal unit 110 may be shown as one component in order to clearly understand the present invention. In this case, when it is shown that the substrate radio signal unit 40 and the chip radio signal unit 110 are arranged at positions corresponding to each other, the substrate signal transmitting / receiving end 42 and the chip signal transmitting / It may mean that it is disposed at the corresponding position.

도 2 내지 도 5는 본 발명의 실시예에 따라서 복수의 반도체 칩을 포함하는 반도체 패키지에서 무선 신호가 각 반도체 칩으로 전달하는 방식에 따른 양상들을 도시한다.FIGS. 2 to 5 illustrate aspects of a manner in which a wireless signal is transmitted to each semiconductor chip in a semiconductor package including a plurality of semiconductor chips according to an embodiment of the present invention.

본 발명의 실시예에 따른 반도체 패키지를 도시하는 단면도인 도 2를 참조하면, 기판 무선 신호부(40)는 기판 송신 신호부(40S) 및 기판 수신 신호부(40E)를 포함하고, 칩 무선 신호부(110)는 칩 송신 신호부(110S) 및 칩 수신 신호부(110E)를 포함한다. 기판 송신 신호부(40S)는 칩 수신 신호부(110E)와 대응되는 위치에 형성될 수 있고, 기판 수신 신호부(40E)는 칩 송신 신호부(110S)와 대응되는 위치에 형성될 수 있다. 2, which is a cross-sectional view illustrating a semiconductor package according to an embodiment of the present invention, a substrate radio signal part 40 includes a substrate transmission signal part 40S and a substrate reception signal part 40E, The unit 110 includes a chip transmission signal unit 110S and a chip reception signal unit 110E. The substrate transmission signal unit 40S may be formed at a position corresponding to the chip reception signal unit 110E and the substrate reception signal unit 40E may be formed at a position corresponding to the chip transmission signal unit 110S.

기판 무선 신호부(40), 또는 칩 무선 신호부(110)가 동일한 구성 요소를 이용하여 무선 신호를 송수신 할 수 있다면, 기판 송신 신호부(40S)와 기판 수신 신호부(40E), 또는 칩 송신 신호부(110S)와 칩 수신 신호부(110E)는 각각 일체로 구성될 수 있으며, 이는 이하에서도 특별한 언급이 없는 한 모두 동일하게 적용될 수 있다.The substrate transmission signal section 40S and the substrate reception signal section 40E or the chip transmission section 40A and the chip transmission section 40B can transmit and receive a radio signal by using the same components as the substrate radio signal section 40 or the chip radio signal section 110. [ The signal portion 110S and the chip reception signal portion 110E may be integrally formed, and the same may be applied to all of them unless otherwise specified.

칩 무선 신호부(110)는 도 2에 도시된 바와 같이 반도체 칩(100)의 기판(1)에서 먼 면에 인접하여 형성될 수 있고, 또한, 반대로 반도체 칩(100)의 기판(1)에 가까운 면에 인접하여 형성될 수도 있다.The chip radio signal unit 110 may be formed adjacent to the surface of the semiconductor chip 100 farther from the substrate 1 as shown in FIG. Or may be formed adjacent to the near surface.

본 발명의 다른 실시예에 따른 반도체 패키지를 도시하는 단면도인 도 3을 참조하면, 기판 무선 신호부(40)는 기판 송신 신호부(40S) 및 기판 수신 신호부(40E)를 포함하고, 제 1 반도체 칩(100-a)은 제 1 칩 송신/수신 신호부(110S-a, 110E-a)를 포함하고, 제 2 반도체 칩(100-b)은 제 2 칩 송신/수신 신호부(110S-b, 110E-b)를 포함한다. 기판 송신 신호부(40S)는 제 1 및 제 2 칩 수신 신호부(110E-a, 110E-b)와 대응되는 위치에 형성될 수 있고, 기판 수신 신호부(40E)는 제 1 및 제 2 칩 송신 신호부(110S-a, 110S-b)와 대응되는 위치에 형성될 수 있다. 따라서 제 1 및 제 2 반도체 칩(100-a, 100-b)은 기판 무선 신호부(40), 즉 기판 송신 신호부(40S) 및 기판 수신 신호부(40E)를 통해 신호를 무선으로 송수신할 수 있다. 이 때 기판 무선 신호부(40)로부터 송신되는 신호에는 제 1 반도체 칩(100-a) 또는 제 2 반도체 칩(100-b)이 선택적으로 신호를 수신할 수 있도록 하는 정보가 더 포함될 수 있다.3, which is a cross-sectional view illustrating a semiconductor package according to another embodiment of the present invention, a substrate wireless signal section 40 includes a substrate transmission signal section 40S and a substrate reception signal section 40E, A semiconductor chip 100-a includes first chip transmission / reception signal units 110S-a and 110E-a and a second semiconductor chip 100-b includes second chip transmission / reception signal units 110S- b, 110E-b). The substrate transmission signal section 40S may be formed at a position corresponding to the first and second chip reception signal sections 110E-a and 110E-b, and the substrate reception signal section 40E may be formed at a position corresponding to the first and second chip reception signal sections 110E- May be formed at positions corresponding to the transmission signal sections 110S-a and 110S-b. Accordingly, the first and second semiconductor chips 100-a and 100-b wirelessly transmit and receive signals through the substrate wireless signal unit 40, that is, the substrate transmission signal unit 40S and the substrate reception signal unit 40E . At this time, the signal transmitted from the substrate wireless signal unit 40 may further include information for selectively receiving signals from the first semiconductor chip 100-a or the second semiconductor chip 100-b.

본 발명의 또 다른 실시예에 따른 반도체 패키지를 도시하는 단면도인 도 4를 참조하면, 기판 무선 신호부(40)는 제 1 및 제 2 기판 송신 신호부(40S-a, 40S-b)와 제 1 및 제 2 기판 수신 신호부(40E-a, 40E-b)를 포함한다. 제 1 반도체 칩(100-a)은 제 1 칩 송신/수신 신호부(110S-a, 110E-a)를 포함하고, 제 2 반도체 칩(100-b)은 제 2 칩 송신/수신 신호부(110S-b, 110E-b)를 포함한다.4, which is a cross-sectional view illustrating a semiconductor package according to another embodiment of the present invention, a substrate wireless signal unit 40 includes first and second substrate transmission signal units 40S-a and 40S- 1 and second substrate reception signal portions 40E-a and 40E-b. The first semiconductor chip 100-a includes first chip transmission / reception signal units 110S-a and 110E-a and the second semiconductor chip 100-b includes a second chip transmission / reception signal unit 110S-b, 110E-b).

제 1 기판 송신 신호부(40S-a) 및 제 1 기판 수신 신호부(40E-a)는 각각 제 1 수신 신호부(110E-a) 및 제 1 송신 신호부(110S-a)와 대응되는 위치에 형성될 수 있다. 또한, 제 2 기판 송신 신호부(40S-b) 및 제 2 기판 수신 신호부(40E-b)는 각각 제 2 수신 신호부(110E-b) 및 제 2 송신 신호부(110S-b)와 대응되는 위치에 형성될 수 있다. 따라서 제 1 및 제 2 반도체 칩(100-a, 100-b)은 별도의 기판 무선 신호부, 즉 제 1 기판 송/수신 신호부(40S-a, 40E-a) 및 제 2 기판 송/수신 신호부(40S-b, 40E-b)를 통해 기판(1)과 무선으로 신호를 송수신할 수 있다The first substrate transmission signal part 40S-a and the first substrate reception signal part 40E-a are located at positions corresponding to the first reception signal part 110E-a and the first transmission signal part 110S-a, As shown in FIG. The second substrate transmission signal section 40S-b and the second substrate reception signal section 40E-b correspond to the second reception signal section 110E-b and the second transmission signal section 110S-b, respectively As shown in FIG. Therefore, the first and second semiconductor chips 100-a and 100-b are connected to separate substrate radio signal portions, that is, the first substrate transmission / reception signal portions 40S-a and 40E- And can transmit and receive signals wirelessly with the substrate 1 through the signal sections 40S-b and 40E-b

도시되진 않았지만, 제 1 및 제 2 반도체 칩(100-a, 100-b)에는 제 1 칩 송신/수신 신호부(110S-a, 110E-a) 및 제 2 칩 송신/수신 신호부(110S-b, 110E-b)이 모두 형성될 수 있다. 이 경우, 제 1 반도체 칩(100-a)은, 기판(1) 상에 부착되기 전에, 제 1 칩 송신/수신 신호부(110S-a, 110E-a)를 활성화시키고 제 2 칩 송신/수신 신호부(110S-b, 110E-b)는 비활성화시키는 과정을 포함할 수 있다. 마찬가지로, 제 2 반도체 칩(100-b)은, 제 1 반도체 칩(100-a) 상에 부착되기 전에, 제 2 칩 송신/수신 신호부(110S-b, 110E-b)를 활성화시키고 제 1 칩 송신/수신 신호부(110S-a, 110E-a)는 비활성화시키는 과정을 포함할 수 있다. 제 1 칩 송신/수신 신호부(110S-a, 110E-a) 또는 제 2 칩 송신/수신 신호부(110S-b, 110E-b)를 활성화 또는 비활성화시키는 과정은 반도체 리페어 공정과 유사하게 퓨즈를 이용하여 수행할 수 있다.Although not shown, the first and second chip transmission / reception signal units 110S-a and 110E-a and the first and second chip transmission / reception signal units 110S- b, and 110E-b may be formed. In this case, the first semiconductor chip 100-a activates the first chip transmission / reception signal units 110S-a and 110E-a before being mounted on the substrate 1, The signal units 110S-b and 110E-b may be inactivated. Similarly, the second semiconductor chip 100-b activates the second chip transmission / reception signal units 110S-b and 110E-b before being attached on the first semiconductor chip 100-a, The chip transmitting / receiving signal units 110S-a and 110E-a may be deactivated. The process of activating or deactivating the first chip transmission / reception signal portion 110S-a or 110E-a or the second chip transmission / reception signal portion 110S-b or 110E-b is similar to the semiconductor repair process, . ≪ / RTI >

본 발명의 또 다른 실시예에 따른 반도체 패키지를 도시하는 단면도인 도 5를 참조하면, 기판 무선 신호부(40)는 기판 송신 신호부(40S)와 기판 수신 신호부(40E)를 포함한다. 제 1 반도체 칩(100-a)은 제 1 칩 송신/수신 신호부(110S-a, 110E-a) 및 제 1 칩간 재송신/재수신 신호부(110RS-a, 110RE-a)를 포함한다. 제 2 반도체 칩(100-b)은 제 2 칩 송신/수신 신호부(110S-b, 110E-b)를 포함한다. 제 1 칩간 재송신 신호부(110RS-a) 및 제 1 칩간 재수신 신호부(110RE-a)는 각각 제 1 반도체 칩(100-a)에서 제 1 칩 수신 신호부(110E-a) 및 제 1 칩 송신 신호부(110S-a)와 통신 가능하게 연결될 수 있다.5, which is a cross-sectional view illustrating a semiconductor package according to another embodiment of the present invention, a substrate wireless signal section 40 includes a substrate transmission signal section 40S and a substrate reception signal section 40E. The first semiconductor chip 100-a includes first chip transmission / reception signal units 110S-a and 110E-a and first chip-to-chip retransmission / reception signal units 110RS-a and 110RE-a. The second semiconductor chip 100-b includes the second chip transmission / reception signal units 110S-b and 110E-b. The first inter chip retransmission signal part 110RS-a and the first inter chip re-reception signal part 110RE-a are connected to the first chip reception signal part 110E-a and the first chip reception signal part 110RE- May be communicably connected to the chip transmission signal unit 110S-a.

기판 송신 신호부(40S) 및 기판 수신 신호부(40E)는 각각 제 1 수신 신호부(110E-a) 및 제 1 송신 신호부(110S-a)와 대응되는 위치에 형성될 수 있다. 또한, 제 1 칩간 송신 신호부(110RS-a) 및 제 1 칩간 수신 신호부(110RE-a)는 각각 제 2 수신 신호부(110E-b) 및 제 2 송신 신호부(110S-b)와 대응되는 위치에 형성될 수 있다. 따라서 제 1 반도체 칩(100-a)은 기판 송/수신 신호부(40S, 40E)를 통해 기판(1)과 무선으로 신호를 송수신할 수 있으며, 제 2 반도체 칩(100-b)은 제 1 칩간 송/수신 신호부(110RS-a, 110RE-a)와 제 1 반도체 칩(100-a)을 통해 기판(1)과 무선으로 신호를 송수신할 수 있다. 이때 기판 송신 신호부(40S)로부터 송신되는 신호에는 신호의 목적지가 제 1 반도체 칩(100-a)인지 제 2 반도체 칩(100-b)인지를 지정할 수 있는 목적지 정보가 더 포함될 수 있다. 상기 목적지 정보가 제 1 반도체 칩(100-a)인 경우, 제 1 칩 수신 신호부(110S-a)는 수신 신호를 제 1 반도체 칩(100-a) 내부의 회로로 전달한다. 반대로 상기 목적지 정보가 제 2 반도체 칩(100-b)인 경우, 제 1 칩 수신 신호부(110S-a)는 수신 신호를 제 1 칩간 송신 신호부(100RS-a)로 전달하여 제 2 반도체 칩(100-b)로 보낼 수 있다.The substrate transmission signal portion 40S and the substrate reception signal portion 40E may be formed at positions corresponding to the first reception signal portion 110E-a and the first transmission signal portion 110S-a, respectively. The first inter-chip transmission signal portion 110RS-a and the first inter-chip reception signal portion 110RE-a correspond to the second reception signal portion 110E-b and the second transmission signal portion 110S-b, respectively As shown in FIG. Thus, the first semiconductor chip 100-a can transmit and receive signals wirelessly with the substrate 1 through the substrate transmission / reception signal units 40S and 40E, and the second semiconductor chip 100-b can transmit / Signals can be wirelessly transmitted and received to the substrate 1 through the inter-chip transmission / reception signal units 110RS-a and 110RE-a and the first semiconductor chip 100-a. At this time, the signal transmitted from the substrate transmission signal unit 40S may further include destination information capable of specifying whether the destination of the signal is the first semiconductor chip 100-a or the second semiconductor chip 100-b. When the destination information is the first semiconductor chip 100-a, the first chip reception signal part 110S-a transmits the reception signal to the circuit inside the first semiconductor chip 100-a. On the other hand, when the destination information is the second semiconductor chip 100-b, the first chip reception signal part 110S-a transmits the reception signal to the first inter-chip transmission signal part 100RS-a, 0.0 > 100-b. ≪ / RTI >

도시되진 않았지만, 제 2 반도체 칩(100-b)에도 제 1 반도체 칩(100-a)의 제 1 칩간 송/수신 신호부(110RS-a, 110RE-a)에 해당하는 구성 요소인 제 2 칩간 송/수신 신호부(미 도시)가 형성될 수 있다. 이 경우, 상기 제 2 칩간 송/수신 신호부는 제 2 반도체 칩(100-b) 상에 적층되는 다른 반도체 칩, 예를 들면 제 3 반도체 칩(미 도시)과 무선으로 신호를 송수신할 수 있다. 즉, 기판(1) 상에 적층되는 모든 반도체 칩들은 모두 송/수신 신호부 및 칩간 송/수신 신호부를 포함할 수 있다. 이때 상기 송/수신 신호부는 하부, 즉 기판 또는 인접한 하부의 반도체 칩과의 신호를 무선으로 송수신할 수 있고, 상기 칩간 송/수신 신호부는 인접한 상부의 반도체 칩과의 신호를 무선으로 송수신할 수 있다. 또한, 최상단의 반도체 칩에서 상기 칩간 송/수신 신호부는 사용되지 않도록 비활성화시키는 과정을 거친 후에 사용될 수 있다.Although not shown, the second semiconductor chip 100-b is also connected to the first inter-chip transmission / reception signal units 110RS-a and 110RE-a of the first semiconductor chip 100- A transmission / reception signal unit (not shown) may be formed. In this case, the second chip-to-chip transmission / reception signal unit can wirelessly transmit and receive signals to another semiconductor chip, for example, a third semiconductor chip (not shown) stacked on the second semiconductor chip 100-b. That is, all of the semiconductor chips stacked on the substrate 1 may include a transmit / receive signal unit and a chip transmit / receive signal unit. At this time, the transmission / reception signal unit can wirelessly transmit / receive a signal to / from a semiconductor chip at a lower portion, that is, a substrate or an adjacent lower portion, and the inter-chip transmission / reception signal portion can wirelessly transmit / . Also, the inter-chip transmit / receive signal unit in the uppermost semiconductor chip may be used after being deactivated so as not to be used.

도 6 내지 도 9는 본 발명의 실시예에 따라서 코일을 포함하는 기판 무선 신호부에서 무선 신호 송수신을 위한 코일의 양상들을 개략적으로 도시한다.Figures 6-9 schematically illustrate aspects of a coil for wireless signal transmission and reception in a substrate wireless signal portion including a coil in accordance with an embodiment of the present invention.

본 발명의 실시예에 따른 기판 무선 신호부를 개략적으로 도시하는 도 6을 참조하면, 기판 무선 신호부(40)는 기판 신호 송수신단(42), 기판 신호 회로부(44) 및 기판 신호 제어부(46)를 포함한다. 기판 신호 송수신단(42)은 신호의 송수신을 위한 코일로 이루어질 수 있다. 기판 신호 송수신단(42)이 코일로 이루어지는 경우, 하나의 코일에서 무선 신호의 송신과 수신을 함께 수행할 수 있다. 또한, 다른 예에서, 도시되지는 않았지만, 송신을 위한 코일과 수신을 위한 코일이 별도로 구비될 수도 있다. 이하에서는 설명의 편의성을 위하여 송신용 코일과 수신용 코일이 별도로 있는 경우에도 하나만을 도시하여 설명하도록 한다.6, which schematically illustrates a substrate wireless signal unit according to an embodiment of the present invention, a substrate wireless signal unit 40 includes a substrate signal sending / receiving end 42, a substrate signal circuit unit 44, . The substrate signal transmitting / receiving end 42 may be a coil for transmitting and receiving signals. When the substrate signal transmission / reception terminal 42 is formed of a coil, it is possible to perform transmission and reception of a radio signal together in one coil. Further, in another example, although not shown, a coil for transmission and a coil for reception may be separately provided. Hereinafter, for convenience of explanation, only one case where the transmitting coil and the receiving coil are separately provided will be described.

전술한 칩 무선 신호부(110)는 기본적으로 기판 무선 신호부(40)와 동일한 구성을 가질 수 있다. 즉, 칩 신호 송수신단(112), 칩 신호 회로부(114) 및 칩 신호 제어부(116)는 각각 기판 신호 송수신단(42), 기판 신호 회로부(44) 및 기판 신호 제어부(46)와 동일한 구성을 가질 수 있다. 따라서 이하에서 특별히 언급하지 않는 한 기판 무선 신호부(40)에 대한 설명이 칩 무선 신호부(110)에도 동일하게 적용될 수 있다.The chip radio signal unit 110 may basically have the same configuration as the substrate radio signal unit 40. That is, the chip signal transmission / reception terminal 112, the chip signal circuit portion 114 and the chip signal control portion 116 have the same configuration as that of the substrate signal transmission / reception terminal 42, the substrate signal circuit portion 44 and the substrate signal control portion 46, respectively Lt; / RTI > Therefore, the description of the substrate wireless signal unit 40 may be applied to the chip wireless signal unit 110 as well, unless otherwise specified below.

기판 무선 신호부(40)는 1개의 코일로 이루어지는 기판 신호 송수신단(42)을 포함한다. 칩 신호 송수신단(112)은 기판 신호 송수신단(42)에 포함되는 코일과 중심축이 일치하는 코일이 마찬가지로 배치될 수 있다. 단, 칩 신호 송수신단(112)에 포함되는 코일의 크기는 기판 신호 송수신단(42)에 포함되는 코일과 동일할 필요는 없으며, 원하는 수신 감도를 얻기 위하여 코일의 크기는 조정될 수 있다. 기판 신호 송수신단(42), 기판 신호 회로부(44) 및 기판 신호 제어부(116)의 위치 관계는 도 6에 도시된 형태로 한정되지 않는다. 또한 후술하는 바와 같이 기판 신호 송수신단(42)을 이루는 코일의 수는 달라질 수도 있다.The substrate radio signal unit 40 includes a substrate signal transmitting / receiving end 42 composed of one coil. The chip signal transmitting / receiving end 112 may be similarly arranged such that the coils included in the substrate signal transmitting / receiving end 42 coincide with the center axis. However, the size of the coil included in the chip signal transmission / reception terminal 112 need not be the same as the coil included in the substrate signal transmission / reception terminal 42, and the size of the coil can be adjusted to obtain a desired reception sensitivity. The positional relationship between the substrate signal sending / receiving end 42, the substrate signal circuit portion 44, and the substrate signal controlling portion 116 is not limited to the form shown in FIG. Also, the number of coils constituting the substrate signal transmitting / receiving end 42 may be varied as described later.

본 발명의 다른 실시예에 따른 기판 무선 신호부를 개략적으로 도시하는 도 7을 참조하면, 기판 신호 송수신단(42)은 2개의 코일(42a, 42b)로 이루어진다. 기판 신호 송수신단(42)을 이루는 제 1 코일(42a)과 제 2 코일(42b)은 서로 위상을 180도 반전시킨 자장 신호가 발생하도록 배치될 수 있다. 이 경우 칩 신호 송수신단(114)에도 동일한 구성을 갖는 2개의 코일이 사용될 수 있다. 이와 같이 2개의 코일을 사용하는 경우, 차동 신호 전송이 가능하며 노이즈 내성을 강화할 수 있다. 또한, 기판 신호 회로부(44)는 차동 회로를 포함할 수 있다.Referring to FIG. 7, which schematically shows a substrate wireless signal portion according to another embodiment of the present invention, a substrate signal transmitting / receiving end 42 is composed of two coils 42a and 42b. The first coil 42a and the second coil 42b constituting the substrate signal transmitting / receiving end 42 may be arranged to generate a magnetic field signal whose phase is inverted by 180 degrees with respect to each other. In this case, two coils having the same configuration may be used for the chip signal transmitting / receiving end 114 as well. When two coils are used as described above, differential signal transmission is possible and noise immunity can be enhanced. Further, the substrate signal circuit portion 44 may include a differential circuit.

본 발명의 또 다른 실시예에 따른 기판 무선 신호부를 개략적으로 도시하는 도 8을 참조하면, 기판 신호 송수신단(42)은 2개의 코일(42a, 42b)로 이루어진다. 이때 기판 신호 송수신단(42)을 이루는 제 1 코일(42a)과 제 2 코일(42b)은 병렬로 연결되며 서로 위상을 180도 반전시킨 자장 신호가 발생하도록 배치될 수 있다. 이 경우 칩 신호 송수신단(114)에도 동일한 구성을 갖는 2개의 코일이 사용될 수 있다. 이와 같이 2개의 코일을 사용함으로써, 차동 신호 전송이 가능하여 노이즈 내성을 강화할 수 있다. 또한, 기판 신호 회로부(44)는 차동 회로를 포함할 수 있다.Referring to FIG. 8, which schematically shows a substrate wireless signal part according to another embodiment of the present invention, a substrate signal transmitting / receiving end 42 is composed of two coils 42a and 42b. At this time, the first coil 42a and the second coil 42b constituting the substrate signal transmitting / receiving end 42 are connected in parallel and arranged to generate a magnetic field signal whose phase is inverted by 180 degrees. In this case, two coils having the same configuration may be used for the chip signal transmitting / receiving end 114 as well. By using two coils in this way, differential signal transmission is possible, and noise immunity can be enhanced. Further, the substrate signal circuit portion 44 may include a differential circuit.

본 발명의 또 다른 실시예에 따른 기판 무선 신호부를 개략적으로 도시하는 도 9를 참조하면, 기판 신호 송수신단(42)은 2개의 코일(42a, 42b)로 이루어진다. 이때 기판 신호 송수신단(42)을 이루는 제 1 코일(42a)과 제 2 코일(42b)은 직렬로 연결되며 서로 위상을 180도 반전시킨 자장 신호가 발생하도록 배치될 수 있다. 이 경우 칩 신호 송수신단(114)에도 동일한 구성을 갖는 2개의 코일이 사용될 수 있다. 이와 같이 2개의 코일을 사용함으로써, 차동 신호 전송이 가능하여 노이즈 내성을 강화할 수 있다. 또한, 기판 신호 회로부(44)는 차동 회로를 포함할 수 있다.9, which schematically illustrates a substrate radio signal unit according to another embodiment of the present invention, the substrate signal transmitting / receiving end 42 is composed of two coils 42a and 42b. At this time, the first coil 42a and the second coil 42b constituting the substrate signal sending / receiving end 42 are connected in series and arranged so as to generate a magnetic field signal whose phase is inverted by 180 degrees. In this case, two coils having the same configuration may be used for the chip signal transmitting / receiving end 114 as well. By using two coils in this way, differential signal transmission is possible, and noise immunity can be enhanced. Further, the substrate signal circuit portion 44 may include a differential circuit.

도 10은 본 발명의 실시예에 따른 반도체 칩(100)을 도시하는 단면도이다.10 is a cross-sectional view showing a semiconductor chip 100 according to an embodiment of the present invention.

도 10을 참조하면, 기판부(100S), 프론트앤드부(100F), 백앤드부(100B) 및 패시베이션부(100P)로 구분될 수 있는 반도체 칩(100)이 도시된다. 기판부(100S)는 예컨대, 실리콘 기판과 같은 반도체 웨이퍼의 일부분을 지칭할 수 있다. 프론트앤드부(100F)는 반도체 칩(100) 내에 형성되는 개별 단위 소자들, 즉 트랜지스터, 저항, 캐패시터 등이 형성되는 부분을 지칭할 수 있다. 기판부(100S)와 프론트앤드부(100F)는 일부 중첩될 수 있다. 예를 들면, 실리콘 기판에 형성되는 트랜지스터의 일부분(소스, 드레인, 채널 등)은 프론트앤드부(100F)에도 해당되면서, 기판부(100S)에도 해당된다고 볼 수 있다. 그러나 본 명세서에서는 실리콘 기판 중, 실제 반도체 소자의 제조에 사용되는 표면 근처의 일부분을 포함하여 프론트앤드부(100F)라 지칭하며, 실제 반도체 소자에 사용되지 않는 나머지 실리콘 기판 부분을 기판부(100S)로 지칭하도록 한다. 즉, 프론트앤드부(100F)는 반도체 칩(100) 내에 형성된 가장 깊은 웰의 하면부터 후술하는 금속 배선 라인들이 형성되기 전에 형성되는 층간절연층의 최상면까지를 의미한다.10, there is shown a semiconductor chip 100 that can be divided into a substrate portion 100S, a front end portion 100F, a back end portion 100B, and a passivation portion 100P. The substrate portion 100S may refer to a part of a semiconductor wafer, for example, a silicon substrate. The front end portion 100F may refer to a portion where individual unit elements formed in the semiconductor chip 100, that is, a transistor, a resistor, a capacitor, and the like are formed. The substrate portion 100S and the front end portion 100F may be partially overlapped. For example, a portion (source, drain, channel, etc.) of the transistor formed on the silicon substrate corresponds to the front end portion 100F and also to the substrate portion 100S. However, in this specification, the silicon substrate is referred to as a front end portion 100F including a portion near the surface used in the actual semiconductor device fabrication, and the remaining silicon substrate portion not actually used in the semiconductor device is referred to as the substrate portion 100S. . That is, the front end portion 100F means from the bottom of the deepest well formed in the semiconductor chip 100 to the top surface of the interlayer insulating layer formed before metal wiring lines to be described later are formed.

반도체 칩(100)을 이루는 백앤드부(100B)는 반도체 칩(100) 내에 형성되는 개별 단위 소자를 외부와 연결하기 위한 금속 배선 라인들이 형성되는 부분을 의미할 수 있다. 또한, 패시베이션부(100P)는 반도체 칩(100) 내에 형성되는 개별 소자들을 보호하기 위한 패시베이션층과 재배선라인이 형성된 부분을 의미할 수 있다.The back end portion 100B of the semiconductor chip 100 may refer to a portion where metal wiring lines for connecting the individual unit elements formed in the semiconductor chip 100 to the outside are formed. In addition, the passivation part 100P may refer to a part where a passivation layer and a rewiring line are formed to protect individual elements formed in the semiconductor chip 100. [

예컨대, 플래시메모리(Flash Memory)의 경우, 메모리 셀을 구성하는 셀 트랜지스터, 워드라인, 비트라인 및 층간절연층(ILD, Inter-Layer Dielectrics)을 포함하는 부분을 프론트앤드부(100F)라 할 수 있다. 또한, 예컨대, 디램(DRAM)의 경우 메모리 셀을 구성하는 셀 트랜지스터, 워드라인, 비트라인, 캐패시터 및 층간절연층을 포함하는 부분을 프론트앤드부(100F)라 할 수 있다. 또한, 예컨대, 메모리 소자의 경우, 소위 메탈 라인이라 하는 배선라인과 이들 사이의 금속층간 절연층(IMD, Inter-Metal Dielectrics)을 포함하는 부분을 백앤드부(100B)라 할 수 있다.For example, in the case of a flash memory, a portion including a cell transistor, a word line, a bit line, and inter-layer dielectrics (ILD) constituting a memory cell may be referred to as a front end portion 100F have. Further, for example, in the case of a DRAM (DRAM), a portion including a cell transistor, a word line, a bit line, a capacitor, and an interlayer insulating layer constituting a memory cell may be referred to as a front end portion 100F. For example, in the case of a memory device, a portion including a wiring line called a so-called metal line and an inter-metal dielectric (IMD) layer therebetween may be referred to as a back-end portion 100B.

일 예에 따르면, 도 1에 도시한 칩 무선 신호부(110)의 전부 또는 일부는 반도체 칩(100) 내에 형성된 반도체 소자(미 도시)들과 함께 프론트앤드부(100F)에 형성될 수 있다. 예를 들어, 칩 신호 회로부(114) 및 칩 신호 제어부(116)는 상기 반도체 소자(미 도시)를 이루는 개별 소자, 즉 트랜지스터, 저항, 캐패시터 등과 함께 프론트앤드부(100F)에 형성될 수 있으며, 칩 신호 송수신단(112)은 상기 반도체 소자(미 도시)들을 위한 상기 배선 라인과 함께 백앤드부(100B)에 형성될 수 있다. According to an example, all or a part of the chip radio signal unit 110 shown in FIG. 1 may be formed in the front end portion 100F together with semiconductor elements (not shown) formed in the semiconductor chip 100. For example, the chip signal circuit portion 114 and the chip signal control portion 116 may be formed in the front end portion 100F together with individual elements constituting the semiconductor device (not shown), that is, transistors, resistors, capacitors, The chip signal transmitting / receiving end 112 may be formed in the back end portion 100B together with the wiring lines for the semiconductor devices (not shown).

다른 예에 따르면, 칩 무선 신호부(110)의 전부 또는 일부는 상기 반도체 소자(미 도시)들을 형성한 후 추가적으로 형성하거나, 별도로 형성하여 부착할 수 있다. 예를 들면, 칩 신호 송수신단(112)은 상기 반도체 소자(미 도시) 상에 형성되는 패시베이션층(미 도시) 상에 상기 재배선라인 함께 별도로 도전 라인으로 패시베이션부(100P)에 형성될 수 있다. 또 다른 예에 따르면, 칩 신호 회로부(114), 칩 신호 송수신단(112) 및 칩 신호 제어부(116)는 개별적으로 형성되거나 일체로 형성된 후 반도체 칩(100)의 상기 패시베이션부(100P) 상에 부착될 수 있다. 아래에서, 도 11 내지 도 14를 참조로 더욱 자세히 설명될 것이다.
According to another example, all or a part of the chip wireless signal unit 110 may be additionally formed after the semiconductor devices (not shown) are formed, or separately formed and attached. For example, the chip signal transmission / reception terminal 112 may be formed on the passivation layer (not shown) formed on the semiconductor device (not shown) separately in the passivation part 100P together with the redistribution line . According to another example, the chip signal circuit portion 114, the chip signal transmission / reception terminal 112, and the chip signal control portion 116 are individually formed or integrally formed and then formed on the passivation portion 100P of the semiconductor chip 100 . Hereinafter, it will be described in more detail with reference to FIG. 11 to FIG.

도 11 내지 도 14는 본 발명의 실시예에 반도체 패키지를 개략적으로 도시하는 단면도들로서, 기판 신호 송수신단과 칩 무선 송수신단이 배치되는 위치의 다양한 양상들을 도시한다.Figs. 11 to 14 are cross-sectional views schematically showing a semiconductor package in an embodiment of the present invention, showing various aspects of a position at which a substrate signal transmitting / receiving end and a chip wireless transmitting / receiving end are disposed.

본 발명의 실시예에 따른 반도체 패키지의 단면을 개략적으로 도시하는 도 11을 참조하면, 기판(1) 상에 제 1 반도체 칩(100-a) 및 제 2 반도체 칩(100-b)이 순차적으로 적층된다. 기판(1), 제 1 반도체 칩(100-a) 및 제 2 반도체 칩(100-b)은 각각 기판 신호 송수신단(42), 제 1 칩 무선 송수신단(112-a) 및 제 2 칩 무선 송수신단(112-b)을 포함한다.11 schematically showing a cross-section of a semiconductor package according to an embodiment of the present invention, a first semiconductor chip 100-a and a second semiconductor chip 100-b are sequentially formed on a substrate 1 Respectively. The substrate 1, the first semiconductor chip 100-a, and the second semiconductor chip 100-b are connected to the substrate signal transmitting / receiving end 42, the first chip wireless transmitting / receiving end 112-a, And a transmission / reception terminal 112-b.

제 1 칩 무선 송수신단(112-a) 및 제 2 칩 무선 송수신단(112-b)은 각각 제 1 반도체 칩(100-a) 및 제 2 반도체 칩(100-b)의 패시베이션부(100P-a, 100P-b)에 형성될 수 있다. 예컨대, 제 1 칩 무선 송수신단(112-a) 및 제 2 칩 무선 송수신단(112-b)이 각각 안테나 또는 코일로 이루어진 경우, 상기 안테나 또는 코일은 제 1 반도체 칩(100-a) 및 제 2 반도체 칩(100-b)의 패시베이션부(100P-a, 100P-b)에 형성될 수 있다.The first chip wireless transmitting and receiving terminal 112-a and the second chip wireless transmitting and receiving terminal 112-b are respectively connected to the passivation portions 100P-1 and 100P-2 of the first semiconductor chip 100-a and the second semiconductor chip 100- a, < / RTI > 100P-b. For example, when the first chip wireless transmission / reception terminal 112-a and the second chip wireless transmission / reception terminal 112-b are each formed of an antenna or a coil, the antenna or the coil is connected to the first semiconductor chip 100- B and the passivation portions 100P-a and 100P-b of the semiconductor chip 100-b.

구체적으로, 제 1 칩 무선 송수신단(112-a) 및 제 2 칩 무선 송수신단(112-b)을 이루는 안테나 또는 코일은, 패시베이션부(100P-a, 100P-b)에 형성된 패시베이션층 상에 금속 배선의 형태로 형성될 수 있다. 또는 제 1 칩 무선 송수신단(112-a) 및 제 2 칩 무선 송수신단(112-b)을 이루는 안테나 또는 코일은, 패시베이션부(100P-a, 100P-b)에 형성되는 패시베이션층 상에 형성되는 재배선 라인과 함께, 상기 재배선 라인이 형성되지 않는 부분을 따라서 형성될 수 있다.Specifically, the antenna or coil constituting the first chip wireless transmitting / receiving terminal 112-a and the second chip wireless transmitting / receiving terminal 112-b is formed on the passivation layer formed on the passivation portions 100P-a and 100P-b And may be formed in the form of metal wiring. Or the antenna or the coil constituting the first chip wireless transmitting and receiving terminal 112-a and the second chip wireless transmitting and receiving terminal 112-b are formed on the passivation layer formed in the passivation portions 100P-a and 100P-b The rewiring line can be formed along a portion where the rewiring line is not formed.

제 1 칩 무선 송수신단(112-a) 및 제 2 칩 무선 송수신단(112-b)을 이루는 안테나 또는 코일이 상기 재배선 라인과 함께 형성되는 경우, 제 1 칩 무선 송수신단(112-a) 및 제 2 칩 무선 송수신단(112-b)을 이루는 안테나 또는 코일을 형성하는 과정을 별도로 수행할 필요가 없기 때문에, 제조 시간 및 제조 비용을 절감할 수 있다.When the antenna or coil constituting the first chip wireless transmitting / receiving terminal 112-a and the second chip wireless transmitting / receiving terminal 112-b is formed together with the re-wiring line, the first chip wireless transmitting / receiving terminal 112- And the second chip wireless transmitting / receiving terminal 112-b, it is possible to reduce manufacturing time and manufacturing cost.

기판 신호 송수신단(42)이 안테나 또는 코일로 이루어진 경우, 상기 안테나 또는 코일은 기판(1)에 형성된 전도성 배선 라인과 함께, 상기 전도성 배선 라인이 형성되지 않은 부분을 따라서 형성될 수 있다. 또는 기판(1)이 다층 인쇄회로기판인 경우, 기판(1)에는 기판 신호 송수신단(42)을 이루는 안테나 또는 코일이 형성되기 위하여 추가적인 층이 형성될 수 있다.When the substrate signal transmitting / receiving end 42 is formed of an antenna or a coil, the antenna or coil may be formed along a portion where the conductive wiring line is not formed, together with a conductive wiring line formed on the substrate 1. Alternatively, when the substrate 1 is a multilayer printed circuit board, an additional layer may be formed on the substrate 1 in order to form an antenna or coil that constitutes the substrate signal transmitting / receiving end 42.

본 발명의 다른 실시예에 따른 반도체 패키지의 단면을 개략적으로 도시하는 도 12를 참조하면, 제 1 칩 무선 송수신단(112-a) 및 제 2 칩 무선 송수신단(112-b)은 각각 제 1 반도체 칩(100-a) 및 제 2 반도체 칩(100-b)의 백앤드부(100B-a, 100B-b)에 형성될 수 있다. 예컨대, 제 1 칩 무선 송수신단(112-a) 및 제 2 칩 무선 송수신단(112-b)이 각각 안테나 또는 코일로 이루어진 경우, 상기 안테나 또는 코일은 제 1 반도체 칩(100-a) 및 제 2 반도체 칩(100-b)의 백앤드부(100B-a, 100B-b)에 형성될 수 있다.12 schematically showing a cross section of a semiconductor package according to another embodiment of the present invention, the first chip wireless transmitting / receiving terminal 112-a and the second chip wireless transmitting / receiving terminal 112-b are respectively connected to a first May be formed on the back-end portions 100B-a and 100B-b of the semiconductor chip 100-a and the second semiconductor chip 100-b. For example, when the first chip wireless transmission / reception terminal 112-a and the second chip wireless transmission / reception terminal 112-b are each formed of an antenna or a coil, the antenna or the coil is connected to the first semiconductor chip 100- B and 100B-b of the first semiconductor chip 100-b and the second semiconductor chip 100-b.

구체적으로, 제 1 칩 무선 송수신단(112-a) 및 제 2 칩 무선 송수신단(112-b)을 이루는 안테나 또는 코일은, 백앤드부(100B-a, 100B-b)에 형성된 금속 배선 라인과 함께, 상기 금속 배선 라인이 형성되지 않는 부분을 따라서 형성될 수 있다. 특히, 백앤드부(100B-a, 100B-b)에 다층 금속 배선 라인이 형성된 경우, 제 1 칩 무선 송수신단(112-a) 및 제 2 칩 무선 송수신단(112-b)을 이루는 안테나 또는 코일은 최상층의 금속 배선 라인과 함께 형성될 수 있다.Specifically, the antennas or coils constituting the first chip wireless transmission / reception terminal 112-a and the second chip wireless transmission / reception terminal 112-b are connected to the metal wiring line formed in the back ends 100B-a and 100B- May be formed along a portion where the metal wiring line is not formed. Particularly, when a multilayer metallization line is formed in the back-end parts 100B-a and 100B-b, the antenna constituting the first chip wireless transmitting / receiving terminal 112-a and the second chip wireless transmitting / receiving terminal 112- The coil may be formed with the metal wiring line of the uppermost layer.

제 1 칩 무선 송수신단(112-a) 및 제 2 칩 무선 송수신단(112-b)을 이루는 안테나 또는 코일이 상기 금속 배선 라인과 함께 형성되는 경우, 제 1 칩 무선 송수신단(112-a) 및 제 2 칩 무선 송수신단(112-b)을 이루는 안테나 또는 코일을 형성하는 과정을 별도로 수행할 필요가 없기 때문에, 제조 시간 및 제조 비용을 절감할 수 있다.When the antenna or coil constituting the first chip wireless transmitting / receiving terminal 112-a and the second chip wireless transmitting / receiving terminal 112-b is formed together with the metal wiring line, the first chip wireless transmitting / receiving terminal 112- And the second chip wireless transmitting / receiving terminal 112-b, it is possible to reduce manufacturing time and manufacturing cost.

본 발명의 또 다른 실시예에 따른 반도체 패키지의 단면을 개략적으로 도시하는 도 13을 참조하면, 제 1 칩 무선 송수신단(112-a) 및 제 2 칩 무선 송수신단(112-b)은 각각 제 1 반도체 칩(100-a) 및 제 2 반도체 칩(100-b)을 각각 기판(1) 및 제 1 반도체 칩(100-a) 상에 실장하기 위하여 사용되는 제 1 중간재(106-a) 및 제 2 중간재(106-b) 내에 형성될 수 있다. 즉, 제 1 칩 무선 송수신단(112-a) 및 제 2 칩 무선 송수신단(112-b)이 각각 안테나 또는 코일로 이루어진 경우, 상기 안테나 또는 코일은 제 1 중간재(106-a) 및 제 2 중간재(106-b) 내에 형성될 수 있다.13, which schematically shows a cross-section of a semiconductor package according to another embodiment of the present invention, a first chip wireless transmitting / receiving terminal 112-a and a second chip wireless transmitting / A first intermediate member 106-a used for mounting the semiconductor chip 100-a and the second semiconductor chip 100-b on the substrate 1 and the first semiconductor chip 100-a, respectively, and May be formed in the second intermediate member 106-b. That is, when the first chip wireless transmitting / receiving terminal 112-a and the second chip wireless transmitting / receiving terminal 112-b are respectively composed of antennas or coils, the antenna or coil is connected to the first intermediate member 106- May be formed in the intermediate member 106-b.

구체적으로, 제 1 칩 무선 송수신단(112-a) 및 제 2 칩 무선 송수신단(112-b)을 이루는 안테나 또는 코일을 제 1 중간재(106-a) 및 제 2 중간재(106-b) 내에 형성하는 경우, 제 1 반도체 칩(100-a) 또는 제 2 반도체 칩(100-b)의 면적에 가까운 공간을 상기 안테나 또는 코일을 형성하는 공간으로 활용할 수 있다.Specifically, an antenna or a coil constituting the first chip wireless transmitting / receiving terminal 112-a and the second chip wireless transmitting / receiving terminal 112-b is connected to the first intermediate member 106-a and the second intermediate member 106-b A space close to the area of the first semiconductor chip 100-a or the second semiconductor chip 100-b can be used as a space for forming the antenna or the coil.

제 1 중간재(106-a) 또는 제 2 중간재(106-b)가 접착테이프인 경우, 접착제가 양면에 부착되는 필름 내에 제 1 칩 무선 송수신단(112-a) 및 제 2 칩 무선 송수신단(112-b)을 이루는 안테나 또는 코일을 삽입할 수 있다.In the case where the first intermediate member 106-a or the second intermediate member 106-b is an adhesive tape, the first chip wireless transmitting / receiving end 112-a and the second chip wireless transmitting / receiving end 112-b) can be inserted.

또는 제 1 중간재(106-a) 또는 제 2 중간재(106-b)가 와이어 본딩을 하기 위한 공간을 확보하기 위한 인터포저(interposer)인 경우, 상기 인터포저의 내부에 제 1 칩 무선 송수신단(112-a) 및 제 2 칩 무선 송수신단(112-b)을 이루는 안테나 또는 코일을 삽입할 수 있다.Or the first intermediate member 106-a or the second intermediate member 106-b is an interposer for securing a space for wire bonding, the first chip wireless transmitting / receiving end ( 112-a and the second chip wireless transmitting / receiving terminal 112-b.

이때 제 1 중간재(106-a) 또는 제 2 중간재(106-b) 내에 형성된 제 1 칩 무선 송수신단(112-a) 또는 제 2 칩 무선 송수신단(112-b)과 제 1 반도체 칩(100-a) 또는 제 2 반도체 칩(100-b) 내의 반도체 소자와의 전기적인 연결을 위한 도전 연결부(비도시)가 추가로 형성될 수 있다.At this time, the first chip wireless transmitting / receiving end 112-a or the second chip wireless transmitting and receiving end 112-b formed in the first intermediate member 106-a or the second intermediate member 106- (not shown) for electrical connection with the semiconductor elements in the first semiconductor chip 100a-a or the second semiconductor chip 100-b.

본 발명의 또 다른 실시예에 따른 반도체 패키지의 단면을 개략적으로 도시하는 도 14를 참조하면, 기판 신호 송수신단(42)은 제 1 반도체 칩(100-a)을 기판(1) 상에 실장하기 위하여 사용되는 제 1 중간재(106-a) 내에 형성된다. 또한, 제 1 칩 무선 송수신단(112-a)은 제 2 반도체 칩(100-b)을 제 1 반도체 칩(100-a) 상에 실장하기 위하여 사용되는 제 2 중간재(106-b) 내에 형성된다. 따라서 제 2 반도체 칩(100-b) 상에는 제 2 칩 무선 송수신단(112-b)이 형성된 별도의 더미 중간재(106-d)를 더 부착한다. 더미 중간재(106-d)는 제 1 중간재(106-a) 또는 제 2 중간재(106-b)와 동일하거나 유사한 구성요소일 수 있다. 또는 제 2 칩 무선 송수신단(112-b)의 송수신 감도를 높이기 위하여 더미 중간재(106-d)는 제 1 중간재(106-a) 또는 제 2 중간재(106-b)와 다르게 설계된 구성요소일 수 있다.14, which schematically illustrates a cross-section of a semiconductor package according to another embodiment of the present invention, a substrate signal transmitting / receiving end 42 is formed by mounting a first semiconductor chip 100-a on a substrate 1 And is formed in the first intermediate member 106-a used for the second intermediate member 106-a. The first chip wireless transmitting and receiving terminal 112-a is formed in the second intermediate member 106-b used for mounting the second semiconductor chip 100-b on the first semiconductor chip 100-a do. Therefore, another dummy intermediate member 106-d having the second chip wireless transmission / reception end 112-b is further attached on the second semiconductor chip 100-b. The dummy intermediate member 106-d may be the same or similar component as the first intermediate member 106-a or the second intermediate member 106-b. The dummy intermediate member 106-d may be a component that is designed differently from the first intermediate member 106-a or the second intermediate member 106-b in order to enhance the transmission / reception sensitivity of the second chip wireless transmitting / receiving unit 112- have.

1: 기판 10: 기저부
40: 기판 무선 신호부 40S: 기판 송신 신호부
40E: 기판 수신 신호부 42: 기판 신호 송수신단
42a, 42b: 코일 44: 기판 신호 회로부
46: 기판 신호 제어부 100, 100-a, 100-b: 반도체 칩
106: 중간재 110: 칩 무선 신호부
110S: 칩 송신 신호부 110E: 칩 수신 신호부
110RS: 칩간 재송신 신호부 110RE: 칩간 재수신 신호부
112: 칩 신호 송수신단 114: 칩 신호 회로부
116: 칩 신호 제어부 1000: 반도체 패키지1: substrate 10: base substrate
40: Substrate radio signal unit 40S: Substrate transmission signal unit
40E: Substrate reception signal part 42: Substrate signal transmission / reception stage
42a, 42b: coil 44: substrate signal circuit portion
46: substrate signal controller 100, 100-a, 100-b:
106: intermediate member 110: chip radio signal unit
110S: chip transmission signal unit 110E: chip reception signal unit
110 RS: chip-to-chip retransmission signal unit 110RE: inter-chip re-
112: chip signal transmission / reception unit 114: chip signal circuit unit
116: chip signal controller 1000: semiconductor package

Claims (10)

기판; 및
상기 기판 상에서 상기 기판과 무선으로 신호를 송수신하는 반도체 칩을 포함하고,
상기 기판과 상기 반도체 칩은 자기 유도 또는 정전기 유도에 의하여, 또는 RF 안테나를 통해 서로 무선 신호를 송수신하는 것을 특징으로 하는 반도체 패키지.Board; And
And a semiconductor chip for wirelessly transmitting and receiving signals to and from the substrate on the substrate,
Wherein the substrate and the semiconductor chip transmit / receive radio signals to / from each other via magnetic induction, electrostatic induction, or RF antenna. 제 1 항에 있어서,
상기 기판은 상기 반도체 칩에 무선 신호를 송신하고 상기 반도체 칩으로부터 무선 신호를 수신하기 위한 기판 무선 신호부를 포함하고, 상기 반도체 칩은 상기 기판에 무선 신호를 송신하고 상기 기판으로부터 무선 신호를 수신하기 위한 칩 무선 신호부를 포함하며,
상기 기판과 상기 반도체 칩은 상기 기판 무선 신호부와 상기 칩 무선 신호부를 통해 서로 무선 신호를 송수신하는 것을 특징으로 하는 반도체 패키지.The method according to claim 1,
Wherein the substrate includes a substrate radio signal portion for transmitting a radio signal to the semiconductor chip and for receiving a radio signal from the semiconductor chip, the semiconductor chip having a substrate for transmitting a radio signal to the substrate, Chip radio signal portion,
Wherein the substrate and the semiconductor chip transmit / receive wireless signals to / from each other through the substrate wireless signal unit and the chip wireless signal unit. 제 2 항에 있어서,
상기 기판 무선 신호부는,
상기 반도체 칩에 송신할 무선 신호를 생성하고 상기 반도체 칩으로부터 무선 신호를 수신하는 기판 신호 송수신단;
상기 기판에서 사용되는 내부 신호를 변환하여 상기 기판 신호 송수신단에 제공하고, 상기 기판 신호 송수신단에서 수신된 신호를 상기 기판에서 사용되는 내부 신호로 변환하는 기판 신호 회로부; 및
상기 기판 신호 회로부를 제어하는 기판 신호 제어부를 포함하며,
상기 칩 무선 신호부는,
상기 기판에 송신할 무선 신호를 생성하고 상기 기판으로부터 무선 신호를 수신하는 칩 신호 송수신단;
상기 반도체 칩에서 사용되는 내부 신호를 변환하여 상기 칩 신호 송수신단에 제공하고, 상기 칩 신호 송수신단에서 수신된 신호를 상기 반도체 칩에서 사용되는 내부 신호로 변환하는 칩 신호 회로부; 및
상기 칩 신호 회로부를 제어하는 칩 신호 제어부를 포함하는 것을 특징으로 하는 반도체 패키지.3. The method of claim 2,
Wherein the substrate radio signal unit comprises:
A substrate signal sending / receiving end for generating a wireless signal to be transmitted to the semiconductor chip and receiving a wireless signal from the semiconductor chip;
A substrate signal circuit for converting an internal signal used in the substrate to provide the signal to the substrate signal transmitting and receiving end and converting the signal received at the substrate signal transmitting and receiving end into an internal signal used in the substrate; And
And a substrate signal control unit for controlling the substrate signal circuit unit,
The chip radio signal unit includes:
A chip signal transmitting / receiving end which generates a radio signal to be transmitted to the substrate and receives a radio signal from the substrate;
A chip signal circuit for converting an internal signal used in the semiconductor chip to provide the signal to the chip signal transmitting and receiving end and converting the signal received from the chip signal transmitting and receiving end into an internal signal used in the semiconductor chip; And
And a chip signal control unit for controlling the chip signal circuit unit. 기판; 및
상기 기판 상에서 상기 기판과 무선으로 신호를 송수신하는 반도체 칩을 포함하고,
상기 기판은 상기 반도체 칩에 무선 신호를 송신하고 상기 반도체 칩으로부터 무선 신호를 수신하기 위한 기판 무선 신호부를 포함하고, 상기 반도체 칩은 상기 기판에 무선 신호를 송신하고 상기 기판으로부터 무선 신호를 수신하기 위한 칩 무선 신호부를 포함하며,
상기 기판 무선 신호부는,
상기 반도체 칩에 송신할 무선 신호를 생성하고 상기 반도체 칩으로부터 무선 신호를 수신하는 기판 송수신 코일로 이루어진 기판 신호 송수신단;
상기 기판에서 사용되는 내부 신호를 변환하여 상기 기판 신호 송수신단에 제공하고, 상기 기판 신호 송수신단에서 수신된 신호를 상기 기판에서 사용되는 내부 신호로 변환하는 기판 신호 회로부; 및
상기 기판 신호 회로부를 제어하는 기판 신호 제어부를 포함하며,
상기 칩 무선 신호부는,
상기 기판에 송신할 무선 신호를 생성하고 상기 기판으로부터 무선 신호를 수신하는 칩 송수신 코일로 이루어진 칩 신호 송수신단;
상기 반도체 칩에서 사용되는 내부 신호를 변환하여 상기 칩 신호 송수신단에 제공하고, 상기 칩 신호 송수신단에서 수신된 신호를 상기 반도체 칩에서 사용되는 내부 신호로 변환하는 칩 신호 회로부; 및
상기 칩 신호 회로부를 제어하는 칩 신호 제어부를 포함하고,
상기 기판 송수신 코일과 상기 칩 송수신 코일 사이에 무선 신호가 서로 전달되는 것을 특징으로 하는 반도체 패키지.Board; And
And a semiconductor chip for wirelessly transmitting and receiving signals to and from the substrate on the substrate,
Wherein the substrate includes a substrate radio signal portion for transmitting a radio signal to the semiconductor chip and for receiving a radio signal from the semiconductor chip, the semiconductor chip having a substrate for transmitting a radio signal to the substrate, Chip radio signal portion,
Wherein the substrate radio signal unit comprises:
A substrate signal sending / receiving end comprising a substrate sending / receiving coil for generating a radio signal to be transmitted to the semiconductor chip and receiving a radio signal from the semiconductor chip;
A substrate signal circuit for converting an internal signal used in the substrate to provide the signal to the substrate signal transmitting and receiving end and converting the signal received at the substrate signal transmitting and receiving end into an internal signal used in the substrate; And
And a substrate signal control unit for controlling the substrate signal circuit unit,
The chip radio signal unit includes:
A chip signal transmitting / receiving end comprising a chip transmitting / receiving coil for generating a radio signal to be transmitted to the substrate and receiving a radio signal from the substrate;
A chip signal circuit unit for converting an internal signal used in the semiconductor chip to provide the signal to the chip signal transmitting / receiving end and converting the signal received at the chip signal transmitting / receiving end into an internal signal used in the semiconductor chip; And
And a chip signal control unit for controlling the chip signal circuit unit,
And a radio signal is transmitted between the substrate transmission / reception coil and the chip transmission / reception coil. 제 4 항에 있어서,
상기 기판 송수신 코일은 제 1 무선 신호를 송수신하는 제 1 기판 송수신 코일, 및 제 1 무선 신호와 위상이 반전된 제 2 무선 신호를 송수신하는 제 2 기판 송수신 코일로 이루어지고, 상기 기판 신호 회로부는 상기 제 1 무선 신호와 상기 제 2 무선 신호를 포함하는 차동 무선 신호를 처리하는 기판 차동 신호 회로부를 더 포함하며,
상기 칩 송수신 코일은 상기 제 1 무선 신호를 송수신하는 제 1 칩 송수신 코일, 및 상기 제 2 무선 신호를 송수신하는 제 2 칩 송수신 코일로 이루어지고, 상기 칩 신호 회로부는 상기 차동 무선 신호를 처리하는 칩 차동 신호 회로부를 더 포함하는 것을 특징으로 하는 반도체 패키지.5. The method of claim 4,
Wherein the substrate transmission and reception coil comprises a first substrate transmission and reception coil for transmitting and receiving a first radio signal and a second substrate transmission and reception coil for transmitting and receiving a second radio signal whose phase is inverted from the first radio signal, Further comprising a substrate differential signal circuitry for processing a differential radio signal comprising a first radio signal and a second radio signal,
Wherein the chip transmission and reception coil comprises a first chip transmission and reception coil for transmitting and receiving the first radio signal and a second chip transmission and reception coil for transmitting and receiving the second radio signal, And a differential signal circuit portion. 제 5 항에 있어서,
상기 제 1 기판 송수신 코일 및 상기 제 2 기판 송수신 코일은 서로 직렬로 연결되고 전류의 흐름 방향이 서로 반대가 되도록 배치되며,
상기 제 1 칩 송수신 코일 및 상기 제 2 칩 송수신 코일은 서로 직렬로 연결되고 전류의 흐름 방향이 서로 반대가 되도록 배치되는 것을 특징으로 하는 반도체 패키지.6. The method of claim 5,
Wherein the first substrate transceiving coil and the second substrate transceiving coil are connected in series to each other and are arranged so that currents flow in opposite directions,
Wherein the first chip transmission / reception coil and the second chip transmission / reception coil are connected to each other in series and are arranged so that currents flow in opposite directions to each other. 기판; 및
상기 기판 상에서 상기 기판과 무선으로 신호를 송수신하는 반도체 칩을 포함하고,
상기 기판은 상기 반도체 칩에 무선 신호를 송신하고 상기 반도체 칩으로부터 무선 신호를 수신하기 위한 기판 무선 신호부를 포함하고, 상기 반도체 칩은 상기 기판에 무선 신호를 송신하고 상기 기판으로부터 무선 신호를 수신하기 위한 칩 무선 신호부를 포함하며,
상기 기판 무선 신호부는,
상기 반도체 칩에 송신할 무선 신호를 생성하고 상기 반도체 칩으로부터 무선 신호를 수신하는 기판 신호 송수신단;
상기 기판에서 사용되는 내부 신호를 변환하여 상기 기판 신호 송수신단에 제공하고, 상기 기판 신호 송수신단에서 수신된 신호를 상기 기판에서 사용되는 내부 신호로 변환하는 기판 신호 회로부; 및
상기 기판 신호 회로부를 제어하는 기판 신호 제어부를 포함하며,
상기 칩 무선 신호부는,
상기 기판에 송신할 무선 신호를 생성하고 상기 기판으로부터 무선 신호를 수신하는 칩 신호 송수신단;
상기 반도체 칩에서 사용되는 내부 신호를 변환하여 상기 칩 신호 송수신단에 제공하고, 상기 칩 신호 송수신단에서 수신된 신호를 상기 반도체 칩에서 사용되는 내부 신호로 변환하는 칩 신호 회로부; 및
상기 칩 신호 회로부를 제어하는 칩 신호 제어부를 포함하고,
상기 기판과 상기 반도체 칩은 상기 기판 무선 신호부와 상기 칩 무선 신호부를 통해 서로 무선 신호를 송수신하며,
상기 기판 신호 송수신단은 상기 기판 내에, 또는 상기 기판의 표면 상에 배치되며,
상기 칩 신호 송수신단은 상기 반도체 칩의 백앤드부 또는 패시베이션부 내에, 또는 상기 반도체 칩의 표면 상에 배치되고, 상기 칩 신호 회로부 및 상기 칩 신호 제어부는 상기 반도체 칩의 프론트앤드부에 배치되는 것을 특징으로 하는 반도체 패키지.Board; And
And a semiconductor chip for wirelessly transmitting and receiving signals to and from the substrate on the substrate,
Wherein the substrate includes a substrate radio signal portion for transmitting a radio signal to the semiconductor chip and for receiving a radio signal from the semiconductor chip, the semiconductor chip having a substrate for transmitting a radio signal to the substrate, Chip radio signal portion,
Wherein the substrate radio signal unit comprises:
A substrate signal sending / receiving end for generating a wireless signal to be transmitted to the semiconductor chip and for receiving a wireless signal from the semiconductor chip;
A substrate signal circuit for converting an internal signal used in the substrate to provide the signal to the substrate signal transmitting and receiving end and converting the signal received at the substrate signal transmitting and receiving end into an internal signal used in the substrate; And
And a substrate signal control unit for controlling the substrate signal circuit unit,
The chip radio signal unit includes:
A chip signal transmitting / receiving end which generates a radio signal to be transmitted to the substrate and receives a radio signal from the substrate;
A chip signal circuit unit for converting an internal signal used in the semiconductor chip to provide the signal to the chip signal transmitting / receiving end and converting the signal received at the chip signal transmitting / receiving end into an internal signal used in the semiconductor chip; And
And a chip signal control unit for controlling the chip signal circuit unit,
Wherein the substrate and the semiconductor chip transmit and receive wireless signals to each other through the substrate wireless signal unit and the chip wireless signal unit,
Wherein the substrate signal transmitting and receiving end is disposed in the substrate, or on a surface of the substrate,
Wherein the chip signal transmitting and receiving end is disposed in a back end or passivation portion of the semiconductor chip or on a surface of the semiconductor chip and the chip signal circuit portion and the chip signal control portion are disposed in a front end portion of the semiconductor chip Wherein the semiconductor package is a semiconductor package. 제 2 항, 제 4 항 및 제 7 항 중 어느 한 항에 있어서,
상기 기판 무선 신호부는 상기 반도체 칩에 무선 신호를 송신하기 위한 기판 송신 신호부, 및 상기 반도체 칩으로부터 무선 신호를 수신하기 위한 기판 수신 신호부를 포함하고, 상기 칩 무선 신호부는 상기 기판에 무선 신호를 송신하기 위한 칩 송신 신호부, 및 상기 기판으로부터 무선 신호를 수신하기 위한 칩 수신 신호부를 포함하며,
상기 기판 송신 신호부는 상기 칩 수신 신호부로 무선 신호를 전송하고, 상기 칩 송신 신호부는 상기 기판 수신 신호부로 무선 신호를 전송하는 것을 특징으로 하는 반도체 패키지.
8. The method according to any one of claims 2, 4 and 7,
Wherein the substrate radio signal portion includes a substrate transmission signal portion for transmitting a radio signal to the semiconductor chip and a substrate reception signal portion for receiving a radio signal from the semiconductor chip, And a chip receiving signal portion for receiving a radio signal from the substrate,
Wherein the substrate transmission signal unit transmits a radio signal to the chip reception signal unit and the chip transmission signal unit transmits a radio signal to the substrate reception signal unit.
삭제delete 기판;
상기 기판 상에서 상기 기판과 자기 유도 또는 정전기 유도에 의하여, 또는 RF 안테나를 통해 무선으로 신호를 송수신하는 제1 반도체 칩; 및
상기 제 1 반도체 칩 상에서 상기 기판 또는 상기 제 1 반도체 칩과 자기 유도 또는 정전기 유도에 의하여, 또는 RF 안테나를 통해 무선으로 신호를 송수신하는 제 2 반도체 칩을 포함하는 반도체 패키지.Board;
A first semiconductor chip for wirelessly transmitting and receiving a signal on the substrate by magnetic induction or electrostatic induction with the substrate or via an RF antenna; And
And a second semiconductor chip for transmitting and receiving signals wirelessly via magnetic induction or electrostatic induction with the substrate or the first semiconductor chip on the first semiconductor chip or via an RF antenna.
KR20100054902A 2010-06-10 2010-06-10 Semiconductor package Expired - Fee Related KR101510361B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20100054902A KR101510361B1 (en) 2010-06-10 2010-06-10 Semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20100054902A KR101510361B1 (en) 2010-06-10 2010-06-10 Semiconductor package

Publications (2)

Publication Number Publication Date
KR20110135156A KR20110135156A (en) 2011-12-16
KR101510361B1 true KR101510361B1 (en) 2015-04-06

Family

ID=45502190

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20100054902A Expired - Fee Related KR101510361B1 (en) 2010-06-10 2010-06-10 Semiconductor package

Country Status (1)

Country Link
KR (1) KR101510361B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007165459A (en) 2005-12-12 2007-06-28 Mitsubishi Electric Corp Multi-chip module
KR20090044483A (en) * 2007-10-31 2009-05-07 주식회사 하이닉스반도체 Semiconductor package
US20090134489A1 (en) * 2007-11-26 2009-05-28 Infineon Technologies Austria Ag System including an inter-chip communication system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007165459A (en) 2005-12-12 2007-06-28 Mitsubishi Electric Corp Multi-chip module
KR20090044483A (en) * 2007-10-31 2009-05-07 주식회사 하이닉스반도체 Semiconductor package
US20090134489A1 (en) * 2007-11-26 2009-05-28 Infineon Technologies Austria Ag System including an inter-chip communication system

Also Published As

Publication number Publication date
KR20110135156A (en) 2011-12-16

Similar Documents

Publication Publication Date Title
US12095142B2 (en) Semiconductor package having discrete antenna device
KR100714310B1 (en) Semiconductor Packages with Transformer or Antenna
TWI606778B (en) EHF communication with electrical isolation and dielectric transmission medium
TWI633766B (en) Apparatus and system for contactless signal coding
US7626552B2 (en) Semiconductor device, substrate, equipment board, method for producing semiconductor device, and semiconductor chip for communication
US9705204B2 (en) Low-profile wireless connectors
US7945231B2 (en) Semiconductor device for an ultra wideband standard for ultra-high-frequency communication, and method for producing the same
EP3745457B1 (en) Semiconductor package having discrete antenna device
EP4046192A1 (en) Microelectronic device assemblies and packages and related methods and systems
US20130058067A1 (en) System with a high power chip and a low power chip having low interconnect parasitics
KR101717982B1 (en) Semiconductor device comprising coupling conduct pattern
EP3547363B1 (en) Electronic assembly and electronic system with impedance matched interconnect structures
JP6570954B2 (en) Semiconductor chip and multichip module
KR101510361B1 (en) Semiconductor package
KR20090118747A (en) Semiconductor chip package and printed circuit board with through electrodes
US20230402744A1 (en) Antenna package structure
JP2014038880A (en) Layer integrated circuit
US20170287832A1 (en) Semiconductor package devices integrated with inductor
KR20110135153A (en) Semiconductor package

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20100610

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20130205

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20100610

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20140317

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20140926

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20150226

PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20150401

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20150402

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20180402

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20180402

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20190329

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20190329

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20200331

Start annual number: 6

End annual number: 6

PC1903 Unpaid annual fee