KR101506001B1

KR101506001B1 - 기판처리장치와 이를 이용한 전자소자용 기판 제조 방법 및 평판표시장치 제조방법

Info

Publication number: KR101506001B1
Application number: KR1020130032789A
Authority: KR
Inventors: 남창우
Original assignee: (주)이루자
Priority date: 2013-03-27
Filing date: 2013-03-27
Publication date: 2015-03-27
Anticipated expiration: 2033-03-27
Also published as: KR20140117890A

Abstract

본 발명은 기판이 놓여지는 제1전극부와; 상기 제1전극부와 마주보며 플라즈마를 형성하는 제2전극부와; 상기 제1전극부의 주위를 따라 배치되며, 상하 방향으로 승강하도록 구성된 배기배플을 포함하는 기판처리장치를 제공한다.

Description

기판처리장치와 이를 이용한 전자소자용 기판 제조 방법 및 평판표시장치 제조방법{Apparatus of treating substrate, and methods of manufacturing substrate for electronic device and flat display device using the same}

본 발명은 기판처리장치에 관한 것으로서, 보다 상세하게는, 기판처리장치와 이를 이용한 전자소자용 기판 및 평판표시장치 제조방법에 관한 것이다.

정보화 사회가 발전함에 따라 반도체나 평판표시장치와 같은 전자소자에 대한 요구가 다양한 형태로 증가하고 있다. 이들 전자소자가 제품 경쟁력에서 우위를 확보하기 위해서는 소형, 경량, 다기능, 저가화와 같은 추세를 따라야 되는데, 이를 위해서는 전자소자의 제조 공정에서 높은 난이도의 박막 증착 기술이나 박막 식각 기술이 제공되어야 할 것이다.

박막 증착이나 식각 공정에 사용되는 기판처리장치는 플라즈마의 발생방식에 따라 축전결합 플라즈마(CCP: Capacitively Coupled Plasma) 방식과 유도결합 플라즈마(ICP: Inductively Coupled Plasma) 방식으로 구분될 수 있다.

축전결합 플라즈마 방식과 유도결합 플라즈마 방식은 플라즈마를 발생시키는 원리가 상이하고 각각 장단점을 가지고 있어서, 필요에 따라 선택적으로 이용하게 된다.

식각 공정용 축전결합 플라즈마 장치는 식각률(etch rate)이 높고 물리적 식각(physical etch)이 용이한 장점을 가지는 반면, 차징 결함(charging damage)이 발생하고 기판 외곽 부분에서의 식각 균일도(etch uniformity)가 저하되는 단점을 갖는다.

한편, 식각 공정용 유도결합 플라즈마 장치는 선택적 식각(selectively etch)이 가능하고 플라즈마 밀도(plasma density)가 높으며 화학적 식각(chemical etch)이 용이한 장점을 갖는 반면, 식각률이 낮고 기판 외곽 부분에서의 CD(critical dimension) 제어가 어려운 단점을 갖게 된다.

이처럼, 종래의 축전결합 플라즈마 장치와 유도결합 플라즈마 장치는 특성상 장단점을 갖게 되는데, 특히 기판 외곽 부분의 처리에 있어서 문제점을 가지고 있다. 따라서, 기판 외곽 부분 처리에 있어 보다 개선된 방안이 요구되고 있는 실정이다.

본 발명은, 기판 외곽 부분 처리를 향상시킬 수 있는 방안을 제공하는데 그 과제가 있다.

전술한 바와 같은 과제를 달성하기 위해, 본 발명은 기판이 놓여지는 제1전극부와; 상기 제1전극부와 마주보며 플라즈마를 형성하는 제2전극부와; 상기 제1전극부의 주위를 따라 배치되며, 상하 방향으로 승강하도록 구성된 배기배플을 포함하는 기판처리장치를 제공한다.

여기서, 상기 배기배플은 전기적으로 접지 상태이거나 플로팅 상태를 가질 수 있다. 상기 제2전극부 외측에 위치하며 DC전원부와 연결되는 제3전극부를 포함하고, 상기 제3전극부는, 상기 DC전원부와 연결되는 요크코일과; 상기 요크코일 전방에 위치하고 상기 제2전극부의 외측 방향을 따라 N극과 S극이 교대로 배치되도록 구성된 자석부를 포함할 수 있다.

상기 제2전극부는 평판 형상의 전극을 포함하여, 축전결합 방식으로 플라즈마를 형성할 수 있다. 상기 제2전극부는 코일 형상의 안테나를 포함하여, 유도결합 방식으로 플라즈마를 형성할 수 있다.

상기 DC전원부는 DC전원이나 DC펄스전원을 발생시키며, 상기 제1 및 2전극부 중 적어도 하나에는 RF전원이 인가될 수 있다.

다른 측면에서, 본 발명은 기판 상에 박막을 형성하는 단계와; 상기 기판이 놓여지는 제1전극부와 상기 제1전극부와 마주보는 제2전극부 사이에 플라즈마를 형성하여, 상기 박막을 식각하는 단계를 포함하고, 상기 제1전극부의 주위에는 상하 방향으로 승강하는 배기배플이 구성된 전자소자용 기판 제조방법을 제공한다.

여기서, 상기 배기배플은 전기적으로 접지 상태이거나 플로팅 상태를 가질 수 있다. 상기 제2전극부 외측에는 DC전원부와 연결되는 제3전극부가 구성되고, 상기 제3전극부는, 상기 DC전원부와 연결되는 요크코일과; 상기 요크코일 전방에 위치하고 상기 제2전극부의 외측 방향을 따라 N극과 S극이 교대로 배치되도록 구성된 자석부를 포함할 수 있다.

또 다른 측면에서, 본 발명은 반도체층을 갖는 박막트랜지스터를 포함하는 평판표시장치의 제조방법에 있어서, 기판 상에 상기 반도체층을 형성하는 단계와; 상기 기판이 놓여지는 제1전극부와 상기 제1전극부와 마주보는 제2전극부 사이에 플라즈마를 형성하여, 상기 반도체층을 식각하는 단계를 포함하고, 상기 제1전극부의 주위에는 상하 방향으로 승강하는 배기배플이 구성된 평판표시장치 제조방법을 제공한다.

여기서, 상기 배기배플은 전기적으로 접지 상태이거나 플로팅 상태를 가질 수 있다. 상기 제2전극부는 코일 형상의 안테나를 포함하여, 유도결합 방식으로 플라즈마를 형성할 수 있다. 상기 제2전극부의 외측에는 DC전원부와 연결되는 제3전극부가 구성되고, 상기 제3전극부는, 상기 DC전원부와 연결되는 요크코일과; 상기 요크코일 전방에 위치하는 자석부를 포함할 수 있다. 상기 DC전원부는 DC전원이나 DC펄스전원을 발생시키며, 상기 제1 및 2전극부 중 적어도 하나에는 RF전원이 인가될 수 있다.

또 다른 측면에서, 본 발명은 박막트랜지스터와 절연막을 포함하는 평판표시장치의 제조방법에 있어서, 기판 상에 상기 절연막을 형성하는 단계와; 상기 기판이 놓여지는 제1전극부와 상기 제1전극부와 마주보는 제2전극부 사이에 플라즈마를 형성하여, 상기 절연막을 식각하는 단계를 포함하고, 상기 제1전극부의 주위에는 상하 방향으로 승강하는 배기배플이 구성될 수 있다.

여기서, 상기 제2전극부는 평판 형상의 전극을 포함하여, 축전결합 방식으로 플라즈마를 형성할 수 있다. 상기 제2전극부의 외측에는 DC전원부와 연결되는 제3전극부가 구성되고, 상기 제3전극부는, 상기 DC전원부와 연결되는 요크코일과; 상기 요크코일 전방에 위치하는 자석부를 포함할 수 있다. 상기 DC전원부는 DC전원이나 DC펄스전원을 발생시키며, 상기 제1 및 2전극부 중 적어도 하나에는 RF전원이 인가될 수 있다.

본 발명에서는, 제2전극부의 외측에 DC전원이 공급되는 제3전극부를 배치하게 된다. 이에 따라, 외곽부의 플라즈마 밀도가 향상될 수 있게 되어, 기판 전체의 식각률 균일도가 향상될 수 있으며 외곽부의 CD 제어가 용이해 질 수 있게 된다.

더욱이, 배기배플을 구성하고, 이를 상항 방향을 따라 승강가능하도록 구성하게 된다. 이에 따라, 기판 외곽 부분의 플라즈마 밀도를 조절할 수 있게 되어, 기판 외곽 부분의 식각률과 CD를 효과적으로 제어할 수 있게 된다.

도 1은 본 발명의 제1실시예에 따른 기판처리장치를 개략적으로 도시한 단면도.
도 2는 본 발명의 제1실시예에 따른 기판처리장치의 마그네틱전극부를 개략적으로 도시한 평면도.
도 3은 본 발명의 제1실시예에 따른 제2전극부 전방에 발생되는 전자 궤적을 개략적으로 도시한 도면.
도 4는 본 발명의 실시예에 따른 배기배플(150)을 개략적으로 도시한 평면도.
도 5는 본 발명의 실시에에 따른 배기배플(150)의 승강 동작을 개략적으로 도시한 도면.
도 6은 본 발명의 제2실시예에 따른 기판처리장치를 개략적으로 도시한 단면도.
도 7은 본 발명의 제1 및/또는 2실시예에 따른 기판처리장치를 사용하여 유기발광소자를 제조하는 방법을 도시한 도면.

이하, 도면을 참조하여 본 발명의 실시예를 설명한다.

도 1은 본 발명의 제1실시예에 따른 기판처리장치를 개략적으로 도시한 단면도이고, 도 2는 본 발명의 제1실시예에 따른 기판처리장치의 제3전극부를 개략적으로 도시한 평면도이다.

도 1을 참조하면, 본 발명의 제1실시예에 따른 기판처리장치(10)는, 예를 들면 축전결합 플라즈마 방식의 기판처리장치에 플라즈마 발생 영역을 확장시키는 기능을 하는 제3전극부(100)를 더욱 구성하게 된다. 또한, 배기배플(150)을 상하로 승강하도록 구성하게 된다. 이에 대해, 이하에서 보다 상세하게 설명한다.

기판처리장치(10)는 공정챔버(20)와 공정챔버(20) 내에 설치되는 제1 및 2전극부(30, 40)를 포함할 수 있다.

공정챔버(20)는 내부공간을 갖는 몸체(21)와, 몸체(21)에 착탈 가능하도록 결합되어 반응공간을 외부로부터 밀봉하는 리드(22)를 포함할 수 있다.

예를 들면, 몸체(21)는 상부가 개방된 형상으로 제작될 수 있으며, 리드(22)는 몸체(21)의 상부를 차폐하는 판 형상으로 제작될 수 있는데, 이에 한정되지는 않는다.

그리고, 도시하지는 않았지만, 몸체(21)와 리드(22)의 결합면에는 오링이나 가스켓과 같은 별도의 밀봉부재가 마련될 수 있다. 또한, 몸체(21)와 리드(22)를 결합하여 고정하는 별도의 고정부재가 구비될 수 있다.

한편, 몸체(21)의 일측에는 기판(SUB)이 공정챔버(20) 내부로 반입되거나 외부로 반출되기 위한 출입구가 마련될 수 있다. 그리고, 공정챔버(20)의 하부에는 내부공간의 가스를 배기하는 배기구(80)가 마련될 수 있다.

한편, 전술한 공정챔버(20)의 구성은 일예로서, 예를 들면 몸체(21)와 리드(22)가 일체화된 공정챔버(20)가 사용될 수도 있다.

제1전극부(30)는 기판(SUB)이 안치되는 기판안치부로서 기능하며 판형상으로 구성될 수 있다. 이와 같은 제1전극부(30)는, 상하 방향으로 승강 가능하도록 구성될 수 있다. 이와 관련하여 예를 들면, 제1전극부(30)의 하부에는 승강축이 연결되고 승강축은 구동장치에 연결되도록 구성되어, 구동장치에서 발생된 동력에 의해 제1전극부(30)는 상하 방향으로 승강할 수 있게 된다.

한편, 도시하지는 않았지만, 제1전극부(30) 상의 기판(SUB)을 로딩/언로딩(loading/unloading)하기 위해, 리프트핀이 구비될 수 있다. 이와 같은 리프트핀은 다수개 구비되며, 제1전극부(30)를 관통하도록 구성될 수 있다.

또한, 제1전극부(30)에는 기판(SUB)을 가열하거나 냉각하기 위한 온도조절수단이 구비될 수 있다. 이와 같은 온도조절수단은, 제1전극부(30)의 내부나 표면 또는 외측에 구성될 수 있다.

제2전극부(40)는 제1전극부(30) 상부에서 제1전극부(30)와 마주보도록 배치되며, 평판형상의 전극을 포함할 수 있다. 제2전극부(40)는 공정가스를 하부로 분사하는 가스분배판으로서 기능할 수 있다. 이와 같은 경우에, 공정챔버(20)의 상부 중앙을 관통하는 가스공급관을 통해 공정가스가 제2전극부(40)로 공급될 수 있다.

제1 및 2전극부(30, 40) 중 적어도 하나에는 예를 들면 고주파전원이 인가되고, 이에 따라 제1 및 2전극부(30, 40) 사이의 공간에는 플라즈마가 발생될 수 있게 된다.

본 발명의 제1실시예에서는, 제1 및 2전극부(30, 40) 각각에 제1 및 2고주파전원부(Vrf1, Vrf2)가 연결되어, 제1 및 2고주파전원이 인가되는 경우를 예로 들었다.

이처럼, 제1 및 2전극부(30, 40) 사이 공간에 발생된 플라즈마를 사용하여, 기판(SUB) 상에 형성된 박막을 건식식각(dry etch)할 수 있게 된다. 이와 같은 건식식각을 통해, 원하는 박막 패턴이 형성될 수 있게 된다.

한편, 전술한 바와 같이 제1 및 2전극부(30, 40)만을 사용하는 경우에는, 플라즈마 밀도의 불균일이 발생하여, 식각 균일도가 저하될 수 있다. 예를 들면, 기판(SUB)의 중심부에서의 플라즈마 밀도가 외곽부에 비해 높게 되어, 기판(SUB)의 외곽부에서의 식각이 바람직하게 이루어지지 않을 수 있다.

이와 같은 문제를 개선하기 위해, 본 발명의 제1실시예에 따른 기판처리장치(10)는 제2전극부(40)의 외측 중 적어도 일부에 제3전극부(100)를 배치하게 된다. 이에 대해, 이하에서 보다 상세하게 설명한다.

제3전극부(100)는 플라즈마가 발생하는 영역의 상부 외측으로서 예를 들면 제2전극부(40) 주변을 둘러싸도록 배치될 수 있다.

제3전극부(100)는 그 후방에 위치하는 요크코일(york coil; 110)과, 요크 코일(110) 전방에 위치하는 자석부(120)를 포함할 수 있다.

요크코일(110)은 예를 들면 DC(direct current) 전원부(Vdc)에 연결되어 저저위 DC전원이나 DC펄스(pulse) 전원이 인가될 수 있는데, 이에 한정되지는 않는다.

자석부(120)는 외측 방향을 따라 서로 반대되는 자극이 교대로 배치되도록 구성될 수 있다. 예를 들면, 제2전극부(40)에서 멀어지는 방향을 따라 N극과 S극의 교대 배치 횟수가 적어도 1회 이상 되도록 구성될 수 있다. 본 발명의 제1실시예에서는, 설명의 편의를 위해, N극과 S극이 2회 교대 배치된 경우를 예로 들어 설명한다.

전술한 바와 같은 자석부(120)의 자극 배치에 따라 플라즈마는 외측 방향으로 분산되어 기판 외곽부 상의 플라즈마 밀도는 향상된다. 이에 따라, 전체적으로 플라즈마 밀도는 균일화될 수 있게 된다. 이와 관련하여 도 3을 더욱 참조하여 설명한다. 도 3은 본 발명의 제1실시예에 따른 제2전극부 전방에 발생되는 전자 궤적을 개략적으로 도시한 도면이다.

도 3을 더욱 참조하면, 제2전극부(40) 외측에 구성된 자석부(120)의 자극이 교대로 배치됨에 따라, 전기장 및 자기장에 의한 로렌츠힘(Lorentz's force)이 전자에 작용하게 된다.

이와 관련하여, N극을 기준으로 내측과 외측으로 서로 반대되는 방향의 자기장이 발생하게 된다. 이에 따라 N극을 기준으로 내측과 외측에 발생되는 로렌츠힘은 서로 반대 방향이 되며, 자석부(120)의 형상을 따라 닫혀진 루프를 이루게 된다.

이에 따라, 전자는 로렌츠힘에 의해 외측으로 이동하여 제3전극부(100) 전방에서 포획되어, N극을 기준으로 내측과 외측에서 서로 반대되는 닫혀진 루프의 운동 궤적(L1, L2)을 따라 운동하게 된다.

이로 인해, 제3전극부(100)의 전방에서는 전자의 밀도가 높아지게 되고, 이에 따라 플라즈마 밀도가 높아질 수 있게 된다.

따라서, 기판 외곽부의 플라즈마 밀도가 중심부에 비해 상대적으로 낮아, 외곽부의 식각률이 저하되는 경우에는, 제3전극부(100)에 전원을 온(on)하여 이를 가동함으로써 식각률 저하를 개선할 수 있게 된다. 이에 따라, 기판 전체의 식각률이 균일해 질 수 있게 된다.

한편, 기판 외곽부의 플라즈마 밀도가 중심부와 균일한 정도를 갖는 경우에는, 제3전극부(100)에 전원을 오프(off)하여 가동을 중단하게 된다.

이처럼, 본 발명의 제1실시예에서는, 필요에 따라 제3전극부(100)의 가동을 온/오프할 수 있다.

더욱이, 제3전극부(100)에 인가되는 전원의 크기 등을 조절하여, 기판 외곽부의 식각률을 적응적으로 조절할 수 있다.

한편, 본 발명의 제1실시예에 따른 기판처리장치(10)에는 배기배플(150)이 구성된다. 본 발명의 실시예에 따른 배기배플(150)과 관련하여, 도 4 및 5를 더욱 참조하여 보다 상세하게 설명한다.

도 4는 본 발명의 실시예에 따른 배기배플(150)을 개략적으로 도시한 평면도이고, 도 5는 본 발명의 실시에에 따른 배기배플(150)의 승강 동작을 개략적으로 도시한 도면이다.

도시한 바와 같이, 배기배플(150)은 공정챔버(20) 내부의 공정가스의 유량을 조절하는 수단으로서 기능하게 된다.

배기배플(150)은 제1전극부(30)의 외측과 공정챔버(20)의 내측벽 사이에서 제1전극부(30)의 외측을 둘러싸도록 구성될 수 있다. 배기배플(150)에는 상하방향을 따라 배기배플(150)을 관통하는 다수의 배기홀(151)이 구성될 수 있다. 배기홀(151)은 제1전극부(30)를 둘러싸는 형상으로 연장되도록 형성될 수 있다.

배기배플(150)은 금속재질로 이루어지며, 전기적으로 접지 상태를 갖거나 플로팅 상태를 갖도록 구성될 수 있다.

이와 같은 배기배플(150) 사용에 의해, 공정챔버(20) 내부의 공정가스는 배기홀(151)을 통해 배기구(80)로 빠져나가게 되므로, 공정챔버(20) 내부의 공정가스 유량을 적절하게 제어할 수 있게 된다.

한편, 배기배플(150)은 상하로 승강가능하도록 구성된다. 이를 위해, 도시하지는 않았지만, 배기배플(150)의 하부에 승강축이 연결되고 승강축은 구동장치에 연결되어, 구동장치에서 발생된 동력에 의해 배기배플(150)을 상하 방향으로 승강할 수 있게 된다.

배기배플(150)이 상하 방향으로 승강하게 되면, 배기배플(150)과 제2 및 3전극부(40, 100) 사이의 거리가 조절된다. 즉, 배기배플(150)이 상승하여 상부 방향으로 이동하게 되면 배기배플(150)과 제2 및 3전극부(40, 100) 사이의 거리는 줄어들게 되고, 반대로 하강하여 하부 방향으로 이동하게 되면 배기배플(150)과 제2 및 3전극부(40, 100) 사이의 거리는 늘어나게 된다.

이처럼, 배기배플(150)의 승강 동작에 의해 배기배플(150)과 제2 및 3전극부(40, 100) 사이의 거리를 조절함으로써, 플라즈마 밀도를 조절할 수 있게 된다.

이와 관련하여 예를 들면, 배기배플(150)이 상승한 상태에서는 배기배플(150)과 제2 및 3전극부(40, 100) 사이의 거리가 줄어들게 된다. 이에 따라, 배기배플(150) 상부의 플라즈마는, 상대적으로 상하방향으로는 좁아지며 좌우 방향으로는 확장되는 경향을 갖게 된다. 따라서, 기판 외곽부의 플라즈마 밀도는 상대적으로 높아지게 되어, 식각률은 증가하고 CD는 감소될 수 있게 된다.

한편, 배기배플(150)이 하강한 상태에서는 배기배플(150)과 제2 및 3전극부(40, 100) 사이의 거리가 늘어나게 된다. 이에 따라, 배기배플(150) 상부의 플라즈마는, 상대적으로 상하방향으로는 확장되며 좌우 방향으로는 좁아지는 경향을 갖게 된다. 따라서, 기판 외곽부의 플라즈마 밀도는 상대적으로 낮아지게 되어, 식각률이 감소하고 CD는 증가될 수 있게 된다.

이처럼, 배기배플(150)을 상하 승강 동작하도록 구성함에 따라, 기판 외곽 부분의 플라즈마 밀도를 조절할 수 있게 된다. 이에 따라, 기판 외곽 부분의 식각률과 CD를 조절할 수 있게 된다.

여기서, 배기배플(150)의 최대 상승 높이는 기판면 이하인 것이 바람직하나, 이에 한정되지는 않는다.

한편, 본 발명의 제1실시예에서는 플라즈마 밀도의 분포를 모니터링(monitoring)하기 위한 수단으로서 예를 들면 아크디텍터(arc detector; 70)가 기판처리장치(10)에 구비될 수 있다.

이와 같은 아크디텍터(50)를 통해 기판(SUB) 상의 플라즈마 밀도 분포를 확인하여, 제3전극부(100)의 가동 여부나 인가 전원의 크기 등을 결정할 수 있게 된다.

한편, 전술한 바에서는, 제3전극부(100)에 자석부가 구비된 경우를 예로 들어 설명하였다. 이와는 달리, 별도의 자석부를 구비하지 않은 제3전극부(100)가 사용될 수 있다. 이처럼, 별도의 자석부를 구비하지 않더라도, 제3전극부(100)에 인가되는 DC전원이나 DC펄스전원을 인가함으로써, 외측 방향으로의 플라즈마 분산이 충분히 이루어질 수 있게 된다.

도 6은 본 발명의 제2실시예에 따른 기판처리장치를 개략적으로 도시한 단면도이다.

도 6을 참조하면, 제2실시예에 따른 기판처리장치(10)는 예를 들면 유도결합 플라즈마 방식의 기판처리장치에 제3전극부(100)를 더욱 구성한 것으로서, 유도결합 플라즈마 방식에 따른 구성을 제외하면 실질적으로 제1실시예의 기판처리장치와 유사한 구성을 갖는다. 따라서, 제1실시예와 동일유사한 구성에 대해서는 설명을 생략할 수 있다.

도 6을 참조하면, 본 발명의 제2실시예에 따른 기판처리장치(10)는 공정챔버(20)와 제1 및 2전극부(30, 50)를 포함할 수 있다.

제1전극부(30)는 공정챔버(20) 내부에 설치되고, 기판(SUB)이 안치되는 기판안치부로서 기능하며, 판형상으로 구성될 수 있다.

제2전극부(50)는 제1전극부(30) 상부에서 제1전극부(30)와 마주보도록 배치된다. 제2전극부(50)는 코일 형상의 안테나(antenna; 51)를 구비하게 된다.

안테나(51)는 기판(SUB)을 바라보는 수직한 방향을 따라 1층 구조로 구성되거나 다층 구조로 구성될 수 있다. 이와 관련하여, 안테나(51)가 다층 구조로 형성된 경우에, 안테나 층 사이의 이격 간격을 조절함으로써 플라즈마 밀도를 조절할 수 있게 된다. 본 발명의 제2실시예에서는, 설명의 편의를 위해, 안테나(51)이 1층 구조로 이루어진 경우를 예로 든다.

안테나(51)는 공정챔버(20) 내부나 외부에 위치할 수 있다. 본 발명의 제2실시예에서는, 설명의 편의를 위해, 안테나(51)가 공정챔버(20) 내부에 위치하는 경우를 예로 든다. 이와 같은 경우에, 안테나(51)는 세라믹 등의 절연재질로 이루어진 안테나하우징을 사용하여 밀폐된 상태를 갖도록 구성된다.

한편, 제2전극부(50)는 안테나(51) 하부에 위치하는 가스분배판(52)을 포함할 수 있다.

제1 및 2전극부(30, 50) 중 적어도 하나에는 예를 들면 고주파전원이 인가되고, 이에 따라 제1 및 2전극부(30, 50) 사이의 영역에는 플라즈마가 발생될 수 있게 된다.

본 발명의 제2실시예에서는, 제1 및 2전극부(30, 50) 각각에 제1 및 2고주파전원부(Vrf1, Vrf2)가 연결되어, 제1 및 2고주파전원이 인가되는 경우를 예로 든다.

이처럼, 제1 및 2전극부(30, 50) 사이의 영역에 발생된 플라즈마를 사용하여, 기판 상에 형성된 박막을 건식식각(dry etch)할 수 있게 된다. 이와 같은 건식식각을 통해, 원하는 박막 패턴이 형성될 수 있게 된다.

한편, 전술한 바와 같이 제1 및 2전극부(30, 50)만을 사용하는 경우에는, 플라즈마 밀도의 불균일이 발생하여 식각 균일도가 저하되며, 기판 외곽부에서의 CD 제어에 어려움이 발생한다.

이와 같은 문제를 개선하기 위해, 본 발명의 제2실시예에 따른 기판처리장치(10)는 제2전극부(50)의 외측 중 적어도 일부에, 전술한 제1실시예와 유사하게 제3전극부(100)를 배치하게 된다.

제3전극부(100)는 플라즈마가 발생하는 영역의 상부 외측으로서 예를 들면 제2전극부(50) 주변을 둘러싸도록 배치될 수 있다.

제3전극부(100)는 그 후방에 위치하는 요크코일(110)과, 요크 코일 전방에 위치하는 자석부(120)를 포함할 수 있다.

자석부(120)는 외측 방향을 따라 서로 반대되는 자극이 교대로 배치되도록 구성될 수 있다.

전술한 바와 같은 자석부(120)의 자극 배치에 따라, 제 1 실시예에서 설명한 바와 같이, 플라즈마는 외측 방향으로 분산되어 기판 외곽부 상의 플라즈마 밀도는 향상된다. 이에 따라, 전체적으로 플라즈마 밀도는 균일화될 수 있게 된다.

이에 따라, 기판 전체의 식각률이 균일해 질 수 있게 있으며, 기판 외곽부의 CD 제어가 용이해 질 수 있게 된다.

이처럼, 본 발명의 제2실시예에서는, 필요에 따라 제3전극부(100)의 가동을 온/오프할 수 있다.

한편, 본 발명의 제2실시예에 따른 기판처리장치(10)는, 제1실시예와 유사하게, 상하 방향으로 승강 가능하도록 구성된 배기배플(150)을 사용하게 된다.

이와 같은 배기배플(150)을 상하 승강 동작하도록 구성함에 따라, 기판 외곽 부분의 플라즈마 밀도를 조절할 수 있게 된다. 이에 따라, 기판 외곽 부분의 식각률과 CD를 조절할 수 있게 된다.

한편, 본 발명의 제2실시예에서는 플라즈마 밀도의 분포를 모니터링(monitoring)하기 위한 수단으로서 예를 들면 아크디텍터(70)가 기판처리장치(10)에 구비될 수 있다.

전술한 바와 같이, 본 발명의 실시예들에 따르면, 제2전극부의 외측에 DC전원이 공급되는 제3전극부를 배치하게 된다. 이에 따라, 외곽부의 플라즈마 밀도가 향상될 수 있게 되어, 기판 전체의 식각률 균일도가 향상될 수 있으며 외곽부의 CD 제어가 용이해 질 수 있게 된다.

한편, 전술한 바에서는 제3전극부와 배기배플을 적용한 식각 공정용 기판처리장치에 대해 주로 설명하였다. 한편, 다른 예로서, 증착 공정용 기판처리장치에 전술한 제3전극부와 배기배플을 적용할 수 있다.

전술한 바와 같은 기판처리장치를 사용하여 기판 상에 박막을 증착하거나 식각함으로써 반도체나 평판표시장치 등의 전자소자나 전자소자용 기판을 제조할 수 있게 된다.

이하, 본 발명의 실시예에 따른 기판처리장치를 사용하여 전자소자를 제조하는 방법과 관련하여, 평판표시장치인 유기발광소자를 제조하는 방법을 예로 들어 설명한다.

도 7은 본 발명의 제1 및/또는 2실시예에 따른 기판처리장치를 사용하여 유기발광소자를 제조하는 방법을 도시한 도면이다.

도 7을 참조하면, 기판(200) 상에 버퍼층(buffer layer; 210)을 형성한다. 기판(200)으로서 유리기판이나 석영기판이 사용될 수 있다. 버퍼층(210)으로서, 산화실리콘(silicon oxide)이나 질화실리콘(silicon nitride)이 사용될 수 있다.

다음으로, 버퍼층(210) 상에 비정질실리콘을 형성한다. 비정질실리콘을 형성한 후에 이를 결정화하게 된다. 이와 관련하여, 다양한 결정화 방법이 사용될 수 있는데, 예를 들면 금속촉매를 매개로 한 결정화방법이 사용될 수 있다. 이에 따라, 다결정실리콘으로 이루어진 반도체층(221)이 형성된다.

다음으로, 반도체층(221)에 대해 패터닝(patterning) 공정을 진행하게 된다. 다음으로, 반도체층(221) 상에 게이트절연막(230)을 형성하게 된다. 다음으로, 반도체층(221)의 양측부에 n+ 또는 p+ 도핑을 진행하게 된다. 이와 같은 이온도핑에 의해, 반도체층(221)의 양측은 소스영역과 드레인영역이 되고, 이온도핑이 되지 않은 가운데부분은 채널영역이 된다.

다음으로, 금속층을 증착하고 패턴하여, 채널영역에 대응하는 게이트전극(240)을 형성하게 된다. 게이트전극(240)을 형성하는 공정에서, 게이트배선(미도시)이 형성될 수 있다.

다음으로, 게이트전극(240) 상에 층간절연막(250)을 형성한다. 다음으로, 층간절연막(250)과 게이트절연막(230)을 패턴하여, 반도체층(221)의 소스영역 및 드레인영역을 노출하는 콘택홀을 형성한다.

다음으로, 층간절연막(250) 상에 금속층을 증착하고 패턴하여, 소스전극(261)과 드레인전극(262)을 형성한다. 소스전극(261)과 드레인전극(262)은 각각, 콘택홀을 통해 소스영역과 드레인영역과 접촉하게 된다. 소스전극(261)과 드레인전극(262)을 형성하는 공정에서, 게이트배선과 함께 화소영역을 정의하는 데이터배선(미도시)이 형성될 수 있다.

전술한 바와 같은 공정을 통해, 결정질실리콘으로 이루어진 반도체층(221), 게이트전극(240), 소스전극(261), 드레인전극(262)을 포함하는 박막트랜지스터가 형성된다.

이와 같이 형성된 박막트랜지스터는, 유기발광소자의 화소 및 구동회로의 스위칭소자로 사용된다. 한편, 유기발광소자의 화소영역에는, 박막트랜지스터를 형성한 후 다음과 같은 공정이 더욱 진행될 수 있다.

즉, 제 1 및 2 전극(281, 287)과 유기발광층(285)을 포함하는 유기발광다이오드(EL)를 형성하게 된다. 유기발광다이오드(EL)의 제 1 전극(281)은, 제 1 보호층(265)에 형성된 콘택홀을 통해 박막트랜지스터와 연결된다. 여기서, 도 5에 도시된 박막트랜지스터는 화소에 형성되는 구동박막트랜지스터이다. 도시하지는 않았지만, 유기발광소자의 화소에는 게이트배선 및 데이터배선과 연결되며, 데이터신호를 스위칭하여 구동박막트랜지스터에 전달하는 스위칭박막트랜지스터가 형성된다. 한편, 제 2 보호층(283)은 제 1 전극(281)을 일부 덮게 되며, 이웃하는 화소 사이에 위치하게 된다. 이와 같은 공정을 통해 제작된 기판은, 이와 마주보는 대응기판, 예를 들면, 인캡슐레이션기판(미도시)과 합착된다. 이와 같은 공정들을 통해, 본발명의 실시예에 따른 유기발광소자가 제작된다.

이처럼 다수의 박막으로 구성된 유기발광소자를 제작함에 있어, 다수의 박막 중 적어도 하나를 형성하는 과정에서, 전술한 제1 및/또는 2실시예에 따른 기판처리장치가 사용될 수 있다.

이와 관련하여 예를 들면, 절연막으로서 산화실리콘으로 이루어진 무기절연막을 패터닝하는 경우에, 제1실시예에 따른 기판처리장치(도 1의 10 참조)를 사용하여 해당 절연막을 식각할 수 있다.

한편, 다결정실리콘으로 이루어진 반도체층을 패터닝하는 경우에, 제2실시예에 따른 기판처리장치(도 6의 10 참조)를 사용하여 해당 반도체층을 식각할 수 있다.

이처럼, 박막 형성시 본 발명의 실시예에 따른 기판처리장치를 사용하게 됨으로써, 기판 전체에 걸쳐 균일한 특성을 갖는 박막이 형성될 수 있게 된다. 이에 따라, 제조효율이 향상되고 제조비용이 절감될 수 있게 된다.

전술한 본 발명의 실시예는 본 발명의 일예로서, 본 발명의 정신에 포함되는 범위 내에서 자유로운 변형이 가능하다. 따라서, 본 발명은, 첨부된 특허청구범위 및 이와 등가되는 범위 내에서의 본 발명의 변형을 포함한다.

10: 기판처리장치 20: 공정챔버
21: 몸체 22: 리드
30: 제1전극부 40: 제2전극부
70: 아크디텍터 100: 제3전극부
110: 요크코일 120: 자석부
150: 배기배플 151: 배기홀

Claims

기판이 놓여지는 제1전극부와;
상기 제1전극부와 마주보며 플라즈마를 형성하는 제2전극부와;
상기 제1전극부의 주위를 따라 배치되며, 상하 방향으로 승강하도록 구성되며 최대 상승 높이는 상기 기판 면 이하인 배기배플과;
상기 제2전극부 외측에 위치하며, DC전원부와 연결되는 요크코일과 상기 요크코일 전방에 위치하며 상기 제2전극부의 외측 방향을 따라 N극과 S극이 교대로 배치되도록 구성된 자석부를 포함하고, 상기 DC전원부로부터 전원이 인가되면 상기 제2전극부 전방에 형성된 상기 플라즈마를 외측 방향으로 분산시키는 제3전극부
를 포함하는 기판처리장치.
제 1 항에 있어서,
상기 배기배플은 전기적으로 접지 상태이거나 플로팅 상태를 갖는 기판처리장치.
삭제
제 1 항에 있어서,
상기 제2전극부는 평판 형상의 전극을 포함하여, 축전결합 방식으로 플라즈마를 형성하는
기판처리장치.
제 1 항에 있어서,
상기 제2전극부는 코일 형상의 안테나를 포함하여, 유도결합 방식으로 플라즈마를 형성하는
기판처리장치.
제 1 항에 있어서,
상기 DC전원부는 DC전원이나 DC펄스전원을 발생시키며,
상기 제1 및 2전극부 중 적어도 하나에는 RF전원이 인가되는
기판처리장치.
기판 상에 박막을 형성하는 단계와;
상기 기판이 놓여지는 제1전극부와 상기 제1전극부와 마주보는 제2전극부 사이에 플라즈마를 형성하여, 상기 박막을 식각하는 단계를 포함하고,
상기 제1전극부의 주위에는 상하 방향으로 승강하며 최대 상승 높이는 상기 기판 면 이하인 배기배플이 구성되고,
상기 제2전극부 외측에는, DC전원부와 연결되는 요크코일과 상기 요크코일 전방에 위치하며 상기 제2전극부의 외측 방향을 따라 N극과 S극이 교대로 배치되도록 구성된 자석부를 포함하고, 상기 DC전원부로부터 전원이 인가되면 상기 제2전극부 전방에 형성된 상기 플라즈마를 외측 방향으로 분산시키는 제3전극부가 구성된
전자소자용 기판 제조방법.
제 7 항에 있어서,
상기 배기배플은 전기적으로 접지 상태이거나 플로팅 상태를 갖는
전자소자용 기판 제조방법.
삭제
제 7 항에 있어서,
상기 제2전극부는 평판 형상의 전극을 포함하여, 축전결합 방식으로 플라즈마를 형성하는
전자소자용 기판 제조방법.
제 7 항에 있어서,
상기 제2전극부는 코일 형상의 안테나를 포함하여, 유도결합 방식으로 플라즈마를 형성하는
전자소자용 기판 제조방법.
제 7 항에 있어서,
상기 DC전원부는 DC전원이나 DC펄스전원을 발생시키며,
상기 제1 및 2전극부 중 적어도 하나에는 RF전원이 인가되는
전자소자용 기판 제조방법.
반도체층을 갖는 박막트랜지스터를 포함하는 평판표시장치의 제조방법에 있어서,
기판 상에 상기 반도체층을 형성하는 단계와;
상기 기판이 놓여지는 제1전극부와 상기 제1전극부와 마주보는 제2전극부 사이에 플라즈마를 형성하여, 상기 반도체층을 식각하는 단계를 포함하고,
상기 제1전극부의 주위에는 상하 방향으로 승강하며 최대 상승 높이는 상기 기판 면 이하인 배기배플이 구성되고,
상기 제2전극부 외측에는, DC전원부와 연결되는 요크코일과 상기 요크코일 전방에 위치하며 상기 제2전극부의 외측 방향을 따라 N극과 S극이 교대로 배치되도록 구성된 자석부를 포함하고, 상기 DC전원부로부터 전원이 인가되면 상기 제2전극부 전방에 형성된 상기 플라즈마를 외측 방향으로 분산시키는 제3전극부가 구성되는
평판표시장치 제조방법.
제 13 항에 있어서,
상기 배기배플은 전기적으로 접지 상태이거나 플로팅 상태를 갖는
평판표시장치 제조방법.
제 13 항에 있어서,
상기 제2전극부는 코일 형상의 안테나를 포함하여, 유도결합 방식으로 플라즈마를 형성하는
평판표시장치 제조방법.
삭제
제 13 항에 있어서,
상기 DC전원부는 DC전원이나 DC펄스전원을 발생시키며,
상기 제1 및 2전극부 중 적어도 하나에는 RF전원이 인가되는
평판표시장치 제조방법.
박막트랜지스터와 절연막을 포함하는 평판표시장치의 제조방법에 있어서,
기판 상에 상기 절연막을 형성하는 단계와;
상기 기판이 놓여지는 제1전극부와 상기 제1전극부와 마주보는 제2전극부 사이에 플라즈마를 형성하여, 상기 절연막을 식각하는 단계를 포함하고,
상기 제1전극부의 주위에는 상하 방향으로 승강하며 최대 상승 높이는 상기 기판 면 이하인 배기배플이 구성되고,
상기 제2전극부 외측에는, DC전원부와 연결되는 요크코일과 상기 요크코일 전방에 위치하며 상기 제2전극부의 외측 방향을 따라 N극과 S극이 교대로 배치되도록 구성된 자석부를 포함하고, 상기 DC전원부로부터 전원이 인가되면 상기 제2전극부 전방에 형성된 상기 플라즈마를 외측 방향으로 분산시키는 제3전극부가 구성되는
평판표시장치 제조방법.
제 18 항에 있어서,
상기 제2전극부는 평판 형상의 전극을 포함하여, 축전결합 방식으로 플라즈마를 형성하는
평판표시장치 제조방법.
삭제
제 18 항에 있어서,
상기 DC전원부는 DC전원이나 DC펄스전원을 발생시키며,
상기 제1 및 2전극부 중 적어도 하나에는 RF전원이 인가되는
평판표시장치 제조방법.