[go: up one dir, main page]

KR101501578B1 - Ｉ신호와 ｑ신호의 미스매치를 보상할 수 있는 수신기 및 이를 포함하는 통신시스템 - Google Patents

Ｉ신호와 ｑ신호의 미스매치를 보상할 수 있는 수신기 및 이를 포함하는 통신시스템 Download PDF

Info

Publication number
KR101501578B1
KR101501578B1 KR1020080109502A KR20080109502A KR101501578B1 KR 101501578 B1 KR101501578 B1 KR 101501578B1 KR 1020080109502 A KR1020080109502 A KR 1020080109502A KR 20080109502 A KR20080109502 A KR 20080109502A KR 101501578 B1 KR101501578 B1 KR 101501578B1
Authority
KR
South Korea
Prior art keywords
signal
mismatch
compensation value
phase
quadrature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020080109502A
Other languages
English (en)
Other versions
KR20100050283A (ko
Inventor
이규만
정진용
정기봉
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080109502A priority Critical patent/KR101501578B1/ko
Priority to US12/612,266 priority patent/US8509292B2/en
Publication of KR20100050283A publication Critical patent/KR20100050283A/ko
Application granted granted Critical
Publication of KR101501578B1 publication Critical patent/KR101501578B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38—Demodulator circuits; Receiver circuits
    • H04L27/3845—Demodulator circuits; Receiver circuits using non - coherent demodulation, i.e. not using a phase synchronous carrier
    • H04L27/3854—Demodulator circuits; Receiver circuits using non - coherent demodulation, i.e. not using a phase synchronous carrier using a non - coherent carrier, including systems with baseband correction for phase or frequency offset
    • H04L27/3863—Compensation for quadrature error in the received signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Circuits Of Receivers In General (AREA)

Abstract

I신호와 Q신호의 미스매치를 보상할 수 있는 수신기 및 이를 포함하는 통신시스템이 개시된다. 상기 수신기는 다중밴드 주파수 신호에 기초하여 상기 다중밴드 주파수 신호의 동상 신호와 직교 위상 신호를 발생하는 주파수 변환부; 및 상기 다중밴드 주파수 신호의 밴드별로 상이하게 나타나는 상기 동상 신호와 상기 직교 위상 신호의 미스매치를 상기 밴드별로 추정하고 추정된 미스매치를 보상하기 위한 적어도 하나의 보상값을 저장하는 미스매치 보상부를 포함하며, 상기 주파수 변환부는, 상기 적어도 하나의 보상값에 기초하여 상기 동상 신호와 상기 직교 위상 신호의 상기 미스매치를 보상할 수 있다.
다중 밴드, I신호, Q신호, 미스매치, 수신기

Description

Ｉ신호와 Ｑ신호의 미스매치를 보상할 수 있는 수신기 및 이를 포함하는 통신시스템{RECEIVER CAPABLE OF COMPENSATING MISMATCH OF I-SIGNAL AND Q-SIGNAL AND COMMUNICATION SYSTEM THEREOF}
본 발명은 수신기에 대한 것으로, 보다 상세하게는 I신호와 Q신호의 미스매치를 보상할 수 있는 수신기 및 이를 포함하는 통신시스템 에 관한 것이다.
일반적으로, 수신기 구조로서 많이 사용하는 제로 IF(zero-IF)구조 및 이미지 제거(image-rejection)구조는 그 특성상 동상 신호(In-phase signal; 이하, 'I신호'라 한다.)와 직교 위상 신호(Quadrature-phase signal; 이하, 'Q신호'라 한다.)를 필요로 한다. 상기 수신기의 I신호와 Q신호는 여러 가지 영향(예컨대, 제조공정, 공급전압, 온도)에 따라 정확하게 90도의 위상차이를 갖지 못한다. 따라서 신호-대-잡음 비(SNR)는 저하되므로, 결국 수신기의 수신감도는 저하될 수 있다.
특히, 다중밴드(multy band) 주파수 신호를 호핑(hopping)하는 수신기는 대역별로 상이하게 나타나는 I신호와 Q신호의 미스매치(mismatch)로 인하여 수신성능이 열화될 수 있다.
따라서 본 발명이 이루고자 하는 기술적인 과제는 동상 신호의 위상과 직교 위상 신호의 미스매치를 보상하여 위상차이가 90도를 유지할 수 있도록 상기 동상 신호와 상기 직교위상 신호를 발생하는 수신기 및 이를 포함하는 통신 시스템을 제공하는 것이다.
또한, 본 발명이 이루고자 하는 기술적인 과제는 다중밴드 주파수에 기초하여 발생되는 동상 신호와 직교 위상 신호의 미스매치를 효과적으로 보상할 수 있는 수신기 및 이를 포함하는 통신 시스템을 제공하는 것이다.
상기 기술적 과제를 달성하기 위한 수신기는, 다중밴드 주파수 신호에 기초하여 상기 다중밴드 주파수 신호의 동상 신호와 직교 위상 신호를 발생하는 주파수 변환부; 및 상기 다중밴드 주파수 신호의 밴드별로 상이하게 나타나는 상기 동상 신호와 상기 직교 위상 신호의 미스매치를 상기 밴드별로 추정하고 추정된 미스매치를 보상하기 위한 적어도 하나의 보상값을 저장하는 미스매치 보상부를 포함하며, 상기 주파수 변환부는, 상기 적어도 하나의 보상값에 기초하여 상기 동상 신호와 상기 직교 위상 신호의 상기 미스매치를 보상할 수 있다.
상기 수신기는, 상기 동상 신호와 직교 위상 신호를 각각 아날로그-디지털 변환하고 아날로그-디지털 변환된 동상 디지털 신호와 직교 위상 디지털 신호를 출력하는 아날로그-디지털 변환기; 및 상기 동상 디지털 신호와 상기 직교 위상 디지 털 신호를 수신하고 수신된 신호들 각각의 디모듈레이션을 수행하는 디모듈레이터를 더 포함하며, 미스매치 보상부는, 상기 디모듈레이터의 동작 과정에서 발생되는 동상 디지털 신호와 직교 위상 디지털 신호의 미스매치를 상기 밴드별로 추정하고 추정된 미스매치를 보상하기 위한 적어도 하나의 디지털 보상값을 저장하며, 상기 디모듈레이터는, 상기 미스매치 보상부에서 출력된 적어도 하나의 디지털 보상값에 기초하여 상기 동상 디지털 신호와 상기 직교 위상 디지털 신호의 미스매치를 보상하고 보상결과에 기초하여 상기 디모듈레이션을 수행 할 수 있다.
상기 적어도 하나의 보상값 또는 상기 적어도 하나의 디지털 보상값은, 위상 미스매치 보상값 또는 크기 미스매치 보상값 중에서 어느 하나 일 수 있다.
상기 미스매치 보상부는, 상기 동상 디지털 신호와 상기 직교 위상 디지털 신호들 각각이 FFT 변환된 신호들 사이에 존재하는 미스매치를 추정하고 추정된 미스매치를 보상하기 위한 상기 적어도 하나의 디지털 보상값을 저장 할 수 있다.
상기 디모듈레이터는, 상기 동상 디지털 신호와 상기 직교 위상 디지털 신호를 수신하고 수신된 신호들을 각각을 상기 적어도 하나의 디지털 보상값에 기초하여 믹싱하는 제1 보상부; 상기 제1 보상부에서 출력된 신호들 각각에 대한 FFT(Fast Fourier Transform)를 수행하는 FFT 블록; 상기 FFT 블록에 의해서 FFT 변환된 신호들 각각에 대한 등화를 수행하는 등화기; 및 상기 등화기에 의해서 등화된 신호들을 각각 디코딩하는 디코더를 포함 할 수 있다.
상기 디모듈레이터는, 상기 FFT 블록과 상기 등화기 사이에 접속되고, 상기 FFT 블록에 의해서 FFT 변환된 신호들 각각을 상기 적어도 하나의 디지털 보상값에 기초하여 믹싱하는 제2 보상부를 더 포함 할 수 있다.
상기 디모듈레이터는, 상기 제1 보상부의 출력신호들 또는 제2 보상부의 출력신호들을 선택적으로 상기 보상값 추정부에 전송하는 선택기를 더 포함하며, 상기 미스매치 보상부는, 상기 제1 믹서의 출력신호들 또는 제2 믹서의 출력신호들 사이에 존재하는 상기 미스매치를 추정하고 추정결과에 기초하여 상기 적어도 하나의 디지털 보상값을 저장 할 수 있다.
상기 미스매치 보상부는, 상기 동상 신호와 상기 직교 위상 신호의 상기 미스매치를 추정하고 추정된 미스캐치를 보상하기 위한 상기 적어도 하나의 보상값을 생성하는 보상값 추정부; 및 상기 보상값 추정부에서 생성된 상기 적어도 하나의 보상값을 상기 밴드별로 저장하는 보상값 저장부를 더 포함 할 수 있다.
상기 주파수 변환부는, 상기 보상값 저장부에 저장된 밴드별 적어도 하나의 보상값들 중에서 입력되는 상기 다중밴드 주파수들 각각의 밴드에 대응되는 적어도 하나의 보상값을 리드(read)하고 리드한 적어도 하나의 보상값에 기초하여 상기 동상 신호와 상기 직교 위상 신호 사이의 상기 미스매치를 보상 할 수 있다.
상기 수신기는 통신 시스템에 구현될 수 있다.
상술한 바와 같이 본 발명에 따른 수신기 및 이를 포함하는 통신 시스템은 I신호와 Q신호의 미스매치를 보상할 수 있는 효과가 있다.
또한, 본 발명에 따른 수신기 및 이를 포함하는 통신 시스템은 다중밴드 주파수 신호에 기초하여 발생되는 동상 신호와 직교 위상 신호의 미스매치를 효과적 으로 보상할 수 있다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시 예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1은 본 발명의 실시 예에 따른 수신기의 블록도이고, 도 2는 도 1의 주파수 변환부의 블록도이고, 도 3은 도 1의 디모듈레이터의 블록도이다. 도 1 내지 도 3을 참조하면, OFDM 수신기, 다중 밴드 OFDM 수신기, 또는 직접 변환 수신기(direct conversion receiver)로서 사용될 수 있는 수신기(10)는 안테나(5), 대역통과필터(12), 저전압증폭기(Low noise amplifier, LNA, 14), 주파수 변환부(16), 아날로그-디지털 변환기(18), 디모듈레이터(20), 미스매치(mismatch) 보상부(21)을 포함할 수 있다.
대역통과필터(12)는 안테나(5)를 통하여 입력된 다중밴드 주파수 신호(V1)를 수신하고 수신된 다중밴드 주파수 신호(V1)의 대역들 중에서 소정의 대역을 필터링할 수 있다.
다중밴드 주파수 신호(V1)는 복수개의 밴드를 포함하는 신호로서 블루투스(Bluetooth) 또는 UWB(ultra wideband)에 사용되는 다중밴드 주파수 신호일 수 있다.
저전압증폭기(14)는 대역통과필터(12)에 의해서 대역 필터링된 다중밴드 주파수 신호(V3)를 수신하여 저잡음 증폭하고 저잡음 증폭된 다중밴드 주파수 신호(V5)를 출력할 수 있다.
주파수 변환부(16)는 저전압증폭기(14)에서 출력된 다중밴드 주파수 신호(V5)를 수신하고, 수신된 다중밴드 주파수 신호(V5)에 기초하여 상기 다중밴드 주파수 신호(V5)의 동상 신호(I-1)와 직교 위상 신호(Q-1)를 발생할 수 있다.
또한, 주파수 변환부(16)는 미스매치 보상부(21)에서 출력된 상기 적어도 하나의 보상값(예컨대, Ic, Qc)에 기초하여 상기 다중밴드 주파수 신호(V5)의 동상 신호(I-1)와 직교 위상 신호(Q-1)의 미스매치를 보상할 수 있다.
이때, 동상 신호(I-1)는 다음의 수학식 1과 상응할 수 있다.
Figure 112008076790708-pat00001
Figure 112008076790708-pat00002
Figure 112008076790708-pat00003
(여기서, 는 보상후의 동상신호, 는 보상전의 동상신호이다.)
또한, 직교 위상 신호(Q-1)는 다음의 수학식 2와 상응할 수 있다.
Figure 112008076790708-pat00004
Figure 112008076790708-pat00005
Figure 112008076790708-pat00006
(여기서, 는 보상후의 직교위상신호, 는 보상전의 직교위상신호, ε는 게인(gain) 미스매치, 및 θ는 위상(phase) 미스매치이다.)
이상적인 동상 신호(I-1)와 직교 위상 신호(Q-1)는 각각 동일할 크기를 갖고 90도의 위상차이를 갖는 신호이어야 한다. 그러나, 수학식1 과 2에서 보는바와 같이 동상 신호(I-1)와 직교 위상 신호(Q-1)는 미스매치(예컨대, 게인 미스매치(ε)및/ 또는 위상 미스매치(θ))를 가질 수 있다.
이때, 주파수 변환부(16)는 미스매치 보상부(21)의 보상값 저장부(24)에 미리 저장된 밴드별 적어도 하나의 보상값들 중에서 입력되는 다중밴드 주파수 신호(V5)의 다중밴드 주파수들 각각의 밴드에 대응되는 적어도 하나의 보상값(Ic, Qc)을 리드(read)하고 리드한 적어도 하나의 보상값(Ic, Qc)에 기초하여 동상 신호(I-1)와 직교 위상 신호(Q-1)의 미스매치를 보상할 수 있다.
예컨대, 주파수 변환부(16)는 다중(예컨대, N, N은 자연수)밴드 주파수 신호(V5)의 대역이 제1 대역(또는, 범위)에 있는 경우, 보상값 저장부(24)에 저장된 밴드별 적어도 하나의 보상값들 중에서 상기 제1 대역에 대응되는 적어도 하나의 보상값(Ic, Qc)을 리드(read)하고 리드한 적어도 하나의 보상값(Ic, Qc)에 기초하여 동상 신호(I-1)와 직교 위상 신호(Q-1)의 미스매치를 보상할 수 있다.
즉, 주파수 변환부(16)의 미스매치 보상으로 인해, 주파수 변환부(16)의 출 력신호들(예컨대, 동상 신호(I-1)와 직교 위상 신호(Q-1))은 각각 동일할 크기와 90도의 위상차이를 가질 수 있다.
주파수 변환부(16)는 제1 믹서(52), 신호발생부(55), 및 제2믹서(60)를 포함할 수 있으며, 상기 주파수 변환부(16)는 제1 필터(54)와 제2필터(62)를 더 포함할 수도 있다.
제1 믹서(52)는 저전압증폭기(14)에서 출력된 다중밴드 주파수 신호(V5)와 신호발생부(55)에서 출력된 I신호를 믹싱하고, 믹싱된 신호(I-0)를 출력할 수 있다.
이때, 제1 믹서(52)는 다중밴드 주파수 신호(V5)의 대역들 중에서 대응되는 대역에 상응하는 제1 보상값(예컨대, Ic)에 기초하여 동상 신호(I-0)의 미스매치를 보상할 수 있다.
여기서, 제1 믹서(52)에 입력되는 제1 보상값(Ic)은 동상 신호(I-0)의 미스매치를 보상하기 위한 값으로서, 상기 보상으로 인해 동상 신호(I-0)와 직교위상 신호(Q-0)의 미스매치는 보상될 수 있다.
예컨대, 제1 보상값(Ic)이 특정 게인값(예컨대, 상수값)을 갖는 경우, 제1 믹서(52)는 동상 신호(I-0)에 상기 제1 보상값(Ic)을 곱하므로써 상기 동상 신호(I-0)의 게인 미스매치를 보상할 수 있다.
또는, 제1 보상값(Ic)이 특정 위상을 포함하는 값(예컨대, COSθ 또는 SINθ)를 포함하는 경우, 제1 믹서(52)는 동상 신호(I-0)에 상기 제1 보상값(Ic)을 곱하므로써 상기 동상 신호(I-0)의 위상 미스매치를 보상할 수 있다.
제1 필터(54)는 제1 믹서(52)에서 출력된 신호(I-0)를 수신하여 필터링을 수행하고 필터링된 신호(I-1)를 출력할 수 있다. 이때, 상기 제1 필터(54)는 저역 통과 필터(LPF, Low pass filter)로 구현될 수 있다.
신호발생부(55)는 I신호(I)와 Q신호(Q)를 발생할 수 있다. 상기 신호발생부(55)는 전압제어발진기(VCO, 56)와 I/Q 신호발생기(58)를 포함할 수 있으며, 상기 전압제어 발진기(56)는 기준신호(Vco)를 발생하고, 상기 I/Q 신호 발생기(58)는 상기 기준신호(Vco)에 응답하여 I신호(I)와 Q신호(Q)를 발생할 수 있다.
이때, I신호(I)와 Q신호(Q)는 서로 동일한 크기 및 90도의 위상차이를 가질 수 있다.
제2 믹서(60)는 저전압증폭기(14)에서 출력된 다중밴드 주파수 신호(V5)와 신호발생부(55)에서 출력된 Q신호를 믹싱하고, 믹싱된 신호(Q-0)를 출력할 수 있다.
이때, 제2 믹서(60)는 다중밴드 주파수 신호(V5)의 대역들 중에서 대응되는 대역에 상응하는 제2 보상값(예컨대, Qc)에 기초하여 직교위상 신호(Q-0)의 미스매치를 보상할 수 있다.
여기서, 제2 믹서(60)에 입력되는 제2 보상값(Qc)은 직교위상 신호(Q-0)의 미스매치를 보상하기 위한 값으로서, 상기 보상으로 인해 동상 신호(I-0)와 직교위상 신호(Q-0)의 미스매치는 보상될 수 있다.
예컨대, 제2 보상값(Qc)이 특정 게인값(예컨대, 상수값)을 갖는 경우, 제2 믹서(60)는 직교위상 신호(Q-0)에 상기 보상값(Qc)을 곱하므로써 상기 직교위상 신호(Q-0)의 게인 미스매치를 보상할 수 있다.
또는, 제2 보상값(Qc)이 특정 위상을 포함하는 값(예컨대, COSθ 또는 SINθ)를 포함하는 경우, 제2 믹서(60)는 직교위상 신호(Q-0)에 상기 제2 보상값(Qc)을 곱하므로써 상기 직교위상 신호(Q-0)의 위상 미스매치를 보상할 수 있다.
제2 필터(62)는 제2 믹서(60)에서 출력된 신호(Q-0)를 수신하여 필터링을 수행하고 필터링된 신호(Q-1)를 출력할 수 있다. 이때, 상기 제2 필터(62)는 저역 통과 필터(LPF, Low pass filter)로 구현될 수 있다.
아날로그-디지털 변환기(18)는 주파수 변환부(16)에서 출력된 동상 신호(I-1)와 직교 위상 신호(Q-1)를 각각 아날로그-디지털 변환하고 아날로그-디지털 변환된 동상 디지털 신호(I-3)와 직교 위상 디지털 신호(Q-3)를 출력할 수 있다.
디모듈레이터(demodulator, 20)는 동상 디지털 신호(I-3)와 직교 위상 디지털 신호(Q-3)를 수신하고 수신된 신호들 각각의 디모듈레이션(demodulation)을 수행할 수 있다.
이때, 디모듈레이터(20)는 미스매치 보상부(21)에서 출력된 상기 적어도 하나의 디지털 보상값(예컨대, Id, Qd)에 기초하여 동상 디지털 신호(I-3)와 직교 위상 디지털 신호(Q-3)의 미스매치를 보상하고 보상결과에 기초하여 디모듈레이션을 수행할 수 있다.
디모듈레이터(20)는 도 3과 같이 제1 보상부(32), FFT(Fast Fourier Transform) 블록(34), 제2 보상부(36), 등화기(40), 디코더(42), 및 선택기(44)를 포함할 수 있다.
제1 보상부(32)는 동상 디지털 신호(I-3)와 직교 위상 디지털 신호(Q-3)를 수신하고 수신된 신호들(I-3, Q-3) 각각을 미스매치 보상부(21)에서 출력된 상기 적어도 하나의 디지털 보상값(예컨대, Id, Qd)에 기초하여 믹싱하고, 믹싱된 신호(I-5, Q-5)를 보상된 신호로서 출력할 수 있다.
제1 보상부(32)는 제1 보상믹서(32-1)과 제2 보상믹서(32-3)를 포함할 수 있다. 상기 제1 보상믹서(32-1)는 동상 디지털 신호(I-3)와 미스매치 추정부(22)에서 출력된 제3 보상값(또는, 제3 디지털 보상값, Id)을 믹싱하고, 믹싱된 신호(I-5)를 보상된 신호로서 출력할 수 있다.
여기서, 제1 보상믹서(32-1)에 입력되는 제3 보상값(Id)은 동상 디지털 신호(I-3)의 미스매치를 보상하기 위한 값으로서, 후술할 미스매치 추정부(22)가 동상 디지털 신호(I-5) 및 직교위상 디지털 신호(Q-5)에 기초하여 추정한 미스매치를 보상하기 위한 값일 수 있다.
예컨대, 제3 보상값(Id)이 특정 게인값(예컨대, 상수값)을 갖는 경우, 제1 보상믹서(32-1)는 동상 디지털 신호(I-3)에 상기 제3 보상값(Id)을 곱하므로써 상기 동상 디지털 신호(I-3)의 게인 미스매치를 보상할 수 있다.
또는, 제3 보상값(Id)이 특정 위상을 포함하는 값(예컨대, COSθ 또는 SINθ)를 포함하는 경우, 제1 보상믹서(32-1)는 동상 디지털 신호(I-3)에 상기 제3 보상값(Id)을 곱하므로써 상기 동상 디지털 신호(I-3)의 위상 미스매치를 보상할 수 있다.
제2 보상믹서(32-3)는 직교 위상 디지털 신호(Q-3)와 미스매치 추정부(22)에 서 출력된 제4 보상값(또는, 제4 디지털 보상값, Qd)를 믹싱하고, 믹싱된 신호(Q-5)를 보상된 신호로서 출력할 수 있다.
여기서, 제2 보상믹서(32-3)에 입력되는 제4 보상값(Qd)은 직교위상 디지털 신호(Q-3)의 미스매치를 보상하기 위한 값으로서, 후술할 미스매치 추정부(22)가 동상 디지털 신호(I-5) 및 직교위상 디지털 신호(Q-5)에 기초하여 추정한 미스매치를 보상하기 위한 값일 수 있다.
예컨대, 제4 보상값(Qd)이 특정 게인값(예컨대, 상수값)을 갖는 경우, 제2 보상믹서(32-3)는 직교 위상 디지털 신호(Q-3)에 상기 제4 보상값(Qd)을 곱하므로써 상기 직교 위상 디지털 신호(Q-3)의 게인 미스매치를 보상할 수 있다.
또는, 제4 보상값(Qd)이 특정 위상을 포함하는 값(예컨대, COSθ 또는 SINθ)를 포함하는 경우, 제2 보상믹서(32-3)는 직교위상 디지털 신호(Q-3)에 상기 제4 보상값(Qd)을 곱하므로써 상기 직교 위상 디지털 신호(Q-3)의 위상 미스매치를 보상할 수 있다.
FFT 블록(34)은 제1 보상부(32)에서 출력된 신호들(I-5, Q-5)을 수신하고 수신된 신호들(I-5, Q-5) 각각에 대하여 FFT(Fast Fourier Transform)를 수행할 수 있다.
제2 보상부(36)는 FFT 블록(34)에 의해서 FFT 변환된 신호들(I-7, Q-7) 각각을 적어도 하나의 디지털 보상값(예컨대, Id, Qd)에 기초하여 믹싱할 수 있다.
제2 보상부(36)는 제3 보상믹서(36-1)와 제4 보상믹서(36-3)를 포함할 수 있다. 상기 제3 보상믹서(36-1)는 동상 디지털 FFT 신호(I-7)와 미스매치 추정부(22)에서 출력된 제3 보상값(Id)를 믹싱하고, 믹싱된 신호(I-9)를 보상된 신호로서 출력할 수 있다.
여기서, 제3 보상믹서(36-1)에 입력되는 제3 보상값(Id)은 동상 디지털 FFT 신호(I-7)의 미스매치를 보상하기 위한 값으로서, 후술할 미스매치 추정부(22)가 제2 보상부(36)의 출력신호들(I-9, Q-9)에 기초하여 추정한 미스매치를 보상하기 위한 값일 수 있다.
예컨대, 제3 보상값(Id)이 특정 게인값(예컨대, 상수값)을 갖는 경우, 제3 보상믹서(36-1)는 동상 디지털 FFT 신호(I-7)에 상기 제3 보상값(Id)을 곱하므로써 상기 동상 디지털 FFT 신호(I-7)의 게인 미스매치를 보상할 수 있다.
또는, 제3 보상값(Id)이 특정 위상을 포함하는 값(예컨대, COSθ 또는 SINθ)를 포함하는 경우, 제3 보상믹서(36-1)는 동상 디지털 FFT 신호(I-7)에 상기 제3 보상값(Id)을 곱하므로써 상기 동상 디지털 FFT 신호(I-7)의 위상 미스매치를 보상할 수 있다.
제4 보상믹서(36-3)는 직교 위상 디지털 FFT 신호(Q-7)와 미스매치 추정부(22)에서 출력된 제4 보상값(Qd)을 믹싱하고, 믹싱된 신호(Q-9)를 보상된 신호로서 출력할 수 있다.
여기서, 제4 보상믹서(36-3)에 입력되는 제4 보상값(Qd)은 직교 위상 디지털 FFT 신호(Q-7)의 미스매치를 보상하기 위한 값으로서, 후술할 미스매치 추정부(22)가 제2 보상부(36)의 출력신호들(I-9, Q-9)에 기초하여 추정한 미스매치를 보상하기 위한 값일 수 있다.
예컨대, 제4 보상값(Qd)이 특정 게인값(예컨대, 상수값)을 갖는 경우, 제4 보상믹서(36-3)는 직교 위상 디지털 FFT 신호(Q-7)에 상기 제4 보상값(Qd)을 곱하므로써 상기 직교 위상 디지털 FFT 신호(Q-7)의 게인 미스매치를 보상할 수 있다.
또는, 제4 보상값(Qd)이 특정 위상을 포함하는 값(예컨대, COSθ 또는 SINθ)를 포함하는 경우, 제4 보상믹서(36-3)는 직교 위상 디지털 FFT 신호(Q-7)에 상기 제4 보상값(Qd)을 곱하므로써 상기 직교 위상 디지털 FFT 신호(Q-7)의 위상 미스매치를 보상할 수 있다.
등화기(40)는 제2 보상부(36)의 출력신호들(I-9, Q-9)을 각각 등화할 수 있고, 디코더(42)는 상기 등화기(40)에 의해서 등화된 신호들을 각각 디코딩할 수 있으며, 상기 디코더(42)는 FEC(Forward Error Correction) 디코더로 구현될 수 있다.
선택기(44)는 제1 보상부(32)의 출력신호들(I-5, Q-5) 또는 제2 보상부(36)의 출력신호들(I-9, Q-9)을 선택적으로 미스매치 보상부(21)에 전송할 수 있다.
예컨대, 선택기(44)는 CPU(미도시)의 제어신호(미도시)에 응답하여 상기 제1 보상부(32)의 출력신호들(I-5, Q-5) 또는 제2 보상부(36)의 출력신호들(I-9, Q-9)을 선택적으로 미스매치 보상부(21)의 미스매치 추정부(22)에 전송할 수 있다.
미스매치 보상부(21)는 다중밴드 주파수 신호의 밴드별로 상이하게 나타나는 동상 신호(I-1, I-3, I-5, I-7, 또는 I-9)와 직교 위상 신호(Q-1, Q-3, Q-5, Q-7, 또는 Q-9)의 미스매치를 상기 밴드별로 추정하고 추정된 미스매치를 보상하기 위한 적어도 하나의 보상값(예컨대, Ic, Qc, Id, Qd)을 저장할 수 있다.
한편, 미스매치 보상부(21)는 시간에 따라 상기 변화될 수 있는 밴드별 보상값들(예컨대, Ic, Qc, Id, Qd)을 업데이트하고 업데이트된 보상값을 저장할 수 있다.
또는, 미스매치 보상부(21)는 소정의 트레이닝(training) 구간 동안, 다중밴드 주파수 신호의 밴드별로 상이하게 나타나는 동상 신호(I-1, I-3, I-5, I-7, 또는 I-9)와 직교 위상 신호(Q-1, Q-3, Q-5, Q-7, 또는 Q-9)의 미스매치를 상기 밴드별로 추정하고, 밴드별 보상값들(예컨대, Ic, Qc, Id, Qd)을 저장할 수 있다.
이어서, 미스매치 보상부(21)는 소정의 트레이닝(training) 구간 이후에, 미리 저장된 밴드별 보상값들(예컨대, Ic, Qc, Id, Qd)을 밴드에 따라 주파수변환부(16) 및/ 또는 디모듈레이터(20)로 전송할 수 있다.
미스매치 보상부(21)는 미스매치 추정부(22) 및 보상값 저장부(24)를 포함할 수 있다. 미스매치 추정부(22)는 다중밴드 주파수 신호(예컨대, V5)의 밴드별로 상이하게 나타나는 동상 신호(I-1, I-3, I-5, I-7, 또는 I-9)와 직교 위상 신호(Q-1, Q-3, Q-5, Q-7, 또는 Q-9)의 미스매치를 상기 밴드별로 추정할 수 있다.
예컨대, 미스매치 추정부(22)는 다중밴드 주파수 신호(예컨대, V5)의 밴드별로 수신되는 동상 신호(I-1, I-3, I-5, I-7, 또는 I-9)와 직교 위상 신호(Q-1, Q-3, Q-5, Q-7, 또는 Q-9) 각각이 같은 크기를 갖는지 판단하고, 판단결과에 기초하여 미스매치의 추정값(예컨대, 크기 미스매치)을 검출할 수 있다.
또한, 미스매치 추정부(22)는 다중밴드 주파수 신호(예컨대, V5)의 밴드별로 수신되는 동상 신호(I-1, I-3, I-5, I-7, 또는 I-9)와 직교 위상 신호(Q-1, Q-3, Q-5, Q-7, 또는 Q-9) 각각이 90도의 위상차이를 갖는지 판단하고, 판단결과에 기초하여 미스매치의 추정값(예컨대, 위상 미스매치)을 검출할 수 있다.
미스매치 추정부(22)는 추정된 미스매치 추정값에 기초하여 상기 미스매치(예컨대, 크기 미스매치 또는 위상 미스매치)를 보상하기 위한 보상값(예컨대, Ic, Id, Qc, 및 Qd)을 생성할 수 있다.
보상값 저장부(24)는 미스매치 추정부(22)에서 추정된 상기 적어도 하나의 보상값(Ic, Qc)을 밴드별로 저장할 수 있으며, 상기 보상값 저장부(24)는 상기 적어도 하나의 보상값(Ic, Qc)을 룩-업 테이블(Look-Up Table, LUT) 형태로 저장할 수 있다.
도 4는 도 1의 다른 실시 예에 따른 디모듈레이터의 블록도이다. 도 3와 도 4를 참조하면, 도 4의 디모듈레이터(20')는 도 3의 디모듈레이터(20)와 비교하여 선택부(45)를 더 포함할 수 있다. 상기 선택부(45)는 미스매치 추정부(22)에서 생성된 디지털 보상값(예컨대, Id, Qd)을 제1 보상부(32) 또는 제2 보상부(36)로 전송할 수 있다.
예컨대, 선택부(45)는 CPU(미도시)에서 출력된 제어신호(미도시)에 응답하여 미스매치 추정부(22)에서 생성된 디지털 보상값(예컨대, Id, Qd)을 제1 보상부(32) 또는 제2 보상부(36)로 전송할 수 있다.
제1 보상부(32)에서 보상되는 신호들(I-5, Q-5)은 FFT 블록(34)에 의해서 FFT(Fast Fourier Transform)이 수행되지 않은 시간영역에서의 신호들이고, 제2 보상부(36)에서 보상되는 신호들(I-9, Q-9)은 FFT 블록(34)에 의해서 FFT(Fast Fourier Transform)이 수행된 주파수 영역에서의 신호들이다.
즉, 선택부(45)는 미스매치 추정부(22)에서 생성된 디지털 보상값(예컨대, Id, Qd)이 시간영역과 관련된 보상값인 경우, 상기 디지털 보상값(예컨대, Id, Qd)을 제1 보상부(32)로 전송할 수 있다.
또한, 선택부(45)는 미스매치 추정부(22)에서 생성된 디지털 보상값(예컨대, Id, Qd)이 주파수 영역과 관련된 보상값인 경우, 상기 디지털 보상값(예컨대, Id, Qd)을 제2 보상부(36)로 전송할 수 있다.
즉, 본 발명의 실시 예에 따른 수신기(10)의 디모듈레이터(20')는 디지털 보상값(예컨대, Id, Qd)의 특성(예컨대, 시간영역과 관련된 보상값 또는 주파수 영역과 관련된 보상값)에 따라 적응적으로(adaptively) 동상 신호(I-5 또는 I-9)와 직교 위상 신호(Q-5 또는 Q-9)를 보상할 수 있는 효과가 있다.
도 5는 본 발명의 다른 실시 예에 따른 수신기의 블록도이다. 도 1과 도 5를 참조하면, 도 5의 수신기(100)의 미스매치 보상부(110)는 도 1의 수신기(10)의 미스매치 추정부(22)와 비교하여 주파수 변환부(16)에서 출력된 동상 신호(I-1)와 직교 위상 신호(Q-1)를 수신하고 수신된 동상 신호(I-1)와 직교 위상 신호(Q-1) 사이의 미스매치를 추정할 수 있다.
즉, 미스매치 보상부(110)는 아날로그 신호인 동상 신호(I-1)와 직교 위상 신호(Q-1) 사이의 미스매치를 추정할 수 있다.
예컨대, 미스매치 보상부(110)는 다중밴드 주파수 신호의 밴드별로 수신되는 동상 신호(I-1)와 직교 위상 신호(Q-1) 각각이 같은 크기를 갖는지 판단하고, 판단 결과에 기초하여 미스매치의 추정값(예컨대, 크기 미스매치)을 검출할 수 있다.
또한, 미스매치 보상부(110)는 다중밴드 주파수 신호의 밴드별로 수신되는 동상 신호(I-1)와 직교 위상 신호(Q-1) 각각이 90도의 위상차이를 갖는지 판단하고, 판단결과에 기초하여 미스매치의 추정값(예컨대, 위상 미스매치)을 검출할 수 있다.
미스매치 보상부(110)는 추정된 미스매치 추정값에 기초하여 상기 미스매치(예컨대, 크기 미스매치 또는 위상 미스매치)를 보상하기 위한 보상값(예컨대, Ic, Qc)을 생성할 수 있다.
미스매치 보상부(110)는 미스매치 추정부(120)와 보상값 저장부(24)를 포함할 수 있다. 상기 미스매치 추정부(120)는 다중밴드 주파수 신호의 밴드별로 수신되는 동상 신호(I-1)와 직교 위상 신호(Q-1)의 미스매치를 추정하고 추정된 미스매치를 보상하기 위한 보상값(예컨대, Ic, Qc)을 생성할 수 있다.
보상값 저장부(24)는 미스매치 추정부(120)에서 추정된 상기 적어도 하나의 보상값(Ic, Qc)을 밴드별로 저장할 수 있으며, 상기 보상값 저장부(24)는 상기 적어도 하나의 보상값(Ic, Qc)을 룩-업 테이블(Look-Up Table, LUT) 형태로 저장할 수 있다.
도 6은 본 발명의 다른 실시 예에 따른 수신기의 블록도이다. 도 1, 도 3, 및 도 6을 참조하면, 도 6의 수신기(200)의 미스매치 보상부(210)는 도 1의 수신기(10)의 미스매치 추정부(22)와 비교하여 디모듈레이터(20)에 입력되는 적어도 하나의 디지털 보상값(예컨대, Id, Qd)을 동상 신호(I-3, I-5, I-7, 및 I-9)와 직교 위상 신호(Q-3, Q-5, Q-7, 및 Q-9)의 대역에 따라 미리 저장하고, 입력되는 동상 신호(I-3, I-5, I-7, 및 I-9)와 직교 위상 신호(Q-3, Q-5, Q-7, 및 Q-9)의 대역에 따라 대응되는 적어도 하나의 디지털 보상값(예컨대, Id, Qd)을 상기 디모듈레이터(20)로 출력할 수 있다.
미스매치 보상부(210)는 미스매치 추정부(212)와 보상값 저장부(214)를 포함할 수 있다. 상기 미스매치 추정부(212)는 동상 신호(I-3, I-5, I-7, 및 I-9)와 직교 위상 신호(Q-3, Q-5, Q-7, 및 Q-9) 사이의 미스매치를 추정하고 추정된 미스매치를 보상하기 위한 적어도 하나의 보상값(Ic, Qc, Id, 및 Qd)을 생성할 수 있다.
보상값 저장부(214)는 미스매치 추정부(212)에서 생성된 적어도 하나의 보상값(Ic, Qc, Id, 및 Qd)을 저장할 수 있다.
이때, 보상값 저장부(214)는 CPU(미도시)의 제어신호(미도시)에 응답하여 대역에 따른 적어도 하나의 보상값(Ic, Qc, Id, 및 Qd)을 주파수 변환부(16) 또는 디모듈레이터(20)에 출력할 수 있다.
예컨대, 보상값 저장부(214)는 CPU(미도시)의 제어신호(미도시)에 응답하여 주파수 변환부(16)에 입력되는 적어도 하나의 보상값(Ic, Qc)을 상기 주파수 변환부(16)로 출력할 수 있다.
또는, 보상값 저장부(214)는 CPU(미도시)의 제어신호(미도시)에 응답하여 디모듈레이터(20)에 입력되는 적어도 하나의 보상값(Id, Qd)을 상기 디모듈레이터(20)로 출력할 수 있다.
이때, 보상값 저장부(214)는 미스매치 추정부(212)에서 추정된 적어도 하나의 보상값(Ic, Qc, Id, 및 Qd)을 밴드별로 저장할 수 있으며, 상기 보상값 저장부(214)는 상기 적어도 하나의 보상값(Ic, Qc, Id, 및 Qd)을 룩-업 테이블(Look-Up Table, LUT) 형태로 저장할 수 있다.
도 7는 본 발명의 실시 예에 따른 미스매치 보상방법을 설명하기 위한 흐름도이다. 도 1과 도 7을 참조하면, 주파수 변환부(16)는 다중밴드 주파수 신호(V5)에 기초하여 상기 다중밴드 주파수 신호(V5)의 동상 신호(I-1)와 직교 위상 신호(Q-1)를 발생할 수 있다(S10).
미스매치 보상부(21)는 다중밴드 주파수 신호(V5)의 밴드별로 상이하게 나타나는 동상 신호(I-1)와 직교 위상 신호(Q-1)의 미스매치를 상기 밴드별로 추정하고 추정된 미스매치를 보상하기 위한 적어도 하나의 보상값(Ic, Qc)을 저장할 수 있다(S12).
주파수 변환부(16)는 S12 단계에서 저장된 보상값에 기초하여 동상 신호(I-1)와 직교 위상 신호(Q-1)의 상기 미스매치를 보상할 수 있다(S14).
한편, 도 1의 수신기(10), 도 5의 수신기(100), 및 도 6의 수신기(200) 각각은 통신 시스템(미도시)에 구현될 수 있으며, 이때, 상기 통신 시스템(미도시)은 휴대용 단말기, PDA, 휴대용 컴퓨터, 무선 전화기(wireless telephone), 인공 위성 시스템, 페이저(pager), RFID 리더, 또는 RFID 시스템과 같은 모든 무선 시스템을 포함할 수 있다.
또한, 통신 시스템은 WLAN(Wireless Local Area Network) 시스템 또는 WPAN(Wireless Personal Area network) 시스템일 수 있다.
본 발명은 컴퓨터로 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다. 컴퓨터가 읽을 수 있는 기록매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 광 데이터 저장장치 등이 있다. 또한 컴퓨터가 읽을 수 있는 기록매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어, 분산방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수 있다. 그리고 본 발명을 구현하기 위한 기능적인(Functional) 프로그램, 코드 및 코드 세그먼트들은 본 발명이 속하는 기술분야의 프로그래머들에 의해 용이하게 추론될 수 있다.
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 것을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명의 실시 예에 따른 수신기의 블록도이다.
도 2는 도 1의 주파수 변환부의 블록도이다.
도 3은 도 1의 디모듈레이터의 블록도이다.
도 4는 본 발명의 다른 실시 예에 따른 도 1의 디모듈레이터의 블록도이다.
도 5는 본 발명의 다른 실시 예에 따른 수신기의 블록도이다.
도 6은 본 발명의 다른 실시 예에 따른 수신기의 블록도이다.
도 7는 본 발명의 실시 예에 따른 미스매치 보상방법을 설명하기 위한 흐름도이다.

Claims (10)

  1. 다중밴드 주파수 신호에 기초하여 상기 다중밴드 주파수 신호의 동상 신호와 직교 위상 신호를 발생하는 주파수 변환부;
    상기 다중밴드 주파수 신호의 밴드별로 상이하게 나타나는 상기 동상 신호와 상기 직교 위상 신호의 미스매치를 상기 밴드별로 추정하고 추정된 미스매치를 보상하기 위한 적어도 하나의 보상값을 저장하는 미스매치 보상부;
    상기 동상 신호와 상기 직교 위상 신호를 각각 아날로그-디지털 변환하고 아날로그-디지털 변환된 동상 디지털 신호와 직교 위상 디지털 신호를 출력하는 아날로그-디지털 변환기; 및
    상기 동상 디지털 신호와 상기 직교 위상 디지털 신호를 수신하고 수신된 신호들 각각의 디모듈레이션을 수행하는 디모듈레이터를 포함하며,
    상기 주파수 변환부는,
    상기 적어도 하나의 보상값에 기초하여 상기 동상 신호와 상기 직교 위상 신호의 상기 미스매치를 보상하며,
    상기 디모듈레이터는, 하나의 보상값과 믹싱된 동상 디지털 신호에 대해 FFT(Fast Fourier Transform)를 수행하고, 다른 하나의 보상값과 믹싱된 직교 위상 디지털 신호에 대해 FFT를 수행하는 수신기.
  2. 제1항에 있어서, 상기 미스매치 보상부는,
    상기 디모듈레이터의 동작 과정에서 발생되는 동상 디지털 신호와 직교 위상 디지털 신호의 미스매치를 상기 밴드별로 추정하고 추정된 미스매치를 보상하기 위한 적어도 하나의 디지털 보상값을 저장하며, 상기 디모듈레이터는,
    상기 미스매치 보상부에서 출력된 적어도 하나의 디지털 보상값에 기초하여 상기 동상 디지털 신호와 상기 직교 위상 디지털 신호의 미스매치를 보상하고 보상결과에 기초하여 상기 디모듈레이션을 수행하는 수신기.
  3. 제2항에 있어서, 상기 적어도 하나의 보상값 또는 상기 적어도 하나의 디지털 보상값은,
    위상 미스매치 보상값 또는 크기 미스매치 보상값 중에서 어느 하나인 수신기.
  4. 제2항에 있어서, 상기 미스매치 보상부는,
    상기 동상 디지털 신호와 상기 직교 위상 디지털 신호들 각각이 FFT 변환된 신호들 사이에 존재하는 미스매치를 추정하고 추정된 미스매치를 보상하기 위한 상기 적어도 하나의 디지털 보상값을 저장하는 수신기.
  5. 제2항에 있어서, 상기 디모듈레이터는,
    상기 동상 디지털 신호와 상기 직교 위상 디지털 신호를 수신하고 수신된 신호들을 각각을 상기 적어도 하나의 디지털 보상값에 기초하여 믹싱하는 제1 보상부;
    상기 제1 보상부에서 출력된 신호들 각각에 대한 FFT(Fast Fourier Transform)를 수행하는 FFT 블록;
    상기 FFT 블록에 의해서 FFT 변환된 신호들 각각에 대한 등화를 수행하는 등화기; 및
    상기 등화기에 의해서 등화된 신호들을 각각 디코딩하는 디코더를 포함하는 수신기.
  6. 제5항에 있어서, 상기 디모듈레이터는,
    상기 FFT 블록과 상기 등화기 사이에 접속되고, 상기 FFT 블록에 의해서 FFT 변환된 신호들 각각을 상기 적어도 하나의 디지털 보상값에 기초하여 믹싱하는 제2 보상부를 더 포함하는 수신기.
  7. 제6항에 있어서, 상기 디모듈레이터는,
    상기 제1 보상부의 출력신호들 또는 상기 제2 보상부의 출력신호들을 선택적으로 상기 미스매치 보상부에 전송하는 선택기를 더 포함하며, 상기 미스매치 보상부는,
    상기 제1 보상부의 출력신호들 또는 상기 제2 보상부의 출력신호들 사이에 존재하는 상기 미스매치를 추정하고 추정결과에 기초하여 상기 적어도 하나의 디지털 보상값을 저장하는 수신기.
  8. 제1항에 있어서, 상기 미스매치 보상부는,
    상기 동상 신호와 상기 직교 위상 신호의 상기 미스매치를 추정하고 추정된 미스매치를 보상하기 위한 상기 적어도 하나의 보상값을 생성하는 미스매치 추정부; 및
    상기 미스매치 추정부에서 생성된 상기 적어도 하나의 보상값을 상기 밴드별로 저장하는 보상값 저장부를 더 포함하는 수신기.
  9. 제8항에 있어서, 상기 주파수 변환부는,
    상기 보상값 저장부에 저장된 밴드별 적어도 하나의 보상값들 중에서 입력되는 상기 다중밴드 주파수들 각각의 밴드에 대응되는 적어도 하나의 보상값을 리드(read)하고 리드한 적어도 하나의 보상값에 기초하여 상기 동상 신호와 상기 직교 위상 신호 사이의 상기 미스매치를 보상하는 수신기.
  10. 제1항의 수신기를 포함하는 통신 시스템.
KR1020080109502A 2008-11-05 2008-11-05 Ｉ신호와 ｑ신호의 미스매치를 보상할 수 있는 수신기 및 이를 포함하는 통신시스템 Active KR101501578B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080109502A KR101501578B1 (ko) 2008-11-05 2008-11-05 Ｉ신호와 ｑ신호의 미스매치를 보상할 수 있는 수신기 및 이를 포함하는 통신시스템
US12/612,266 US8509292B2 (en) 2008-11-05 2009-11-04 Receiver capable of compensating for mismatch of I signal and Q signal and communication system including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080109502A KR101501578B1 (ko) 2008-11-05 2008-11-05 Ｉ신호와 ｑ신호의 미스매치를 보상할 수 있는 수신기 및 이를 포함하는 통신시스템

Publications (2)

Publication Number Publication Date
KR20100050283A KR20100050283A (ko) 2010-05-13
KR101501578B1 true KR101501578B1 (ko) 2015-03-11

Family

ID=42131386

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080109502A Active KR101501578B1 (ko) 2008-11-05 2008-11-05 Ｉ신호와 ｑ신호의 미스매치를 보상할 수 있는 수신기 및 이를 포함하는 통신시스템

Country Status (2)

Country Link
US (1) US8509292B2 (ko)
KR (1) KR101501578B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8817920B2 (en) * 2009-12-18 2014-08-26 Electronics And Telecommunications Research Institute Apparatus and method for detecting signal in wireless communication system
KR20160069163A (ko) 2014-12-08 2016-06-16 한국전자통신연구원 듀티 신호 보상 장치 및 그 방법
US10122568B2 (en) * 2016-07-07 2018-11-06 Microchip Technology Incorporated Digital compensation of IQ coupling in communication receivers
US11165416B2 (en) 2019-12-03 2021-11-02 Apple Inc. Duty cycle and skew measurement and correction for differential and single-ended clock signals

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7184714B1 (en) * 2003-11-04 2007-02-27 Advanced Micro Devices, Inc. Frequency domain estimation of IQ imbalance in a wireless OFDM direct conversion receiver using loopback connection
JP2007104522A (ja) * 2005-10-07 2007-04-19 Renesas Technology Corp 受信機
US20070099570A1 (en) * 2005-10-31 2007-05-03 Silicon Laboratories, Inc. Receiver with multi-tone wideband I/Q mismatch calibration and method therefor
US20070104291A1 (en) * 2005-11-10 2007-05-10 Samsung Electronics Co., Ltd. Apparatus and method for signal mismatch compensation in a wireless receiver

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI222279B (en) 2002-11-20 2004-10-11 Realtek Semiconductor Corp Estimation/compensation method and device for in-phase/quadrature-phase unbalance
US7187916B2 (en) 2003-02-07 2007-03-06 Broadcom Corporation Method and system for measuring receiver mixer IQ mismatch
TW200501611A (en) 2003-03-12 2005-01-01 Koninkl Philips Electronics Nv Transceiver with mismatch compensation scheme
FR2859055B1 (fr) * 2003-08-18 2005-12-30 St Microelectronics Sa Procede et dispositif de traitement des defauts d'appariement entre deux voies en quadrature d'une chaine d'une reception adaptee par exemple a la reception d'un signal module selon une modulation du type ofdm
US20060109893A1 (en) 2004-11-24 2006-05-25 Hsin-Hung Chen Inphase/quadrature phase imbalance compensation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7184714B1 (en) * 2003-11-04 2007-02-27 Advanced Micro Devices, Inc. Frequency domain estimation of IQ imbalance in a wireless OFDM direct conversion receiver using loopback connection
JP2007104522A (ja) * 2005-10-07 2007-04-19 Renesas Technology Corp 受信機
US20070099570A1 (en) * 2005-10-31 2007-05-03 Silicon Laboratories, Inc. Receiver with multi-tone wideband I/Q mismatch calibration and method therefor
US20070104291A1 (en) * 2005-11-10 2007-05-10 Samsung Electronics Co., Ltd. Apparatus and method for signal mismatch compensation in a wireless receiver

Also Published As

Publication number Publication date
US20100111230A1 (en) 2010-05-06
KR20100050283A (ko) 2010-05-13
US8509292B2 (en) 2013-08-13

Similar Documents

Publication Publication Date Title
US9900117B2 (en) Communication unit receiver, integrated circuit and method for ADC dynamic range selection
US7649833B2 (en) Multichannel orthogonal frequency division multiplexed receivers with antenna selection and maximum-ratio combining and associated methods
JP3744546B2 (ja) 被サンプリング信号の可変ｄ．ｃ．オフセットを補償する方法および装置
US7675999B2 (en) Multicarrier receiver and method with phase noise reduced signal
US8351551B2 (en) Opportunistic intermediate frequency selection for communication receivers
US7567631B2 (en) Method for amplitude insensitive packet detection
US10389561B2 (en) Transmitter time-domain estimation and compensation of IQ imbalance
US7676210B2 (en) Method for performing dual mode image rejection calibration in a receiver
TW586274B (en) Soft decision gain compensation for receive filter attenuation
US20070263667A1 (en) System and method for I/Q imbalance compensation
JP2013081197A (ja) Ｏｆｄｍｆｄｄ通信システムにおける送信経路および受信経路のｉ／ｑ較正
JP2010525710A (ja) Ｏｆｄｍ受信機におけるｉｑインバランス補正方法及び装置
US20060198475A1 (en) Apparatus and method for compensating iq imbalance in ofdm system with carrier frequency offset
KR20070024756A (ko) 무선 송수신장치에서 자가 보상장치 및 방법
JP2011055271A (ja) 無線通信装置
WO2004068815A1 (en) Method and apparatus for frequency offset compensation
KR101501578B1 (ko) Ｉ신호와 ｑ신호의 미스매치를 보상할 수 있는 수신기 및 이를 포함하는 통신시스템
KR101412998B1 (ko) 멀티-신호 캡처를 이용한 통신 수신기 개량
US7746960B2 (en) Apparatus and method for compensating for I/Q mismatch in TDD system
JP4809097B2 (ja) 受信回路及び受信方法
EP1219022B1 (en) Apparatus and method for substantially eliminating a near-channel interfering amplitude modulated signal
US20110206100A1 (en) Wide band transceiver and data receiving method using a tunable notch filter and pre-estimated optimal notch filter parameters
US20070217323A1 (en) Apparatus and method for reducing inter-subcarrier interference in OFDMA system
EP1989851A2 (en) In phase and quadrature path imbalance compensation
US8009746B2 (en) Uplink signal receiving method and apparatus using successive interference cancellation in wireless transmission system based on OFDMA

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20081105

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20131105

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20081105

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20140827

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20141222

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20150305

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20150306

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20180228

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20180228

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20190228

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20190228

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20200228

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20200228

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20210225

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20230222

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20240227

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20250225

Start annual number: 11

End annual number: 11