KR101489890B1 - 통신 시스템에서 동기신호 처리 방법 - Google Patents

Abstract

통신 시스템에서 동기신호 처리 방법을 공개한다. 본 발명은 동기신호를 적어도 두 개의 채널로 분배하여 전달하는 단계; 상기 채널 중 어느 하나의 채널을 통해 상기 동기신호를 전달받아 상기 동기신호에 포함된 동기펄스가 기설정된 임계치 이상인 경우, 상기 동기신호로부터 동기데이터를 검출하기 위해 상기 동기펄스를 기반으로 동기타이밍을 산출하고, 산출된 동기타이밍에 의해 설정되는 상기 동기데이터를 판단하는 시점인 복수개의 샘플링 타이밍을 보정하는 단계; 상기 채널 중 다른 하나의 채널을 통해 일정시간 지연된 동기신호에 상기 보정된 복수개의 샘플링 타이밍을 적용하여 상기 지연된 동기신호로부터 동기데이터를 검출하는 단계; 및 상기 동기데이터에 해당하는 목적지로 판단되면, 상기 동기데이터를 기반으로 상기 동기신호로부터 정보데이터를 복원하는 단계를 포함한다.

Description

통신 시스템에서 동기신호 처리 방법{Sync signal processing method in communication system}

본 발명은 통신 시스템에서 동기신호 처리 방법에 관한 것으로, 특히 통신 시스템에서 레이더 신호에 포함되는 동기신호 처리 방법에 관한 것이다.

레이더는 물체까지의 정확한 거리와 관측지점에 대한 물체의 상대 속도를 정확히 측정할 수 있다. 레이더 통신 장비는 대개 마이크로파의 전자기파를 물체에 발사시켜 그 물체에서 반사되는 전자기파를 수신하여 작동한다. 수신된 전자기파 즉 반향(Echo)의 성질을 신호 처리기(Signal Processor)를 이용하여 증폭하고 분석한다. 처리된 신호는 오퍼레이터나 레이더에 의해 제어되는 주변장치(예를들면 대공포)가 사용할 수 있는 형태로 변환된다.

레이더에는 몇 가지 종류가 있는데 가장 널리 사용하는 형태는 펄스 레이더로서, 이것은 무선 에너지를 매우 강한 펄스의 형태로(펄스 사이의 간격은 비교적 긴)송신하기 때문에 붙여진 이름이다.

레이더 신호는 레이더 송신기에서 대기중으로 방사된 고주파, 고출력의 펄스파가 기상 목표물에 후방 산란되어 다시 레이더 안테나로 들어와 수신기에 감지된 전파 신호를 말한다. 수신된 레이더 신호에는 기상 목표물에 대한 정보와 기타 전파원으로부터의 간섭신호도 포함되어 있다. 레이더 신호의 요소에는 주파수, 진폭, 위상이 있다. 레이더 시스템 내에는 다양한 종류의 레이더 신호가 존재하는데 이러한 여러가지 레이더 신호에 대해 하드웨어적 또는 소프트웨어적으로 처리하는 절차를 레이더 신호 처리라고 한다.

레이더 신호 처리기는 레이더 수신신호에서 기상 목표물의 정보를 최대한 정확하고 효율적으로 추출해 내기 위한 모든 알고리즘을 포함하고 있으며 이를 실 시간으로 빠르게 처리할 수 있는 고속 프로세서등을 포함한 처리 보드이다. 따라서, 레이더 신호처리란 레이더 수신기에서 처리한 IF(Intermediate Frequency)신호를 레이더 신호처리기에서 받아 여기서 기상목표물의 위치, 강도, 운동상태 등의 기상학적 변수를 추출하는 모든 절차를 레이더 신호 처리라고 한다.

레이더 신호와 같은 고주파는 신호처리가 곤란하므로 이를 중간 주파수(IF:Intermediate Frequency)의 신호로 바꾸어 처리하면 본래 레이더 신호가 가지고 있는 정보를 잃어 버리지 않고도 쉽게 필요한 정보를 추출해 낼 수 있다. 레이더 신호를 포함하고 있는 중간 주파수의 신호를 생성하기 위해 레이더 신호에 원하는 중간 주파수만큼의 차이가 나는 신호를 혼합하면 그 출력에서 중간 주파수를 얻을 수 있다.

레이더 통신장비의 경우 중간 주파수에 대응하는 동기신호에서 동기 펄스만으로 신호를 인식하고 인식된 신호에서 정보데이터를 판단하는 동기타이밍을 산출해야 한다. 이러한 방식에서 동기펄스를 기준으로 동기데이터 및 정보데이터를 판단할 경우 동기 타이밍을 설정하기 매우 어렵고 오류도 많이 발생한다.

종래기술은 정합필터(Matched filter) 방식을 활용한 FSK(frequency shift keying) 복조 시스템으로 구성되어 있다. 송신측은 데이터 송신 시 단일 동기펄스, 동기데이터, 정보데이터로 구성된 동기신호를 전송한다. 수신측은 동기펄스 검출 시 신호 대 잡음 비를 나타내는 SNR(Signal to Noise Ratio)을 고려하여 특정 임계치(Threshold level)를 설정하고, 그 신호를 기반으로 동기타이밍을 설정한 뒤 그 동기타이밍에 대응되는 클럭(clock)에 의해 동기데이터 및 정보데이터를 획득한다.

이러한 종래기술은 단일 동기펄스를 기준으로 신호의 타이밍 정보를 획득해야 하고, 획득된 동기타이밍에 의해 동기데이터를 판단해야 한다. 여기서, 수신신호강도가 낮은 상황에서 잡음에 의해 동기 펄스의 통기타이밍에 오차가 발생하면 그 차이만큼 동기 데이터 획득 시 에러로 직결된다. 또한, 동기데이터를 정상적으로 획득했다 하더라도 정보데이터가 수신되는 시점에서는 오차가 누적되어 정보데이터의 에러 확률이 매우 높아져 성능이 저하된다. 따라서, 이러한 에러가 발생할 확률을 사전에 차단하기 위한 동기타이밍의 보정이 필요하다.

본 발명의 목적은 외부의 환경에 의한 오류를 최소화하기 위해 동기신호의 경로를 분할하고, 동기데이터를 판단하는 시점인 샘플링 타이밍을 동기타이밍 보정을 통해 결정하고, 결정된 샘플링 타이밍을 통해 동기데이터를 검출하고, 검출된 동기데이터에 의해 정보데이터를 복원하는 통신 시스템에서 동기신호 처리 장치를 제공하는데 있다.

상기 목적을 달성하기 위한 본 발명의 일 예에 따른 통신 시스템에서 동기신호 처리 방법은 동기신호를 적어도 두 개의 채널로 분배하여 전달하는 단계; 상기 채널 중 어느 하나의 채널을 통해 상기 동기신호를 전달받아 상기 동기신호에 포함된 동기펄스가 기설정된 임계치 이상인 경우, 상기 동기신호로부터 동기데이터를 검출하기 위해 상기 동기펄스를 기반으로 동기타이밍을 산출하고, 산출된 동기타이밍에 의해 설정되는 상기 동기데이터를 판단하는 시점인 복수개의 샘플링 타이밍을 보정하는 단계; 상기 채널 중 다른 하나의 채널을 통해 일정시간 지연된 동기신호에 상기 보정된 복수개의 샘플링 타이밍을 적용하여 상기 지연된 동기신호로부터 동기데이터를 검출하는 단계; 및

상기 동기데이터에 해당하는 목적지로 판단되면, 상기 동기데이터를 기반으로 상기 동기신호로부터 정보데이터를 복원하는 단계를 포함한다.

상기 검출하는 단계는 상기 채널 중 다른 하나의 채널을 통해 상기 동기신호를 전달받아 상기 동기신호를 일정시간 지연시키는 단계; 및 상기 지연된 동기신호에 상기 보정된 복수개의 샘플링 타이밍을 적용하여 상기 지연된 동기신호로부터 동기데이터를 검출하는 단계를 포함하는 것을 특징으로 한다.

상기 복원하는 단계는 상기 동기신호의 목적지인지 확인하기 위해 상기 동기데이터가 미리 마련된 값과 일치하는지 판단하는 단계; 및 상기 동기데이터가 미리 마련된 값과 일치하는 경우, 상기 동기데이터를 기반으로 상기 동기신호로부터 정보데이터를 복원하는 단계를 포함하는 것을 특징으로 한다.

상기 보정하는 단계는 상기 채널 중 어느 하나의 채널을 통해 상기 동기신호를 전달받아 상기 동기신호에 포함된 동기펄스가 기설정된 임계치 이상인지 판단하는 단계; 상기 동기펄스가 상기 임계치 이상으로 판단되면 상기 임계치 시점부터 일정 시간 간격마다 클럭을 카운트하는 단계; 상기 동기신호로부터 동기데이터를 검출하기 위해 상기 동기펄스를 수신하고 수신되는 동기펄스를 상기 클럭 마다 비교하여 상기 동기타이밍을 산출하고, 상기 동기데이터의 비트 각각에 대응되는 펄스를 수신하고 수신되는 펄스를 상기 클럭 마다 비교하여 복수개의 실질 샘플링 타이밍을 산출하는 단계; 및 산출된 상기 동기타이밍과 상기 복수개의 실질 샘플링 타이밍을 이용하여 타이밍 보정값을 산출하고 산출된 타이밍 보정값을 상기 동기타이밍에 가산하여 상기 복수개의 샘플링 타이밍을 보정하는 단계를 포함하는 것을 특징으로 한다.

상기 실질 샘플링 타이밍을 산출하는 단계는 상기 동기펄스가 상기 임계치 이상으로 판단되면 상기 임계치 시점부터 일정 시간 간격마다 카운트 되는 클럭(clock)마다 상기 동기펄스값의 을 저장하고, 현재 수신한 동기펄스의 값과 기저장된 동기펄스의 값을 매 클럭마다 비교하고 큰 값을 저장하여 생성된 제1 최대값 및 상기 제1 최대값 시점에 대응되는 동기타이밍을 저장하고, 상기 동기타이밍으로 인해 설정된 상기 동기데이터를 판단하는 샘플링 타이밍까지 구간에서 상기 동기데이터를 구성하는 복수개의 비트 각각에 대응되는 펄스값을 상기 클럭 마다 저장하고, 현재 펄스값과 기저장된 펄스값을 매 클럭마다 비교하여 큰 값을 저장하여 복수개의 제2 최대값을 구하고, 상기 제2 최대값 각각의 시점에 대응되는 복수개의 실질 샘플링 타이밍을 저장하는 것를 포함하는 것을 특징으로 한다.

따라서, 본 발명은 잡음에 의한 동기타이밍 오차 보정을 통해 샘플링 타이밍을 보정하여 일정 시간 지연시킨 동기신호로부터 동기데이터를 에러 없이 검출할 수 있다.

또한, 본 발명은 보정된 샘플링 타이밍으로 동기데이터를 에러 없이 검출할 수 있어 검출된 동기데이터를 기반으로 정보데이터를 정확히 복원할 수 있다.

도1 은 본 발명의 일실시예에 따른 통신 시스템에서 신호 수신 장치를 간략히 나타내는 블록도이다.
도2 는 본 발명의 일실시예에 따른 통신 시스템에서 동기신호 처리 장치를 간략히 나타내는 블록도이다.
도3 은 본 발명의 일실시예에 따른 동기타이밍 보정 및 동기데이터 검출하는 과정을 나타내는 도면이다.
도4 는 본 발명의 일실시예에 따른 통기 펄스 및 동기데이터의 최대값을 과정을 산출하는 과정을 나타내는 도면이다.
도5 는 본 발명의 일실시예에 따른 지연부를 통해 지연된 동기데이터를 판단하는 과정을 설명하기 위한 도면이다.
도6 는 본 발명의 일실시예에 따른 통신 시스템에서 동기신호 처리 방법을 간략히 나타내는 흐름도이다.

본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로서, 본 발명을 상세히 설명한다. 그러나, 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며, 설명하는 실시예에 한정되는 것이 아니다. 그리고, 본 발명을 명확하게 설명하기 위하여 설명과 관계없는 부분은 생략되며, 도면의 동일한 참조부호는 동일한 부재임을 나타낸다.

명세서 전체에서, 어떤 부분이 어떤 구성요소를 “포함”한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라, 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 명세서에 기재된 “...부”, “...기”, “모듈”, “블록” 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어나 소프트웨어 또는 하드웨어 및 소프트웨어의 결합으로 구현될 수 있다.

도1 은 본 발명의 일실시예에 따른 통신 시스템에서 신호 수신 장치를 간략히 나타내는 블록도이다.

도1 을 참조하면, 본 발명의 일실시예에 따른 통신 시스템에서 신호 수신 장치는 수신부(100), A/D 변환부(200), 정합필터(300) 및 동기신호 처리 장치(400)를 포함한다.

수신부(100)는 안테나를 구비하여 외부에서 방사된 주파수 신호를 수신하는 장치이다. 여기서, 외부에서 방사된 주파수 신호는 동기펄스, 동기데이터 및 정보데이터가 포함된 동기신호라 할 수 있다. 수신부(100)는 이러한 동기신호에 해당하는 RF(Radio Frequency)신호를 IF(Intermediate Frequency)신호로 하향변환 할 수 있다. 수신부(100)는 RF신호를 IF신호로 하향변환하기 위해 믹서 입력 주파수를 생성할 수 있다. 수신부(100)는 RF신호가 하향변환되어 생성된 IF신호를 A/D(Analog/Digital)변환부(200)로 전달할 수 있다.

A/D변환부(200)는 아날로그 신호인 IF신호를 디지털 신호로 변환하는 장치이다. 본 발명에 따른 디지털 신호는 펄스신호이다.

정합필터(300)는 펄스형태로 변환된 동기신호를 입력받아 잡음의 영향을 최소화 시켜 출력할 수 있다. 이러한 정합필터(300)는 수신측에서 SNR(Signal to Noise Ratio)을 최대로 유지하는데 이용된다. 정합필터(300)는 필요한 신호는 강조하고, 잡음은 억제시켜 채널상의 잡음으로 인한 오류 확률을 최대한 감소시키도록 하여 2진 신호의 판정이 오류가 없도록 도와준다. 즉, 정합필터(300)는 2진 펄스 신호를 오류없이 정확히 판별할 수 있도록 도와주는 선형필터이다.

또한, 정합필터(300)는 수신한 동기신호를 서로 90도 위상차가 나게끔 두 개의 신호로 나누고 이를 합쳐 최종 출력할 수 있다. 정합필터의 개략적인 회로는 도1의 (b)를 통해 확인할 수 있다. 90도 위상차가 나는 두 개의 신호를 나타내는 정합필터(300)의 출력값은 동기데이터 비트 각각에 대응되는 펄스의 최대값 산출에 이용될 수 있다. 펄스의 최대값을 산출하는 것은 잡음으로 인한 동기타이밍 오차를 줄이기 위한 하나의 과정이다. 펄스의 최대값이 이용되는 전체 과정은 추후 설명할 수 있다. 따라서, 정합필터(300)의 출력값은 서로 90도 위상차가 나는 두 개의 펄스신호가 합쳐진 신호라 할 수 있다.

동기신호 처리 장치(400)는 동기신호에 포함된 정보데이터를 정확히 복원하기 위한 장치로서, 정합필터를 통해 출력된 동기신호에 포함된 동기펄스의 최대값에 대한 타이밍 정보를 획득할 수 있다. 여기서, 타이밍 정보에 해당하는 동기타이밍은 잡음에 따라 위치가 변경될 수 있다. 동기신호 처리 장치(400)는 잡음으로 인한 오류를 감소시키기 위해 동기타이밍을 보정할 수 있다. 이러한 동기신호 처리 장치(400)는 보정된 동기타이밍을 이용하여 샘플링 타이밍을 보정할 수 있다. 여기서, 샘플링 타이밍은 동기신호에 포함된 동기데이터를 판단하는 시점으로서, 동기타이밍이 정해지면 기설정된 방식에 따라 설정될 수 있다. 샘플링 타이밍은 동기타이밍이 보정됨에 따라 보정될 수 있다. 이렇게 보정된 샘플링 타이밍은 일정시간 지연된 동기신호로부터 동기데이터를 검출하는데 이용된다.

또한, 동기신호 처리 장치(400)는 검출된 동기데이터가 미리 마련된 값과 일치하는 경우, 최종 정보데이터를 복원할 수 있다. 여기서, 미리 마련된 값과 일치하는 경우는 본 발명의 일실시예에 따른 신호 수신장치가 송신측에서 보내고자 하는 목적지에 해당하는 경우이다.

본 발명의 일실시예에 따른 통신 시스템에서 신호 수신 장치는 유도 비행체에 장착되어 제어정보를 포함하는 신호를 수신하는 장치로서, 데이터 복원에 이용되는 동기타이밍의 보정을 통해 통신 에러를 감소시킬 수 있다.

도2 는 본 발명의 일실시예에 따른 통신 시스템에서 동기신호 처리 장치를 간략히 나타내는 블록도이다.

본 발명의 일실시예에 따른 통신 시스템에서 동기신호 처리 장치(400)는 정합필터의 출력값에 대응되는 동기신호를 적어도 두 개의 채널로 분배하여 전달하는 분배부, 채널 중 어느 하나의 채널을 통해 동기신호를 전달받아 동기신호에 포함된 동기펄스가 기설정된 임계치 이상인 경우, 동기신호로부터 동기데이터를 검출하기 위해 동기펄스를 기반으로 동기타이밍을 산출하고, 산출된 동기타이밍을 통해 설정되는 동기데이터를 판단하는 시점인 복수개의 샘플링 타이밍을 보정하는 보정부, 및 채널 중 다른 하나의 채널을 통해 일정시간 지연된 동기신호에 보정된 복수개의 샘플링 타이밍을 적용하여 지연된 동기신호로부터 동기데이터를 검출하는 동기데이터 검출부를 포함하되, 동기데이터에 해당하는 목적지로 판단되면, 동기데이터를 기반으로 동기신호로부터 정보데이터를 복원하는 정보데이터 복원부, 동기신호에 포함된 동기데이터를 일정시간 지연시키기 위해 채널 중 다른 하나의 채널을 통해 동기신호를 전달받아 동기데이터의 전체 구간에 대응되는 시간을 지연시키는 지연부 및 동기데이터가 나타내는 목적지인지 확인하기 위해 동기데이터가 미리 마련된 값과 일치하는지 판단하는 동기데이터 판단부를 더 포함한다.

분배부(410)는 정합필터를 통과한 출력값에 대응되는 동기신호를 적어도 두 개의 채널을 통해 분배하여 전달하는 장치이다. 이러한 분배부(410)는 동일한 동기신호를 분배하여 전달할 수 있다. 여기서 동기신호를 분배하는 이유는 동기타이밍을 보정하고 보정된 동기타이밍으로 동기신호를 재판단하기 위함이다.

보정부(420)는 분배부를 통해 전달받은 동기신호를 판단하고, 동기데이터를 정확히 검출하기 위해 샘플링 타이밍을 보정할 수 있다. 이러한 보정부(420)는 동기펄스 판단부(421), 클럭 카운터부(422), 비교부(423) 및 보정값 산출부(424)를 포함한다.

동기펄스 판단부(421)는 동기신호에 포함된 동기펄스를 기반으로 자신이 수신하고자 하는 신호가 맞는지 판단할 수 있다. 동기펄스 판단부(421)는 기설정된 임계치를 이용하여 동기펄스를 판단할 수 있다. 여기서 임계치는 동기펄스에 포함되는 잡음에 대비하기 위해 SNR(Signal to Noise Ratio)을 고려하여 설정될 수 있다. SNR은 신호와 잡음의 비율을 나타내는 것으로서, 비율이 높을 경우 신호의 품질이 좋고, 낮을 경우 신호의 품질이 나쁘다고 할 수 있다. 임계치는 SNR이 높을수록 큰 값을 가질 수 있고, 낮을수록 작은 값을 가질 수 있다. 이러한 동기펄스 판단부(421)는 동기펄스가 기설정된 임계치 이상의 값을 가질 경우 자신의 신호로 판단할 수 있다.

클럭 카운터부(422)는 동기펄스 판단부(421)를 통해 동기펄스가 기설정된 임계치 이상으로 판단되면, 임계치를 넘어서는 시점부터 클럭(Clock)을 카운트 할 수 있다. 여기서, 클럭은 일정한 간격으로 생성되는 전기적 진동이라 할 수 있으며, 추후 설명할 동기펄스와 동기데이터의 최대값 산출에 이용될 수 있다.

비교부(423)는 클럭 카운터부(422)에서 생성되는 클럭 시간마다 현재 수신되는 신호와 이전에 수신된 신호를 비교하여 동기신호에 포함된 동기펄스와 동기데이터 비트 각각에 대응되는 펄스의 최대값을 찾는 장치이다.

비교부(423)는 버퍼(미도시)에 저장된 동기펄스값과 수신되는 동기펄스값을 매 클럭마다 비교할 수 있다. 비교부(423)는 비교한 결과 값 중 큰 값이 존재하는 경우 큰 값과 큰 값에 대응되는 클럭값을 버퍼에 저장할 수 있다. 비교부(423)는 매 클럭 마다 비교한 결과 값을 버퍼에 저장하여 업데이트할 수 있다. 비교부(423)는 이러한 과정을 통해 동기펄스의 제1 최대값과 제1 최대값에 대응되는 동기타이밍을 산출할 수 있다. 여기서 동기타이밍은 제1 최대값에 대응되는 클럭값으로서, 타이밍 정보를 나타낸다.

종래에는 산출된 동기타이밍을 이용하여 동기데이터 및 정보데이터를 판단하였지만, 잡음에 의해 오차가 발생하여 제대로 판단되지 않는 경우가 있었다. 본 발명의 일실시예에 따른 동기신호 처리 장치(400)는 이러한 잡음에 의한 오차를 최소화하기 위해 동기타이밍을 보정하기 위한 장치를 더욱 구비할 수 있다.

또한, 비교부(423)는 동기데이터의 비트 각각에 대응되는 펄스의 최대값 및 최대값에 대응되는 실질 샘플링 타이밍을 산출할 수 있다. 실질 샘플링 타이밍은 동기데이터를 나타내는 펄스의 최대값에 대응되는 클럭값으로서, 동기데이터를 검출하는데 가장 이상적인 타이밍 정보이다. 본 발명의 목적은 실질 샘플링 타이밍에 가장 근접할 수 있도록 통기타이밍 및 샘플링 타이밍을 보정하는 것이다.

본 발명의 일실시예에 따른 동기데이터는 여덟개의 비트로 구성된 것으로서, 비교부(423)는 동기데이터를 구성하는 비트 각각에 대응되는 펄스의 최대값을 산출할 수 있다. 비교부(423)가 동기펄스의 최대값을 구하기 위한 시작 시점을 임계치 시점으로 하였다면, 동기데이터의 비트 각각에 대응되는 펄스의 최대값을 구하기 위한 시작 시점은 동기타이밍으로부터 기설정된 동기데이터 판단하는 구간을 기반으로 정해질 수 있다.

예컨대, 동기데이터의 비트 각각에 대응되는 펄스의 최대값을 구하기 위한 시작 시점은 앞서 산출한 동기타이밍 시점부터 송신측과 수신측이 미리 정의한 동기데이터를 판단하는 구간이 설정될 수 있다. 비교부(423)는 이렇게 설정된 동기데이터의 비트 각각에 대응되는 펄스의 비교 구간에서 동기데이터의 최대값 시점을 산출할 수 있다. 여기서, 비교 구간은 펄스의 펄스폭 시간으로 설정될 수 있다.

이러한 비교부(423)는 설정된 구간 첫 번째 시점부터 매 클럭마다 앞서 설명한 바와 같이 비교를 통해 동기데이터의 비트 각각에 대응되는 제2 최대값 및 제2 최대값과 대응되는 시점인 실질 샘플링 타이밍을 저장할 수 있다. 이렇게 저장된 동기타이밍과 실질 샘플링 타이밍은 동기타이밍과 샘플링 타이밍을 보정하는데 이용될 수 있다.

보정값 산출부(424)는 동기펄스와 동기데이터의 최대값 시점을 나타내는 클럭값을 이용하여 동기타이밍과 샘플링 타이밍 보정에 이용되는 타이밍 보정값을 산출하는 장치이다. 이러한 보정값 산출부(424)는 먼저, 동기타이밍 시점부터 실질 샘플링 타이밍 각각에 해당하는 시점까지를 나타내는 복수개의 제1 시간정보를 산출할 수 있다. 또한, 보정값 산출부(424)는 동기타이밍 시점부터 동기펄스에 의해 설정된 판단 시점까지를 나타내는 복수개의 제2 시간정보를 산출할 수 있다. 보정값 산출부(424)는 복수개의 제1 시간정보와 복수개의 제2 시간정보의 차를 산출하여 각각의 타이밍 보정값을 생성할 수 있다.

마지막으로, 보정값 산출부(424)는 산출한 복수개의 타이밍 보정값의 평균값을 동기타이밍에 대응되는 제1 클럭값에 가산하여 동기타이밍을 보정할 수 있다. 여기서, 보정된 동기타이밍은 잡음에 의한 동기타이밍의 오차를 보정한 것으로 동기데이터 검출에 이용되는 샘플링 타이밍을 보정하는데 이용된다.

지연부(430)는 분배부(410)를 통해 분배된 동기신호를 다른 하나의 채널을 통해 전달 받아 일정시간 지연시키는 장치이다. 동기신호를 지연시키는 이유는 동기펄스의 통기타이밍에 오차가 발생하면 그 차이만큼 동기 데이터 획득에 에러가 발생하는데, 이를 사전에 방지하기 위해 동기신호를 일정시간 뒤에 수신하여 재판단하기 위함이다. 지연부(430)는 매 클럭마다 동기신호를 복수개의 일정한 비트로 나누어 통과시켜 동기데이터의 전체 구간에 해당하는 시간을 지연시킬 수 있다.

동기데이터 검출부(440)는 동기타이밍을 통해 설정되는 샘플링 타이밍을 이용하여 동기데이터를 검출하는 장치로서, 본 발명의 일실시예에 따른 동기데이터 검출부(440)는 보정부(420)를 통해 보정된 샘플링 타이밍을 이용하여 지연부(430)를 통해 지연된 동기신호로부터 동기데이터를 검출할 수 있다. 여기서, 보정된 샘플링 타이밍은 정합필터의 출력값 중 먼저 수신되는 신호에 적용되어 동기데이터를 검출하는데 이용된다.

동기데이터 판단부(450)는 수신된 동기데이터가 미리 마련된 값과 일치하는지 확인하는 장치로서, 본 발명의 일실시예에 따른 동기데이터 판단부(450)는 동기데이터 검출부(440)를 통해 검출된 동기데이터가 미리 마련된 값과 일치하는지 판단할 수 있다. 여기서, 미리 마련된 값은 송신측과 수신측이 동기를 위해 설정한 값으로서 수신측을 나타내는 값이다.

정보데이터 복원부(460)는 동기데이터 판단부(450)를 통해 동기데이터가 일치하는 것으로 판단되면, 최종적으로 정보데이터를 복원할 수 있다. 이러한 정보데이터 복원부(460)는 송신측과 수신측에서 미리 설정한 구간에서 동기데이터를 기반으로 정보데이터를 획득할 수 있다. 여기서, 정보데이터로 판단되는 신호 또한 정합필터 출력값 중 먼저 수신된 신호이다. 또한, 정보데이터 복원부(460)는 복원한 정보데이터를 본 발명의 일실시예에 따른 유도 비행체에 전달하여 정보데이터에 담긴 정보를 기반으로 동작시킬 수 있다.

도3 은 본 발명의 일실시예에 따른 동기타이밍을 보정 및 동기데이터 검출하는 과정을 나타내는 도면이다.

도3 의(a)는 동기신호에 포함된 동기 펄스, 동기데이터, 정보데이터가 시간의 흐름에 따라 순차적으로 수신되는 것을 보여준다. 이를 통해 먼저 동기펄스를 수신하면, T1과 t2 시간을 합한 이후 시점부터 t3 시간 동안 동기데이터를 판단하고, 동기데이터 판단 이후 t4 시간이 지난 시점부터 정보데이터를 복원하는 것을 알 수 있다.

도3 의(b)는 첫 번째 채널을 통해 전달된 동기신호이며, 펄스로 표현되는 동기 펄스 및 동기데이터를 보여준다. 여기서, 동기데이터 각각의 비트에 대응되는 펄스는 90도 위상차가 나는 두 개의 펄스(550,560)임을 알 수 있다. 90 도 위상차가 나는 두 개의 펄스(550,560)를 수신하는 이유는 동기데이터의 각각의 비트에 대응되는 펄스의 최대값을 이용하여 샘플링 타이밍을 보정하기 위함이다. 또한, 도3의 (b)는 도 3의 (a)와 대응되는 시간흐름임을 알 수 있다.

도3 의 (c)는 두 번째 채널을 통해 전달된 동기신호가 지연부를 통해 일정시간 지연된 것을 보여준다. 또한, 도3의 (c)는 동기타이밍(T)이 보정되면 샘플링 타이밍 또한 보정되는 것을 보여준다. 동기데이터는 보정된 샘플링 타이밍을 통해 검출된다.. 여기서, 보정된 샘플링 타이밍에 의해 판단되는 신호는 위상차가 나는 두 개의 펄스(550, 560) 중 먼저 수신된 신호(550)일 수 있다.

도3 내지 도4 를 참조하면, 본 발명은 먼저 정합필터(300)의 출력값인 동기신호를 두 개의 채널을 통해 전달하고 첫 번째 채널에서 동기펄스의 신호 수신 여부를 판단할 수 있다. 동기펄스의 신호 수신 여부를 판단하는 것은 정합필터의 출력값이 기설정된 임계치(Threshold level)(510)를 초과시 동기펄스를 수신한 것으로 판단할 수 있다.

본 발명의 클럭 카운터부(422)는 기설정된 임계치 시점(510)부터 클럭을 카운트할 수 있다. 본 발명의 비교부(423)는 현재 수신된 정합필터의 출력값을 버퍼에 저장하고 매 클럭마다 이전 버퍼에 저장된 값과 현재 수신된 값을 비교할 수 있다. 비교부(423)는 비교한 결과 값 중 큰 값을 버퍼에 저장하고 이를 순차적으로 수행하여 최종 제1 최대값(520)과 이에 대응되는 동기타이밍(T1)을 버퍼에 저장할 수 있다. 여기서 제1 최대값(520)은 잡음에 의한 오차(530)로 인해 위치가 변경된 것이라 할 수 있다. 따라서, 원래 위치로 되돌릴 수 있도록 동기타이밍(T1)을 보정하는 것이 필요하다. 여기서, 동기타이밍은 클럭값이다.

먼저 동기타이밍 보정에 필요한 동기데이터의 실제 최대값 시점은 본 발명의 일실시예에 따른 제1 시간정보로서, Dt_n#으로 표현할 수 있다. 여기서 동기데이터의 실제 최대값 시점은 앞서 설명한 동기펄스의 최대값 구하는 방식으로 구할 수 있다. 예컨대, 동기데이터의 첫 번째 비트의 실제 최대값 시점은 동기타이밍(T1)에 미리 약속된 t2 시간을 합한 시점부터 앞서 설명한 바와 같이 현재 수신되는 신호와 이전에 수신되어 저장된 신호의 값을 비교하여 큰 값을 순차적으로 저장함으로써 구할 수 있다. 여기서, 비교구간은 펄스 폭(540) 시간으로 정해 질 수 있다..

두 번째 비트의 실제 최대값 시점은 동기타이밍(T1)과 미리 약속된 t2를 합하고, 하나의 펄스폭(540)의 시간을 더한 시점부터 현재 수신되는 신호와 이전에 수신되어 저장된 신호의 값을 비교하여 큰 값을 순차적으로 저장함으로써 구할 수 있다. 또한, 세 번째 비트부터 마지막 비트까지의 실제 최대값 시점은 두 번째 비트의 실제 최대값 시점을 구한 방식으로 정해질 수 있다. 여기서, 구해진 실제 최대값 시점은 각각 제2 최대값 및 실질 샘플링 타이밍으로 정의할 수 있다. 여기서, 실질 샘플링 타이밍은 클럭값이다.

또한, 동기타이밍으로부터 설정되는 샘플링 타이밍은 본 발명의 일실시예에 따른 제2 시간정보로서, Dt_n으로 표현할 수 있다. 본 발명의 일실시예에 따른 동기데이터는 8비트로 구성된 것으로서, 여기서 n값은 1이상 8이하인 정수라 할 수 있다. 예컨대, 동기데이터 첫 번째 비트의 샘플링 타이밍은 동기타이밍(T1)에 미리 약속된 t2 시간을 합한 시점일 수 있다. 동기데이터 두 번째 비트의 샘플링 타이밍은 동기타이밍(T1)과 미리 약속된 t2 시간을 합하고, 하나의 펄스 시간을 더한 시점일 수 있다. 이를 통해 동기데이터 세 번째 비트부터 마지막 비트까지의 샘플링 타이밍이 정해질 수 있다. 여기서, 미리 약속된 것이란 송신측과 수신측이 동기를 위해 설정한 통신 규약이라 할 수 있다. 이러한 동기데이터를 판단하는 샘플링 타이밍은 오차(530)로 인해 위치가 변경된 동기타이밍(T1)에 의해 정해진다.

타이밍 보정값은 먼저 여덟개의 비트로 구성되는 동기데이터의 실제 최대값 시점(Dt_n#)에서 동기타이밍에 의해 설정되는 복수개의 샘플링 타이밍(Dt_n)의 클럭값을 감산하여 구할 수 있다. 이러한 타이밍 보정값은 수학식1 및 수학식2 를 통해 산출할 수 있다.

수학식1 에서 αn은 타이밍 보정값, Dtn#은 동기 데이터의 실제 최대값 시점, Dtn은 샘플링 타이밍이다. n값은 변수로서, 본 발명의 일실시예에 따른 n값은 1이상 8이하인 정수일 수 있다.

수학식2 에서 T는 보정된 동기타이밍, T1은 동기펄스의 최대값 시점에 대응되는 동기타이밍, α1 부터 α8은 수학식1 에서 산출한 동기데이터를 구성하는 여덟개의 비트 각각에 대응되는 타이밍 보정값으로 정의할 수 있다. 이러한 수학식2는 동기타이밍(T1)에 복수개의 타이밍 보정값의 평균값을 더하면 여덟개 비트의 평균 오차만큼 보정되어 오차확률이 1/8로 줄어드는 것을 나타낸다.

동기데이터 검출부(440)는 수학식2를 통해 산출한 동기타이밍(T)을 통해 보정되는 샘플링 타이밍을 이용하여 동기데이터를 검출할 수 있다. 예컨대 동기데이터 검출부(440)는 일정한 클럭 이후 시점에 지연된 동기신호에 보정된 동기타이밍(T)을 적용하고 적용된 동기타이밍 시점에 의해 샘플링 타이밍이 정해지면 샘플링 타이밍을 이용하여 동기데이터를 검출할 수 있다. 여기서, 샘플링 타이밍 시점의 동기데이터의 값은 기설정된 값 이상일 경우 1, 기설정된 값 이하일 경우 0으로 정해질 수 있다. 이러한 동기데이터의 값은 샘플링 과정을 통해 정해지는 것이다. 동기데이터 검출 구간은 보정된 동기타이밍 시점과 t2시간을 더한 시점이 시작시점이고, 시작시점에서 t3 시간을 더한 시점이 마지막 시점 일 수 있다. 여기서, 샘플링 타이밍에 의해 판단되는 신호는 90도 위상차가 나는 두 개의 정합필터 출력값 중 먼저 수신된 신호일 수 있다.

이를 통해 구해진 동기데이터는 미리 마련된 값과 동일한지 여부에 따라 뒤에 수신되는 정보데이터를 검출하는데 이용될 수 있다. 여기서, 동기데이터가 미리 마련된 값과 동일 하지 않다고 판단되면, 다시 동기펄스를 찾는 단계로 넘어가 동작하게 된다.

이러한 과정을 통해 정합필터 출력값인 동기데이터의 각 비트 별 최대값의 시간정보를 획득하여 동기펄스를 통해 산출한 동기타이밍의 오차를 보정할 수 있으며, 동기데이터를 일정시간 지연시켜 동기데이터 에러시 보정된 동기타이밍으로 재 판단하여 동기검출 에러확률을 낮출 수 있다.

도5 는 본 발명의 일실시예에 따른 지연부를 통해 지연된 동기데이터를 판단하는 과정을 설명하기 위한 도면이다.

도5 를 참조하면, 도4의 (a)는 동기신호에 포함된 동기데이터가 FIFO(First Input First Output)를 통과하는 것을 보여준다. 지연부(233)는 전달받은 동기신호에 포함된 동기데이터를 일정 시간만큼 지연시키는 역할을 수행할 수 있다. 본 발명의 일실시예에 따른 지연부(233)는 매 클럭마다 정합필터의 출력값에 해당하는 동기데이터의 전체 구간에 대응되는 시간만큼 FIFO를 이용하여 지연시킬 수 있다. 여기서, FIFO는 반도체 소자인 FPGA(Field Programmable gate array)로 구현될 수 있다.

도5의 (b)는 지연된 동기신호를 나타낸다. 지연된 동기신호에서 동기데이터를 판단하는 샘플링 타이밍은 보정된 동기타이밍에 의해 정해질 수 있다.

도6 은 본 발명의 일실시예에 따른 통신 시스템에서 동기신호 처리 방법을 간략히 나타내는 흐름도이다.

도6 를 참조하면, 통신 시스템에서 동기신호 처리 방법은 먼저 정합필터의 출력값에 대응되는 동기신호를 수신하여 적어도 두 개의 채널로 분배하여 전달할 수 있다.(S501) 복수개의 채널 중 어느 하나의 채널을 통해 동기신호를 전달받아 동기신호에 포함된 동기펄스가 기설정된 임계치 이상인지 여부를 판단할 수 있다.(S503) 여기서, 동기펄스가 기설정된 임계치 이상이 아닌 경우 시작 단계로 돌아가게 된다.

동기펄스가 기설정된 임계치 이상인 경우, 동기펄스의 시간정보를 산출할 수 있다.(S505) 여기서 동기펄스의 시간 정보는 동기펄스의 제1 최대값에 대응되는 동기타이밍으로서 종래의 동기시점을 나타내는 동기타이밍이라 할 수 있다. 본 발명의 일실시예에 따른 동기타이밍은 잡음에 의한 오차가 포함된 값이라 할 수 있다. 따라서, 동기타이밍 보정이 필요하다.

동기펄스의 시간정보를 기반으로 동기데이터를 구성하는 비트 각각에 대한 시간정보를 산출할 수 있다.(S507) 여기서 각각의 비트에 대한 시간정보는 각각의 비트를 나타내는 펄스의 제2 최대값에 대응되는 복수개의 실질 샘플링 타이밍으로서 동기타이밍을 보정하는데 이용될 수 있다. 실질 샘플링 타이밍은 동기데이터를 검출하는 가장 이상적인 시점일 수 있다. 본 발명의 일시시예에 따른 샘플링 타이밍은 보정될 시 실질 샘플링 타이밍에 근사하게 보정될 수 있다.

S505 단계와 S507단계에서 산출한 시간정보를 이용하여 타이밍 보정값을 산출할 수 있다.(S509) 여기서, 타이밍 보정값은 실질 샘플링 타이밍에서 동기타이밍에 의해 정해지는 샘플링 타이밍을 감산함으로써 산출될 수 있다. 이러한 타이밍 보정값은 동기데이터를 구성하는 비트 수와 동일한 수가 산출될 수 있다.

산출한 타이밍 보정값의 평균값을 동기타이밍에 가산함으로써 동기타이밍을 보정할 수 있다.(S511) 앞서 복수개의 채널을 통해 분배된 동기신호는 다른 하나의 채널을 통해 전달 되어 일정시간 지연되어 출력될 수 있다.(S513) 여기서 동기신호를 지연하는 것은 동기신호에 포함된 동기데이터를 지연하는 경우이다.

지연된 동기데이터를 앞서 S511 단계에서 보정된 동기타이밍을 이용하여 판단할 수 있다.(S515) 여기서 판단이란 보정된 동기타이밍에 따라 보정된 샘플링 타이밍을 통해 검출하는 것이다. 샘플링 타이밍에 의해 검출된 동기데이터값은 기설정된 동기신호의 세기 기준으로 0과1로 구분되어 결정된다.

S515 단계를 통해 판단된 동기데이터가 미리 마련된 값과 일치하는지 여부를 판단할 수 있다.(S517) 여기서, 미리 마련된 값이란 송신측과 수신측이 통신규약으로 정한 값으로서, 수신측을 나타내는 일종의 주소값 일 수 있다. 따라서, 일치하는지 여부를 판단하는 것은 송신측이 원하는 목적지인지 여부를 판단하는 것이다. 동기데이터가 미리 마련된 값과 일치하지 않으면, 자신의 신호가 아니라 판단하여 시작단계로 넘어가게 된다.

동기데이터가 미리 마련된 값과 일치하는 경우, 자신의 신호로 판단하여 뒤에 수신되는 정보데이터를 복원할 수 있다.(S519) 이렇게 복원된 정보데이터는 본 발명의 일실시예에 따른 동기신호 처리 장치를 구비한 유도 비행체에 전달되어 동작을 제어할 수 있다.

본 발명에 따른 방법은 컴퓨터로 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다. 기록매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 플로피 디스크, 광데이터 저장장치 등이 있으며, 또한 캐리어 웨이브(예를 들어 인터넷을 통한 전송)의 형태로 구현되는 것도 포함한다. 또한 컴퓨터가 읽을 수 있는 기록매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어 분산방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수 있다.

본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다.

따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.

10: 신호 수신 장치
100: 수신부
200: A/D변환부
300: 정합필터
400: 동기신호 처리 장치
410: 분배부
420: 보정부
421: 동기펄스 판단부
422: 클럭 카운터부
423: 비교부
424: 보정값 산출부
430: 지연부
440: 동기데이터 검출부
450: 동기데이터 판단부
460: 정보데이터 복원부

Claims (5)

1. 동기신호를 적어도 두 개의 채널로 분배하여 전달하는 단계;
   상기 채널 중 어느 하나의 채널을 통해 상기 동기신호를 전달받아 상기 동기신호에 포함된 동기펄스가 기설정된 임계치 이상인 경우, 상기 동기신호로부터 동기데이터를 검출하기 위해 상기 동기펄스를 기반으로 동기타이밍을 산출하고, 산출된 동기타이밍에 의해 설정되는 상기 동기데이터를 판단하는 시점인 복수개의 샘플링 타이밍을 보정하는 단계;
   상기 채널 중 다른 하나의 채널을 통해 일정시간 지연된 동기신호에 상기 보정된 복수개의 샘플링 타이밍을 적용하여 상기 지연된 동기신호로부터 동기데이터를 검출하는 단계; 및
   상기 동기데이터에 해당하는 목적지로 판단되면, 상기 동기데이터를 기반으로 상기 동기신호로부터 정보데이터를 복원하는 단계; 를 포함하고,
   상기 검출하는 단계는
   상기 채널 중 다른 하나의 채널을 통해 상기 동기신호를 전달받아 상기 동기신호를 일정시간 지연시키는 단계; 및
   상기 지연된 동기신호에 상기 보정된 복수개의 샘플링 타이밍을 적용하여 상기 지연된 동기신호로부터 동기데이터를 검출하는 단계; 를 포함하는 것을 특징으로 하는 통신 시스템에서 동기신호 처리 방법.
2. 삭제
3. 제1 항에 있어서, 상기 복원하는 단계는
   상기 동기신호의 목적지인지 확인하기 위해 상기 동기데이터가 미리 마련된 값과 일치하는지 판단하는 단계; 및
   상기 동기데이터가 미리 마련된 값과 일치하는 경우, 상기 동기데이터를 기반으로 상기 동기신호로부터 정보데이터를 복원하는 단계
   를 포함하는 것을 특징으로 하는 통신 시스템에서 동기신호 처리 방법.
4. 제1 항에 있어서, 상기 보정하는 단계는
   상기 채널 중 어느 하나의 채널을 통해 상기 동기신호를 전달받아 상기 동기신호에 포함된 동기펄스가 기설정된 임계치 이상인지 판단하는 단계;
   상기 동기펄스가 상기 임계치 이상으로 판단되면 상기 임계치 시점부터 일정 시간 간격마다 클럭을 카운트하는 단계;
   상기 동기신호로부터 동기데이터를 검출하기 위해 상기 동기펄스를 수신하고 수신되는 동기펄스를 상기 클럭 마다 비교하여 상기 동기타이밍을 산출하고, 상기 동기데이터의 비트 각각에 대응되는 펄스를 수신하고 수신되는 펄스를 상기 클럭 마다 비교하여 복수개의 실질 샘플링 타이밍을 산출하는 단계; 및
   산출된 상기 동기타이밍과 상기 복수개의 실질 샘플링 타이밍을 이용하여 타이밍 보정값을 산출하고 산출된 타이밍 보정값을 상기 동기타이밍에 가산하여 상기 복수개의 샘플링 타이밍을 보정하는 단계
   를 포함하는 것을 특징으로 하는 통신 시스템에서 동기신호 처리 방법.
5. 제4 항에 있어서, 상기 실질 샘플링 타이밍을 산출하는 단계는
   상기 동기펄스가 상기 임계치 이상으로 판단되면 상기 임계치 시점부터 일정 시간 간격마다 카운트 되는 클럭(clock)마다 상기 동기펄스의 값을 저장하고, 현재 수신한 동기펄스의 값과 기저장된 동기펄스의 값을 매 클럭마다 비교하고 큰 값을 저장하여 생성된 제1 최대값 및 상기 제1 최대값 시점에 대응되는 동기타이밍을 저장하고,
   상기 동기타이밍으로 인해 설정된 상기 동기데이터를 판단하는 샘플링 타이밍까지 구간에서 상기 동기데이터를 구성하는 복수개의 비트 각각에 대응되는 펄스값을 상기 클럭 마다 저장하고, 현재 펄스값과 기저장된 펄스값을 매 클럭마다 비교하여 큰 값을 저장하여 복수개의 제2 최대값을 구하고, 상기 제2 최대값 각각의 시점에 대응되는 복수개의 실질 샘플링 타이밍을 저장하는 것
   를 포함하는 것을 특징으로 하는 통신 시스템에서 동기신호 처리 방법.
   
   

Images