KR101483018B1

KR101483018B1 - 고속 인터페이스 시스템에서의 장치 및 고속 인터페이스 시스템

Info

Publication number: KR101483018B1
Application number: KR20130141696A
Authority: KR
Inventors: 김욱
Original assignee: 스마트파이 주식회사
Priority date: 2013-11-20
Filing date: 2013-11-20
Publication date: 2015-01-19
Anticipated expiration: 2033-11-20
Also published as: US20150149678A1

Abstract

본 명세서는 고속 인터페이스 시스템에서의 장치 및 고속 인터페이스 시스템에 관한 것으로서, 보다 구체적으로는 고속 인터페이스를 위한 회로 내의 터미네이션 저항이 싱크 회로부의 터미네이션 저항을 추종하도록 조절하여 효율적인 이퀄라이징 및 고속 인터페이스가 이루어지게 되고, CBUS를 equalizer IC에 내장하지 않음으로써 고속 인터페이스 시스템의 구성이 간단해지며, 고속 인터페이스 시스템의 성능 및 효율이 개선되는 효과가 있는 고속 인터페이스 시스템에서의 장치(등화기 모듈 및 수신 장치) 및 고속 인터페이스 시스템에 관한 것이다.

Description

고속 인터페이스 시스템에서의 장치 및 고속 인터페이스 시스템{APPARATUS OF HIGH SPEED INTERFACE SYSTEM AND HIGH SPEED INTERFACE SYSTEM}

본 명세서는 고속 인터페이스 시스템에서의 장치 및 고속 인터페이스 시스템에 관한 것으로서, 보다 구체적으로는 고속 인터페이스를 위한 회로 내의 터미네이션 저항이 싱크 회로부의 터미네이션 저항을 추종하도록 조절하여 효율적인 고속 인터페이스가 이루어질 수 있는 고속 인터페이스 시스템에서의 장치(등화기 모듈 및 수신 장치) 및 고속 인터페이스 시스템에 관한 것이다.

고속 데이터 인터페이스 시스템에서 기기 간의 연결은 통상적으로 shielded 케이블을 통해 이루어진다. 케이블은 다양한 원인으로 인해 신호의 감쇄를 가져올 수 있는데 케이블이 길어질수록 신호 감쇄의 정도는 더욱 커진다. 따라서, 케이블을 길게 하고자 할 때에는 신호의 감쇄가 과도하게 커지지 않도록 하기 위해 케이블에 사용하는 copper line의 두께를 키우는 방법을 취하고는 한다. 하지만, 케이블이 두꺼워지면 사용자가 다루기에 매우 어려워지게 되어 될 수 있으면 케이블을 얇게 하고자 하는 것이 일반적인 경향이다. 얇은 케이블을 사용하게 되면 신호의 감쇄는 피할 수 없기 때문에 통상적으로 이를 보상하기 위해 고속 데이터 인터페이스 시스템의 송신단과 수신단에 신호의 감쇄를 보상할 수 있는 수단을 넣는다.

도 1은 이러한 종래의 고속 인터페이스 시스템의 구성을 나타낸 회로 구성도이다.

도 1에 도시된 바와 같이, MHL(mobile high definition link)의 경우, source 쪽에 open-drain differential pair 형태의 data driver가 있고, 케이블을 통해 연결된 sink 쪽에 termination 저항이 위치한다. 이러한 differential data 외에도 MHL에는 양방향 제어를 위한 CBUS와 전력 전송을 위한 VBUS 및 GND line을 포함하여 모두 6개의 line이 source와 sink 사이에 존재한다. 이중에서 CBUS는 저속의 제어 신호만을 주고 받도록 되어 있어 single-ended line으로 구현되며 케이블이 길더라도 통상적으로는 equalization이 필요 없다. Source와 sink가 케이블을 통해 연결되면 CBUS를 통해 hot plug detection (HPD) 동작을 실행한다. HPD 동작을 실행하는 동안 sink 쪽의 data bus termination 저항인 Rterm_sink의 값은 변할 수 있다. Rterm_sink는 source와 sink의 연결 상태와 각각의 내부 동작 상태에 따라 open-circuit 상태일 수도 있고 유한한 크기의 저항 값을 가질 수도 있다.

만일 케이블의 길이가 길어서 케이블의 loss가 크면 신호의 감쇄가 과도하여 이를 보상할 수 있는 수단이 필요한데, equalizer 회로가 이러한 기능을 하게 된다. 케이블의 loss는 connector 양단에서 측정한 값에 의해 그 사양이 정의되는데, 케이블이 길 경우에는 equalizer 회로를 sink 내부에 두게 되면 케이블의 connector 양단에서 측정한 loss를 줄이는 효과는 없게 된다. 결국 케이블의 loss에 대한 사양을 만족시키기 위해서, 케이블이 길 경우 equalizer 회로를 connector 내부 또는 케이블의 중간에 두게 된다.

Equalizer IC의 입력단에는 differential data bus를 위한 termination 저항 Rterm_EQ가 있어야 하는데, 이는 CBUS에 의한 HPD 동작에 의해 equalizer IC가 없을 경우 sink 내부에 있는 termination 저항인 Rterm_sink와 동일하게 조절되어야 한다. 도 1과 같이 equalizer IC 내부에 CBUS logic을 내장한 경우에는 equalizer IC 자체의 CBUS logic이 Rterm_EQ의 값을 조절할 수 있다. 이 경우 sink의 termination 저항인 Rterm_sink도 sink 자체의 CBUS logic에 의해서 조절된다.

그러나, CBUS logic을 equalizer IC에 내장하게 되면 전체 시스템의 구성이 복잡해지고, 시스템을 구성하는 비용이 증가하게 되는 문제가 발생된다. 또한, CBUS는 데이터 전송 속도가 매우 낮아 전체 시스템의 성능 및 효율이 저하되는 문제가 발생되며, CBUS는 equalization이 필수적이지 않으므로, CBUS logic을 equalizer IC에 내장할 필요성이 떨어진다.

따라서, 본 명세서는 CBUS logic을 equalizer IC에 내장할 필요 없이 시스템을 구성하되, equalizer IC의 termination 저항이 싱크 회로부의 termination 저항을 추종하도록 조절할 수 있는 고속 인터페이스 시스템에서의 장치(등화기 모듈 및 수신 장치) 및 고속 인터페이스 시스템을 제공하고자 한다.

상술한 과제를 실현하기 위한 본 명세서에 개시된 고속 인터페이스 시스템에서의 등화기 모듈은, 신호를 전송하는 전송 케이블에 연결되는 제 1 터미네이션 저항을 구비하고, 상기 신호를 수신하는 입력단, 상기 수신된 신호에 대하여 이퀄라이징을 수행하는 등화기 및 상기 등화기로부터 상기 이퀄라이징된 신호를 수신하여 상기 이퀄라이징된 신호를 버퍼링하는 싱크 회로부에 연결되어, 상기 싱크 회로부에 구비된 제 2 터미네이션 저항의 저항값인 기준 저항값을 검출하고, 상기 검출된 기준 저항값을 근거로 상기 제 1 터미네이션 저항의 저항값을 조절하는 저항 조절부를 포함한다.

일 실시 예에서, 상기 제 1 터미네이션 저항의 저항값은, 상기 기준 저항값을 추종하도록 조절될 수 있다.

일 실시 예에서, 상기 고속 인터페이스 시스템은, Differential data bus 형태로 이루어질 수 있다.

일 실시 예에서, 상기 입력단은, 전송 대상 데이터를 입력받아 상기 신호를 생성하는 소스 회로부로부터, 상기 전송 케이블을 통해 상기 신호를 수신할 수 있다.

일 실시 예에서, 상기 소스 회로부는, 상기 입력된 전송 대상 데이터가 증폭되는 제 1 차동 증폭기를 포함할 수 있다.

일 실시 예에서, 상기 제 1 차동 증폭기는, Differential pair 형태로 이루어진 한 쌍의 제 1 스위칭 소자 및 상기 제 1 스위칭 소자를 구동하는 제 1 바이어스 전류원을 포함할 수 있다.

일 실시 예에서, 상기 입력단은, 상기 등화기의 구동을 위한 전원을 외부로부터 공급받는 제 1 전원부를 더 포함할 수 있다.

일 실시 예에서, 상기 제 1 전원부는, 상기 제 1 터미네이션 저항의 일단과 연결되고, 상기 제 1 터미네이션 저항의 타단은, 상기 전송 케이블 및 상기 등화기의 입력단자와 연결될 수 있다.

일 실시 예에서, 상기 제 1 터미네이션 저항 및 상기 제 2 터미네이션 저항은, Differential pair 형태로 이루어진 한 쌍의 저항일 수 있다.

일 실시 예에서, 상기 등화기는, 상기 이퀄라이징된 신호가 증폭되는 제 2 차동 증폭기를 구비하되, 상기 제 2 차동 증폭기는, 상기 싱크 회로부에 구비된 제 2 전원부로부터 전원을 공급받아 구동될 수 있다.

일 실시 예에서, 상기 제 2 차동 증폭기는, Differential pair 형태로 이루어진 한 쌍의 제 2 스위칭 소자 및 상기 제 2 스위칭 소자를 구동하는 제 2 바이어스 전류원을 포함하되, 상기 제 2 스위칭 소자는, 상기 신호가 입력되는 제 1 단, 상기 제 2 바이어스 전류원이 연결되는 제 2 단 및 상기 신호가 증폭되어 출력되는 제 3 단을 구비할 수 있다.

일 실시 예에서, 상기 제 1 단은, 상기 등화기의 출력단자와 연결되고, 상기 제 2 단은, 상기 제 2 바이어스 전류원과 연결되고, 상기 제 3 단은, 상기 저항 조절부 및 상기 제 2 터미네이션 저항의 일단과 연결될 수 있다.

일 실시 예에서, 상기 저항 조절부는, 상기 싱크 회로부의 전압 또는 전류 중 어느 하나를 검출하는 한 쌍의 검출 저항을 포함할 수 있다.

일 실시 예에서, 상기 저항 조절부는, 상기 검출 저항 및 상기 제 2 터미네이션 저항 간의 전압 분배 또는 전류 계산 중 어느 하나의 방식으로 상기 싱크 회로부의 전압 또는 전류 중 어느 하나를 검출하되, 상기 검출된 전압 또는 전류 중 어느 하나를 근거로, 상기 제 2 터미네이션 저항의 저항값을 검출할 수 있다.

일 실시 예에서, 상기 저항 조절부는, 상기 검출 저항의 일단 및 상기 제 2 터미네이션 저항의 일단과 연결될 수 있다.

일 실시 예에서, 상기 고속 인터페이스 시스템은, 상기 싱크 회로부에 대한 HPD(hot plug detection) 정보가 전송되는 CBUS(Command bus)를 더 포함할 수 있다.

일 실시 예에서, 상기 싱크 회로부는, 상기 HPD 기능을 수행하는 CBUS 논리회로를 포함할 수 있다.

일 실시 예에서, 상기 CBUS 논리회로는, 상기 제 2 터미네이션 저항의 저항값을 조절할 수 있다.

또한, 상술한 과제를 실현하기 위한 본 명세서에 개시된 고속 인터페이스 시스템에서의 수신 장치는, 신호를 전송하는 전송 케이블에 연결되는 제 1 터미네이션 저항을 구비하고, 상기 신호를 수신하는 입력단, 상기 수신된 신호에 대하여 이퀄라이징을 수행하는 등화기, 제 2 터미네이션 저항을 구비하고, 상기 등화기로부터 상기 이퀄라이징된 신호를 수신하여 상기 이퀄라이징된 신호를 버퍼링하는 싱크 회로부 및 상기 제 2 터미네이션 저항의 저항값인 기준 저항값을 검출하고, 상기 검출된 기준 저항값을 근거로 상기 제 1 터미네이션 저항의 저항값을 조절하는 저항 조절부를 포함한다.

일 실시 예에서, 상기 싱크 회로부는, 상기 이퀄라이징된 신호가 증폭되는 제 2 차동 증폭기 및 상기 제 2 차동 증폭기의 구동을 위한 전원을 외부로부터 공급받는 제 2 전원부를 구비할 수 있다.

일 실시 예에서, 상기 제 1 단은, 상기 등화기의 출력단자와 연결되고, 상기 제 2 단은, 상기 제 2 바이어스 전류원과 연결되고, 상기 제 3 단은, 상기 저항 조절부 및 상기 제 2 터미네이션 저항의 일단과 연결되고, 상기 제 2 전원부는, 상기 제 2 터미네이션 저항의 타단과 연결될 수 있다.

또한, 상술한 과제를 실현하기 위한 본 명세서에 개시된 고속 인터페이스 시스템은, 전송 대상 신호를 전송하는 전송 장치 및 상기 신호를 수신하는 수신 장치를 포함하되, 상기 전송 장치는, 전송 대상 데이터를 입력받아 상기 신호를 생성하는 소스 회로부 및 상기 소스 회로부로부터 상기 수신 장치로 상기 신호를 전송하는 전송부를 포함하고, 상기 수신 장치는, 상기 전송부에 연결되는 제 1 터미네이션 저항을 구비하고, 상기 신호를 수신하는 입력부, 상기 수신된 신호에 대하여 이퀄라이징을 수행하는 등화기, 제 2 터미네이션 저항을 구비하고, 상기 등화기로부터 상기 이퀄라이징된 신호를 수신하여 상기 이퀄라이징된 신호를 버퍼링하는 싱크 회로부 및 상기 제 2 터미네이션 저항의 저항값인 기준 저항값을 검출하고, 상기 검출된 기준 저항값을 근거로 상기 제 1 터미네이션 저항의 저항값을 조절하는 저항 조절부를 포함한다.

일 실시 예에서, 상기 고속 인터페이스 시스템은, Differential data bus 형태로 이루어지고, 상기 제 1 터미네이션 저항 및 상기 제 2 터미네이션 저항은, Differential pair 형태로 이루어진 한 쌍의 저항일 수 있다.

일 실시 예에서, 상기 입력부는, 상기 등화기의 구동을 위한 전원을 외부로부터 공급받는 제 1 전원부를 더 포함할 수 있다.

또한, 상술한 과제를 실현하기 위한 본 명세서에 개시된 고속 인터페이스 시스템은, 전송 대상 데이터를 입력받아 신호를 생성하는 전송 장치, 상기 전송 장치로부터 수신 장치로 상기 신호를 전송하는 전송부 및 상기 신호를 수신하는 상기 수신 장치를 포함하되, 상기 수신 장치는, 상기 전송부에 연결되는 제 1 터미네이션 저항을 구비하고, 상기 신호를 수신하는 입력부, 상기 수신된 신호에 대하여 이퀄라이징을 수행하는 등화기, 제 2 터미네이션 저항을 구비하고, 상기 등화기로부터 상기 이퀄라이징된 신호를 수신하여 상기 이퀄라이징된 신호를 버퍼링하는 싱크 회로부 및 상기 제 2 터미네이션 저항의 저항값인 기준 저항값을 검출하고, 상기 검출된 기준 저항값을 근거로 상기 제 1 터미네이션 저항의 저항값을 조절하는 저항 조절부를 포함한다.

일 실시 예에서, 상기 전송 장치는, 상기 입력된 전송 대상 데이터가 증폭되는 제 1 차동 증폭기를 포함할 수 있다.

일 실시 예에서, 상기 제 1 전원부는, 상기 제 1 터미네이션 저항의 일단과 연결되고, 상기 제 1 터미네이션 저항의 타단은, 상기 전송부 및 상기 등화기의 입력단자와 연결될 수 있다.

본 명세서에 개시된 고속 인터페이스 시스템에서의 장치 및 시스템은, 고속 인터페이스를 위한 회로 내의 터미네이션 저항이 싱크 회로부의 터미네이션 저항을 추종하도록 조절함으로써, 효율적인 이퀄라이징 및 고속 인터페이스가 이루어지게 되는 효과가 있다.

본 명세서에 개시된 고속 인터페이스 시스템에서의 장치 및 시스템은, CBUS를 equalizer IC에 내장하지 않음으로써, 고속 인터페이스 시스템의 구성이 간단해지는 효과가 있다.

본 명세서에 개시된 고속 인터페이스 시스템에서의 장치 및 시스템은, CBUS를 equalizer IC에 내장하지 않고 터미네이션 저항을 조절함으로써, 고속 인터페이스 시스템의 성능 및 효율이 개선되는 효과가 있다.

본 명세서에 개시된 고속 인터페이스 시스템에서의 장치 및 시스템은, 고속 인터페이스 시스템의 구성이 간단해지면서 효율적인 이퀄라이징이 이루어짐으로써, 데이터 전송 케이블을 얇게 유지할 수 있는 효과가 있다.

본 명세서에 개시된 고속 인터페이스 시스템에서의 장치 및 시스템은, 데이터 전송 케이블을 얇게 유지함으로써, 신호의 손실 및 감쇄를 억제할 수 있는 효과가 있다.

도 1은 이러한 종래의 고속 인터페이스 시스템의 구성을 나타낸 회로 구성도.
도 2는 본 명세서에 개시된 고속 인터페이스 시스템에서의 등화기 모듈의 구성도.
도 3은 본 명세서에 개시된 고속 인터페이스 시스템에서의 등화기 모듈의 구체적인 실시 예에 따른 회로 구성도 1.
도 4는 본 명세서에 개시된 고속 인터페이스 시스템에서의 등화기 모듈의 추가적인 실시 예에 따른 회로 구성도 2.
도 5는 본 명세서에 개시된 고속 인터페이스 시스템에서의 수신 장치의 구성도.
도 6은 본 명세서에 개시된 고속 인터페이스 시스템에서의 수신 장치의 구체적인 실시 예에 따른 회로 구성도 1.
도 7은 본 명세서에 개시된 고속 인터페이스 시스템에서의 수신 장치의 추가적인 실시 예에 따른 회로 구성도 2.
도 8은 본 명세서에 개시된 고속 인터페이스 시스템의 구성도.
도 9는 본 명세서에 개시된 고속 인터페이스 시스템의 구체적인 실시 예에 따른 회로 구성도.

본 명세서에 개시된 기술은 고속 인터페이스 시스템에서의 장치 및 고속 인터페이스 시스템에 적용될 수 있다. 그러나 본 명세서에 개시된 기술은 이에 한정되지 않고, 상기 기술의 기술적 사상이 적용될 수 있는 모든 인터페이스 장치, 시스템, 예를 들어 데이터 전송 케이블, MHL(Mobile High Definition link), DP Port(Display Port), DVI(Digital Visual Interface) 및 HDMI(High Definition Multimedia Interface) 등에도 적용될 수 있다.

본 명세서에서 사용되는 기술적 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 명세서에 개시된 기술의 사상을 한정하려는 의도가 아님을 유의해야 한다. 또한, 본 명세서에서 사용되는 기술적 용어는 본 명세서에서 특별히 다른 의미로 정의되지 않는 한, 본 명세서에 개시된 기술이 속하는 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 의미로 해석되어야 하며, 과도하게 포괄적인 의미로 해석되거나, 과도하게 축소된 의미로 해석되지 않아야 한다. 또한, 본 명세서에서 사용되는 기술적인 용어가 본 명세서에 개시된 기술의 사상을 정확하게 표현하지 못하는 잘못된 기술적 용어일 때에는, 당업자가 올바르게 이해할 수 있는 기술적 용어로 대체되어 이해되어야 할 것이다. 또한, 본 명세서에서 사용되는 일반적인 용어는 사전에 정의되어 있는 바에 따라, 또는 전후 문맥상에 따라 해석되어야 하며, 과도하게 축소된 의미로 해석되지 않아야 한다.

또한, 본 명세서에서 사용되는 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "구성된다" 또는 "포함한다" 등의 용어는 명세서 상에 기재된 여러 구성 요소들, 또는 여러 단계들을 반드시 모두 포함하는 것으로 해석되지 않아야 하며, 그 중 일부 구성 요소들 또는 일부 단계들은 포함되지 않을 수도 있고, 또는 추가적인 구성 요소 또는 단계들을 더 포함할 수 있는 것으로 해석되어야 한다.

이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시 예들을 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성 요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.

또한, 본 명세서에 개시된 기술을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 명세서에 개시된 기술의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 기술의 사상을 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 그 기술의 사상이 제한되는 것으로 해석되어서는 아니 됨을 유의해야 한다.

<등화기 모듈>

본 명세서에 개시된 <등화기 모듈>은 하술된 실시 예들이 포함하고 있는 구성 또는 단계의 일부 또는 조합으로 구현되거나 실시 예들의 조합으로 구현될 수 있으며, 사용되는 기술적 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 명세서에 개시된 기술의 사상을 한정하지 않는다.

이하에서는 도 2 내지 도 4를 참조하여 본 명세서에 개시된 고속 인터페이스 시스템에서의 등화기 모듈의 실시 예를 설명한다.

도 2는 본 명세서에 개시된 고속 인터페이스 시스템에서의 등화기 모듈의 구성도이다.

도 3은 본 명세서에 개시된 고속 인터페이스 시스템에서의 등화기 모듈의 구체적인 실시 예에 따른 회로 구성도 1이다.

도 4는 본 명세서에 개시된 고속 인터페이스 시스템에서의 등화기 모듈의 추가적인 실시 예에 따른 회로 구성도 2이다.

먼저, 도 2를 참조하여 본 명세서에 개시된 고속 인터페이스 시스템에서의 등화기 모듈(이하, 등화기 모듈이라 칭한다)의 구성을 설명한다.

도 2에 도시된 바와 같이, 상기 등화기 모듈(50)은, 신호를 전송하는 전송 케이블에 연결되는 제 1 터미네이션 저항(11)을 구비하고, 상기 신호를 수신하는 입력단(10), 상기 수신된 신호에 대하여 이퀄라이징을 수행하는 등화기(20) 및 상기 등화기(20)로부터 상기 이퀄라이징된 신호를 수신하여 상기 이퀄라이징된 신호를 버퍼링하는 싱크 회로부(30)에 연결되어, 상기 싱크 회로부(30)에 구비된 제 2 터미네이션 저항(31)의 저항값인 기준 저항값을 검출하고, 상기 검출된 기준 저항값을 근거로 상기 제 1 터미네이션 저항(11)의 저항값을 조절하는 저항 조절부(40)를 포함한다.

상기 등화기 모듈(50)은, 복수의 회로 소자가 하나의 기판 위 또는 기판 내에 일체화되어 특정한 기능을 수행하는 집적 회로(Integrated Circuit)의 형태일 수 있다.

상기 복수의 회로 소자는, 저항, 커패시터, 인덕터, 다이오드, 트랜지스터 및 반도체 소자 등 전자 회로를 구성하는 모든 회로 소자를 의미한다.

본 명세서에 개시된 상기 등화기 모듈(50)은, 상기 집적 회로와 같은 형태로서, 수신된 신호에 대하여 이퀄라이징을 수행하는 등화기 IC를 의미한다.

상기 이퀄라이징은, 수신되는 신호의 주파수를 조절하는 것을 의미하며, 예를 들면 회로 또는 케이블 상에서 전송되는 신호의 감쇄를 보상해주어 본래 신호의 형태로 되돌리는 것을 의미할 수 있으며, 이퀄라이저가 이러한 역할을 하게 된다.

본 명세서에 개시된 상기 등화기(20)는, 이러한 이퀄라이징을 수행하는 이퀄라이저를 의미한다.

상기 등화기 모듈(50)은, 어느 하나의 고속 인터페이스 장치 또는 시스템에 포함되는 IC로서, 상기 고속 인터페이스 장치 또는 시스템에서 상기 이퀄라이징을 수행할 수 있다.

예를 들면, 이종 또는 동종의 기기 간에 신호 송수신이 가능해지도록 해주는 젠더(Gender), 커넥터(Connector) 및 케이블 포트(Cable Port) 등에 포함되어, 수신되는 신호에 대해 상기 이퀄라이징을 수행할 수 있다.

또는, 기기 내의 신호 수신부 또는 중앙 처리부에 포함되어, 기기 내로 수신되는 신호에 대해 상기 이퀄라이징을 수행할 수도 있다.

상기 등화기 모듈(50)에서 상기 제 1 터미네이션 저항(11) 및 상기 제 2 터미네이션 저항(31)은, 상기 신호의 반사파를 억제해주는 터미네이션 저항(Termination Resistor)을 의미한다.

상기 등화기 모듈(50)에서 상기 제 1 터미네이션 저항(11) 및 상기 제 2 터미네이션 저항(31)은, 저항값의 조절이 가능한 가변 저항일 수 있다.

상기 등화기 모듈(50)에서 상기 제 1 터미네이션 저항(11)의 저항값은, 상기 기준 저항값을 추종하도록 조절될 수 있다.

예를 들면, 상기 기준 저항값이 100[Ω]인 경우, 상기 제 1 터미네이션 저항(11)의 저항값이 100[Ω]이 되도록 조절될 수 있다.

상기 제 1 터미네이션 저항(11)의 저항값이 상기 기준 저항값에 추종하도록 조절되면 상기 신호가 송수신되는 선로의 양 끝단의 임피던스가 같아지게 됨으로써, 상기 신호의 감쇄 및 반사가 줄어들게 된다.

즉, 상기 제 1 터미네이션 저항(11)의 저항값이 상기 기준 저항값에 추종하도록 조절하는 것은, 선로의 양 단의 임피던스가 같아지는 임피던스 매칭을 의미한다.

즉, 상기 등화기 모듈(50)은, 상기 제 1 터미네이션 저항(11)과 상기 제 2 터미네이션 저항(31) 간의 상기 임피던스 매칭을 수행한다.

상기 고속 인터페이스 시스템은, Diffrential data bus 형태로 이루어질 수 있다.

상기 Differential data bus는, 전송되는 신호를 반전된 신호와 비반전 신호의 형태로 둘 이상의 선로에 같이 전송하는 데이터 전송 방식을 의미한다.

즉, 상기 고속 인터페이스 시스템은, 반전된 신호와 비반전 신호를 같이 전송한다.

상기 Differential data bus로 수신된 상기 반전된 신호와 상기 비반전 신호 간의 차동분을 구하면, 전송중에 포함된 노이즈 및 Offset이 제거된 신호를 구할 수 있게 된다.

상기 고속 인터페이스 시스템이 상기 Differential data bus 형태로 이루어짐으로써, 상기 신호가 노이즈 및 Offset이 제거된 형태로 수신될 수 있다.

상기 전송 케이블은, 도전성을 지닌 재료, 예를 들면 구리(Cu)와 같은 재료로 이루어져, 데이터 및 신호의 전송이 가능한 선로를 의미한다.

상기 전송 케이블은, 상기 Differential data bus 형태로 이루어져, 상기 반전 신호를 전송하는 선로 및 상기 비반전 신호를 선로로 이루어질 수 있다.

즉, 상기 전송 케이블은, 적어도 둘 이상의 선로로 이루어질 수 있다.

상기 전송 케이블은, 복수의 선로가 포함된 하나의 케이블 형태로 이루어질 수 있고, 또는 선로 각각에 대한 복수의 케이블 형태로 이루어질 수도 있다.

상기 전송 케이블은 또한, 상기 등화기 모듈(50)에 전원을 공급하는 VBUS 및 GND 선로를 더 포함할 수도 있다.

상기 VBUS 및 GND 선로가 더 포함된 경우, 상기 전송 케이블은 적어도 넷 이상의 선로로 이루어질 수 있다.

상기 싱크 회로부(30)는, 상기 등화기 모듈(50)로부터 수신된 상기 신호가 출력되는 회로부를 의미한다.

상기 신호의 출력은, 타 기기로의 신호 전달 또는 일련의 기기에 상기 신호에 대한 출력이 표시되는 형태로 이루어질 수 있다.

이하, 도 3을 참조하여 본 명세서에 개시된 고속 인터페이스 시스템에서의 등화기 모듈의 구체적인 실시 예에 따른 구성을 설명한다.

도 3에 도시된 바와 같이, 상기 등화기 모듈(50)은, 신호를 전송하는 상기 전송 케이블(1)에 연결되는 상기 제 1 터미네이션 저항(11)을 구비하고, 상기 신호를 수신하는 상기 입력단(10), 상기 수신된 신호에 대하여 이퀄라이징을 수행하는 상기 등화기(20) 및 상기 등화기(20)로부터 상기 이퀄라이징된 신호를 수신하여 상기 이퀄라이징된 신호를 버퍼링하는 상기 싱크 회로부(30)에 연결되어, 상기 싱크 회로부(30)에 구비된 상기 제 2 터미네이션 저항(31)의 저항값인 상기 기준 저항값을 검출하고, 상기 검출된 기준 저항값을 근거로 상기 제 1 터미네이션 저항(11)의 저항값을 조절하는 상기 저항 조절부(40)를 포함하되, 상기 입력단(10)은, 전송 대상 데이터를 입력받아 상기 신호를 생성하는 소스 회로부(2)로부터, 상기 전송 케이블(1)을 통해 상기 신호를 수신할 수 있다.

상기 소스 회로부(2)는, 연결된 타 기기로부터 상기 전송 대상 데이터를 입력받아 상기 신호를 생성하여, 상기 전송 케이블(1)을 통해 상기 등화기 모듈(50)로 전송할 수 있다.

상기 연결된 타 기기의 예를 들면, 모바일 단말기, 카메라, 프린터, 스캐너, 태블릿 PC, 노트북, TV, 모니터 및 스크린 등과 같이 이종 또는 동종의 기기와 연결되어 사용될 수 있는 전자 기기일 수 있다.

상기 소스 회로부(2)는, 상기 입력된 전송 대상 데이터가 증폭되는 제 1 차동 증폭기(3)를 포함할 수 있다.

상기 제 1 차동 증폭기(3)를 통해 상기 입력된 전송 대상 데이터가 증폭되어, 상기 등화기 모듈(50)의 상기 입력단(10)으로 상기 신호가 전송될 수 있다.

상기 제 1 차동 증폭기(3)는, Differential pair 형태로 이루어진 한 쌍의 제 1 스위칭 소자(4) 및 상기 제 1 스위칭 소자(4)를 구동하는 제 1 바이어스 전류원(5)을 포함할 수 있다.

상기 제 1 스위칭 소자(4)는, 입력된 신호를 증폭시키는 반도체 소자로서, 트랜지스터일 수 있다.

상기 제 1 스위칭 소자(4)는, BJT(Bipolar Junction Transistor) 또는 FET(Field Effect Transistor) 중 어느 하나일 수 있다.

상기 제 1 바이어스 전류원(5)은, 독립 전류원으로서, 상기 제 1 스위칭 소자(4)가 구동될 수 있도록 상기 제 1 스위칭 소자(5)의 이미터 또는 소스 전류를 공급할 수 있다.

상기 입력단(10)은, 상기 등화기(20)의 구동을 위한 전원을 외부로부터 공급받는 제 1 전원부(12)를 더 포함할 수 있다.

즉, 상기 제 1 전원부(12)는, 상기 등화기(20)의 바이어스 전원을 외부로부터 공급받아 상기 등화기(20)에 공급함으로써, 상기 등화기(20)가 구동될 수 있도록 한다.

상기 제 1 전원부(12)는 또한, 상기 등화기(20)의 바이어스 전원을 상기 VBUS로부터 공급받을 수도 있다.

상기 제 1 전원부(12)는, 상기 제 1 터미네이션 저항(11)의 일단과 연결되고, 상기 제 1 터미네이션 저항(11)의 타단은, 상기 전송 케이블(1) 및 상기 등화기(20)의 입력단자와 연결될 수 있다.

상기 제 1 터미네이션 저항(11) 및 상기 제 2 터미네이션 저항(31)은, Differential pair 형태로 이루어진 한 쌍의 저항일 수 있다.

상기 고속 인터페이스 시스템이 상기 Differential data bus 형태로 이루어짐으로써, 상기 제 1 터미네이션 저항(11) 및 상기 제 2 터미네이션 저항(31)이 상기 Differential pair 형태로 이루어질 수 있다.

즉, 상기 전송 케이블(1) 중 상기 반전된 신호가 전송되는 선로에 상기 한 쌍의 저항 중 어느 하나가 연결되고, 상기 비반전 신호가 전송되는 선로에 상기 한 쌍의 저항 중 다른 하나가 연결되게 된다.

상기 등화기(20)는, 상기 이퀄라이징된 신호가 증폭되는 제 2 차동 증폭기(21)를 구비하되, 상기 제 2 차동 증폭기(21)는, 상기 싱크 회로부(30)에 구비된 제 2 전원부(32)로부터 전원을 공급받아 구동될 수 있다.

즉, 상기 제 2 전원부(32)는, 상기 제 2 차동 증폭기(21)의 바이어스 전원을 외부로부터 공급받아 상기 제 2 차동 증폭기(21)에 공급함으로써, 상기 제 2 차동 증폭기(21)가 구동될 수 있도록 한다.

상기 제 2 전원부(12)는 또한, 상기 제 2 차동 증폭기(21)의 바이어스 전원을 상기 VBUS로부터 공급받을 수도 있다.

상기 제 2 차동 증폭기(21)는, Differential pair 형태로 이루어진 한 쌍의 제 2 스위칭 소자(22) 및 상기 제 2 스위칭 소자(22)를 구동하는 제 2 바이어스 전류원(23)을 포함하되, 상기 제 2 스위칭 소자(22)는, 상기 신호가 입력되는 제 1 단, 상기 제 2 바이어스 전류원(23)이 연결되는 제 2 단 및 상기 신호가 증폭되어 출력되는 제 3 단을 구비할 수 있다.

상기 제 2 차동 증폭기(21)가 상기 Differential pair 형태로 이루어진 한 쌍의 상기 제 2 스위칭 소자(22)로 이루어짐으로써, 상기 반전된 신호가 전송되는 선로에 상기 한 쌍의 소자 중 어느 하나가 연결되고, 상기 비반전 신호가 전송되는 선로에 상기 한 쌍의 소자 중 다른 하나가 연결되게 된다.

상기 제 2 스위칭 소자(22)는, 입력된 신호를 증폭시키는 반도체 소자로서, BJT(Bipolar Junction Transistor) 또는 FET(Field Effect Transistor) 중 어느 하나일 수 있다.

상기 제 2 스위칭 소자(22)가 상기 BJT일 경우, 상기 제 1 단은 베이스단, 상기 제 2 단은 이미터단, 상기 제 3 단은 컬렉터단이 될 수 있다.

상기 제 2 스위칭 소자(22)가 상기 FET일 경우, 상기 제 1 단은 게이트단, 상기 제 2 단은 소스단, 상기 제 3 단은 드레인단이 될 수 있다.

상기 제 2 바이어스 전류원(23)은, 독립 전류원으로서, 상기 제 2 스위칭 소자(22)가 구동될 수 있도록 상기 제 2 스위칭 소자(22)의 이미터 또는 소스 전류를 공급할 수 있다.

상기 제 1 단은, 상기 등화기(20)의 출력단자와 연결되고, 상기 제 2 단은, 상기 제 2 바이어스 전류원(23)과 연결되고, 상기 제 3 단은, 상기 저항 조절부(40) 및 상기 제 2 터미네이션 저항(31)의 일단과 연결될 수 있다.

즉, 상기 등화기(20)에서 출력된 상기 이퀄라이징된 신호가 상기 제 2 스위칭 소자(22)의 상기 제 1 단에 입력되고, 상기 제 2 단에 연결된 상기 제 2 바이어스 전류원(23)에 의해 상기 제 2 스위칭 소자(22)가 구동되어, 증폭된 상기 신호가 상기 제 3 단에서 출력되어 상기 제 2 터미네이션 저항(31)으로 전송되게 된다.

상기 제 2 차동 증폭기(21)에서 증폭되어, 상기 제 2 터미네이션 저항(31)으로 전송된 상기 신호는, 상기 싱크 회로부(30)에서 타 기기로의 신호 전달 또는 일련의 기기에 상기 신호에 대한 출력이 표시되는 형태로 출력될 수 있다.

상기 일련의 기기에 예를 들면, 모바일 단말기, 카메라, 프린터, 태블릿 PC, 노트북, TV, 모니터 및 스크린 등 상기 신호에 대한 출력이 음성 또는 영상의 형태로 표시될 수 있는 기기일 수 있다.

상기 저항 조절부(40)는, 상기 싱크 회로부(30)에 상기 신호의 감쇄 및 반사가 줄어들게 전송될 수 있도록, 상기 제 2 터미네이션 저항(31)의 저항값인 상기 기준 저항값을 검출하고, 상기 검출된 기준 저항값을 근거로 상기 제 1 터미네이션 저항(11)의 저항값을 조절한다.

이하, 도 4를 참조하여 본 명세서에 개시된 고속 인터페이스 시스템에서의 등화기 모듈의 추가적인 실시 예에 따른 구성을 설명한다.

도 4에 도시된 바와 같이, 상기 등화기 모듈(50)은, 신호를 전송하는 상기 전송 케이블(1)에 연결되는 상기 제 1 터미네이션 저항(11)을 구비하고, 상기 신호를 수신하는 상기 입력단(10), 상기 수신된 신호에 대하여 이퀄라이징을 수행하는 상기 등화기(20) 및 상기 등화기(20)로부터 상기 이퀄라이징된 신호를 수신하여 상기 이퀄라이징된 신호를 버퍼링하는 상기 싱크 회로부(30)에 연결되어, 상기 싱크 회로부(30)에 구비된 상기 제 2 터미네이션 저항(31)의 저항값인 상기 기준 저항값을 검출하고, 상기 검출된 기준 저항값을 근거로 상기 제 1 터미네이션 저항(11)의 저항값을 조절하는 상기 저항 조절부(40)를 포함하되, 상기 저항 조절부(40)는, 상기 싱크 회로부(30)의 전압 또는 전류 중 어느 하나를 검출하는 한 쌍의 검출 저항(41)을 포함할 수 있다.

상기 검출 저항(41)은, 일단이 상기 제 2 터미네이션 저항(31)의 일단과 연결되고, 타단이 상기 GND 선로와 연결되어, 상기 제 2 터미네이션 저항(31)과 직렬로 연결될 수 있다.

상기 저항 조절부(40)는, 상기 검출 저항(41) 및 상기 제 2 터미네이션 저항(31) 간의 전압 분배 또는 전류 계산 중 어느 하나의 방식으로 상기 싱크 회로부(30)의 전압 또는 전류 중 어느 하나를 검출하되, 상기 검출된 전압 또는 전류 중 어느 하나를 근거로, 상기 제 2 터미네이션 저항(31)의 저항값을 검출할 수 있다.

도 4를 참조하여 이를 설명하면, 도 4의 상기 검출 저항(41)에 도시된 V1과 V2의 전압은, 상기 제 2 터미네이션 저항(31)과 상기 검출 저항(41)의 저항값 크기 비율에 따라 달라질 수 있으므로, 상기 V1과 V2의 전압을 측정하면, 상기 전압 분배에 대한 식으로 상기 제 2 터미네이션 저항(31)의 저항값인 상기 기준 저항값을 검출할 수 있다.

상기 전압 분배에 대한 식은, 하기 [수학식 1]로 나타낼 수 있다.

[수학식 1]

여기서, 상기 V는 V1 또는 V2에서 검출되는 전압의 전압값, 상기 R_Sense는 상기 검출 저항(41)값, 상기 R_Sink는 상기 기준 저항값, 상기 V_term은 상기 제 2 전원부(32)에서 공급되는 전압의 전압값을 뜻한다.

도 4에 도시된 회로에서 보면, 상기 제 2 차동 증폭기(21)의 상기 제 2 바이어스 전류원(23)을 off시켜 상기 제 2 스위칭 소자(22)의 구동이 off되면, 상기 제 2 차동 증폭기(21)까지의 회로는 open-circuit 상태가 되어, 상기 검출 저항(41) 및 상기 제 2 터미네이션 저항(31) 간에 상기 [수학식 1]로 나타내어지는 전압 분배가 일어나게 된다.

상기 [수학식 1]을 상기 기준 저항값에 대한 식으로 바꾸면, 하기 [수학식 2]로 나타낼 수 있다.

[수학식 2]

상기 저항 조절부(40)는, 상기 [수학식 2]와 같은 식을 통해, 상기 검출 저항(41)에서 검출된 상기 V1 또는 V2의 전압을 근거로 상기 제 2 터미네이션 저항(31)의 저항값을 검출할 수 있게 된다.

상기 저항 조절부(40)는 또한, 상기 전류 계산 방식으로도 상기 제 2 터미네이션 저항(31)의 저항값을 검출할 수 있다.

도 4를 참조하여 이를 설명하면, 도 4의 상기 검출 저항(41)에 도시된 I1과 I2의 전류는, 상기 제 2 터미네이션 저항(31)과 상기 검출 저항(41)의 저항값 크기가 합해진 합성 저항값으로 결정되므로, 상기 I1과 I2의 전류를 측정하면, 상기 전류 계산에 대한 식으로 상기 제 2 터미네이션 저항(31)의 저항값인 상기 기준 저항값을 검출할 수 있다.

상기 전류 계산에 대한 식은 하기 [수학식 3]으로 나타낼 수 있다.

[수학식 3]

여기서, 상기 I는 I1 또는 I2에서 검출되는 전류의 전류값을 뜻한다.

도 4에 도시된 회로에서 보면, 상기 제 2 차동 증폭기(21)의 상기 제 2 바이어스 전류원(23)을 off시켜 상기 제 2 스위칭 소자(22)의 구동이 off되면, 상기 제 2 차동 증폭기(21)까지의 회로는 open-circuit 상태가 되어, 상기 검출 저항(41) 및 상기 제 2 터미네이션 저항(31) 간에 상기 [수학식 3]으로 나타내어지는 전류가 흐르게 된다.

상기 [수학식 3]을 상기 기준 저항값에 대한 식으로 바꾸면, 하기 [수학식 4]로 나타낼 수 있다.

[수학식 4]

상기 저항 조절부(40)는, 상기 [수학식 4]와 같은 식을 통해, 상기 검출 저항(41)에서 검출된 상기 I1 또는 I2의 전류를 근거로 상기 제 2 터미네이션 저항(31)의 저항값을 검출할 수 있게 된다.

상기 저항 조절부(40)는, 상기 검출된 기준 저항값을 근거로, 상기 제 1 터미네이션 저항(11)의 저항값을 상기 검출된 기준 저항값에 추종하도록 조절하게 된다.

상기 저항 조절부(40)는, 상기 검출 저항(41)의 일단 및 상기 제 2 터미네이션 저항(31)의 일단과 연결될 수 있다.

즉, 상기 저항 조절부(40)로부터 상기 검출 저항(41) 및 상기 제 2 터미네이션 저항(31)이 분기되어 연결될 수 있다.

상기 고속 인터페이스 시스템은, 상기 싱크 회로부(30)에 대한 HPD(hot plug detection) 정보가 전송되는 CBUS(Command bus)(60)를 더 포함할 수 있다.

상기 HPD는, 상기 신호가 출력되는 출력 대상 기기가 상기 싱크 회로부(30)에 연결되었는지를 확인하는 기능을 의미한다.

상기 CBUS(60)는, 상기 HPD 정보를 전송하되, 저속의 제어 신호를 주고 받을 수 있는 Single-ended line으로 이루어질 수 있다.

즉, 상기 CBUS(60)는 상기 제어 신호를 수신하는 선로와 상기 제어 신호를 송신하는 선로가 각각 따로 구비되어, 적어도 둘 이상의 선로로 이루어질 수 있다.

상기 CBUS(60)는, 상기 전송 케이블(1)에 포함될 수 있고, 또는 별개의 선로로 분리될 수도 있다.

상기 CBUS(60)가 상기 전송 케이블(1)에 포함된 경우, 상기 전송 케이블(1)은 상기 Differential data bus의 적어도 둘 이상의 선로, 상기 등화기 모듈(50)에 전원을 공급하는 VBUS 및 GND 선로, 상기 CBUS(60)의 적어도 둘 이상의 제어 선로를 포함하여, 적어도 여섯 이상의 선로로 이루어질 수 있다.

상기 HPD 정보는, 상기 CBUS(60)를 통해 상기 신호를 입력한 기기로 전송될 수 있다.

상기 싱크 회로부(30)는, 상기 HPD 기능을 수행하는 CBUS 논리회로(61)를 포함할 수 있다.

상기 CBUS 논리회로(61)는, 상기 신호가 생성되는 회로에도 포함될 수 있다.

상기 CBUS 논리회로(61)는, 상기 제 2 터미네이션 저항(31)의 저항값을 조절할 수 있다.

상기 CBUS 논리회로(61), 상기 싱크 회로부(30)에 연결되는 기기의 종류, 상기 신호의 형태 및 상태, 상기 전송 케이블(1)의 상태 및 상기 등화기 모듈(50)의 상태 등에 따라 상기 제 2 터미네이션 저항(31)의 저항값을 조절할 수 있다.

상기 CBUS 논리회로(61)가 상기 제 2 터미네이션 저항(31)의 저항값을 조절함으로써, 상기 제 1 터미네이션 저항(31)과의 저항값 매칭이 상기 제 2 터미네이션 저항(31)에서도 이루어질 수 있다.

<수신 장치>

본 명세서에 개시된 <수신 장치>는 상술 및 하술된 실시 예들이 포함하고 있는 구성 또는 단계의 일부 또는 조합으로 구현되거나 실시 예들의 조합으로 구현될 수 있으며, 사용되는 기술적 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 명세서에 개시된 기술의 사상을 한정하지 않는다.

이하에서는 도 5 내지 도 7을 참조하여 본 명세서에 개시된 고속 인터페이스 시스템에서의 등화기 모듈의 실시 예를 설명한다.

도 5는 본 명세서에 개시된 고속 인터페이스 시스템에서의 수신 장치의 구성도이다.

도 6은 본 명세서에 개시된 고속 인터페이스 시스템에서의 수신 장치의 구체적인 실시 예에 따른 회로 구성도 1이다.

도 7은 본 명세서에 개시된 고속 인터페이스 시스템에서의 수신 장치의 추가적인 실시 예에 따른 회로 구성도 2이다.

먼저, 도 5를 참조하여 본 명세서에 개시된 고속 인터페이스 시스템에서의 수신 장치(이하, 수신 장치라 칭한다)의 구성을 설명한다.

도 5에 도시된 바와 같이, 상기 수신 장치(70)는, 신호를 전송하는 전송 케이블에 연결되는 제 1 터미네이션 저항(11)을 구비하고, 상기 신호를 수신하는 입력단(10), 상기 수신된 신호에 대하여 이퀄라이징을 수행하는 등화기(20), 제 2 터미네이션 저항(31)을 구비하고, 상기 등화기(20)로부터 상기 이퀄라이징된 신호를 수신하여 상기 이퀄라이징된 신호를 버퍼링하는 싱크 회로부(30) 및 상기 제 2 터미네이션 저항(31)의 저항값인 기준 저항값을 검출하고, 상기 검출된 기준 저항값을 근거로 상기 제 1 터미네이션 저항(11)의 저항값을 조절하는 저항 조절부(40)를 포함한다.

상기 등화기(20)는, 복수의 회로 소자가 하나의 기판 위 또는 기판 내에 일체화되어 특정한 기능을 수행하는 집적 회로(Integrated Circuit)의 형태일 수 있다.

상기 수신 장치(70)는, 어느 하나의 고속 인터페이스 장치 또는 시스템에 포함되는 장치로서, 상기 고속 인터페이스 장치 또는 시스템에서 상기 이퀄라이징을 수행할 수 있다.

예를 들면, 이종 또는 동종의 기기 간에 신호 송수신이 가능해지도록 해주는 젠더(Gender), 커넥터(Connector) 및 케이블 포트(Cable Port) 등으로 이루어지거나 또는 포함되어 수신되는 신호에 대해 상기 이퀄라이징을 수행할 수 있다.

상기 수신 장치(70)에서 상기 제 1 터미네이션 저항(11) 및 상기 제 2 터미네이션 저항(31)은, 상기 신호의 반사파를 억제해주는 터미네이션 저항(Termination Resistor)을 의미한다.

상기 수신 장치(70)에서 상기 제 1 터미네이션 저항(11) 및 상기 제 2 터미네이션 저항(31)은, 저항값의 조절이 가능한 가변 저항일 수 있다.

상기 수신 장치(70)에서 상기 제 1 터미네이션 저항(11)의 저항값은, 상기 기준 저항값을 추종하도록 조절될 수 있다.

상기 전송 케이블은 또한, 상기 수신 장치(70)에 전원을 공급하는 VBUS 및 GND 선로를 더 포함할 수도 있다.

상기 싱크 회로부(30)는, 상기 신호가 출력되는 회로부를 의미한다.

이하, 도 6을 참조하여 본 명세서에 개시된 고속 인터페이스 시스템에서의 수신 장치의 구체적인 실시 예에 따른 구성을 설명한다.

도 6에 도시된 바와 같이, 상기 수신 장치(70)는, 신호를 전송하는 상기 전송 케이블(1)에 연결되는 상기 제 1 터미네이션 저항(11)을 구비하고, 상기 신호를 수신하는 상기 입력단(10), 상기 수신된 신호에 대하여 이퀄라이징을 수행하는 상기 등화기(20), 상기 제 2 터미네이션 저항(31)을 구비하고, 상기 등화기(20)로부터 상기 이퀄라이징된 신호를 수신하여 상기 이퀄라이징된 신호를 버퍼링하는 상기 싱크 회로부(30) 및 상기 제 2 터미네이션 저항(31)의 저항값인 기준 저항값을 검출하고, 상기 검출된 기준 저항값을 근거로 상기 제 1 터미네이션 저항(11)의 저항값을 조절하는 상기 저항 조절부(40)를 포함하되, 상기 입력단(10)은, 전송 대상 데이터를 입력받아 상기 신호를 생성하는 소스 회로부(2)로부터, 상기 전송 케이블(1)을 통해 상기 신호를 수신할 수 있다.

상기 소스 회로부(2)는, 연결된 타 기기로부터 상기 전송 대상 데이터를 입력받아 상기 신호를 생성하여, 상기 전송 케이블(1)을 통해 상기 수신 장치(70)로 전송할 수 있다.

상기 제 1 차동 증폭기(3)를 통해 상기 입력된 전송 대상 데이터가 증폭되어, 상기 수신 장치(70)의 상기 입력단(10)으로 상기 신호가 전송될 수 있다.

상기 싱크 회로부(30)는, 상기 이퀄라이징된 신호가 증폭되는 제 2 차동 증폭기(21) 및 상기 제 2 차동 증폭기(21)의 구동을 위한 전원을 외부로부터 공급받는 제 2 전원부(32)를 구비할 수 있다.

상기 제 1 단은, 상기 등화기(20)의 출력단자와 연결되고, 상기 제 2 단은, 상기 제 2 바이어스 전류원(23)과 연결되고, 상기 제 3 단은, 상기 저항 조절부(40) 및 상기 제 2 터미네이션 저항(31)의 일단과 연결되고, 상기 제 2 전원부(32)는, 상기 제 2 터미네이션 저항(31)의 타단과 연결될 수 있다.

이하, 도 7을 참조하여 본 명세서에 개시된 고속 인터페이스 시스템에서의 수신 장치의 추가적인 실시 예에 따른 구성을 설명한다.

도 7에 도시된 바와 같이, 상기 수신 장치(70)는, 신호를 전송하는 상기 전송 케이블(1)에 연결되는 상기 제 1 터미네이션 저항(11)을 구비하고, 상기 신호를 수신하는 상기 입력단(10), 상기 수신된 신호에 대하여 이퀄라이징을 수행하는 상기 등화기(20), 상기 제 2 터미네이션 저항(31)을 구비하고, 상기 등화기(20)로부터 상기 이퀄라이징된 신호를 수신하여 상기 이퀄라이징된 신호를 버퍼링하는 상기 싱크 회로부(30) 및 상기 제 2 터미네이션 저항(31)의 저항값인 기준 저항값을 검출하고, 상기 검출된 기준 저항값을 근거로 상기 제 1 터미네이션 저항(11)의 저항값을 조절하는 상기 저항 조절부(40)를 포함하되, 상기 저항 조절부(40)는, 상기 싱크 회로부(30)의 전압 또는 전류 중 어느 하나를 검출하는 한 쌍의 검출 저항(41)을 포함할 수 있다.

도 7을 참조하여 이를 설명하면, 도 7의 상기 검출 저항(41)에 도시된 V1과 V2의 전압은, 상기 제 2 터미네이션 저항(31)과 상기 검출 저항(41)의 저항값 크기 비율에 따라 달라질 수 있으므로, 상기 V1과 V2의 전압을 측정하면, 상기 전압 분배에 대한 식으로 상기 제 2 터미네이션 저항(31)의 저항값인 상기 기준 저항값을 검출할 수 있다.

상기 CBUS(60)가 상기 전송 케이블(1)에 포함된 경우, 상기 전송 케이블(1)은 상기 Differential data bus의 적어도 둘 이상의 선로, 상기 수신 장치(70)에 전원을 공급하는 VBUS 및 GND 선로, 상기 CBUS(60)의 적어도 둘 이상의 제어 선로를 포함하여, 적어도 여섯 이상의 선로로 이루어질 수 있다.

상기 CBUS 논리회로(61)는, 상기 싱크 회로부(30)에 연결되는 기기의 종류, 상기 신호의 형태 및 상태, 상기 전송 케이블(1)의 상태 및 상기 수신 장치(70)의 상태 등에 따라 상기 제 2 터미네이션 저항(31)의 저항값을 조절할 수 있다.

<고속 인터페이스 시스템>

본 명세서에 개시된 <고속 인터페이스 시스템>은 상술된 실시 예들이 포함하고 있는 구성 또는 단계의 일부 또는 조합으로 구현되거나 실시 예들의 조합으로 구현될 수 있으며, 사용되는 기술적 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 명세서에 개시된 기술의 사상을 한정하지 않는다.

이하에서는 도 8 및 도 9를 참조하여 본 명세서에 개시된 고속 인터페이스 시스템(이하, 시스템이라 칭한다)의 실시 예를 설명한다.

도 8은 본 명세서에 개시된 고속 인터페이스 시스템의 구성도이다.

도 9는 본 명세서에 개시된 고속 인터페이스 시스템의 구체적인 실시 예에 따른 회로 구성도이다.

도 8에 도시된 바와 같이, 상기 시스템(100)은, 전송 대상 데이터를 입력받아 신호를 생성하는 전송 장치(2'), 상기 전송 장치(2')로부터 수신 장치(70)로 상기 신호를 전송하는 전송부(1') 및 상기 신호를 수신하는 상기 수신 장치(70)를 포함한다.

상기 시스템(100)은 또한, 상기 전송 장치(2') 및 상기 수신 장치(70)를 포함하되, 상기 전송 장치(2')가 상기 전송부(1')를 포함할 수도 있다.

도 9에 도시된 바와 같이, 상기 시스템(100)은, 상기 전송 장치(2'), 상기 전송부(1') 및 상기 수신 장치(70)를 포함하되, 상기 수신 장치(70)는, 상기 전송부(1')에 연결되는 제 1 터미네이션 저항(11)을 구비하고, 상기 신호를 수신하는 입력부(10), 상기 수신된 신호에 대하여 이퀄라이징을 수행하는 등화기(20), 제 2 터미네이션 저항(31)을 구비하고, 상기 등화기(20)로부터 상기 이퀄라이징된 신호를 수신하여 상기 이퀄라이징된 신호를 버퍼링하는 싱크 회로부(30) 및 상기 제 2 터미네이션 저항(31)의 저항값인 기준 저항값을 검출하고, 상기 검출된 기준 저항값을 근거로 상기 제 1 터미네이션 저항(11)의 저항값을 조절하는 저항 조절부(40)를 포함한다.

상기 시스템(100)에서 상기 제 1 터미네이션 저항(11)의 저항값은, 상기 기준 저항값을 추종하도록 조절될 수 있다.

상기 시스템(100)은, Diffrential data bus 형태로 이루어질 수 있다.

상기 전송부(1')는, 전송 케이블일 수 있다.

상기 전송부(1')는, Differential data bus 형태로 이루어져, 상기 반전 신호를 전송하는 선로 및 상기 비반전 신호를 선로로 이루어질 수 있다.

즉, 상기 전송부(1')는, 적어도 둘 이상의 선로로 이루어질 수 있다.

상기 전송부(1')는, 복수의 선로가 포함된 하나의 케이블 형태로 이루어질 수 있고, 또는 선로 각각에 대한 복수의 케이블 형태로 이루어질 수도 있다.

상기 전송부(1')는 또한, 상기 수신 장치(70)에 전원을 공급하는 VBUS 및 GND 선로를 더 포함할 수도 있다.

상기 전송 장치(2')는, 연결된 타 기기로부터 상기 전송 대상 데이터를 입력받아 상기 신호를 생성하여, 상기 전송부(1')를 통해 상기 수신 장치(70)로 전송할 수 있다.

상기 전송 장치(2')는, 상기 입력된 전송 대상 데이터가 증폭되는 제 1 차동 증폭기(3)를 포함할 수 있다.

상기 제 1 바이어스 전류원(5)은, 독립 전류원으로서, 상기 제 1 스위칭 소자(4)가 구동될 수 있도록 상기 제 1 스위칭 소자(4)의 이미터 또는 소스 전류를 공급할 수 있다.

상기 입력부(10)는, 상기 등화기(20)의 구동을 위한 전원을 외부로부터 공급받는 제 1 전원부(12)를 더 포함할 수 있다.

상기 제 1 전원부(12)는, 상기 제 1 터미네이션 저항(11)의 일단과 연결되고, 상기 제 1 터미네이션 저항(11)의 타단은, 상기 전송부(1') 및 상기 등화기(20)의 입력단자와 연결될 수 있다.

상기 시스템(100)이 상기 Differential data bus 형태로 이루어짐으로써, 상기 제 1 터미네이션 저항(11) 및 상기 제 2 터미네이션 저항(31)이 상기 Differential pair 형태로 이루어질 수 있다.

상기 저항 조절부(40)는, 상기 싱크 회로부(30)의 전압 또는 전류 중 어느 하나를 검출하는 한 쌍의 검출 저항(41)을 포함할 수 있다.

상기 시스템(100)은, 상기 싱크 회로부(30)에 대한 HPD(hot plug detection) 정보가 전송되는 CBUS(Command bus)(60)를 더 포함할 수 있다.

상기 CBUS(60)는, 상기 전송부(1')에 포함될 수 있고, 또는 별개의 선로로 분리될 수도 있다.

상기 CBUS 논리회로(61)는, 상기 싱크 회로부(30)에 연결되는 기기의 종류, 상기 신호의 형태 및 상태, 상기 전송부(1')의 상태 및 상기 수신 장치(70)의 상태 등에 따라 상기 제 2 터미네이션 저항(31)의 저항값을 조절할 수 있다.

본 명세서에 개시된 고속 인터페이스 시스템에서의 장치 및 시스템은, 고속 인터페이스를 위한 장치 및 시스템에 적용되어 실시될 수 있다.

본 명세서에 개시된 고속 인터페이스 시스템에서의 장치 및 시스템은, 고속 인터페이스를 위한 집적 회로 및 이퀄라이징 회로에 적용되어 실시될 수 있다.

본 명세서에 개시된 고속 인터페이스 시스템에서의 장치 및 시스템은, 이종 또는 동종의 기기 간에 신호 송수신이 가능해지도록 해주는 젠더(Gender), 커넥터(Connector) 및 케이블 포트(Cable Port) 등에 적용되어 실시될 수 있다.

본 명세서에 개시된 고속 인터페이스 시스템에서의 장치 및 시스템은, MHL(Mobile High Definition link), DP Port(Display Port), DVI(Digital Visual Interface) 및 HDMI(High Definition Multimedia Interface) 등에 적용되어 실시될 수 있다.

이상에서 설명한 본 발명의 바람직한 실시예들은 기술적 과제를 해결하기 위해 개시된 것으로, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자(당업자)라면 본 발명의 사상 및 범위 안에서 다양한 수정, 변경, 부가 등이 가능할 것이며, 이러한 수정 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

1: 전송 케이블 1': 전송부
2: 소스 회로부 2': 전송 장치
3: 제 1 차동 증폭기 4: 제 1 스위칭 소자
5: 제 1 바이어스 전류원
10: 입력단 및 입력부 11: 제 1 터미네이션 저항
12: 제 1 전원부 20: 등화기
21: 제 2 차동 증폭기 22: 제 2 스위칭 소자
23: 제 2 바이어스 전류원 30: 싱크 회로부
31: 제 2 터미네이션 저항 32: 제 2 전원부
40: 저항 조절부 41: 검출 저항
50; 등화기 모듈 70: 수신 장치
60: CBUS 61: CBUS logic(CBUS 논리회로)
100: 고속 인터페이스 시스템

Claims

고속 인터페이스 시스템에서의 등화기 모듈에 있어서,
신호를 전송하는 전송 케이블에 연결되는 제 1 터미네이션 저항을 구비하고, 상기 신호를 수신하는 입력단;
상기 수신된 신호에 대하여 이퀄라이징을 수행하는 등화기; 및
상기 등화기로부터 상기 이퀄라이징된 신호를 수신하여 상기 이퀄라이징된 신호를 버퍼링하는 싱크 회로부에 연결되어, 상기 싱크 회로부에 구비된 제 2 터미네이션 저항의 저항값인 기준 저항값을 검출하고, 상기 검출된 기준 저항값을 근거로 상기 제 1 터미네이션 저항의 저항값을 조절하는 저항 조절부;를 포함하는 것을 특징으로 하는 고속 인터페이스 시스템에서의 등화기 모듈.
제 1 항에 있어서,
상기 제 1 터미네이션 저항의 저항값은,
상기 기준 저항값을 추종하도록 조절되는 것을 특징으로 하는 고속 인터페이스 시스템에서의 등화기 모듈.
제 2 항에 있어서,
상기 고속 인터페이스 시스템은,
Differential data bus 형태로 이루어지고,
상기 제 1 터미네이션 저항 및 상기 제 2 터미네이션 저항은,
Differential pair 형태로 이루어진 한 쌍의 저항인 것을 특징으로 하는 고속 인터페이스 시스템에서의 등화기 모듈.
제 3 항에 있어서,
상기 입력단은,
전송 대상 데이터를 입력받아 상기 신호를 생성하는 소스 회로부로부터, 상기 전송 케이블을 통해 상기 신호를 수신하고, 상기 등화기의 구동을 위한 전원을 외부로부터 공급받는 제 1 전원부;를 더 포함하는 것을 특징으로 하는 고속 인터페이스 시스템에서의 등화기 모듈.
제 4 항에 있어서,
상기 제 1 전원부는,
상기 제 1 터미네이션 저항의 일단과 연결되고,
상기 제 1 터미네이션 저항의 타단은,
상기 전송 케이블 및 상기 등화기의 입력단자와 연결되는 것을 특징으로 하는 고속 인터페이스 시스템에서의 등화기 모듈.
제 3 항에 있어서,
상기 등화기는,
상기 이퀄라이징된 신호가 증폭되는 제 2 차동 증폭기를 구비하되,
상기 제 2 차동 증폭기는,
상기 싱크 회로부에 구비된 제 2 전원부로부터 전원을 공급받아 구동되는 것을 특징으로 하는 고속 인터페이스 시스템에서의 등화기 모듈.
제 6 항에 있어서,
상기 제 2 차동 증폭기는,
Differential pair 형태로 이루어진 한 쌍의 제 2 스위칭 소자; 및
상기 제 2 스위칭 소자를 구동하는 제 2 바이어스 전류원;을 포함하되,
상기 제 2 스위칭 소자는,
상기 신호가 입력되는 제 1 단;
상기 제 2 바이어스 전류원이 연결되는 제 2 단; 및
상기 신호가 증폭되어 출력되는 제 3 단;을 구비하는 것을 특징으로 하는 고속 인터페이스 시스템에서의 등화기 모듈.
제 7 항에 있어서,
상기 제 1 단은,
상기 등화기의 출력단자와 연결되고,
상기 제 2 단은,
상기 제 2 바이어스 전류원과 연결되고,
상기 제 3 단은,
상기 저항 조절부 및 상기 제 2 터미네이션 저항의 일단과 연결되는 것을 특징으로 하는 고속 인터페이스 시스템에서의 등화기 모듈.
제 3 항에 있어서,
상기 저항 조절부는,
상기 싱크 회로부의 전압 또는 전류 중 어느 하나를 검출하는 한 쌍의 검출 저항;을 포함하는 것을 특징으로 하는 고속 인터페이스 시스템에서의 등화기 모듈.
제 9 항에 있어서,
상기 저항 조절부는,
상기 검출 저항 및 상기 제 2 터미네이션 저항 간의 전압 분배 또는 전류 계산 중 어느 하나의 방식으로 상기 싱크 회로부의 전압 또는 전류 중 어느 하나를 검출하되,
상기 검출된 전압 또는 전류 중 어느 하나를 근거로, 상기 제 2 터미네이션 저항의 저항값을 검출하는 것을 특징으로 하는 고속 인터페이스 시스템에서의 등화기 모듈.
제 10 항에 있어서,
상기 저항 조절부는,
상기 검출 저항의 일단 및 상기 제 2 터미네이션 저항의 일단과 연결되는 것을 특징으로 하는 고속 인터페이스 시스템에서의 등화기 모듈.
제 3 항에 있어서,
상기 고속 인터페이스 시스템은,
상기 싱크 회로부에 대한 HPD(hot plug detection) 정보가 전송되는 CBUS(Command bus);를 더 포함하는 것을 특징으로 하는 고속 인터페이스 시스템에서의 등화기 모듈.
제 12 항에 있어서,
상기 싱크 회로부는,
상기 HPD 기능을 수행하는 CBUS 논리회로;를 포함하되,
상기 CBUS 논리회로는,
상기 제 2 터미네이션 저항의 저항값을 조절하는 것을 특징으로 하는 고속 인터페이스 시스템에서의 등화기 모듈.
고속 인터페이스 시스템에 있어서,
전송 대상 데이터를 입력받아 신호를 생성하는 전송 장치;
상기 전송 장치로부터 수신 장치로 상기 신호를 전송하는 전송부; 및
상기 신호를 수신하는 상기 수신 장치;를 포함하되,
상기 수신 장치는,
상기 전송부에 연결되는 제 1 터미네이션 저항을 구비하고, 상기 신호를 수신하는 입력부;
상기 수신된 신호에 대하여 이퀄라이징을 수행하는 등화기;
제 2 터미네이션 저항을 구비하고, 상기 등화기로부터 상기 이퀄라이징된 신호를 수신하여 상기 이퀄라이징된 신호를 버퍼링하는 싱크 회로부; 및
상기 제 2 터미네이션 저항의 저항값인 기준 저항값을 검출하고, 상기 검출된 기준 저항값을 근거로 상기 제 1 터미네이션 저항의 저항값을 조절하는 저항 조절부;를 포함하는 것을 특징으로 하는 고속 인터페이스 시스템.
제 14 항에 있어서,
상기 제 1 터미네이션 저항의 저항값은,
상기 기준 저항값을 추종하도록 조절되는 것을 특징으로 하는 고속 인터페이스 시스템.
제 15 항에 있어서,
상기 고속 인터페이스 시스템은,
Differential data bus 형태로 이루어지고,
상기 제 1 터미네이션 저항 및 상기 제 2 터미네이션 저항은,
Differential pair 형태로 이루어진 한 쌍의 저항인 것을 특징으로 하는 고속 인터페이스 시스템.
제 16 항에 있어서,
상기 저항 조절부는,
상기 싱크 회로부의 전압 또는 전류 중 어느 하나를 검출하는 한 쌍의 검출 저항;을 포함하고,
상기 검출 저항 및 상기 제 2 터미네이션 저항 간의 전압 분배 또는 전류 계산 중 어느 하나의 방식으로 상기 싱크 회로부의 전압 또는 전류 중 어느 하나를 검출하되,
상기 검출된 전압 또는 전류 중 어느 하나를 근거로, 상기 제 2 터미네이션 저항의 저항값을 검출하는 것을 특징으로 하는 고속 인터페이스 시스템.
제 14 항 내지 제 17 항 중 어느 한 항에 있어서,
상기 싱크 회로부에 대한 HPD(hot plug detection) 정보가 전송되는 CBUS(Command bus);를 더 포함하는 것을 특징으로 하는 고속 인터페이스 시스템.