[go: up one dir, main page]

KR101461276B1 - 기판 처리 장치 및 반도체 장치의 제조 방법 - Google Patents

기판 처리 장치 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR101461276B1
KR101461276B1 KR1020120102368A KR20120102368A KR101461276B1 KR 101461276 B1 KR101461276 B1 KR 101461276B1 KR 1020120102368 A KR1020120102368 A KR 1020120102368A KR 20120102368 A KR20120102368 A KR 20120102368A KR 101461276 B1 KR101461276 B1 KR 101461276B1
Authority
KR
South Korea
Prior art keywords
substrate
microwave
dielectric plate
wafer
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020120102368A
Other languages
English (en)
Other versions
KR20130029752A (ko
Inventor
신지 야시마
아츠시 우메카와
Original Assignee
가부시키가이샤 히다치 고쿠사이 덴키
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히다치 고쿠사이 덴키 filed Critical 가부시키가이샤 히다치 고쿠사이 덴키
Publication of KR20130029752A publication Critical patent/KR20130029752A/ko
Application granted granted Critical
Publication of KR101461276B1 publication Critical patent/KR101461276B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B6/00—Heating by electric, magnetic or electromagnetic fields
    • H05B6/64—Heating using microwaves
    • H05B6/80—Apparatus for specific applications
    • H05B6/806—Apparatus for specific applications for laboratory use

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Clinical Laboratory Science (AREA)
  • General Health & Medical Sciences (AREA)
  • Optics & Photonics (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

기판 온도의 과도한 상승을 억제하고, 가열 대상의 폴리이미드막이나 High-k막을 포함하는 기판을 가열 처리할 수 있는 기판 처리 기술을 제공한다. 기판을 처리하는 처리실과, 상기 처리실 내에 설치되는 도전성의 기판 지지대와, 상기 기판 지지대 상에 설치되고 기판이 재치되는 유전체판과, 상기 처리실 외에 설치되는 마이크로파 발생부와, 상기 마이크로파 발생부에서 발생된 마이크로파를 상기 처리실 내에 공급하는 마이크로파 공급부를 구비하도록 기판 처리 장치를 구성한다.

Description

기판 처리 장치 및 반도체 장치의 제조 방법{SUBSTRATE PROCESSING APPARATUS AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은, 기판 상에 IC(Integrated Circuit) 등의 반도체 장치를 제조하는 기판 처리 기술에 관한 것이며, 특히, 마이크로파를 사용하여, 반도체 웨이퍼(이하, 웨이퍼라고 함) 등의 기판을 처리하고, 반도체 장치를 제조하는 반도체 제조 장치나, 기판을 처리하는 기판 처리 장치, 및 반도체 장치의 제조 방법에 관한 것이다.
반도체 제조 공정의 하나로 WLP(Wafer Level Package) 기술이 있다. 이것은, 웨이퍼 상태에서 패키지 최종 공정까지 처리하여 완성시키는 것으로, IC가 제작된 웨이퍼 상에 반도체 패키지로서 필요한 재배선, 밀봉 수지, 땜납 범프를 형성하여 개편화하고, IC의 칩과 동일한 정도의 크기까지 소형화할 수 있다.
통상의 LSI의 제조에서는, 전공정의 종료 후, 웨이퍼를 연마하여 얇게 하는 백 그라인드, 웨이퍼를 개편 또는 칩으로 절단하는 다이싱, 칩을 패드 상에 장착하는 마운트, 접착, 몰드, 마무리 프로세스, 테스트 등의 후공정으로 진행한다. 한편, WLP의 일종인 SiP(System in Package)의 제조에 있어서는, 전공정과 후공정 사이에 새로운 중간 공정이 들어가는, 즉, 전공정의 웨이퍼를 수취하고 나서 백 그라인드하기까지의 사이에, 칩의 배선 상부에 가공을 실시하는 재배선 등의 공정이 들어간다. 또한, 폴리이미드 등으로 층간 절연막을 형성하여 Cu 배선을 형성하고, 그 선단에 땜납 볼을 탑재한다.
이 중간 공정 후, 웨이퍼의 연마 등을 행하므로, 중간 공정에 있어서는 웨이퍼의 두께나 휨 등에도 주의가 필요하고, 가열 처리할 때의 온도에는 주의가 필요하다.
상기 폴리이미드로 층간 절연막을 형성할 때는, 폴리이미드를 가열하여 경화시키지만, 종래의 저항 가열형 히터에 의한 가열 경화 처리에서는, 웨이퍼 자체가 고온으로 되므로, 웨이퍼의 휨을 억제하는 것이 용이하지 않다. 따라서, 웨이퍼를 저온으로 억제하면서 폴리이미드의 가열 경화 처리를 행할 수 있는 기술이 요망되고 있다.
또한, 반도체 제조 공정의 하나로 기판(실리콘 웨이퍼나 글래스 등을 베이스로 하는 미세한 전기 회로의 패턴이 형성된 피처리 기판)의 표면에 소정의 성막 처리를 행하는 CVD(Chemical Vapor Deposition) 공정이 있다. 이것은, 기밀한 반응실에 기판을 장전하고, 실내에 설치한 가열 수단에 의해 기판을 가열하고, 성막 가스를 기판 상에 도입하면서 화학 반응을 일으키고, 기판 상에 형성한 미세한 전기 회로의 패턴 상에 박막을 균일하게 형성하는 것이다. 이와 같은 CVD 공정에 의해, 예를 들어, 성막 원료에 유기 화학 재료를 사용하여, 유전율이 높은 절연막인 High-k(고유전체)막으로서, ZrO(지르코니아)막 등을 형성할 수 있다.
이렇게 하여 형성된 ZrO막은, 유기 재료에 기인하는 CH, OH 등의 불순물이 수％로 다량으로 포함되어 있기 때문에, 그 상태로는 전기적 절연성이 불충분하다. 이와 같은 박막의 전기적 절연성 및 그 안정성을 확보하기 위해, ZrO막을 O2(산소)나 N2(질소) 분위기 속에서 650℃ 내지 800℃ 전후의 고속 어닐 처리를 실시함으로써, C(탄소)나 H(수소) 등의 불순물을 이탈시켜 치밀화하여 안정된 절연체 박막으로 개질하고자 하는 시도가 행해지고 있다. 이 치밀화는, 결정화까지는 시키지 않지만, 아몰퍼스 상태의 평균 원자간 거리를 축소시키기 위해 행해진다. 이와 같은 고속 어닐 처리에서는, ZrO막을 개질 처리하기 위해, 기판 전체를 소정의 온도로 가열하게 된다.
한편, 최근의 반도체 디바이스에 있어서는, 미세화에 수반하여 얇은 접합화가 진행되고 있고, 서멀 버짓(열이력)을 작게 하는 것이 요구되고 있다. 이 때문에, 상술한 High-k막의 형성 공정에서 사용되는 어닐 처리에 있어서도, 서멀 버짓을 작게 하기 위해, 기판을 저온으로 억제하면서 High-k막을 가열하고, 불순물을 이탈시켜 치밀화하는 것이 요구되고 있다. 기판을 저온으로 억제하는 이유는, 다음과 같다. 디바이스를 제조하는 공정에 있어서, 후공정에서, 전공정에서 처리된 온도보다 높은 온도에서 처리하면, 이미 전공정에서 구축되어 있던 디바이스가 무너지거나, 막의 특성이 변화되는 경우가 있다. 그 때문에 전공정에서 처리된 온도를 초과하는 온도에서 처리할 수는 없다. 따라서, 디바이스 성능 향상을 위한 막질 개선 처리를 저온에서 행할 수 있는 기술이 요망되고 있다.
하기의 특허 문헌에는, 성막 공정에서는 기판 상에 하프늄을 함유하는 고유전체 박막을 형성하고, 개질 공정에서는 아르곤 라디칼을 기판 상에 공급하여, 성막 공정에 있어서 형성한 막 중의 불순물 원소를 제거하는 기술이 개시되어 있다.
[특허문헌1]일본 특허 출원 공개 제2004-296820호 공보
본 발명의 목적은, 상술한 과제를 해결하고, 기판 온도의 과도한 상승을 억제하고, 예를 들어 서멀 버짓을 억제하면서, 가열 대상의 폴리이미드막이나 High-k막을 포함하는 기판을 가열 처리할 수 있는 기판 처리 기술을 제공하는데 있다.
본 발명에서는, 도전성의 기판 지지대와 기판 사이에 유전체를 끼운 상태에서, 마이크로파를 사용하여 기판을 가열함으로써, 기판에 대한 과도한 가열을 억제하면서, 폴리이미드막이나 High-k막 등의 가열 대상을 가열하는 것이다. 본 발명의 일 실시예에 따른 기판 처리 장치는 기판을 처리하는 처리실과, 상기 처리실 내에 설치되는 도전성의 기판 지지대와, 상기 기판 지지대 상에 설치되고 기판이 재치되는 유전체판과, 상기 처리실 외에 설치되는 마이크로파 발생부와, 상기 마이크로파 발생부에서 발생된 마이크로파를, 상기 처리실 내에 공급하는 마이크로파 공급부를 포함한다.
또한, 본 발명의 일 실시예에 따른 반도체 장치의 제조 방법은 기판을 처리하는 처리실과, 상기 처리실 내에 설치되는 도전성의 기판 지지대와, 상기 기판 지지대 상에 설치되고 기판이 재치되는 유전체판과, 상기 처리실 외에 설치되는 마이크로파 발생부와, 상기 마이크로파 발생부에서 발생된 마이크로파를, 상기 처리실 내에 공급하는 마이크로파 공급부를 구비하는 기판 처리 장치를 사용한 반도체 장치의 제조 방법으로서, 기판을 상기 처리실에 반입하고, 상기 기판 지지대 상의 상기 유전체판 상에 기판을 재치하는 기판 재치 공정과, 상기 처리실 내에 상기 마이크로파 공급부로부터 마이크로파를 공급하고, 상기 유전체판 상의 기판을 처리하는 기판 처리 공정과, 상기 기판 처리 공정 후, 상기 처리실로부터 기판을 반출하는 기판 반출 공정을 포함한다.
상기와 같이 기판 처리 장치나 반도체 장치의 제조 방법을 구성하면, 기판 온도의 과도한 상승을 억제하면서, 가열 대상을 포함하는 기판을 가열 처리할 수 있다.
도 1은 본 발명의 실시 형태에 따른 기판 처리 장치의 구성을 도시하는 개략 평면도이다.
도 2는 본 발명의 실시 형태에 따른 기판 처리 장치의 구성을 도시하는 개략 측면도이다.
도 3은 본 발명의 실시 형태에 따른 기판 처리 장치에 있어서의 기판 반송 플로우의 설명도이다.
도 4는 본 발명의 실시 형태에 따른 기판 처리 장치의 프로세스 모듈의 수직 단면도이다.
도 1 및 도 2를 사용하여, 본 발명의 실시 형태에 따른 기판 처리 장치(1)를 설명한다. 도 1은, 기판 처리 장치(1)를 상면에서 보았을 때의 구성을 도시하는 개략 평면도이다. 도 2는, 기판 처리 장치를 측면에서 보았을 때의 구성을 도시하는 개략 측면도이다.
본 발명의 실시 형태에 따른 기판 처리 장치(1)는, 반도체를 제조하기 위해 미리 정해진(이하, 「소정의」) 처리를 실행하는 반도체 제조 장치로서 구성되어 있다. 이하, 본 발명의 실시 형태에 따른 기판 처리 장치(1)는, 마이크로파를 이용하여 웨이퍼를 가열하는 장치로서 설명한다.
본 발명의 실시 형태에 따른 기판 처리 장치(1)는, 적어도, 웨이퍼에 소정의 처리를 실시하는 처리실을 포함하는 프로세스 모듈(PM;Process Module)(10)과, 웨이퍼가 반송되는 반송실을 포함하는 프론트 엔드 모듈(EFEM;Equipment Front End Module)(20)과, 웨이퍼가 수납되어 운반되는 기판 수용기[예를 들어, FOUP(Front-Opening Unified Pod). 이하 「포드」라고 기재]를 장치 외부의 반송 장치와 수수하는 용기 재치대로서의 로드 포트(LP;Load Port)(30)에 의해 구성된다.
프로세스 모듈(10) 및 로드 포트(30)는, 적어도 1개씩 설치된다. 여기서는, 프로세스 모듈(10) 및 로드 포트(30)가 3개씩 설치되어 있지만, 이 구성은 일례이며, 본 발명의 구성은 이 구성에 한정되지 않는다.
또한, 제어 수단으로서의 제어부(40)는, 소정의 프로그램 파일을 실행함으로써, 후술하는 기판 반송 수단으로서의 반송 로봇(202)을 제어하여, 프로세스 모듈(10), 프론트 엔드 모듈(20) 및 로드 포트(30) 사이에서 웨이퍼를 반송한다. 또한, 제어부(40)는, 소정의 프로그램 파일을 실행함으로써, 프로세스 모듈(10)을 구성하는 각종 기구를 제어하여, 프로세스 모듈(10) 내부에서 웨이퍼를 처리한다.
[프로세스 모듈(10)]
프로세스 모듈(10)은, 가열 처리(어닐)나, 막질 개선을 위한 개질 처리 등의 처리를 웨이퍼에 실시한다. 프로세스 모듈(10)의 상세에 대해서는 후술한다.
프로세스 모듈(10)은, 게이트 밸브(GV;Gate Valve)(100)를 통하여, 프론트 엔드 모듈(20)과 연통 가능하게 되어 있다.
[프론트 엔드 모듈(20)]
프론트 엔드 모듈(20)은, 프로세스 모듈(10)에서 처리된 웨이퍼가 재치되는 기판 재치부(200), 반송 로봇(202), 팬(201) 등을 구비한다.
기판 재치부(200)는, 프론트 엔드 모듈(20)을 구성하는 공간의 한 코너에 설치되고, 받침대(203) 상에 구비된다. 받침대(203)는, 반송 로봇(202)을 지지하는 로봇 지지대(205)와 겹치지 않는 위치에 구비되어 있고, 게이트 밸브(100)나 셔터(300)를 막지 않는 위치로 하고 있다.
프론트 엔드 모듈(20)의 천정에는, 팬(201)이 구비되어 있다. 팬(201)은, 천정으로부터 기판 재치부(200), 반송 로봇(202)이나 프론트 엔드 모듈(20)의 바닥을 향하여 먼지가 제거된 대기를 공급한다. 이에 의해 에어 플로우(204)를 형성한다.
프론트 엔드 모듈(20)의 저부에는, 팬(201)에 의해 공급된 대기를 배기하는 배기관(206)이 구비되어 있다. 배기관(206)에는, 가스 흐름의 상류로부터 가스 배출용 밸브(207) 및 펌프(208)가 구비되고, 프론트 엔드 모듈(20) 내부의 분위기의 배기를 제어하고 있다.
에어 플로우(204)를 형성함으로써, 프론트 엔드 모듈(20) 내부를 항상 청정한 대기 상태로 하는 동시에, 배기관(206)으로부터 배기함으로써, 프론트 엔드 모듈(20) 내부의 먼지 등이 말려 올라가지 않도록 하고 있다.
또한, 프론트 엔드 모듈(20)의 배기부는, 상술한 바와 같이, 배기관(206), 가스 배출용 밸브(207), 펌프(208)를 설치하여 적극적으로 분위기를 배기하는 구성뿐만 아니라, 다음과 같이 구성해도 된다.
즉, 프론트 엔드 모듈(20)의 저부에 개구 면적을 조정 가능한 구조의 슬릿을 형성한다. 이와 같은 구성의 경우, 외부로부터의 파티클 침입을 억제하기 위해, 내부가 외부보다 약간 가압 상태로 되도록 조정한다. 팬(201)으로부터 공급되는 에어 플로우(204)에 의해, 분위기는 저부의 슬릿으로부터 외부로 배출된다.
이와 같은 구성으로 함으로써, 보다 저렴하게 장치를 제공하는 것이 가능해진다.
반송 로봇(202)은, 전술한 바와 같이, 로봇 지지대(205)에 지지되어 있다. 또한, 반송 로봇(202)은 프로세스 모듈(10)과, 로드 포트(30)에 탑재된 포드(301)와, 기판 재치부(200) 사이에서 웨이퍼를 이동 탑재하기 위해, 아암 및 그 지지축이 수평 회전하도록 구성된다.
나아가서는, 각 게이트 밸브[100(1) 내지 100(3)]의 근방, 셔터[300(1) 내지 300(3)]의 근방, 기판 재치부(200)의 근방으로 이동하기 위해, 프로세스 모듈(10)의 배열 방향과 평행하게, 로봇 지지대(205) 상에서 수평 방향의 슬라이드 이동이 가능해지도록 구성된다.
이상의 구성에 의해, 반송 로봇(202)은 프로세스 모듈(10)과, 로드 포트(30)에 탑재된 포드(301)와, 기판 재치부(200)의 삼자의 사이에서 웨이퍼를 반송할 수 있다.
또한, 반송 로봇(202)은 웨이퍼를 유지하는 기판 유지부로서의 아암을 상하로 1개씩 구비한다. 반송 로봇(202)은, 예를 들어, 상부 아암의 앞에 미처리 웨이퍼를 실고, 각 프로세스 모듈(10)에 대하여 반입하는 동시에, 하부 아암의 앞에 프로세스 모듈(10) 내부의 처리 완료 웨이퍼를 실어, 각 프로세스 모듈(10)로부터 반출하는 것(웨이퍼를 교체하여 반송하는 것)이 가능하도록 구성되어 있다.
기판 재치부(200)는, 프로세스 모듈(10)에서 가열 처리된 처리 완료 웨이퍼를 지지하는 것이다. 재치된 웨이퍼에는 에어 플로우(204)가 공급되어, 가열 처리된 웨이퍼를 냉각한다.
또한, 도 1과 도 2에서는, 프로세스 모듈(10)의 수와 기판 재치부(200)의 웨이퍼 수용수는 동일한 수(3개)만큼 설치되어 있지만, 본 발명은 이와 같은 구성에 한정되지 않고, 프로세스 모듈(10)의 개수는, 웨이퍼가 반송되는 시간에 따라서 적절하게 변경될 수 있다. 또한, 프론트 엔드 모듈(20)은 셔터(300)를 통하여, 로드 포트(30)와 연통 가능하게 되어 있다.
[로드 포트(30)]
로드 포트(30)는, 기판 수용기로서의 포드(301)가 재치되는 재치대이고, 복수 설치되어 있다. 도 1에 도시하는 바와 같이, 로드 포트(30)는 프로세스 모듈(10)과 동일한 수만큼 설치되어 있지만, 로드 포트(30)를 몇 개 설치할지는, 후술하는 웨이퍼 반송 방식에 의해 다르다. 구체적으로는, 1개의 포드(301)로부터 복수의 프로세스 모듈(10)에 웨이퍼를 반송하는 배분 방식에 의해 웨이퍼를 반송하는 경우에는, 로드 포트(30)는 적어도 1개 설치되면 되고, 복수의 포드(301)로부터 웨이퍼를 반송하는 병렬 방식에 의해 웨이퍼를 반송하는 경우에는, 반송처를 기술한 반송 레시피 등에 따라서 소정의 수의 로드 포트(30)가 설치된다.
(웨이퍼 반송 방법)
이하, 도 3을 사용하여, 본 발명의 실시 형태에 따른 기판 처리 장치(1)가 웨이퍼를 반송하는 방법을 설명한다. 도 3은, 1개의 포드(301)에 수납되어 있는 웨이퍼(111)를 각 프로세스 모듈(10)에 1매씩 반송하는 배분 방식을 설명하기 위한 도면이다. 여기서는, 로드 포트[30(1)]와 프로세스 모듈[10(1) 내지 10(3)] 사이에서 웨이퍼를 반송하는 것으로 한다.
우선, 화살표 A로 나타내는 바와 같이, 로드 포트[30(1)]에 재치된 포드(301)로부터 (1매째의) 웨이퍼를 취출하고, 화살표 B로 나타내는 바와 같이, 프로세스 모듈[10(1)]에 반입한다.
다음에, 화살표 A로 나타내는 바와 같이, 로드 포트[30(1)]에 재치된 포드(301)로부터 다음의 (2매째의) 웨이퍼를 취출하고, 화살표 C로 나타내는 바와 같이, 프로세스 모듈[10(2)]에 반입한다.
또한, 화살표 A로 나타내는 바와 같이, 로드 포트[30(1)]에 재치된 포드(301)로부터 다음의 (3매째의) 웨이퍼를 취출하고, 화살표 D로 나타내는 바와 같이, 프로세스 모듈[10(3)]에 반입한다.
프로세스 모듈[10(1) 내지 10(3)]에 있어서 처리된 웨이퍼는, 화살표 E와 같이, 기판 재치부(200)에 재치되고, 에어 플로우(204)에 의해 냉각된다. 냉각된 웨이퍼는 순차 취출되어, 로드 포트[30(1)]의 포드(301)에 반송된다.
[프로세스 모듈(10)의 상세]
계속해서, 도 4를 사용하여, 도 1의 프로세스 모듈(10)에 대해서 상세하게 설명한다.
도 4는, 본 발명의 실시 형태에 따른 프로세스 모듈(10)의 수직 단면도이다. 프로세스 모듈(10)은 처리실(110)에, 마이크로파 발생부(120), 가스 공급관(152) 등의 가스 공급부, 가스 배출관(162) 등의 가스 배출부, 냉매 공급관(132) 등의 냉각부 등이 구비된 구성으로 되어 있다.
처리실(110)은, 유전체인 반도체 기판으로서의 웨이퍼(111), 예를 들어 실리콘 웨이퍼를 처리한다. 처리실(110) 내에는, 도전성의 기판 지지대(112)가 설치되고, 기판 지지대(112) 상에는 유전체판(113)이 설치되어 있고, 웨이퍼(111)는 유전체판(113) 상에 재치된다.
(마이크로파 발생부와 공급부)
마이크로파 발생부(120)는, 예를 들어, 고정 주파수 마이크로파를 발생한다. 마이크로파 발생부(120)로서는, 예를 들어 마그네트론, 클라이스트론, 쟈이로트론 등이 사용된다. 마이크로파 발생부(120)에서 발생한 마이크로파는, 도파로(121)를 통하여, 도파구(122)로부터 처리실(110) 내로 조사된다. 도파로(121)에는, 도파로(121) 내부의 반사 전력을 적게 하는 매칭 기구(126)가 설치된다.
처리실(110) 내에 공급된 마이크로파는 웨이퍼(111)의 표면을 향하여 조사된다. 처리실(110) 내의 웨이퍼(111)에 닿은 마이크로파는 웨이퍼(111)에 흡수되고, 웨이퍼(111)는 마이크로파에 의해 유전 가열된다.
도파로(121), 도파구(122), 매칭 기구(126)에 의해 마이크로파 공급부가 구성된다.
마이크로파에 의한 가열은 유전 가열이고, 발열량은 가열 대상의 유전율 ε과 tanδ(유전 정접)의 곱에 의존한다. 이와 같은 성질로부터, 이들 물성값이 서로 다른 물질에 대하여 동시에 마이크로파 조사한 경우, 가열되기 쉬운 물질, 즉, 유전율과 tanδ의 곱이 큰 쪽의 물질만 선택적으로 가열할 수 있다고 하는 특징을 갖는다. 이에 의해, 적절한 마이크로파 주파수를 선택함으로써, 웨이퍼의 표면상의 폴리이미드막이나 High-k막을 선택적으로 가열할 수 있다.
한편, 유전체판(113)의 유전율과 유전 정접(tanδ)의 곱은, 후술하는 바와 같이, 폴리이미드막이나 High-k막의 유전율과 유전 정접의 곱보다도 낮게 설정되어 있다. 따라서, 유전체판(113)은 폴리이미드막이나 High-k막보다도 가열이 억제되어, 거의 가열되지 않게 된다.
(처리실)
처리실(110)을 형성하는 처리 용기(118)는, 예를 들어 알루미늄(Al)이나 스테인리스강(SUS) 등 금속 재료에 의해 구성되어 있고, 처리실(110)과 외부를 마이크로파적으로 차폐하는 구조로 되어 있다.
처리실(110) 내에는, 웨이퍼(111)를 재치하여 지지하기 위한 기판 지지대(112)가 설치된다. 기판 지지대(112) 상에는 유전체판(113)이 설치된다. 유전체판(113)은, 본 실시 형태에서는 상면에서 본 형상(평면에서 볼 때)이 기판과 동일한 형상으로 동일 또는 기판보다도 조금 크다. 웨이퍼(111)가 원형이면, 유전체판(113)도 원형으로 된다. 이렇게 하여, 기판 지지대(112)와 웨이퍼(111) 사이의 공간은, 유전체판(113)에 의해 충전된다.
기판 지지대(112)는, 예를 들어 알루미늄(Al) 등의 금속제의 도전체에 의해 구성되어 있다. 기판 지지대(112)는, 상면에서 본 형태가 웨이퍼(111)의 외경보다도 큰 원형이고, 원반 형상 또는 원기둥 형상으로 형성되어 있다.
기판 지지대(112)는 도전체이므로, 기판 지지대(112)에 있어서는 마이크로파의 전위가 제로로 된다. 따라서, 가령 웨이퍼(111)를 기판 지지대(112) 상에 직접 둔 경우, 웨이퍼(111)에서는 마이크로파의 전계 강도가 약한 상태로 된다. 따라서, 본 실시 형태에서는 유전체판(113)을 사용함으로써, 기판 지지대(112)의 표면으로부터 마이크로파의 1/4 파장(λ/4)의 홀수배의 위치에 웨이퍼(111)가 위치되도록 설정한다. 즉, 마이크로파의 전위가 피크로 되는 위치(마이크로파의 파형의 정점 위치)에 웨이퍼(111)가 위치되도록 설정한다.
여기서 말하는 기판 지지대(112)의 표면이란, 기판 지지대(112)를 구성하는 면의 내, 웨이퍼(111)의 이면과 대향하는 면을 말한다. 기판 지지대(112)의 표면으로부터 λ/4의 홀수배의 위치에서는 전계가 강하기 때문에, 웨이퍼(111)를 효율적으로 마이크로파로 가열할 수 있다.
또한, 바람직하게는, 폴리이미드막이나 High-k막 등의 가열 대상의 높이 위치에서, 마이크로파의 전위가 피크로 되도록 설정한다. 예를 들어, 폴리이미드막이나 High-k막 등의 가열 대상이 웨이퍼(111)의 표면에 형성되어 있는 경우는, 마이크로파의 전위가 피크로 되는 위치에, 웨이퍼(111)의 표면이 위치하도록 설정한다.
따라서, 유전체판(113)의 두께는, 다음과 같이 규정된다. 즉, 마이크로파의 유전체판(113) 중의 파장을 λd로 한 경우에, 유전체판(113)의 두께를, λd/4의 홀수배의 두께로 하는 것이 바람직하다. 여기서, 유전체 중의 마이크로파의 유전체 중의 파장은, 상기 유전체의 유전율의 평방근의 역수에 비례하는 것을 알 수 있다.
따라서, 유전체판(113)의 유전율을 ε으로 하고, 마이크로파의 진공 중의 파장(자유 공간 파장)을 λ로 하면, λd=λ/(√ε)이므로, 유전체판(113)의 두께는, (λ/4)/(√ε)의 홀수배, 즉, (λ/4)×(ε)-1/2의 홀수배의 두께로 된다.
본 실시 형태에서는, 예를 들어 대표적인 주파수로서 2.45㎓로 고정한 마이크로파를 사용하고, 기판 지지대(112)로부터 웨이퍼(111)까지의 높이가, 1/4 파장이 되도록 설정한다. 이 마이크로파의 진공 중의 파장 λ가 122㎜이므로, λ/4는 30.5㎜로 된다. 또한, 본 실시 형태에서는 유전체판(113)으로서 석영을 사용한다. 후술하는 바와 같이, 석영의 유전율은 3.81 정도이므로, 유전체판(113)의 두께, 즉, 기판 지지대(112)로부터 웨이퍼(111)까지의 높이는, λd/4, 즉, (30.5㎜)×(3.81)-1/2=30㎜로 되도록 설정한다.
나아가서는, 기판 지지대(112)가 도전체이므로, 기판 지지대(112) 표면에서 마이크로파 에너지를 소비하지 않고, 마이크로파를 반사한다. 반사된 마이크로파의 전위가 피크로 되는 위치(λd/4)에 웨이퍼(111)가 위치하고 있으므로, 기판 지지대(112)로부터의 반사파에 의해서도, 웨이퍼(111)를 효율적으로 가열할 수 있다.
또한, 유전체판(113)의 두께는, 상술한 바와 같이 마이크로파의 1/4 파장의 홀수배의 길이에 가까운 길이이면, 1/4 파장의 홀수배의 길이로부터, 다소의 길이, 예를 들어 1/16 파장이나 1/8 파장 정도가 달라도, 웨이퍼(111)의 위치가 마이크로파의 전위가 피크로 되는 위치에 가까우므로, 어느 정도, 상술한 효과를 얻을 수 있다.
또한, 후술하는 웨이퍼(111)의 냉각 효과를 고려하면, 유전체판(113)의 두께는, 마이크로파의 1/4 파장 또는 1/4 파장에 가까운 길이, 예를 들어, 1/4 파장을 중심으로 하여 1/8 파장 이내의 길이(1/8 내지 3/8 파장)나, 1/4 파장을 중심으로 하여 1/16 파장 이내의 길이(3/16 내지 5/16 파장)로 하는 것이, 바람직하다.
유전체판(113)으로서는, 웨이퍼(111)의 열을 기판 지지대(112)로 전달하기 위해, 열전도율이 높은 재료가 선택된다. 또한, 마이크로파에 의한 가열이 적은 재료, 즉 tanδ(유전 정접)와 유전율의 곱이 작은 재료가 선택된다. 적어도, 가열 대상의 유전체 재료보다도, tanδ와 유전율의 곱이 작은 재료가 선택된다.
이와 같은 유전체판(113)으로서는, 석영, 알루미나, 테프론(등록 상표) 등을 사용할 수 있다. 폴리이미드의 tanδ와 유전율의 곱이나, High-k막인 ZrO막의 tanδ와 유전율의 곱은, 웨이퍼(111)의 재료인 실리콘의 tanδ와 유전율의 곱이나, 유전체판(113)의 재료인 석영의 tanδ와 유전율의 곱보다도 크다. 또한, 석영의 tanδ와 유전율의 곱은, 실리콘의 그것보다도 작다. 따라서, 폴리이미드나 ZrO막을 마이크로파에 의해 가열할 때에, 웨이퍼(111)의 발열을 억제할 수 있는 동시에, 석영인 유전체판(113)의 발열을 웨이퍼(111)의 발열보다도 억제할 수 있어, 거의 발열이 없도록 할 수 있다.
또한, 석영의 유전율이 3.81 정도이므로, 석영 내부에 있어서의 마이크로파의 파장은, 진공 중의 파장의 (3.81)-1/2배, 즉, 절반 정도(0.512배)로 단축되는, 즉, 웨이퍼(111)와 기판 지지대(112) 사이의 거리를, 유전체판(113)을 사용하지 않는 경우의 절반 정도로 할 수 있어, 유전체판(113)의 두께를 얇게 할 수 있다.
또한, 석영의 열전도율은, 1.38(W/mㆍK)이고, 질소의 열전도율 25.83×10-3(W/mㆍK)이나, 헬륨의 0.1513(W/mㆍK)과 비교해서 크다. 따라서, 웨이퍼(111)와 기판 지지대(112) 사이의 공간에 질소나 헬륨을 개재시키는 경우와 비교하여, 석영을 개재시키는 경우는, 냉각 효과가 커지고, 전술한 파장의 단축 효과도 합치면, 질소의 1070배, 헬륨의 117배의 냉각 효과를 기대할 수 있다.
이와 같이, 유전체판(113)의 두께가 마이크로파의 1/4 파장인지의 여부에 관계없이, 유전체판(113)은 냉각 효과를 발휘한다.
상술한 바와 같은 구성으로 함으로써, 마이크로파의 피크 위치(파형의 정점 위치)에 웨이퍼(111)를 위치시킬 수 있으므로, 웨이퍼(111)의 가열 효율이 좋다. 가열 효율이 좋으면, 폴리이미드막이나 High-k막으로부터의 전파열도 함께 작용하여, 웨이퍼(111) 전체가 과도하게 가열되어 버려, 서멀 버짓이 커지는 경우가 생각된다.
그러나, 열전도율이 높은 금속제의 기판 지지대(112)를 웨이퍼(111)의 이면에 대향하는 위치에 두고, 또한 기판 지지대(112) 상에 열전도율이 높은 유전체판(113)을 둠으로써, 웨이퍼(111) 이면의 전체면으로부터 열을 빼앗을 수 있다. 그 결과, 웨이퍼(111)를 균일하게 냉각할 수 있어, 웨이퍼(111)에 대한 과도한 가열을 억제할 수 있다.
(냉각부)
기판 지지대(112) 내에는, 웨이퍼(111)를 냉각하기 위한 냉매를 흘리는 냉매 유로(131)가 형성되어 있다. 본 실시 형태에서는, 냉매로서 물이 사용되지만, 이 냉매는 냉각 칠러 등 다른 냉매를 사용해도 된다. 냉매 유로(131)는 처리실(110)의 외부에 있어서, 냉매 유로(131)에 냉매를 공급하는 냉매 공급관(132)과, 냉매 유로(131)로부터 냉매를 배출하는 냉매 배출관(136)에 접속되고, 도면 중의 화살표 F의 방향으로 냉매가 흐르도록 구성되어 있다. 냉매 공급관(132)에는, 하류로부터 순서대로, 냉매 공급관(132)을 개폐하는 개폐 밸브(133), 냉매 유량을 제어하는 유량 제어 장치(134), 냉매원(135)이 설치되어 있다. 개폐 밸브(133)와 유량 제어 장치(134)는 제어부(40)와 전기적으로 접속되어 있고, 제어부(40)에 의해 제어된다.
주로, 냉매 유로(131), 냉매 공급관(132), 개폐 밸브(133), 유량 제어 장치(134), 냉매원(135), 냉매 배출관(136)에 의해 냉각부가 구성된다. 냉각부는, 펠티에 소자 등을 사용하여 구성할 수도 있다. 냉각부를 사용함으로써, 웨이퍼(111)나 유전체판(113)을 더 냉각할 수 있다.
(온도 검출기)
유전체판(113) 내[바람직하게는 웨이퍼(111)의 근방], 또는 유전체판(113)의 이면[기판 지지대(112)와 접하는 면]에 접하도록, 유전체판(113)의 온도를 검출하는 온도 검출기(114)가 설치되어 있다. 온도 검출기(114)에는, 예를 들어, 열전쌍을 사용할 수 있다.
또한, 처리실(110) 내의 웨이퍼(111)의 상방에는, 웨이퍼(111)의 온도를 검출하는 온도 검출기(115)가 설치되어 있다. 온도 검출기(115)에는, 예를 들어, 적외선 센서를 사용할 수 있다.
온도 검출기(114, 115)는, 각각 제어부(40)에 전기적으로 접속되어 있다. 온도 검출기(114)에 의해 검출된 유전체판(113)의 온도가 소정의 온도보다도 높은 경우, 혹은, 온도 검출기(115)에 의해 검출된 웨이퍼(111)의 온도가 소정의 온도보다도 높은 경우, 제어부(40)는 유전체판(113)의 온도가 소정의 온도로 되도록, 혹은, 웨이퍼(111)의 온도가 소정의 온도로 되도록, 개폐 밸브(133)와 유량 제어 장치(134)를 제어하여, 냉매 유로(131)에 흘리는 냉각수의 유량을 조절한다.
(가스 공급부)
처리실(110)의 측벽에는, 예를 들어 질소(N2) 등의 가스를 공급하는 가스 공급관(152)이 설치되어 있다. 가스 공급관(152)에는, 상류로부터 순서대로, 가스 공급원(155), 가스 유량을 조정하는 유량 제어 장치(154), 가스 유로를 개폐하는 밸브(153)가 설치되어 있고, 이 밸브(153)를 개폐함으로써, 처리실(110) 내에 가스 공급관(152)으로부터 가스가 공급, 또는 공급 정지된다. 유량 제어 장치(154)에 의해 가스 유량이 조절된다. 가스 공급관(152)으로부터 공급되는 가스는, 웨이퍼(111)를 냉각하거나, 퍼지 가스로서 처리실(110) 내의 가스를 압출하거나 하는 데 사용된다.
가스 공급원(155)과 유량 제어 장치(154)와 밸브(153)와 가스 공급관(152)에 의해 가스 공급부가 구성된다. 유량 제어 장치(154)와 밸브(153)는, 제어부(40)와 전기적으로 접속되어 있고, 제어부(40)에 의해 제어된다.
(가스 배출부)
예를 들어 직육면체인 처리 용기(118)의 하부이며 처리실(110)의 측벽에는, 처리실(110) 내의 가스를 배기하는 가스 배출관(162)이 설치되어 있다. 가스 배출관(162)의 높이 위치는, 기판 지지대(112)에 재치된 웨이퍼(111)의 표면의 높이 위치보다도 낮게 되어 있다. 가스 배출관(162)에는, 상류로부터 순서대로, 압력 조정 밸브(163)와, 배기 장치로서의 진공 펌프(164)가 설치되어 있고, 이 압력 조정 밸브(163)의 개도를 조정함으로써, 처리실(110) 내의 압력이 소정의 값으로 조정된다.
가스 배출관(162)과 압력 조정 밸브(163)와 진공 펌프(164)에 의해 가스 배출부가 구성된다. 압력 조정 밸브(163)와 진공 펌프(164)는, 제어부(40)와 전기적으로 접속되어 있고, 제어부(40)에 의해 압력 제어된다.
(웨이퍼 반송구)
처리 용기(118)의 일측면에는, 처리실(110) 내외에 웨이퍼(111)를 반송하기 위한 웨이퍼 반송구(171)가 형성되어 있다. 웨이퍼 반송구(171)에는, 게이트 밸브(100)가 설치되어 있고, 게이트 밸브 구동부(173)가 게이트 밸브(100)를 개방함으로써, 처리실(110) 내와 프론트 엔드 모듈(20) 내부가 연통하도록 구성되어 있다. 게이트 밸브(100)를 개방하면, 프론트 엔드 모듈(20) 내의 반송 로봇(202)이, 처리실(110) 내의 웨이퍼(111)를 반출한다.
(프로세스 모듈에 있어서의 가열 처리의 구체예)
다음에, 기판 처리 장치(1)에 있어서의 본 실시 형태의 기판 처리 동작에 대해서 설명한다. 본 실시 형태의 기판 처리는, 반도체 장치를 제조하는 복수 공정 중의 일 공정을 구성하는 것이다. 이 기판 처리 동작은, 제어부(40)에 의해 제어된다. 여기서는, 프로세스 모듈(10)에 있어서의 구체적인 가열 처리 방법에 대해서 설명한다. 이 가열 처리는, 다음에 서술하는 바와 같이, 기판 반입 공정, 질소 가스 치환 공정, 가열 처리 공정, 기판 반출 공정의 순서대로 행해진다.
(기판 반입 공정)
웨이퍼(111)를 처리실(110) 내에 반입하는 기판 반입 공정에 있어서, 우선, 게이트 밸브(100)를 개방하여, 처리실(110)과 프론트 엔드 모듈(20)을 연통시킨다. 다음에, 처리 대상의 웨이퍼(111)를, 반송 로봇(202)에 의해, 프론트 엔드 모듈(20) 내로부터 처리실(110) 내에 반입한다. 처리실(110) 내에 반입된 웨이퍼(111)는 반송 로봇(202)에 의해, 기판 지지대(112) 상의 유전체판(113) 상에 재치된다. 반송 로봇(202)이 처리실(110) 내로부터 프론트 엔드 모듈(20) 내로 복귀하면, 게이트 밸브(100)가 폐쇄된다.
(질소 가스 치환 공정)
웨이퍼(111)가 처리실(110) 내에 반입된 후, 처리실(110) 내를 질소(N2) 분위기로 치환한다. 웨이퍼(111)를 반입할 때에 처리실(110) 외부의 대기 분위기가 말려들어가므로, 이 대기 분위기 중의 수분이나 산소가 프로세스에 영향을 미치지 않도록 처리실(110) 내의 N2 치환을 행한다. 가스 배출관(162)으로부터, 진공 펌프(164)에 의해 처리실(110) 내의 가스(분위기)를 배출하는 동시에, 가스 공급관(152)으로부터, N2 가스를 처리실(110) 내에 도입한다. 이때, 압력 조정 밸브(163)의 밸브의 개도를 조정함으로써, 처리실(110) 내의 압력을 소정의 값(예를 들어 대기압)으로 조정한다.
또한, 이 가스 치환 공정은, 웨이퍼 처리를 개시하기 전의 준비 공정의 일부로서 행해져도 된다. 또한, 동시에 복수의 처리실(110) 내를 질소 분위기로 치환해도 된다.
(가열 처리 공정)
다음에, 마이크로파 발생부(120)에서 발생시킨 마이크로파를, 도파구(122)로부터 처리실(110) 내에 도입하여, 웨이퍼(111)의 표면에 조사한다. 이 마이크로파 조사에 의해, 예를 들어, 웨이퍼의 표면 상에 형성된 High-k막을 100 내지 600℃로 가열하여, High-k막을 개질한다. 구체적으로는, High-k막으로부터 C나 H 등의 불순물을 이탈시켜, 치밀화하여 안정된 절연체 박막으로 개질할 수 있다(막질 개선). High-k막 등의 유전체는, tanδ와 유전율의 곱에 따라서 마이크로파의 흡수율이 다르다. tanδ와 유전율의 곱이 클수록 마이크로파를 흡수하기 쉽다. 하이 파워의 마이크로파를 웨이퍼에 조사하여 처리함으로써, 웨이퍼 상의 유전체막이 가열되어 개질된다.
High-k막의 어닐에 대해서 설명하면, 웨이퍼(111)의 기판 재료인 실리콘이나 유전체판(113)의 재료인 석영에 비해, High-k막은 tanδ와 유전율의 곱이 크다. 따라서, High-k막을 성막한 웨이퍼에 마이크로파를 조사하면, High-k막만 선택적으로 가열할 수 있다. 또한, 하이 파워의 마이크로파를 조사하는 쪽이 막의 개질 효과가 크다. 따라서, 하이 파워의 마이크로파를 조사하면, 급속하게 High-k막의 온도를 상승시킬 수 있다.
마이크로파를 계속해서 공급함으로써 High-k막을 계속해서 가열하면, High-k막으로부터 실리콘 기판에의 열전도에 의해, High-k막과는 다른 막도 가열되어 버리는 경우가 있다.
이 경우, 앞 공정에서 처리된 온도보다 높은 온도로 되면, 이미 구축되어 있는 디바이스가 무너지거나, 막의 특성이 변화되는 경우가 있다. 그 때문에 앞 공정에서 처리된 온도를 초과하는 온도에서 처리를 상정하는 것은 어렵다.
따라서, 본 발명의 실시 형태에서는, 마이크로파를 조사하는 중에, 냉매 유로(131)에 냉각수를 공급함으로써, 웨이퍼(111)의 온도 상승을 억제한다. 바람직하게는, 웨이퍼(111)의 온도가 상한 온도 이하가 되도록, 유량 제어 장치(134)를 제어하여, 냉매 유로(131)에 흘리는 냉각수의 유량을 조절한다. 이때, 유전체판(113)에 의해, 냉각 효과를 향상시킬 수 있다. 이와 같이, 웨이퍼(111)의 처리 온도를 일정하게 함으로써, 복수의 웨이퍼를 처리한 경우라도, 처리 후의 웨이퍼의 상태를 균일하게 할 수 있다.
또한, 가열 처리 공정에 있어서, 가스 공급용 밸브(153)를 개방하여, 처리실(110) 내에 가스 공급관(152)으로부터 N2 가스를 도입하는 동시에, 압력 조정 밸브(163)에 의해 처리실(110) 내의 압력을 소정의 값(예를 들어 대기압)으로 조정하면서, 가스 배출관(162)으로부터 처리실(110) 내의 N2 가스를 배출한다. 이와 같이 하여, 가열 처리 공정에 있어서, 처리실(110) 내를 미리 정해진 압력값으로 유지하는 동시에, N2 가스를 흘림으로써, 웨이퍼(111)를 냉각할 수 있다. 본 실시 형태에서는, 주파수 2.45㎓의 마이크로파를 파워 1600W, 처리실(110) 내의 압력을 대기압으로서 5분간, 가열 처리를 행하였다. 이와 같이 하여, 소정 시간, 마이크로파를 도입하여 기판 가열 처리를 행한 후, 마이크로파의 도입을 정지한다. 여기서는, 웨이퍼(111)를 수평 방향으로 회전시키지 않고 가열 처리를 행하고 있지만, 웨이퍼(111)를 회전시키면서 가열 처리를 행해도 된다.
또한, 상기 가열 처리 공정에서는, High-k막을 가열하도록 하였지만, 마이크로파의 파장을 적절하게 설정함으로써, High-k막 이외의 기판 부분을 가열하는 것도, 물론 가능하다.
(기판 반출 공정)
가열 처리 공정이 종료되면, 기판 반입 공정에서 설명한 수순과는 반대의 수순에 의해, 가열 처리한 웨이퍼(111)를 처리실(110)로부터 반출하고, 프론트 엔드 모듈(20) 내에 반송한다.
본 실시 형태에 따르면, 적어도 다음의 (1) 내지 (5)의 효과를 발휘할 수 있다.
(1) 기판 지지대와 기판 사이에 유전체판을 끼움으로써, 기판 지지대와 기판 사이에 기체를 개재하는 경우에 비해, 기판 지지대와 기판 사이의 길이를 단축할 수 있으므로, 기판의 냉각 효과를 향상시킬 수 있다. 또한, 유전체판의 열전도율은 기체의 열전도율보다 높으므로, 기판의 냉각 효과를 보다 향상시킬 수 있다.
(2) 기판의 높이 위치에 있어서의 마이크로파의 전계를 강하게 할 수 있기 때문에, 기판을 효율적으로 가열할 수 있다.
(3) 폴리이미드막이나 High-k막과 같이, 유전율과 tanδ의 곱이 큰 물질을 선택적으로 가열할 수 있고, 그때, 폴리이미드막이나 High-k막보다도 유전율과 tanδ의 곱이 작은 유전체판의 가열을 억제할 수 있으므로, 기판 온도의 과도한 상승을 억제하면서, 폴리이미드막이나 High-k막을 포함하는 기판을, 종래보다도 저온에서 가열 처리할 수 있다.
(4) 처리실 내의 온도 검출기를 사용하여, 기판의 냉각 정도를 프로세스에 따라서 제어할 수 있다.
(5) 유전체판에 접촉시킨 온도 검출기를 사용하여, 유전체판의 냉각 정도를 프로세스에 따라서 제어할 수 있다.
또한, 본 발명은, 상술한 실시 형태에 한정되는 것이 아니라, 그 요지를 일탈하지 않는 범위에서 다양하게 변경이 가능한 것은 물론이다.
본 발명의 실시 형태는, 적어도 상술한 (1) 내지 (5)의 효과 중 적어도 1개의 효과를 발휘하도록 구성하는 것도 가능하다.
또한, 상술한 실시 형태에서는, N2 가스를 사용하고 있지만, 프로세스의 문제나, 안전성의 문제가 없으면, 열전달율이 높은 다른 가스(예를 들어 희석 He 가스)를 N2 가스에 추가하고, 웨이퍼의 냉각 효과를 향상시켜도 된다.
또한, 처리실(110) 내에 있어서의 압력 조정용의 가스와, 웨이퍼 냉각용의 가스가 다른 종류이어도 된다. 예를 들어, 처리실(110) 내에 있어서의 압력 조정에 N2 가스를 사용하고, 웨이퍼 냉각에 희석 He 가스를 사용해도 된다.
또한, 상술한 각 실시 형태에서는, 웨이퍼에 처리가 실시되는 경우에 대해서 설명하였지만, 처리 대상은 포토마스크나 프린트 배선 기판, 액정 패널, 콤팩트 디스크 및 자기 디스크 등이어도 된다.
본 명세서에는, 적어도 다음 발명이 포함된다.
즉, 제1 발명은, 기판을 처리하는 처리실과, 상기 처리실 내에 설치되는 도전성의 기판 지지대와, 상기 기판 지지대 상에 설치되고 기판이 재치되는 유전체판과, 상기 처리실 외에 설치되는 마이크로파 발생부와, 상기 마이크로파 발생부에서 발생된 마이크로파를, 상기 처리실 내에 공급하는 마이크로파 공급부를 포함하는 기판 처리 장치를 제공한다.
제2 발명은, 제1 발명의 기판 처리 장치로서, 상기 공급되는 마이크로파의 진공 중의 파장을 λ로 하고, 상기 유전체판의 유전율을 ε으로 할 때, 상기 유전체판의 두께가, (λ/4)×(ε)-1/2의 홀수배의 길이, 혹은, (λ/4)×(ε)-1/2의 홀수배의 길이에 가까운 길이인 기판 처리 장치를 제공한다. 즉, 상기 유전체판의 두께가, 상기 유전체판 중의 마이크로파의 파장의 1/4의 홀수배의 길이로부터 1/8 파장 이내의 길이인 기판 처리 장치를 제공한다.
제3 발명은, 제2 발명의 기판 처리 장치로서, 상기 유전체판의 두께가, (λ/4)×(ε)-1/2의 길이로부터 1/8 파장 이내의 길이인 기판 처리 장치를 제공한다.
제4 발명은, 제1 발명 내지 제3 발명의 기판 처리 장치로서, 상기 기판 지지대는 냉각 구조를 갖는 기판 처리 장치를 제공한다.
제5 발명은, 제1 발명 내지 제4 발명의 기판 처리 장치로서, 상기 유전체판 내에, 상기 유전체판의 온도를 계측하는 온도 검출기가 설치되어 있는 기판 처리 장치를 제공한다.
제6 발명은, 제1 발명 내지 제5 발명의 기판 처리 장치로서, 상기 유전체판의 재질이 석영인 기판 처리 장치를 제공한다.
제7 발명은, 제1 발명 내지 제5 발명의 기판 처리 장치로서, 상기 유전체판의 재질이 알루미나인 기판 처리 장치를 제공한다.
제8 발명은, 제1 발명 내지 제5 발명의 기판 처리 장치로서, 상기 유전체판의 유전율과 유전 정접의 곱은, 상기 기판에 포함되는 가열 대상의 유전율과 유전 정접의 곱보다도 작은 기판 처리 장치를 제공한다.
제9 발명은, 기판을 처리하는 처리실과, 상기 처리실 내에 설치되는 도전성의 기판 지지대와, 상기 기판 지지대 상에 설치되고 기판이 재치되는 유전체판과, 상기 처리실 외에 설치되는 마이크로파 발생부와, 상기 마이크로파 발생부에서 발생된 마이크로파를, 상기 처리실 내에 공급하는 마이크로파 공급부를 구비하는 기판 처리 장치를 사용한 반도체 장치의 제조 방법으로서, 기판을 처리실에 반입하고, 상기 기판 지지대 상의 유전체판 상에 기판을 재치하는 기판 재치 공정과, 상기 처리실 내에 상기 마이크로파 공급부로부터 마이크로파를 공급하여, 상기 유전체판 상의 기판을 처리하는 기판 처리 공정과, 상기 기판 처리 공정 후, 상기 처리실로부터 기판을 반출하는 기판 반출 공정을 포함하는 반도체 장치의 제조 방법을 제공한다.
1 : 기판 처리 장치 10 : 프로세스 모듈(PM)
20 : 프론트 엔드 모듈(EFEM) 30 : 로드 포트(LP)
40 : 제어부 100 : 게이트 밸브(GV)
110 : 처리실 111 : 웨이퍼
112 : 기판 지지대 113 : 유전체판
114 : 온도 검출기 115 : 온도 검출기
118 : 처리 용기 120 : 마이크로파 발생부
121 : 도파로 122 : 도파구
126 : 매칭 기구 131 : 냉매 유로
132 : 냉매 공급관 133 : 개폐 밸브
134 : 유량 제어 장치 135 : 냉매원
136 : 냉매 배출관 152 : 가스 공급관
153 : 개폐 밸브 154 : 유량 제어 장치
155 : 가스 공급원 162 : 가스 배출관
163 : 압력 조정 밸브 164 : 진공 펌프
171 : 웨이퍼 반송구 173 : 게이트 밸브 구동부
200 : 기판 재치부 201 : 팬
202 : 반송 로봇 203 : 받침대
204 : 에어 플로우 205 : 로봇 지지대
206 : 배기관 207 : 가스 배출용 밸브
208 : 펌프 300 : 셔터
301 : 포드

Claims (15)

  1. 기판을 처리하는 처리실과,
    상기 처리실 내에 설치되는 도전성의 기판 지지대와,
    상기 기판 지지대 상에, 상기 기판 지지대에 접하도록 설치되고 기판이 재치되는 유전체판과,
    상기 처리실 외에 설치되는 마이크로파 발생부와,
    상기 마이크로파 발생부에서 발생된 마이크로파를, 상기 처리실 내에 공급하는 마이크로파 공급부와,
    상기 기판의 표면에 형성된 가열 대상의 유전율과 유전 정접의 곱에 기초하여 마이크로파 주파수를 선택하도록 상기 마이크로파 발생부를 제어하는 제어부
    를 포함하고,
    상기 공급되는 마이크로파의 진공 중의 파장을 λ로 하고, 상기 유전체판의 유전율을 ε으로 할 때, 상기 유전체판의 두께는 (λ/4)×(ε)-1/2의 홀수배의 길이인, 기판 처리 장치.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제1항에 있어서,
    상기 기판 지지대는 냉각 구조를 갖는 기판 처리 장치.
  6. 삭제
  7. 제5항에 있어서,
    상기 유전체판 내에, 상기 유전체판의 온도를 계측하는 온도 검출기가 설치되어 있는 기판 처리 장치.
  8. 삭제
  9. 제1항에 있어서,
    상기 기판은 불순물을 포함하는 High-k 막을 갖는 기판 처리 장치.
  10. 제1항에 있어서,
    상기 기판 지지대에 냉각부가 설치되고,
    상기 기판에 마이크로파를 공급하고 있는 동안, 상기 냉각부에 냉매를 공급하도록 상기 제어부가 상기 냉각부를 제어하는 기판 처리 장치.
  11. 삭제
  12. 삭제
  13. 제1항에 있어서,
    상기 유전체판의 유전율과 유전 정접의 곱은, 상기 기판에 포함되는 가열 대상의 유전율과 유전 정접의 곱보다도 작은 기판 처리 장치.
  14. 삭제
  15. 기판을 처리하는 처리실과, 상기 처리실 내에 설치되는 도전성의 기판 지지대와, 상기 기판 지지대 상에, 상기 기판 지지대에 접하도록 설치되고 기판이 재치되는 유전체판과, 상기 처리실 외에 설치되는 마이크로파 발생부와, 상기 마이크로파 발생부를 제어하는 제어부와, 상기 마이크로파 발생부에서 발생된 마이크로파를, 상기 처리실 내에 공급하는 마이크로파 공급부를 구비하고, 상기 공급되는 마이크로파의 진공 중의 파장을 λ로 하고, 상기 유전체판의 유전율을 ε으로 할 때, 상기 유전체판의 두께는 (λ/4)×(ε)-1/2의 홀수배의 길이인 기판 처리 장치를 사용한 반도체 장치의 제조 방법으로서,
    기판을 상기 처리실에 반입하고, 상기 기판 지지대 상의 상기 유전체판 상에 기판을 재치하는 기판 재치 공정과,
    상기 기판의 표면에 형성된 가열 대상의 유전율과 유전 정접의 곱에 기초하여 마이크로파 주파수를 선택하여 상기 처리실 내에 상기 마이크로파 공급부로부터 마이크로파를 공급하여, 상기 유전체판 상의 기판을 처리하는 기판 처리 공정과,
    상기 기판 처리 공정 후, 상기 처리실로부터 기판을 반출하는 기판 반출 공정
    을 포함하는 반도체 장치의 제조 방법.
KR1020120102368A 2011-09-15 2012-09-14 기판 처리 장치 및 반도체 장치의 제조 방법 Active KR101461276B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011202165A JP5901917B2 (ja) 2011-09-15 2011-09-15 基板処理装置および半導体装置の製造方法
JPJP-P-2011-202165 2011-09-15

Publications (2)

Publication Number Publication Date
KR20130029752A KR20130029752A (ko) 2013-03-25
KR101461276B1 true KR101461276B1 (ko) 2014-11-12

Family

ID=47881061

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120102368A Active KR101461276B1 (ko) 2011-09-15 2012-09-14 기판 처리 장치 및 반도체 장치의 제조 방법

Country Status (4)

Country Link
US (1) US9171724B2 (ko)
JP (1) JP5901917B2 (ko)
KR (1) KR101461276B1 (ko)
TW (1) TWI492324B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5617708B2 (ja) * 2011-03-16 2014-11-05 東京エレクトロン株式会社 蓋体開閉装置
JP2014192372A (ja) * 2013-03-27 2014-10-06 Tokyo Electron Ltd マイクロ波加熱処理装置
EP3121519B1 (en) * 2014-03-20 2021-12-29 Guangdong Midea Kitchen Appliances Manufacturing Co., Ltd. Connection structure and input/output connection structure of semiconductor microwave generator for microwave oven, and microwave oven
GB2543549B (en) * 2015-10-21 2020-04-15 Andor Tech Limited Thermoelectric Heat pump system
US11621168B1 (en) 2022-07-12 2023-04-04 Gyrotron Technology, Inc. Method and system for doping semiconductor materials

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002280380A (ja) * 2001-03-19 2002-09-27 Japan Science & Technology Corp 半導体装置の成膜方法
US20050212626A1 (en) * 2002-05-07 2005-09-29 Toshiyuki Takamatsu High frequency reaction processing system
JP2006196336A (ja) * 2005-01-14 2006-07-27 Matsushita Electric Ind Co Ltd マイクロ波加熱装置
JP2007258286A (ja) * 2006-03-22 2007-10-04 Tokyo Electron Ltd 熱処理装置、熱処理方法及び記憶媒体

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6352421A (ja) * 1986-08-22 1988-03-05 Hitachi Ltd ウエハの加熱処理方法および加熱処理装置
JPS63207121A (ja) * 1987-02-23 1988-08-26 Nikon Corp 光ｃｖｄによる薄膜の製造方法及びそれに使用される装置
US6712019B2 (en) * 1996-02-08 2004-03-30 Canon Kabushiki Kaisha Film forming apparatus having electrically insulated element that introduces power of 20-450MHz
US6478924B1 (en) * 2000-03-07 2002-11-12 Applied Materials, Inc. Plasma chamber support having dual electrodes
JP2002016014A (ja) * 2000-06-29 2002-01-18 Sanyo Electric Co Ltd 半導体装置の製造方法および製造装置
JP2002134417A (ja) * 2000-10-23 2002-05-10 Tokyo Electron Ltd プラズマ処理装置
JP2002289521A (ja) 2001-03-27 2002-10-04 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2004296820A (ja) 2003-03-27 2004-10-21 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
JP4179041B2 (ja) * 2003-04-30 2008-11-12 株式会社島津製作所 有機ｅｌ用保護膜の成膜装置、製造方法および有機ｅｌ素子
TW201005825A (en) * 2008-05-30 2010-02-01 Panasonic Corp Plasma processing apparatus and method
KR101341371B1 (ko) * 2008-11-18 2013-12-13 도쿄엘렉트론가부시키가이샤 플라즈마 처리 장치 및 플라즈마 처리 방법
JP5350345B2 (ja) * 2010-09-22 2013-11-27 株式会社神戸製鋼所 薄膜半導体の結晶性評価装置および方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002280380A (ja) * 2001-03-19 2002-09-27 Japan Science & Technology Corp 半導体装置の成膜方法
US20050212626A1 (en) * 2002-05-07 2005-09-29 Toshiyuki Takamatsu High frequency reaction processing system
JP2006196336A (ja) * 2005-01-14 2006-07-27 Matsushita Electric Ind Co Ltd マイクロ波加熱装置
JP2007258286A (ja) * 2006-03-22 2007-10-04 Tokyo Electron Ltd 熱処理装置、熱処理方法及び記憶媒体

Also Published As

Publication number Publication date
TW201312682A (zh) 2013-03-16
KR20130029752A (ko) 2013-03-25
US9171724B2 (en) 2015-10-27
TWI492324B (zh) 2015-07-11
US20130072034A1 (en) 2013-03-21
JP5901917B2 (ja) 2016-04-13
JP2013065623A (ja) 2013-04-11

Similar Documents

Publication Publication Date Title
KR101243632B1 (ko) 기판 처리 장치 및 반도체 장치의 제조 방법
US8486222B2 (en) Substrate processing apparatus and method of manufacturing a semiconductor device
WO2012133441A1 (ja) 基板処理装置、半導体装置の製造方法及び基板処理方法
JP5256328B2 (ja) 基板処理装置および半導体装置の製造方法
US9646862B2 (en) Substrate processing apparatus, method of manufacturing semiconductor device and non-transitory computer-readable recording medium
KR102311459B1 (ko) 기판 처리 장치, 반도체 장치의 제조 방법, 및 프로그램
KR101461276B1 (ko) 기판 처리 장치 및 반도체 장치의 제조 방법
JP6838010B2 (ja) 基板処理装置、半導体装置の製造方法およびプログラム
JP2013073947A (ja) 基板処理装置
JP2012195570A (ja) 基板処理装置及び基板処理方法
TWI793744B (zh) 基板處理裝置、半導體裝置之製造方法及程式
JP2012174764A (ja) 基板処理装置及び半導体装置の製造方法
JPWO2013146118A1 (ja) 基板処理装置および半導体装置の製造方法
JP2014072224A (ja) 基板処理装置及び半導体装置の製造方法
JP5955052B2 (ja) 半導体装置の製造方法、基板処理装置、及びプログラム
JP2012174763A (ja) 基板処理装置
JP2014132613A (ja) 基板処理装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20120914

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20131011

Patent event code: PE09021S01D

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

Comment text: Final Notice of Reason for Refusal

Patent event date: 20140530

Patent event code: PE09021S02D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20141025

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20141106

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20141106

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20171018

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20171018

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20181023

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20181023

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20201019

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20211019

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20221019

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20231011

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20241008

Start annual number: 11

End annual number: 11