KR101454998B1 - Methods for forming finfets with self-aligned source/drain - Google Patents
Methods for forming finfets with self-aligned source/drain Download PDFInfo
- Publication number
- KR101454998B1 KR101454998B1 KR1020130031949A KR20130031949A KR101454998B1 KR 101454998 B1 KR101454998 B1 KR 101454998B1 KR 1020130031949 A KR1020130031949 A KR 1020130031949A KR 20130031949 A KR20130031949 A KR 20130031949A KR 101454998 B1 KR101454998 B1 KR 101454998B1
- Authority
- KR
- South Korea
- Prior art keywords
- region
- semiconductor
- semiconductor fin
- doped region
- type doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 26
- 239000004065 semiconductor Substances 0.000 claims abstract description 78
- 239000012535 impurity Substances 0.000 claims abstract description 33
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims abstract description 20
- 238000000407 epitaxy Methods 0.000 claims abstract description 9
- 238000005530 etching Methods 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 13
- 238000002955 isolation Methods 0.000 claims description 8
- 229910052785 arsenic Inorganic materials 0.000 claims description 5
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 5
- 230000005669 field effect Effects 0.000 claims description 5
- 238000002347 injection Methods 0.000 claims description 4
- 239000007924 injection Substances 0.000 claims description 4
- VEXZGXHMUGYJMC-UHFFFAOYSA-M Chloride anion Chemical compound [Cl-] VEXZGXHMUGYJMC-UHFFFAOYSA-M 0.000 claims description 3
- 239000007943 implant Substances 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 239000000460 chlorine Substances 0.000 description 9
- 229910052801 chlorine Inorganic materials 0.000 description 8
- 239000000463 material Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000002513 implantation Methods 0.000 description 5
- 239000002356 single layer Substances 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 2
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 2
- 238000011068 loading method Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical group [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- ITWBWJFEJCHKSN-UHFFFAOYSA-N 1,4,7-triazonane Chemical compound C1CNCCNCCN1 ITWBWJFEJCHKSN-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910010038 TiAl Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- -1 chlorine ions Chemical class 0.000 description 1
- 125000001309 chloro group Chemical group Cl* 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 229910001195 gallium oxide Inorganic materials 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- HYXGAEYDKFCVMU-UHFFFAOYSA-N scandium oxide Chemical compound O=[Sc]O[Sc]=O HYXGAEYDKFCVMU-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910003468 tantalcarbide Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/62—Fin field-effect transistors [FinFET]
- H10D30/6212—Fin field-effect transistors [FinFET] having fin-shaped semiconductor bodies having non-rectangular cross-sections
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/01—Manufacture or treatment
- H10D62/021—Forming source or drain recesses by etching e.g. recessing by etching and then refilling
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
방법은, 반도체 핀의 중앙 부분을 커버하도록 게이트 스택을 형성하고, n 타입 도핑 영역을 형성하도록 반도체 핀의 노출된 부분을 n 타입 불순물로 도핑하는 것을 포함한다. 중앙 부분의 적어도 일부는 게이트 스택에 의해 n 타입 불순물을 받는 것이 막아진다. 방법은, 리세스를 형성하도록 염소 라디칼을 사용하여 n 타입 도핑 영역을 에칭하고, 리세스에 반도체 영역을 재성장시키도록 에피텍시를 수행하는 것을 더 포함한다. The method includes forming a gate stack to cover a central portion of the semiconductor fin and doping an exposed portion of the semiconductor fin with an n-type impurity to form an n-type doped region. At least a portion of the central portion is prevented from receiving n-type impurities by the gate stack. The method further includes performing epitaxy to etch the n-type doped region using a chlorine radical to form a recess and to regrow the semiconductor region in the recess.
Description
본 발명은 반도체 분야에 관한 것이다. The present invention relates to the field of semiconductors.
핀 전계 효과 트랜지스터(FinFET; Fin Field-Effect Transistor)의 형성에 있어서, 먼저 반도체 핀이 형성되고, 그 다음에 반도체 핀의 일부 상에 게이트 스택을 형성하는 것이 이어진다. 게이트 스택의 대향 측에 핀의 노출된 단부(end) 부분은 리세스(recess)를 형성하도록 제거된다. 그 다음, 소스 및 드레인 영역이 에피텍시를 통해 리세스에 재성장된다. In the formation of a FinFET (Fin Field-Effect Transistor), first a semiconductor fin is formed, followed by forming a gate stack on a part of the semiconductor fin. The exposed end portion of the fin on the opposite side of the gate stack is removed to form a recess. The source and drain regions are then regenerated to the recesses through epitaxy.
핀 전계 효과 트랜지스터(FinFET)의 성능은 소스 및 드레인 영역의 프로파일에 의해 강하게 영향을 받는데, 이 프로파일은 예를 들어, 리세스가 게이트 스택 아래로 얼마나 많이 연장하는지인 언더컷(undercut)의 정도를 포함한다. 제어 가능한 성능을 유지하기 위해, 언더컷의 크기가 정확하게 제어될 수 있는 것이 바람직하다. 또한, 동일 칩 상의 동일한 유형의 FinfET 전반에 걸쳐 언더컷들이 균일한 것이 바람직할 수 있다. 그러나, 언더컷 제어는 달성하기가 어렵다. 예를 들어, 노출된 핀 부분의 패턴 밀도에 의해 야기되는 패턴 로딩 영향으로 인해, 언더컷들이 상당히 다를 수 있다. 따라서 언더컷을 제어하는 것이 도전 과제가 된다. The performance of the fin field effect transistor (FinFET) is strongly influenced by the profile of the source and drain regions, including the extent of undercuts, for example how much the recess extends below the gate stack do. In order to maintain controllable performance, it is desirable that the size of the undercut can be accurately controlled. It may also be desirable for the undercuts to be uniform over the same type of FinfET on the same chip. However, undercut control is difficult to achieve. For example, due to pattern loading effects caused by the pattern density of exposed pin portions, the undercuts can be significantly different. Therefore, controlling the undercut becomes a challenge.
방법은, 반도체 핀의 중앙 부분을 커버하도록 게이트 스택을 형성하고, n 타입 도핑 영역을 형성하도록 반도체 핀의 노출된 부분을 n 타입 불순물로 도핑하는 것을 포함한다. 중앙 부분의 적어도 일부는 게이트 스택에 의해 n 타입 불순물을 받는 것이 막아진다. 방법은, 리세스를 형성하도록 염소 라디칼을 사용하여 n 타입 도핑 영역을 에칭하고, 리세스에 반도체 영역을 재성장시키도록 에피텍시를 수행하는 것을 더 포함한다. The method includes forming a gate stack to cover a central portion of the semiconductor fin and doping an exposed portion of the semiconductor fin with an n-type impurity to form an n-type doped region. At least a portion of the central portion is prevented from receiving n-type impurities by the gate stack. The method further includes performing epitaxy to etch the n-type doped region using a chlorine radical to form a recess and to regrow the semiconductor region in the recess.
본 실시예 및 이의 이점의 보다 완전한 이해를 위해, 이제 첨부 도면과 함께 취한 다음의 설명을 참조한다.
도 1 내지 도 5b는 일부 예시적인 실시예에 따라 핀 전계 효과 트랜지스터(FinFET)를 제조하는 중간 단계들의 단면도 및 사시도이다. For a more complete understanding of the present embodiments and advantages thereof, reference is now made to the following description taken in conjunction with the accompanying drawings.
Figures 1 to 5B are cross-sectional and perspective views of intermediate steps for fabricating a FinFET (FinFET) in accordance with some exemplary embodiments.
본 개시의 실시예를 이루고 사용하는 것이 아래에 상세하게 설명된다. 그러나, 실시예는 광범위하게 다양한 구체적 상황에서 구현될 수 있는 수많은 적용 가능한 개념을 제공하는 것임을 알아야 한다. 설명되는 구체적 실시예는 예시적인 것이며, 본 개시의 범위를 한정하지 않는다.The construction and use of embodiments of the present disclosure will be described in detail below. It should be understood, however, that the embodiments provide a number of applicable concepts that can be implemented in a wide variety of specific contexts. The specific embodiments described are exemplary and are not intended to limit the scope of the disclosure.
핀 전계 효과 트랜지스터(FinFET) 및 이의 형성 방법이 다양한 예시적인 실시예에 따라 제공된다. FinFET을 형성하는 중간 단계들이 예시된다. 실시예의 변형이 설명된다. 다양한 도면 및 예시적인 실시예 전반에 걸쳐, 유사한 참조 번호는 유사한 구성요소를 지정하는데 사용된다. A fin field effect transistor (FinFET) and a method of forming the same are provided according to various exemplary embodiments. Intermediate steps for forming a FinFET are illustrated. Variations of the embodiment are described. Throughout the various drawings and the exemplary embodiments, like reference numerals are used to designate like elements.
도 1 내지 도 5b는 예시적인 실시예에 따른 FinFET의 형성에서의 사시도 및 단면도를 예시한다. 도 1은 기판(20), 격리 영역(22), 격리 영역(22) 사이의 반도체 스트립(24), 및 격리 영역(22)의 상부 표면 위의 반도체 핀(26)을 포함한 구조의 사시도를 예시한다. 기판(20)은 반도체 기판일 수 있으며, 이는 또한 실리콘 기판, 실리콘 카본 기판, 또는 기타 반도체 재료로 형성된 기판일 수 있다. 기판(20)은 p 타입 또는 n 타입 불순물로 저농도 도핑될 수 있다. Figures 1 to 5B illustrate a perspective view and a cross-sectional view in the formation of a FinFET according to an exemplary embodiment. 1 illustrates a perspective view of a structure including a
격리 영역(22)은 예를 들어 쉘로우 트렌치 아이솔레이션(STI; Shallow Trench Isolation) 영역일 수 있다. STI 영역(22)의 형성은, 트렌치(도시되지 않음)를 형성하도록 반도체 기판(20)을 에칭하고, STI 영역(22)을 형성하도록 트렌치를 유전체 재료로 채우는 것을 포함할 수 있다. STI 영역(22)은 실리콘 산화물을 포함할 수 있지만, 질화물과 같은 다른 유전체 재료도 또한 사용될 수 있다. 반도체 핀(26)은 아래의 반도체 스트립(24)과 중첩할 수 있다. 반도체 핀(26)의 형성은, 반도체 핀(26)의 상부 표면과 동일 높이의 상부 표면을 갖도록 STI 영역(22)을 형성하고, STI 영역(22)을 리세싱(recessing)하는 것을 포함할 수 있다. 따라서, STI 영역(22)의 제거된 부분 사이의 반도체 재료 부분이 반도체 핀(26)이 된다. 반도체 핀(26) 그리고 반도체 스트립(24)의 일부 또는 실질적으로 전부는, 실질적으로 순수한 실리콘, 또는 실리콘 카본, 실리콘 게르마늄 등을 포함하지만 이에 한정되는 것은 아닌 기타 실리콘 함유 화합물을 포함할 수 있다. The
일부 실시예에서, 예를 들어 주입 단계를 통해 웰 도핑(well doping)이 수행되고, 웰 영역(28)이 형성된다. 웰 영역(28)은 반도체 핀(26) 및 반도체 스트립(24)의 적어도 상부 부분 안으로 연장한다. 웰 영역(28)은 또한 STI 영역(22)의 바닥 표면 아래인 기판(20) 부분 안으로 연장한다. n 타입 FinFET이 형성될 경우, 웰 영역(28)은 붕소, 인듐 등과 같은 p 타입 불순물을 포함하는 p 웰 영역일 수 있다. 다른 경우에, p 타입 FinFET이 형성될 경우, 웰 영역(28)은 인, 비소, 안티몬 등과 같은 n 타입 불순물을 포함하는 n 웰 영역일 수 있다. 웰 영역(28)에서의 도핑 농도는 약 1 x 1018 /cm3보다 낮을 수 있고, 약 1 x 1016 /cm3와 약 1 x 1018 /cm3 사이일 수 있다. 대안의 실시예에서, 웰 도핑은 수행되지 않는다. 이들 실시예에서, 반도체 핀(26) 및 반도체 스트립(24)은 진성(intrinsic)일 수 있으며, 이는 p 타입 및 n 타입 불순물로 도핑되지 않는다는 것을 의미한다. In some embodiments, well doping is performed through an implant step, for example, and a
도 2a 및 도 2b는 게이트 스택(30)의 형성에서의 사시도와 단면도를 각각 예시한다. 도 2b에 도시된 도면은 도 2a에서의 평면 절단선 2B-2B로부터 얻어진다. 게이트 스택(30)은 반도체 핀(26)의 중앙 부분을 커버하며, 반도체 핀(26)의 단부 부분을 커버하지 않은 채 둔다. 또한, 게이트 스택(30)은 반도체 핀(26)의 중앙 부분의 측벽 및 상부 표면 상에 형성된다.2A and 2B illustrate a perspective view and a cross-sectional view, respectively, in the formation of the
일부 실시예에서, 게이트 스택(30)은 최종 FinFET에서도 남아 있으며, 최종 FinFET의 게이트 스택을 형성한다. 이들 실시예에서, 각각의 게이트 스택(30)(도 2b 및 도 3b)은 반도체 핀(26)의 측벽 및 상부 표면 상의 게이트 유전체(32) 및 게이트 유전체(32) 상의 게이트 전극(34)을 포함한다. 게이트 유전체(32)는 실리콘 산화물, 실리콘 질화물, 갈륨 산화물, 알루미늄 산화물, 스칸듐 산화물, 지르코늄 산화물, 란탄 산화물, 하프늄 산화물, 이들의 조합, 및 이들의 다층으로부터 선택될 수 있다. 게이트 전극(34)은 폴리실리콘, 내화 금속, 또는 예를 들어, Ti, W, TiAl, TaC, TaCN, TaAlC, TaAlCN, TiN 및 TiW을 함유한 각각의 화합물을 포함하는 전도성 재료를 포함할 수 있다. 다른 예에서, 게이트 전극(34)은 니켈(Ni), 금(Au), 구리(Cu), 또는 이들의 합금을 포함한다. In some embodiments, the
대안의 실시예에서, 게이트 스택(30)은 후속 단계에서 교체 게이트로 교체될 더미 게이트 스택을 형성한다. 따라서, 게이트 스택(30)은 더미 게이트 전극(34로도 표기됨)을 포함할 수 있으며, 이는 예를 들어 폴리실리콘을 포함할 수 있다. 더미 게이트 유전체(32)는 더미 게이트 전극(34)과 반도체 핀(26) 사이에 형성되거나 형성되지 않을 수 있다. 이들 실시예에서 게이트 스페이서(36)는 게이트 스택(30)의 일부로서 형성되거나 형성되지 않을 수 있다. In an alternate embodiment, the gate stack 30 forms a dummy gate stack to be replaced with a replacement gate in a subsequent step. Thus, the
다음으로, 도 3a, 도 3b, 도 3c, 및 도 3d를 참조하면, n 타입 불순물을 주입하도록 n 타입 도핑 단계가 수행된다. 도 3b에 도시된 도면은 도 3a에서의 평면 절단선 3B-3B로부터 얻어지고, 도 3c 및 도 3d에 도시된 도면은 도 3a에서의 평면 절단선 3C/3D-3C/3D로부터 얻어진다. 일부 실시예에 따르면, n 타입 도핑 단계는 주입을 통해 수행되는데, 화살표(38)는 주입된 불순물 및 각각의 주입을 나타낸다. 도 3a에 도시된 바와 같이, 주입은 반대 방향으로 기울어진 적어도 2개의 경사 주입(tilted implantation)을 포함할 수 있으며, 경사 각도(tilt angle) α는 약 10도와 약 50도 사이일 수 있지만, 경사 각도 α는 더 크거나 더 작을 수 있다. 그 결과, 반도체 핀(26)(도 2a)의 주입되어지는 부분은 주입 영역(40)(이하 n 타입 도핑 영역(40)으로 지칭됨)을 형성한다. 주입 영역(40)은 반도체 핀(26)의 노출된 부분을 포함하고, 주입에 사용된 에너지에 따라 실질적으로 아래의 반도체 스트립(24)으로 연장하거나 연장하지 않을 수 있다. 주입된 n 타입 불순물은 비소, 인, 안티몬 등을 포함하지만, 질소와 같은 다른 n 타입 불순물도 사용될 수 있다. 주입 후에, n 타입 도핑 영역(40)에서의 n 타입 불순물 농도는 약 5 x 1019 /cm3보다 더 클 수 있다. Next, referring to FIGS. 3A, 3B, 3C, and 3D, an n-type doping step is performed to implant an n-type impurity. The view shown in Fig. 3B is obtained from the
도 3b를 참조하면, 게이트 스택(30)의 길이 방향(도 3a에서 예시된 X 방향)에 평행한 수직 평면에서, 주입(38)은 반대 방향으로 기울어진 2개의 주입을 포함하고, 그리하여 핀(26)(도 2a)의 노출된 부분 전체가 n 타입 불순물로 도핑되면서 n 타입 도핑 영역(40) 전반에 걸친 도핑 농도는 실질적으로 균일하다. 3B, in a vertical plane parallel to the longitudinal direction of the gate stack 30 (the X direction illustrated in FIG. 3A), the
도 3c는 n 타입 도핑 영역(40)이 게이트 스택(30) 아래로 연장하지 않는 실시예를 예시한다. 이들 실시예에서, 주입(38)은 실질적으로 수직이고, 게이트 스택(30)의 에지(30A)가 위치되어 있는 평면에 평행하다. 따라서, n 타입 도핑 영역(40)의 에지(40A)는 게이트 스택(30)의 에지(30A)에 정렬된다. 이들 실시예에서, 2개의 경사 주입이 n 타입 도핑 영역(40)의 프로파일을 형성하는데 사용될 수 있지만, 더 많은 경사 주입이 수행될 수 있다. 3C illustrates an embodiment in which the n-type doped
대안의 실시예에서, 도 3d에 도시된 바와 같이, 주입된 불순물(38)은 게이트 스택(30)의 수직 에지(30A)에 평행하지 않다. 따라서, 도 3b와 도 3d를 결합하여, 4개의 경사 주입이 도 3d에서의 n 타입 도핑 영역(40)의 프로파일을 형성하는데 사용될 수 있지만, 더 많은 경사 주입이 수행될 수 있다. 4개의 경사 주입의 각각은 다른 3개의 주입과 다른 방향으로 기울어진다. 게이트 스택(30)의 수직 에지(30A)에 평행하지 않은 경사 주입으로써, n 타입 도핑 영역(40)은 게이트 스택(30) 아래로 연장한다. 게이트 근접도(gate proximity)로 불리는 연장 거리 GP는 에너지 및 경사 각도 β를 제어함으로써 정확하게 제어될 수 있는데, 경사 각도 β는 에지(30A)가 위치되어 있는 수직 평면으로부터 기울어진 주입 불순물의 경사 각도이다. 일부 실시예에서, 경사 각도 β는 약 10도와 약 50도 사이이다. In an alternate embodiment, the implanted
대안의 실시예에서, 주입 대신에, n 타입 도핑은 등각의(conformal) 도핑 단계를 통해 수행되는데, 이는 (비소) 플라즈마를 발생시킴으로써 반도체 핀(26) 상에 (비소와 같은) n 타입 불순물의 등각의 층(도시되지 않음)을 형성하고, n 타입 불순물 위에 캐핑 층을 형성하고, 반도체 핀(26) 안으로 n 타입 불순물을 구동시키도록 어닐링을 수행하는 것을 포함할 수 있다 .In an alternative embodiment, instead of implantation, n-type doping is performed through a conformal doping step, which generates an n-type impurity (such as arsenic) on the
도 4a 및 도 4b는 n 타입 도핑 영역(40)의 에칭을 예시한다. 도 4b에 도시된 도면은 도 4a에서의 평면 절단선 4B-4B로부터 얻어진다. 제거된 n 타입 도핑 영역(40)에 의해 남은 공간은 이하 리세스(recess)(46)(도 4B)로 지칭한다. 에칭은 라디칼이 존재할 수 있는 환경(45)(진공 챔버와 같은)에서 수행될 수 있다. 화살표(44)는 양 및 음의 전하가 없는 염소 원자인 염소(Cl) 라디칼을 나타낸다. 염소 라디칼은 n 타입 도핑 영역(40)의 에칭에 사용된다. 염소 라디칼(44)은 바이어싱되지 않고, 따라서 단방향성(uni-directional)이 아닐 수 있지만, 이들은 방향 화살표로 예시되어 있다. 일부 실시예에서, 염소 라디칼(44)은 염소 플라즈마의 발생을 통해 발생되는데, 염소 이온을 필터링 제거하도록 염소 플라즈마가 필터링되고, n 타입 도핑 영역(40)의 에칭을 위해 진공 챔버에 염소 라디칼을 남길 수 있다. 대안의 실시예에서, 염소 라디칼(44) 외에도, 염소 이온(Cl-)도 또한 n 타입 도핑 영역(40)의 에칭에 사용될 수 있다. 이들 실시예에서, 염소 이온은 염소 플라즈마로부터 필터링되지 않는다. 4A and 4B illustrate the etching of the n-type doped
n 타입 도핑 영역(40)의 에칭 동안, 염소 라디칼(44)은 n 타입 도핑 영역(40)(도 3a) 안으로 침투하여 공격할 수 있으며, 그리하여 n 타입 도핑 영역(40)이 에칭된다. 염소 라디칼(44)은 도핑되지 않은(중성) 실리콘의 표면 또는 p 타입 도핑 실리콘의 표면에 패시베이션을 형성하는 특성을 가지며, 그리하여 염소 라디칼은 미도핑 실리콘 또는 p 타입 도핑 실리콘의 표면을 통해 침투할 수 없다. 그리하여 염소 라디칼은 미도핑 실리콘 및 p 타입 도핑 실리콘을 에칭하지 않는다. 따라서, 도 4b를 참조하면, p 웰 영역(28)이 p 타입으로 이루어진 경우, 핀 부분(26A)은 p 타입이고, 따라서 핀 부분(26A)은 에칭되지 않는다. p 웰 영역(28)이 n 타입으로 이루어진 경우, 핀 부분(26A)도 또한 n 타입으로 이루어진다. 핀 부분(26A)에서의 n 웰 도핑 농도는 낮으므로, 에칭 속도 또한 낮으며, 이는 핀 부분(26A)에서의 n 타입 도핑 농도에 따라 10초당 약 하나의 실리콘 단층보다 더 작거나 더 느릴 수 있다. 따라서, 핀 부분(26A)의 제거된 부분은 에칭에서 제거된다면 수개의 단층보다도 적거나 또는 심지어 하나의 단층보다도 적을 수 있다. 따라서, 핀 부분(26A)은 실질적으로 에칭되지 않으며, n 타입 영역(40)의 에칭에서 에칭 정지 층으로서 사용될 수 있다. 그러므로 n 타입 도핑 영역(40)의 각각의 에칭은 불순물(38)(도 3a)이 도핑되는 곳에 자가 정렬된다(self-aligned). 그리하여, 도 3a 내지 도 3d에서와 같이 n 타입 도핑의 정확한 제어를 통해, 핀 부분(26A)의 프로파일은 정확하게, 때때로 하나의 실리콘 단층의 정확도로 제어될 수 있다. During the etching of the n-type doped
실험 결과는, 웰 영역(28)의 도핑 농도가 약 1 x 1018 /cm3보다 낮고 n 타입 도핑 영역(40)이 약 5 x 1019 /cm3보다 큰 도핑 농도를 가짐으로써, n 타입 도핑 영역(40)(도 3a 및 도 3b)의 후속 에칭이 충분히 빠르며 핀 부분(26A)은 매우 작은 에칭 속도를 갖는다는 것을 나타내었다. 이는 핀 부분(26A)을 에칭하지 않고서 n 타입 도핑 영역(40)의 에칭을 가능하게 한다. Experimental results show that the doping concentration of the
도 5a 및 도 5b는 에피텍시 영역(48)의 에피텍셜 성장을 예시하며, 이는 결과적인 FinFET(50)의 소스 및 드레인 영역을 형성한다. 도 5b에 도시된 도면은 도 5a에서의 평면 절단선 5B-5B로부터 얻어진다. 에피텍시 영역(48)은 리세스(46)(도 4b)에 반도체 재료를 선택적으로 성장시킴으로써 형성된다. 웰 영역(28)이 n 웰 영역인 일부 예시적인 실시예에서, 에피텍시 영역(48)은 붕소와 같은 p 타입 불순물로 도핑된 실리콘 게르마늄을 포함한다. 따라서 결과적인 FinFET(50)은 p 타입 FinFET이다. 웰 영역(28)이 p 웰 영역인 대안의 실시예에서, 에피텍시 영역(48)은 인과 같은 n 타입 불순물로 도핑된 실리콘을 포함한다. 따라서 결과적인 FinFET(50)은 n 타입 FinFET이다. FIGS. 5A and 5B illustrate epitaxial growth of the
게이트 스택(30)이 더미 게이트 스택이 아닌 실시예에서, 소스/드레인 실리사이드 영역, 게이트 실리사이드 영역, 층간 유전체(ILD; Inter-Layer Dielectric), 및 소스/드레인 컨택 플러그 및 게이트 컨택 플러그(도시되지 않음)가 후속 공정 단계에서 더 형성될 수 있다. 게이트 스택(30)이 더미 게이트 스택인 대안의 실시예에서, ILD(도 5b에 개략적으로 도시됨)는 더미 게이트 스택(30)의 상부 표면과 동일 높이의 상부 표면 높이를 갖도록 형성될 수 있다. 그 다음, 더미 게이트 스택(30)이 제거되고, 게이트 유전체 및 게이트 전극(도시되지 않음)으로 교체된다. 각각의 게이트 유전체는 하이 k 유전체 재료를 포함할 수 있다. In an embodiment where the
본 개시의 실시예에서, FinFET의 소스 및 드레인 영역의 프로파일은 정밀하게, 때때로 단층의 정확도로 제어될 수 있다. 따라서, 반도체 핀의 에칭 및 에피텍시 재성장은 패턴 로딩 효과와 같은 일부 공정 편차로부터 벗어난다. 더욱이, 염소 라디칼은 게이트 스택(30) 및 STI 영역(22)(도 5a 및 도 5b)을 에칭하는데 있어서 매우 낮은 에칭 속도를 가지므로, STI 손실 및 게이트 손실이 최소화된다. In the embodiments of this disclosure, the profile of the source and drain regions of a FinFET can be controlled precisely, sometimes with the accuracy of a single layer. Thus, the etching and epitaxial regrowth of the semiconductor fin deviate from some process variations, such as pattern loading effects. Moreover, since the chlorine radical has a very low etch rate in etching the
일부 실시예에 따르면, 방법은, 반도체 핀의 중앙 부분을 커버하도록 게이트 스택을 형성하고, n 타입 도핑 영역을 형성하도록 반도체 핀의 노출된 부분을 n 타입 불순물로 도핑하는 것을 포함한다. 중앙 부분의 적어도 일부는 게이트 스택에 의해 n 타입 불순물을 받는 것이 막아진다. 방법은, 리세스를 형성하도록 염소 라디칼을 사용하여 n 타입 도핑 영역을 에칭하고, 리세스에 반도체 영역을 재성장시키도록 에피텍시를 수행하는 것을 더 포함한다. According to some embodiments, the method includes forming a gate stack to cover a central portion of the semiconductor fin and doping the exposed portion of the semiconductor fin with an n-type impurity to form an n-type doped region. At least a portion of the central portion is prevented from receiving n-type impurities by the gate stack. The method further includes performing epitaxy to etch the n-type doped region using a chlorine radical to form a recess and to regrow the semiconductor region in the recess.
다른 실시예에 따르면, 방법은, 반도체 핀의 중앙 부분을 커버하도록 게이트 스택을 형성하고, 중앙 부분의 대향 측에 n 타입 도핑 영역을 형성하도록 반도체 핀의 단부 부분을 n 타입 불순물로 주입하는 것을 포함한다. 반도체 핀의 중앙 부분의 일부는 n 타입 불순물을 받지 않는다. n 타입 도핑 영역은 리세스를 형성하도록 염소 라디칼을 사용하여 에칭되며, 에칭 단계는 n 타입 도핑 영역이 실질적으로 완전히 제거될 때 정지된다. 에칭 단계가 정지될 때 반도체 핀의 중앙 부분의 일부는 노출된다. 리세스에 반도체 영역을 재성장시키도록 에피텍시가 수행되며, 반도체 영역은 FinFET의 소스/드레인 영역을 형성한다. According to another embodiment, a method includes implanting an end portion of a semiconductor fin with an n-type impurity to form a gate stack to cover a central portion of the semiconductor fin and to form an n-type doped region on an opposite side of the central portion do. Part of the central portion of the semiconductor fin does not receive n type impurities. The n-type doped region is etched using a chlorine radical to form a recess, and the etching step is stopped when the n-type doped region is substantially completely removed. When the etching step is stopped, a part of the central portion of the semiconductor fin is exposed. Epitaxy is performed to regrow the semiconductor region in the recess and the semiconductor region forms the source / drain region of the FinFET.
또 다른 실시예에 따르면, 방법은, 반도체 핀의 중앙 부분을 커버하도록 게이트 스택을 형성하는 것을 포함하며, 반도체 핀은 반도체 핀의 대향 측에 쉘로우 트렌치 아이솔레이션 영역의 상부 표면보다 더 높다. 반도체 핀의 단부 부분은 n 타입 도핑 영역을 형성하도록 n 타입 불순물로 주입된다. 게이트 스택 아래의 반도체 핀의 중앙 부분의 일부는 도핑되지 않거나 약 1 x 1018 /cm3보다 더 낮은 도핑 농도로 저농도 도핑되고, 미도핑 또는 저농도 도핑 영역을 형성한다. 미도핑 또는 저농도 도핑 영역은 약 5 x 1019 /cm3보다 더 큰 도핑 농도를 갖는 n 타입 도핑 영역에 인접한다. 방법은, 리세스를 형성하도록 n 타입 도핑 영역을 에칭하는 것을 더 포함하며, 에칭 단계는 미도핑 또는 저농도 도핑 영역 상에서 정지한다. 미주입 영역으로부터 시작하는 반도체 영역을 재성장시키도록 에피텍시가 수행되며, 반도체 영역은 FinFET의 소스/드레인 영역을 형성한다.According to yet another embodiment, the method includes forming a gate stack to cover a central portion of the semiconductor fin, wherein the semiconductor fin is higher than the upper surface of the shallow trench isolation region on the opposite side of the semiconductor fin. An end portion of the semiconductor fin is implanted with n-type impurities to form an n-type doped region. A portion of the central portion of the semiconductor fin below the gate stack is undoped or lightly doped to a doping concentration of less than about 1 x 10 18 / cm 3 , forming an undoped or lightly doped region. An undoped or lightly doped region is adjacent to an n-type doped region having a doping concentration greater than about 5 x 10 19 / cm 3 . The method further includes etching the n-type doped region to form a recess, wherein the etching step stops on the undoped or lightly doped region. Epitaxy is performed to regrow the semiconductor region starting from the unimpeded region, and the semiconductor region forms the source / drain region of the FinFET.
실시예 및 이의 이점이 상세하게 기재되었지만, 첨부된 청구항에 의해 정의되는 실시예의 진정한 의미 및 범위에서 벗어나지 않고서 여기에 다양한 변경, 치환 및 대안이 행해질 수 있다는 것을 이해하여야 한다. 또한, 본 출원의 범위는 명세서에 기재된 프로세스, 기계, 제조, 및 물질 조성물, 수단, 방법 및 단계의 특정 실시예에 한정되고자 하지 않는다. 당해 기술 분야에서의 통상의 지식을 가진 자라면 본 개시로부터 용이하게 알 수 있듯이, 여기에 기재된 대응하는 실시예와 실질적으로 동일한 기능을 수행하거나 실질적으로 동일한 결과를 달성하는, 현재 존재하거나 나중에 개발될, 프로세스, 기계, 제조, 물질 조성물, 수단, 방법, 또는 단계가 본 개시에 따라 이용될 수 있다. 따라서, 첨부된 청구항은 이러한 프로세스, 기계, 제조, 물질 조성물, 수단, 방법, 또는 단계를 본 발명의 범위 내에 포함하고자 한다. 또한, 각각의 청구항은 개별 실시예를 구성하고, 다양한 청구항 및 실시예의 조합이 본 개시의 범위 내에 속한다.Although the embodiments and their advantages have been described in detail, it should be understood that various changes, substitutions and alternatives may be made therein without departing from the true spirit and scope of the embodiments defined by the appended claims. Further, the scope of the present application is not intended to be limited to the specific embodiments of the process, machine, manufacture, and materials compositions, means, methods and steps described in the specification. Those skilled in the art will readily appreciate from the present disclosure that existing or later developed devices that perform substantially the same function or achieve substantially the same result as the corresponding embodiments described herein , Process, machine, manufacture, material composition, means, method, or step may be utilized in accordance with the present disclosure. Accordingly, the appended claims intend to include within their scope such process, machine, manufacture, material composition, means, method, or step. Furthermore, each claim constitutes an individual embodiment, and the various claims and combinations of embodiments are within the scope of this disclosure.
20: 기판 22: 격리 영역
24: 반도체 스트립 26: 반도체 핀
28: 웰 영역 30: 게이트 스택
32: 게이트 유전체 34: 게이트 전극
40: 주입 영역 46: 리세스
48: 에피텍시 영역 50: FinFET20: substrate 22: isolation region
24: semiconductor strip 26: semiconductor pin
28: well region 30: gate stack
32: gate dielectric 34: gate electrode
40: injection region 46: recess
48: epitaxial region 50: FinFET
Claims (10)
n 타입 도핑 영역을 형성하도록 상기 반도체 핀의 노출된 부분을 n 타입 불순물로 도핑하는 단계로서, 상기 게이트 스택에 의해 상기 중앙 부분의 일부가 상기 n 타입 불순물을 받는 것으로부터 보호되는 것인, 상기 도핑 단계;
리세스(recess)를 형성하도록 염소 라디칼을 사용하여 상기 n 타입 도핑 영역을 에칭하는 단계; 및
상기 리세스에 반도체 영역을 재성장시키도록 에피텍시를 수행하는 단계
를 포함하는, 반도체 장치를 형성하는 방법. Forming a gate stack to cover a central portion of the semiconductor fin;
doping an exposed portion of the semiconductor fin with an n-type impurity to form an n-type doped region, wherein a portion of the central portion is protected from receiving the n-type impurity by the gate stack. step;
Etching the n-type doped region using a chlorine radical to form a recess; And
Performing epitaxy to regrow the semiconductor region in the recess
And forming a gate electrode on the semiconductor substrate.
상기 중앙 부분의 대향 측에 n 타입 도핑 영역을 형성하도록 상기 반도체 핀의 단부(end) 부분을 n 타입 불순물로 주입하는 단계로서, 상기 반도체 핀의 중앙 부분의 일부는 상기 n 타입 불순물을 받지 않는 것인, 주입 단계;
리세스(recess)를 형성하도록 염소 라디칼을 사용하여 상기 n 타입 도핑 영역을 에칭하는 단계로서, 상기 n 타입 도핑 영역이 완전히 제거될 때 에칭 단계가 정지되고, 상기 반도체 핀의 중앙 부분의 일부는 에칭되지 않는 것인, 에칭 단계; 및
상기 리세스에 반도체 영역을 재성장시키도록 에피텍시를 수행하는 단계로서, 상기 반도체 영역은 핀 전계 효과 트랜지스터(FinFET; Fin Field-Effect Transistor)의 소스/드레인 영역을 형성하는 것인, 상기 에피텍시 수행 단계
를 포함하는, 반도체 장치를 형성하는 방법. Forming a gate stack to cover a central portion of the semiconductor fin;
Implanting an end portion of the semiconductor fin into the n-type impurity so as to form an n-type doping region on the opposite side of the center portion, wherein a portion of the central portion of the semiconductor fin does not receive the n-type impurity An injection step;
Etching the n-type doped region using a chlorine radical to form a recess, wherein the etching step is stopped when the n-type doped region is completely removed, and a portion of a central portion of the semiconductor fin is etched The etching step is not performed; And
Performing epitaxy on the recess to re-grow the semiconductor region, wherein the semiconductor region forms a source / drain region of a Fin Field-Effect Transistor (FinFET) City performance steps
And forming a gate electrode on the semiconductor substrate.
n 타입 도핑 영역을 형성하도록 상기 반도체 핀의 단부 부분을 n 타입 불순물로 주입하는 단계로서, 상기 게이트 스택 아래의 상기 반도체 핀의 중앙 부분의 일부는 주입되지 않고, 미주입(un-implanted) 영역을 형성하며, 상기 미주입 영역은 상기 n 타입 도핑 영역과 인접한 것인, 상기 주입 단계;
리세스(recess)를 형성하도록 염소 라디칼을 사용하여 상기 n 타입 도핑 영역을 에칭하는 단계로서, 상기 미주입 영역 상에서 에칭 단계가 정지되는 것인, 상기 에칭 단계; 및
상기 미주입 영역으로부터 시작하는 반도체 영역을 재성장시키도록 에피텍시를 수행하는 단계로서, 상기 반도체 영역은 핀 전계 효과 트랜지스터(FinFET; Fin Field-Effect Transistor)의 소스/드레인 영역을 형성하는 것인, 상기 에피텍시 수행 단계
를 포함하는, 반도체 장치를 형성하는 방법.Forming a gate stack to cover a central portion of the semiconductor fin, wherein the semiconductor fin is higher on the opposite side of the semiconductor fin than the upper surface of the shallow trench isolation region;
implanting an end portion of the semiconductor fin with an n-type impurity to form an n-type doped region, wherein a portion of the central portion of the semiconductor fin under the gate stack is not implanted and has an un- Wherein the un-implanted region is adjacent to the n-type doped region;
Etching the n-type doped region using a chlorine radical to form a recess, wherein the etching step is stopped on the un-implanted region; And
Performing epitaxy to re-grow a semiconductor region starting from the un-injected region, wherein the semiconductor region forms a source / drain region of a Fin Field-Effect Transistor (FinFET) The epi-
And forming a gate electrode on the semiconductor substrate.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/728,837 US8927377B2 (en) | 2012-12-27 | 2012-12-27 | Methods for forming FinFETs with self-aligned source/drain |
| US13/728,837 | 2012-12-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20140085275A KR20140085275A (en) | 2014-07-07 |
| KR101454998B1 true KR101454998B1 (en) | 2014-10-27 |
Family
ID=50995251
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020130031949A Active KR101454998B1 (en) | 2012-12-27 | 2013-03-26 | Methods for forming finfets with self-aligned source/drain |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8927377B2 (en) |
| KR (1) | KR101454998B1 (en) |
| CN (1) | CN103903985B (en) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI556429B (en) * | 2014-07-10 | 2016-11-01 | 台灣積體電路製造股份有限公司 | Integrated circuit device and forming method thereof |
| CN105355658B (en) * | 2014-08-18 | 2019-10-18 | 联华电子股份有限公司 | Fin-shaped field effect transistor element and manufacturing method thereof |
| KR102265709B1 (en) * | 2014-09-19 | 2021-06-16 | 인텔 코포레이션 | Apparatus and methods to create a doped sub-structure to reduce leakage in microelectronic transistors |
| US20170323963A1 (en) * | 2014-12-23 | 2017-11-09 | Intel Corporation | Thin channel region on wide subfin |
| US10381465B2 (en) * | 2015-04-21 | 2019-08-13 | Varian Semiconductor Equipment Associates, Inc. | Method for fabricating asymmetrical three dimensional device |
| US9748364B2 (en) * | 2015-04-21 | 2017-08-29 | Varian Semiconductor Equipment Associates, Inc. | Method for fabricating three dimensional device |
| US10084085B2 (en) * | 2015-06-11 | 2018-09-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Fin field effect transistor (FinFET) device structure with stop layer and method for forming the same |
| CN105609470B (en) * | 2015-08-20 | 2019-01-18 | 中国科学院微电子研究所 | Semiconductor device having uniform threshold voltage distribution and method of manufacturing the same |
| KR102502885B1 (en) | 2015-10-06 | 2023-02-23 | 삼성전자주식회사 | Semiconductor devices and methods of manufacturing the same |
| KR102323943B1 (en) | 2015-10-21 | 2021-11-08 | 삼성전자주식회사 | Method of manufacturing semiconductor device |
| US10205024B2 (en) * | 2016-02-05 | 2019-02-12 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor structure having field plate and associated fabricating method |
| US9496225B1 (en) | 2016-02-08 | 2016-11-15 | International Business Machines Corporation | Recessed metal liner contact with copper fill |
| US9748389B1 (en) | 2016-03-25 | 2017-08-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for semiconductor device fabrication with improved source drain epitaxy |
| KR102481479B1 (en) * | 2016-04-29 | 2022-12-26 | 삼성전자 주식회사 | Integrated circuit device and method of manufacturing the same |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20120098843A (en) * | 2009-12-23 | 2012-09-05 | 인텔 코포레이션 | Multi-gate semiconductor device with self-aligned epitaxial source and drain |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7667271B2 (en) * | 2007-04-27 | 2010-02-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fin field-effect transistors |
| US8362575B2 (en) * | 2009-09-29 | 2013-01-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Controlling the shape of source/drain regions in FinFETs |
| US8664072B2 (en) * | 2012-05-30 | 2014-03-04 | Globalfoundries Inc. | Source and drain architecture in an active region of a P-channel transistor by tilted implantation |
-
2012
- 2012-12-27 US US13/728,837 patent/US8927377B2/en active Active
-
2013
- 2013-03-22 CN CN201310094844.2A patent/CN103903985B/en active Active
- 2013-03-26 KR KR1020130031949A patent/KR101454998B1/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20120098843A (en) * | 2009-12-23 | 2012-09-05 | 인텔 코포레이션 | Multi-gate semiconductor device with self-aligned epitaxial source and drain |
Also Published As
| Publication number | Publication date |
|---|---|
| US20140187011A1 (en) | 2014-07-03 |
| CN103903985B (en) | 2017-06-06 |
| US8927377B2 (en) | 2015-01-06 |
| KR20140085275A (en) | 2014-07-07 |
| CN103903985A (en) | 2014-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101454998B1 (en) | Methods for forming finfets with self-aligned source/drain | |
| KR101464075B1 (en) | Methods for forming finfets having multiple threshold voltages | |
| CN109728092B (en) | Fully covered gate structure and manufacturing method thereof | |
| KR101901059B1 (en) | Mechanisms for forming finfets with different fin heights | |
| US9178045B2 (en) | Integrated circuit devices including FinFETS and methods of forming the same | |
| KR101822267B1 (en) | Forming punch-through stopper regions in finfet devices | |
| CN103811346B (en) | Semiconductor device and method for manufacturing the same | |
| US11973127B2 (en) | Semiconductor structure with source/drain structure having modified shape | |
| CN111584486A (en) | Semiconductor device having staggered structure, method of manufacturing the same, and electronic apparatus | |
| TW201639099A (en) | Semiconductor device | |
| CN103855015A (en) | FinFET and manufacturing method thereof | |
| US11387236B2 (en) | Semiconductor device | |
| TWI723401B (en) | Different upper and lower spacers for contact | |
| CN108231683B (en) | Semiconductor device and method for manufacturing the same | |
| US9178041B2 (en) | Power MOSFET and methods for forming the same | |
| CN112786702A (en) | Semiconductor device with a plurality of transistors | |
| KR100788367B1 (en) | Semiconductor device having edimos transistor and method for forming same | |
| TWI834903B (en) | Semiconductor device and method of forming the same and mehtod of forming finfet | |
| US9660086B2 (en) | Fin-shaped field effect transistor | |
| CN113451308B (en) | Transistor having source/drain regions with epitaxial semiconductor material segments | |
| CN105609470A (en) | Semiconductor device having uniform threshold voltage distribution and method of manufacturing the same | |
| US10381465B2 (en) | Method for fabricating asymmetrical three dimensional device | |
| CN113972267A (en) | Transistor with mixed source/drain region | |
| KR20100078983A (en) | Semiconductor device having recess gate and method of fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20130326 |
|
| PA0201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20131230 Patent event code: PE09021S01D |
|
| PG1501 | Laying open of application | ||
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20140730 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20141020 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20141020 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| FPAY | Annual fee payment |
Payment date: 20171013 Year of fee payment: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20171013 Start annual number: 4 End annual number: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20181011 Year of fee payment: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20181011 Start annual number: 5 End annual number: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20191010 Year of fee payment: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20191010 Start annual number: 6 End annual number: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20201015 Start annual number: 7 End annual number: 7 |
|
| PR1001 | Payment of annual fee |
Payment date: 20211013 Start annual number: 8 End annual number: 8 |
|
| PR1001 | Payment of annual fee |
Payment date: 20231011 Start annual number: 10 End annual number: 10 |
|
| PR1001 | Payment of annual fee |
Payment date: 20241008 Start annual number: 11 End annual number: 11 |