KR101452190B1 - Method for manufacturing multi-layer pcb - Google Patents
Method for manufacturing multi-layer pcb Download PDFInfo
- Publication number
- KR101452190B1 KR101452190B1 KR1020130017942A KR20130017942A KR101452190B1 KR 101452190 B1 KR101452190 B1 KR 101452190B1 KR 1020130017942 A KR1020130017942 A KR 1020130017942A KR 20130017942 A KR20130017942 A KR 20130017942A KR 101452190 B1 KR101452190 B1 KR 101452190B1
- Authority
- KR
- South Korea
- Prior art keywords
- sheet
- image pattern
- image
- substrate
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 134
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 90
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 50
- 238000000059 patterning Methods 0.000 claims abstract description 42
- 238000005530 etching Methods 0.000 claims abstract description 41
- 239000011889 copper foil Substances 0.000 claims abstract description 39
- 239000012212 insulator Substances 0.000 claims abstract description 20
- 238000002844 melting Methods 0.000 claims abstract description 6
- 230000008018 melting Effects 0.000 claims abstract description 6
- 238000003825 pressing Methods 0.000 claims description 32
- 239000000853 adhesive Substances 0.000 claims description 15
- 230000001070 adhesive effect Effects 0.000 claims description 15
- 238000007747 plating Methods 0.000 claims description 15
- 238000012545 processing Methods 0.000 claims description 13
- 238000005498 polishing Methods 0.000 claims description 12
- 229910052802 copper Inorganic materials 0.000 claims description 9
- 239000010949 copper Substances 0.000 claims description 9
- 238000011161 development Methods 0.000 claims description 7
- 238000003475 lamination Methods 0.000 claims description 6
- 230000001678 irradiating effect Effects 0.000 claims description 5
- 238000005516 engineering process Methods 0.000 description 7
- 230000003014 reinforcing effect Effects 0.000 description 7
- 230000003287 optical effect Effects 0.000 description 6
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 4
- CDBYLPFSWZWCQE-UHFFFAOYSA-L Sodium Carbonate Chemical compound [Na+].[Na+].[O-]C([O-])=O CDBYLPFSWZWCQE-UHFFFAOYSA-L 0.000 description 4
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229920000642 polymer Polymers 0.000 description 4
- 238000007781 pre-processing Methods 0.000 description 4
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 150000003071 polychlorinated biphenyls Chemical class 0.000 description 3
- 238000010923 batch production Methods 0.000 description 2
- 239000003054 catalyst Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- XTEGARKTQYYJKE-UHFFFAOYSA-N chloric acid Chemical compound OCl(=O)=O XTEGARKTQYYJKE-UHFFFAOYSA-N 0.000 description 2
- 229940005991 chloric acid Drugs 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000009499 grossing Methods 0.000 description 2
- 238000003754 machining Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000000178 monomer Substances 0.000 description 2
- 238000005201 scrubbing Methods 0.000 description 2
- 229910000029 sodium carbonate Inorganic materials 0.000 description 2
- JPVYNHNXODAKFH-UHFFFAOYSA-N Cu2+ Chemical compound [Cu+2] JPVYNHNXODAKFH-UHFFFAOYSA-N 0.000 description 1
- 238000000018 DNA microarray Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000000084 colloidal system Substances 0.000 description 1
- 229910001431 copper ion Inorganic materials 0.000 description 1
- 229910000365 copper sulfate Inorganic materials 0.000 description 1
- ARUVKPQLZAKDPS-UHFFFAOYSA-L copper(II) sulfate Chemical compound [Cu+2].[O-][S+2]([O-])([O-])[O-] ARUVKPQLZAKDPS-UHFFFAOYSA-L 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- -1 hydrogen peroxide compound Chemical class 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002086 nanomaterial Substances 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 239000000615 nonconductor Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005554 pickling Methods 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 238000002203 pretreatment Methods 0.000 description 1
- 229910052761 rare earth metal Inorganic materials 0.000 description 1
- 150000002910 rare earth metals Chemical class 0.000 description 1
- 230000036632 reaction speed Effects 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- UONOETXJSWQNOL-UHFFFAOYSA-N tungsten carbide Chemical compound [W+]#[C-] UONOETXJSWQNOL-UHFFFAOYSA-N 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/027—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed by irradiation, e.g. by photons, alpha or beta particles
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0364—Conductor shape
- H05K2201/0373—Conductors having a fine structure, e.g. providing a plurality of contact points with a structured tool
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
본 발명은 이미지패턴 구현방법 및 이미지패턴 구현방법이 포함된 고다층 PCB 제조방법에 관한 것으로, 더욱 상세하게는, PCB 기판의 미세한 이미지패턴을 원활하게 완성하고, 고다층 PCB 제작시 틀어짐을 해결하고 평탄도를 개선할 수 있도록 하는 이미지패턴 구현방법 및 이미지패턴 구현방법이 포함된 고다층 PCB 제조방법에 관한 것이다.
본 발명에 따른 이미지패턴 구현방법 및 이미지패턴 구현방법이 포함된 고다층 PCB 제조방법은, 절연체에 동 도금을 한 동박(40)이 형성된 기판(10)에 이미지필름(60)을 코팅한 후 상기 동박(40)을 부분적으로 녹여 절연체가 노출되도록 하여 이미지패턴(20)을 형성하는 에칭공정(S100); 상기 에칭공정(S100)을 통해 상기 기판(10)에 남은 상기 이미지패턴(20)에 레이저빔(30)을 조사하여 상기 이미지패턴(20)의 폭이 부분적으로 10 내지 30㎛를 갖도록 하는 미세이미지패턴공정(S200); 및 상기 미세이미지패턴공정(S200)을 통해 상기 기판(10)에 형성된 상기 이미지패턴(20)을 제외한 상기 이미지필름(60) 및 다른 잔존물을 완전히 제거하는 박리공정(S300)을 포함한다.The present invention relates to a method of manufacturing a high-multilayered PCB including an image pattern realizing method and an image pattern realizing method, and more particularly, to a method of manufacturing a multi-layered PCB by smoothly completing a fine image pattern of a PCB substrate, Layer PCB including a method of implementing an image pattern and a method of implementing an image pattern to improve flatness.
Layer PCB including the image patterning method and the image pattern implementing method according to the present invention is characterized in that an image film 60 is coated on a substrate 10 on which a copper foil 40 copper-plated on an insulator is formed, An etching process (S100) of forming an image pattern (20) by partially melting the copper foil (40) to expose the insulator; A laser beam 30 is irradiated to the image pattern 20 remaining on the substrate 10 through the etching step S100 so that the image pattern 20 has a width of 10 to 30 占 퐉, Pattern process S200; And a peeling process (S300) for completely removing the image film (60) and other residues except for the image pattern (20) formed on the substrate (10) through the micro image pattern process (S200).
Description
본 발명은 이미지패턴 구현방법 및 이미지패턴 구현방법이 포함된 고다층 PCB 제조방법에 관한 것으로, 더욱 상세하게는, PCB 기판의 미세한 이미지패턴을 원활하게 완성하고, 고다층 PCB 제작시 틀어짐을 해결하고 평탄도를 개선할 수 있도록 하는 이미지패턴 구현방법 및 이미지패턴 구현방법이 포함된 고다층 PCB 제조방법에 관한 것이다.
The present invention relates to a method of manufacturing a high-multilayered PCB including an image pattern realizing method and an image pattern realizing method, and more particularly, to a method of manufacturing a multi-layered PCB by smoothly completing a fine image pattern of a PCB substrate, Layer PCB including a method of implementing an image pattern and a method of implementing an image pattern to improve flatness.
패턴을 형성시키는 패턴 가공기술은 여러 산업분야의 기반이 되는 기반기술로서 전자소자, 광학소자, MEMS, 최근에는 바이오 소자에 이르기까지 다양한 분야에 있어서 파급효과를 줄 수 있는 핵심 기술이다.Pattern processing technology for forming patterns is a key technology that can provide ripple effects in various fields ranging from electronic devices, optical devices, MEMS, and recently, biotechnology, as underlying technologies that are the foundation of various industrial fields.
특히 1990년대 이후로 기존의 거시구조에서의 특성과는 다른 현상들이 나노구조에서 발현됨을 주목하는 연구가 속속 소개됨에 따라 이를 이용한 나노소자를 구성하기 위한 패턴 가공기술, 즉 패터닝 기술에 대한 연구가 집중적으로 이루어지고 있다.In particular, since the 1990s, there have been a number of studies focusing on the phenomena that are different from those of conventional macroscopic structures in nanostructures. As a result, studies on patterning technology, ie, patterning technology, .
또한 전기전자, 화학, 재료, 바이오 등의 전통적인 학문에 나노기술을 바탕으로 여러 혼합-응용기술이 발달함에 따라, 전자산업에서 주로 사용되던 미세패턴 가공기술의 응용은 점차 다양한 나노소자와 광학 소자를 비롯하여, 바이오 칩과 같은 바이오 소자에까지 그 응용성이 날로 넓어지고 있다.The application of fine patterning technology, which was mainly used in the electronics industry, has been increasingly applied to various nano devices and optical devices due to the development of various mixed-use technologies based on nanotechnology in the traditional fields of electric, electronic, chemical, And its applications to biotechnology such as biochips are becoming widespread.
한편, PCB란 회로 설계를 근거로 부품을 접속하기 위해 도체회로를 절연 기판의 표면 또는 내부에 형성하는 기판으로써 유리섬유 등의 절연체에 수지를 결합한 시트 여러 겹을 가열 가압 처리한 후 얻어진 결과물이다.On the other hand, a PCB is a substrate on which a conductor circuit is formed on the surface or inside of an insulating substrate for connecting components based on a circuit design, and is obtained by heating and pressing multiple layers of sheets obtained by bonding a resin to an insulator such as glass fiber.
이러한 PCB는 절연체에 필름을 코팅한 후에 이미지필름에 UV 자외선을 방사하여 패턴 이미지 부분과 패턴 이미지를 제외한 부분을 구분하는 노광 작업을 거치게 된다.These PCBs are exposed to ultraviolet rays by radiating ultraviolet rays on the image film after the film is coated on the insulator, thereby separating the pattern image portion and the pattern image portion.
이렇게 노광 작업이 마무리되면 이미지필름에서 노광 빛을 받은 이미지패턴을 제외한 부분이 제거되는 현상작업을 하게 된다.When the exposure operation is completed, the image film is subjected to a development process in which portions except for the image pattern that receives the exposure light are removed.
그리고, 이미지패턴을 제외한 부분의 동박은 에칭을 통하여 제거하게 된다.Then, the copper foil except the image pattern is removed through etching.
그러나, 에칭을 통하여 동박을 제거하여 이미지패턴을 완성하게 될 경우, 50㎛ 미만의 폭을 갖는 이미지패턴은 완성하기가 매우 까다로웠다.However, when an image pattern is completed by removing the copper foil through etching, an image pattern having a width of less than 50 mu m is very difficult to complete.
특히, 미세하게 연결된 이미지패턴의 경우, 에칭시 사용되는 염산과 염소산 등이 이미지패턴을 형태를 변형 시키거나 훼손시키는 문제점이 있었다.Particularly, in the case of a finely connected image pattern, hydrochloric acid and chloric acid used in etching have a problem of deforming or damaging the shape of the image pattern.
또한, 50㎛ 미만의 폭을 갖는 이미지패턴을 완성하기 위해서, 반복적으로 에칭을 하여 이미지패턴을 완성해야 하기 때문에 생산율이 저하되는 문제점이 있었다.Further, in order to complete an image pattern having a width of less than 50 占 퐉, there is a problem that the production rate is lowered because the image pattern must be completed by repeatedly etching.
한편, BVH적용 PCB의 경우, 치수 안정성이 불안함으로 인하여 LDI(LASER DIRECT IMAG -ING)등의 고가의 장비를 다수 사용해야 하는 등 원가상승의 요인으로 작용하였다.On the other hand, in case of BVH-applied PCB, it is necessary to use expensive equipment such as LDI (LASER DIRECT IMAGING) due to unstable dimensional stability.
그리고, PCB는 현재 제품의 다층화, 고기능화가 요구됨에 따라, 다수의 PCB가 적층 된 채로 프레스로 압착되어 고다층 PCB를 이룰 경우, 틀어짐 및 평탄도를 보장할 수 없기 때문에 불량률이 과도해지는 문제점이 있었다.In addition, since PCBs are required to have multi-layered and high-performance products, when a plurality of PCBs are laminated and press-bonded to form a multi-layered PCB, defects and flatness can not be guaranteed, .
또한, 제품의 완성단계에서 고 다층 PCB의 틀어짐 현상이 발견될 경우, 그 제품을 폐기하여 다시 공정을 수행해야 하기 때문에 생산효율을 저하되는 문제점이 있었다.
In addition, when a high-multilayer PCB is found to be distorted at the completion stage of the product, the product must be discarded and the process must be carried out again.
상기의 문제점을 해결하고자 안출 된 본 발명에 따른 이미지패턴 구현방법 및 이미지패턴 구현방법이 포함된 고다층 PCB 제조방법은, PCB 기판의 미세한 이미지패턴을 원활하게 제작할 수 있도록 하는 이미지패턴 구현방법 및 이미지패턴 구현방법이 포함된 고다층 PCB 제조방법을 제공하는데 목적이 있다.A method of manufacturing a high-multilayer PCB including a method of implementing an image pattern and a method of implementing an image pattern according to the present invention, which is devised to solve the above problems, includes a method of implementing an image pattern to smoothly produce a fine image pattern of a PCB substrate, Layer printed circuit board (PCB) including a method of fabricating a pattern.
본 발명에 따른 이미지패턴 구현방법 및 이미지패턴 구현방법이 포함된 고다층 PCB 제조방법은, PCB 기판의 복잡하고 미세한 이미지패턴을 간편하게 제작할 수 있도록 하는 이미지패턴 구현방법 및 이미지패턴 구현방법이 포함된 고다층 PCB 제조방법을 제공하는데 목적이 있다.A method of manufacturing a high-multilayer PCB including an image pattern implementation method and an image pattern implementation method according to the present invention includes a method of implementing an image pattern and an image pattern implementation method that enable a complicated and fine image pattern of a PCB substrate to be easily produced It is an object of the present invention to provide a method for manufacturing a multilayer PCB.
본 발명에 따른 이미지패턴 구현방법 및 이미지패턴 구현방법이 포함된 고다층 PCB 제조방법은, 미세한 이미지패턴을 완성하면서도 고다층의 PCB를 제조하면서도 쏠림현상이 제거되고 평탄도가 개선된 고다층의 PCB를 제조할 수 있는 이미지패턴 구현방법 및 이미지패턴 구현방법이 포함된 고다층 PCB 제조방법을 제공하는데 목적이 있다.
A method of manufacturing a high-multilayer PCB including a method of implementing an image pattern and a method of implementing an image pattern according to the present invention is a method for manufacturing a high-multilayer PCB, which includes finely patterning an image pattern, Layer printed circuit board (PCB), and a method of manufacturing an image pattern.
본 발명에 따른 이미지패턴 구현방법 및 이미지패턴 구현방법이 포함된 고다층 PCB 제조방법은, 절연체에 동 도금을 한 동박(40)이 형성된 기판(10)에 이미지필름(60)을 코팅한 후 상기 동박(40)을 부분적으로 녹여 절연체가 노출되도록 하여 이미지패턴(20)을 형성하는 에칭공정(S100); 상기 에칭공정(S100)을 통해 상기 기판(10)에 남은 상기 이미지패턴(20)에 레이저빔(30)을 조사하여 상기 이미지패턴(20)의 폭이 부분적으로 10 내지 30㎛를 갖도록 하는 미세이미지패턴공정(S200); 및 상기 미세이미지패턴공정(S200)을 통해 상기 기판(10)에 형성된 상기 이미지패턴(20)을 제외한 상기 이미지필름(60) 및 다른 잔존물을 완전히 제거하는 박리공정(S300)을 포함한다.Layer PCB including the image patterning method and the image pattern implementing method according to the present invention is characterized in that an
상기 미세이미지패턴공정(S200)은, 상기 기판(10)에 조사될 상기 레이저빔(30)의 조사 위치 및 조사 경로가 입력된 정보에 따라 상기 레이저빔(30)이 조사될 수 있도록 제어기(100)를 통해 제어하는 제어공정(S210)을 포함한다.The fine image pattern process S200 may be performed by a
상기 미세이미지패턴공정(S200)은, 상기 기판(10) 상면의 상기 이미지패턴(20)의 폭이 부분적으로 10 내지 30㎛이 되도록 가공하는 외층패턴공정(S220)과, 상기 기판(10) 하면의 상기 이미지패턴(20)의 폭이 부분적으로 10 내지 30㎛이 되도록 가공하는 내층패턴공정(S230)을 포함한다.The fine image patterning step S200 includes an outer layer patterning step S220 of processing the upper surface of the
절연체에 동 도금을 한 동박(40)이 형성된 기판(10)에 이미지필름(60)을 코팅한 후 상기 동박(40)을 부분적으로 녹여 절연체가 노출되도록 하여 이미지패턴(20)을 형성하는 에칭공정(S100); 상기 에칭공정(S100)을 통해 상기 기판(10)에 남은 상기 이미지패턴(20)에 레이저빔(30)을 조사하여 상기 이미지패턴(20)의 폭이 부분적으로 10 내지 30㎛를 갖도록 하는 미세이미지패턴공정(S200); 상기 미세이미지패턴공정(S200)을 통해 상기 기판(10)에 형성된 상기 이미지패턴(20)을 제외한 상기 이미지필름(60)의 잔존물을 완전히 제거하는 박리공정(S300); 상기 박리공정(S300)을 거친 다수 개의 기판(10)이 적층 된 하판시트(200)의 상부에 다수 개의 다른 기판(10)이 적층 된 상판시트(300)를 배치하고 그 주변에 리벳(80)을 설치하는 배치공정(S400); 상기 배치공정(S400)을 통해 적층 된 상기 상판시트(300)의 상면을 프레스(50)로 가압하여 상기 상판시트(300)와 하판시트(200)가 동일 조건에서 가압 되도록 하는 1차프레스공정(S500); 상기 1차프레스공정(S500)이 끝난 상기 상판시트(300)와 하판시트(200)를 상호 분리하고 홀 가공 하는 홀가공공정(S600); 상기 홀가공공정(S600)을 거친 상기 상판시트(300)와 하판시트(200)를 무 전해 동도금한 후, 상기 이미지필름(60)에 형성되는 이미지패턴(20) 부위를 제외한 부분을 정면작업, 라미네이션 작업, 노광 작업, 현상작업을 통해 제거한 다음, 상기 기판(10)에 노출된 동박(40) 부위를 녹여 절연체가 노출되도록 하여 이미지패턴(20)을 형성한 다음, 상기 이미지필름(60)의 이미지패턴(20)에 레이저빔(30)을 조사하여 상기 이미지패턴(20)의 폭이 부분적으로 10 내지 30㎛가 되도록 하는 외부미세패턴공정(S700); 및 상기 하판시트(200)와 상판시트(300) 사이에 접착물(70)을 도포한 후 상기 프레스(50)로 상기 상판시트(300)의 상면을 가압하는 2차프레스공정(S800);을 포함한다.An etching process for forming an
상기 1차프레스공정(S500)은, 상기 상판시트(300)와 하판시트(200)의 두께를 평탄화하기 위해 연마하는 연마공정(S510)을 포함한다.The primary pressing step S500 includes a polishing step (S510) of polishing the
상기 외부미세패턴공정(S700)에서 상기 이미지패턴(20)은, 상기 상판시트(300)의 하면과 하판시트(200)의 상면에 형성된다.The
상기 외부미세패턴공정(S700)은, 상기 상판시트(300)의 하면과 하판시트(200)의 상면에 상기 이미지패턴(20)을 형성하기 위한 이미지필름(60) 씌우고, 상기 이미지필름(60)에서 상기 이미지패턴(20)의 폭이 부분적으로 30 초과 70㎛ 미만이 되도록 에칭하는 보강에칭공정(S710)을 포함한다.The outer fine patterning process S700 includes placing an
상기 2차프레스공정(S800)은, 상기 하판시트(200)와 상판시트(100) 사이에 사용되는 접착물(40)의 접착강도를 높이기 위해 상기 하판시트(200)와 상판시트(100)를 전처리하는 전처리공정(S810)을 포함한다.
The secondary pressing step S800 is a step of pressing the
본 발명에 따른 이미지패턴 구현방법 및 이미지패턴 구현방법이 포함된 고다층 PCB 제조방법은, PCB 기판 이미지패턴의 폭이 부분적으로 10 내지 30㎛의 미세한 형태를 갖 을 수 있도록 하는 기술적 효과가 있다.The method for manufacturing a high-multilayer PCB including the method of implementing an image pattern and the method of implementing an image pattern according to the present invention has a technical effect that a width of a PCB substrate image pattern can have a minute shape of 10 to 30 μm.
본 발명에 따른 이미지패턴 구현방법 및 이미지패턴 구현방법이 포함된 고다층 PCB 제조방법은, 복잡하고 미세한 이미지패턴을 간편하게 제작할 수 있으면서도, 고다층의 PCB의 쏠림현상이 제거되고 평탄도가 개선되도록 하는 기술적 효과가 있다.The method for manufacturing a high-multilayer PCB including the image pattern implementation method and the image pattern implementation method according to the present invention can easily produce complicated and fine image patterns while eliminating the tilting phenomenon of a high multilayer PCB and improving the flatness There is a technical effect.
본 발명에 따른 이미지패턴 구현방법 및 이미지패턴 구현방법이 포함된 고다층 PCB 제조방법은, 미세한 이미지패턴을 제작하면서, 두께 편차가 최소화된 고다층 PCB를 제조함으로써 이미지패턴의 불량률이 최소화되어 생산효율이 극대화될 수 있는 기술적 효과가 있다.
Layer printed circuit board (PCB) manufacturing method that includes the method of implementing an image pattern and the method of implementing an image pattern according to the present invention is to manufacture a high-multilayer PCB with minimized thickness deviation while manufacturing a fine image pattern, There is a technical effect that can be maximized.
도 1은 본 발명의 일실시 예에 따른 이미지패턴 구현방법을 개략적으로 나타내는 순서도 이다.
도 2는 본 발명의 일실시 예에 따른 이미지패턴 구현방법의 각 단계를 나타내는 개념도 이다.
도 3은 본 발명의 일실시 예에 따른 이미지패턴 구현방법이 포함된 고다층 PCB 제조방법을 개략적으로 나타내는 순서도 이다.
도 4는 본 발명의 일실시 예에 따른 이미지패턴 구현방법이 포함된 고다층 PCB 제조방법의 각 단계를 나타내는 개념도 이다.FIG. 1 is a flowchart schematically showing a method of implementing an image pattern according to an embodiment of the present invention.
FIG. 2 is a conceptual diagram showing each step of an image pattern implementation method according to an embodiment of the present invention.
3 is a flowchart schematically showing a method for manufacturing a high-multilayer PCB including a method of implementing an image pattern according to an embodiment of the present invention.
4 is a conceptual view showing each step of a method of manufacturing a high-multilayer PCB including a method of implementing an image pattern according to an embodiment of the present invention.
후술하는 본 발명에 대한 상세한 설명은, 본 발명이 실시될 수 있는 특정 실시예를 예시로서 도시하는 첨부 도면을 참조한다. 이들 실시 예는 당업자가 본 발명을 실시할 수 있기에 충분하도록 상세히 설명된다. 본 발명의 다양한 실시 예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시 예에 관련하여 본 발명의 정신 및 범위를 벗어나지 않으면서 다른 실시 예로 구현될 수 있다. 또한, 각각의 개시된 실시예 내의 개별 구성요소의 위치 또는 배치는 본 발명의 정신 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다. 따라서, 후술하는 상세한 설명은 한정적인 의미로서 취하려는 것이 아니며, 본 발명의 범위는, 적절하게 설명된다면, 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다. 도면에서 유사한 참조부호는 여러 측면에 걸쳐서 동일하거나 유사한 기능을 지칭하며, 길이 및 면적, 두께 등과 그 형태는 편의를 위하여 과장되어 표현될 수도 있다.The following detailed description of the invention refers to the accompanying drawings, which illustrate, by way of illustration, specific embodiments in which the invention may be practiced. These embodiments are described in sufficient detail to enable those skilled in the art to practice the invention. It should be understood that the various embodiments of the present invention are different, but need not be mutually exclusive. For example, certain features, structures, and characteristics described herein may be implemented in other embodiments without departing from the spirit and scope of the invention in connection with one embodiment. It is also to be understood that the position or arrangement of the individual components within each disclosed embodiment may be varied without departing from the spirit and scope of the invention. The following detailed description is, therefore, not to be taken in a limiting sense, and the scope of the present invention is to be limited only by the appended claims, along with the full scope of equivalents to which such claims are entitled, if properly explained. In the drawings, like reference numerals refer to the same or similar functions throughout the several views, and length and area, thickness, and the like may be exaggerated for convenience.
이하에서는, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 하기 위하여, 본 발명의 바람직한 실시 예들에 관하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.
Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings, so that those skilled in the art can easily carry out the present invention.
이하의 상세한 설명에서는, 일 예로 PCB 기판의 미세한 이미지패턴을 원활하게 완성하고, 고다층 PCB 제작시 틀어짐을 해결하고 평탄도를 개선할 수 있도록 하는 이미지패턴 구현방법 및 이미지패턴 구현방법이 포함된 고다층 PCB 제조방법 [특히, 미세이미지패턴공정 ]의 기술적 구성을 동일하게 적용할 수 있음은 물론이라 할 것이다.
In the following detailed description, for example, an image pattern implementation method and an image pattern implementation method that smoothly finish a fine image pattern of a PCB substrate, It is needless to say that the technical structure of the multi-layer PCB manufacturing method (particularly, the micro image patterning process) can be equally applied.
도 1은 본 발명의 일실시 예에 따른 이미지패턴 구현방법을 개략적으로 나타내는 순서도 이다.FIG. 1 is a flowchart schematically showing a method of implementing an image pattern according to an embodiment of the present invention.
도 2는 본 발명의 일실시 예에 따른 이미지패턴 구현방법의 각 단계를 나타내는 개념도 이다.FIG. 2 is a conceptual diagram showing each step of an image pattern implementation method according to an embodiment of the present invention.
도 1 및 2를 살펴보면, 절연체에 동 도금을 한 동박(40)이 형성된 기판(10)에 이미지필름(60)을 코팅한 후 상기 동박(40)을 부분적으로 녹여 절연체가 노출되도록 하여 이미지패턴(20)을 형성하는 에칭공정(S100)이 진행된다.1 and 2, an
이어서, 상기 에칭공정(S100)을 통해 상기 기판(10)에 남은 상기 이미지패턴(20)에 레이저빔(30)을 조사하여 상기 이미지패턴(20)의 폭이 부분적으로 10 내지 30㎛를 갖도록 하는 미세이미지패턴공정(S200)이 수행된다.The
그리고, 상기 미세이미지패턴공정(S200)을 통해 상기 기판(10)에 형성된 상기 이미지패턴(20)을 제외한 상기 이미지필름(60)의 잔존물을 완전히 제거하는 박리공정(S300)이 수행된다.
Then, a peeling process (S300) is performed to completely remove the remnants of the image film (60) except the image pattern (20) formed on the substrate (10) through the fine image pattern process (S200).
에칭공정(Etching process ( S100S100 ))
절연체를 동 도금을 통하여 동박(40)이 형성된 상기 기판(10)은, 에칭에 앞서 상기 기판(10)에 이미지필름(60)을 코팅하게 된다.The
여기서 상기 이미지필름(60)은, 상기 기판(10)의 동박(40), 즉, 상기 기판(10) 상에서 전류가 흐르는 곳과 흐르지 않는 곳을 구획하기 위한 이미지패턴(20)을 완성하기 위해 사용된다.Wherein the
이러한 상기 이미지필름(60)을 통해 완성된 상기 이미지패턴(20)은, 상기 기판(10) 상의 절연체와 구획되어 전류가 흐를 수 있게 된다.The
이때, 도금된 상기 기판(10)의 상기 동박(40) 상에 발생 된 산화 막이나 지문 등을 제거하고, 상기 이미지필름(60)이 원활하게 상기 기판(10)과 접착되도록 동박 면을 거칠게 해주는 스크러빙(scrubbing)인 정면작업을 진행하게 된다.At this time, an oxidized film or a fingerprint generated on the
정면작업 후 상기 이미지필름(60)을 기 설정된 열과 압력으로 상기 기판(10)에 압착 도포하는 라미네이션(lamination) 작업을 수행하게 된다.A lamination operation of compressing and applying the
이어서, 라미네이션 된 상기 기판(10)에 UV 등의 자외선 또는 빛 에너지를 공급하여 단량체(monomer)를 중합체(polymer)로 반응시켜 필요한 패턴 이미지를 재현하는 노광 작업을 수행하게 된다.Subsequently, an ultraviolet ray or light energy such as UV is supplied to the laminated
그리고, 노광 작업에서 중합체로 변하지 않은 부분을 탄산나트륨을 이용하여 벗겨내는 현상 작업을 수행하게 된다.Then, a developing operation for peeling off the portion that has not changed into a polymer in the exposure operation using sodium carbonate is performed.
이렇게 현상작업을 통해 상기 이미지필름(60)의 상기 이미지패턴(20) 부위를 제외한 부분이 제거되면, 상기 이미지패턴(20)이 형성된 부분을 제외한 상기 기판(10)의 상기 동박(40)이 노출된 부위를 에칭을 통해 녹이는 에칭작업이 수행된다.When the portion of the
에칭작업을 통해 상기 동박(40)이 노출된 부위는 녹고, 상기 이미지패턴(20)을 이루는 부위의 상기 동박(40)만이 남아 이미지패턴(20)이 되는 것이다.
이를 좀더 보충설명하면, 상기 에칭작업은 상기 이미지필름(60)에 형성되는 이미지패턴(20) 부위를 제외한 부분을 정면작업, 라미네이션 작업, 노광 작업, 현상작업을 통해 제거한 후 상기 기판(10)에 노출된 동박(40) 부위를 녹여 절연체가 노출되도록 하여 이미지패턴(20)을 형성하도록 한 것이다. The exposed portion of the
The etching operation is performed by removing the portion of the
이때, 에칭작업을 통해 상기 동박(40)부위가 녹게 되면, 상기 동박(40)이 없어진 부위에 상기 기판(10)의 절연체가 노출되게 되는 것이다.At this time, if the portion of the
상기 이미지패턴(20)을 이루는 상기 동박(40)은, 상기 이미지필름(60)에 의해 보호되어 상기 기판(10) 상에 남게 된다.
즉 상기 이미지패턴(20)을 이루는 동박(40)은 이미지필름(60)에 의하여 보호되면서 상기 기판(10) 상에 남게 되는 것이다. The
That is, the
여기서, 에칭 공정에서 상기 이미지패턴(20)을 제외한 상기 기판(10)의 상기 동박(40)을 녹이는 용액으로는 염산과 염소산이 사용되는 것이 바람직하다.In the etching process, hydrochloric acid and chloric acid are preferably used as a solution for dissolving the
그리고, 상기 기판(10) 상의 불필요한 상기 동박(40)을 원활하게 녹이면서 상기 기판(10)과 상기 이미지패턴(20)이 훼손되지 않을 수 있다면, 다양한 용액이 사용되어도 무방하다.
Various solutions may be used as long as the
미세이미지패턴공정(Fine image pattern process ( S200S200 ))
상기 미세이미지패턴공정(S200)은, 상기 에칭공정(S100)을 통하여 상기 기판(10) 상에 형성된 상기 이미지패턴(20)을 부분적으로 미세하게 다듬는 공정이다.The fine image patterning step (S200) is a step of partially finely finishing the image pattern (20) formed on the substrate (10) through the etching step (S100).
이때, 상기 미세이미지패턴공정(S200)을 통해 상기 이미지패턴(20)이 미세하게 다듬어지는 수단으로는 레이저빔(30)이 사용된다.At this time, the
즉, 상기 미세이미지패턴공정(S200)에서는, 상기 에칭공정(S100)을 통해 상기 기판(10)에 남은 상기 이미지패턴(20)에 레이저빔(30)을 조사하여 상기 이미지패턴(20)의 폭이 부분적으로 10 내지 30㎛를 갖도록 할 수 있다.
이를 좀더 보충설명하면, 상기 미세이미지패턴공정(S200)은 상기 기판(10)에 남은 이미지필름(60)의 이미지패턴(20)에 레이저빔(30)을 조사하여 상기 이미지패턴(20)의 폭이 부분적으로 10 내지 30㎛를 갖도록 한 것이다. That is, in the fine image pattern process S200, the
The fine image pattern process S200 irradiates the
그리고, 상기 미세이미지패턴공정(S200)은, 상기 기판(10)에 조사될 상기 레이저빔(30)의 조사 위치 및 조사 경로가 입력된 정보에 따라 상기 레이저빔(30)이 조사될 수 있도록 제어기(100)를 통해 제어하는 제어공정(S210)을 갖는다.The fine image patterning step S200 is a step of irradiating the
상기 제어기(100)에는, 상기 레이저빔(30)을 발생시키는 레이저발생기(110)와, 상기 레이저빔(30)이 발사되도록 명령하는 빔스위치(beam switch)(120)와, 상기 레이저빔(30)의 출력을 조절하여 빛의 세기를 일정한 간격 또는 연속적으로 출력할 수 있도록 하는 광감쇠기(optical attenuator)(130)가 연결된다.The
이어서, 상기 제어기(100)에는, 상기 레이저빔(30)이 발사되는 레이저헤드(140)와, 상기 레이저빔(30)이 기 설정된 이동 방향에서만 출력될 수 있도록 제어하는 빔쉐이퍼(beam shaper)(150)가 연결된다.The
상기 레이저발생기(110)는 상기 이미지패턴(20)의 가공에 적합한 레이저 등 적외선(infra-red)파장을 갖는 레이저를 발생시킬 수 있고, 상기 제어부(100)에 의해 제어된다.The
상기 제어부(100)는, 상기 레어지빔(30)의 펄스반복률(pulse repetition rate), 펄스폭(pulse width), 듀티사이클(duty cycle)을 제어하게 된다.The
상기 빔쉐이퍼(150)는, 상기 이미지패턴(20)의 절삭표면을 매끄럽게 하는 기능을 수행할 수 있다.The
이렇게, 사용자가 상기 제어부(100)에 기설정한 정보 또는 사용자가 상기 제어부(100)에 직접 보내는 지령에 따라 상기 제어부(100)가 상기 레이저빔(30)을 제어하여 상기 이미지패턴(20)의 폭이 부분적으로 10 내지 30㎛를 형성하도록 한다.
The
한편, 다수 개의 상기 기판(10)이 상호 적층 되면서 결합 될 경우, 상호 간의 전류가 원활하게 흐를 수 있도록 하기 위하여, 상기 기판(10)의 상면에 형성되는 상기 이미지패턴(20)은, 상기 기판(10)의 상면에 적층 될 다른 기판(10)의 하면에 형성되는 이미지패턴(20)과 상호 대응되도록 형성된다.The
이를 위해, 상기 미세이미지패턴공정(S200)은, 상기 기판(10) 상면의 상기 이미지패턴(20)의 폭이 부분적으로 10 내지 30㎛이 되도록 가공하는 외층패턴공정(S220)과, 상기 기판(10) 하면의 상기 이미지패턴(20)의 폭이 부분적으로 10 내지 30㎛이 되도록 가공하는 내층패턴공정(S230)을 포함한다.The micro image patterning step S200 includes an outer layer patterning step S220 for partially forming the
이러한 상기 외층패턴공정(S220)과, 상기 내층패턴공정(S230)에서도, 사용자가 상기 제어부(100)에 기설정한 정보 또는 사용자가 상기 제어부(100)에 직접 보내는 지령에 따라 상기 제어부(100)가 상기 레이저빔(30)을 제어하여 다수 개의 상기 기판(10)에 형성된 이미지패턴(20)을 가공하게 된다.
In the outer layer patterning step S220 and the inner layer patterning step S230, the
박리공정(Peeling process S300S300 ))
박리공정(S300)은, 상기 미세이미지패턴공정(S200)을 통해 상기 기판(10)에 형성된 상기 이미지패턴(20)을 제외한 상기 이미지필름(60) 및 다른 잔존물을 완전히 제거하는 공정이다.The peeling step S300 is a step of completely removing the
상기 이미지패턴(20)을 이루는 상기 동박(40)은, 상기 이미지필름(60)에 의해 보호되어 상기 기판(10) 상에 남게 된다.The
상기 기판(10)의 상기 이미지패턴(20) 상면에 남은 상기 이미지필름(60)은 박리공정을 통해 완전 제거되게 된다.The
그리고, 상기 미세이미지패턴공정(S200)을 통해, 상기 기판(10) 상에 상기 이미지패턴(20)을 제외한 다른 잔존물 또한 상기 박리공정(S300)을 통해 모두 제거되게 된다.In addition, other residual materials except the
이렇게 상기 미세이미지패턴공정(S200)을 미세한 상기 이미지패턴(20)이 구현되고, 상기 박리공정(S300)을 통하여 상기 기판(10) 상의 잔존물들이 모두 제거되면 AOI(Automatic Optical Inspection) 작업을 통해 구현된 상기 이미지패턴(20)을 검사하는 과정을 거치게 된다.If the
AOI 작업은 AOI설비를 통해 이루어지며, 광학적으로 물체의 외관상황을 파악하고, PC를 활용한 화상처리에 의해 불량과 양호를 판정하는 검사이다.The AOI work is performed through the AOI facility, optically observing the appearance of the object, and examining defects and goodness by image processing using a PC.
즉, AOI 작업은, 회로의 감소 증가, 결손, 전기적인 단락을 정확히 확인하여 판정한다.That is, the AOI operation is determined by accurately ascertaining the increase in the number of circuits, defects, and electrical shorts.
AOI 작업은, 잠재 불량을 검출하는 기능을 갖는데, 상기 기판(10)의 상기 이미지패턴(20)의 결손을 상기 기판(10)으로 광선을 쏘아 상기 동박(40)으로 이루어진 상기 이미지패턴(20)의 누락 및 접속불량을 확인가능하다.The AOI operation has a function of detecting a potential defect so that a deficiency of the
이렇게 AOI 작업이 마무리되면, 상기 기판(10)과 상기 이미지패턴(20)과의 밀착력을 높이기 위한 OXID 작업이 진행된다.When the AOI operation is completed, an OXID operation is performed to increase the adhesion between the
OXID 작업은, 상기 기판(10)과 상기 이미지패턴(20)과의 밀착력을 높이기 위한 전처리 공정으로 황산, 과산화수소 등을 사용하여 외면을 거칠게 하는 작업이다.The OXID process is a pretreatment process for increasing the adhesion between the
이로써, 상기 박리공정(S300)과 그에 따른 관련 공정이 마무리 되게 된다.
As a result, the peeling step (S300) and the associated process are completed.
결과적으로, 상기 미세이미지패턴공정(S200)을 통해, 상기 에칭공정(S100)이 완료된 상기 기판(10)의 상기 이미지패턴(20)의 폭이 부분적으로 10 내지 30㎛이 되도록 미세가공 할 수 있게 된다.As a result, through the fine image patterning step (S200), it is possible to finely process the image pattern (20) of the substrate (10) completed in the etching step (S100) so as to have a width of 10 to 30 mu m do.
그리고, 상기 박리공정(S300)을 통해, 상기 기판(10)과 상기 이미지패턴(20)간의 밀착력을 높이고, 상기 기판(10) 상의 상기 이미지패턴(20)을 제외한 부분에 발생 된 불순물을 모두 제거할 수 있게 된다.
The adhesion between the
도 3은 본 발명의 일실시 예에 따른 이미지패턴 구현방법이 포함된 고다층 PCB 제조방법을 개략적으로 나타내는 순서도 이다.3 is a flowchart schematically showing a method for manufacturing a high-multilayer PCB including a method of implementing an image pattern according to an embodiment of the present invention.
도 4는 본 발명의 일실시 예에 따른 이미지패턴 구현방법이 포함된 고다층 PCB 제조방법의 각 단계를 나타내는 개념도 이다.4 is a conceptual view showing each step of a method of manufacturing a high-multilayer PCB including a method of implementing an image pattern according to an embodiment of the present invention.
도 2를 참조하여, 도 3 및 도 4를 살펴보면, 절연체에 동 도금을 한 동박(40)이 형성된 기판(10)에 이미지필름(60)을 코팅한 후 상기 동박(40)을 부분적으로 녹여 절연체가 노출되도록 하여 이미지패턴(20)을 형성하는 에칭공정(S100)을 갖는다.3 and 4, an
이어서, 상기 에칭공정(S100)을 통해 상기 기판(10)에 남은 상기 이미지패턴(20)에 레이저빔(30)을 조사하여 상기 이미지패턴(20)의 폭이 부분적으로 10 내지 30㎛를 갖도록 하는 미세이미지패턴공정(S200)을 갖는다.The
그리고, 상기 미세이미지패턴공정(S200)을 통해 상기 기판(10)에 형성된 상기 이미지패턴(20)을 제외한 상기 이미지필름(60)의 잔존물을 완전히 제거하는 박리공정(S300)을 갖는다.The peeling step (S300) for completely removing the residual film of the image film (60) except for the image pattern (20) formed on the substrate (10) through the fine image pattern step (S200).
더불어, 상기 박리공정(S300)을 거친 다수 개의 기판(10)이 적층 된 하판시트(200)의 상부에 다수 개의 다른 기판(10)이 적층 된 상판시트(300)를 배치하고 그 주변에 리벳(80)을 설치하는 배치공정(S400)을 갖게 된다.In addition, the
이어서, 상기 배치공정(S400)을 통해 적층 된 상기 상판시트(300)의 상면을 프레스(50)로 가압하여 상기 상판시트(300)와 하판시트(200)가 동일 조건에서 가압 되도록 하는 1차프레스공정(S500)을 갖는다.Subsequently, the upper surface of the
또한, 상기 1차프레스공정(S500)이 끝난 상기 상판시트(300)와 하판시트(200)를 상호 분리하고 홀 가공 하는 홀가공공정(S600)을 갖는다.There is also a hole processing step (S600) of separating the upper sheet sheet (300) and the lower sheet sheet (200) from each other after the primary pressing step (S500) is completed.
그리고, 상기 홀가공공정(S600)을 거친 상기 상판시트(300)와 하판시트(200)를 동도금하고 형성된 이미지패턴(20)에 레이저빔(30)을 조사하여 상기 이미지패턴(20)의 폭이 부분적으로 10 내지 30㎛가 되도록 하는 외부미세패턴공정(S700)을 갖는다.The
마지막으로, 상기 하판시트(200)와 상판시트(300) 사이에 접착물(70)을 도포한 후 상기 프레스(50)로 상기 상판시트(300)의 상면을 가압하는 2차프레스공정(S800)을 갖는다.
Finally, a secondary pressing step (S800) in which an adhesive 70 is applied between the
여기서, 상기 에칭공정(S100)과, 상기 미세이미지패턴공정(S200) 및 상기 박리공정(S300)은 도 1 및 도 2에서 언급된 바와 같이 동일하게 진행되기 때문에 중복되는 설명은 생략하기로 한다.
Here, the etching step (S100), the fine image patterning step (S200), and the peeling step (S300) are performed in the same manner as described with reference to FIG. 1 and FIG.
배치공정(Batch process S400S400 ))
상기 배치공정(S400)은, 상기 기판(10)에 남은 상기 이미지패턴(20)에 레이저빔(30)을 조사하여 상기 이미지패턴(20)의 폭이 부분적으로 10 내지 30㎛를 갖도록 하는 미세이미지패턴공정(S200)과 상기 박리공정(S300)을 통해 잔존물이 제거된 상기 기판(10) 다수 개를 상호 적층배치 한 후 접착 가압하기 위한 준비공정이다.The arrangement step S400 is a step of irradiating the
상세하게는, 상기 배치공정(S400)은, 다수 개의 상기 기판(10)이 접착물(70)을 통해 상호 적층형성되는 상기 상판시트(300)와, 다수 개의 다른 기판(10)이 상기 접착물(70)을 통해 상호 적층 형성되는 상기 하판시트(200)가 상호 적층 배치되는 공정이다.More specifically, the arranging step (S400) includes: the
이때, 상기 하판시트(200)의 상면은, 상기 상판시트(300)의 하면과 밀착되게 상호 적층형성되는 것이 바람직하다.At this time, it is preferable that the upper surface of the
또한, 상기 리벳(80)이 상기 하판시트(200)와 상판시트(300)의 테두리 부위에 설치되어 상기 하판시트(200)와 상판시트(300)가 배치된 채로 유동 되는 것을 방지하게 된다.The
이렇게 상기 하판시트(200)와 상판시트(300)가 적층 배치되면, 상기 상판시트(300)의 상면을 프레스(50)로 가압하여 상기 상판시트(300)와 하판시트(200)가 동일 조건에서 가압 되도록 하는 1차프레스공정(S500)이 수행된다.
When the
1차프레스공정(Primary press process ( S500S500 ))
상기 1차프레스공정(S500)은, 상기 상판시트(300)와 하판시트(200)가 동일한 조건에서 동일한 환경으로 상기 프레스(50)를 통해 가압 되도록 하여, 동일한 결과물이 완성될 수 있도록 하는 공정이다.The primary pressing step S500 is a step of pressing the
이를 위해, 상기 상판시트(300)의 상면을 상기 프레스(50)로 가압하여, 상기 상판시트(300) 하면에 밀착된 상기 하판시트(200)에도 상기 프레스(50)의 압력이 전달될 수 있게 한다.The upper surface of the
이때, 상기 상판시트(300)와 하판시트(200)의 사이에는 별도의 이물질이 구비되지 않도록 하고, 상호 밀착배치된 상태가 유지된 상태에서 상기 프레스(50)로 상기 상판시트(300)를 가압하게 된다.At this time, no separate foreign material is provided between the
여기서, 상기 프레스(50)가 상기 상판시트(300)의 상면을 가압하는 압력은 18 내지 24 ㎏f/㎠이고, 180 내지 200 ℃의 온도에서, 2.5 내지 3.5 시간 동안 진행되는 것이 바람직하다.The pressure at which the
상기 프레스(50)의 상기 상판시트(300)를 가압하는 압력이 18 ㎏f/㎠ 미만일 경우, 상기 상판시트(300)와 하판시트(200)가 사용자의 원하는 두께로 압착되지 않을 수 있다.When the pressure for pressing the
그리고, 상기 프레스(50)의 상기 상판시트(300)를 가압하는 압력이 24 ㎏f/㎠ 를 초과할 경우, 상기 상판시트(300)와 하판시트(200)가 부분적으로 훼손되거나 파손될 수 있다.If the pressure for pressing the
상기 프레스(50)가 상기 상판시트(300)를 가압하면서 180 ℃ 미만의 온도를 유지할 경우, 상기 상판시트(300)와 하판시트(200)가 압착되는 두께가 만족 되지 않을 수 있다.When the
상기 프레스(50)가 상기 상판시트(300)를 가압하면서 200 ℃ 를 초과하는 온도를 유지할 경우, 상기 상판시트(300)와 하판시트(200)가 부분적으로 변형될 수 있다.The
상기 프레스(50)가 상기 상판시트(300)의 상면을 가압하는 시간이 2.5 시간 미만이 될 경우에도 상기 상판시트(300)와 하판시트(200)가 압착되는 두께가 만족 되지 않을 수 있다.The press thickness of the upper and
또한, 프레스(50)가 상기 상판시트(300)의 상면을 가압하는 시간이 3.5 시간 을 초과하게 되면, 상기 상판시트(300)와 하판시트(200)의 무리한 가압으로 인해, 제품의 변형이 올 수 있다.If the pressing time of the
한편, 상기 1차프레스공정(S500)은, 상기 상판시트(300)와 하판시트(200)의 두께를 평탄화하기 위해 연마기기(90)를 통해 연마하는 연마공정(S510)을 포함한다.The primary pressing step S500 includes a polishing step S510 of polishing the
이러한, 상기 연마공정(S510) 또한 상기 상판시트(300)와 하판시트(200)를 별도로 작업하여 상기 상판시트(300)와 하판시트(200)의 평탄도를 높여주게 된다.In the polishing step S510, the
즉, 상기 연마공정(S510)은, 1차프레스공정(S500) 이전에 상기 상판시트(300)와 하판시트(200)의 외면을 연마하여 상호 평탄도가 동일하도록 하는 공정이다.
That is, the polishing step (S510) is a step of polishing the outer surfaces of the
홀가공공정(Hole machining process ( S600S600 ))
상기 홀가공공정(S600)은, 상기 1차프레스공정(S500)이 끝난 상기 상판시트(300)와 하판시트(200)를 상호 분리하고 홀 가공 하는 공정이다.The hole forming process (S600) is a process of separating the upper sheet sheet (300) and the lower sheet sheet (200) after the primary pressing process (S500) and separating the holes from each other.
이러한 상기 홀가공공정(S500)에서는, 상기 상판시트(300)와 하판시트(200)가 상호 분리된 상태에서 설정된 정보에 따라 드릴(15)을 통해 상기 상판시트(300)와 하판시트(200)에 각각 홀을 형성하는 작업을 수행하게 된다.In the hole forming step S500, the
여기에서는, 상기 상판시트(300)와 하판시트(200)의 홀 가공이 상호 별도로 진행된다.Here, the
이러한 상기 상판시트(300)와 하판시트(200)에서 사용되는 상기 드릴(15)은, 0.25ㅨ의 직경과, 1.6T의 두께로 홀 가공할 경우, 110000 내지 130000 RPM으로, 상기 드릴(20)의 1회전으로 구멍을 뚫고 들어가는 깊이인 32 내지 35 FEED(㎜/s)로 홀 가공하게 된다.The
그리고, 상기 상판시트(300)와 하판시트(200)를 0.35ㅨ의 직경과, 1.6T의 두께로 홀 가공할 경우, 110000 내지 130000 RPM으로, 상기 드릴(15)의 1회전으로 구멍을 뚫고 들어가는 깊이인 36 내지 38 FEED(㎜/s)로 홀 가공하게 된다.When the
또한, 상기 드릴(15)의 비트(bit)는, 초경합금이 사용되고, 텅스텐 카바이드와 코발트가 사용될 수 있고, 필요에 따라, 금속 재료로 Tic, Ta, Nb 등이 첨가될 수 있다.
The bit of the
외부미세패턴공정(External fine pattern process ( S700S700 ))
상기 홀가공공정(S600)을 거친 상기 상판시트(300)와 하판시트(200)를 동도금하고 미세한 이미지패턴(20)을 형성하는 외부미세패턴공정(S700)을 수행하게 된다.The outer
상기 외부미세패턴공정(S700)에서는, 상기 상판시트(300)와 하판시트(200)의 상기 이미지패턴(20)이 미세하게 다듬어지도록 하는 공정이다.In the outer fine patterning step S700, the
상기 외부미세패턴공정(S700)을 통해 상기 미세이미지패턴공정(S200)에서와 마찬가지로, 상기 상판시트(300)와 하판시트(200)의 상기 이미지패턴(20)이 미세하게 다듬어지는 수단으로는 레이저빔(30)이 사용된다.As in the fine image pattern process S200 through the outer fine pattern process S700, the
즉, 상기 외부미세패턴공정(S700)에서는, 상기 보강에칭공정(S710)을 통해 상기 상판시트(300)와 하판시트(200)의 상기 이미지패턴(20)이 부분적으로 30 초과 70㎛ 미만의 폭을 갖도록 한 후, 그 이미지패턴(20)에 레이저빔(30)을 조사하여 상기 이미지패턴(20)의 폭이 부분적으로 10 내지 30㎛를 갖도록 할 수 있다.
보충설명하면, 상기 외부미세패턴공정(S700)은 상기 홀가공공정(S600)을 거친 상기 상판시트(300)와 하판시트(200)를 무 전해 동도금한 후, 상기 에칭공정(S100)을 거쳐 형성되는 상기 이미지필름(60)의 이미지패턴(20) 부위를 제외한 부분을 정면작업, 라미네이션 작업, 노광 작업, 현상작업을 통해 제거한 다음, 상기 기판(10)에 노출된 동박(40) 부위를 녹여 절연체가 노출되도록 하여 이미지패턴(20)을 형성한 다음, 상기 이미지필름(60)의 이미지패턴(20)에 레이저빔(30)을 조사하여 상기 이미지패턴(20)의 폭이 부분적으로 10 내지 30㎛가 되도록 한 것이다. That is, in the external fine patterning process (S700), the
The external fine patterning process S700 may be performed by electrolytically plating the
이를 위해 우선, 상기 외부미세패턴공정(S700)은, 상기 상판시트(300)와 하판시트(200)를 각각 별도로 무 전해 동도금(electroless copper plating)을 할 수 있다.For this purpose, the outer fine patterning process (S700) may perform electroless copper plating on the
즉, 무 전해 동도금은 전기가 통하지 않는 재료 표면에 화학적 반응으로 금속을 석출 시켜 전기가 통하도록 하는 공정이다.That is, the electrolytic copper plating process is a process for depositing metal on a surface of a material through which electricity can not pass by chemical reaction so that electricity can pass through.
무 전해 동도금을 하기위해서는 먼저 상기 상판시트(300)와 하판시트(200)의 표면 이물질을 제거하고 산화막을 제거하는 작업을 수행하게 된다.In order to perform electrolytic copper plating, the surface of the upper and
산화막을 제거하는 디스미어 작업이 끝나면 산세 작업으로 디스미어 후 잔존물을 제거하게 된다.After the desmear process for removing the oxide film is completed, the remnant is removed after the desmear by the pickling operation.
이어서, 촉매(catalyst) 작업을 통해 Pd와 Sn 콜로이드(colloid)가 도금반응의 촉매역할을 수행할 수 있도록 한다.Then, a catalyst operation is performed so that Pd and Sn colloid can act as a catalyst for the plating reaction.
이러한 무 전해 동도금은, 금속 석출법으로 비 전도체인 상기 상판시트(300)와 하판시트(200)의 표면에 금속이온을 코팅하고, 도금의 초기 반응속도를 향상시키고 동박면과 도금면간의 밀착력을 증진시키는 기능을 수행하게 된다.In the electroless copper plating, metal ions are coated on the surface of the
결과적으로 무 전해 동도금은, 상기 드릴(15)에 의해 관통된 상기 상판시트(300)와 하판시트(200)의 홀 내벽에 전도성 물질을 코팅하게 되는 것이다.As a result, in the non-electrolytic copper plating, a conductive material is coated on the inner wall of the hole of the
그리고, 상기 외부미세패턴공정(S700)은, 상기 상판시트(300)와 하판시트(200)를 각각 별도로 전해 동도금(electro copper plating)을 할 수 있다.In the outer fine patterning step S700, the
즉, 상기 상판시트(300)와 하판시트(200)의 홀 및 표면에 소정의 도금을 실시하여 일정량의 전류를 흘릴 수 있는 회로의 기능을 부여하는 것이다.That is, the holes and the surfaces of the
이러한 전해 동도금은, 황산동은 물에 녹아 동 이온과 환산이온으로 해리되는 특성을 이용한 것이다.
This electrolytic copper plating uses the property that copper sulfate dissolves in water and dissociates into copper ion and converted ion.
한편, 상기 외부미세패턴공정(S700)에서 상기 이미지패턴(20) 형성은, 상기 상판시트(300)의 하면과 와 하판시트(200)의 상면에 형성되도록 한다.The
상기에 언급된 바와 같이, 상기 외부미세패턴공정(S700)은, 상기 상판시트(300)와 하판시트(200)에 상기 이미지패턴(20)을 형성하기 위한 이미지필름(60) 씌우고, 상기 이미지필름(60)에서 상기 이미지패턴(20)을 제외한 부분이 제거되도록 하기 위해 에칭하는 보강에칭공정(S710)을 포함한다.As described above, the outer fine patterning process (S700) includes placing an image film (60) for forming the image pattern (20) on the top sheet (300) and the bottom sheet (200) (S710) etching the exposed
상세하게는, 상기 보강에칭공정(S710)은, 상기 상판시트(300)의 하면과 하판시트(200)의 상면에 상기 이미지패턴(20)을 형성하기 위한 이미지필름(60) 씌우고, 상기 이미지필름(60)에서 상기 이미지패턴(20)의 폭이 부분적으로 30 초과 70㎛ 미만이 되도록 에칭하는 공정이다.In detail, the reinforcing etching process S710 includes placing an
이를 위해, 상기 보강에칭공정(S710)에서는, 도금된 동박 상에 발생 된 산화 막이나 지문 등을 제거하고, 상기 이미지필름(60)이 원활하게 접착되도록 동박 면을 거칠게 해주는 스크러빙(scrubbing)인 정면작업을 진행하게 된다.For this purpose, in the reinforcing etching step (S710), the oxidized film or the fingerprint generated on the plated copper foil is removed, and the front surface, i.e., scrubbing, which scrubs the copper foil surface to smoothly adhere the
그 이후, 상기 이미지필름(60)을 정면작업 된 상기 상판시트(300)와 하판시트(200)의 표면에 기 설정된 열과 압력으로 압착 도포하는 라미네이션(lamination) 작업을 수행하게 된다.Thereafter, the
이어서, 라미네이션 된 상기 상판시트(300)와 하판시트(200)에 빛 에너지를 공급하여 단량체(monomer)를 중합체(polymer)로 반응시켜 필요한 패턴 이미지를 재현하는 노광 작업을 수행하게 된다.Subsequently, light energy is supplied to the laminated
그리고, 노광 작업에서 중합체로 변하지 않은 부분을 탄산나트륨을 이용하여 벗겨내는 현상 작업을 수행하게 된다.Then, a developing operation for peeling off the portion that has not changed into a polymer in the exposure operation using sodium carbonate is performed.
결과적으로, 상기 외부미세패턴공정(S700)의 상기 보강에칭공정(S710)에서는, 상기 상판시트(300) 및 상기 하판시트(200)의 상면에 형성된 상기 이미지패턴(20)의 폭이 부분적으로 30 초과 70㎛ 미만이 되도록 상기 보강에칭공정(S710)을 통해 에칭하게 된다.As a result, the width of the
그리고, 상기 상판시트(300) 및 상기 하판시트(200)의 하면에 형성된 상기 이미지패턴(20)의 폭이 부분적으로 30 초과 70㎛ 미만이 되도록 을 통해 에칭하게 된다.The width of the
또한, 상기 외부미세패턴공정(S700)에서, 상기 상판시트(300) 및 상기 하판시트(200)의 상면에 형성된 상기 이미지패턴(20)의 폭이 부분적으로 10 내지 30㎛이 되도록 레이저빔(30)을 통해 가공하게 된다.In the outer fine patterning step S700, the laser beam 30 (not shown) is formed so that the width of the
이어서, 상기 상판시트(300) 및 상기 하판시트(200)의 하면에 형성된 상기 이미지패턴(20)의 폭이 부분적으로 10 내지 30㎛이 되도록 레이저빔(30)을 통해 가공하게 된다.
즉 상기 상판시트(300) 및 하판시트(200)의 하면에 형성된 이미지필름(60)의 이미지패턴(20)에 레이저빔(30)을 조사하여 상기 이미지패턴(20)의 폭이 부분적으로 10 내지 30㎛를 갖도록 한 것이다. Next, the
That is, the
상기 외부미세패턴공정(S700)에서 상기 이미지패턴(20)은, 상기 상판시트(300)의 하면과 하판시트(200)의 상면에 상호 대응되게 형성된다.In the outer fine patterning process S700, the
이로써, 상기 외부미세패턴공정(S700)과 보강에칭공정(S710)이 마무리 되게 된다.
As a result, the external fine patterning step (S700) and the reinforcing etching step (S710) are completed.
2차프레스공정(Secondary pressing process ( S800S800 ))
상기 외부미세패턴공정(S700)과 보강에칭공정(S710)이 마무리되면, 상기 하판시트(200)와 상판시트(300) 사이에 접착물(70)을 도포한 후 상기 프레스(50)로 상기 상판시트(300)의 상면을 가압하는 2차프레스공정(S800)을 수행하게 된다.After the external fine patterning step S700 and the reinforcing etching step S710 are completed, an adhesive 70 is applied between the
이때, 상기 하판시트(200)와 상판시트(300) 사이에 사용되는 접착물(70)의 접착강도를 높이기 위해 상기 하판시트(200)와 상판시트(300)를 전처리하는 전처리공정(S810)을 우선적으로 수행하게 된다.At this time, a pre-treatment step (S810) of pre-treating the
여기서 상기 전처리공정(S810)의 과정을 살펴보면, 먼저 상기 하판시트(200)와 상판시트(300)의 표면을 흑화처리(oxide) 하게 된다.Here, the preprocessing step S810 will be described. First, the surfaces of the
흑화처리는, 상기 하판시트(200)와 상판시트(300)가 상기 접착물(70)에 의해 접착되는 강도를 높이기 위해 황산과 과산화수소 화합물을 표면에 공급하여 표면을 산화시키는 작업이다.The blackening treatment is an operation for oxidizing the surface by supplying sulfuric acid and a hydrogen peroxide compound to the surface of the
그리고, 상기 하판시트(200)와 상판시트(300)의 사이에 상기 접착물(70)을 배치한 후 상기 하판시트(200)와 상판시트(300)가 상호 틀어짐이 없도록 하는 리벳팅(Riveting)작업을 수행하게 된다.The adhesive 70 is disposed between the
이렇게 상기 전처리공정(S810)이 수행된 후에는, 상기 2차프레스공정(S800)에서 상기 하판시트(200)와 상판시트(300)를 상호 동시에 압착시키는 공정이 수행된다.After the preprocessing step S810 is performed, a step of pressing the
이를 위해, 상기 하판시트(200)의 상면과 상기 상판시트(300)의 하면이 상기 접착물(70)에 의해 상호 접착된 채로 적층 배치되게 된다.To this end, the upper surface of the
또한, 여기에서도 상기 리벳(80)이 상기 하판시트(200)와 상판시트(300)의 테두리 부위에 설치되어 상기 하판시트(200)와 상판시트(300)가 배치된 채로 유동 되는 것을 방지하게 된다.The
이렇게 상기 하판시트(200)의 상부에 상기 상판시트(300)가 접착된 채로, 상기 프레스(50)가 상기 상판시트(300)의 상면을 가압하여, 상기 하판시트(200)와 상판시트(300)가 상호 동시에 압착되게 된다.The
이때, 상기 프레스(50)가 상기 상판시트(300)의 상면을 가압하는 압력은 18 내지 24 ㎏f/㎠이고, 180 내지 200 ℃의 온도에서, 2.5 내지 3.5 시간 동안 진행되는 것이 바람직하다.At this time, the pressure at which the
상기 프레스(50)가 상기 상판시트(300)에 가압하는 조건과 그에 따른 이유는 상기 1차프레스공정(S500)과 동일하다.The conditions under which the
이렇게 상기 2차프레스공정(S800)이 수행된 이후에 압착된 상기 하판시트(200)와 상판시트(300)는, 다양한 공정을 통해 고 다층 회로기판으로 사용되게 된다.After the secondary pressing step S800 is performed, the
이러한 공정을 통해 PCB 기판 이미지패턴의 폭이 부분적으로 10 내지 30㎛의 미세한 형태를 갖 을 수 있도록 하는 장점이 있다.Such a process has an advantage that the width of the PCB substrate image pattern can be partially formed in a minute shape of 10 to 30 mu m.
그리고, 복잡하고 미세한 이미지패턴을 간편하게 제작할 수 있으면서도, 고다층의 PCB의 쏠림현상이 제거되고 평탄도가 개선되도록 하는 장점이 있다.In addition, it is possible to easily produce complicated and fine image patterns, and it is also advantageous in that the tilting phenomenon of a multi-layer PCB is eliminated and the flatness is improved.
또한, 미세한 이미지패턴을 제작하면서, 두께 편차가 최소화된 고다층 PCB를 제조함으로써 이미지패턴의 불량률이 최소화되어 생산효율이 극대화되도록 하는 장점이 있다.
In addition, it is advantageous to minimize the defective rate of the image pattern and to maximize the production efficiency by manufacturing a high-multilayer PCB with minimized thickness deviation while manufacturing a fine image pattern.
이상에서 본 발명이 구체적인 구성요소 등과 같은 특정 사항들과 한정된 실시 예 및 도면에 의해 설명되었으나, 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명이 상기 실시 예들에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형을 꾀할 수 있다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, Those skilled in the art will appreciate that various modifications and changes may be made thereto without departing from the scope of the present invention.
따라서, 본 발명의 사상은 상기 설명된 실시 예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등하게 또는 등가 적으로 변형된 모든 것들은 본 발명의 사상의 범주에 속한다고 할 것이다.
Therefore, the spirit of the present invention should not be construed as being limited to the above-described embodiments, and all of the equivalents or equivalents of the claims, as well as the following claims, I will say.
10 : 기판 15 : 드릴
20 : 이미지패턴 30 : 리벳
40 : 동박 50 : 프레스
60 : 이미지필름 70 : 접착물
80 : 리벳 90 : 연마기기
100 : 제어기 110 : 레이저발생기
120 : 빔스위치 130 : 광감쇠기
140 : 레이저헤드 150 : 빔쉐이퍼
200 : 하판시트 300 : 상판시트
S100 : 에칭공정 S200 : 미세이미지패턴
S210 : 제어공정 S220 : 외층패턴공정
S230 : 내층패턴공정
S300 : 박리공정
S400 : 배치공정
S500 : 1차프레스공정 S510 : 연마공정
S600 : 홀가공공정
S700 : 외부미세패턴공정 S710 : 보강에칭공정
S800 : 2차프레스공정 S810 : 전처리공정10: substrate 15: drill
20: Image pattern 30: Rivet
40: copper foil 50: press
60: image film 70: adhesive
80: Rivet 90: Polishing machine
100: controller 110: laser generator
120: beam switch 130: optical attenuator
140: laser head 150: beam shaper
200: lower plate sheet 300: upper plate sheet
S100: etching step S200: fine image pattern
S210: control process S220: outer layer pattern process
S230: inner layer pattern process
S300: peeling process
S400: batch process
S500: Primary pressing step S510: Polishing step
S600: Hole machining process
S700: External fine patterning process S710: Reinforcement etching process
S800: Secondary pressing step S810: Pretreatment step
Claims (8)
상기 에칭공정(S100)을 통해 상기 기판(10)에 남은 상기 이미지필름(60)의 이미지패턴(20)에 레이저빔(30)을 조사하여 상기 이미지패턴(20)의 폭이 부분적으로 10 내지 30㎛를 갖도록 하는 미세이미지패턴공정(S200); 및
상기 미세이미지패턴공정(S200)을 통해 상기 기판(10)에 형성된 상기 이미지패턴(20)을 제외한 상기 이미지필름(60) 및 다른 잔존물을 완전히 제거하는 박리공정(S300)을 포함하는 이미지패턴 구현방법.
After the image film 60 is coated on the substrate 10 on which the copper foil copper-plated on the insulator is formed, the portion except for the portion of the image pattern 20 formed on the image film 60 is subjected to frontal working, (S100) for forming an image pattern (20) by exposing an insulator by melting a part of the copper foil (40) exposed on the substrate (10) after removing it through a work, an exposure work and a development work.
The laser beam 30 is irradiated to the image pattern 20 of the image film 60 remaining on the substrate 10 through the etching step S100 so that the width of the image pattern 20 is partially 10 to 30 (S200); And
And a peeling step (S300) for completely removing the image film (60) and other residues except for the image pattern (20) formed on the substrate (10) through the fine image patterning step (S200) .
상기 미세이미지패턴공정(S200)은,
상기 기판(10)에 조사될 상기 레이저빔(30)의 조사 위치 및 조사 경로가 입력된 정보에 따라 상기 레이저빔(30)이 조사될 수 있도록 제어기(100)를 통해 제어하는 제어공정(S210)을 포함하는 이미지패턴 구현방법.
The method according to claim 1,
The fine image pattern process (S200)
A controlling step S210 for controlling the irradiation position of the laser beam 30 to be irradiated on the substrate 10 and the laser beam 30 through the controller 100 so that the laser beam 30 can be irradiated according to the input information of the irradiation path, ≪ / RTI >
상기 미세이미지패턴공정(S200)은,
상기 기판(10) 상면의 상기 이미지패턴(20)의 폭이 부분적으로 10 내지 30㎛이 되도록 가공하는 외층패턴공정(S220)과,
상기 기판(10) 하면의 상기 이미지패턴(20)의 폭이 부분적으로 10 내지 30㎛이 되도록 가공하는 내층패턴공정(S230)을 포함하는 이미지패턴 구현방법.
The method according to claim 1,
The fine image pattern process (S200)
An outer layer pattern step (S220) of processing the upper surface of the substrate (10) so that the width of the image pattern (20) is 10 to 30 mu m,
And an inner layer patterning step (S230) of processing the image pattern (20) on the lower surface of the substrate (10) such that the width of the image pattern (20) is at least 10 to 30 占 퐉.
상기 에칭공정(S100)을 통해 상기 기판(10)에 남은 상기 이미지필름(60)의 이미지패턴(20)에 레이저빔(30)을 조사하여 상기 이미지패턴(20)의 폭이 부분적으로 10 내지 30㎛를 갖도록 하는 미세이미지패턴공정(S200); 및
상기 미세이미지패턴공정(S200)을 통해 상기 기판(10)에 형성된 상기 이미지패턴(20)을 제외한 상기 이미지필름(60) 및 다른 잔존물을 완전히 제거하는 박리공정(S300);
상기 박리공정(S300)을 거친 다수 개의 기판(10)이 적층 된 하판시트(200)의 상부에 다수 개의 다른 기판(10)이 적층 된 상판시트(300)를 배치하고 그 주변에 리벳(80)을 설치하는 배치공정(S400);
상기 배치공정(S400)을 통해 적층 된 상기 상판시트(300)의 상면을 프레스(50)로 가압하여 상기 상판시트(300)와 하판시트(200)가 동일 조건에서 가압 되도록 하는 1차프레스공정(S500);
상기 1차프레스공정(S500)이 끝난 상기 상판시트(300)와 하판시트(200)를 상호 분리하고 홀 가공 하는 홀가공공정(S600);
상기 홀가공공정(S600)을 거친 상기 상판시트(300)와 하판시트(200)를 무 전해 동도금한 후, 상기 에칭공정(S100)을 공정을 거쳐 형성되는 이미지필름(60)의 이미지패턴(20) 부위를 제외한 부분을 정면작업, 라미네이션 작업, 노광 작업, 현상작업을 통해 제거한 다음, 상기 기판(10)에 노출된 동박(40) 부위를 녹여 절연체가 노출되도록 하여 이미지패턴(20)을 형성한 다음, 상기 이미지필름(60)의 이미지패턴(20)에 레이저빔(30)을 조사하여 상기 이미지패턴(20)의 폭이 부분적으로 10 내지 30㎛가 되도록 하는 외부미세패턴공정(S700); 및
상기 하판시트(200)와 상판시트(300) 사이에 접착물(70)을 도포한 후 상기 프레스(50)로 상기 상판시트(300)의 상면을 가압하는 2차프레스공정(S800);을 포함하는 이미지패턴 구현방법이 포함된 고다층 PCB 제조방법.
After the image film 60 is coated on the substrate 10 on which the copper foil copper-plated on the insulator is formed, the portion except for the portion of the image pattern 20 formed on the image film 60 is subjected to frontal working, (S100) for forming an image pattern (20) by exposing an insulator by melting a part of the copper foil (40) exposed on the substrate (10) after removing it through a work, an exposure work and a development work.
The laser beam 30 is irradiated to the image pattern 20 of the image film 60 remaining on the substrate 10 through the etching step S100 so that the width of the image pattern 20 is partially 10 to 30 (S200); And
A peeling step (S300) for completely removing the image film (60) and other residues except the image pattern (20) formed on the substrate (10) through the fine image patterning step (S200);
A top sheet sheet 300 in which a plurality of different substrates 10 are laminated is disposed on a lower sheet 200 on which a plurality of substrates 10 are laminated through the peeling process S300, (S400);
The upper surface sheet 300 and the lower sheet sheet 200 are pressurized under the same condition by pressing the upper surface of the upper sheet sheet 300 stacked through the arranging step S400 with the press 50 S500);
A hole processing step (S600) of separating the upper sheet sheet (300) and the lower sheet sheet (200) from each other after the primary pressing step (S500) is completed;
The upper plate sheet 300 and the lower plate sheet 200 which have undergone the hole processing step S600 are subjected to electrolytic copper plating and the image pattern 20 of the image film 60 formed through the etching step S100 ) Is removed through a frontal operation, a lamination operation, an exposure operation, and a development operation, and then the portion of the copper foil 40 exposed on the substrate 10 is melted to expose the insulator to form an image pattern 20 Next, an external fine pattern process (S700) for irradiating the image pattern (20) of the image film (60) with a laser beam (30) so that the width of the image pattern (20) is partially 10 to 30 占 퐉; And
A secondary pressing step (S800) in which an adhesive 70 is applied between the lower sheet 200 and the upper sheet 300 and then the upper surface of the upper sheet 300 is pressed by the press 50 A method for fabricating a high-multilayer PCB, the method comprising:
상기 1차프레스공정(S500)은,
상기 배치공정(S400) 후 상기 상판시트(300)와 하판시트(200)의 외면을 연마하여 두께를 평탄화하기 위해 연마하는 연마공정(S510)을 포함하는 이미지패턴 구현방법이 포함된 고다층 PCB 제조방법.
5. The method of claim 4,
The primary pressing step (S500)
And a polishing step (S510) of polishing the outer surface of the upper sheet sheet (300) and the lower sheet sheet (200) after the arranging step (S400) to polish the outer surface of the lower sheet sheet (300) Way.
상기 외부미세패턴공정(S700)에서 상기 이미지패턴(20)은,
상기 상판시트(300)의 하면과 하판시트(200)의 상면에 형성되는 것을 특징으로 하는 이미지패턴 구현방법이 포함된 고다층 PCB 제조방법.
5. The method of claim 4,
In the external fine pattern process (S700), the image pattern (20)
Wherein the upper surface of the upper plate sheet (300) and the lower plate sheet (200) are formed on a lower surface of the upper plate sheet (300) and an upper surface of the lower plate sheet (200).
상기 외부미세패턴공정(S700)의 공정중에는,
상기 상판시트(300)의 하면과 하판시트(200)의 상면에 이미지패턴(20)을 형성하기 위한 이미지필름(60) 씌우고, 상기 이미지필름(60)에 이미지패턴(20)의 폭이 부분적으로 30 초과 70㎛ 미만이 되도록 정면작업, 라미네이션 작업, 노광 작업, 현상작업을 통해 제거하는 보강에칭공정(S710)을 포함하는 이미지패턴 구현방법이 포함된 고다층 PCB 제조방법.
5. The method of claim 4,
During the step of the external fine patterning step (S700)
An image film 60 for forming an image pattern 20 is placed on the lower surface of the upper sheet 300 and the upper surface of the lower sheet 200 and the width of the image pattern 20 is partially (S710) in which the surface of the multilayer printed wiring board is removed by a frontal operation, a lamination operation, an exposure operation, and a development operation so that the width is less than 30 but less than 70 占 퐉.
상기 2차프레스공정(S800)은,
상기 하판시트(200)와 상판시트(100) 사이에 사용되는 접착물(40)의 접착강도를 높이기 위해 상기 하판시트(200)와 상판시트(100)를 전처리하는 전처리공정(S810)을 포함하는 이미지패턴 구현방법이 포함된 고다층 PCB 제조방법.
5. The method of claim 4,
The secondary pressing step (S800)
(S810) for pre-treating the lower sheet 200 and the upper sheet 100 to increase the adhesive strength of the adhesive 40 used between the lower sheet 200 and the upper sheet 100 A method for manufacturing a high - multilayer PCB comprising a method of implementing an image pattern.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020130017942A KR101452190B1 (en) | 2013-02-20 | 2013-02-20 | Method for manufacturing multi-layer pcb |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020130017942A KR101452190B1 (en) | 2013-02-20 | 2013-02-20 | Method for manufacturing multi-layer pcb |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20140104150A KR20140104150A (en) | 2014-08-28 |
KR101452190B1 true KR101452190B1 (en) | 2014-10-22 |
Family
ID=51748107
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020130017942A Active KR101452190B1 (en) | 2013-02-20 | 2013-02-20 | Method for manufacturing multi-layer pcb |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101452190B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102297345B1 (en) | 2020-04-24 | 2021-09-06 | 주식회사 디에이피 | Method for producing pattern image for Printed Circuit Board |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003068562A (en) | 2001-08-30 | 2003-03-07 | Murata Mfg Co Ltd | Method of manufacturing laminated ceramic electronic component |
JP2007110065A (en) | 2005-10-12 | 2007-04-26 | Kinko Denshi Kofun Yugenkoshi | Method for inspecting and repairing defects in photoresist, and printed circuit board manufacturing process |
KR20080057343A (en) * | 2005-10-14 | 2008-06-24 | 우베 고산 가부시키가이샤 | Manufacturing method of copper wiring polyimide film |
JP2010245424A (en) | 2009-04-09 | 2010-10-28 | Hitachi Chem Co Ltd | Adhesive for multi-wire wiring board, multi-wire wiring board using adhesive, and method of manufacturing multi-wire wiring board |
-
2013
- 2013-02-20 KR KR1020130017942A patent/KR101452190B1/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003068562A (en) | 2001-08-30 | 2003-03-07 | Murata Mfg Co Ltd | Method of manufacturing laminated ceramic electronic component |
JP2007110065A (en) | 2005-10-12 | 2007-04-26 | Kinko Denshi Kofun Yugenkoshi | Method for inspecting and repairing defects in photoresist, and printed circuit board manufacturing process |
KR20080057343A (en) * | 2005-10-14 | 2008-06-24 | 우베 고산 가부시키가이샤 | Manufacturing method of copper wiring polyimide film |
JP2010245424A (en) | 2009-04-09 | 2010-10-28 | Hitachi Chem Co Ltd | Adhesive for multi-wire wiring board, multi-wire wiring board using adhesive, and method of manufacturing multi-wire wiring board |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102297345B1 (en) | 2020-04-24 | 2021-09-06 | 주식회사 디에이피 | Method for producing pattern image for Printed Circuit Board |
Also Published As
Publication number | Publication date |
---|---|
KR20140104150A (en) | 2014-08-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8366903B2 (en) | Method for manufacturing printed wiring board and electrolytic etching solution for use in the manufacturing method | |
JP4126038B2 (en) | BGA package substrate and manufacturing method thereof | |
KR101156256B1 (en) | Method of manufacturing a circuit carrier and the use of the method | |
JP4481854B2 (en) | Ball grid array substrate having window and manufacturing method thereof | |
WO1999030542A1 (en) | Method of manufacturing multilayer printed wiring board | |
KR100598274B1 (en) | Resistor-embedded printed circuit board and manufacturing method thereof | |
CZ300550B6 (en) | Process for producing multilayer printer circuit board and composite film used in this production process | |
CN110494936B (en) | Method for manufacturing circuit board by selective etching of seed layer | |
US20140124475A1 (en) | Method of manufacturing printed circuit board | |
JPWO2019102701A1 (en) | Manufacturing method of electronic parts and electronic parts | |
CN1972564A (en) | Method forming via hole that utilizes lazer drill | |
CN113709985A (en) | Method for manufacturing circuit board by selectively plating via and pad, laser-made resist pattern, and chemically etching conductive pattern | |
KR101452190B1 (en) | Method for manufacturing multi-layer pcb | |
CN205755037U (en) | A multi-layer circuit connection board | |
JP5040346B2 (en) | Method for manufacturing printed wiring board | |
KR20040085374A (en) | Method for making through-hole of multi-layer flexible printed circuit board | |
CN113141731A (en) | Manufacturing method of FPC product containing BGA structure and circuit board | |
JP2015195364A (en) | Manufacturing method of laminate structure | |
JP2008252041A (en) | Manufacturing method of build-up multilayer wiring board | |
KR101410896B1 (en) | A combining method between substrate using the edge and manufacturing method of multi-layer pcb using the same | |
KR101009729B1 (en) | Multilayer flexible printed circuit for forming pH by using PTH and manufacturing method thereof | |
KR101410895B1 (en) | Method for manufacturing multi-layer pcb | |
JP2011103374A (en) | Laser processing apparatus | |
CN112996247A (en) | Method for manufacturing stepped PCB | |
JP3716613B2 (en) | Printed wiring board and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20130220 |
|
PA0201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20140122 Patent event code: PE09021S01D |
|
PG1501 | Laying open of application | ||
E701 | Decision to grant or registration of patent right | ||
PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20140923 |
|
GRNT | Written decision to grant | ||
PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20141013 Patent event code: PR07011E01D |
|
PR1002 | Payment of registration fee |
Payment date: 20141013 End annual number: 3 Start annual number: 1 |
|
PG1601 | Publication of registration | ||
FPAY | Annual fee payment |
Payment date: 20171010 Year of fee payment: 4 |
|
PR1001 | Payment of annual fee |
Payment date: 20171010 Start annual number: 4 End annual number: 4 |
|
FPAY | Annual fee payment |
Payment date: 20181008 Year of fee payment: 5 |
|
PR1001 | Payment of annual fee |
Payment date: 20181008 Start annual number: 5 End annual number: 5 |
|
FPAY | Annual fee payment |
Payment date: 20191010 Year of fee payment: 6 |
|
PR1001 | Payment of annual fee |
Payment date: 20191010 Start annual number: 6 End annual number: 6 |
|
PR1001 | Payment of annual fee |
Payment date: 20231010 Start annual number: 10 End annual number: 10 |
|
PR1001 | Payment of annual fee |
Payment date: 20240909 Start annual number: 11 End annual number: 11 |