[go: up one dir, main page]

KR101447997B1 - 표시 장치 및 그 구동 방법 - Google Patents

표시 장치 및 그 구동 방법 Download PDF

Info

Publication number
KR101447997B1
KR101447997B1 KR1020080034287A KR20080034287A KR101447997B1 KR 101447997 B1 KR101447997 B1 KR 101447997B1 KR 1020080034287 A KR1020080034287 A KR 1020080034287A KR 20080034287 A KR20080034287 A KR 20080034287A KR 101447997 B1 KR101447997 B1 KR 101447997B1
Authority
KR
South Korea
Prior art keywords
signal
output
scan
voltage
data voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020080034287A
Other languages
English (en)
Other versions
KR20090108930A (ko
Inventor
성시덕
고병식
김영일
박경태
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020080034287A priority Critical patent/KR101447997B1/ko
Priority to US12/273,729 priority patent/US8525761B2/en
Publication of KR20090108930A publication Critical patent/KR20090108930A/ko
Application granted granted Critical
Publication of KR101447997B1 publication Critical patent/KR101447997B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/10—Intensity circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0833—Several active elements per pixel in active matrix panels forming a linear amplifier or follower
    • G09G2300/0838—Several active elements per pixel in active matrix panels forming a linear amplifier or follower with level shifting
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0238—Improving the black level
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0261—Improving the quality of display appearance in the context of movement of objects on the screen or movement of the observer relative to the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

본 발명은 표시 장치 및 그 구동 방법에 관한 것이다. 본 발명의 한 실시예에 따른 표시 장치는, 복수의 주사 신호를 생성하는 주사 구동부, 데이터 전압을 생성하는 데이터 구동부, 그리고 상기 주사 신호에 따라 상기 데이터 전압을 받고 상기 데이터 전압에 해당하는 휘도를 표시하는 복수의 화소를 포함한다. 상기 각 화소는 자신의 주사 신호가 제1 상태일 때 흑색을 표시함과 동시에 다른 화소의 데이터 전압 및 자신의 데이터 전압을 수신하며, 상기 자신의 주사 신호가 제2 상태일 때 상기 데이터 전압의 수신을 중지하고 상기 자신의 데이터 전압에 해당하는 휘도를 표시한다. 이와 같이 하면 주사 신호의 고전압 구간 길이를 조정함으로써 임펄스 구동을 실현할 수 있다.
표시 장치, 임펄스 구동, 유기 발광 소자, 박막 트랜지스터, 축전기, 문턱 전압

Description

표시 장치 및 그 구동 방법 {DISPLAY DEVICE AND DRIVING METHOD THEREOF}
본 발명은 표시 장치 및 그 구동 방법에 관한 것으로서, 특히 유기 발광 표시 장치 및 그 구동 방법에 관한 것이다.
유기 발광 표시 장치 등 유지형(hole type) 평판 표시 장치의 경우에는 정지 영상이든 동영상이든 관계 없이 일정 시간, 예를 들면 한 프레임 시간 동안 고정된 영상을 표시한다. 예를 들어 계속해서 움직이는 어떤 물체를 표시할 때 그 물체는 한 프레임 동안 특정 위치에 머물러 있다가, 다음 프레임에는 한 프레임의 시간 후에 그 물체가 이동한 위치에 머물러 있는 등 물체의 움직임이 이산적으로(discrete) 표시된다. 한 프레임의 시간은 잔상이 유지되는 시간 내이기 때문에 이와 같은 방식으로 표시하더라도 물체의 움직임이 연속적으로 보인다.
그러나 계속해서 움직이는 물체를 화면을 통해서 보는 경우 사람의 시선이 물체의 움직임을 따라 연속해서 움직이기 때문에 표시 장치의 이산적인 표시 방식과 충돌하여 화면의 흐려짐(blurring)이 나타난다. 예를 들어 표시 장치가 첫 번째 프레임에서 (가)의 위치에 물체가 머물러 있는 것으로 표시하고 두 번째 프레임에서는 (나)의 위치에 그 물체가 머물러 있는 것으로 표시한다고 하자. 첫 번째 프레임에서 사람의 시선은 (가)의 위치에서 (나)에 이르는 그 물체의 예상 이동 경로를 따라 이동한다. 하지만 실제로 (가)와 (나)를 제외한 그 중간 위치에는 그 물체가 표시되지 않는다.
결국 첫 번째 프레임 동안 사람이 인식한 휘도는 (가)에서 (나) 사이의 경로에 있는 화소들의 휘도를 적분한 값, 즉 물체의 휘도와 배경의 휘도를 적절하게 평균한 값이 나오므로 물체가 흐릿하게 보이는 것이다.
유지형 표시 장치에서 물체가 흐려지는 정도는 표시 장치가 표시를 유지하는 시간과 비례하므로 한 프레임 내에서 일부 시간 동안만 영상을 표시하고 나머지 시간 동안은 검은 색을 표시하는 이른바 임펄스(impulse) 구동 방식이 제시되었다. 이 방식의 경우 영상을 표시하는 시간이 짧아져 휘도가 줄어들므로, 표시하는 시간 동안의 휘도를 더 높이거나 검은 색 대신 인접한 프레임과의 중간 휘도를 표시하는 방법이 제시되었다. 그러나 이러한 방법은 소비 전력이 커지고 구동이 복잡해질 수 있다.
한편, 유기 발광 표시 장치의 화소는 유기 발광 소자(organic light emitting element)와 이를 구동하는 박막 트랜지스터(thin film transistor, TFT)를 구비하는데 이들을 오랜 시간 동작시키면 문턱 전압이 변화하여 예상한 휘도가 나오지 않을 수 있으며, 박막 트랜지스터에 포함된 반도체의 특성이 표시 장치 내에서 균일하지 않을 경우 화소간 휘도 편차가 생길 수 있다.
본 발명이 해결하고자 하는 과제는 유기 발광 표시 장치에서 영상이 흐려지는 현상을 줄이는 것이다.
본 발명의 한 실시예에 따른 표시 장치는, 복수의 주사 신호를 생성하는 주사 구동부, 데이터 전압을 생성하는 데이터 구동부, 그리고 상기 주사 신호에 따라 상기 데이터 전압을 받고 상기 데이터 전압에 해당하는 휘도를 표시하는 복수의 화소를 포함한다. 상기 각 화소는 자신의 주사 신호가 제1 상태일 때 흑색을 표시함과 동시에 다른 화소의 데이터 전압 및 자신의 데이터 전압을 수신하며, 상기 자신의 주사 신호가 제2 상태일 때 상기 데이터 전압의 수신을 중지하고 상기 자신의 데이터 전압에 해당하는 휘도를 표시한다.
상기 주사 구동부는 복수의 제1 스테이지 및 복수의 제2 스테이지를 포함하는 시프트 레지스터를 포함할 수 있으며, 상기 제1 스테이지와 상기 제2 스테이지는 번갈아 연결될 수 있다. 상기 제1 스테이지 각각은, 제1 클록 신호에 따라 전단 제2 스테이지의 캐리 출력 신호를 지연시켜 자신의 캐리 출력 신호로서 출력하는 제1 래치, 그리고 상기 제1 래치의 출력 신호를 제2 클록 신호에 따라 절단하여 상기 주사 신호로서 출력하는 제1 파형 절단기를 포함할 수 있다. 상기 제2 스테이지 각각은, 상기 제2 클록 신호에 따라 전단 제1 스테이지의 캐리 출력 신호를 지연시켜 자신의 캐리 출력 신호로서 출력하는 제2 래치, 그리고 상기 제2 래치의 출력 신호를 상기 제1 클록 신호에 따라 절단하여 상기 주사 신호로서 출력하는 제2 파형 절단기를 포함할 수 있다. 상기 제1 클록 신호와 상기 제2 클록 신호는 180도의 위상 차이를 가질 수 있다.
상기 제1 및 제2 클록 신호 각각은 듀티비가 50%보다 크며 상기 주사 신호는 상기 제1 클록 신호 또는 상기 제2 클록 신호가 높은 레벨인 동안 상기 제1 상태를 유지할 수 있다.
상기 주사 구동부는 복수의 보상 신호를 생성하며, 상기 각 화소는, 상기 자신의 데이터 전압에 따라 구동 전류를 생성하는 구동 트랜지스터, 그리고 상기 구동 전류의 크기에 따라 세기를 달리하여 발광하는 발광 소자를 포함하며, 상기 각 화소는 자신의 주사 신호가 제1 상태인 동안 자신의 보상 신호에 따라 상기 구동 트랜지스터의 문턱 전압을 보상할 수 있다.
상기 제1 스테이지 각각은, 상기 제1 파형 절단기의 출력 신호를 출력 제한 신호에 따라 절단하여 상기 보상 신호로서 출력하는 제1 출력 제한기를 포함하고, 상기 제2 스테이지 각각은, 상기 제2 파형 절단기의 출력 신호를 상기 출력 제한 신호에 따라 절단하여 상기 보상 신호로서 출력하는 제2 출력 제한기를 포함할 수 있다.
상기 출력 제한 신호의 주기는 상기 제1 및 제2 클록 신호의 주기의 절반일 수 있다.
상기 주사 구동부는 복수의 제1 스테이지 및 복수의 제2 스테이지를 포함하는 시프트 레지스터를 포함할 수 있으며, 상기 제1 스테이지와 상기 제2 스테이지는 번갈아 연결될 수 있다. 상기 제1 스테이지 각각은, 제1 클록 신호에 따라 전단 제2 스테이지의 캐리 출력 신호를 지연시켜 자신의 캐리 출력 신호 및 상기 주 사 신호로서 출력하는 제1 래치를 포함하고, 상기 제2 스테이지 각각은 제2 클록 신호에 따라 전단 제1 스테이지의 캐리 출력 신호를 지연시켜 자신의 캐리 출력 신호 및 상기 주사 신호로서 출력하는 제2 래치를 포함할 수 있다. 상기 제1 클록 신호와 상기 제2 클록 신호는 180도의 위상 차이를 가질 수 있다.
상기 제1 및 제2 클록 신호 각각은 듀티비가 50% 이하이며 상기 주사 신호는 상기 제1 및 제2 클록 신호의 반 주기보다 긴 시간 동안 상기 제1 상태를 유지할 수 있다.
상기 주사 구동부는 복수의 보상 신호를 생성할 수 있다. 상기 각 화소는, 상기 자신의 데이터 전압에 따라 구동 전류를 생성하는 구동 트랜지스터, 그리고 상기 구동 전류의 크기에 따라 세기를 달리하여 발광하는 발광 소자를 포함하며, 상기 각 화소는 자신의 주사 신호가 제1 상태인 동안 자신의 보상 신호에 따라 상기 구동 트랜지스터의 문턱 전압을 보상할 수 있다.
상기 제1 스테이지 각각은, 상기 제1 래치의 출력 신호를 상기 제2 클록 신호에 따라 절단하여 출력하는 제1 파형 절단기, 그리고 상기 제1 파형 절단기의 출력 신호를 출력 제한 신호에 따라 절단하여 상기 보상 신호로서 출력하는 제1 출력 제한기를 포함하고, 상기 제2 스테이지 각각은, 상기 제2 래치의 출력 신호를 상기 제1 클록 신호에 따라 절단하여 출력하는 제2 파형 절단기, 그리고 상기 제2 파형 절단기의 출력 신호를 상기 출력 제한 신호에 따라 절단하여 상기 보상 신호로서 출력하는 제2 출력 제한기를 포함할 수 있다.
상기 출력 제한 신호의 주기는 상기 제1 및 제2 클록 신호 주기의 절반일 수 있다.
본 발명의 한 실시예에 따른 표시 장치는, 복수의 주사 신호 및 복수의 보상 신호를 생성하는 주사 구동부, 데이터 전압을 생성하는 데이터 구동부, 그리고 상기 주사 신호에 따라 상기 데이터 전압을 받고 상기 데이터 전압에 해당하는 휘도를 표시하는 복수의 화소를 포함한다.
상기 각 화소는, 구동 전류의 크기에 따라 세기를 달리하여 발광하는 발광 소자, 제1 접점과 제2 접점 사이에 연결되어 있는 축전기, 제1 전압과 연결되어 있는 입력 단자, 출력 단자, 그리고 상기 제2 접점에 연결되어 있는 제어 단자를 가지며, 상기 구동 전류를 출력하는 구동 트랜지스터, 상기 주사 신호가 제1 상태인 동안 상기 데이터 전압을 상기 제1 접점에 연결하고 상기 주사 신호가 제2 상태인 동안 제2 전압을 상기 제1 접점에 연결하는 제1 스위칭부, 상기 보상 신호에 따라 상기 제2 전압과 상기 제2 접점 사이의 연결을 단속하는 제2 스위칭부, 그리고 상기 주사 신호가 상기 제1 상태인 동안 상기 제2 접점을 상기 구동 트랜지스터의 출력 단자에 연결하고 상기 주사 신호가 상기 제2 상태인 동안 상기 발광 소자를 상기 구동 트랜지스터의 출력 단자에 연결하는 제3 스위칭부를 포함한다. 상기 데이터 구동부는 하나의 수평 주기마다 상기 데이터 전압을 바꾸며, 상기 주사 신호는 하나의 수평 주기보다 긴 시간 동안 상기 제1 상태를 유지한다.
상기 주사 구동부는 복수의 제1 스테이지 및 복수의 제2 스테이지를 포함하는 시프트 레지스터를 포함할 수 있으며, 상기 제1 스테이지와 상기 제2 스테이지는 번갈아 연결될 수 있다. 상기 제1 스테이지 각각은, 제1 클록 신호에 따라 전단 제2 스테이지의 캐리 출력 신호를 지연시켜 자신의 캐리 출력 신호로서 출력하는 제1 래치, 상기 제1 래치의 출력 신호를 제2 클록 신호에 따라 절단하여 상기 주사 신호로서 출력하는 제1 파형 절단기, 그리고 상기 제1 파형 절단기의 출력 신호를 출력 제한 신호에 따라 절단하여 상기 보상 신호로서 출력하는 제1 출력 제한기를 포함할 수 있다. 상기 제2 스테이지 각각은, 상기 제2 클록 신호에 따라 전단 제1 스테이지의 캐리 출력 신호를 지연시켜 자신의 캐리 출력 신호로서 출력하는 제2 래치, 상기 제2 래치의 출력 신호를 상기 제1 클록 신호에 따라 절단하여 상기 주사 신호로서 출력하는 제2 파형 절단기, 그리고 상기 제2 파형 절단기의 출력 신호를 상기 출력 제한 신호에 따라 절단하여 상기 보상 신호로서 출력하는 제2 출력 제한기를 포함할 수 있다. 상기 제1 및 제2 클록 신호 각각의 주기는 상기 수평 주기의 두배이며 상기 제1 클록 신호와 상기 제2 클록 신호는 180도의 위상 차이를 가질 수 있다.
상기 제1 및 제2 클록 신호 각각은 듀티비가 50%보다 크며 상기 주사 신호는 상기 제1 클록 신호 또는 상기 제2 클록 신호가 높은 레벨인 동안 상기 제1 상태를 유지할 수 있다.
상기 출력 제한 신호의 주기는 상기 제1 및 제2 클록 신호 주기의 절반일 수 있다.
상기 주사 구동부는 복수의 제1 스테이지 및 복수의 제2 스테이지를 포함하는 시프트 레지스터를 포함할 수 있으며, 상기 제1 스테이지와 상기 제2 스테이지는 번갈아 연결될 수 있다. 상기 제1 스테이지 각각은, 제1 클록 신호에 따라 전단 제2 스테이지의 캐리 출력 신호를 지연시켜 자신의 캐리 출력 신호 및 상기 주사 신호로서 출력하는 제1 래치, 상기 제1 래치의 출력 신호를 제2 클록 신호에 따라 절단하여 출력하는 제1 파형 절단기, 그리고 상기 제1 파형 절단기의 출력 신호를 출력 제한 신호에 따라 절단하여 상기 보상 신호로서 출력하는 제1 출력 제한기를 포함할 수 있다. 상기 제2 스테이지 각각은, 상기 제2 클록 신호에 따라 전단 제1 스테이지의 캐리 출력 신호를 지연시켜 자신의 캐리 출력 신호 및 상기 주사 신호로서 출력하는 제2 래치, 상기 제2 래치의 출력 신호를 상기 제1 클록 신호에 따라 절단하여 출력하는 제2 파형 절단기, 그리고 상기 제2 파형 절단기의 출력 신호를 상기 출력 제한 신호에 따라 절단하여 상기 보상 신호로서 출력하는 제2 출력 제한기를 포함할 수 있다. 상기 제1 및 제2 클록 신호 각각의 주기는 상기 수평 주기의 두배이며 상기 제1 클록 신호와 상기 제2 클록 신호는 180도의 위상 차이를 가질 수 있다.
상기 제1 및 제2 클록 신호 각각은 듀티비가 50% 이하일 수 있다.
상기 출력 제한 신호의 주기는 상기 제1 및 제2 클록 신호 주기의 절반일 수 있다.
상기 주사 신호가 상기 제1 상태인 동안 상기 제2 스위칭부는 상기 제2 접점을 상기 제2 전압과 연결했다가 그 연결을 끊을 수 있다.
상기 제2 접점이 상기 제2 전압과 연결되는 동안 상기 축전기는 상기 구동 트랜지스터의 문턱 전압을 저장할 수 있다.
본 발명의 한 실시예에 따른 표시 장치의 구동 방법은, 한 수평 주기마다 변 하는 데이터 전압을 출력하는 단계, 화소에 인가되는 주사 신호를 상기 한 수평 주기보다 긴 시간 동안 고전압으로 만들어 상기 화소의 발광을 중지시킴과 동시에 상기 데이터 전압이 상기 화소에 인가되도록 하는 단계, 그리고 상기 주사 신호를 저전압으로 만들어 상기 화소에 대한 상기 데이터 전압의 인가를 중지하는 동시에 상기 데이터 전압에 해당하는 휘도로 상기 화소가 발광하게 하는 단계를 포함할 수 있다.
상기 화소는, 상기 데이터 전압에 따라 구동 전류를 생성하는 구동 트랜지스터, 그리고 상기 구동 전류의 크기에 따라 세기를 달리하여 발광하는 발광 소자를 포함하며, 상기 구동 방법은 상기 주사 신호가 고전압인 동안 상기 구동 트랜지스터의 문턱 전압을 보상하는 단계를 더 포함할 수 있다.
이와 같이 주사 신호의 고전압 구간 길이를 조정함으로써 임펄스 구동을 실현할 수 있다.
그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
먼저, 도 1 및 도 2를 참고하여 본 발명의 한 실시예에 따른 유기 발광 표시 장치에 대하여 설명한다.
도 1은 본 발명의 한 실시예에 따른 유기 발광 표시 장치의 블록도이고, 도 2는 본 발명의 한 실시예에 따른 유기 발광 표시 장치에서 한 화소의 등가 회로도이다.
도 1을 참고하면, 본 발명의 한 실시예에 따른 유기 발광 표시 장치는 표시판(display panel)(300), 주사 구동부(400), 데이터 구동부(500) 및 신호 제어부(600)를 포함한다.
표시판(300)은 복수의 신호선(G1-Gn, S1-Sn, D1-Dm), 복수의 전압선(도시하지 않음), 그리고 이들에 연결되어 있으며 대략 행렬의 형태로 배열된 복수의 화소(PX)를 포함한다.
신호선(G1-Gn, S1-Sn, D1-Dm)은 주사 신호를 전달하는 복수의 주사 신호선(G1-Gn), 보상 신호를 전달하는 복수의 보상 신호선(S1-Sn), 그리고 데이터 신호를 전달하는 복수의 데이터선(D1-Dm)를 포함한다. 주사 신호선(G1-Gn) 및 보상 신호선(S1-Sn)은 대략 행 방향으로 뻗어 있으며 서로가 거의 평행하고, 데이터선(D1-Dm)은 대략 열 방향으로 뻗어 있으며 서로가 거의 평행하다.
전압선은 구동 전압을 전달하는 구동 전압선(도시하지 않음)을 포함한다.
도 2에 도시한 바와 같이, 각 화소(PX)는 유기 발광 소자(LD), 구동 트랜지스터(Qd), 축전기(Cst) 및 5개의 스위칭 트랜지스터(Qs1-Qs5)를 포함한다.
구동 트랜지스터(Qd)는 출력 단자, 입력 단자 및 제어 단자를 가진다. 구동 트랜지스터(Qd)의 제어 단자는 접점(N2)에서 축전기(Cst)와 연결되어 있고, 입력 단자는 구동 전압(Vdd)과 연결되어 있고, 출력 단자는 스위칭 트랜지스터(Qs5)와 연결되어 있다.
축전기(Cst)의 일단은 접점(N2)에서 구동 트랜지스터(Qd)와 연결되어 있고, 접점(N1)에서 스위칭 트랜지스터(Qs1, Qs2)와 연결되어 있다.
스위칭 트랜지스터(Qs1~Qs5)는 세 개의 스위칭부(SU1, SU2, SU3)로 묶을 수 있다.
스위칭부(SU1)는 주사 신호(gi)(i=1,2,..., N)에 응답하여 데이터 전압(Vdat)과 유지 전압(Vsus) 중 택일해서 접점(N1)에 연결하며 두 개의 스위칭 트랜지스터(Qs1, Qs2)를 포함한다. 스위칭 트랜지스터(Qs1)는 접점(N1)과 데이터 전압(Vdat) 사이에 연결되어 있고, 스위칭 트랜지스터(Qs2)는 접점(N1)과 유지 전압(Vsus) 사이에 연결되어 있다.
스위칭부(SU2)는 보상 신호(si)에 응답하여 유지 전압(Vsus)과 접점(N2)의 연결을 단속(斷續)하며, 유지 전압(Vsus)과 접점(N2) 사이에 연결되어 있는 스위칭 트랜지스터(Qs2)를 포함한다.
스위칭부(SU3)는 주사 신호(gi)에 응답하여 접점(N2)과 발광 소자(LD) 중 택일해서 구동 트랜지스터(Qd)의 출력 단자에 연결하며, 두 개의 스위칭 트랜지스터(Qs4, Qs5)를 포함한다. 스위칭 트랜지스터(Qs4)는 구동 트랜지스터(Qd)의 출력 단자와 접점(N1) 사이에 연결되어 있고, 스위칭 트랜지스터(Qs5)는 구동 트랜지스 터(Qd)의 출력 단자와 유기 발광 소자(LD) 사이에 연결되어 있다.
스위칭 트랜지스터(Qs1, Qs3, Qs4)는 n-채널 전계 효과 트랜지스터이고, 스위칭 트랜지스터(Qs2, Qs5) 및 구동 트랜지스터(Qd)는 p-채널 전계 효과 트랜지스터이다. 전계 효과 트랜지스터의 예로는 박막 트랜지스터(thin film transistor, TFT)를 들 수 있으며, 이들은 다결정 규소 또는 비정질 규소를 포함할 수 있다. 스위칭 트랜지스터(Qs1-Q5) 및 구동 트랜지스터(Qd)의 채널형(channel type)이 뒤바뀔 수 있으며, 이 경우에는 이들을 구동하는 신호의 파형 또한 뒤집힐 수 있다.
유기 발광 소자(LD)의 애노드(anode)와 캐소드(cathode)는 각각 스위칭 트랜지스터(Qs5)와 공통 전압(Vss)에 연결되어 있다. 유기 발광 소자(LD)는 스위칭 트랜지스터(Qs5)를 통하여 구동 트랜지스터(Qd)가 공급하는 전류(ILD)의 크기에 따라 세기를 달리하여 발광함으로써 화상을 표시하며, 이 전류(ILD)의 크기는 구동 트랜지스터(Qd)의 제어 단자와 입력 단자 사이의 전압의 크기에 의존한다.
다시 도 1을 참조하면, 주사 구동부(400)는 표시판(300)의 주사 신호선(G1-Gn) 및 보상 신호선(S1-Sn)에 연결되어 있으며, 고전압(Von)과 저전압(Voff)의 조합으로 이루어진 주사 신호와 보상 신호를 주사 신호선(G1-Gn) 및 보상 신호선(S1-Sn)에 각각 인가한다.
고전압(Von)은 스위칭 트랜지스터(Qs1, Qs3, Qs4)를 도통시키거나 스위칭 트랜지스터(Qs2, Qs5)를 차단시킬 수 있으며, 저전압(Voff)은 스위칭 트랜지스 터(Qs1, Qs3, Qs4)를 차단시키거나 스위칭 트랜지스터(Qs2, Qs5)를 도통시킬 수 있다. 유지 전압(Vsus)은 낮은 전압으로서 저전압(Voff)과 마찬가지로 스위칭 트랜지스터(Qs1, Qs3, Qs4)를 차단시키거나 스위칭 트랜지스터(Qs2, Qs5)를 도통시킬 수 있다. 이 유지 전압(Vsus)과 구동 전압(Vdd)은 구동 전압선을 통하여 인가될 수 있다.
데이터 구동부(500)는 표시판(300)의 데이터선(D1-Dm)에 연결되어 있으며 영상 신호를 나타내는 데이터 전압(Vdat)을 데이터선(D1-Dm)에 인가한다.
신호 제어부(600)는 주사 구동부(400), 데이터 구동부(500), 발광 구동부 등의 동작을 제어한다.
이러한 구동 장치(400, 500, 600) 각각은 적어도 하나의 집적 회로 칩의 형태로 표시판(300) 위에 직접 장착되거나, 가요성 인쇄 회로막(flexible printed circuit film)(도시하지 않음) 위에 장착되어 TCP(tape carrier package)의 형태로 표시판(300)에 부착되거나, 별도의 인쇄 회로 기판(printed circuit board)(도시하지 않음) 위에 장착될 수도 있다. 이와는 달리, 이들 구동 장치(400, 500, 600)가 신호선(G1-Gn, S1-Sn, D1-Dm) 및 트랜지스터(Qs1-Qs6, Qd) 따위와 함께 표시판(300)에 집적될 수도 있다. 또한, 구동 장치(400, 500, 600)는 단일 칩으로 집적될 수 있으며, 이 경우 이들 중 적어도 하나 또는 이들을 이루는 적어도 하나의 회로 소자가 단일 칩 바깥에 있을 수 있다.
그러면 이러한 유기 발광 표시 장치의 표시 동작에 대하여 도 3 내지 도 7을 도 1 및 도 2와 함께 참고로 하여 상세하게 설명한다.
도 3은 본 발명의 한 실시예에 따른 유기 발광 표시 장치에서 한 행의 화소에 인가되는 구동 신호를 도시한 파형도의 예이고, 도 4 내지 도 7은 도 3에 도시한 각 구간에서 한 화소의 등가 회로도이다.
신호 제어부(600)는 외부의 그래픽 제어기(도시하지 않음)로부터 입력 영상 신호(Din) 및 이의 표시를 제어하는 입력 제어 신호(ICON)를 수신한다. 입력 영상 신호(Din)는 각 화소(PX)의 휘도(luminance) 정보를 담고 있으며 휘도는 정해진 수효, 예를 들면 1024(=210), 256(=28) 또는 64(=26) 개의 계조(gray)를 가지고 있다. 입력 제어 신호(ICON)의 예로는 수직 동기 신호와 수평 동기 신호, 메인 클록 신호, 데이터 제한 신호(data enable signal) 등이 있다.
신호 제어부(600)는 입력 영상 신호(Din)와 입력 제어 신호(ICON)를 기초로 입력 영상 신호(Din)를 표시판(300)의 동작 조건에 맞게 적절히 처리하고 주사 제어 신호(CONT1)와 데이터 제어 신호(CONT2) 등을 생성한다. 신호 제어부(600)는 주사 제어 신호(CONT1)를 주사 구동부(400)로 내보내고, 데이터 제어 신호(CONT2)와 출력 영상 신호(Dout)는 데이터 구동부(500)로 내보낸다.
주사 제어 신호(CONT1)는 주사 신호선(G1-Gn) 및 보상 신호선(S1-Sn)에 대한 고전압(Von)의 주사 시작을 지시하는 주사 시작 신호(scanning start signal)(STV)와 그 고전압(Von)의 출력 주기를 제어하는 적어도 하나의 클록 신호, 고전압(Von)의 지속 시간을 한정하는 출력 제한 신호(output enable signal)(OE) 등을 포함할 수 있다.
데이터 제어 신호(CONT2)는 한 행의 화소(PX)에 대한 디지털 영상 신호(Dout)의 전송 시작을 알리는 수평 동기 시작 신호와 데이터선(D1-Dm)에 아날로그 데이터 전압을 인가하라는 로드 신호 및 데이터 클록 신호(HCLK) 등을 포함한다.
주사 구동부(400)는 신호 제어부(600)로부터의 주사 제어 신호(CONT1)에 따라 주사 신호선(G1-Gn)에 인가되는 주사 신호와 보상 신호선(S1-Sn)에 인가되는 보상 신호를 차례로 고전압(Von)으로 바꾸었다가 다시 저전압(Voff)으로 바꾼다.
신호 제어부(600)로부터의 데이터 제어 신호(CONT2)에 따라, 데이터 구동부(500)는 각 행의 화소(PX)에 대한 디지털 출력 영상 신호(Dout)를 수신하고, 출력 영상 신호(Dout)를 아날로그 데이터 전압(Vdat)으로 변환한 다음, 이를 데이터선(D1-Dm)에 인가한다. 데이터 구동부(500)는 도 3에 도시한 것처럼, 한 수평 주기(1H) 동안 한 행의 화소(PX)에 대한 데이터 전압(Vdat)을 출력한다.
이제부터 특정 화소 행, 예를 들면 i 번째 행에 초점을 맞추어 설명한다.
도 3을 참고하면, 주사 구동부(400)는 신호 제어부(600)로부터의 주사 제어 신호(CONT1)에 따라 주사 신호선(Gi)에 인가되는 주사 신호(gi)를 고전압(Von)으로 바꾼다. 이때 보상 신호선(Si)에 인가되는 보상 신호(si)는 저전압(Voff) 상태이고, 데이터선(D1-Dm)에 인가되는 데이터 전압(Vdat)은 이전 행의 화소에 대한 데이터 전압[VD(i-1)]과 현재 행의 화소에 대한 데이터 전압(VDi)이다. 그러나 주사 신호(gi)가 고전압(Von)으로 바뀌는 시점에 따라서 데이터선(D1-Dm)에 인가되는 데이터 전압(Vdat)은 더 이전 행의 화소에 대한 데이터 전압이 될 수도 있다.
그러면 도 4에 도시한 바와 같이 스위칭 트랜지스터(Qs1, Qs4)가 도통되고, 스위칭 트랜지스터(Qs2, Qs5)가 차단되며, 스위칭 트랜지스터(Qs3)는 차단 상태를 유지한다.
스위칭 트랜지스터(Qs5)가 차단되면, 유기 발광 소자(LD)의 발광이 멈추며 이때부터 주사 신호(gi)가 저전압(Voff)으로 바뀌어 스위칭 트랜지스터(Qs5)가 다시 도통될 때까지의 기간이 바로 발광 중지 구간(TR)이 된다.
스위칭 트랜지스터(Qs3)가 차단 상태이고 스위칭 트랜지스터(Qs4)가 도통되면, 유기 발광 소자(LD)에 전류를 흘리고 있던 구동 트랜지스터(Qd)는 그 출력 단자가 제어 단자와 연결되면서 접점(N2)으로 전류를 흘린다. 그러다가 접점(N2)의 전압, 즉 구동 트랜지스터(Qd) 제어 단자의 전압과 입력 단자의 전압의 차가 구동 트랜지스터(Qd)의 문턱 전압(Vth)이 되면 구동 트랜지스터(Qd)가 차단 상태가 된다. 이때 스위칭 트랜지스터(Qs1)가 도통 상태이므로 접점(N1)에는 이전 화소행의 데이터 전압[VD(i-1)]이 인가되다가 현재 화소행의 데이터 전압(VDi)이 인가되기 시작한다.
이와 같이 이 구간에서는 대부분 이전 화소행의 데이터 전압[VD(i-1)]이 축전기(Cst)에 충전되므로 사전 충전 구간((precharging period)(T1)이라 한다.
도 3을 참고하면, 주사 구동부(400)는 이어 보상 신호선(Si)에 인가되는 보 상 신호(si)를 고전압(Von)으로 바꾸며 이에 따라 본 충전 구간(charging period)(T2)이 시작된다.
그러면 도 5에 도시한 바와 같이 스위칭 트랜지스터(Qs3)가 도통되고, 스위칭 트랜지스터(Qs1, Qs4)는 도통 상태를 유지하며, 스위칭 트랜지스터(Qs2, Qs5)는 차단 상태를 유지한다.
이 상태에서는 접점(N1)에 현재 화소행의 데이터 전압(VDi)이 인가되고, 접점(N2)에 유지 전압(Vsus)이 인가되며, 두 접점(N1, N2) 사이의 전압 차는 축전기(Cst)에 저장된다. 그러므로 구동 트랜지스터(Qd)가 도통되어 전류를 흘리지만, 스위칭 트랜지스터(Qs5)가 차단되어 있으므로 유기 발광 소자(LD)는 발광 중지 상태를 유지한다.
도 3을 참고하면, 보상 신호(si)가 저전압(Voff)으로 바뀌어 스위칭 트랜지스터(Qs3)가 차단 상태가 되면서 보상 구간(T3)이 시작된다. 주사 신호(gi)는 이 구간(T3)에서도 고전압(Von)을 계속 유지하므로 스위칭 트랜지스터(Qs1, Qs4)는 도통 상태를 유지하고, 스위칭 트랜지스터(Qs2, Qs5)는 차단 상태를 유지한다.
그러면 도 6에 도시한 바와 같이 접점(N2)이 유지 전압(Vsus)으로부터 분리된다. 그런데 구동 트랜지스터(Qd)는 도통 상태를 유지하므로 축전기(Cst)에 충전되어 있는 전하들이 구동 트랜지스터(Qd)를 통하여 방전된다. 이 방전은 구동 트랜지스터(Qd)의 제어 단자와 입력 단자 사이의 전압 차가 구동 트랜지스터(Qd)의 문턱 전압(Vth)이 될 때까지 지속하다가 멈춘다.
그러므로 접점(N2)의 전압(VN2)은 다음과 같은 전압 값으로 수렴한다.
VN2 ＝ Vdd + Vth
이때 접점(N1)의 전압(VN1)은 현재 화소행의 데이터 전압(VDi)을 유지하므로 축전기(Cst)에 저장된 전압은,
VN1 - VN2 ＝ VDi - (Vdd ＋ Vth)
이다.
그런 후 도 3에 도시한 바와 같이, 주사 구동부(400)는 주사 신호(gi)를 저전압(Voff)으로 바꾸어 스위칭 트랜지스터(Qs1, Qs4)를 차단시키고 스위칭 트랜지스터(Qs2, Qs5)를 도통시킴으로써 발광 구간(TE)이 시작된다. 보상 신호(si)는 이 구간(TE)에서도 저전압(Voff)을 계속 유지하므로 스위칭 트랜지스터(Qs3) 또한 차단 상태를 유지한다.
그러면 도 7에 도시한 바와 같이 접점(N1)은 데이터 전압(Vdat)으로부터 분리되어 유지 전압(Vsus)과 연결되고, 구동 트랜지스터(Qd)의 제어 단자는 고립된다(floating).
그러므로 접점(N2)의 전압(VN2)은,
VN2 ＝ Vdd ＋ Vth - VDi + Vsus
이다.
한편, 스위칭 트랜지스터(Qs5)의 도통으로 인하여 구동 트랜지스터(Qd)의 출력 단자는 발광 소자(LD)와 연결되며, 구동 트랜지스터(Qd)는 구동 트랜지스터(Qd)의 제어 단자와 입력 단자 사이의 전압 차(Vgs)에 의하여 제어되는 출력 전류(ILD)를 흘린다.
ILD ＝ 1/2×K×(Vgs － Vth)2
＝ 1/2×K×(VN2 － Vdd － Vth)2
＝ 1/2×K×(Vdd ＋ Vth － VDi + Vsus － Vdd － Vth)2
＝ 1/2×K×(VDi － Vsus)2
여기서, K는 구동 트랜지스터(Qd)의 특성에 따른 상수로서 K＝μ·Ci·W/L이며, μ는 전계 효과 이동도, Ci는 게이트 절연층의 용량, W는 구동 트랜지스터(Qd)의 채널 폭, L은 구동 트랜지스터(Qd)의 채널 길이를 나타낸다.
[수학식 4]에 따르면 발광 구간(TE)에서의 출력 전류(ILD)는 오로지 데이터 전압(Vdat)과 고정된 유지 전압(Vsus)에 의해서만 결정된다. 따라서 출력 전류(ILD)는 구동 트랜지스터(Qd)의 문턱 전압(Vth)에 영향을 받지 않는다.
출력 전류(ILD)는 유기 발광 소자(LD)에 공급되고, 유기 발광 소자(LD)는 출력 전류(ILD)의 크기에 따라 세기를 달리하여 발광함으로써 영상을 표시한다.
그러므로 구동 트랜지스터(Qd) 사이의 문턱 전압(Vth)에 편차가 있거나 각 구동 트랜지스터(Qd)의 문턱 전압(Vth)의 크기가 시간에 따라 변화하더라도 균일한 영상을 표시할 수 있다.
이와 같이 주사 신호(gi)를 고전압(Von)으로 만드는 시기를 필요한 만큼 앞당겨 줌으로써 원하는 시간 동안 그러므로 발광 소자(LD)가 발광하지 못하도록 함으로써 화소(PX)가 검은 상태에 있는 시간을 늘려줄 수 있다.
그러면, 이와 같은 주사 신호와 보상 신호를 만드는 주사 구동부에 대하여 도 8 내지 도 12를 참고하여 상세하게 설명한다.
도 8은 본 발명의 한 실시예에 따른 주사 구동부의 블록도이고, 도 9는 도 8에 도시한 주사 구동부에서 시프트 레지스터의 회로도의 한 예이고, 도 10은 도 9의 주사 구동부를 가지는 유기 발광 표시 장치의 신호 파형도이고, 도 11은 도 8에 도시한 주사 구동부에서 시프트 레지스터의 회로도의 다른 예이고, 도 12는 도 11의 주사 구동부를 가지는 유기 발광 표시 장치의 신호 파형도이다.
도 8을 참고하면, 본 발명의 한 실시예에 따른 주사 구동부(400)는 차례대로 연결되어 있는 시프트 레지스터(shift register)(410), 레벨 시프터(level shifter)(460) 및 버퍼(buffer)(470)를 포함한다.
시프트 레지스터(410)는 차례대로 연결되어 있는 복수의 스테이지를 포함하 며, 주사 시작 신호(STV), 복수의 클록 신호(CK1, CKB1, CK2, CKB2) 및 출력 제한 신호(OE)가 입력된다.
각 스테이지는 주사 신호(g1-gn) 및 보상 신호(s1-sn)를 생성하여 출력한다.
레벨 시프터(460)는 시프트 레지스터(410)에서 나온 주사 신호(g1-gn) 및 보상 신호(s1-sn)의 전압 값을 조절하여 출력하며, 버퍼(470)는 레벨 시프터(460)에서 나온 주사 신호(g1-gn) 및 보상 신호(s1-sn)를 유지해 주는 역할을 한다.
도 9에 도시한 시프트 레지스터(420)에서 각 스테이지[STi, ST(i+1)]는 래치(latch)(422), 파형 절단기(waveform cutter)(424), 출력 제한기(output definer)(426)를 포함한다.
래치(422)는 이전 스테이지의 캐리 출력 신호(Ci -1, Ci)[첫 번째 스테이지인 경우 주사 시작 신호(STV)]를 지연시켜 자신의 캐리 출력 신호(Ci, Ci +1)로서 출력하며, 두 개의 클록형 반전기(clocked inverter)와 하나의 정규 반전기(regular inverter)를 포함한다. 하나의 클록형 반전기는 이전 스테이지의 캐리 출력 신호(Ci -1, Ci)를 반전시켜 제1/제2 클록 신호(CK1/CK2)에 따라 정규 반전기에 내보내며, 정규 반전기는 입력 신호를 반전시켜 출력한다. 다른 하나의 클록형 반전기는 정규 반전기의 출력을 반전시켜 제1/제2 반전 클록 신호(CKB1/CKB2)에 따라 정규 반전기에 내보낸다.
도 10에 도시한 것처럼, 제1 및 제2 클록 신호(CK1, CK2)의 주기는 수평 주 기(1H)의 두 배이고, 듀티비는 50%보다 크다. 제1 클록 신호(CK1)와 제2 클록 신호(CK2)는 약 180도의 위상 차이를 가지며, 제1/제2 반전 클록 신호(CKB1/CKB2)는 제1/제2 클록 신호(CK1/CK2)의 반전 신호이다. 주사 시작 신호(STV) 및 캐리 출력 신호(Ci -1, Ci, Ci +1)는 2 수평 주기(2H) 동안 고전압(Von) 상태를 유지하며, 각 캐리 출력 신호(Ci, Ci +1)는 전단 캐리 출력 신호(Ci -1, Ci)보다 약 한 수평 주기(1H) 정도 지연된다.
파형 절단기(424)는 래치(422)의 출력 신호를 제2/제1 클록 신호(CK2/CK1)에 따라 절단하여 출력한다. 파형 절단기(424)는 NAND 게이트와 반전기를 포함하며 논리로 보면 AND 게이트와 동일하다. NAND 게이트는 래치(422)의 출력과 제2/제1 클록 신호(CK2/CK1)를 두 입력으로 하며 그 출력은 반전기에 입력된다. 파형 절단기(424)의 출력 신호는 주사 신호(g1~gn)가 되며, 대략 제2/제1 클록 신호(CK2/CK1)의 고전압 구간 동안 고전압이다.
출력 제한기(426)는 파형 절단기(424)의 출력 신호를 출력 제한 신호(OE)에 따라 절단하여 출력한다. 출력 제한기(426) 역시 NAND 게이트와 반전기를 포함하며 논리로 보면 AND 게이트와 동일하다. NAND 게이트는 파형 절단기(424)의 출력과 출력 제한 신호(OE)를 두 입력으로 하며 그 출력은 반전기에 입력된다. 출력 제한 신호(OE)의 주기는 한 수평 주기(1H)와 동일하며 대략 50%의 듀티비를 가질 수 있으나 이에 한정되지는 않는다. 출력 제한기(426)의 출력은 보상 신호(s1~sn) 가 되며 주사 신호(g1~gn)가 고전압인 동안 두 번 고전압이 된다.
주사 신호(g1~gn)가 고전압인 구간은 1 수평 주기보다 길며 앞쪽 반 구간 동안은 각 화소(PX)에 이전 화소행의 데이터 전압[VD0~VD(n-1)](단, VD0는 무효 데이터 전압)이 인가되고 뒤쪽 반 구간 동안 해당 화소의 데이터 전압(VD1~VDn)이 인가된다. 보상 신호(s1~sn)는 주사 신호(g1~gn)가 고전압인 구간에서 앞쪽 반 구간 동안 한 번 고전압이 되고, 뒤쪽 반 구간 동안 다시 한 번 고전압이 된다. 이와 같이 하면 이전 화소행의 데이터 전압[VD0~VD(n-1)]에 따라 구동 트랜지스터(Qd)가 동작하긴 하지만 유기 발광 소자(LD)가 동작하지 않기 때문에 각 화소(PX)가 이전 화소행의 데이터 전압[VD0~VD(n-1)]을 휘도로 표시하지는 않는다.
결과적으로 각 화소(PX)는 1 수평 주기보다 긴 시간 동안 흑색을 표시하므로 임펄스 효과가 높아진다.
한편, 도 11에 도시한 시프트 레지스터(430)에서는 각 스테이지[STi, ST(i+1)]가 래치(432), 전압 유지기(voltage sustainer)(434), 파형 절단기(436) 및 출력 제한기(438)를 포함한다.
래치(432)는 이전 스테이지의 캐리 출력 신호(Ci -1, Ci)[첫 번째 스테이지인 경우 주사 시작 신호(STV)]를 지연시켜 자신의 캐리 출력 신호(Ci, Ci +1)로서 출력하며, 도 9에서와 마찬가지로 두 개의 클록형 반전기(clocked inverter)와 하나의 정규 반전기(regular inverter)를 포함한다. 하나의 클록형 반전기는 이전 스테이지 의 캐리 출력 신호(Ci -1, Ci)를 반전시켜 제1/제2 클록 신호(CK1/CK2)에 따라 정규 반전기에 내보내며, 정규 반전기는 입력 신호를 반전시켜 출력한다. 다른 하나의 클록형 반전기는 정규 반전기의 출력을 반전시켜 제1/제2 반전 클록 신호(CKB1/CKB2)에 따라 정규 반전기에 내보낸다.
도 12에 도시한 것처럼, 제1 및 제2 클록 신호(CK1, CK2)의 주기는 수평 주기(1H)의 두 배이고, 듀티비는 50% 이하이다. 제1 클록 신호(CK1)와 제2 클록 신호(CK2)는 약 180도의 위상 차이를 가지며, 제1/제2 반전 클록 신호(CKB1/CKB2)는 제1/제2 클록 신호(CK1/CK2)의 반전 신호이다. 주사 시작 신호(STV) 및 캐리 출력 신호(Ci -1, Ci, Ci +1)는 2 수평 주기(2H) 동안 고전압(Von) 상태를 유지하며, 각 캐리 출력 신호(Ci, Ci +1)는 전단 캐리 출력 신호(Ci -1, Ci)보다 약 한 수평 주기(1H) 정도 지연된다.
전압 유지기(434)는 두 개의 반전기를 포함하며 그 출력이 주사 신호(gi, gi+1)가 된다. 주사 신호(g1~gn)는 2 수평 주기(2H) 동안 고전압(Von) 상태를 유지하며, 각 주사 신호(g1~gn)는 주사 시작 신호(STV) 또는 전단 주사 신호(g1~gn -1)보다 약 한 수평 주기(1H) 정도 지연된다. 전압 유지기(434)를 생략하고 캐리 출력 신호(Ci -1, Ci, Ci +1)를 바로 주사 신호(g1~gn)로 사용할 수도 있다.
파형 절단기(436)는 래치(432)의 출력 신호를 제2/제1 클록 신호(CK2/CK1)에 따라 절단하여 출력한다. 파형 절단기(436)는 NAND 게이트와 반전기를 포함하며 논리로 보면 AND 게이트와 동일하다. NAND 게이트는 래치(432)의 출력과 제2/제1 클록 신호(CK2/CK1)를 두 입력으로 하며 그 출력은 반전기에 입력된다.
출력 제한기(438)는 파형 절단기(436)의 출력 신호를 출력 제한 신호(OE)에 따라 절단하여 출력한다. 출력 제한기(438) 역시 NAND 게이트와 반전기를 포함하며 논리로 보면 AND 게이트와 동일하다. NAND 게이트는 파형 절단기(436)의 출력과 출력 제한 신호(OE)를 두 입력으로 하며 그 출력은 반전기에 입력된다. 출력 제한 신호(OE)의 주기는 한 수평 주기(1H)와 동일하며 대략 50%의 듀티비를 가질 수 있으나 이에 한정되지는 않는다. 출력 제한기(438)의 출력은 보상 신호(si, si+1)가 되며 도 9 및 도 10에서와는 달리 주사 신호(g1~gn)가 고전압인 동안 한 번만 고전압이 된다.
주사 신호(g1~gn)가 고전압인 구간은 1 수평 주기보다 길며 앞쪽 반 구간 동안은 각 화소(PX)에 이전 화소행의 데이터 전압[VD0~VD(n-1)](단, VD0는 무효 데이터 전압)이 인가되고 뒤쪽 반 구간 동안 해당 화소의 데이터 전압(VD1~VDn)이 인가된다. 보상 신호(s1~sn)는 주사 신호(g1~gn)가 고전압인 구간에서 뒤쪽 반 구간 동안 한 번 고전압이 된다.
결과적으로 각 화소(PX)는 1 수평 주기보다 긴 시간 동안 흑색을 표시하므로 임펄스 효과가 높아진다. 특히, 본 실시예에서 주사 신호(g1~gn)가 고전압인 시간은 주사 시작 신호(STV)의 고전압 구간을 늘려 줌으로써 원하는 만큼 길게 해 줄 수 있으므로 도 9 및 도 10에 도시한 실시예에 비하여 흑색 표시 시간을 자유롭게 조절할 수 있다.
도 9 내지 도 12에 도시한 주사 구동부 및 구동 방법은 도 2에 도시한 화소(PX)가 아닌 경우에도 적용할 수 있으며, 유기 발광 표시 장치가 아닌 경우에도 적용할 수 있다. 예를 들면, 각 화소가 주사 신호가 고전압 상태일 때 흑색을 표시함과 동시에 데이터 전압을 수신하며, 주사 신호가 저전압 상태일 때 데이터 전압의 수신을 중지하고 자신의 데이터 전압에 해당하는 휘도를 표시하는 경우에 적용할 수 있다. 도 2에서 구동 트랜지스터(Qd)의 문턱 전압 보상을 위한 스위칭 트랜지스터(Qs2, Qs3, Qs4)가 생략된 경우에도 도 9 내지 도 12에 도시한 주사 구동부 및 구동 방법을 적용할 수 있는데, 이 경우 보상 신호와 관련된 부분(426, 436, 438)은 생략될 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
도 1은 본 발명의 한 실시예에 따른 유기 발광 표시 장치의 블록도이다.
도 2는 본 발명의 한 실시예에 따른 유기 발광 표시 장치에서 한 화소의 등가 회로도이다.
도 3은 본 발명의 한 실시예에 따른 유기 발광 표시 장치에서 한 행의 화소에 인가되는 구동 신호를 도시한 파형도의 예이다.
도 4 내지 도 7은 도 3에 도시한 각 구간에서 한 화소의 등가 회로도이다.
도 8은 본 발명의 한 실시예에 따른 주사 구동부의 블록도이다.
도 9는 도 8에 도시한 주사 구동부에서 시프트 레지스터의 회로도의 한 예이다.
도 10은 도 9의 주사 구동부를 가지는 유기 발광 표시 장치의 신호 파형도이다.
도 11은 도 8에 도시한 주사 구동부에서 시프트 레지스터의 회로도의 다른 예이다.
도 12는 도 11의 주사 구동부를 가지는 유기 발광 표시 장치의 신호 파형도이다.
<도면 부호의 설명>
300: 표시판 400: 주사 구동부
410, 420, 430: 시프트 레지스터 422, 432: 래치
424, 436: 파형 절단기 426, 438: 출력 제한기
434: 전압 유지기 460: 레벨 시프터
470: 버퍼 500: 데이터 구동부
600: 신호 제어부 CK1, CKB1, CK2, CKB2: 클록 신호
CONT1: 주사 제어 신호 CONT2: 데이터 제어 신호
Cst: 유지 축전기 Ci -1, Ci, Ci +1: 캐리 출력 신호
Din: 입력 영상 신호 Dout: 출력 영상 신호
D1-Dm: 데이터선
G1-Gn: 주사 신호선 g1-gn: 주사 신호
ICON: 입력 제어 신호 ILD: 구동 트랜지스터의 출력 전류
LD: 유기 발광 소자 N1, N2: 접점
OE: 출력 제한 신호 PX: 화소
Qd: 구동 트랜지스터 Qs1~Qs5: 스위칭 트랜지스터
STV: 주사 시작 신호 SU1~SU3: 스위칭부
S1-Sn: 보상 신호선 s1-sn: 보상 신호
TR: 발광 중지 구간 TE: 발광 구간
T1: 사전 충전 구간 T2: 본 충전 구간
T3: 보상 구간
Vdat, VD0~VDn: 데이터 전압 Vdd: 구동 전압
Voff: 저전압 Von: 고전압
Vss: 공통 전압 Vsus: 유지 전압

Claims (22)

  1. 복수의 주사 신호를 생성하는 주사 구동부,
    데이터 전압을 생성하는 데이터 구동부, 그리고
    상기 주사 신호에 따라 상기 데이터 전압을 받고 상기 데이터 전압에 해당하는 휘도를 표시하는 복수의 화소를 포함하며,
    상기 각 화소는 자신의 주사 신호가 제1 상태일 때 흑색을 표시함과 동시에 다른 화소의 데이터 전압 및 자신의 데이터 전압을 수신하며, 상기 자신의 주사 신호가 제2 상태일 때 상기 데이터 전압의 수신을 중지하고 상기 자신의 데이터 전압에 해당하는 휘도를 표시하며,
    상기 주사 구동부는 복수의 제1 스테이지 및 복수의 제2 스테이지를 포함하는 시프트 레지스터를 포함하며,
    상기 제1 스테이지와 상기 제2 스테이지는 번갈아 연결되어 있고,
    상기 제1 스테이지 각각은,
    제1 클록 신호에 따라 전단 제2 스테이지의 캐리 출력 신호를 지연시켜 자신의 캐리 출력 신호로서 출력하는 제1 래치, 그리고
    상기 제1 래치의 출력 신호를 제2 클록 신호에 따라 절단하여 상기 주사 신호로서 출력하는 제1 파형 절단기를 포함하고,
    상기 제2 스테이지 각각은,
    상기 제2 클록 신호에 따라 전단 제1 스테이지의 캐리 출력 신호를 지연시켜 자신의 캐리 출력 신호로서 출력하는 제2 래치, 그리고
    상기 제2 래치의 출력 신호를 상기 제1 클록 신호에 따라 절단하여 상기 주사 신호로서 출력하는 제2 파형 절단기를 포함하며,
    상기 제1 클록 신호와 상기 제2 클록 신호는 180도의 위상 차이를 가지며,
    상기 제1 및 제2 클록 신호 각각은 듀티비가 50%보다 크며 상기 주사 신호는 상기 제1 클록 신호 또는 상기 제2 클록 신호가 높은 레벨인 동안 상기 제1 상태를 유지하는 표시 장치.
  2. 삭제
  3. 삭제
  4. 제1항에서,
    상기 주사 구동부는 복수의 보상 신호를 생성하며,
    상기 각 화소는,
    상기 자신의 데이터 전압에 따라 구동 전류를 생성하는 구동 트랜지스터, 그리고
    상기 구동 전류의 크기에 따라 세기를 달리하여 발광하는 발광 소자
    를 포함하며,
    상기 각 화소는 자신의 주사 신호가 제1 상태인 동안 자신의 보상 신호에 따라 상기 구동 트랜지스터의 문턱 전압을 보상하는
    표시 장치.
  5. 제4항에서,
    상기 제1 스테이지 각각은,
    상기 제1 파형 절단기의 출력 신호를 출력 제한 신호에 따라 절단하여 상기 보상 신호로서 출력하는 제1 출력 제한기
    를 포함하고,
    상기 제2 스테이지 각각은,
    상기 제2 파형 절단기의 출력 신호를 상기 출력 제한 신호에 따라 절단하여 상기 보상 신호로서 출력하는 제2 출력 제한기
    를 포함하는
    표시 장치.
  6. 제5항에서,
    상기 출력 제한 신호의 주기는 상기 제1 및 제2 클록 신호의 주기의 절반인 표시 장치.
  7. 삭제
  8. 복수의 주사 신호를 생성하는 주사 구동부,
    데이터 전압을 생성하는 데이터 구동부, 그리고
    상기 주사 신호에 따라 상기 데이터 전압을 받고 상기 데이터 전압에 해당하는 휘도를 표시하는 복수의 화소를 포함하며,
    상기 각 화소는 자신의 주사 신호가 제1 상태일 때 흑색을 표시함과 동시에 다른 화소의 데이터 전압 및 자신의 데이터 전압을 수신하며, 상기 자신의 주사 신호가 제2 상태일 때 상기 데이터 전압의 수신을 중지하고 상기 자신의 데이터 전압에 해당하는 휘도를 표시하며,
    상기 주사 구동부는 복수의 제1 스테이지 및 복수의 제2 스테이지를 포함하는 시프트 레지스터를 포함하며,
    상기 제1 스테이지와 상기 제2 스테이지는 번갈아 연결되어 있고,
    상기 제1 스테이지 각각은,
    제1 클록 신호에 따라 전단 제2 스테이지의 캐리 출력 신호를 지연시켜 자신의 캐리 출력 신호 및 상기 주사 신호로서 출력하는 제1 래치를 포함하고,
    상기 제2 스테이지 각각은,
    제2 클록 신호에 따라 전단 제1 스테이지의 캐리 출력 신호를 지연시켜 자신의 캐리 출력 신호 및 상기 주사 신호로서 출력하는 제2 래치를 포함하며,
    상기 제1 클록 신호와 상기 제2 클록 신호는 180도의 위상 차이를 가지며,
    상기 제1 및 제2 클록 신호 각각은 듀티비가 50% 이하이며 상기 주사 신호는 상기 제1 및 제2 클록 신호의 반 주기보다 긴 시간 동안 상기 제1 상태를 유지하는 표시 장치.
  9. 제8항에서,
    상기 주사 구동부는 복수의 보상 신호를 생성하며,
    상기 각 화소는,
    상기 자신의 데이터 전압에 따라 구동 전류를 생성하는 구동 트랜지스터, 그리고
    상기 구동 전류의 크기에 따라 세기를 달리하여 발광하는 발광 소자
    를 포함하며,
    상기 각 화소는 자신의 주사 신호가 제1 상태인 동안 자신의 보상 신호에 따라 상기 구동 트랜지스터의 문턱 전압을 보상하는
    표시 장치.
  10. 제9항에서,
    상기 제1 스테이지 각각은,
    상기 제1 래치의 출력 신호를 상기 제2 클록 신호에 따라 절단하여 출력하는 제1 파형 절단기, 그리고
    상기 제1 파형 절단기의 출력 신호를 출력 제한 신호에 따라 절단하여 상기 보상 신호로서 출력하는 제1 출력 제한기
    를 포함하고,
    상기 제2 스테이지 각각은,
    상기 제2 래치의 출력 신호를 상기 제1 클록 신호에 따라 절단하여 출력하는 제2 파형 절단기, 그리고
    상기 제2 파형 절단기의 출력 신호를 상기 출력 제한 신호에 따라 절단하여 상기 보상 신호로서 출력하는 제2 출력 제한기
    를 포함하는
    표시 장치.
  11. 제10항에서,
    상기 출력 제한 신호의 주기는 상기 제1 및 제2 클록 신호 주기의 절반인 표시 장치.
  12. 복수의 주사 신호 및 복수의 보상 신호를 생성하는 주사 구동부,
    데이터 전압을 생성하는 데이터 구동부, 그리고
    상기 주사 신호에 따라 상기 데이터 전압을 받고 상기 데이터 전압에 해당하는 휘도를 표시하는 복수의 화소
    를 포함하며,
    상기 각 화소는,
    구동 전류의 크기에 따라 세기를 달리하여 발광하는 발광 소자,
    제1 접점과 제2 접점 사이에 연결되어 있는 축전기,
    제1 전압과 연결되어 있는 입력 단자, 출력 단자, 그리고 상기 제2 접점에 연결되어 있는 제어 단자를 가지며, 상기 구동 전류를 출력하는 구동 트랜지스터,
    상기 주사 신호가 제1 상태인 동안 상기 데이터 전압을 상기 제1 접점에 연결하고 상기 주사 신호가 제2 상태인 동안 제2 전압을 상기 제1 접점에 연결하는 제1 스위칭부,
    상기 보상 신호에 따라 상기 제2 전압과 상기 제2 접점 사이의 연결을 단속하는 제2 스위칭부, 그리고
    상기 주사 신호가 상기 제1 상태인 동안 상기 제2 접점을 상기 구동 트랜지스터의 출력 단자에 연결하고 상기 주사 신호가 상기 제2 상태인 동안 상기 발광 소자를 상기 구동 트랜지스터의 출력 단자에 연결하는 제3 스위칭부
    를 포함하며,
    상기 데이터 구동부는 하나의 수평 주기마다 상기 데이터 전압을 바꾸며,
    상기 주사 신호는 하나의 수평 주기보다 긴 시간 동안 상기 제1 상태를 유지하는
    표시 장치.
  13. 제12항에서,
    상기 주사 구동부는 복수의 제1 스테이지 및 복수의 제2 스테이지를 포함하는 시프트 레지스터를 포함하며,
    상기 제1 스테이지와 상기 제2 스테이지는 번갈아 연결되어 있고,
    상기 제1 스테이지 각각은,
    제1 클록 신호에 따라 전단 제2 스테이지의 캐리 출력 신호를 지연시켜 자신의 캐리 출력 신호로서 출력하는 제1 래치,
    상기 제1 래치의 출력 신호를 제2 클록 신호에 따라 절단하여 상기 주사 신호로서 출력하는 제1 파형 절단기, 그리고
    상기 제1 파형 절단기의 출력 신호를 출력 제한 신호에 따라 절단하여 상기 보상 신호로서 출력하는 제1 출력 제한기
    를 포함하고,
    상기 제2 스테이지 각각은,
    상기 제2 클록 신호에 따라 전단 제1 스테이지의 캐리 출력 신호를 지연시켜 자신의 캐리 출력 신호로서 출력하는 제2 래치,
    상기 제2 래치의 출력 신호를 상기 제1 클록 신호에 따라 절단하여 상기 주사 신호로서 출력하는 제2 파형 절단기, 그리고
    상기 제2 파형 절단기의 출력 신호를 상기 출력 제한 신호에 따라 절단하여 상기 보상 신호로서 출력하는 제2 출력 제한기
    를 포함하며,
    상기 제1 및 제2 클록 신호 각각의 주기는 상기 수평 주기의 두배이며,
    상기 제1 클록 신호와 상기 제2 클록 신호는 180도의 위상 차이를 가지는
    표시 장치.
  14. 제13항에서,
    상기 제1 및 제2 클록 신호 각각은 듀티비가 50%보다 크며 상기 주사 신호는 상기 제1 클록 신호 또는 상기 제2 클록 신호가 높은 레벨인 동안 상기 제1 상태를 유지하는 표시 장치.
  15. 제14항에서,
    상기 출력 제한 신호의 주기는 상기 제1 및 제2 클록 신호 주기의 절반인 표시 장치.
  16. 제12항에서,
    상기 주사 구동부는 복수의 제1 스테이지 및 복수의 제2 스테이지를 포함하는 시프트 레지스터를 포함하며,
    상기 제1 스테이지와 상기 제2 스테이지는 번갈아 연결되어 있고,
    상기 제1 스테이지 각각은,
    제1 클록 신호에 따라 전단 제2 스테이지의 캐리 출력 신호를 지연시켜 자신의 캐리 출력 신호 및 상기 주사 신호로서 출력하는 제1 래치,
    상기 제1 래치의 출력 신호를 제2 클록 신호에 따라 절단하여 출력하는 제1 파형 절단기, 그리고
    상기 제1 파형 절단기의 출력 신호를 출력 제한 신호에 따라 절단하여 상기 보상 신호로서 출력하는 제1 출력 제한기
    를 포함하고,
    상기 제2 스테이지 각각은,
    상기 제2 클록 신호에 따라 전단 제1 스테이지의 캐리 출력 신호를 지연시켜 자신의 캐리 출력 신호 및 상기 주사 신호로서 출력하는 제2 래치,
    상기 제2 래치의 출력 신호를 상기 제1 클록 신호에 따라 절단하여 출력하는 제2 파형 절단기, 그리고
    상기 제2 파형 절단기의 출력 신호를 상기 출력 제한 신호에 따라 절단하여 상기 보상 신호로서 출력하는 제2 출력 제한기
    를 포함하며,
    상기 제1 및 제2 클록 신호 각각의 주기는 상기 수평 주기의 두배이며,
    상기 제1 클록 신호와 상기 제2 클록 신호는 180도의 위상 차이를 가지는
    표시 장치.
  17. 제16항에서,
    상기 제1 및 제2 클록 신호 각각은 듀티비가 50% 이하인 표시 장치.
  18. 제17항에서,
    상기 출력 제한 신호의 주기는 상기 제1 및 제2 클록 신호 주기의 절반인 표시 장치.
  19. 제12항에서,
    상기 주사 신호가 상기 제1 상태인 동안 상기 제2 스위칭부는 상기 제2 접점을 상기 제2 전압과 연결했다가 그 연결을 끊는 표시 장치.
  20. 제19항에서,
    상기 제2 접점이 상기 제2 전압과 연결되는 동안 상기 축전기는 상기 구동 트랜지스터의 문턱 전압을 저장하는 표시 장치.
  21. 한 수평 주기마다 변하는 데이터 전압을 출력하는 단계;
    화소에 인가되는 주사 신호를 상기 한 수평 주기보다 긴 시간 동안 고전압으로 만들어 상기 화소의 발광을 중지시킴과 동시에 상기 데이터 전압이 상기 화소에 인가되도록 하는 단계, 여기서 상기 화소는, 상기 데이터 전압에 따라 구동 전류를 생성하는 구동 트랜지스터 및 상기 구동 전류의 크기에 따라 세기를 달리하여 발광하는 발광 소자를 포함함;
    상기 주사 신호를 저전압으로 만들어 상기 화소에 대한 상기 데이터 전압의 인가를 중지하는 동시에 상기 데이터 전압에 해당하는 휘도로 상기 화소가 발광하게 하는 단계; 및
    상기 주사 신호가 고전압인 동안 상기 구동 트랜지스터의 문턱 전압을 보상하는 단계;
    를 포함하는 표시 장치의 구동 방법.
  22. 삭제
KR1020080034287A 2008-04-14 2008-04-14 표시 장치 및 그 구동 방법 Active KR101447997B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080034287A KR101447997B1 (ko) 2008-04-14 2008-04-14 표시 장치 및 그 구동 방법
US12/273,729 US8525761B2 (en) 2008-04-14 2008-11-19 Display device and method of driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080034287A KR101447997B1 (ko) 2008-04-14 2008-04-14 표시 장치 및 그 구동 방법

Publications (2)

Publication Number Publication Date
KR20090108930A KR20090108930A (ko) 2009-10-19
KR101447997B1 true KR101447997B1 (ko) 2014-10-08

Family

ID=41163576

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080034287A Active KR101447997B1 (ko) 2008-04-14 2008-04-14 표시 장치 및 그 구동 방법

Country Status (2)

Country Link
US (1) US8525761B2 (ko)
KR (1) KR101447997B1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5582771B2 (ja) * 2009-12-04 2014-09-03 株式会社沖データ 駆動装置及び画像形成装置
KR101738920B1 (ko) * 2010-10-28 2017-05-24 삼성디스플레이 주식회사 유기전계발광 표시장치
KR101857808B1 (ko) * 2011-08-29 2018-05-15 엘지디스플레이 주식회사 스캔구동부와 이를 이용한 유기전계발광표시장치
US20140111502A1 (en) * 2012-10-23 2014-04-24 Shenzhen China Star Optoelectronics Technology Co., Ltd. Scan driving circuit of lcd panel, lcd device, and driving method
CN102890923B (zh) * 2012-10-23 2016-03-09 深圳市华星光电技术有限公司 一种液晶面板的扫描驱动电路、液晶显示装置和驱动方法
KR102033611B1 (ko) * 2013-02-25 2019-10-18 삼성디스플레이 주식회사 화소, 이를 포함하는 표시장치 및 그 구동 방법
US9057899B2 (en) * 2013-09-09 2015-06-16 Shenzhen China Star Optoelectronics Technology Co., Ltd Array substrate and liquid crystal panel
KR102203449B1 (ko) * 2013-12-31 2021-01-15 엘지디스플레이 주식회사 터치 스크린 일체형 표시장치 및 그 구동 방법
CN104978924B (zh) * 2014-04-10 2017-07-25 上海和辉光电有限公司 发光控制驱动器、发光控制与扫描驱动器及显示装置
CN105185287B (zh) * 2015-08-27 2017-10-31 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路和相关显示装置
CN105047124B (zh) * 2015-09-18 2017-11-17 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路及显示装置
KR102373693B1 (ko) 2015-10-23 2022-03-17 엘지디스플레이 주식회사 스캔 구동부, 표시장치 및 이의 구동방법
KR102408900B1 (ko) * 2015-10-23 2022-06-16 엘지디스플레이 주식회사 스캔 구동부, 표시장치 및 이의 구동방법
CN109979394B (zh) 2019-05-17 2024-11-26 京东方科技集团股份有限公司 像素电路及其驱动方法、阵列基板及显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000012034A (ko) * 1998-07-29 2000-02-25 야스카와 히데아키 전기광학장치의구동회로및전기광학장치
KR20040018811A (ko) * 2002-08-27 2004-03-04 삼성에스디아이 주식회사 평판 표시 장치
JP2007509358A (ja) 2002-03-14 2007-04-12 ケンブリッジ ディスプレイ テクノロジー リミテッド ディスプレイ・ドライバ回路
US20080001861A1 (en) 2006-05-23 2008-01-03 Sony Corporation Image display apparatus

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100432651B1 (ko) * 2002-06-18 2004-05-22 삼성에스디아이 주식회사 화상 표시 장치
KR100577300B1 (ko) 2003-11-13 2006-05-10 엘지.필립스 엘시디 주식회사 액정표시장치의 구동방법
KR20060005161A (ko) 2004-07-12 2006-01-17 삼성전자주식회사 액정 표시 장치 및 그의 구동방법
KR101089608B1 (ko) 2005-06-27 2011-12-05 엘지디스플레이 주식회사 표시패널 구동방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000012034A (ko) * 1998-07-29 2000-02-25 야스카와 히데아키 전기광학장치의구동회로및전기광학장치
JP2007509358A (ja) 2002-03-14 2007-04-12 ケンブリッジ ディスプレイ テクノロジー リミテッド ディスプレイ・ドライバ回路
KR20040018811A (ko) * 2002-08-27 2004-03-04 삼성에스디아이 주식회사 평판 표시 장치
US20080001861A1 (en) 2006-05-23 2008-01-03 Sony Corporation Image display apparatus

Also Published As

Publication number Publication date
US8525761B2 (en) 2013-09-03
KR20090108930A (ko) 2009-10-19
US20090256785A1 (en) 2009-10-15

Similar Documents

Publication Publication Date Title
KR101447997B1 (ko) 표시 장치 및 그 구동 방법
EP3447758B1 (en) Display device comprising a gate driver circuit, and method of driving the display device
EP3444804B1 (en) Display device comprising a gate driver circuit
KR101509113B1 (ko) 표시 장치 및 그 구동 방법
KR101404549B1 (ko) 표시 장치 및 그 구동 방법
US10424243B2 (en) Organic light emitting diode display
KR101499236B1 (ko) 표시 장치 및 그 구동 방법
US9454935B2 (en) Organic light emitting diode display device
US8031141B2 (en) Scan driving circuit and organic light emitting display using the same
US8514152B2 (en) Display device with improved luminance uniformity among pixels and driving method thereof
KR100969784B1 (ko) 유기전계발광표시장치 및 그의 구동방법
CN111052216B (zh) 显示装置及其驱动方法
KR101404547B1 (ko) 표시 장치 및 그 구동 방법
CN113066444A (zh) 栅极驱动电路和包括该栅极驱动电路的发光显示装置
KR101509114B1 (ko) 표시 장치 및 그 구동 방법
US11798482B2 (en) Gate driver and organic light emitting display device including the same
KR102423662B1 (ko) 표시패널
KR20190032959A (ko) 시프트레지스터 및 이를 포함하는 유기발광 표시장치
KR20210080960A (ko) 게이트 구동 회로 및 이를 포함하는 발광 표시 장치
KR100595102B1 (ko) 데이터 집적회로 및 이를 이용한 발광 표시장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20080414

PG1501 Laying open of application
N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20120913

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20130220

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20080414

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20140204

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20140715

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20140930

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20140930

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20180829

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20180829

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20200901

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20210825

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20230801

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20240822

Start annual number: 11

End annual number: 11