[go: up one dir, main page]

KR101447813B1 - 멀티-레벨 상변화 메모리 소자 - Google Patents

멀티-레벨 상변화 메모리 소자 Download PDF

Info

Publication number
KR101447813B1
KR101447813B1 KR1020130042160A KR20130042160A KR101447813B1 KR 101447813 B1 KR101447813 B1 KR 101447813B1 KR 1020130042160 A KR1020130042160 A KR 1020130042160A KR 20130042160 A KR20130042160 A KR 20130042160A KR 101447813 B1 KR101447813 B1 KR 101447813B1
Authority
KR
South Korea
Prior art keywords
phase change
change material
state
material layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020130042160A
Other languages
English (en)
Other versions
KR20130117695A (ko
Inventor
송윤흡
이정민
유지수토우
쥬니치고이케
유타사이토
Original Assignee
한양대학교 산학협력단
고쿠리츠 다이가쿠 호진 도호쿠 다이가쿠
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단, 고쿠리츠 다이가쿠 호진 도호쿠 다이가쿠 filed Critical 한양대학교 산학협력단
Publication of KR20130117695A publication Critical patent/KR20130117695A/ko
Application granted granted Critical
Publication of KR101447813B1 publication Critical patent/KR101447813B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/861—Thermal details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Landscapes

  • Semiconductor Memories (AREA)

Abstract

멀티-레벨 상변화 메모리 소자를 제공한다. 상기 상변화 메모리 소자는 제1 전극, 상기 제1 전극에 전기적으로 연결된 상변화층, 상기 상변화층에 전기적으로 연결된 제2 전극을 포함한다. 상기 상변화층은 직렬 연결된 제1 상변화 물질막과 제2 상변화 물질막을 갖는다. 또한, 상기 상변화 물질막들의 비정질 상태 저항들과 결정화 온도들은 하기 수학식들 1 및 2를 각각 만족한다.
[수학식 1]
Ra M1 < Ra M2
상기 수학식 1에서, Ra M1은 상기 제1 상변화 물질막의 비정질 상태 저항이고, Ra M2은 상기 제2 상변화 물질막의 비정질 상태 저항이다.
[수학식 2]
Tc M1 > Tc M2
상기 수학식 2에서, Tc M1은 상기 제1 상변화 물질막의 결정화 온도이고, Tc M2은 상기 제2 상변화 물질막의 결정화 온도이다.

Description

멀티-레벨 상변화 메모리 소자{Multi-Level Phase Change Memory Device}
본 발명은 비휘발성 메모리 소자에 관한 것으로, 보다 상세하게는 상변화 메모리 소자에 관한 것이다.
현재 비휘발성 메모리로 상용화된 플래시 메모리의 경우, 전하저장층 내에 전하를 저장 또는 제거함에 따른 문턱 전압의 변화를 사용한다. 최근, 상기 플래시 메모리 소자에 비해 소비전력이 낮고 집적도가 높은 새로운 차세대 비휘발성 메모리 소자들이 연구되고 있다. 상기 차세대 비휘발성 메모리 소자들의 예로는 상변화 메모리 소자(Phase-change RAM; PRAM), 자기 메모리 소자(Magnetic RAM; MRAM) 및 저항 변화 메모리 소자(Resistance-change RAM; ReRAM)가 있다.
플래시 메모리 소자와 마찬가지로 상기 차세대 비휘발성 메모리 소자들에 대해서도 메모리 셀의 수를 늘이지 않더라도 더 많은 정보를 저장할 수 있는 멀티-레벨 셀을 구현하기 위한 시도가 계속되고 있다.
본 발명이 해결하고자 하는 과제는 멀티-레벨을 구현할 수 있는 상변화 메모리 소자를 제공함에 있다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 이루기 위하여 본 발명의 일 측면은 상변화 메모리 소자를 제공한다. 상기 상변화 메모리 소자는 제1 전극, 상기 제1 전극에 전기적으로 연결된 상변화층, 상기 상변화층에 전기적으로 연결된 제2 전극을 포함한다. 상기 상변화층은 직렬 연결된 제1 상변화 물질막과 제2 상변화 물질막을 갖는다. 또한, 상기 상변화 물질막들의 비정질 상태 저항들과 결정화 온도들은 하기 수학식들 1 및 2를 각각 만족한다.
[수학식 1]
Ra M1 < Ra M2
상기 수학식 1에서, Ra M1은 상기 제1 상변화 물질막의 비정질 상태 저항이고, Ra M2은 상기 제2 상변화 물질막의 비정질 상태 저항이다.
[수학식 2]
Tc M1 > Tc M2
상기 수학식 2에서, Tc M1은 상기 제1 상변화 물질막의 결정화 온도이고, Tc M2은 상기 제2 상변화 물질막의 결정화 온도이다.
상기 상변화 물질막들의 녹는점들은 하기 수학식 4를 만족할 수 있다.
[수학식 4]
Tm M1 < Tm M2
상기 수학식 4에서, Tm M1은 상기 제1 상변화 물질막의 녹는점이고, Tm M2은 상기 제2 상변화 물질막의 녹는점이다.
상기 제1 상변화 물질막과 상기 제2 상변화 물질막은 GCT(GeCuTe), SST(SiSbTe), 및 GST(GeSbTe)로 이루어진 군에서 선택되는 두 가지의 물질막들일 수 있다. 구체적으로, 상기 제1 상변화 물질막은 GCT(GeCuTe)이고, 상기 제2 상변화 물질막은 GST(GeSbTe)일 수 있다.
상기 상변화층은 제2 상변화 물질막에 직렬 연결된 제3 상변화 물질막을 더 포함하고, 상기 상변화 물질막들의 비정질 상태 저항들과 결정화 온도들은 하기 수학식들 5 및 6을 각각 만족할 수 있다.
[수학식 5]
Ra M1 < Ra M2 < Ra M3
상기 수학식 5에서, Ra M1은 상기 제1 상변화 물질막의 비정질 상태 저항이고, Ra M2은 상기 제2 상변화 물질막의 비정질 상태 저항이고, Ra M3은 상기 제3 상변화 물질막의 비정질 상태 저항이다.
[수학식 6]
Tc M1 > Tc M2 > Tc M3
상기 수학식 6에서, Tc M1은 상기 제1 상변화 물질막의 결정화 온도이고, Tc M2은 상기 제2 상변화 물질막의 결정화 온도이고, Tc M3은 상기 제3 상변화 물질막의 결정화 온도이다.
상기 제1 내지 제3 상변화 물질막들의 녹는점들은 하기 수학식 8을 만족할 수 있다.
[수학식 8]
Tm M1 < Tm M2 < Tm M3
상기 수학식 8에서, Tm M1은 상기 제1 상변화 물질막의 녹는점이고, Tm M2은 상기 제2 상변화 물질막의 녹는점이고, Tm M3은 상기 제3 상변화 물질막의 녹는점이다.
상기 제1 상변화 물질막(M1)은 GCT(GeCuTe)이고, 상기 제2 상변화 물질막(M2)은 SST(SiSbTe)이고, 상기 제3 상변화 물질막(M3)은 GST(GeSbTe)일 수 있다.
상기 제1 전극과 상기 상변화층 사이에 제1 단부 히터가 위치할 수 있다. 상기 제2 전극과 상기 상변화층 사이에 제2 단부 히터가 위치할 수 있다. 상기 제1 상변화 물질막과 상기 제2 상변화 물질막 사이에 제1 중간히터가 위치할 수 있다. 상기 제2 상변화 물질막과 상기 제3 상변화 물질막 사이에 제2 중간히터가 위치할 수 있다.
상술한 바와 같이 본 발명에 따르면, 상변화 메모리 소자는 멀티-레벨 데이터 저장을 구현할 수 있다. 또한, 각 데이터 상태들 간 저항 마진이 클 수 있으며, 중간 데이터 상태를 셋 전류 펄스를 사용하여 구현할 수 있어 이를 리셋 전류 펄스를 사용하여 구현하는 다른 상변화 메모리 소자에 비해 소비 전력을 크게 저감시킬 수 있다. 이와 더불어서, 각 데이터 상태에서 다른 모든 데이터 상태로 자유로운 전이를 구현할 수 있어, 데이터 입력 스피드를 크게 향상시킬 수 있고, 또한 소비 전력을 크게 감소시킬 수 있다.
도 1은 본 발명의 제1 실시예에 따른 상변화 메모리 소자의 단위 셀을 나타낸 단면도이다.
도 2는 도 1의 상변화 메모리 소자 내에 구비된 상변화 물질막들의 비정질 상태에서의 저항, 결정화 온도 및 녹는점의 일 예를 나타낸 그래프이다.
도 3은 도 1의 상변화 메모리 소자 내에 구비된 상변화 물질막들의 비정질 상태에서의 저항, 결정화 온도 및 녹는점의 다른 일 예를 나타낸 그래프이다.
도 4는 본 발명의 제2 실시예에 따른 상변화 메모리 소자의 단위 셀을 나타낸 단면도이다.
도 5는 도 4의 상변화 메모리 소자 내에 구비된 상변화 물질막들의 비정질 상태에서의 저항, 결정화 온도 및 녹는점의 일 예를 나타낸 그래프이다.
도 6은 도 4의 상변화 메모리 소자 내에 구비된 상변화 물질막들의 비정질 상태에서의 저항, 결정화 온도 및 녹는점의 다른 일 예를 나타낸 그래프이다.
이하, 본 발명을 보다 구체적으로 설명하기 위하여 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 보다 상세하게 설명한다. 그러나, 본 발명은 여기서 설명되어지는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 도면들에 있어서, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층이 개재될 수도 있다. 본 실시예들에서 "제1", "제2", 또는 "제3"는 구성요소들에 어떠한 한정을 가하려는 것은 아니며, 다만 구성요소들을 구별하기 위한 용어로서 이해되어야 할 것이다.
<제1 실시예>
도 1은 본 발명의 제1 실시예에 따른 상변화 메모리 소자의 단위 셀을 나타낸 단면도이다.
도 1을 참조하면, 기판(10) 상에 제1 전극(11)이 배치된다. 상기 제1 전극(11)은 도전막으로서, 구체적으로는 Pt 막, W 막, Ti 막, Al막, TiN막, TaN막, 또는 Ni막일 수 있다. 상기 제1 전극(11)은 제1 절연막(19) 내에 배치될 수 있다. 상기 제1 절연막(19)은 실리콘산화물, 실리콘질화물, 실리콘산화질화물 또는 이들의 복합막일 수 있다.
상기 제1 전극(11) 상에 상기 제1 전극(11)에 전기적으로 연결된 상변화층(23)이 배치된다. 상기 상변화층(23)은 직렬 연결된 제1 상변화 물질막(M1)과 제2 상변화 물질막(M2)을 가질 수 있다. 도면에 상기 제1 상변화 물질막(M1)과 상기 제2 상변화 물질막(M2)이 차례로 적층된 것으로 도시되었으나, 이들의 적층 순서는 바뀔 수 있다. 상기 상변화층(23) 상에 상기 상변화층(23)에 전기적으로 연결된 제2 전극(31)이 배치된다. 상기 상변화층(23)은 제2 절연막(29) 내에 배치될 수 있다. 상기 제2 절연막(29)은 실리콘산화물, 실리콘질화물, 실리콘산화질화물 또는 이들의 복합막일 수 있다.
상기 상변화 물질막들(M1, M2)의 비정질 상태 저항들과 결정화 온도들은 하기 수학식들 1 및 2를 각각 만족한다.
[수학식 1]
Ra M1 < Ra M2
상기 수학식 1에서, Ra M1은 상기 제1 상변화 물질막의 비정질 상태 저항이고, Ra M2은 상기 제2 상변화 물질막의 비정질 상태 저항이다. 이 때, 상기 제1 상변화 물질막의 비정질 상태 저항(Ra M1)과 상기 제2 상변화 물질막의 비정질 상태 저항(Ra M2)은 한 오더 이상의 차이를 가질 수 있다.
[수학식 2]
Tc M1 > Tc M2
상기 수학식 2에서, Tc M1은 상기 제1 상변화 물질막의 결정화 온도이고, Tc M2은 상기 제2 상변화 물질막의 결정화 온도이다.
상기 수학식 1 및 상기 수학식 2를 만족하는 상기 제1 상변화 물질막(M1)과 상기 제2 상변화 물질막(M2)은 GCT(GeCuTe, 일 예로서 Ge1Cu2Te3), SST(SiSbTe, 일 예로서 Si3.9Sb45.6Te50.5), 및 GST(GeSbTe, 일 예로서 Ge2Sb2Te5)로 이루어진 군에서 선택되는 두 가지의 물질막들일 수 있다. Ge1Cu2Te3의 비정질 상태 저항은 약 5 ×103Ω 내지 약 9 ×103Ω 내에 있고, 결정화 온도는 약 250℃이고, Si3 .9Sb45 .6Te50 .5의 비정질 상태 저항은 약 10 × 103Ω 내지 약 70 ×103Ω 내에 있고, 결정화 온도는 약 180℃이고, Ge2Sb2Te5의 비정질 상태 저항은 약 90 ×103Ω 내지 약 200 × 103Ω 내에 있고, 결정화 온도는 약 170℃일 수 있다. 일 예로서, 상기 제1 상변화 물질막(M1)은 GCT(GeCuTe, 일 예로서 Ge1Cu2Te3)이고, 상기 제2 상변화 물질막(M2)은 GST(GeSbTe, 일 예로서 Ge2Sb2Te5)일 수 있다.
상기 제1 전극(11)과 상기 상변화층(23) 사이에 제1 단부 히터(25a)가 위치할 수 있다. 이와 더불어서, 상기 제2 전극(31)과 상기 상변화층(23) 사이에 제2 단부 히터(25b)가 위치할 수 있다. 또한, 상기 제1 상변화 물질막(M1)과 상기 제2 상변화 물질막(M2) 사이에 중간히터(25b)가 더 위치할 수 있다. 상기 히터들은 도전막 일 예로서, Pt 막, W 막, Ti 막, Al막, TiN막, TaN막, 또는 Ni막일 수 있다. 상기 제1 전극(11)과 상기 제2 전극(31) 사이에 셋 또는 리셋 펄스가 인가될 때, 상기 상변화 물질막들(M1, M2)은 상기 히터들(25a, 25b, 25d)에 인접하는 부분에서 결정화 또는 비정질화될 수 있다.
이러한 상변화 메모리 소자의 제1 전극(11)과 제2 전극(31) 사이에 인가되는 전류의 크기(amplitude)와 지속시간(duration)을 조절하면 상기 상변화층(23) 내 적어도 일부를 결정화(셋, set) 또는 비정질화(리셋, reset)시킬 수 있고, 이에 따라 상기 상변화 메모리 소자에 데이터를 저장할 수 있다. 일반적으로, 리셋 과정은 셋 과정에 비해 제1 전극(11)과 제2 전극(31) 사이에 인가되는 전류의 크기가 매우 크고 지속시간은 매우 짧다. 또한, 제1 전극(11)과 제2 전극(31) 사이에 셋 펄스를 인가하되 전류의 크기(또는 지속시간)을 적절히 조절하면 상기 상변화층(23) 내의 온도를 조절할 수 있고, 이 때 인가된 온도보다 낮은 결정화 온도를 갖는 상기 상변화 물질막들(M1, M2) 중 적어도 하나는 결정화될 수 있다. 또한, 제1 전극(11)과 제2 전극(31) 사이에 리셋 펄스를 인가하되 전류의 크기(또는 지속시간)을 적절히 조절하면 상기 상변화층(23) 내의 온도를 조절할 수 있고, 이 때 인가된 온도보다 낮은 녹는점을 갖는 상기 상변화 물질막들(M1, M2) 중 적어도 하나는 비정질화될 수 있다.
이러한 상변화 메모리 소자를 제조하는 것은 다음과 같을 수 있다. 그러나, 상기 상변화 메모리 소자를 제조하는 방법은 후술하는 것 외에 다양하게 변화될 수 있다. 상기 기판(10) 상에 상기 제1 전극(11)을 형성하고 상기 제1 절연막(19)를 적층한 후, 상기 제1 절연막(19)을 상기 제1 전극(11)이 노출될 때까지 화학적기계적연마(CMP)할 수 있다. 상기 제1 전극(11) 상에 상기 단부 히터(25a), 상기 제1 상변화 물질막(M1), 상기 중간히터(25b), 및 상기 제2 상변화 물질막(M2)을 차례로 적층한 후, 이들을 패터닝할 수 있다. 이 후, 상기 제2 절연막(29)를 적층하고, 이를 상기 제2 상변화 물질막(M2)이 노출될 때까지 화학적기계적연마할 수 있다. 상기 제2 상변화 물질막(M2) 상에 상기 제2 단부 히터(25d) 및 상기 제2 전극(31)을 차례로 적층하여 패터닝할 수 있다.
<제1-1 실시예>
도 2는 도 1의 상변화 메모리 소자 내에 구비된 상변화 물질막들의 비정질 상태 저항, 결정화 온도 및 녹는점의 일 예를 나타낸 그래프이다.
본 실시예에 따른 상변화 물질막들(M1, M2)의 비정질 상태 저항들 및 결정화 온도들은 상기 수학식들 1 및 2를 각각 만족한다. 이와 더불어서, 상기 상변화 물질막들(M1, M2)의 녹는점들은 하기 수학식 3을 만족한다.
[수학식 3]
Tm M1 > Tm M2
상기 수학식 3에서, Tm M1은 상기 제1 상변화 물질막의 녹는점이고, Tm M2은 상기 제2 상변화 물질막의 녹는점이다.
도 1 및 도 2를 참조하여, 본 실시예에 따른 상변화 메모리 소자의 데이터 상태들 및 상기 데이터 상태들 간 전이를 설명한다.
하기 표 1은 본 실시예에 따른 상변화 메모리 소자의 데이터 상태들을 나타낸다.
D11 D10 D00
M2 H L L
M1 H H L
Rtotal ≒Ra M2 ≒Ra M1
하기 표 2는 본 실시예에 따른 상변화 메모리 소자의 데이터 상태들 간 전이가능 여부를 나타낸다.
D11 D10 D00
D11 - ○ ○
D10 ○ - ○
D00 ○ × -
○ : 열의 상태에서 행의 상태로의 전이 가능
× : 열의 상태에서 행의 상태로의 전이 불가능
D11 → D10, D11 → D00, D10 → D00 : 셋 펄스 이용
D10 → D11, D00 → D11, D00 → D10 : 리셋 펄스 이용
D 11 상태
직렬 연결된 제1 상변화 물질막(M1)과 제2 상변화 물질막(M1)이 모두 비정질 상태(리셋 상태)인 D11 상태에서는, 제1 전극(11)과 제2 전극(31) 사이의 토탈 저항(Rtotal)은 상기 상변화 물질막들(M1, M2) 중 큰 비정질 상태 저항을 갖는 상기 제2 상변화 물질막(M2)의 비정질 상태 저항(Ra M2)과 거의 같을 수 있다.
D 11 에서 D 10 으로의 전이 : 가능, 셋 전류 펄스 이용
D11 상태의 소자에서, 제1 전극(11)과 제2 전극(31) 사이에 셋 전류 펄스를 상변화층(23)의 온도가 제2 상변화 물질막의 결정화 온도(Tc M2)와 제1 상변화 물질막의 결정화 온도(Tc M1) 사이의 온도가 되도록 인가하면, 인가된 온도보다 결정화 온도가 낮은 제2 상변화 물질막(M2)이 선택적으로 결정화(셋)되어 낮은 저항으로 전이된다. 이 때, 인가된 온도보다 결정화 온도가 높은 제1 상변화 물질막(M1)은 비정질 상태를 유지한다. 그 결과, 소자는 D11 상태에서 D10상태로 전이될 수 있다. 이 때, D10상태의 토탈 저항(Rtotal)은 비정질 상태에 있는 제1 상변화 물질막(M1)의 비정질 상태 저항(Ra M1)과 거의 같을 수 있다.
D 11 에서 D 00 으로의 전이 : 가능, 셋 전류 펄스 이용
D11 상태의 소자에서, 제1 전극(11)과 제2 전극(31) 사이에 셋 전류 펄스를 상변화층(23)의 온도가 제1 상변화 물질막(M1)의 결정화 온도(Tc M1)보다 큰 온도가 되도록 인가하면, 인가된 온도보다 낮은 결정화 온도를 갖는 제1 및 제2 상변화 물질막들(M1, M2)이 모두 결정화(셋)되어 낮은 저항으로 전이된다. 그 결과, 소자는 D11 상태에서 D00상태로 전이될 수 있다.
D 10 에서 D 00 으로의 전이 : 가능, 셋 전류 펄스 이용
D10 상태의 소자에서, 제1 전극(11)과 제2 전극(31) 사이에 셋 전류 펄스를 상변화층(23)의 온도가 제1 상변화 물질막(M1)의 결정화 온도(Tc M1)보다 큰 온도가 되도록 인가하면, 인가된 온도보다 낮은 결정화 온도를 갖는 제1 상변화 물질막(M1)이 결정화(셋)되어 낮은 저항으로 전이된다. 이 때, 제2 상변화 물질막(M2) 또한 인가된 온도보다 낮은 결정화 온도를 가짐에도 불구하고, 이미 결정화되어 있으므로 그 상태가 변화되지 않는다. 그 결과, 소자는 D10 상태에서 D00상태로 전이될 수 있다.
D 00 에서 D 11 으로의 전이 : 가능, 리셋 전류 펄스 이용
D00 상태의 소자에서, 제1 전극(11)과 제2 전극(31) 사이에 리셋 전류 펄스를 상변화층(23)의 온도가 제1 상변화 물질막(M1)의 녹는점(Tm M1)보다 큰 온도가 되도록 인가하면, 인가된 온도보다 낮은 녹는점을 갖는 제1 및 제2 상변화 물질막들(M1, M2)이 모두 비정질화(리셋)되어 높은 저항으로 전이된다. 그 결과, 소자는 D00 상태에서 D11상태로 전이될 수 있다.
본 실시예에 따른 상변화 메모리 소자는 상변화 물질막들(M1, M2)의 결정화 온도들(Tc M1, Tc M2)과 비정질 상태 저항들(Ra M1, Ra M2)이 상기 수학식들 1 및 2을 만족한다. 다시 말해서, 상기 상변화 물질막들(M1, M2) 중 비정질 상태 저항이 높은 막 즉, 제2 상변화 물질막(M2)의 결정화 온도(Tc M2)가 비정질 상태 저항이 낮은 막 즉, 제1 상변화 물질막(M1)의 결정화 온도(Tc M1)에 비해 낮다. 따라서, 결정화 온도가 낮으면서 비정질 상태 저항이 높은 막 즉, 제2 상변화 물질막(M2)을 먼저 결정화시켜 D10 상태를 구현한다. 이 때, D10 상태에서 토탈 저항(Rtotal)은 비정질 상태 저항이 낮은 막 즉, 제1 상변화 물질막(M1)의 비정질 상태 저항(Ra M1)과 거의 같을 수 있고, D11 상태의 토탈 저항은 (Rtotal)은 비정질 상태 저항이 높은 막 즉, 제2 상변화 물질막(M2)의 비정질 상태 저항(Ra M2)과 거의 같을 수 있다. 따라서, D10 상태의 토탈 저항(Rtotal≒Ra M1)은 D11 상태의 토탈 저항(Rtotal≒Ra M2)과 유효한 차이를 가질 수 있다. 즉, D10상태와 D11 상태 사이이 저항 마진이 커질 수 있다. 또한, 셋 전류 펄스를 사용하여 D11 상태로부터 D10 상태를 구현할 수 있어, 리셋 전류 펄스를 사용하여 D10 상태를 구현하는 다른 상변화 메모리 소자에 비해 소비 전력을 크게 저감시킬 수 있다.
D 10 에서 D 11 으로의 전이 : 가능, 리셋 전류 펄스 이용
D10 상태의 소자에서, 제1 전극(11)과 제2 전극(31) 사이에 리셋 전류 펄스를 상변화층(23)의 온도가 제2 상변화 물질막(M2)의 녹는점(Tm M2)보다 높은 온도가 되도록 인가하면, 인가된 온도보다 낮은 녹는점을 갖는 제2 상변화 물질막(M2)이 비정질화(리셋)되어 높은 저항으로 전이된다. 이 때, 제1 상변화 물질막(M1)은 이미 비정질화되어 있으므로 그 상태가 변화되지 않는다. 그 결과, 소자는 D10 상태에서 D11상태로 전이될 수 있다.
D 00 에서 D 10 으로의 전이 : 불가능, 리셋 전류 펄스 이용
D00 상태에서 D10 상태로 전이하는 것은 제1 상변화 물질막(M1)만을 선택적으로 비정질화시킬 수 있어야 가능하다. 그러나, 제1 상변화 물질막(M1)의 녹는점이 제2 상변화 물질막(M2)의 녹는점에 비해 높아 제2 상변화 물질막(M2)의 비정질화를 동반하지 않고서는 제1 상변화 물질막(M1)을 비정질화시킬 수 없다. 따라서, 제1 상변화 물질막(M1)만을 선택적으로 비정질화시킬 수 없어 D00 상태에서 D10 상태로 전이하는 것은 불가능하다.
이와 같이, 본 실시예에 따른 상변화 메모리 소자는 D10 상태를 구현하기 위해서는 반드시 D11 상태를 구현한 후, D11 상태에서 D10 상태로 전이시켜야 하므로, 모든 데이터 상태에서 다른 모든 데이터 상태로 자유로운 전이는 구현되기 어렵다.
<제1-2 실시예>
도 3은 도 1의 상변화 메모리 소자 내에 구비된 상변화 물질막들의 비정질 상태 저항, 결정화 온도 및 녹는점의 다른 일 예를 나타낸 그래프이다.
본 실시예에 따른 상변화 물질막들(M1, M2)의 비정질 상태 저항들 및 결정화 온도들은 상기 수학식들 1 및 2를 각각 만족한다. 이와 더불어서, 상기 상변화 물질막들(M1, M2)의 녹는점들은 하기 수학식 4를 만족한다.
[수학식 4]
Tm M1 < Tm M2
상기 수학식 4에서, Tm M1은 상기 제1 상변화 물질막의 녹는점이고, Tm M2은 상기 제2 상변화 물질막의 녹는점이다.
상기 수학식 1, 상기 수학식 2, 및 상기 수학식 4를 만족하는 상기 제1 상변화 물질막(M1)과 상기 제2 상변화 물질막(M2)은 GCT(GeCuTe, 일 예로서 Ge1Cu2Te3), SST(SiSbTe, 일 예로서 Si3.9Sb45.6Te50.5), 및 GST(GeSbTe, 일 예로서 Ge2Sb2Te5)로 이루어진 군에서 선택되는 두 가지의 물질막들일 수 있다. Ge1Cu2Te3의 비정질 상태 저항은 약 5 ×103Ω 내지 약 9 ×103Ω 내에 있고, 결정화 온도는 약 250℃이고, 녹는점은 약 500℃이고, Si3 .9Sb45 .6Te50 .5의 비정질 상태 저항은 약 10 × 103Ω 내지 약 70 ×103Ω 내에 있고, 결정화 온도는 약 180℃이고, 녹는점은 약 550℃이고, Ge2Sb2Te5의 비정질 상태 저항은 약 90 ×103Ω 내지 약 200 ×103Ω 내에 있고, 결정화 온도는 약 170℃이고, 녹는점은 약 600℃일 수 있다. 일 예로서, 상기 제1 상변화 물질막(M1)은 GCT(GeCuTe, 일 예로서 Ge1Cu2Te3)이고, 상기 제2 상변화 물질막(M2)은 GST(GeSbTe, 일 예로서 Ge2Sb2Te5)일 수 있다.
도 1 및 도 3을 참조하여, 본 실시예에 따른 상변화 메모리 소자의 데이터 상태들 및 상기 데이터 상태들 간 전이를 설명한다.
본 실시예에 따른 상변화 메모리 소자의 데이터 상태들은 상기 표 1과 동일하다. 한편, 하기 표 3은 본 실시예에 따른 상변화 메모리 소자의 데이터 상태들 간 전이가능 여부를 나타낸다.
데이터 상태들 간 전이 구체적으로 D11에서 D10, D11에서 D00, D10에서 D00, 및 D00에서 D11로의 전이들은 도 2를 참조하여 설명한 바와 동일하다. 따라서, 도 2를 참조하여 설명한 바와 같이, 본 실시예에 따른 상변화 메모리 소자 역시 D10상태와 D11 상태 사이이 저항 마진이 클 수 있다. 또한, 셋 전류 펄스를 사용하여 D11 상태로부터 D10 상태를 구현할 수 있어, 리셋 전류 펄스를 사용하여 D10 상태를 구현하는 다른 상변화 메모리 소자에 비해 소비 전력을 크게 저감시킬 수 있다.
D11 D10 D00
D11 - ○ ○
D10 ○ - ○
D00 ○ ○ -
○ : 열의 상태에서 행의 상태로의 전이 가능
× : 열의 상태에서 행의 상태로의 전이 불가능
D11 → D10, D11 → D00, D10 → D00 : 셋 펄스 이용
D10 → D11, D00 → D11, D00 → D10 : 리셋 펄스 이용
다만, 하기 데이터 상태들간 전이는 도 2를 참조하여 설명한 실시예와 차이가 있다.
D 10 에서 D 11 으로의 전이 : 가능, 리셋 전류 펄스 이용
D10 상태의 소자에서, 제1 전극(11)과 제2 전극(31) 사이에 리셋 전류 펄스를 상변화층(23)의 온도가 제2 상변화 물질막의 녹는점(Tm M2)보다 높은 온도가 되도록 인가하면, 인가된 온도보다 낮은 녹는점을 갖는 제2 상변화 물질막(M2)이 비정질화(리셋)되어 높은 저항으로 전이된다. 이 때, 제1 상변화 물질막(M1) 또한 인가된 온도보다 낮은 녹는점을 가지나, 이미 비정질화되어 있으므로 그 상태가 변화되지 않는다. 그 결과, 소자는 D10 상태에서 D11상태로 전이될 수 있다.
D 00 에서 D 10 으로의 전이 : 가능, 리셋 전류 펄스 이용
D00 상태의 소자에서, 제1 전극(11)과 제2 전극(31) 사이에 리셋 전류 펄스를 상변화층(23)의 온도가 제1 상변화 물질막(M1)의 녹는점(Tm M1)과 제2 상변화 물질막(M2)의 녹는점(Tm M2) 사이의 온도가 되도록 인가하면, 인가된 온도보다 낮은 녹는점을 갖는 제1 상변화 물질막(M1)이 선택적으로 비정질화(리셋)되어 높은 저항으로 전이된다. 이 때, 제2 상변화 물질막(M2)는 인가된 온도보다 높은 녹는점을 가지므로 결정질 상태를 유지한다. 그 결과, 소자는 D00 상태에서 D10상태로 전이될 수 있다.
이와 같이, 본 실시예에 따른 상변화 메모리 소자는 각 데이터 상태에서 다른 모든 데이터 상태로 자유로운 전이를 구현할 수 있다. 구체적으로, D11 상태는 물론 D00 상태에서도 D10 상태로의 직접 전이를 구현할 수 있다. 따라서, 데이터 입력 스피드를 크게 향상시킬 수 있고, 또한 소비 전력을 크게 감소시킬 수 있다.
<제2 실시예>
도 4는 본 발명의 제2 실시예에 따른 상변화 메모리 소자의 단위 셀을 나타낸 단면도이다. 본 실시예에 따른 상변화 메모리 소자는 후술하는 것을 제외하고는 도 1을 참조하여 설명한 상변화 메모리 소자와 유사하다.
도 4를 참조하면, 상변화층(23)은 직렬 연결된 제1 상변화 물질막(M1), 제2 상변화 물질막(M2), 및 제3 상변화 물질막(M3)을 가질 수 있다. 도면에 상기 제1 상변화 물질막(M1), 상기 제2 상변화 물질막(M2), 및 상기 제3 상변화 물질막(M3)이 차례로 적층된 것으로 도시되었으나, 이들의 적층 순서는 바뀔 수 있다.
상기 상변화 물질막들(M1, M2, M3)의 비정질 상태 저항들과 결정화 온도들은 하기 수학식들 5 및 6을 각각 만족한다.
[수학식 5]
Ra M1 < Ra M2 < Ra M3
상기 수학식 5에서, Ra M1은 상기 제1 상변화 물질막의 비정질 상태 저항이고, Ra M2은 상기 제2 상변화 물질막의 비정질 상태 저항이고, Ra M3은 상기 제3 상변화 물질막의 비정질 상태 저항이다. 상기 제1 상변화 물질막의 비정질 상태 저항(Ra M1)과 상기 제2 상변화 물질막의 비정질 상태 저항(Ra M2)은 한 오더 이상의 차이를 가질 수 있고, 또한 상기 제2 상변화 물질막의 비정질 상태 저항(Ra M2)과 상기 제3 상변화 물질막의 비정질 상태 저항(Ra M3)은 한 오더 이상의 차이를 가질 수 있다.
[수학식 6]
Tc M1 > Tc M2 > Tc M3
상기 수학식 6에서, Tc M1은 상기 제1 상변화 물질막의 결정화 온도이고, Tc M2은 상기 제2 상변화 물질막의 결정화 온도이고, Tc M3은 상기 제3 상변화 물질막의 결정화 온도이다.
상기 수학식들 5 및 6을 만족하는 상기 제1 상변화 물질막(M1)은 GCT(GeCuTe, 일 예로서 Ge1Cu2Te3)이고, 상기 제2 상변화 물질막(M2)은 SST(SiSbTe, 일 예로서 Si3.9Sb45.6Te50.5)이고, 상기 제3 상변화 물질막(M3)은 GST(GeSbTe, 일 예로서 Ge2Sb2Te5)일 수 있다.
상기 상변화 물질막들(M1, M2, M3) 사이에 히터들이 위치할 수 있다. 일 예로서, 상기 제1 상변화 물질막(M1)과 상기 제2 상변화 물질막(M2) 사이에 제1 중간히터(25b)가 위치할 수 있고, 상기 제2 상변화 물질막(M2)과 상기 제3 상변화 물질막(M3) 사이에 제2 중간히터(25c)가 위치할 수 있다. 상기 히터들은 도전막, 일 예로서, Pt 막, W 막, Ti 막, Al막, TiN막, TaN막, 또는 Ni막일 수 있다.
<제2-1 실시예>
도 5는 도 4의 상변화 메모리 소자 내에 구비된 상변화 물질막들의 비정질 상태 저항, 결정화 온도 및 녹는점의 일 예를 나타낸 그래프이다.
본 실시예에 따른 상변화 물질막들(M1, M2, M3)의 비정질 상태 저항들 및 결정화 온도들은 상기 수학식들 5 및 6을 각각 만족한다. 이와 더불어서, 상기 상변화 물질막들(M1, M2, M3)의 녹는점들은 하기 수학식 7을 만족한다.
[수학식 7]
Tm M1 > Tm M2 > Tm M3
상기 수학식 7에서, Tm M1은 상기 제1 상변화 물질막의 녹는점이고, Tm M2은 상기 제2 상변화 물질막의 녹는점이고, Tm M3은 상기 제3 상변화 물질막의 녹는점이다.
도 4 및 도 5를 참조하여, 본 실시예에 따른 상변화 메모리 소자의 데이터 상태들 및 상기 데이터 상태들 간 전이를 설명한다.
하기 표 4는 본 실시예에 따른 상변화 메모리 소자의 데이터 상태들을 나타낸다.
D11 D10 D01 D00
M3 H L L L
M2 H H L L
M1 H H H L
Rtotal ≒Ra M3 ≒Ra M2 ≒Ra M1
하기 표 5는 본 실시예에 따른 상변화 메모리 소자의 데이터 상태들 간 전이가능 여부를 나타낸다.
D11 D10 D01 D00
D11 - ○ ○ ○
D10 ○ - ○ ○
D01 ○ × - ○
D00 ○ × × -
○ : 열의 상태에서 행의 상태로의 전이 가능
× : 열의 상태에서 행의 상태로의 전이 불가능
D11 → D10, D11 → D01, D11 → D00, D10 → D01, D10 → D00, D01 → D00: 셋 펄스 이용
D10 → D11, D01 → D11, D01 → D10, D00 → D11, D00 → D10, D00 → D01 : 리셋 펄스 이용
D 11 상태
직렬 연결된 제1 상변화 물질막(M1), 제2 상변화 물질막(M2), 및 제3 상변화 물질막(M3)이 모두 비정질 상태(리셋 상태)인 D11 상태에서는 제1 전극(11)과 제2 전극(31) 사이의 토탈 저항(Rtotal)은 상기 상변화 물질막들(M1, M2, M3) 중 가장 큰 상기 제3 상변화 물질막(M3)의 비정질 상태 저항(Ra M3)과 거의 같을 수 있다.
D 11 에서 D 10 으로의 전이 : 가능, 셋 전류 펄스 이용
D11 상태의 소자에서, 제1 전극(11)과 제2 전극(31) 사이에 셋 전류 펄스를 상변화층(23)의 온도가 제3 상변화 물질막의 결정화 온도(Tc M3)와 제2 상변화 물질막의 결정화 온도(Tc M2) 사이의 온도가 되도록 인가하면, 인가된 온도보다 결정화 온도가 낮은 제3 상변화 물질막(M3)이 선택적으로 결정화(셋)되어 낮은 저항으로 전이된다. 이 때, 제1 및 제2 상변화 물질막들(M1, M2)는 인가된 온도보다 높은 결정화 온도들을 가지므로 비정질 상태를 유지한다. 그 결과, 소자는 D11 상태에서 D10상태로 전이될 수 있다. 이 때, D10상태의 토탈 저항(Rtotal)은 비정질 상태에 있는 제1 및 제2 상변화 물질막들(M1, M2) 중 큰 비정질 상태 저항을 갖는 제2 상변화 물질막(M2)의 비정질 상태 저항(Ra M2)과 거의 같을 수 있다.
D 11 에서 D 01 으로의 전이 : 가능, 셋 전류 펄스 이용
D11 상태의 소자에서, 제1 전극(11)과 제2 전극(31) 사이에 셋 전류 펄스를 상변화층(23)의 온도가 제2 상변화 물질막의 결정화 온도(Tc M2)와 제1 상변화 물질막의 결정화 온도(Tc M1) 사이의 온도가 되도록 인가하면, 인가된 온도보다 결정화 온도가 낮은 제2 및 제3 상변화 물질막들(M2, M3)이 선택적으로 결정화(셋)되어 낮은 저항으로 전이된다. 이 때, 제1 상변화 물질막(M1)는 인가된 온도보다 높은 결정화 온도을 가지므로 비정질 상태를 유지한다. 그 결과, 소자는 D11 상태에서 D01상태로 전이될 수 있다. 이 때, D01상태의 토탈 저항(Rtotal)은 비정질 상태에 있는 제1 상변화 물질막(M1)의 비정질 상태 저항(Ra M1)과 거의 같을 수 있다.
D 11 에서 D 00 으로의 전이 : 가능, 셋 전류 펄스 이용
D11 상태의 소자에서, 제1 전극(11)과 제2 전극(31) 사이에 셋 전류 펄스를 상변화층(23)의 온도가 제1 상변화 물질막(M1)의 결정화 온도(Tc M1)보다 큰 온도가 되도록 인가하면, 인가된 온도보다 결정화 온도가 낮은 제1 내지 제3 상변화 물질막들(M1, M2, M3)이 모두 결정화(셋)되어 낮은 저항으로 전이된다. 그 결과, 소자는 D11 상태에서 D00상태로 전이될 수 있다.
D 10 에서 D 01 으로의 전이 : 가능, 셋 전류 펄스 이용
D10 상태의 소자에서, 제1 전극(11)과 제2 전극(31) 사이에 셋 전류 펄스를 상변화층(23)의 온도가 제2 상변화 물질막(M2)의 결정화 온도(Tc M2)와 제1 상변화 물질막(M1)의 결정화 온도(Tc M1) 사이의 온도가 되도록 인가하면, 인가된 온도보다 결정화 온도가 낮은 제2 상변화 물질막(M2)이 선택적으로 결정화(셋)되어 낮은 저항으로 전이된다. 이 때, 제3 상변화 물질막(M3)은 인가된 온도보다 낮은 결정화온도를 가짐에도 불구하고, 이미 결정화되어 있으므로 그 상태가 변화되지 않는다. 또한, 제1 상변화 물질막(M1)은 인가된 온도보다 높은 결정화 온도를 가지므로 비정질 상태를 유지한다. 그 결과, 소자는 D10 상태에서 D01상태로 전이될 수 있다.
D 10 에서 D 00 으로의 전이 : 가능, 셋 전류 펄스 이용
D10 상태의 소자에서, 제1 전극(11)과 제2 전극(31) 사이에 셋 전류 펄스를 상변화층(23)의 온도가 제1 상변화 물질막(M1)의 결정화 온도(Tc M1)보다 큰 온도가 되도록 인가하면, 인가된 온도보다 결정화 온도가 낮은 제1 및 제2 상변화 물질막들(M1, M2)이 모두 결정화(셋)되어 낮은 저항으로 전이된다. 이 때, 제3 상변화 물질막(M3)은 인가된 온도보다 낮은 결정화 온도를 가짐에도 불구하고, 이미 결정화되어 있으므로 그 상태가 변화되지 않는다. 그 결과, 소자는 D10 상태에서 D00상태로 전이될 수 있다.
D 01 에서 D 00 으로의 전이 : 가능, 셋 전류 펄스 이용
D01 상태의 소자에서, 제1 전극(11)과 제2 전극(31) 사이에 셋 전류 펄스를 상변화층(23)의 온도가 제1 상변화 물질막(M1)의 결정화 온도(Tc M1)보다 큰 온도가 되도록 인가하면, 인가된 온도보다 결정화 온도가 낮은 제1 상변화 물질막(M1)이 결정화(셋)되어 낮은 저항으로 전이된다. 이 때, 제2 및 제3 상변화 물질막들(M2, M3)은 인가된 온도보다 낮은 결정화 온도를 가짐에도 불구하고, 이미 결정화되어 있으므로 그 상태가 변화되지 않는다. 그 결과, 소자는 D01 상태에서 D00상태로 전이될 수 있다.
D 00 에서 D 11 으로의 전이 : 가능, 리셋 전류 펄스 이용
D00 상태의 소자에서, 제1 전극(11)과 제2 전극(31) 사이에 리셋 전류 펄스를 상변화층(23)의 온도가 제1 상변화 물질막(M1)의 녹는점(Tm M1)보다 큰 온도가 되도록 인가하면, 제1 내지 제3 상변화 물질막들(M1, M2, M3)이 모두 비정질화(리셋)되어 높은 저항으로 전이된다. 그 결과, 소자는 D00 상태에서 D11상태로 전이될 수 있다.
본 실시예에 따른 상변화 메모리 소자는 상변화 물질막들(M1, M2, M3)의 결정화 온도들(Tc M1, Tc M2, Tc M3)과 비정질 상태 저항들(Ra M1, Ra M2, Ra M3)이 상기 수학식들 5 및 6을 만족한다. 다시 말해서, 상변화 물질막들(M1, M2, M3)의 비정질 상태 저항들(Ra M1, Ra M2, Ra M3)은 제1 상변화 물질막(M1), 제2 상변화 물질막(M2), 제3 상변화 물질막(M3) 순으로 커지고, 결정화 온도들(Tc M1, Tc M2, Tc M3)은 제1 상변화 물질막(M1), 제2 상변화 물질막(M2), 제3 상변화 물질막(M3) 순으로 작아진다. 따라서, 셋 전류 펄스를 사용하여 결정화 온도가 상대적으로 낮고 비정질 상태의 저항이 상대적으로 높은 막을 순차적으로 결정화시켜 D10, D01, D00 상태를 구현한다. 이에 따라, 비정질 상태에 있는 상변화 물질막들의 비정질 상태 저항들 중 가장 큰 비정질 상태 저항에 의해 결정되는 D11, D10, D01 상태들의 토탈 저항은 순차적으로 감소될 수 있다. 그 결과, D11, D10, D01 상태들의 토탈 저항들이 유효한 차이를 가질 수 있어, D10상태, D01상태, 및 D11 상태 사이의 저항 마진이 커질 수 있다. 또한, 셋 전류 펄스를 사용하여 중간 상태들 즉, D10, D01 상태들 구현할 수 있어, 리셋 전류 펄스를 사용하여 중간 상태들을 구현하는 다른 상변화 메모리 소자에 비해 소비 전력을 크게 저감시킬 수 있다.
D 10 에서 D 11 으로의 전이 : 가능, 리셋 전류 펄스 이용
D10 상태의 소자에서, 제1 전극(11)과 제2 전극(31) 사이에 리셋 전류 펄스를 상변화층(23)의 온도가 제3 상변화 물질막(M3)의 녹는점(Tm M3)보다 높은 온도가 되도록 인가하면, 인가된 온도보다 낮은 녹는점을 갖는 제3 상변화 물질막(M3)이 비정질화(리셋)되어 높은 저항으로 전이된다. 이 때, 제1 및 제2 상변화 물질막들(M1, M2)은 이미 비정질화되어 있으므로 그 상태가 변화되지 않는다. 그 결과, 소자는 D10 상태에서 D11상태로 전이될 수 있다.
D 01 에서 D 11 으로의 전이 : 가능, 리셋 전류 펄스 이용
D01 상태의 소자에서, 제1 전극(11)과 제2 전극(31) 사이에 리셋 전류 펄스를 상변화층(23)의 온도가 제2 상변화 물질막(M2)의 녹는점(Tm M2)보다 높은 온도가 되도록 인가하면, 인가된 온도보다 낮은 녹는점을 갖는 제2 및 제3 상변화 물질막(M2, M3)이 비정질화(리셋)되어 높은 저항으로 전이된다. 이 때, 제1 상변화 물질막(M1)은 이미 비정질화되어 있으므로 그 상태가 변화되지 않는다. 그 결과, 소자는 D01 상태에서 D11상태로 전이될 수 있다.
D 01 에서 D 10 으로의 전이 : 불가능, 리셋 전류 펄스 이용
D01 상태에서 D10 상태로 전이하는 것은 결정질 상태에 있는 제2 및 제3 상변화 물질막들(M2, M3) 중 제2 상변화 물질막(M2)만을 선택적으로 비정질화시킬 수 있어야 가능하다. 그러나, 제2 상변화 물질막의 녹는점(Tm M2)이 제3 상변화 물질막의 녹는점(Tm M3)에 비해 높아 제3 상변화 물질막(M3)의 비정질화를 동반하지 않고서는 제2 상변화 물질막(M2)을 비정질화시킬 수 없다. 이와 같이, 제2 상변화 물질막(M2)만을 선택적으로 비정질화시킬 수 없어, D01 상태에서 D10 상태로 전이하는 것은 불가능하다.
D 00 에서 D 10 으로의 전이 : 불가능, 리셋 전류 펄스 이용
D00 상태에서 D10 상태로 전이하는 것은 저저항 상태에 있는 제1 내지 제3 상변화 물질막들(M1, M2, M3) 중 제1 및 제2 상변화 물질막들(M1, M2)만을 선택적으로 비정질화시킬 수 있어야 가능하다. 그러나, 제1 및 제2 상변화 물질막들의 녹는점들(Tm M1, Tm M2)이 제3 상변화 물질막의 녹는점(Tm M3)에 비해 높아 제3 상변화 물질막(M3)의 비정질화를 동반하지 않고서는 제1 및 제2 상변화 물질막들(M1, M2)을 비정질화시킬 수 없다. 이와 같이, 제1 및 제2 상변화 물질막들(M1, M2)만을 선택적으로 비정질화시킬 수 없어, D00 상태에서 D10 상태로 전이하는 것은 불가능하다.
D 00 에서 D 01 으로의 전이 : 불가능, 리셋 전류 펄스 이용
D00 상태에서 D01 상태로 전이하는 것은 저저항 상태에 있는 제1 내지 제3 상변화 물질막들(M1, M2, M3) 중 제1 상변화 물질막(M1)만을 선택적으로 비정질화시킬 수 있어야 가능하다. 그러나, 제1 상변화 물질막의 녹는점(Tm M1)이 제2 및 제3 상변화 물질막들의 녹는점들(Tm M2, Tm M3)에 비해 높아 제2 및 제3 상변화 물질막들(M2, M3)의 비정질화를 동반하지 않고서는 제1 상변화 물질막(M1)을 비정질화시킬 수 없다. 이와 같이, 제1 상변화 물질막(M1)만을 선택적으로 비정질화시킬 수 없어, D00 상태에서 D01 상태로 전이하는 것은 불가능하다.
이와 같이, 본 실시예에 따른 상변화 메모리 소자는 D10 상태를 구현하기 위해서는 반드시 D11 상태를 구현한 후 D10 상태로 전이시켜야하고, D01 상태를 구현하기 위해서는 반드시 D11 상태 또는 D10 상태를 구현한 후 D01 상태로 전이시켜야하므로, 각 데이터 상태에서 다른 모든 데이터 상태로의 자유로운 전이는 구현되기 어렵다.
<제2-2 실시예>
도 6은 도 4의 상변화 메모리 소자 내에 구비된 상변화 물질막들의 비정질 상태 저항, 결정화 온도 및 녹는점의 다른 일 예를 나타낸 그래프이다.
본 실시예에 따른 상변화 물질막들(M1, M2, M3)의 비정질 상태 저항들 및 결정화 온도들은 상기 수학식들 5 및 6을 각각 만족한다. 이와 더불어서, 상기 상변화 물질막들(M1, M2, M3)의 녹는점들은 하기 수학식 8을 만족한다.
[수학식 8]
Tm M1 < Tm M2 < Tm M3
상기 수학식 8에서, Tm M1은 상기 제1 상변화 물질막의 녹는점이고, Tm M2은 상기 제2 상변화 물질막의 녹는점이고, Tm M3은 상기 제3 상변화 물질막의 녹는점이다.
상기 수학식들 5, 6, 및 8을 만족하는 상기 제1 상변화 물질막(M1)은 GCT(GeCuTe, 일 예로서 Ge1Cu2Te3)이고, 상기 제2 상변화 물질막(M2)은 SST(SiSbTe, 일 예로서 Si3.9Sb45.6Te50.5)이고, 상기 제3 상변화 물질막(M3)은 GST(GeSbTe, 일 예로서 Ge2Sb2Te5)일 수 있다.
도 4 및 도 6을 참조하여, 본 실시예에 따른 상변화 메모리 소자의 데이터 상태들 및 상기 데이터 상태들 간 전이를 설명한다.
본 실시예에 따른 상변화 메모리 소자의 데이터 상태는 상기 표 3과 동일하다. 한편, 하기 표 6은 본 실시예에 따른 상변화 메모리 소자의 데이터 상태들 간 전이가능 여부를 나타낸다.
데이터 상태들 간 전이 구체적으로 D11에서 D10, D11에서 D01, D11에서 D00, D10에서 D01, D10에서 D00, 및 D01에서 D10의 전이들은 도 5를 참조하여 설명한 바와 동일하다. 따라서, 도 5를 참조하여 설명한 바와 같이, 본 실시예에 따른 상변화 메모리 소자 역시 D10상태, D01상태, 및 D11 상태 사이의 저항 마진이 클 수 있다. 또한, 셋 전류 펄스를 사용하여 중간 상태들 즉, D10, D01 상태들 구현할 수 있어, 리셋 전류 펄스를 사용하여 중간 상태들을 구현하는 다른 상변화 메모리 소자에 비해 소비 전력을 크게 저감시킬 수 있다.
D11 D10 D01 D00
D11 - ○ ○ ○
D10 ○ - ○ ○
D01 ○ ○ - ○
D00 ○ ○ ○ -
○ : 열의 상태에서 행의 상태로의 전이 가능
× : 열의 상태에서 행의 상태로의 전이 불가능
D11 → D10, D11 → D01, D11 → D00, D10 → D01, D10 → D00, D01 → D00: 셋 펄스 이용
D10 → D11, D01 → D11, D01 → D10, D00 → D11, D00 → D10, D00 → D01 : 리셋 펄스 이용
다만, 하기 데이터 상태들간 전이는 도 5를 참조하여 설명한 실시예와 차이가 있다.
D 10 에서 D 11 으로의 전이 : 가능, 리셋 전류 펄스 이용
D10 상태의 소자에서, 제1 전극(11)과 제2 전극(31) 사이에 리셋 전류 펄스를 상변화층(23)의 온도가 제3 상변화 물질막의 녹는점(Tm M3)보다 높은 온도가 되도록 인가하면, 인가된 온도보다 낮은 녹는점을 갖는 제3 상변화 물질막(M3)이 비정질화(리셋)되어 높은 저항으로 전이된다. 이 때, 제1 및 제2 상변화 물질막들(M1, M2)은 인가된 온도보다 낮은 녹는점을 가짐에도 불구하고, 이미 비정질화되어 있으므로 그 상태가 변화되지 않는다. 그 결과, 소자는 D10 상태에서 D11상태로 전이될 수 있다.
D 01 에서 D 11 으로의 전이 : 가능, 리셋 전류 펄스 이용
D01 상태의 소자에서, 제1 전극(11)과 제2 전극(31) 사이에 리셋 전류 펄스를 상변화층(23)의 온도가 제3 상변화 물질막의 녹는점(Tm M3)보다 높은 온도가 되도록 인가하면, 인가된 온도보다 낮은 녹는점을 갖는 제2 및 제3 상변화 물질막들(M2, M3)이 비정질화(리셋)되어 높은 저항으로 전이된다. 이 때, 제1 상변화 물질막(M1)은 인가된 온도보다 낮은 녹는점을 가짐에도 불구하고, 이미 비정질화되어 있으므로 그 상태가 변화되지 않는다. 그 결과, 소자는 D01 상태에서 D11상태로 전이될 수 있다.
D 01 에서 D 10 으로의 전이 : 가능, 리셋 전류 펄스 이용
D01 상태의 소자에서, 제1 전극(11)과 제2 전극(31) 사이에 리셋 전류 펄스를 상변화층의 온도가 제2 상변화 물질막의 녹는점(Tm M2)과 제3 상변화 물질막의 녹는점(Tm M3) 사이의 온도가 되도록 인가하면, 인가된 온도보다 낮은 녹는점을 갖는 제2 상변화 물질막이 비정질화(리셋)되어 높은 저항으로 전이된다. 이 때, 제1 상변화 물질막(M1)은 인가된 온도보다 낮은 녹는점을 가짐에도 불구하고, 이미 비정질화되어 있으므로 그 상태가 변화되지 않는다. 또한, 제2 상변화 물질막(M2)은 인가된 온도보다 높은 녹는점을 가지므로 결정질 상태를 유지한다. 그 결과, 소자는 D01 상태에서 D10상태로 전이될 수 있다.
D 00 에서 D 10 으로의 전이 : 가능, 리셋 전류 펄스 이용
D00 상태의 소자에서, 제1 전극(11)과 제2 전극(31) 사이에 리셋 전류 펄스를 상변화층(23)의 온도가 제2 상변화 물질막의 녹는점(Tm M2)과 제3 상변화 물질막의 녹는점(Tm M3) 사이의 온도가 되도록 인가하면, 인가된 온도보다 낮은 녹는점을 갖는 제1 및 제2 상변화 물질막들(M1, M2)이 비정질화(리셋)되어 높은 저항으로 전이된다. 이 때, 인가된 온도보다 높은 녹는점을 갖는 제3 상변화 물질막(M3)은 결정질 상태를 유지한다. 그 결과, 소자는 D00 상태에서 D10상태로 전이될 수 있다.
D 00 에서 D 01 으로의 전이 : 가능, 리셋 전류 펄스 이용
D00 상태의 소자에서, 제1 전극(11)과 제2 전극(31) 사이에 리셋 전류 펄스를 상변화층(23)의 온도가 제1 상변화 물질막의 녹는점(Tm M1)과 제2 상변화 물질막의 녹는점(Tm M2) 사이의 온도가 되도록 인가하면, 인가된 온도보다 낮은 녹는점을 갖는 제1 상변화 물질막(M1)이 비정질화(리셋)되어 높은 저항으로 전이된다. 이 때, 인가된 온도보다 높은 녹는점을 갖는 제2 및 제3 상변화 물질막들(M2, M3)은 결정질 상태를 유지한다. 그 결과, 소자는 D00 상태에서 D01상태로 전이될 수 있다.
이와 같이, 본 실시예에 따른 상변화 메모리 소자는 각 데이터 상태에서 다른 모든 데이터 상태로 자유롭게 전이될 수 있다. 구체적으로, D11 상태는 물론 D00 상태 및 D01 상태에서도 D10 상태로의 직접 전이를 구현할 수 있으며, D00 상태에서 D01 상태로의 직접 전이 또한 구현할 수 있다. 따라서, 데이터 입력 스피드를 크게 향상시킬 수 있고, 또한 소비 전력을 크게 감소시킬 수 있다.
도 7은 상변화 물질들인 GeSbTe와 GeCuTe의 온도에 대한 전기 저항을 나타낸 그래프이다.
도 7을 참조하면, GeSbTe는 GeCuTe에 비해 높은 비정질 저항을 갖으면서도 낮은 결정화 온도를 가져, 이들 두 상변화 물질들은 상기 수학식들 1 및 2를 만족하는 것을 알 수 있다.
도 8 및 도 9는 GeSbTe와 GeCuTe를 상변화 물질로 사용하여 도 1에 도시된 바와 같은 상변화 메모리 소자를 제조한 후, 이의 전압에 대한 전류 특성 및 전류에 대한 저항특성을 각각 나타낸 그래프들이다.
도 8 및 도 9를 참조하면, GeSbTe와 GeCuTe를 상변화 물질로 사용하여 제조된 상변화 메모리 소자는 D00 상태, D10 상태, 및 D11 상태를 나타내어, 멀티-레벨 테이터 상태를 구현할 수 있음을 알 수 있다.
도 7을 참조하여 설명한 바와 같이, 상기 GeSbTe와 GeCuTe는 상기 수학식들 1 및 2를 만족하므로, 이들을 상변화 물질로 사용하여 제조된 상변화 메모리 소자는 도 2 및 도 3을 참조하여 설명한 바와 같이 D10상태와 D11 상태 사이에 큰 저항 마진을 나타낼 수 있다. 또한, 셋 전류 펄스를 사용하여 D11 상태로부터 D10 상태를 구현할 수 있어, 리셋 전류 펄스를 사용하여 D10 상태를 구현하는 다른 상변화 메모리 소자에 비해 소비 전력을 크게 저감시킬 수 있다.
10: 기판 11: 제1 전극 19: 제1 절연막
23: 상변화층 M1: 제1 상변화 물질막 M2: 제2 상변화 물질막
M3: 제3 상변화 물질막 25a: 제1 단부 히터 25b: 제1 중간 히터
25c: 제2 중간 히터 25d: 제2 단부 히터 31: 제2 전극

Claims (11)

  1. 제1 전극;
    상기 제1 전극에 전기적으로 연결되고, 직렬 연결된 제1 상변화 물질막과 제2 상변화 물질막을 갖는 상변화층; 및
    상기 상변화층에 전기적으로 연결된 제2 전극을 포함하고,
    상기 상변화 물질막들의 비정질 상태 저항들, 결정화 온도들, 및 녹는점들은 하기 수학식들 1, 2, 및 4를 각각 만족하는 상변화 메모리 소자:
    [수학식 1]
    Ra M1 < Ra M2
    상기 수학식 1에서, Ra M1은 상기 제1 상변화 물질막의 비정질 상태 저항이고, Ra M2은 상기 제2 상변화 물질막의 비정질 상태 저항이고,
    [수학식 2]
    Tc M1 > Tc M2
    상기 수학식 2에서, Tc M1은 상기 제1 상변화 물질막의 결정화 온도이고, Tc M2은 상기 제2 상변화 물질막의 결정화 온도이고,
    [수학식 4]
    Tm M1 < Tm M2
    상기 수학식 4에서, Tm M1은 상기 제1 상변화 물질막의 녹는점이고, Tm M2은 상기 제2 상변화 물질막의 녹는점이다.
  2. 삭제
  3. 제1항에 있어서,
    상기 제1 상변화 물질막과 상기 제2 상변화 물질막은 GCT(GeCuTe), SST(SiSbTe), 및 GST(GeSbTe)로 이루어진 군에서 선택되는 두 가지의 물질막들인 상변화 메모리 소자.
  4. 제3항에 있어서,
    상기 제1 상변화 물질막은 GCT(GeCuTe)이고, 상기 제2 상변화 물질막은 GST(GeSbTe)인 상변화 메모리 소자.
  5. 제1항에 있어서,
    상기 상변화층은 제2 상변화 물질막에 직렬 연결된 제3 상변화 물질막을 더 포함하고, 상기 상변화 물질막들의 비정질 상태 저항들과 결정화 온도들은 하기 수학식들 5 및 6을 각각 만족하는 상변화 메모리 소자:
    [수학식 5]
    Ra M1 < Ra M2 < Ra M3
    상기 수학식 5에서, Ra M1은 상기 제1 상변화 물질막의 비정질 상태 저항이고, Ra M2은 상기 제2 상변화 물질막의 비정질 상태 저항이고, Ra M3은 상기 제3 상변화 물질막의 비정질 상태 저항이고,
    [수학식 6]
    Tc M1 > Tc M2 > Tc M3
    상기 수학식 6에서, Tc M1은 상기 제1 상변화 물질막의 결정화 온도이고, Tc M2은 상기 제2 상변화 물질막의 결정화 온도이고, Tc M3은 상기 제3 상변화 물질막의 결정화 온도이다.
  6. 제5항에 있어서,
    상기 상변화 물질막들의 녹는점들은 하기 수학식 8을 만족하는 상변화 메모리 소자:
    [수학식 8]
    Tm M1 < Tm M2 < Tm M3
    상기 수학식 8에서, Tm M1은 상기 제1 상변화 물질막의 녹는점이고, Tm M2은 상기 제2 상변화 물질막의 녹는점이고, Tm M3은 상기 제3 상변화 물질막의 녹는점이다.
  7. 제5항 또는 제6항에 있어서,
    상기 제1 상변화 물질막(M1)은 GCT(GeCuTe)이고, 상기 제2 상변화 물질막(M2)은 SST(SiSbTe)이고, 상기 제3 상변화 물질막(M3)은 GST(GeSbTe)인 상변화 메모리 소자.
  8. 제1항에 있어서,
    상기 제1 전극과 상기 상변화층 사이에 위치하는 제1 단부 히터를 더 포함하는 상변화 메모리 소자.
  9. 제8항에 있어서,
    상기 제2 전극과 상기 상변화층 사이에 위치하는 제2 단부 히터를 더 포함하는 상변화 메모리 소자.
  10. 제1항에 있어서,
    상기 제1 상변화 물질막과 상기 제2 상변화 물질막 사이에 위치하는 제1 중간히터를 더 포함하는 상변화 메모리 소자.
  11. 제5항에 있어서,
    상기 제2 상변화 물질막과 상기 제3 상변화 물질막 사이에 위치하는 제2 중간히터를 더 포함하는 상변화 메모리 소자.
KR1020130042160A 2012-04-17 2013-04-17 멀티-레벨 상변화 메모리 소자 Expired - Fee Related KR101447813B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20120039492 2012-04-17
KR1020120039492 2012-04-17

Publications (2)

Publication Number Publication Date
KR20130117695A KR20130117695A (ko) 2013-10-28
KR101447813B1 true KR101447813B1 (ko) 2014-10-16

Family

ID=49636378

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130042160A Expired - Fee Related KR101447813B1 (ko) 2012-04-17 2013-04-17 멀티-레벨 상변화 메모리 소자

Country Status (1)

Country Link
KR (1) KR101447813B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10522595B2 (en) 2015-10-27 2019-12-31 Samsung Electronics Co., Ltd. Memory devices and methods of manufacturing the same
US11127792B2 (en) 2019-06-12 2021-09-21 Samsung Electronics Co., Ltd. Three dimensional semiconductor memory devices
US11456334B2 (en) 2018-10-05 2022-09-27 Samsung Electronics Co., Ltd. Semiconductor device including data storage pattern

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101935348B1 (ko) * 2017-05-18 2019-04-03 세종대학교산학협력단 다층 상변화 물질막 및 이의 제조 방법, 이를 포함하는 상변화 메모리 소자

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080248632A1 (en) * 2007-04-06 2008-10-09 Samsung Electronics Co., Ltd. Methods of Fabricating Multi-Bit Phase-Change Memory Devices and Devices Formed Thereby
KR20090117103A (ko) * 2008-05-08 2009-11-12 삼성전자주식회사 상변화 메모리 장치
KR20110022249A (ko) * 2009-08-27 2011-03-07 삼성전자주식회사 상변화 물질을 포함하는 비휘발성 메모리 소자
WO2011030916A1 (ja) * 2009-09-11 2011-03-17 国立大学法人東北大学 相変化材料および相変化型メモリ素子

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080248632A1 (en) * 2007-04-06 2008-10-09 Samsung Electronics Co., Ltd. Methods of Fabricating Multi-Bit Phase-Change Memory Devices and Devices Formed Thereby
KR20090117103A (ko) * 2008-05-08 2009-11-12 삼성전자주식회사 상변화 메모리 장치
KR20110022249A (ko) * 2009-08-27 2011-03-07 삼성전자주식회사 상변화 물질을 포함하는 비휘발성 메모리 소자
WO2011030916A1 (ja) * 2009-09-11 2011-03-17 国立大学法人東北大学 相変化材料および相変化型メモリ素子

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10522595B2 (en) 2015-10-27 2019-12-31 Samsung Electronics Co., Ltd. Memory devices and methods of manufacturing the same
US11456334B2 (en) 2018-10-05 2022-09-27 Samsung Electronics Co., Ltd. Semiconductor device including data storage pattern
US11127792B2 (en) 2019-06-12 2021-09-21 Samsung Electronics Co., Ltd. Three dimensional semiconductor memory devices
US11665914B2 (en) 2019-06-12 2023-05-30 Samsung Electronics Co., Ltd. Three dimensional semiconductor memory devices

Also Published As

Publication number Publication date
KR20130117695A (ko) 2013-10-28

Similar Documents

Publication Publication Date Title
KR101473514B1 (ko) 저항형 접속 컴포넌트를 가지는 비-휘발성 메모리
JP6708722B2 (ja) スイッチング層および中間電極層を有した抵抗性スイッチングデバイス並びにその形成方法
US8116125B2 (en) Method of operating a phase-change memory device
CN111149168B (zh) 电阻式存储器设备
US20090033358A1 (en) Programmable via devices in back end of line level
TW200919716A (en) Programmable fuse/non-volatile memory structures in BEOL regions using externally heated phase change material
TW200919717A (en) Multi-level memory devices and methods of operating the same
EP1677372B1 (en) Phase change memory and manufacturing method thereof
US7233017B2 (en) Multibit phase change memory device and method of driving the same
KR101447813B1 (ko) 멀티-레벨 상변화 메모리 소자
US7982203B2 (en) CMOS-process-compatible programmable via device
US8178379B2 (en) Integrated circuit, resistivity changing memory device, memory module, and method of fabricating an integrated circuit
US7608851B2 (en) Switch array circuit and system using programmable via structures with phase change materials
CN110828659B (zh) 半导体存储装置
KR102594412B1 (ko) 임계 스위칭 소자를 갖는 반도체 소자 형성 방법
CN103296203B (zh) 阻变存储器件及其制造方法
CN111009544B (zh) 包括数据存储图案的半导体器件
CN114664881A (zh) 相变存储器及其制造、编程和读取方法
KR101159170B1 (ko) 버퍼층을 구비한 상변화 메모리 장치
KR20090068817A (ko) 상변화 메모리 소자의 동작 방법
US20100163836A1 (en) Low-volume phase-change material memory cell
JP2023044946A (ja) 半導体記憶装置
EP2246915A1 (en) Phase change material for a phase change memory device and method for adjusting the resistivity of the material
Chakraborty A Review on the Progress of Non-Volatile Memory Device Based on Electric-Pulse Induced Phase Transition
Yin et al. Nanosecond-order fast switching and ultra-multilevel storage in lateral GeTe and Ge1Sb4Te7-based phase-change memories

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20130417

PA0201 Request for examination
N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20130828

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20140430

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20140828

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20140929

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20140929

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20170629

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20170629

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20180702

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20190624

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20190624

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20200713

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20210817

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20221013

Start annual number: 9

End annual number: 9

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20240710