[go: up one dir, main page]

KR101437869B1 - 데이터 처리장치, 이를 포함하는 액정표시장치 및 그제어방법 - Google Patents

데이터 처리장치, 이를 포함하는 액정표시장치 및 그제어방법 Download PDF

Info

Publication number
KR101437869B1
KR101437869B1 KR1020070116704A KR20070116704A KR101437869B1 KR 101437869 B1 KR101437869 B1 KR 101437869B1 KR 1020070116704 A KR1020070116704 A KR 1020070116704A KR 20070116704 A KR20070116704 A KR 20070116704A KR 101437869 B1 KR101437869 B1 KR 101437869B1
Authority
KR
South Korea
Prior art keywords
image data
data
bits
correction
bit image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020070116704A
Other languages
English (en)
Other versions
KR20090050327A (ko
Inventor
안익현
박종현
이준표
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020070116704A priority Critical patent/KR101437869B1/ko
Priority to US12/249,660 priority patent/US8085283B2/en
Publication of KR20090050327A publication Critical patent/KR20090050327A/ko
Application granted granted Critical
Publication of KR101437869B1 publication Critical patent/KR101437869B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0443—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/028—Improving the quality of display appearance by changing the viewing angle properties, e.g. widening the viewing angle, adapting the viewing angle to the view direction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/16—Determination of a pixel data signal depending on the signal applied in the previous frame

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 데이터 처리장치, 이를 포함하는 액정표시장치 및 그 제어방법에 관한 것이다. 본 발명에 따른 n비트의 영상데이터를 입력 받는 데이터 처리장치에 있어서, 이전 프레임의 n-m비트 영상데이터를 저장하는 프레임 메모리와; 상위 n-m비트는 상기 프레임 메모리로부터 출력된 상기 이전 프레임의 n-m비트 영상데이터로 구성되고, 하위 m비트는 십진값 1에 대응하는 고정데이터로 구성되는 n비트의 수정데이터를 출력하는 메모리 인터페이스와; 현재 프레임의 n비트 영상데이터와 상기 수정데이터를 이용하여 현재 프레임 영상데이터의 색온도를 보정하는 제1보정부와; 상기 제1보정부로부터 출력된 영상데이터와 상기 수정데이터를 이용하여 현재 프레임 영상데이터의 계조를 보정하는 제2보정부를 포함한다. 이에 의해 영상데이터 보정에 의한 영상불량이 감소되는 데이터 처리장치, 이를 포함하는 액정표시장치 및 그 제어방법이 제공된다.

Description

데이터 처리장치, 이를 포함하는 액정표시장치 및 그 제어방법{DATA PROCESSING APPARATUS, LIQUID CRYSTAL DISPLAY COMPRISING THE SAME AND CONTROL METHOD THEREOF}
본 발명은 데이터 처리장치, 이를 포함하는 액정표시장치 및 그 제어방법에 관한 것으로서, 보다 상세하게는 프레임 메모리를 이용하여 영상데이터를 보정하는 데이터 처리장치, 이를 포함하는 액정표시장치 및 그 제어방법에 관한 것이다.
액정패널을 포함하는 액정표시장치의 경우 통상적으로 현재 프레임영상과 인접한 이전 프레임영상을 이용하여 영상데이터의 색온도 또는 계조 등을 보정한다. 이러한 경우 프레임 영상을 저장하기 위한 메모리가 사용되며, 메모리의 용량을 감소시키기 위하여 입력되는 영상데이터의 비트수 보다 적은 비트수의 영상데이터만이 저장된다. 이 때 저장되지 않은 비트수에 해당하는 영상데이터는 원래의 영상데이터가 아닌 다른 영상데이터로 대치된다. 이러한 영상데이터의 변화는 액정패널에 세로줄 무늬 같은 영상불량을 초래한다.
이러한 영상불량은 계조를 보정하는 DCC(Dynamic Capacitance Compensation) 과정에서 발생한다. DCC는 이전 프레임과 현재 프레임간의 계조 차이값에 따라 표 시패널에 인가되는 데이터 전압을 변화시키는 것으로, 이전 프레임과 현재 프레임간의 차이값이 변경되면 데이터 전압 역시 변경된다. 이러한 영상불량은 프레임 영상의 주파수가 커질수록, 영상신호가 동영상일수록 심화된다.
따라서, 본 발명의 목적은 영상데이터 보정에 의한 영상불량이 감소되는 데이터 처리장치, 이를 포함하는 액정표시장치 및 그 제어방법을 제공하는 것이다.
또한, 본 발명의 목적은 프레임 메모리의 용량을 감소시킬 수 있는 데이터 처리장치, 이를 포함하는 액정표시장치 및 그 제어방법을 제공하는 것이다.
또한, 본 발명의 목적은 계조보정 과정에서 발생하는 오류를 방지할 수 있는 데이터 처리장치, 이를 포함하는 액정표시장치 및 그 제어방법을 제공하는 것이다.
상기 목적은, 본 발명에 따라, n비트의 영상데이터를 입력 받는 데이터 처리장치에 있어서, 이전 프레임의 n-m비트 영상데이터를 저장하는 프레임 메모리와; 상위 n-m비트는 상기 프레임 메모리로부터 출력된 상기 이전 프레임의 n-m비트 영상데이터로 구성되고, 하위 m비트는 십진값 1에 대응하는 고정데이터로 구성되는 n비트의 수정데이터를 출력하는 메모리 인터페이스와; 현재 프레임의 n비트 영상데이터와 상기 수정데이터를 이용하여 현재 프레임 영상데이터의 색온도를 보정하는 제1보정부와; 상기 제1보정부로부터 출력된 영상데이터와 상기 수정데이터를 이용하여 현재 프레임 영상데이터의 계조를 보정하는 제2보정부를 포함하는 데이터 처 리장치에 의해 달성된다.
상기 제1보정부는, 현재 프레임의 n-m비트 영상데이터로부터 n비트보다 큰 비트수를 갖는 오프셋값을 생성하고, 상기 오프셋값과 이전 프레임의 오프셋값의 차이에 대응하는 오프셋차이값을 생성하는 데이터 확장부와; 상기 오프셋값과 상기 오프셋차이값에 기초하여 다음식에 따른 보간데이터를 출력하는 보간부와;
보간 데이터 = 오프셋값 + {오프셋차이값 * 고정데이터 * (1/2m) * (2m -1)/2}
상기 보간데이터의 비트수를 n비트로 변환하는 디더링부를 포함할 수 있다.
상기 n비트는 10비트이고, 상기 프레임 메모리는 8비트 영상데이터를 저장하며, 상기 오프셋값의 비트수는 12일 수 있다.
계조의 변화가 없는 영상데이터의 경우 계조 보정을 수행하지 않도록 현재 프레임의 n-m비트 영상데이터와 이전 프레임의 n-m비트 영상데이터의 동일성을 판단하고, 판단결과 현재 프레임의 n-m비트 영상데이터와 이전 프레임의 n-m비트 영상데이터가 동일한 경우 상기 제2보정부를 디스에이블 시키는 보정판단부를 더 포함하는 것이 바람직하다.
상기 보정판단부는 상기 제2보정부의 인에이블 여부를 제어하기 위한 제어신호를 상기 제2보정부로 출력하고, 제1보정부에서 발생하는 시간지연을 보상하기 위하여 상기 보정판단부는 상기 제1보정부로부터 상기 제2보정부로 출력되는 영상데이터에 동기하여 상기 제어신호를 출력하는 것이 바람직하다.
상기 제2보정부는 오버슈트구동 또는 언더슈트구동에 따라 영상데이터의 계조를 보정한다.
한편, 상기 목적은, 본 발명에 따라, n비트의 영상데이터를 입력 받아 표시하는 액정표시장치에 있어서, 이전 프레임의 n-m비트 영상데이터를 저장하는 프레임 메모리와; 상위 n-m비트는 상기 프레임 메모리로부터 출력된 상기 이전 프레임의 n-m비트 영상데이터로 구성되고 하위 m비트는 십진값 1에 대응하는 고정데이터로 구성되는 n비트의 수정데이터를 출력하는 메모리 인터페이스와, 현재 프레임의 n비트 영상데이터와 상기 수정데이터를 이용하여 현재 프레임 영상데이터의 색온도를 보정하는 제1보정부와, 상기 제1보정부로부터 출력된 영상데이터와 상기 수정데이터를 이용하여 현재 프레임 영상데이터의 계조를 보정하는 제2보정부를 갖는 데이터 제어부와; 상기 데이터 제어부로 출력된 영상데이터를 표시하는 액정패널을 포함하는 것을 특징으로 하는 액정표시장치에 의해 달성될 수 있다.
또한, 상기 목적은 본 발명의 다른 실시예에 따라, n비트의 영상데이터를 입력받아 표시하는 액정표시장치의 제어방법에 있어서, 이전 프레임의 n-m비트 영상데이터를 저장하는 단계와; 상위 n-m비트는 상기 프레임 메모리로부터 출력된 상기 이전 프레임의 n-m비트 영상데이터로 구성되고 하위 m비트는 십진값 1에 대응하는 고정데이터로 구성되는 n비트의 수정데이터를 생성하는 단계와; 입력된 현재 프레임의 n비트 영상데이터와 상기 수정데이터를 이용하여 현재 프레임 영상데이터의 색온도를 보정하는 단계와; 색온도가 보정된 영상데이터와 상기 수정데이터를 이용하여 현재 프레임 영상데이터의 계조를 보정하는 단계와; 영상데이터를 표시하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제어방법에 의하여 달성될 수도 있다.
이상 설명한 바와 같이, 본 발명에 따르면, 영상데이터 보정에 의한 영상불량이 감소되는 데이터 처리장치, 이를 포함하는 액정표시장치 및 그 제어방법이 제공된다.
또한, 본 발명의 목적은 프레임 메모리의 용량을 감소시킬 수 있는 데이터 처리장치, 이를 포함하는 액정표시장치 및 그 제어방법이 제공된다.
또한, 본 발명의 목적은 계조보정 과정에서 발생하는 오류를 방지할 수 있는 데이터 처리장치, 이를 포함하는 액정표시장치 및 그 제어방법이 제공된다.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다. 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조부호를 붙이도록 한다.
도 1은 본 발명의 제1 실시예에 따른 액정표시장치의 제어블럭도이다.
본 실시예에 따른 액정표시장치는 액정패널(100), 게이트 구동부(410), 데이터 구동부(420), 데이터 제어부(200), 프레임 메모리(300)를 포함한다. 액정표시장 치는 컴퓨터, 방송국 등과 같은 외부 영상소스로부터 n비트 영상데이터를 수신하여 표시한다.
액정패널(100)은 두 장의 절연기판 사이에 액정층이 형성되어 있는 구조를 가지며, 하부 기판에는 매트릭스 형태로 배열되어 있는 복수의 화소(110)가 형성되어 있다. 하나의 화소(110)는 도 2와 같이, 제1방향으로 연장되어 있는 제1게이트선(G1), 제2게이트선(G2) 및 제1방향에 대하여 실질적으로 수직인 제2방향으로 연장되어 있는 데이터선(D)으로 둘러싸인 영역으로 정의된다. 화소(110)는 장방형이고, 절개패턴(111)에 의하여 구획되는 두 개의 부화소(Ⅰ,Ⅱ)를 포함한다. 본 실시예에 따른 액정표시장치는 측면 시인성의 향성을 위하여 하나의 화소(110)를 복수의 영역으로 나누고 복수의 영역에 상이한 영상데이터를 인가하는 SPVA(super patterned vertically aligned)모드로 구동된다.
제1게이트선(G1)과 데이터선(D)의 교차영역에는 제1박막트랜지스터(T1)가 형성되고, 제1박막트랜지스터(T1)는 제1화소전극에 연결되어 있다. 제2게이트선(G2)과 데이터선(D)의 교차영역에는 제2박막트랜지스터(T2)가 형성되어 있으며, 제2박막트랜지스터(T2)는 제2화소전극에 연결되어 있다. 데이터선(D)을 통하여 각 박막 트랜지스터(T1, T2)로 인가되는 영상데이터의 계조는 서로 상이하다.
화소(110)의 형상은 상술한 것에 한정되지 않으며 공지된 어떠한 형상을 포함할 수도 있다. 절개되지 않은 하나의 화소전극을 포함할 수도 있으며, 세 개 이상의 박막 트랜지스터를 포함할 수도 있다. 또한, 절개되어 있는 복수의 화소전극에 동일한 영상데이터가 인가될 수도 있다. 동일한 영상데이터가 인가될 경우 화소 전극에 형성되는 캐패시턴스를 조절하여 영상데이터의 계조를 변화시킨다.
화소(110)에 대응되는 상부 기판에는 공통전극이 형성되고, 화소(110)에 인가된 영상데이터와 공통전극에 인가된 공통전압에 의하여 액정분자의 배열이 조절되고, 이로써 액정패널(100)에 영상이 표시된다. 본 실시예의 경우, 액정패널(100)에는 1초당 120개 이상의 프레임 영상이 표시된다. 프레임 영상의 주파수에 따라 제2보정부(230)에서 수행되는 계조보정의 정도가 조절된다. 즉, 프레임 영상의 주파수가 증가할수록 원래 영상데이터보다 더 높은 또는 더 낮은 계조의 영상데이터가 인가된다.
게이트 구동부(410)는 스캔 구동부(scan driver)라고도 하며 게이트 온전압(Von)과 게이트 오프 전압(Voff)의 조합으로 이루어진 게이트 신호를 게이트선(G1, G2)에 인가한다.
데이터 구동부(420)는 소스 구동부(source driver)라고도 하며, 데이터 제어부(200)로부터 출력되는 영상데이터를 아날로그 신호로 변환하고, 데이터선(D)을 통해 화소(110)에 제공한다.
프레임 메모리(300)는 데이터 제어부(200)가 현재 프레임의 영상데이터를 보정할 수도 있도록 이전 프레임의 영상데이터를 저장하고, 이를 데이터 제어부(200)에 제공한다. 이때, 프레임 메모리(300)는 이전 프레임의 n비트 영상신호 모두를 저장하는 것이 아니라 상위 n-m비트의 영상데이터만을 저장한다.
데이터 제어부(200)는 타이밍 컨트롤러로 일컬어지는 제어블럭이다. 데이터 제어부(200)는 각종 제어신호를 게이트 구동부(410) 및 데이터 구동부(420)로 출력 하고, 입력된 영상데이터를 보정한다. 데이터 제어부(200)는 게이트 구동부(410)로 수직동기시작신호(vertical synchronization start signal, STV), 게이트 온 신호의 출력시기를 제어하는 게이트 클록신호(CPV) 및 게이트 온 신호의 폭을 한정하는 게이트 온 인에이블 신호(gate on enable signal, OE)를 출력한다. 또한, 데이터 구동부(420)로 수평 동기 시작 신호(horizontal synchronization start signal, STH)와 데이터선(D)에 영상데이터에 대응하는 데이터 전압을 인가하라는 로드신호(load signal, LOAD 또는 TP), 데이터 전압의 극성을 반전시키는 반전 제어 신호(RVS), 수평 클럭신호 등을 출력한다.
도 3은 데이터 제어부(200)의 구체적인 제어블럭도를 도시한 것으로, 도3의 데이터 제어부(200) 및 프레임 메모리(300)는 청구항의 데이터 처리장치에 대응한다. 도시된 바와 같이, 데이터 제어부(200)는 영상데이터의 보상을 수행하기 위하여 메모리 인터페이스(210), 제1보정부(220), 제2보정부(230)를 포함한다. 데이터 제어부(200)는 게이트 구동부(410) 및 데이터 구동부(420)에 인가되는 복수의 구동신호를 생성하는 구동신호 생성부를 더 포함하지만 발명의 명확화를 위하여 도 3에는 도시하지 않았다.
메모리 인터페이스(210)는 프레임 메모리(300)와 통신하며, 프레임 메모리(300)로부터 이전 프레임 영상데이터를 수신하고, 이를 이용하여 수정 데이터를 생성한다. 이하 현재 프레임에 대응하는 영상데이터를 cf(current frame) 영상데이터로, 이전 프레임에 대응하는 영상데이터를 pf(previous frame) 영상데이터로 명명한다. 도면에는 cf 영상데이터를 축약하여 cf로, pf 영상데이터를 축약하여 pf로 표시하였으며, 괄호안의 문자는 영상데이터의 비트수를 의미한다. 상술한 바와 같이, 프레임 메모리(300)에는 pf 영상데이터(n-m)가 저장된다. 이는 cf 영상데이터의 색온도 및 계조를 보정하기 위하여 pf 영상데이터를 이용하기 위한 것으로, 도3과 같이 현재 입력되는 cf 영상데이터(n)는 메모리 인터페이스(210)를 경유하여 제1보정부(220)로 입력되는 동시에 상위 n-m비트는 프레임 메모리(300)에 저장된다. cf 영상데이터(n-m)가 프레임 메모리(300)로 입력되면 pf 영상데이터(n-m)는 메모리 인터페이스(210)로 출력된다. 메모리 인터페이스(210)는 입력되는 pf영상데이터(n-m)에 고정데이터를 결합하여 새로운 수정데이터(pf’(n))을 생성하고, 이를 제1보정부(220)로 출력한다.
도 4는 영상데이터의 비트수를 도시한 것으로, (a)는 외부로부터 입력되는 n비트의 cf영상데이터를, (b)는 프레임 메모리(300)에 저장되어 있던 n-m비트의 pf영상데이터를 나타낸다. 저장되는 영상데이터의 비트수가 증가할수록 메모리의 용량도 증가하여야 하고 이로 인하여 데이터 처리장치 및 액정표시장치의 제조원가가 상승한다. 따라서, 통상적으로 메모리에는 입력되는 영상데이터의 비트수 보다 적은 비트수의 영상데이터가 저장된다. 예컨대, 입력되는 영상데이터가 10비트이라면, 프레임 메모리(300)에는 10비트 보다 작은 8비트 영상데이터가 저장될 수 있다.
본 실시예에 따른 메모리 인터페이스(210)는 (c)와 같은 수정데이터(pf’(n))를 생성한다. 수정데이터(pf’(n))의 상위 n-m비트는 pf영상데이터의 상위 n-m비트 영상데이터로 구성되고, 하위 m비트는 십진값 ‘1’에 대응되는 고정데이 터로 구성된다. 즉, m이 2라면 고정데이터는 “01”이 되고, m이 3이라면 고정데이터는 “001”이 된다.
종래의 경우, cf영상데이터의 보정을 위하여 보정부에 입력되는 이전 프레임에 대응하는 영상데이터(수정데이터 pf’)는 메모리에 저장되어 있던 상위 n-m비트의 영상데이터에 현재 프레임 영상데이터의 하위 m비트로 구성되었다. 이런 경우, 원래 이전 프레임 영상데이터(pf)와 수정데이터(pf’)의 하위 m비트 영상데이터의 차이는 보정부, 특히 계조를 보정하는 제2보정부(230)를 거치면서 그 편차가 더욱 가중된다. 이러한 편차는 액정패널의 영상을 좌우로 스크롤할 때 액정패널에 세로선과 같은 영상불량을 초래한다. 원래 이전 프레임 영상데이터(pf)와 수정데이터(pf’)의 편차는 2m 간격마다 두드러지며, 편차의 절대값은 최소 0에서 최대 ±(2m -1)에 해당한다. 이는 m비트가 가질 수 있는 최대편차절대값(2m -1)과 최소값(0)에 대응한다. 예컨대, m이 2인 경우 최대 3에서 -3까지의 편차가 발생할 수 있고, m이 3인 경우 최대 ± 7의 편차가 발생할 수 있다. 편차가 클수록 세로선은 더욱 선명해진다.
본 실시예의 경우, 수정데이터(pf’)와 pf영상데이터의 편차를 줄이기 위하여 우선, 수정데이터(pf’)의 하위 m비트에 고정데이터를 결합시킨다. 메모리 인터페이스(210)는 n-m비트 pf 영상데이터에 4를 곱하고, m비트 고정데이터를 더하는 연산을 통하여 n비트의 수정데이터(pf’)를 생성한다. n비트 수정데이터(pf’)와 cf 영상데이터(n)는 제1보정부(220)로 입력된다.
제1보정부(220)는 영상데이터의 색온도를 보정하는 ACC(Accurate color correction) 블록으로, 도 5는 제1보정부(220)의 제어블럭도이다. 도5에 도시된 바와 같이 제1보정부(220)는 데이터 확장부(221), 보간부(222) 및 디더링부(225)를 포함한다. 제1보정부(220)는 입력된 영상데이터의 비트수를 확장하여 저장하고, 저장된 데이터를 출력할 때 비트수가 확장된 영상데이터를 디더링(dithering)하여 입력된 영상데이터의 비트수로 출력한다.
우선, cf영상데이터(n)가 입력되면, 상위 n-m비트의 영상데이터만이 확장된비트수(n+d)로 데이터 확장부(221)에 저장된다. 데이터 확장부(221)는 영상데이터가 룩업테이블(LUT; look-up table)의 형태로 저장되는 메모리에 해당하며, 확장된 비트수(n+d)의 영상데이터는 오프셋값으로 명명된다. 본 실시예에 따른 데이터 확장부(221)는 10비트 영상데이터의 중 상위 8비트의 영상데이터를 12비트로 확장하여 저장한다. 이때, 8비트 영상데이터는 영상데이터의 계조값에 대응하는 어드레스에 저장된다. 데이터 확장부(221)는 확장된 비트수(n+d)를 갖는 오프셋값과 cf 영상데이터의 오프셋값과 pf영상데이터의 오프셋값의 차이에 대응하는 오프셋차이값을 출력한다. 이 때 오프셋차이값은 최대 n+d 비트를 가질 수 있다.
오프셋값 및 오프셋차이값은 공지된 복수의 방법에 의하여 생성 또는 연산될 수 있으며, 데이터 확장부(221)의 용량에 따라 상이하게 변경될 수 있다.
보간부(222)는 데이터 확장부(221)로부터 출력된 오프셋값(n+d)과 오프셋차이값을 이용하여 보간데이터(n+d)를 생성한다. 보간데이터는 아래 수학식의 연산을 통하여 얻어진다.
보간데이터는 오프셋값에 2항의 값이 더해지며, 2항에는 pf영상데이터와 수 정데이터(pf’)의 편차를 줄이기 위한 연산이 수행된다.
우선, 오프셋차이값에 상술한 고정데이터를 곱하고, 비트수를 조절하기 위하여 1/2m를 곱한다. 1/2m를 곱하는 것은 이진값의 비트수가 m만큼 작아지는 것을 의미한다. 상술한 바와 같이 원래 이전 프레임의 영상데이터(pf)와 수정데이터(pf’)의 최대 편차는 ±(2m -1)이다. 본 실시예에서는 이러한 데이터의 편차를 50%로 감소시키기 위하여 고정데이터에 (2m -1)/2을 곱한다.
종래의 경우, 다음 수학식에 의해 보간데이터가 연산되었다.
보간 데이터 = 오프셋값+{오프셋차이값 * 하위m비트 cf영상데이터 * (1/2m)}
수학식 1을 수학식 2와 비교하면, 종래 “하위 m비트 cf영상데이터” 대신 십진값 ‘1’에 대응하는 고유데이터에 (2m -1)/2가 곱해진다. 결과적으로 “고정데이터 * (2m -1)/2”는 최대편차절대값/2에 대응되고, 수정데이터의 오차 범위는 최대 50%로 감소된다. 예를 들어, m이 2인 경우 수학식 1의 2항에서 “고정데이터*(2m -1)/2”은 3/2가 되어 최대편차절대값 3의 반이 되고, m이 3인 경우 “고정데이터*(2m -1)/2”은 최대 편차 절대값 7의 반인 7/2가 된다.
오프셋차이값이 이진값“1000110”이라고 가정하고 2항을 연산해 보면 다음과 같다. 우선, “1000110”에 십진값 3에 대응되는 이진값“11”을 곱하면 “11010010”이 된다. 여기에 8, 즉 23으로 나누어 이진값의 비트수를 감소시키면 최종적으로 수학식 1에서 2항의 값은“11010”이 된다.
정리하면, 제1보정부(220)의 보간부(223)는 메모리 인터페이스(210)에서 생 성된 고유데이터에 최대편차절대값/2을 곱함으로써 이전 프레임의 영상데이터(pf)와 수정데이터(pf’)의 편차를 50% 감소시킨다.
보간부(223)로부터 출력된 n+d비트의 보간데이터는 디더링부(225)에서 다시 n비트의 영상데이터로 디더링되고 최종적으로 제1보정데이터(cf’(n))로 출력된다. 디더링부(225)는 공지된 다양한 방법에 의하여 보간데이터를 디더링할 수 있으며 특정한 디더링 방법으로 본원발명의 권리범위가 한정되지 않는다.
다시, 도3으로 돌아가면 제1보정부(220)로부터 모두 네 개의 영상데이터가 출력된다. 본 실시예에 따른 화소(110)는 두 개의 부화소(Ⅰ, Ⅱ)를 포함하며, 부화소(Ⅰ, Ⅱ)에 인가되는 영상데이터의 계조는 상이하다. cf'(n) low는 낮은 계조용 제1보정데이터를 의미하고, cf'(n) high는 높은 계조용 제1보정데이터를 의미하며, pf’(n) low 및 pf’(n) high는 상이한 계조를 갖는 수정데이터를 의미한다.
이렇게 제1보정부(220)로부터 출력된 영상데이터들은 제2보정부(230)로 입력되어 제2보정데이터(cf”(n)low 및 cf”(n)high)로 출력된다. 제2보정부(230)는 액정의 응답속도를 향상시키기 위하여 오버슈트구동 또는 언더슈트구동에 따라 영상데이터의 계조를 보정한다. 즉, 제2보정부(230)는 DCC(Dynamic Capacitance Compensation)을 수행하는 블럭이다. 오버슈트구동이란 이전 프레임의 영상데이터의 계조보다 현재 프레임의 영상데이터의 계조가 큰 경우, 현재 프레임 영상데이터의 계조보다 높은 계조에 대응하는 전압을 화소(110)에 인가하여 액정분자의 신속한 배향을 돕는 구동을 의미한다. 언더슈트구동은 오버슈트구동에 대응하여 이전 프레임의 영상데이터의 계조보다 현재 프레임의 영상데이터의 계조가 작은 경우, 현재 프레임 영상데이터의 계조보다 낮은 계조에 대응하는 전압을 화소(110)에 인가하는 것을 의미한다. 현재 프레임의 영상데이터와 이전 프레임의 영상데이터의 계조 차이가 클수록 오버슈트 또는 언더슈트되는 보정범위가 증가한다.
특히, 본 실시예와 같이 액정패널(100)에 표시되는 프레임 영상의 주파수가 120Hz이상인 경우, 짧은 시간에 액정분자의 배향을 빠르게 변경시키기 위하여 오버슈트 또는 언더슈트되는 보정 범위는 더욱 커진다. 이러한 상황에서 수정데이터와 이전 프레임의 영상데이터 간의 편차는 상기 보정범위의 확대를 유발할 수 있고, 이는 영상불량으로 이어진다.
정리하자면, 본 실시예에 따른 액정표시장치는 상기 문제점을 해결하기 위하여 계조의 보정을 위해 입력되는 수정데이터의 하위 m비트 영상데이터를 고정데이터로 대체하고, 하위 m비트 영상데이터의 편차에 의한 영향을 절감시키기 위하여 영상데이터 보간 시 최대편차절대값/2을 곱하는 연산을 수행한다.
도 6은 본 발명의 제2실시예에 따른 데이터 처리장치의 제어블럭도이다.
도시된 바와 같이, 본 실시예에 따른 데이터 처리장치는 보정판단부(240)를 더 포함한다. 보정판단부(240)는 cf영상데이터의 상위 n-m비트와 pf 영상데이터의 상위 n-m비트를 비교하여 동일성 여부를 판단한다. 판단 결과, cf영상데이터의 상위 n-m비트와 pf 영상데이터의 상위 n-m비트가 동일할 경우 계조의 보정이 불필요한 것으로 판단하고, 제2보정부(230)로 계조 보정을 디스에이블시키는 제어신호를 출력한다. 물론, cf영상데이터의 상위 n-m비트와 pf 영상데이터의 상위 n-m비트가 상이한 경우에는 제2보정부(230)로 인에이블 제어신호를 출력할 수도 있다.
보정판단부(240)는 영상데이터 동일성 판단의 정확성을 위하여 제1보정부(220)에서 보정되지 않은 원래 프레임의 영상데이터의 동일성여부를 판단한다.
제1보정부(220)에 의해 영상데이터의 연산 및 보간이 이루어지는 동안 일정한 시간 지연이 발생하므로, 보정판단부(240)는 제1보정부(220)에서 제2보정부(230)로 제1보정데이터가 출력되는 것에 동기하여 제어신호를 제2보정부(230)로 출력한다. 즉, 영상데이터의 동일성 판단이 완료되면 플립플롭(flip flop) 등에 제어신호를 저장한 뒤 제1보정데이터의 출력과 동시에 출력한다.
도 7은 본 발명의 제2실시예에 따른 액정표시장치의 제어방법을 설명하기 위한 도면이다. 도 7을 참조하여 본 발명에 따른 액정표시장치의 제어방법을 정리한다.
우선, 이전 프레임의 상위 n-m비트 영상데이터를 프레임 메모리(300)에 저장한다(S10). 현재 프레임의 영상데이터를 보정하기 위하여 프레임 메모리(300)에 저장되어 있던 이에는 이전 프레임의 영상데이터가 사용되며 입력되는 영상데이터는 프레임 단위로 순차적으로 프레임 메모리(300)에 저장된다.
메모리 인터페이스(210)는 상위 n-m비트는 프레임 메모리(300)로부터 출력된 이전 프레임의 n-m비트 영상데이터로 구성되고 하위 m비트는 십진값 1에 대응하는 고정데이터로 구성되는 n비트의 수정데이터를 생성한다(S20).
그런 다음, 제1보정부(220)의 데이터 확장부(231)는 현재 프레임의 상위 n-m영상데이터로부터 n비트보다 큰 비트수를 갖는 오프셋값을 생성하고 이를 룩업테이블의 형태로 저장한다. 또한, 현재 프레임의 오프셋값과 이전 프레임의 오프셋값의 차이에 대응하는 오프셋차이값을 생성한다(S30).
데이터 확장부(231)로부터 출력된 오프셋값과 오프셋차이값으로부터 보간부(223)는 보정데이터를 생성한다(S40). 보간데이터는 아래의 수학식에 따른 연산을 거쳐 생성된다.
그런 다음, 디더링부(225)는 보간데이터의 비트수를 n비트로 변환하는 디더링을 수행한다(S50). 이로서 색온도 보정을 거친 제1보정데이터가 제1보정부(220)로부터 출력된다.
영상데이터가 제1보정부(220)에서 상기와 같은 연산을 거치는 동안 보정판단부(240)는 현재 프레임의 n-m비트 영상데이터와 이전 프레임의 n-m비트 영상데이터의 동일성을 판단한다(S60). 도7에는 동일성 판단과정이 보간데이터의 디더링 다음에 수행되는 것으로 도시되어 있으나 이는 도시의 용이성을 위한 것이다. 즉, 보정판단부(240)는 제1보정부(220)의 보정과정이 완료되기 전에만 동일성 판단을 종료하면 된다.
판단결과, 현재 프레임의 n-m비트 영상데이터와 이전 프레임의 n-m비트 영상데이터가 동일하지 않은 경우 오버슈트구동 또는 언더슈트구동에 따라 영상데이터의 계조를 보정하고(S70), 보정된 영상데이터를 액정패널(100)에 표시한다(S80).
반면, 현재 프레임의 n-m비트 영상데이터와 이전 프레임의 n-m비트 영상데이터가 동일한 경우 영상데이터의 계조를 보정하는 단계를 디스에이블 시킨다. 즉, 영상신호는 제2보정부(230)를 바이패스하여 액정패널(100)에 표시된다(S80).
비록 본 발명의 몇몇 실시예들이 도시되고 설명되었지만, 본 발명이 속하는 기술분야의 통상의 지식을 가진 당업자라면 본 발명의 원칙이나 정신에서 벗어나지 않으면서 본 실시예를 변형할 수 있음을 알 수 있을 것이다. 발명의 범위는 첨부된 청구항과 그 균등물에 의해 정해질 것이다.
도 1은 본 발명의 제1 실시예에 따른 액정표시장치의 제어블럭도이고,
도 2는 본 발명의 제1실시예에 따른 화소의 개략도이고,
도 3은 본 발명의 제1실시예에 따른 데이터 처리장치의 제어블럭도이고,
도 4는 본 발명에 제1실시예에 따른 영상데이터의 비트수를 도시한 도면이고,
도 5는 본 발명의 제1 실시예에 따른 제1보정부의 제어블럭도이고,
도 6은 본 발명의 제2실시예에 따른 데이터 처리장치의 제어블럭도이고,
도 7은 본 발명의 제2실시예에 따른 액정표시장치의 제어방법을 설명하기 위한 도면이다.
* 도면의 주요 부분에 대한 부호의 설명 *
100 : 액정패널 200 : 데이터 제어부
210 : 메모리 인터페이스 220 : 제1보정부
230 : 제2보정부 240 : 보정판단부
300 : 프레임 메모리 410 : 게이트 구동부
420 : 데이터 구동부

Claims (16)

  1. n비트의 영상데이터를 입력 받는 데이터 처리장치에 있어서,
    이전 프레임의 n-m비트 영상데이터를 저장하는 프레임 메모리와;
    상위 n-m비트는 상기 프레임 메모리로부터 출력된 상기 이전 프레임의 n-m비트 영상데이터로 구성되고, 하위 m비트는 십진값 1에 대응하는 고정데이터로 구성되는 n비트의 수정데이터를 출력하는 메모리 인터페이스와;
    현재 프레임의 n비트 영상데이터와 상기 수정데이터를 이용하여 현재 프레임 영상데이터의 색온도를 보정하는 제1보정부와;
    상기 제1보정부로부터 출력된 영상데이터와 상기 수정데이터를 이용하여, 오버슈트구동 또는 언더슈트구동에 따라 현재 프레임 영상데이터의 계조를 보정하는 제2보정부를 포함하고,
    상기 제1보정부는,
    현재 프레임의 n-m비트 영상데이터로부터 n비트보다 큰 비트수를 갖는 오프셋값을 생성하고, 상기 오프셋값과 이전 프레임의 오프셋값의 차이에 대응하는 오프셋차이값을 생성하는 데이터 확장부와;
    상기 오프셋값과 상기 오프셋차이값에 기초하여 식1에 따른 보간데이터를 출력하는 보간부와;
    보간 데이터 = 오프셋값 + {오프셋차이값 * 고정데이터 * (1/2m) * (2m -1)/2} (식1)
    상기 보간데이터의 비트수를 n비트로 변환하는 디더링부를 포함하는 것을 특징으로 하는 데이터 처리장치.
  2. 삭제
  3. 제1항에 있어서,
    상기 n비트는 10비트이고, 상기 프레임 메모리는 8비트 영상데이터를 저장하는 것을 특징으로 하는 데이터 처리장치.
  4. 제3항에 있어서,
    상기 오프셋값의 비트수는 12인 것을 특징으로 하는 데이터 처리장치.
  5. 제1항에 있어서,
    현재 프레임의 n-m비트 영상데이터와 이전 프레임의 n-m비트 영상데이터의 동일성을 판단하고, 판단결과 현재 프레임의 n-m비트 영상데이터와 이전 프레임의 n-m비트 영상데이터가 동일한 경우 상기 제2보정부를 디스에이블 시키는 보정판단부를 더 포함하는 것을 특징으로 하는 데이터 처리장치.
  6. 제5항에 있어서,
    상기 보정판단부는 상기 제2보정부의 인에이블 여부를 제어하기 위한 제어신호를 상기 제2보정부로 출력하고,
    상기 보정판단부는 상기 제1보정부로부터 상기 제2보정부로 출력되는 영상데 이터에 동기하여 상기 제어신호를 출력하는 것을 특징으로 하는 데이터 처리장치.
  7. 삭제
  8. n비트의 영상데이터를 입력 받아 표시하는 액정표시장치에 있어서,
    이전 프레임의 n-m비트 영상데이터를 저장하는 프레임 메모리와;
    상위 n-m비트는 상기 프레임 메모리로부터 출력된 상기 이전 프레임의 n-m비트 영상데이터로 구성되고 하위 m비트는 십진값 1에 대응하는 고정데이터로 구성되는 n비트의 수정데이터를 출력하는 메모리 인터페이스와, 현재 프레임의 n비트 영상데이터와 상기 수정데이터를 이용하여 현재 프레임 영상데이터의 색온도를 보정하는 제1보정부와, 상기 제1보정부로부터 출력된 영상데이터와 상기 수정데이터를 이용하여, 오버슈트구동 또는 언더슈트구동에 따라 현재 프레임 영상데이터의 계조를 보정하는 제2보정부를 갖는 데이터 제어부와;
    상기 데이터 제어부로 출력된 영상데이터를 표시하는 액정패널을 포함하고,
    상기 제1보정부는,
    현재 프레임의 n-m비트 영상데이터로부터 n비트보다 큰 비트수를 갖는 오프셋값을 생성하고, 상기 오프셋값과 이전 프레임의 오프셋값의 차이에 대응하는 오프셋차이값을 생성하는 데이터 확장부와;
    상기 오프셋값과 상기 오프셋차이값에 기초하여 식1에 따른 보간데이터를 출력하는 보간부와;
    보간 데이터 = 오프셋값 + {오프셋차이값 * 고정데이터 * (1/2m) * (2m -1)/2} (식1)
    상기 보간데이터의 비트수를 n비트로 변환하는 디더링부를 포함하는 것을 특징으로 하는 액정표시장치.
  9. 삭제
  10. 제8항에 있어서,
    현재 프레임의 n-m비트 영상데이터와 이전 프레임의 n-m비트 영상데이터의 동일성을 판단하고, 판단결과 현재 프레임의 n-m비트 영상데이터와 이전 프레임의 n-m비트 영상데이터가 동일한 경우 상기 제2보정부를 디스에이블 시키는 보정판단부를 더 포함하는 것을 특징으로 하는 액정표시장치.
  11. 제8항에 있어서,
    상기 액정패널은 1초당 120개의 프레임 영상을 표시하는 것을 특징으로 하는 액정표시장치.
  12. 제8항에 있어서,
    상기 액정패널은 복수의 화소를 포함하고,
    상기 화소는 절개패턴에 의하여 구획되고, 상이한 계조의 영상데이터가 인가되는 복수의 부화소를 포함하는 것을 특징으로 하는 액정표시장치.
  13. n비트의 영상데이터를 입력 받아 표시하는 액정표시장치의 제어방법에 있어서,
    이전 프레임의 n-m비트 영상데이터를 저장하는 단계와;
    상위 n-m비트는 상기 프레임 메모리로부터 출력된 상기 이전 프레임의 n-m비트 영상데이터로 구성되고 하위 m비트는 십진값 1에 대응하는 고정데이터로 구성되는 n비트의 수정데이터를 생성하는 단계와;
    입력된 현재 프레임의 n비트 영상데이터와 상기 수정데이터를 이용하여 현재 프레임 영상데이터의 색온도를 보정하는 단계와;
    색온도가 보정된 영상데이터와 상기 수정데이터를 이용하여 현재 프레임 영상데이터의 계조를 보정하는 단계와;
    영상데이터를 표시하는 단계를 포함하고,
    상기 색온도를 보정하는 단계는,
    현재 프레임의 n-m비트 영상데이터로부터 n비트보다 큰 비트수를 갖는 오프셋값을 생성하는 단계와;
    상기 오프셋값과 이전 프레임의 오프셋값의 차이에 대응하는 오프셋차이값을 생성하는 단계와;
    상기 오프셋값과 상기 오프셋차이값에 기초하여 식1에 따른 보간데이터를 생성하는 단계와;
    보간 데이터 = 오프셋값 + {오프셋차이값 * 고정데이터 * (1/2m) * (2m -1)/2} (식1)
    상기 보간데이터의 비트수를 n비트로 변환하는 단계를 포함하고,
    상기 계조를 보정하는 단계는 오버슈트구동 또는 언더슈트구동에 따라 영상데이터의 계조를 보정하는 것을 특징으로 하는 액정표시장치의 제어방법.
  14. 제13항에 있어서,
    상기 색온도를 보정하는 단계는,
    현재 프레임의 n-m비트 영상데이터로부터 n비트보다 큰 비트수를 갖는 오프셋값을 생성하는 단계와;
    상기 오프셋값과 이전 프레임의 오프셋값의 차이에 대응하는 오프셋차이값을 생성하는 단계와;
    상기 오프셋값과 상기 오프셋차이값에 기초하여 다음식에 따른 보간데이터를 생성하는 단계와;
    상기 보간데이터의 비트수를 n비트로 변환하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제어방법.
  15. 제13항에 있어서,
    현재 프레임의 n-m비트 영상데이터와 이전 프레임의 n-m비트 영상데이터의 동일성을 판단하는 단계와;
    판단결과 현재 프레임의 n-m비트 영상데이터와 이전 프레임의 n-m비트 영상데이터가 동일한 경우 상기 계조를 보정하는 단계를 디스에이블 시키는 단계를 더 포함하는 것을 액정표시장치의 제어방법.
  16. 삭제
KR1020070116704A 2007-11-15 2007-11-15 데이터 처리장치, 이를 포함하는 액정표시장치 및 그제어방법 Expired - Fee Related KR101437869B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070116704A KR101437869B1 (ko) 2007-11-15 2007-11-15 데이터 처리장치, 이를 포함하는 액정표시장치 및 그제어방법
US12/249,660 US8085283B2 (en) 2007-11-15 2008-10-10 Data processing apparatus, liquid crystal display apparatus comprising the same and control method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070116704A KR101437869B1 (ko) 2007-11-15 2007-11-15 데이터 처리장치, 이를 포함하는 액정표시장치 및 그제어방법

Publications (2)

Publication Number Publication Date
KR20090050327A KR20090050327A (ko) 2009-05-20
KR101437869B1 true KR101437869B1 (ko) 2014-09-05

Family

ID=40641469

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070116704A Expired - Fee Related KR101437869B1 (ko) 2007-11-15 2007-11-15 데이터 처리장치, 이를 포함하는 액정표시장치 및 그제어방법

Country Status (2)

Country Link
US (1) US8085283B2 (ko)
KR (1) KR101437869B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8217875B2 (en) 2008-06-12 2012-07-10 Samsung Electronics Co., Ltd. Signal processing device for liquid crystal display panel and liquid crystal display including the signal processing device
US8761206B1 (en) * 2011-03-24 2014-06-24 Marvell International Ltd. Universal packer
KR102148206B1 (ko) * 2013-11-26 2020-08-27 삼성디스플레이 주식회사 입체영상표시장치와 이의 구동방법
KR102503819B1 (ko) * 2016-08-31 2023-02-23 엘지디스플레이 주식회사 타이밍 컨트롤러 및 이를 포함하는 표시 장치
KR102592928B1 (ko) * 2017-01-18 2023-10-24 삼성디스플레이 주식회사 데이터 보정 장치 및 이를 포함하는 표시 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002091390A (ja) 2000-09-13 2002-03-27 Advanced Display Inc 液晶表示装置及びその駆動用回路装置
KR20030021570A (ko) * 2001-09-06 2003-03-15 엘지.필립스 엘시디 주식회사 액정표시장치의 구동방법 및 장치
KR20060010937A (ko) * 2004-07-29 2006-02-03 삼성전자주식회사 자기 기록/재생장치의 헤드드럼 조립체

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002091390A (ja) 2000-09-13 2002-03-27 Advanced Display Inc 液晶表示装置及びその駆動用回路装置
KR20030021570A (ko) * 2001-09-06 2003-03-15 엘지.필립스 엘시디 주식회사 액정표시장치의 구동방법 및 장치
KR20060010937A (ko) * 2004-07-29 2006-02-03 삼성전자주식회사 자기 기록/재생장치의 헤드드럼 조립체

Also Published As

Publication number Publication date
KR20090050327A (ko) 2009-05-20
US20090128586A1 (en) 2009-05-21
US8085283B2 (en) 2011-12-27

Similar Documents

Publication Publication Date Title
KR100915234B1 (ko) 계조 전압의 선택 범위를 변경할 수 있는 액정 표시장치의 구동 장치 및 그 방법
US7312777B2 (en) Liquid crystal display device and driving method thereof
JP4686148B2 (ja) 液晶表示装置及びその映像信号補正方法
EP2372687B1 (en) Liquid crystal display and driving method thereof
KR100878267B1 (ko) 액정 표시 장치
KR100714871B1 (ko) 계조 값 보정방법, 보정 회로, 및 이를 구비하는디스플레이 장치
JP5220268B2 (ja) 表示装置
KR101254030B1 (ko) 표시 장치와 이의 구동 장치 및 구동 방법
JP2002297104A (ja) 高速応答の為に駆動補償を行う液晶表示装置の制御回路
KR101437869B1 (ko) 데이터 처리장치, 이를 포함하는 액정표시장치 및 그제어방법
KR20090129214A (ko) 액정표시패널용 신호 처리 장치 및 이를 포함하는액정표시장치
KR100973813B1 (ko) 액정 표시 장치 및 영상 신호 보정 방법
JP4559899B2 (ja) 液晶表示装置、及び液晶表示装置の駆動方法
JP4896961B2 (ja) 液晶パネル駆動装置、液晶パネル駆動方法、液晶表示装置
JP4497793B2 (ja) 液晶表示装置の駆動方法及び装置
KR101230302B1 (ko) 액정 표시 장치 및 영상 신호 보정 방법
KR20120089081A (ko) 액정 표시 장치, 영상 신호 보정 장치 및 영상 신호 보정 방법
KR20090007165A (ko) 액정표시장치의 응답속도 개선 장치 및 방법
JP2005316146A (ja) 液晶表示装置及びその処理方法
WO2006126322A1 (ja) 表示装置
KR20060134779A (ko) 액정 표시 장치 및 그의 구동 방법
KR20050017903A (ko) 액정 표시 장치 및 영상 신호 보정 방법
KR100840319B1 (ko) 스티치 저감 수단을 가지는 액정 표시 장치
JP2003084741A (ja) 液晶表示装置の駆動方法及び装置
JP3824624B2 (ja) 高速応答の為に駆動補償を行う液晶表示装置の制御回路

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20071115

PG1501 Laying open of application
N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20120913

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20121031

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20071115

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20131225

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20140627

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20140829

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20140829

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20180609