KR101420731B1 - 박막 트랜지스터 기판 및 이를 구비하는 액정 표시 장치 - Google Patents
박막 트랜지스터 기판 및 이를 구비하는 액정 표시 장치 Download PDFInfo
- Publication number
- KR101420731B1 KR101420731B1 KR1020070115292A KR20070115292A KR101420731B1 KR 101420731 B1 KR101420731 B1 KR 101420731B1 KR 1020070115292 A KR1020070115292 A KR 1020070115292A KR 20070115292 A KR20070115292 A KR 20070115292A KR 101420731 B1 KR101420731 B1 KR 101420731B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- pixel electrode
- gate
- line
- gate line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 40
- 239000010409 thin film Substances 0.000 title claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 53
- 239000010408 film Substances 0.000 claims description 30
- 238000005452 bending Methods 0.000 claims description 12
- 230000001681 protective effect Effects 0.000 claims description 12
- 230000000737 periodic effect Effects 0.000 claims description 8
- 238000002834 transmittance Methods 0.000 abstract description 8
- 239000010410 layer Substances 0.000 description 63
- 239000011159 matrix material Substances 0.000 description 12
- 239000000463 material Substances 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 6
- 239000011651 chromium Substances 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 239000011241 protective layer Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 239000011368 organic material Substances 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 239000012788 optical film Substances 0.000 description 2
- 239000000049 pigment Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910019923 CrOx Inorganic materials 0.000 description 1
- 229910001182 Mo alloy Inorganic materials 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000006229 carbon black Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/441—Interconnections, e.g. scanning lines
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Geometry (AREA)
- Liquid Crystal (AREA)
- Power Engineering (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 박막 트랜지스터 기판 및 이를 구비하는 액정 표시 장치에 관한 것이다.
본 발명에 따른 박막 트랜지스터 기판은 일 방향으로 연장된 복수의 게이트 라인; 상기 게이트 라인과 교차되는 방향으로 연장된 복수의 데이터 라인; 및 일 게이트 라인의 일 측으로부터 상기 일 게이트 라인과 인접한 타 게이트 라인과 일부 중첩되어 상기 일 게이트 라인의 타측으로 굴곡지게 형성되는 화소 전극을 포함한다.
본 발명에 의하면, 소면적에서도 가로 방향으로 배열된 화소를 갖는 액정 표시 장치의 개구율 및 투과율을 향상시킬 수 있다.
가로 화소, 투과율, 화소 전극, 굴곡, 꺽쇠, 게이트 라인 중첩
Description
본 발명은 액정 표시 장치(Liquid Crystal Display: 이하, "LCD"라 함)에 관한 것으로, 특히 소면적에서도 개구율 및 투과율을 향상시킬 수 있는 가로 방향으로 배열된 화소를 갖는 박막 트랜지스터 기판 및 LCD에 관한 것이다.
LCD는 게이트 라인, 데이터 라인, 화소 전극, 박막 트랜지스터 등이 형성된 하부 기판과 공통 전극 등이 형성된 상부 기판, 그리고 이들 사이에 형성된 액정층을 포함한다. 이러한 LCD는 화소 전극 및 공통 전극에 전압을 인가하여 액정층에 전계를 생성하고, 이를 통하여 액정층의 액정 분자들의 배향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.
그런데, LCD는 고해상도를 구현하기 위해서 데이터 라인과 게이트 라인이 필연적으로 증가하게 된다. 특히 데이터 라인이 증가하게 되면, 증가된 데이터 라인에 화상 신호를 인가하는 데이터 구동 IC의 수도 늘어나게 되어 LCD의 크기가 커지 게 된다.
이에 고해상도를 유지하면서 크기를 줄이기 위하여 데이터 구동 IC를 줄인 LCD가 제시되었다. 이 경우 게이트 구동 IC를 증가시켜야 하기 때문에 게이트 구동 IC를 패널에 집적시키는 GII(Gate IC Integration) 방식을 동시에 적용하는 것이 일반적이다. 또한, 증가된 게이트 라인의 수를 효과적으로 배열하기 위해서 화소를 가로 방향으로 배열한다. 그리고, 화소를 복수의 도메인으로 분할하기 위해 절개하여 적어도 두개의 화소로 분할하게 된다.
가로 방향으로 배열된 화소를 갖는 LCD는 면적이 커질수록 개구율 및 투과율이 증가하지만, 면적이 작아질수록 개구율 및 투과율이 현저하게 감소하게 된다. 예를들어 27인치에서는 54.2%의 개구율과 4.73의 투과율을 갖지만, 16인치에서는 35.5%의 개구율과 3.09의 투과율을 갖게 된다. 따라서, 가로 방향으로 배열된 화소를 갖는 LCD는 중소면적에서는 표시 능력이 저하되어 적용하기 어렵다.
본 발명은 중소면적에서도 개구율 및 투과율이 양호한 가로 방향으로 배열된 화소를 갖는 LCD를 제공한다.
본 발명은 화소 전극을 굴곡을 갖는 꺽쇠 모양으로 형성하고, 게이트 라인을 공통 전극의 절개부와 중첩되도록 형성함으로써 개구율을 향상시킬 수 있는 LCD를 제공한다.
본 발명은 화소 전극이 인접한 게이트 라인과 중첩되고, 일측이 데이터 라인과 중첩되도록 함으로써 킥백 전압의 증가를 방지하고 데이터 라인과 화소 전극간의 기생 용량을 일정하게 유지할 수 있는 LCD를 제공한다.
본 발명의 일 양태에 따른 박막 트랜지스터 기판은 일 방향으로 연장된 복수의 게이트 라인; 상기 게이트 라인과 교차되는 방향으로 연장되며 소오스 전극 및 상기 소오스 전극과 이격된 드레인 전극을 포함하는 복수의 데이터 라인; 및 일 게이트 라인측으로부터 인접한 게이트 라인측으로 굴곡지게 형성되며, 상기 타 게이트 라인과 일부 중첩되는 화소 전극을 포함한다.
상기 게이트 라인은 상기 화소 전극과 중첩되는 일 영역이 굴곡 패턴을 갖는고, 상기 굴곡 패턴은 상기 화소 전극과 동일 각도를 갖는 굴곡부를 포함한다.
상기 화소 전극의 일측은 일 데이터 라인의 드레인 전극과 중첩되고, 상기 화소 전극의 타측은 상기 일 데이터 라인과 인접한 데이터 라인과 중첩된다.
상기 데이터 라인은 일 방향 및 타 방향으로 각각 돌출된 주기적인 돌출 패턴을 포함하며, 상기 돌출 패턴과 상기 화소 전극이 중첩된다.
상기 게이트 라인과 상기 데이터 라인 사이에 형성된 게이트 절연막; 및 상기 데이터 라인과 상기 화소 전극 사이에 형성된 보호막을 더 포함한다.
상기 데이터 라인과 동일층에 상기 데이터 라인과 평행하게 형성된 유지 전극 라인 및 상기 유지 전극 라인과 연결되며 상기 화소 전극과 중첩된 유지 전극을 더 포함한다.
상기 게이트 라인으로부터 확장되며 상기 화소 전극과 중첩된 유지 전극을 더 포함한다.
상기 유지 전극이 형성되는 영역 상부의 상기 보호막이 제거된다.
상기 보호막은 유기막 또는 컬러 필터로 형성된다.
상기 데이터 라인 사이의 간격은 상기 게이트 라인 사이의 간격보다 넓다.
본 발명의 다른 양태에 따른 액정 표시 장치는 일 방향으로 연장된 복수의 게이트 라인과, 상기 게이트 라인과 교차되는 방향으로 연장되며 소오스 전극 및 상기 소오스 전극과 이격된 드레인 전극을 포함하는 복수의 데이터 라인과, 일 게이트 라인 측으로부터 인접한 게이트 라인측으로 굴곡지게 형성되며, 상기 타 게이트 라인과 일부 중첩되는 화소 전극을 포함하는 제 1 기판; 상기 제 1 기판과 대향되며 공통 전극이 형성된 제 2 기판; 및 상기 제 1 및 제 2 기판 사이에 형성된 액 정층을 포함한다.
상기 공통 전극에는 상기 화소 전극보다 좁은 폭을 가지며 상기 화소 전극의 형상을 따라 굴절된 절개부가 형성되고, 상기 게이트 라인은 상기 절개부와 대응되는 굴곡부를 포함한다.
상기 화소 전극의 일측은 일 데이터 라인의 드레인 전극과 중첩되고, 상기 화소 전극의 타측은 상기 일 데이터 라인과 인접한 데이터 라인과 중첩된다.
상기 데이터 라인은 일 방향 및 타 방향으로 각각 돌출된 주기적인 돌출 패턴을 포함하며 상기 돌출 패턴과 상기 화소 전극이 중첩된다.
상기 게이트 라인과 상기 데이터 라인 사이에 형성된 게이트 절연막; 및 상기 데이터 라인과 상기 화소 전극 사이에 형성된 보호막을 더 포함한다.
상기 데이터 라인과 동일층에 상기 데이터 라인과 평행하게 형성된 유지 전극 라인 및 상기 유지 전극 라인과 연결되며 상기 화소 전극과 중첩된 유지 전극을 더 포함한다.
상기 게이트 라인으로부터 확장되며 상기 화소 전극과 중첩된 유지 전극을 더 포함한다.
상기 유지 전극이 형성되는 영역 상부의 상기 보호막이 제거된다.
상기 보호막은 유기막 또는 컬러 필터로 형성된다.
상기 데이터 라인 사이의 간격은 상기 게이트 라인 사이의 간격보다 넓다.
본 발명에 의하면, 가로 방향으로 배열된 화소를 갖는 LCD에서 화소 전극을 굴곡을 갖는 꺽쇠 모양으로 형성하고 타 게이트 라인과 중첩되도록 형성함으로써 중소면적에서도 개구율을 향상시킬 수 있다. 또한, 게이트 라인을 상부 기판의 공통 전극 개구부를 따라 형성되도록 함으로써 개구율을 향상시킬 수 있다.
그리고, 화소 전극을 타 게이트 라인과 중첩되도록 형성함으로써 킥백 전압의 증가를 방지할 수 있다.
또한, 화소 전극의 일측이 소오스 전극과 중첩되고, 타측이 데이터 라인의 일부와 중첩되도록 함으로써 수직(vertical) 반전 구동 방식에서 좌우 데이터 라인과 화소 전극간의 기생 용량을 일정하게 유지하여 수직 크로스토크(vertical crosstalk), 이븐 및 오드 열간의 가로줄 밝기 차이를 방지할 수 있어 시인성을 개선할 수 있다.
그리고, 게이트 라인 형성시 일부 돌출되도록 하여 유지 전극을 형성함으로써 개구율을 더욱 향상시킬 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면에서 여러 층 및 각 영역을 명확하게 표현하기 위하여 두께를 확대하여 표현하였으며 도면상에서 동일 부호는 동일한 요소를 지칭하도록 하였다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 “상부에” 또는 “위에” 있다고 표현되는 경우는 각 부분이 다른 부분의 “바로 상부” 또는 “바로 위에” 있는 경우뿐만 아니라 각 부분과 다른 부분의 사이에 또 다른 부분이 있는 경우도 포함한다.
도 1은 본 발명의 일 실시 예에 따른 액정 표시 패널의 평면도이다. 또한, 도 2는 도 1의 게이트 라인의 개략 평면도이고, 도 3은 도 1의 데이터 라인 및 유지 전극 라인의 개략 평면도이며, 도 4는 도 1의 화소 전극의 개략 평면도이다. 그리고, 도 5는 도 1의 Ⅰ-Ⅰ' 라인을 절취한 상태의 단면도이고, 도 6은 도 1의 Ⅱ-Ⅱ' 라인을 절취한 상태의 단면도이며, 도 7는 도 1의 Ⅲ-Ⅲ' 라인을 절취한 상태의 단면도이다.
도 1 내지 도 7을 참조하면, 본 발명의 일 실시 예에 따른 액정 표시 패널은 게이트 라인(120), 데이터 라인(160), 박막 트랜지스터(T) 등이 형성된 하부 기판(100)과, 공통 전극(240) 등이 형성된 상부 기판(200)과, 이들 사이에 삽입된 액정층(300)을 포함한다.
하부 기판(100)은 제 1 절연 기판(110) 상부에 일 방향으로 연장되며 소정의 굴곡 패턴을 갖는 복수의 게이트 라인(120)과, 게이트 라인(120)과 교차되는 방향으로 연장되며 소정의 굴곡 패턴을 갖는 복수의 데이터 라인(160)과, 일 게이트 라인(120)으로부터 연장되어 타 게이트 라인(120)과 중첩되는 꺽쇠 형태로 형성된 화소 전극(190)과, 게이트 라인(120), 데이터 라인(160) 및 화소 전극(190)에 접속되 며 데이터 라인(160)을 중심으로 좌측 및 우측으로 지그재그 배치된 박막 트랜지스터(T)를 포함한다.
게이트 라인(120)은 제 1 절연 기판(110) 상부에 일 방향, 예를들어 가로 방향으로 소정의 굴곡 패턴을 갖도록 연장 형성된다. 즉, 게이트 라인(120)은 일 영역에서 수평 연장된 제 1 연장부(120a)와, 제 1 연장부(120a)로부터 상향 경사지게 연장된 제 2 연장부(120b)와, 제 2 연장부(120b)로부터 수평 연장된 제 3 연장부(120c)와, 제 3 연장부(120c)로부터 하향 경사지게 연장된 제 4 연장부(120d)로 이루어지며, 이들이 반복되어 연장 형성된다. 여기서, 제 2 연장부(120b)는 제 1 연장부(120a)로부터 예를들어 45도 각도로 상방 연장되며, 제 4 연장부(120d)는 제 3 연장부(120c)로부터 예를들어 45도 각도로 하방 연장된다. 또한, 제 1 연장부(120a), 제 2 연장부(120b), 제 3 연장부(120c) 및 제 4 연장부(120d) 각각의 길이는 예를들어 4:1:1:1의 비율을 갖도록 형성될 수 있다. 따라서, 제 1 연장부(120a)의 길이와 제 2, 제 3 및 제 4 연장부(120b, 120c 및 120d)의 수평 길이는 예를들어 2:1의 비율을 갖을 수 있다. 또한, 게이트 라인(120)의 일부에서 다른 부분보다 폭이 넓게 돌출되어 게이트 전극(121)이 형성된다. 게이트 전극(121)은 제 1 연장부(120a)의 일 영역에 형성되는데, 예를들어 제 1 연장부(120a)를 반분하는 영역을 중심으로 일측에 형성된다. 또한, 게이트 전극(121)은 데이터 라인(170)을 중심으로 좌측 및 우측으로 지그재그로 형성된다.
게이트 라인(120)을 포함한 전체 상부에 게이트 절연막(130)이 형성된다. 게 이트 절연막(130)은 산화 실리콘(SiO2) 또는 질화 실리콘(SiNx) 등의 무기 절연막을 이용하여 단일층 또는 다중층으로 형성될 수 있다.
게이트 전극(121) 상부의 게이트 절연막(130) 상부에는 비정질 실리콘 등의 제 1 반도체 물질로 이루어진 활성층(140)이 형성되며, 활성층(140)의 상부에는 실리사이드 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 실리콘 등의 제 2 반도체 물질로 이루어진 오믹 콘택층(150)이 형성된다.
데이터 라인(160)은 게이트 라인(120)과 교차되는 방향, 예를들어 세로 방향으로 연장되며, 주기적인 굴곡 패턴으로 형성된다. 예를들어, 데이터 라인(160)은 세로 방향으로 수직 연장된 제 1 연장부(160a)로부터 좌측으로 돌출된 부분과 우측으로 돌출된 부분이 번갈아가며 형성된다. 즉, 제 1 연장부(160a), 좌측으로 돌출된 부분, 제 1 연장부(160a) 및 우측으로 돌출된 부분의 순으로 반복된다. 여기서, 좌측으로 돌출된 부분은 제 1 연장부(160a)로부터 소정 각도, 예를들어 45도 각도로 좌측으로 하방 연장되는 제 2 연장부(160b)와, 제 2 연장부(160b)로부터 세로 방향으로 수직 연장되는 제 3 연장부(160c)와, 제 3 연장부(160c)로부터 소정 각도, 예를들어 45도 각도로 우측으로 하방 연장되는 제 4 연장부(160d)로 구성된다. 그리고, 우측으로 돌출된 부분은 제 1 연장부(160a)로부터 예를들어 45도 각도로 우측으로 하방 연장되는 제 5 연장부(160e)와, 제 5 연장부(160e)로부터 세로 방향으로 수직 연장되는 제 6 연장부(160f)와, 제 6 연장부(160f)로부터 예를들어 45도 각도로 좌측으로 하방 연장되는 제 7 연장부(160g)로 이루어진다. 여기서, 제 1 연 장부(160a)의 길이와 좌측으로 연장된 부분의 수직 길이 및 우측으로 연장된 부분의 수직 길이는 예를들어 1:1:1의 비율을 갖도록 형성될 수 있다. 또한, 제 1 연장부(160a)의 길이에 대한 제 3 및 제 6 연장부(160c 및 160f)의 길이는 예를들어 4:3의 비율을 갖도록 형성된다. 그리고, 제 3 연장부(160c)의 길이에 대한 제 2 및 제 4 연장부(160b 및 160d)의 길이, 제 6 연장부(160f)의 길이에 대한 제 5 및 제 7 연장부(160e 및 160g)의 길이는 각각 예를들어 2:1의 비율을 갖는다. 한편, 제 3 연장부(160c) 및 제 6 연장부(160f)로부터 우측 및 좌측으로 각각 연장되어 소오스 전극(161)이 형성되며, 소오스 전극(161)로부터 이격되어 드레인 전극(162)이 형성된다. 따라서, 게이트 라인(120)은 제 3 연장부(160c) 및 제 6 연장부(160f)를 가로질러 지나도록 형성된다. 그리고, 드레인 전극(162)와 데이터 라인(160)을 사이에 두고 대칭되는 영역에 더미 전극(163)이 드레인 전극(162)과 바람직하게는 동일한 모양 및 크기로 형성된다. 더미 전극(163)이 드레인 전극(162)과 대칭적으로 형성함으로써 화소 전극(190)의 좌측 및 우측에서의 개구율 및 투과율을 동일하게 할 수 있어 시인성을 향상시킬 수 있다.
게이트 전극(121), 소오스 전극(161) 및 드레인 전극(162)은 박막 트랜지스터(T)를 이루며, 박막 트랜지스터(T)의 채널(channel)은 소오스 전극(161)과 드레인 전극(162) 사이에 형성된다. 박막 트랜지스터(T)는 게이트 라인(120)에 공급되는 신호에 응답하여 데이터 라인(160)에 공급되는 화소 신호가 화소 전극(190)에 충전되도록 한다. 또한, 박막 트랜지스터(T)는 게이트 전극(121)과 소오스 전극(161) 및 드레인 전극(162) 사이에 순차적으로 형성된 게이트 절연막(130), 활성 층(140) 및 오믹 콘택층(150)을 포함한다. 이때, 오믹 콘택층(150)은 채널부를 활성층(140) 상에 형성될 수 있다.
데이터 라인(160)과 동일 층에는 유지 전극 라인(170)이 형성된다. 유지 전극 라인(170)은 두 데이터 라인(160) 사이에 중앙부에 형성될 수 있으며, 데이터 라인(160) 사이의 중앙부를 지나도록 형성될 수 있다. 또한, 유지 전극 라인(170)의 일부에서 다른 부분보다 폭이 넓게 돌출되어 유지 전극(171)이 형성된다. 유지 전극(171)은 화소 전극(190)과 중첩되는 영역에 형성되며, 예를들어 게이트 라인(120)의 제 3 연장부(120c)와 동일한 폭으로 형성된다. 유지 전극(131)은 화소 전극(190)과 중첩되어 유지 축전기를 이룬다.
여기서, 게이트 라인(120), 데이터 라인(160) 및 유지 전극 라인(170)은 알루미늄(Al), 구리(Cu), 네오디뮴(Nd), 은(Ag), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 및 몰리브덴(Mo) 중 적어도 어느 하나의 금속 또는 이들을 포함하는 합금으로 형성될 수 있다. 또한, 이들은 단일층 뿐만 아니라 복수 금속층의 다중층으로 형성될 수 있다. 다중층으로 형성될 경우 물리적 성질이 다른 두개의 층, 예를들어 비저항이 낮은 물질로 형성된 층과 접촉 특성이 우수한 물질로 형성된 층을 포함할 수 있다. 비저항이 낮은 물질로 형성된 층은 신호 지연이나 전압 강하를 줄일 수 있도록 하기 위해 예를들면 알루미늄(Al) 계열, 은(Ag) 계열, 구리(Cu) 계열의 금속 물질로 형성될 수 있다. 접촉 특성이 우수한 물질로 형성된 층은 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 접촉 특성이 우수한 물질, 예를들어 크롬(Cr), 몰리브덴(Mo), 몰리브덴 합금, 탄탈륨(Ta) 또는 티타늄(Ti) 등으로 형성될 수 있다.
데이터 라인(160) 및 유지 전극 라인(170) 상부에는 평탄화 특성이 우수하며, 감광성을 갖는 유기 물질, 플라즈마 화학 기상 증착(Plasma Enhanced Chemical Vapor Deposition; PECVD)으로 형성되는 저유전율 절연 물질 또는 질화 실리콘 등의 무기 물질로 이루어진 보호막(180)이 형성된다. 이때, 보호막(180)은 질화 실리콘 또는 산화 실리콘 등으로 이루어진 얇은 두께의 제 1 절연층(181)과 유기 절연 물질로 이루어진 두꺼운 두께의 제 2 절연층(182)으로 형성될 수 있다. 물론 제 2 절연층(182)을 대신하여 컬러 필터를 형성할 수 있는데, 이렇게 하여 컬러 필터가 하부 기판(100) 상에 형성된 COA(Color Filter on Array) 구조 또는 SCOA 구조의 액정 표시 패널을 제조할 수 있다.
보호막(180)에는 드레인 전극(172)의 소정 영역을 노출시키는 제 1 콘택홀(185)과 유지 전극(171) 상부를 노출시키는 제 2 콘택홀(186)이 형성된다. 이때, 제 1 콘택홀(185)은 제 1 및 제 2 절연층(181 및 182)을 제거하여 형성하고, 제 2 콘택홀(186)는 제 1 절연층(181)은 잔류시키고 제 2 절연층(182)을 제거하여 형성한다.
보호막(180) 상부에는 ITO 또는 IZO로 이루어진 화소 전극(190)이 예를들어 꺽쇠 형상으로 형성되는데, 데이터 라인(160) 사이에 형성된다. 화소 전극(190)은 일 게이트 라인(120)의 제 1 연장부(120a)의 일 영역으로부터 소정 폭 및 각도로 상향 경사지게 연장되고, 이어서 다시 동일 각도로 하향 경사지게 연장되어 일 게이트 라인(120)의 제 1 연장부(120a)의 타 영역까지 형성된다. 예를들어 화소 전 극(190)은 일 게이트 라인(120)의 제 1 연장부(120a)의 반분된 중앙부로부터 게이트 라인(120) 사이의 간격의 1/2 정도의 폭으로 45°의 각도로 상방 연장되고, 소정 영역에서 다시 동일 각도로 하방 연장되어 일 게이트 라인(120)의 타측 제 1 연장부(120a)의 반분된 중앙부까지 형성된다. 여기서, 화소 전극(190)은 일 게이트 라인(120)과 상방으로 인접한 타 게이트 라인(120)의 제 3 연장부(120c)와 그와 인접한 또다른 타 게이트 라인(120)의 제 3 연장부(120c) 사이까지 상방 연장되고, 그 부분에서 다시 하방 연장된다. 따라서, 화소 전극(190)은 인접한 타 게이트 라인(120)과 중첩되어 형성된다. 이에 따라 킥백 전압(kickback voltage)의 증가를 방지할 수 있다. 또한, 화소 전극(190)은 일 측이 게이트 전극(121) 및 소오스 전극(161)과 일부 중첩되고, 타 측이 데이터 라인(170)의 돌출된 부분과 일부 중첩된다. 이에 따라 수직 반전 구동에서 좌우 데이터 라인(160)과 화소 전극(190)간의 기생 용량을 일정하게 유지하여 수직 크로스토크 및 이븐/오드 열(row)간 가로줄 밝기 차를 방지할 수 있다. 한편, 화소 전극(190)은 절개부(195)가 형성되는데, 절개부(195)는 화소 전극(190)을 좌우 대칭되도록 구분하는 영역에서 화소 전극(190)의 일부를 제거하여 형성된다. 또한, 화소 전극(190)은 유지 전극(171)과 중첩되도록 형성되며, 유지 전극 라인(170)이 화소 전극(190)의 절개부(195)를 지나도록 화소 전극(190)이 형성된다.
화소 전극(190)은 제 1 콘택홀(185)을 통하여 드레인 전극(172)과 연결된다. 또한, 화소 전극(190)은 제 2 콘택홀(186)를 통해 제 1 절연층(181)을 사이에 두고 유지 전극(170)과 중첩되어 유지 축전기를 이룬다. 제 1 절연층(181)이 얇은 두께 로 형성되기 때문에 유지 축전기의 유지 용량을 충분히 확보할 수 있다. 또한, 유지 용량은 유지 전극(131)과 화소 전극(190)의 중첩 면적을 조절함으로써 조절된다.
한편, 상부 기판(200)은 절연 기판(210) 상부의 화소 영역 이외의 영역에 대응되는 영역에 형성된 블랙 매트릭스(220)와, 블랙 매트릭스(220)가 형성되지 않은 화소 영역과 대응되는 영역에 형성된 적색, 녹색, 청색 등의 컬러 필터(230)와, 투명한 도전 물질로 형성된 공통 전극(240)을 포함한다.
블랙 매트릭스(220)는 화소 영역 이외의 영역에 대응되는 제 2 기판(210)의 소정 영역에 형성되어 화소 영역 이외의 영역으로 빛이 새는 것과 인접한 화소 영역들 사이의 광 간섭을 방지한다. 즉, 블랙 매트릭스(220)는 화소 영역 이외의 영역, 예를들어 하부 기판(100)의 게이트 라인(120), 박막 트랜지스터(T)에 대응되는 영역에 형성되고, 또한 굴곡지게 형성된 데이터 라인(170)의 돌출된 부분 사이를 지나도록, 즉 제 1 연장부(170a)를 따라 수직 방향으로 형성된다. 또한, 블랙 매트릭스(220)는 검은색 안료가 첨가된 감광성 유기 물질로 이루어진다. 검은색 안료로는 카본 블랙이나 티타늄 옥사이드 등을 이용한다. 한편, 블랙 매트릭스(220)는 Cr, CrOx 등의 금속 물질을 이용할 수도 있다.
컬러 필터(230)는 블랙 매트릭스(220)를 경계로 하여 일 화소 영역 단위로 적색, 녹색 및 청색 필터가 반복되어 형성된다. 이렇게 형성된 컬러 필터(230)는 광원으로부터 조사되어 액정층(300)을 통과한 빛에 색상을 부여하는 역할을 한다. 컬러 필터(230)는 감광성 유기 물질로 형성될 수 있다.
공통 전극(240)은 블랙 매트릭스(220) 및 컬러 필터(230)의 전체 상부에 형성되며, ITO(indium tin oxide) 또는 IZO(indium zinc oxide)등의 투명한 도전 물질로 형성된다. 공통 전극(240)은 하부 기판(100)의 화소 전극(190)과 함께 액정층(300)에 전압을 인가한다. 한편, 공통 전극(240)에는 절개부(241)가 형성된다. 공통 전극 절개부(241)는 꺽쇠 모양으로 형성된 화소 전극(190)의 중앙부를 따라 형성된다. 따라서, 공통 전극 절개부(241)을 중심으로 액정층(300)의 액정 분자가 기울어지게 된다.
한편, 도시되지 않았지만, 하부 및 상부 기판(100 및 200)의 안쪽 면에는 수직 배향막(미도시)이 각각 도포될 수 있고, 바깥쪽 면에는 편광판(미도시)이 각각 구비될 수 있다. 두 편광판(미도시)의 투과축은 직교하며, 이중 한 투과축은 게이트 라인(120)에 대하여 나란하다. 하부 및 상부 기판(100 및 200)과 편광판(미도시)의 사이에는 각각 액정층(300)의 지연값을 보상하기 위한 위상 지연 필름(retardation film)(미도시)을 형성할 수 있다. 위상 지연 필름은 복굴절성(birefringence)을 가지며 액정층(300)의 복굴절성을 역으로 보상하는 역할을 한다. 지연 필름으로는 일축성 또는 이축성 광학 필름을 사용할 수 있으며, 특히 음성(negative) 일축성 광학 필름을 사용할 수 있다.
상기와 같이 구성된 본 발명의 일 실시 예에 따른 액정 표시 패널은 도 8에 도시된 바와 같이 오드(odd) 게이트 라인(G1, G3, …, Gn-1)은 그 좌측의 데이터 라인(D1 내지 Dm)과 연결되어 박막 트랜지스터를 형성하며, 이븐(even) 게이트 라인(G2, G4, …, Gn)은 그 우측의 데이터 라인(D1 내지 Dm)과 연결되어 박막 트랜지스터를 형성한다. 즉, 오드(odd) 게이트 라인(G1, G3, …, Gn-1) 및 이븐(even) 게이트 라인(G2, G4, …, Gn)에 따라 복수의 데이터 라인(D1 내지 Dm) 각각이 좌측 및 우측으로 연장되거나, 우측 및 좌측으로 연장되어 박막 트랜지스터가 형성된다. 여기서, 복수의 데이터 라인(D1 내지 Dm)을 통해 (+) 및 (-) 극성의 데이터 신호가 순차적으로 인가되면 오드(odd) 게이트 라인(G1, G3, …, Gn-1)과 데이터 라인(D1 내지 Dm) 사이의 화소 영역에는 (+), (-), (+), (-) 극성으로 데이터 신호가 인가되고, 이븐(even) 게이트 라인(G2, G4, …, Gn)과 데이터 라인(D1 내지 Dm) 사이의 화소 영역에는 (-), (+), (-), (+) 극성으로 데이터 신호가 인가된다. 즉, 수직 반전 방식으로 데이터 신호가 인가되더라도 액정 표시 패널은 도트 반전 방식으로 구동된다.
도 9는 본 발명의 다른 실시 예에 따른 액정 표시 패널의 평면도이다. 또한, 도 10은 도 9의 게이트 라인의 개략 평면도이고, 도 11은 도 9의 데이터 라인의 개략 평면도이며, 도 12는 도 9의 화소 전극의 개략 평면도이다. 그리고, 도 13는 도 9의 Ⅳ-Ⅳ' 라인을 절취한 상태의 단면도이고, 도 14는 도 9의 Ⅴ-Ⅴ' 라인을 절취한 상태의 단면도이며, 도 15는 도 9의 Ⅵ-Ⅵ' 라인을 절취한 상태의 단면도이다.
도 9 내지 도 15를 참조하면, 본 발명의 일 실시 예에 따른 액정 표시 패널 은 게이트 라인(120), 데이터 라인(160), 박막 트랜지스터(T) 등이 형성된 하부 기판(100)과, 공통 전극(240) 등이 형성된 상부 기판(200)과, 이들 사이에 삽입된 액정층(300)을 포함한다.
하부 기판(100)은 제 1 절연 기판(110) 상부에 일 방향으로 연장되며 소정의 굴곡 패턴을 갖는 복수의 게이트 라인(120)과, 게이트 라인(120)으로부터 돌출되어 형성된 유지 전극(171)과, 게이트 라인(120)과 교차되는 방향으로 연장되며 소정의 굴곡 패턴을 갖는 복수의 데이터 라인(160)과, 일 게이트 라인(120)으로부터 연장되어 타 게이트 라인(120)과 중첩되는 꺽쇠 형태로 형성된 화소 전극(190)과, 게이트 라인(120), 데이터 라인(160) 및 화소 전극(190)에 접속되며 데이터 라인(160)을 중심으로 좌측 및 우측으로 지그재그 배치된 박막 트랜지스터(T)를 포함한다.
게이트 라인(120)은 제 1 절연 기판(110) 상부에 일 방향, 예를들어 가로 방향으로 소정의 굴곡 패턴을 갖도록 연장 형성된다. 즉, 게이트 라인(120)은 일 영역에서 수평 연장된 제 1 연장부(120a)와, 제 1 연장부(120a)로부터 상방 연장된 제 2 연장부(120b)와, 제 2 연장부(120b)로부터 하방 연장된 제 3 연장부(120c)로 이루어지며, 이들이 반복되어 연장 형성된다. 여기서, 제 2 연장부(120b)는 제 1 연장부(120a)로부터 예를들어 45도 각도로 상방 연장되며, 제 3 연장부(120c)는 제 2 연장부(120b)로부터 예를들어 45도 각도로 하방 연장된다. 또한, 제 1 연장부(120a), 제 2 연장부(120b) 및 제 3 연장부(120c) 각각의 길이는 예를들어 2.5:1:1의 비율을 갖도록 형성될 수 있다. 그리고, 제 1 연장부(120a)의 길이와 제 2 및 제 3 연장부(120b 및 120c)의 수평 길이는 예를들어 2:1의 비율을 갖을 수 있 다. 또한, 게이트 라인(120)의 일부에서 다른 부분보다 폭이 넓게 돌출되어 게이트 전극(121)이 형성된다. 게이트 전극(121)은 제 1 연장부(120a)의 일 영역에 형성되는데, 예를들어 제 1 연장부(120a)를 반분하는 영역을 중심으로 일측에 형성된다. 또한, 게이트 전극(121)은 데이터 라인(170)을 중심으로 좌측 및 우측으로 지그재그로 형성된다.
그리고, 게이트 라인(120)으로부터 돌출되어 유지 전극(171)이 형성된다. 유지 전극(171)은 게이트 라인(120)의 제 2 연장부(120b)와 제 3 연장부(120c)가 만나는 위치에서 상하좌우 소정 폭의 직사각형 형태로 형성되고, 화소 전극(190)과 중첩되도록 형성된다. 유지 전극(171)이 게이트 라인(120)으로부터 돌출되어 형성되기 때문에 별도의 유지 전극 라인을 형성할 필요가 없다. 유지 전극 라인을 형성하지 않기 때문에 개구율을 향상시킬 수 있으며, 패턴을 단순화할 수 있다. 또한, 종래의 유지 전극 라인이 게이트 라인(120)과 동일층 상에 형성될 경우 유지 전극 라인과 게이트 라인(120)이 쇼트(short)될 수 있는데, 본 실시 예에서는 유지 전극 라인이 형성되지 않기 때문에 이를 방지할 수 있다. 한편, 게이트 라인(120)으로부터 유지 전극(171)이 형성되기 때문에 게이트 라인(120)의 캐패시턴스가 증가할 수 있다. 그러나, LCD 전체적으로는 유지 전극 라인이 형성되지 않으므로 게이트 라인과 유지 전극 라인의 중첩 캐패시턴스가 없어 게이트 라인(120)의 캐패시턴스 증가를 상쇄할 수 있고, 또한 작은 사이즈에서는 이러한 캐패시턴스 증가는 문제가 되지 않는다.
게이트 라인(120)을 포함한 전체 상부에 게이트 절연막(130)이 형성된다. 또 한, 게이트 전극(121) 상부의 게이트 절연막(130) 상부에는 활성층(140)이 형성되며, 활성층(140)의 상부에는 오믹 콘택층(150)이 형성된다.
데이터 라인(160)은 게이트 라인(120)과 교차되는 방향, 예를들어 세로 방향으로 연장되며, 주기적인 굴곡 패턴으로 형성된다. 예를들어, 데이터 라인(160)은 세로 방향으로 수직 연장된 제 1 연장부(160a)로부터 좌측으로 돌출된 부분과 우측으로 돌출된 부분이 번갈아가며 형성된다. 좌측으로 돌출된 부분은 제 2 연장부(160b), 제 3 연장부(160c) 및 제 4 연장부(160d)로 구성되고, 우측으로 돌출된 부분은 제 5 연장부(160e), 제 6 연장부(160f) 및 제 7 연장부(160g)로 구성된다. 한편, 제 3 연장부(160c) 및 제 6 연장부(160f)로부터 우측 및 좌측으로 각각 연장되어 소오스 전극(161)이 형성되며, 소오스 전극(161)로부터 이격되어 드레인 전극(162)이 형성된다. 그리고, 드레인 전극(162)와 데이터 라인(160)을 사이에 두고 대칭되는 영역에 더미 전극(163)이 드레인 전극(162)과 바람직하게는 동일한 모양 및 크기로 형성된다.
게이트 전극(121), 소오스 전극(161) 및 드레인 전극(162)은 박막 트랜지스터(T1)를 이루며, 박막 트랜지스터(T)의 채널(channel)은 소오스 전극(161)과 드레인 전극(162) 사이에 형성된다. 또한, 박막 트랜지스터(T)는 게이트 전극(121)과 소오스 전극(161) 및 드레인 전극(162) 사이에 순차적으로 형성된 게이트 절연막(130), 활성층(140) 및 오믹 콘택층(150)을 포함한다.
데이터 라인(160) 상부에는 질화 실리콘 또는 산화 실리콘 등으로 이루어진 얇은 두께의 제 1 절연층(181)과 유기 절연 물질로 이루어진 두꺼운 두께의 제 2 절연층(182)으로 형성될 수 있는 보호막(180)이 형성된다. 물론 제 2 절연층(182)을 대신하여 컬러 필터를 형성할 수 있는데, 이렇게 하여 COA 구조 또는 SCOA 구조의 액정 표시 패널을 형성할 수 있다.
보호막(180)에는 드레인 전극(172)의 소정 영역을 노출시키는 제 1 콘택홀(185)과 유지 전극(171) 상부를 노출시키는 제 2 콘택홀(186)이 형성된다. 여기서, 제 1 콘택홀(185)은 제 1 및 제 2 절연층(181 및 182)을 제거하여 형성하고, 제 2 콘택홀(186)는 제 1 절연층(181)은 잔류시키고 제 2 절연층(182)을 제거하여 형성한다. 또한, 제 2 콘택홀(186)은 제 1 절연층(181)까지 제거하여 형성할 수도 있다.
보호막(180) 상부에는 ITO 또는 IZO로 이루어진 화소 전극(190)이 예를들어 꺽쇠 형상으로 데이터 라인(160) 사이에 형성된다. 화소 전극(190)은 일 게이트 라인(120)의 제 1 연장부(120a)의 일 영역으로부터 소정 폭 및 각도로 상방 연장되고, 이어서 다시 동일 각도로 하방 연장되어 일 게이트 라인(120)의 제 1 연장부(120a)의 타 영역까지 형성된다. 또한, 화소 전극(190)은 일 측이 게이트 전극(121) 및 소오스 전극(161)과 일부 중첩되고, 타 측이 데이터 라인(170)의 돌출된 부분과 일부 중첩되며, 타 게이트 라인(120)과 중첩되도록 꺽쇠 모양으로 형성된다. 한편, 화소 전극(190)은 절개부(195)가 형성되는데, 절개부(195)는 화소 전극(190)을 좌우 대칭되도록 구분하는 영역에서 화소 전극(190)의 일부를 제거하여 형성된다. 또한, 화소 전극(190)은 유지 전극(171)과 중첩되도록 형성된다.
화소 전극(190)은 제 1 콘택홀(185)을 통하여 드레인 전극(172)과 연결된다. 또한, 화소 전극(190)은 제 2 콘택홀(186)를 통해 게이트 절연막(130) 및 제 1 절연층(181) 사이에 두고 유지 전극(171)과 중첩되어 유지 축전기를 이룬다. 제 1 절연층(181)이 얇은 두께로 형성되기 때문에 유지 축전기의 유지 용량을 충분히 확보할 수 있다. 또한, 유지 용량은 유지 전극(171)과 화소 전극(190)의 중첩 면적을 조절함으로써 조절된다. 한편, 게이트 절연막(130)만을 사이에 두고 유지 전극(170)과 화소 전극(190)이 유지 축전기를 이룰 수도 있다.
한편, 상부 기판(200)은 절연 기판(210) 상부의 화소 영역 이외의 영역에 대응되는 영역에 형성된 블랙 매트릭스(220)와, 블랙 매트릭스(220)가 형성되지 않은 화소 영역과 대응되는 영역에 형성된 적색, 녹색, 청색 등의 컬러 필터(230)와, 투명한 도전 물질로 형성된 공통 전극(240)을 포함한다.
도 1은 본 발명의 일 실시 예에 따른 액정 표시 패널의 평면도.
도 2는 도 1의 게이트 라인의 평면 개략도.
도 3은 도 1의 데이터 라인 및 유지 전극 라인의 평면 개략도.
도 4는 도 1의 화소 전극의 평면 개략도.
도 5는 도 1의 Ⅰ-Ⅰ' 라인을 따라 절취한 상태의 단면도.
도 6은 도 1의 Ⅱ-Ⅱ' 라인을 따라 절취한 상태의 단면도.
도 7은 도 1의 Ⅲ-Ⅲ' 라인을 따라 절취한 상태의 단면도.
도 8은 본 발명의 일 실시 예에 따른 액정 표시 패널의 박막 트랜지스터의 연결 상태를 설명하기 위한 개략도.
도 9는 본 발명의 일 실시 예에 따른 액정 표시 패널의 평면도.
도 10은 도 9의 게이트 라인의 평면 개략도.
도 11은 도 9의 데이터 라인 및 유지 전극 라인의 평면 개략도.
도 12는 도 9의 화소 전극의 평면 개략도.
도 13은 도 9의 Ⅳ-Ⅳ' 라인을 따라 절취한 상태의 단면도.
도 14는 도 9의 Ⅴ-Ⅴ' 라인을 따라 절취한 상태의 단면도.
도 15는 도 9의 Ⅵ-Ⅵ' 라인을 따라 절취한 상태의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
100 : 하부 기판 200 : 상부 기판
300 : 액정층 120 : 게이트 라인
130 : 게이트 절연막 140 : 활성층
150 : 오믹 콘택층 160 : 데이터 라인
170 : 유지 전극 라인 180 : 보호막
190 : 화소 전극
Claims (23)
- 일 방향으로 연장된 복수의 게이트 라인;상기 게이트 라인과 교차되는 방향으로 연장되며 소오스 전극 및 상기 소오스 전극과 이격된 드레인 전극을 포함하는 복수의 데이터 라인; 및일 게이트 라인측으로부터 인접한 타 게이트 라인측으로 굴곡지게 형성되며, 상기 타 게이트 라인과 일부 중첩되는 화소 전극을 포함하고,상기 타 게이트 라인은, 상기 화소 전극과 중첩되는 일 영역에 형성된 굴곡 패턴을 포함하는 박막 트랜지스터 기판.
- 삭제
- 제 1 항에 있어서, 상기 굴곡 패턴은 상기 화소 전극과 동일 각도를 갖는 굴곡부를 포함하는 박막 트랜지스터 기판.
- 제 1 항에 있어서, 상기 화소 전극의 일측은 일 데이터 라인의 드레인 전극과 중첩되고, 상기 화소 전극의 타측은 상기 일 데이터 라인과 인접한 타 데이터 라인과 중첩되는 박막 트랜지스터 기판.
- 제 4 항에 있어서, 상기 데이터 라인은 일 방향 및 타 방향으로 각각 돌출된 주기적인 돌출 패턴을 포함하며, 상기 돌출 패턴과 상기 화소 전극이 중첩되는 박막 트랜지스터 기판.
- 제 1 항에 있어서, 상기 게이트 라인과 상기 데이터 라인 사이에 형성된 게이트 절연막; 및상기 데이터 라인과 상기 화소 전극 사이에 형성된 보호막을 더 포함하는 박막 트랜지스터 기판.
- 제 6 항에 있어서, 상기 데이터 라인과 동일층에 상기 데이터 라인과 평행하게 형성된 유지 전극 라인 및 상기 유지 전극 라인과 연결되며 상기 화소 전극과 중첩된 유지 전극을 더 포함하는 박막 트랜지스터 기판.
- 제 6 항에 있어서, 상기 게이트 라인으로부터 확장되며 상기 화소 전극과 중첩된 유지 전극을 더 포함하는 박막트랜지스터 기판.
- 제 8 항에 있어서, 상기 유지 전극이 형성되는 영역 상부의 상기 보호막이 제거된 박막트랜지스터 기판.
- 제 6 항에 있어서, 상기 보호막은 유기막 또는 컬러 필터로 형성된 박막 트랜지스터 기판.
- 제 1 항에 있어서, 상기 데이터 라인 사이의 간격은 상기 게이트 라인 사이의 간격보다 넓은 박막 트랜지스터 기판.
- 일 방향으로 연장된 복수의 게이트 라인과, 상기 게이트 라인과 교차되는 방향으로 연장되며 소오스 전극 및 상기 소오스 전극과 이격된 드레인 전극을 포함하는 복수의 데이터 라인과, 일 게이트 라인 측으로부터 인접한 타 게이트 라인측으로 굴곡지게 형성되며, 상기 타 게이트 라인과 일부 중첩되는 화소 전극을 포함하는 제 1 기판;상기 제 1 기판과 대향되며 공통 전극이 형성된 제 2 기판; 및상기 제 1 및 제 2 기판 사이에 형성된 액정층을 포함하고,상기 타 게이트 라인은, 상기 화소 전극과 중첩되는 일 영역에 형성된 굴곡 패턴을 포함하는 액정 표시 장치.
- 제 12 항에 있어서, 상기 공통 전극에는 상기 화소 전극보다 좁은 폭을 가지며 상기 화소 전극의 형상을 따라 굴절된 절개부가 형성되고, 상기 게이트 라인은 상기 절개부와 대응되는 굴곡부를 포함하는 액정 표시 장치.
- 제 13 항에 있어서, 상기 화소 전극의 일측은 일 데이터 라인의 드레인 전극과 중첩되고, 상기 화소 전극의 타측은 상기 일 데이터 라인과 인접한 타 데이터 라인과 중첩되는 액정 표시 장치.
- 제 14 항에 있어서, 상기 데이터 라인은 일 방향 및 타 방향으로 각각 돌출된 주기적인 돌출 패턴을 포함하며 상기 돌출 패턴과 상기 화소 전극이 중첩되는 액정 표시 장치.
- 제 15 항에 있어서, 상기 게이트 라인과 상기 데이터 라인 사이에 형성된 게이트 절연막; 및상기 데이터 라인과 상기 화소 전극 사이에 형성된 보호막을 더 포함하는 액정 표시 장치.
- 제 16 항에 있어서, 상기 데이터 라인과 동일층에 상기 데이터 라인과 평행하게 형성된 유지 전극 라인 및 상기 유지 전극 라인과 연결되며 상기 화소 전극과 중첩된 유지 전극을 더 포함하는 액정 표시 장치.
- 제 16 항에 있어서, 상기 게이트 라인으로부터 확장되며 상기 화소 전극과 중첩된 유지 전극을 더 포함하는 액정 표시 장치.
- 제 18 항에 있어서, 상기 유지 전극이 형성되는 영역 상부의 상기 보호막이 제거된 액정 표시 장치.
- 제 16 항에 있어서, 상기 보호막은 유기막 또는 컬러 필터로 형성된 액정 표시 장치.
- 제 13 항에 있어서, 상기 데이터 라인 사이의 간격은 상기 게이트 라인 사이의 간격보다 넓은 액정 표시 장치.
- 일 방향으로 연장된 복수의 게이트 라인;상기 게이트 라인과 교차되는 방향으로 연장되며 소오스 전극 및 상기 소오스 전극과 이격된 드레인 전극을 포함하는 복수의 데이터 라인; 및일 게이트 라인측으로부터 인접한 타 게이트 라인측으로 굴곡지게 형성되며, 상기 타 게이트 라인과 일부 중첩되는 화소 전극을 포함하고,상기 데이터 라인은, 일 방향 및 타 방향으로 각각 돌출된 주기적인 돌출 패턴을 포함하며,상기 돌출 패턴과 상기 화소 전극이 중첩되는 박막 트랜지스터 기판.
- 일 방향으로 연장된 복수의 게이트 라인과, 상기 게이트 라인과 교차되는 방향으로 연장되며 소오스 전극 및 상기 소오스 전극과 이격된 드레인 전극을 포함하는 복수의 데이터 라인과, 일 게이트 라인 측으로부터 인접한 타 게이트 라인측으로 굴곡지게 형성되며, 상기 타 게이트 라인과 일부 중첩되는 화소 전극을 포함하는 제 1 기판;상기 제 1 기판과 대향되며 공통 전극이 형성된 제 2 기판; 및상기 제 1 및 제 2 기판 사이에 형성된 액정층을 포함하고,상기 데이터 라인은, 일 방향 및 타 방향으로 각각 돌출된 주기적인 돌출 패턴을 포함하며,상기 돌출 패턴과 상기 화소 전극이 중첩되는 액정 표시 장치.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070115292A KR101420731B1 (ko) | 2007-11-13 | 2007-11-13 | 박막 트랜지스터 기판 및 이를 구비하는 액정 표시 장치 |
| US12/265,196 US7843539B2 (en) | 2007-11-13 | 2008-11-05 | Thin film transistor substrate and liquid crystal display having the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070115292A KR101420731B1 (ko) | 2007-11-13 | 2007-11-13 | 박막 트랜지스터 기판 및 이를 구비하는 액정 표시 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090049174A KR20090049174A (ko) | 2009-05-18 |
| KR101420731B1 true KR101420731B1 (ko) | 2014-07-17 |
Family
ID=40623371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070115292A Expired - Fee Related KR101420731B1 (ko) | 2007-11-13 | 2007-11-13 | 박막 트랜지스터 기판 및 이를 구비하는 액정 표시 장치 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7843539B2 (ko) |
| KR (1) | KR101420731B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190050136A (ko) * | 2017-11-02 | 2019-05-10 | 엘지이노텍 주식회사 | 광 제어 부재 및 이를 포함하는 디스플레이 장치 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101420731B1 (ko) * | 2007-11-13 | 2014-07-17 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이를 구비하는 액정 표시 장치 |
| KR20100035318A (ko) * | 2008-09-26 | 2010-04-05 | 삼성전자주식회사 | 액정 표시 장치 |
| KR101634744B1 (ko) * | 2009-12-30 | 2016-07-11 | 삼성디스플레이 주식회사 | 표시 장치 |
| KR101585613B1 (ko) * | 2010-03-04 | 2016-01-15 | 삼성디스플레이 주식회사 | 표시장치 |
| CN105469732B (zh) * | 2014-09-05 | 2019-02-05 | 联想(北京)有限公司 | 显示装置和电子设备 |
| KR102238726B1 (ko) * | 2014-11-11 | 2021-04-09 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| CN104571756B (zh) * | 2014-12-04 | 2017-11-10 | 上海天马微电子有限公司 | 一种触摸显示面板及其驱动方法、触摸装置 |
| KR102322085B1 (ko) | 2015-02-23 | 2021-11-04 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| KR102557445B1 (ko) * | 2018-06-28 | 2023-07-19 | 삼성디스플레이 주식회사 | 표시 장치 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060116878A (ko) * | 2005-05-11 | 2006-11-15 | 삼성전자주식회사 | 표시장치용 기판, 그 제조방법 및 이를 갖는 액정표시장치 |
| KR20070057481A (ko) * | 2005-12-02 | 2007-06-07 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 이를 포함하는 액정 표시 장치 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100795344B1 (ko) * | 2001-05-29 | 2008-01-17 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이 기판 및 그의 제조방법 |
| KR100859508B1 (ko) * | 2001-12-07 | 2008-09-22 | 삼성전자주식회사 | 액정 표시 장치 |
| US6816383B2 (en) * | 2002-07-12 | 2004-11-09 | International Business Machines Corporation | Cassette housing for printed circuit cards |
| KR101109978B1 (ko) * | 2004-12-13 | 2012-02-29 | 엘지디스플레이 주식회사 | 고개구율 액정표시소자 |
| KR101420731B1 (ko) * | 2007-11-13 | 2014-07-17 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이를 구비하는 액정 표시 장치 |
-
2007
- 2007-11-13 KR KR1020070115292A patent/KR101420731B1/ko not_active Expired - Fee Related
-
2008
- 2008-11-05 US US12/265,196 patent/US7843539B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060116878A (ko) * | 2005-05-11 | 2006-11-15 | 삼성전자주식회사 | 표시장치용 기판, 그 제조방법 및 이를 갖는 액정표시장치 |
| KR20070057481A (ko) * | 2005-12-02 | 2007-06-07 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 이를 포함하는 액정 표시 장치 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190050136A (ko) * | 2017-11-02 | 2019-05-10 | 엘지이노텍 주식회사 | 광 제어 부재 및 이를 포함하는 디스플레이 장치 |
| KR102404740B1 (ko) * | 2017-11-02 | 2022-06-07 | 엘지이노텍 주식회사 | 광 제어 부재 및 이를 포함하는 디스플레이 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7843539B2 (en) | 2010-11-30 |
| KR20090049174A (ko) | 2009-05-18 |
| US20090122248A1 (en) | 2009-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101420731B1 (ko) | 박막 트랜지스터 기판 및 이를 구비하는 액정 표시 장치 | |
| JP5132894B2 (ja) | 表示板及びそれを含む液晶表示装置 | |
| KR101188601B1 (ko) | 액정 표시 장치 | |
| US8703554B2 (en) | Array substrate for liquid crystal display device and method of fabricating the same | |
| JP6456073B2 (ja) | 液晶表示装置 | |
| KR101325068B1 (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 | |
| KR101453955B1 (ko) | 박막 트랜지스터 기판 및 이를 구비하는 액정 표시 장치 | |
| US7830487B2 (en) | Liquid crystal display with pixel electrodes having interdigitated portions | |
| KR101071711B1 (ko) | 횡전계형 액정표시장치 | |
| KR101209050B1 (ko) | 액정 표시 장치 및 그 검사 방법 | |
| KR20020042898A (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
| US20040233343A1 (en) | Liquid crystal display and thin film transistor array panel therefor | |
| CN100451782C (zh) | 液晶显示器装置、液晶显示器装置的面板及其制造方法 | |
| KR101197044B1 (ko) | 액정 표시 장치 | |
| US20070146563A1 (en) | Liquid crystal display and method of manufacturing thereof | |
| KR20060101944A (ko) | 액정 표시 장치 | |
| US8355090B2 (en) | Liquid crystal display having reduced kickback effect | |
| KR101423909B1 (ko) | 표시 기판 및 이를 구비하는 액정 표시 장치 | |
| KR20050031478A (ko) | Ｏｃｂ 모드 액정 표시 장치 | |
| US10802323B2 (en) | Liquid crystal display device | |
| JP5525506B2 (ja) | 表示板及びそれを含む液晶表示装置 | |
| KR101609826B1 (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 | |
| KR20060114921A (ko) | 액정 표시 장치 | |
| KR20120015162A (ko) | 액정표시장치 및 그 제조방법 | |
| KR101197047B1 (ko) | 박막 트랜지스터 표시판 및 액정 표시 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20071113 |
|
| PG1501 | Laying open of application | ||
| N231 | Notification of change of applicant | ||
| PN2301 | Change of applicant |
Patent event date: 20120913 Comment text: Notification of Change of Applicant Patent event code: PN23011R01D |
|
| A201 | Request for examination | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20121113 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 20071113 Comment text: Patent Application |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20131206 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20140425 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20140711 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20140714 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| FPAY | Annual fee payment |
Payment date: 20170704 Year of fee payment: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20170704 Start annual number: 4 End annual number: 4 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20190422 |