[go: up one dir, main page]

KR101406279B1 - 반도체 메모리 장치 및 그것의 읽기 페일 분석 방법 - Google Patents

반도체 메모리 장치 및 그것의 읽기 페일 분석 방법 Download PDF

Info

Publication number
KR101406279B1
KR101406279B1 KR1020070134413A KR20070134413A KR101406279B1 KR 101406279 B1 KR101406279 B1 KR 101406279B1 KR 1020070134413 A KR1020070134413 A KR 1020070134413A KR 20070134413 A KR20070134413 A KR 20070134413A KR 101406279 B1 KR101406279 B1 KR 101406279B1
Authority
KR
South Korea
Prior art keywords
read
read failure
memory
failure
cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020070134413A
Other languages
English (en)
Other versions
KR20090066732A (ko
Inventor
조성규
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070134413A priority Critical patent/KR101406279B1/ko
Priority to JP2008296066A priority patent/JP5242352B2/ja
Priority to US12/275,470 priority patent/US8839071B2/en
Priority to CNA2008101841935A priority patent/CN101465152A/zh
Publication of KR20090066732A publication Critical patent/KR20090066732A/ko
Application granted granted Critical
Publication of KR101406279B1 publication Critical patent/KR101406279B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G11C16/3413—Circuits or methods to recover overprogrammed nonvolatile memory cells detected during program verification, usually by means of a "soft" erasing step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3422—Circuits or methods to evaluate read or write disturbance in nonvolatile memory, without steps to mitigate the problem
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS

Landscapes

  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명에 따른 반도체 메모리 장치는 데이터를 저장하기 위한 불휘발성 메모리; 및 상기 불휘발성 메모리의 동작을 제어하기 위한 메모리 컨트롤러를 포함한다. 상기 메모리 컨트롤러는 에러 정정 코드(ECC) 분석을 통해 전하 누설로 인한 읽기 페일 원인을 알아내고, 선택 읽기 전압(Vrd) 변화를 통해 소프트 프로그램으로 인한 읽기 페일의 원인을 알아낸다. 본 발명에 의하면, 읽기 동작 시에 읽기 페일의 원인을 정확하게 알아냄으로 페일 원인에 맞게 효율적으로 비트 에러를 복구할 수 있다.

Description

반도체 메모리 장치 및 그것의 읽기 페일 분석 방법{SEMICONDUCTOR MEMORY DEVICE AND METHOD ANALYZING READ FAIL THEREOF}
본 발명은 반도체 메모리 장치에 관한 것으로, 더욱 상세하게는 읽기 페일을 분석하는 반도체 메모리 장치 및 그것의 읽기 페일 분석 방법에 관한 것이다.
반도체 메모리 장치는 일반적으로 DRAM, SRAM 등과 같은 휘발성 메모리와 EEPROM, FRAM, PRAM, MRAM, Flash Memory 등과 같은 불휘발성 메모리로 분류된다. 휘발성 메모리는 전원이 차단될 때 저장된 데이터를 잃지만, 불휘발성 메모리는 전원이 차단되더라도 저장된 데이터를 보존한다. 특히, 플래시 메모리는 높은 프로그래밍 속도, 낮은 전력 소비, 대용량 데이터 저장 등의 장점을 가지므로, 컴퓨터 시스템 등에서 저장 매체로 광범위하게 사용되고 있다.
플래시 메모리는 데이터를 저장하는 메모리 셀 어레이를 포함한다. 메모리 셀 어레이는 복수의 메모리 블록(memory block)으로 구성된다. 각각의 메모리 블록은 복수의 페이지(page)로 구성된다. 각각의 페이지는 복수의 메모리 셀로 구성된다. 플래시 메모리는 메모리 블록 단위로 소거 동작을 수행하고, 페이지 단위로 쓰기 또는 읽기 동작을 수행한다.
플래시 메모리의 각각의 메모리 셀은 문턱 전압 분포에 따라 온 셀(on cell)과 오프 셀(off cell)로 구분된다. 온 셀은 데이터 '1'을 저장하며 소거 셀(erase cell)이라고도 한다. 오프 셀은 데이터 '0'을 저장하며 프로그램 셀(program cell)이라고도 한다. 온 셀(on cell)은 -3V와 -1V 사이의 문턱 전압을 갖고, 오프 셀(off cell)은 +1V와 +3V의 문턱 전압을 갖는다.
플래시 메모리는 셀 스트링(cell string, 도 2 참조)을 갖는다. 셀 스트링은 스트링 선택 라인(SSL)에 연결되는 스트링 선택 트랜지스터, 복수의 워드 라인(WL0~WL31)에 연결되는 메모리 셀, 그리고 접지 선택 라인(GSL)에 연결되는 접지 선택 트랜지스터를 포함한다. 스트링 선택 트랜지스터는 비트 라인(BL)에 연결되고, 접지 선택 트랜지스터는 공통 소스 라인(CSL)에 연결된다.
읽기 동작 시에, 플래시 메모리의 선택 워드 라인에는 약 0V의 선택 읽기 전압(Vrd)이 인가되고, 비선택 워드 라인에는 약 4.5V의 비선택 읽기 전압(Vread)이 인가된다. 여기에서, 비선택 읽기 전압(Vread)은 비선택 워드 라인에 연결되어 있는 메모리 셀을 턴 온(turn on) 하기에 충분한 전압이다.
한편, 플래시 메모리의 읽기 동작 시에, 여러 가지 원인에 의해 읽기 페일(read fail)이 발생할 수 있다. 여기에서, 읽기 페일(read fail)이라 함은 온 셀 (또는 데이터 1)로 프로그램하였는데 오프 셀 (또는 데이터 0)으로 읽히거나, 오프 셀로 프로그램하였는데 온 셀로 읽히는 등의 읽기 오동작을 의미한다. 읽기 페일의 원인에는 여러 가지가 있다.
대표적인 읽기 페일의 원인으로는, 전하 누설(charge leakage)에 의한 경우, 소프트 프로그램(soft program)에 의한 경우, 그리고 오버 프로그램(over program)에 의한 경우 등이 있다. 전하 누설에 의한 읽기 페일은 프로그램 셀에 저장된 전하가 채널로 빠져나가는 경우에 주로 발생한다. 소프트 프로그램에 의한 읽기 페일은 온 셀의 문턱 전압이 상승하는 경우에 주로 발생한다. 오버 프로그램에 의한 읽기 페일은 오프 셀의 문턱 전압이 상승하는 경우에 주로 발생한다.
읽기 페일이 발생하는 경우에, 종래의 플래시 메모리는 재프로그램(reprogram) 또는 읽기 전압 변화 등의 여러 방법으로 읽기 페일을 치유한다. 그러나 읽기 페일의 정확한 원인을 알지 못한 상태에서, 읽기 페일을 치유하려고 하면 오히려 문제를 악화시킬 우려가 있다. 예를 들어, 오버 프로그램에 의한 읽기 페일인 경우에 재프로그램을 반복하거나, 전하 누설에 의한 읽기 페일인 경우에 읽기 전압을 바꾸는 경우에 오히려 읽기 페일이 악화될 수 있다.
본 발명은 상술한 문제점을 해결하기 위하여 제안된 것으로, 본 발명의 목적은 읽기 페일의 원인을 알아내고, 읽기 페일 원인에 맞게 치유할 수 있는 반도체 메모리 장치 및 그것의 읽기 페일 분석 방법을 제공하는 데 있다.
본 발명에 따른 반도체 메모리 장치는 데이터를 저장하기 위한 불휘발성 메모리; 및 상기 불휘발성 메모리의 동작을 제어하기 위한 메모리 컨트롤러를 포함한다. 상기 메모리 컨트롤러는 에러 정정 코드(ECC) 분석을 통해 전하 누설로 인한 읽기 페일 원인을 알아내고, 선택 읽기 전압(Vrd) 변화를 통해 소프트 프로그램으로 인한 읽기 페일의 원인을 알아낸다.
실시 예로서, 상기 메모리 컨트롤러는 상기 선택 읽기 전압(Vrd)을 상승함으로, 상기 소프트 프로그램으로 인한 읽기 페일 원인을 알아낸다. 상기 메모리 컨트롤러는 상기 선택 읽기 전압(Vrd)을 상승함으로 인해 읽기 페일이 복구되면 상기 소프트 프로그램으로 인한 읽기 페일로 판단하고, 읽기 페일이 복구되지 않으면 오버 프로그램으로 인한 읽기 페일로 판단한다. 읽기 페일이 소프트 프로그램으로 인한 경우에, 상기 메모리 컨트롤러는 재프로그램에 의한 전하 리프레쉬(charge refresh)로 읽기 페일을 복구한다. 읽기 페일이 오버 프로그램으로 인한 경우에, 상기 메모리 컨트롤러는 비선택 읽기 전압(Vread)을 상승함으로 읽기 페일을 복구한다.
다른 실시 예로서, 상기 메모리 컨트롤러는 ECC 분석을 통해 오프 셀 (또는 데이터 0인 셀) 읽기 페일을 검출함으로, 전하 누설로 인한 읽기 페일을 알아낸다.읽기 페일이 전하 누설로 인한 경우에, 상기 메모리 컨트롤러는 재프로그램에 의한 전하 리프레쉬(charge refresh)로 읽기 페일을 복구한다.
또 다른 실시 예로서, 상기 불휘발성 메모리는 낸드 플래시 메모리인 것을 특징으로 한다. 상기 낸드 플래시 메모리 및 상기 메모리 컨트롤러는 하나의 반도체 집적 회로로 구현된다. 상기 하나의 반도체 집적 회로는 원낸드(OneNANDTM)인 것을 특징으로 한다.
본 발명의 다른 일면은 반도체 메모리 장치의 읽기 페일을 분석하는 방법에 관한 것이다. 상기 반도체 메모리 장치는 데이터를 저장하기 위한 불휘발성 메모리; 및 상기 불휘발성 메모리의 동작을 제어하기 위한 메모리 컨트롤러를 포함한다. 상기 반도체 메모리 장치의 읽기 페일 분석 방법은 상기 불휘발성 메모리로부터 읽은 데이터의 에러 정정 코드(ECC) 분석을 통해 전하 누설로 인한 읽기 페일의 원인을 알아내고, 상기 읽기 페일의 원인이 전하 누설로 인한 경우가 아닌 경우에, 선택 읽기 전압(Vrd) 변화를 통해 소프트 프로그램으로 인한 읽기 페일의 원인을 알아낸다.
본 발명에 따른 반도체 메모리 장치는 읽기 동작 시에 읽기 페일의 원인을 정확하게 알아냄으로 페일 원인에 맞게 효율적으로 비트 에러를 복구할 수 있다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시 예를 첨부된 도면을 참조하여 설명한다.
도 1은 본 발명에 따른 반도체 메모리 장치를 예시적으로 보여주는 블록도이다. 도 1을 참조하면, 반도체 메모리 장치(10)는 플래시 메모리(100) 및 메모리 컨트롤러(200)를 포함한다. 여기에서, 플래시 메모리(100)는 불휘발성 메모리로서, 메모리 컨트롤러(200)에 제어에 따라 쓰기, 읽기, 소거 등의 동작을 수행한다.
메모리 컨트롤러(200)는 읽기 동작 시에 읽기 커맨드(RD_CMD), 어드레스(ADDR), 그리고 제어 신호(CTRL)를 제공한다. 플래시 메모리(100)는 메모리 컨트롤러(200)로부터 읽기 커맨드 및 어드레스 등을 입력받고, 해당 워드 라인으로 읽기 전압을 제공한다.
메모리 컨트롤러(200)는 메모리 인터페이스(210), 호스트 인터페이스(220), ECC 회로(230), 중앙처리장치(CPU, 240), 그리고 랜덤 액세스 메모리(RAM, 250)를 포함한다. RAM(250)은 중앙처리장치(240)의 워킹 메모리(working memory)로써 사용된다. 호스트 인터페이스(220)는 호스트와 데이터를 교환하는 데 필요한 프로토콜을 구비한다.
ECC 회로(230)는 플래시 메모리(100)에 저장된 데이터의 비트 에러를 분석하거나 정정하는데 사용된다. 메모리 인터페이스(210)는 플래시 메모리(100)와 직접 연결되며 커맨드, 어드레스, 데이터, 그리고 제어신호를 주고 받는데 사용된다. 중 앙처리장치(240)는 메모리 컨트롤러(200)의 데이터 교환을 위한 제반 제어 동작을 수행한다. 비록 도면에는 도시되지 않았지만, 반도체 메모리 장치(100)는 호스트(Host)와의 인터페이싱을 위한 코드 데이터를 저장하는 ROM(미도시됨) 등이 더 제공될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
도 2는 도 1에 도시된 플래시 메모리를 보여주는 블록도이다. 도 2를 참조하면, 플래시 메모리(100)는 메모리 셀 어레이(110), 데이터 입출력 회로(120), 행 디코더(130), 그리고 제어 로직 및 고전압 발생 회로(140)를 포함한다.
메모리 셀 어레이(110)는 복수의 메모리 블록(memory block)을 포함한다. 각각의 메모리 블록은 복수의 페이지(page)로 구성된다. 각각의 페이지는 복수의 메모리 셀(memory cell)로 구성된다. 메모리 셀은 싱글 비트 데이터(single bit data)를 저장하거나 멀티 비트 데이터(multi bit data)를 저장할 수 있다. 플래시 메모리는 메모리 블록 단위로 소거 동작을 수행하고, 페이지 단위로 읽기 또는 쓰기 동작을 수행한다.
도 2에는 하나의 메모리 블록이 도시되어 있다. 도 2를 참조하면, 메모리 블록은 스트링 선택 라인(SSL)에 연결되는 스트링 선택 트랜지스터, 복수의 워드 라인(WL0~WL31)에 연결되는 메모리 셀, 그리고 접지 선택 라인(GSL)에 연결되는 접지 선택 트랜지스터를 포함한다. 스트링 선택 트랜지스터는 비트 라인(BL0~BLm)에 연결되고, 접지 선택 트랜지스터는 공통 소스 라인(CSL)에 연결된다.
플래시 메모리(100)의 읽기 동작 시에, 스트링 선택 라인(SSL) 및 접지 선택 라인(GSL)에는 전원 전압(Vcc)이 인가되고, 선택 워드 라인(예를 들면, WL8)에는 선택 읽기 전압(Vrd)이 인가되며, 비선택 워드 라인(WL0~WL7, WL9~WL31)에는 비선택 읽기 전압(Vread)이 인가된다. 여기에서, 비선택 읽기 전압(Vread)은 비선택 워드 라인(WL0~WL7, WL9~WL31)에 연결되어 있는 메모리 셀을 턴 온(turn on) 하기에 충분한 전압이다.
데이터 입출력 회로(120)는 복수의 비트 라인(BL0~BLm)을 통해 메모리 셀 어레이(110)와 연결된다. 데이터 입출력 회로(120)는 데이터 입출력 라인(도시되지 않음)을 통해 데이터(DATA)를 입력받는다. 입력 데이터는 해당 메모리 셀에 저장된다. 한편, 데이터 입출력 회로(120)는 메모리 셀에 저장된 데이터를 비트 라인(BL)을 통해 읽어낸다. 읽은 데이터는 데이터 입출력 라인을 통해 외부로 출력된다.
행 디코더(130)는 복수의 워드 라인(WL0~WL31)을 통해 메모리 셀 어레이(110)와 연결된다. 행 디코더(130)는 어드레스(ADDR)를 입력받고 메모리 블록 또는 페이지를 선택한다. 여기에서, 메모리 블록을 선택하기 위한 어드레스를 블록 어드레스(block address)라고, 페이지를 선택하기 위한 어드레스를 페이지 어드레스(page address)라 한다.
제어 로직 및 고전압 발생 회로(140)는 커맨드(CMD) 및 제어 신호(CTRL)에 응답하여 데이터 입출력 회로(120) 및 행 디코더(130)를 제어한다. 여기에서, 제어 신호(CTRL)는 메모리 인터페이스(도 1 참조, 210) 또는 메모리 컨트롤러(도 12 참조, 712)로부터 제공된다. 한편, 제어 로직 및 고전압 발생 회로(140)는 쓰기, 읽기, 소거 동작 시에 워드 라인으로 제공될 바이어스 전압(bias voltage)을 발생한다.
읽기 동작 시에, 제어 로직 및 고전압 발생 회로(140)는 선택 워드 라인으로 제공되는 선택 읽기 전압(Vrd)과 비선택 워드 라인으로 제공되는 비선택 읽기 전압(Vread)을 발생한다. 일반적으로, 비선택 읽기 전압(Vread)은 선택 읽기 전압(Vrd)보다 높은 전압 레벨을 갖는다.
도 3 내지 도 8은 도 2에 도시된 플래시 메모리의 읽기 페일의 세 가지 유형 및 원인을 보여준다. 도 3은 전하 누설(charge leakage)로 인한 읽기 페일이고, 도 4는 오버 프로그램(over program)으로 인한 읽기 페일이고, 도 6은 소프트 프로그램(soft program)으로 인한 읽기 페일이다.
전하 누설에 의한 읽기 페일은 데이터 0으로 프로그램되었는데, 데이터 1로 읽히는 읽기 오류이다. 즉, 오프 셀이 온 셀로 읽히는 경우에 해당한다. 그리고 오버 프로그램 및 소프트 프로그램에 의한 읽기 페일은 데이터 1로 프로그램되었는데, 데이터 0으로 읽히는 읽기 오류이다. 즉, 온 셀이 오프 셀로 읽히는 경우에 해당한다. 이하에서는 각각의 읽기 페일의 원인 및 극복 방법이 상세히 설명된다.
도 3은 도 2에 도시된 플래시 메모리의 셀 스트링 및 제 1 읽기 페일을 설명하기 위한 도면이다. 도 3을 참조하면, 공통 소스 라인(CSL)과 비트 라인(BLi) 사이에 접지 선택 트랜지스터, 복수 메모리 셀, 그리고 스트링 선택 트랜지스터가 직렬로 연결된다. 접지 선택 트랜지스터에는 접지 선택 라인(GSL)이 연결되고, 복수의 메모리 셀에는 복수의 워드 라인(WL0~WL31)이 연결되며, 스트링 선택 트랜지스터에는 스트링 선택 라인(SSL)이 연결된다.
읽기 동작 시에, 선택 워드 라인(예를 들면, WL8)에는 선택 읽기 전압(Vrd, 약 0V)이 인가되며, 비선택 워드 라인(WL0~WL7, WL9~WL31)에는 비선택 읽기 전압(Vread, 약 4.5V)이 인가된다. 여기에서, 비선택 읽기 전압(Vread)은 비선택 워드 라인(WL0~WL7, WL9~WL31)에 연결되어 있는 메모리 셀을 턴 온(turn on) 하기에 충분한 전압이다.
제 1 읽기 페일은 전하 누설(charge leakage)로 인해 발생한다. 메모리 셀에 프로그램/소거 동작이 반복되면, 메모리 셀의 산화막이 열화된다. 산화막이 열화되면, 메모리 셀의 플로팅 게이트나 산화막에 포획(trap)된 전자가 산화막을 거쳐 메모리 셀의 채널로 이동하게 된다.
플로팅 게이트나 산화막에 포획된 전자가 채널로 누설되면, 메모리 셀의 문턱 전압은 낮아지게 된다. 즉, 도 3에서 보는 바와 같이, 오프 셀의 문턱 분포가 온 셀 쪽으로 이동(shift)하게 된다. 오프 셀의 문턱 전압이 선택 읽기 전압(Vrd)보다 낮아지면, 읽기 동작 시에 오프 셀이 온 셀로 읽혀지게 된다. 즉, 데이터 0으로 프로그램된 메모리 셀이 데이터 1로 읽혀지게 된다.
전하 누설(charge leakage)로 인한 읽기 페일은 에러 정정 코드(Error Correction Code)를 분석해보면 알아낼 수 있다. 즉, 메모리 컨트롤러(도 1 참조, 200)는 ECC 분석을 통해, 읽기 페일이 전하 누설로 인한 것임을 알 수 있다. 전하 누설에 의한 제 1 읽기 페일의 복구 방법은 도 9를 참조하여 상세히 설명된다.
도 4는 도 2에 도시된 플래시 메모리의 셀 스트링 및 제 2 읽기 페일을 설명하기 위한 도면이다. 도 4를 참조하면, 접지 선택 트랜지스터에는 접지 선택 라인(GSL)이 연결되고, 복수의 메모리 셀에는 복수의 워드 라인(WL0~WL31)이 연결되 며, 스트링 선택 트랜지스터에는 스트링 선택 라인(SSL)이 연결된다. 읽기 동작 시에, 선택 워드 라인(예를 들면, WL8)에는 선택 읽기 전압(Vrd)이 인가되며, 비선택 워드 라인(WL0~WL7, WL9~WL31)에는 비선택 읽기 전압(Vread)이 인가된다.
비선택 메모리 셀(M31)이 오버 프로그램(over program)된 경우에, 선택 메모리 셀(M8)에서 제 2 읽기 페일이 발생한다. 비선택 메모리 셀(M31)이 오버 프로그램되는 일 예가 도 5에 도시되어 있다. 도 5를 참조하면, 소거 하한 전압(Vel)보다 낮은 문턱 전압을 갖는 메모리 셀은 그렇지 않은 메모리 셀보다 상대적으로 프로그램 속도가 빠르기 때문에, 프로그램 후에 상한 프로그램 전압(Vph)보다 높은 문턱 전압을 갖기 쉽다.
다시 도 4를 참조하면, 비선택 메모리 셀(M31)이 도 5에서 설명한 메커니즘에 의해 오버 프로그램되면, 셀 스트링(cell string)의 채널 저항은 증가한다. 채널 저항이 증가하면, 선택 메모리 셀(M8)에서 읽기 페일이 발생할 수 있다. 예를 들면, 비선택 메모리 셀(M31)의 문턱 전압이 비선택 읽기 전압(Vread)보다 높아지면, 읽기 동작 시에 비선택 메모리 셀(M31)은 턴 오프 된다. 비선택 메모리 셀(M31)이 턴 오프 되면, 선택 메모리 셀(M8)은 항상 오프 셀(또는 데이터 0)로 읽혀진다.
셀 스트링 내의 어느 한 셀이 오버 프로그램되면, 선택 메모리 셀은 읽기 페일이 발생할 수 있다. 오버 프로그램으로 인한 읽기 페일인 경우에, 선택 메모리 셀은 데이터 0으로 읽혀진다. 즉, 제 2 읽기 페일이 발생한 경우에, 데이터 1로 프로그램된 메모리 셀은 데이터 0으로 읽혀진다.
도 6은 도 2에 도시된 플래시 메모리의 셀 스트링 및 제 3 읽기 페일을 설명하기 위한 도면이다. 도 6을 참조하면, 접지 선택 트랜지스터에는 접지 선택 라인(GSL)이 연결되고, 복수의 메모리 셀에는 복수의 워드 라인(WL0~WL31)이 연결되며, 스트링 선택 트랜지스터에는 스트링 선택 라인(SSL)이 연결된다. 읽기 동작 시에, 선택 워드 라인(WL8)에는 선택 읽기 전압(Vrd)이 인가되며, 비선택 워드 라인(WL0~WL7, WL9~WL31)에는 비선택 읽기 전압(Vread)이 인가된다.
선택 메모리 셀(M8)이 소프트 프로그램(soft program)된 경우에, 선택 메모리 셀(M8)에서 제 3 읽기 페일이 발생한다. 도 7 및 도 8은 선택 메모리 셀이 소프트 프로그램되는 예를 보여준다.
도 7을 참조하면, 온 셀(on cell)은 -3V와 -1V 사이의 문턱 전압을 갖고, 오프 셀(off cell)은 +1V와 +3V의 문턱 전압을 갖는다. 선택 워드 라인(도 6 참조, WL8)으로 제공되는 선택 읽기 전압(Vrd)은 약 0V이다. 비선택 워드 라인(도 6 참조, WL0~WL7, WL9~WL31)으로 제공되는 비선택 읽기 전압(Vread)은 약 4.5V이다.
플래시 메모리는 페이지 단위로 읽기 동작을 수행한다. 메모리 블록 내의 모든 페이지(예를 들면, 32 pages)에 대한 읽기 동작이 수행된다고 가정하자. 이때 각각의 워드 라인에는 1 번의 선택 읽기 전압(Vrd)과 31 번의 비선택 읽기 전압(Vread)이 인가된다. 메모리 셀의 게이트에 전원 전압(Vcc)보다 높은 비선택 읽기 전압(Vread)이 반복해서 인가되면, 메모리 셀은 스트레스(stress)를 받게 된다.
도 8에서 보는 바와 같이, 컨트롤 게이트(CG; Control Gate)에 비선택 읽기 전압(Vread)이 계속해서 인가되면, 채널에 존재하는 전자가 플로팅 게이트(FG; Floating Gate)로 유입될 수 있다. 이때 온 셀(on cell)의 문턱 전압이 상승하게 된다. 온 셀의 문턱 전압이 -1V보다 높아지면, 그 메모리 셀은 충분한 읽기 마진을 갖지 못하게 된다. 온 셀의 문턱 전압이 선택 읽기 전압(Vrd)보다 높아지면, 오프 셀로 읽혀질 수도 있다.
이와 같이 비선택 읽기 전압(Vread)의 반복적인 인가로 인해 메모리 셀의 문턱 전압이 상승하면, 소프트 프로그램에 의한 읽기 페일이 발생한다. 도 7의 빗금 친 부분은 메모리 셀이 문턱 전압이 상승한 것을 보여준다. 제 3 읽기 페일로 인해 메모리 셀의 문턱 전압이 상승하면, 메모리 셀은 데이터 저장 능력을 잃게 된다.
한편, 플래시 메모리는 데이터 저장 용량을 늘임과 동시에, 읽기 및 쓰기 속도를 빠르게 하고 중요 데이터를 안전하게 보호하기 위한 요구가 꾸준히 제기되고 있다. 이러한 요구를 만족하기 위해, 플래시 메모리는 메모리 셀 어레이 내에 멀티 비트 데이터를 저장하는 메모리 블록(이하, MLC 블록이라 함)과 싱글 비트 데이터를 저장하는 메모리 블록(이하, SLC 블록이라 함)을 동시에 갖도록 설계되고 있다.
이러한 콤보(combo) 구조를 갖는 플래시 메모리에서는 제 3 읽기 페일로 인한 문제가 더욱 빈번하게 발생할 수 있다. 왜냐하면, SLC 블록의 비선택 읽기 전압은 MLC 블록의 비선택 읽기 전압과 동일한 전압을 사용하기 때문에, SLC 블록에 있는 메모리 셀에서 제 3 읽기 페일이 빈번하게 발생할 수 있다. 소프트 프로그램에 의해, 온 셀 상태의 메모리 셀(M8)이 오프 셀 (또는 데이터 0)으로 읽혀진다. 즉, 제 3 읽기 페일은 데이터 1을 데이터 0으로 잘못 읽는 경우에 해당한다.
도 9는 도 1에 도시된 반도체 메모리 장치의 읽기 페일을 분석하고 복구하는 방법을 보여주는 순서도이다. 본 발명에 따른 읽기 페일 분석 방법에 의하면, 반도체 메모리 장치는 에러 정정 코드(ECC) 분석 또는 선택 읽기 전압 변화를 통해 읽기 페일의 원인을 알아내고, 읽기 페일을 각 유형에 맞게 복구할 수 있다.
S110 단계에서는, 읽기 동작이 수행된다. 도 1을 참조하면, 플래시 메모리(100)는 메모리 컨트롤러(200)로부터 읽기 커맨드 및 어드레스를 입력받고, 해당 페이지에 대한 읽기 동작을 수행한다. 이때 선택 워드 라인에는 제 1 선택 읽기 전압(Vrd1)이 인가되고, 비선택 워드 라인에는 제 1 비선택 읽기 전압(Vread1)이 인가된다.
S120 단계에서는, 읽기 페일이 존재하는지 여부가 판단된다. 읽기 페일이 존재하지 않으면, 읽기 페일 분석 방법은 종료된다. 읽기 페일이 존재하면, 읽기 페일의 원인을 알아내기 위한 읽기 페일 분석 방법이 수행된다. 이하에서는 위에서 설명한 3가지 읽기 페일의 유형을 분석하는 방법과 데이터를 복구하는 방법이 차례대로 설명된다.
S130 단계에서는, 에러 정정 코드(ECC)를 분석한다. 도 1에 도시된 바와 같이, 메모리 컨트롤러(200)는 에러 검출 및 정정을 위해 ECC 회로(230)를 포함한다. ECC 회로(230)는 플래시 메모리(100)로부터 읽은 데이터의 에러 비트의 위치 및 수를 검출할 수 있다. 그리고 ECC 회로(230)는 에러 비트의 수가 허용 범위 이내인 경우에 에러 비트를 정정할 수 있다.
S140 단계에서는, 데이터 0을 잘못 읽은 경우인지를 판단한다. S140 단계는 S130 단계에서의 ECC 분석 결과를 통해, 읽기 페일이 데이터 0을 데이터 1로 읽은 경우인지를 판단한다. 위에서 설명한 바와 같이, 데이터 0을 데이터 1로 읽으면, 제 1 읽기 페일로서 전하 누설(charge leakage)인 경우에 발생한다.
데이터 0에 대한 읽기 페일인 경우에는 S170 단계가 수행된다. 그리고 데이터 1에 대한 읽기 페일인 경우에는 S150 단계가 수행된다. 데이터 1을 데이터 0으로 읽으면, 제 2 및 제 3 읽기 페일로서 각각 오버 프로그램(over program) 또는 소프트 프로그램(soft program)인 경우에 발생한다.
S150 단계에서는, 읽기 동작이 다시 수행된다. 여기에서, 읽기 동작은 읽기 페일이 오버 프로그램 때문인지 아니면 소프트 프로그램 때문인지를 판단하기 위한 것이다. 이때 선택 워드 라인에는 제 2 선택 읽기 전압(Vrd2)이 인가되고, 비선택 워드 라인에는 제 1 비선택 읽기 전압(Vread1)이 인가된다. 도 10에서 보는 바와 같이, 제 2 선택 읽기 전압(Vrd2)은 제 1 선택 읽기 전압(Vrd1)보다 높은 레벨을 갖는다.
S160 단계에서는, 읽기 페일의 정정 여부를 판단한다. S150 단계에서 선택 읽기 전압이 상승하면, 소프트 프로그램으로 인한 읽기 페일은 치유된다. 도 10에서 보는 바와 같이, 제 2 선택 읽기 전압(Vrd2)은 소프트 프로그램된 메모리 셀의 문턱 전압보다 높은 전압을 갖도록 설정되기 때문에, 읽기 페일은 치유된다. 그러나 오버 프로그램으로 인한 읽기 페일은 치유되지 않는다.
본 발명은 에러 정정 코드(ECC) 분석을 통해 전하 누설로 인한 읽기 페일 원인을 알아낸다. 그리고 선택 읽기 전압을 상승함으로 소프트 프로그램으로 인한 읽기 페일인지 아니면 오버 프로그램으로 인한 읽기 페일인지 여부를 알아낸다. 본 발명은 읽기 페일 원인을 알아낸 다음에, 각각의 읽기 페일 원인에 맞는 복구 동작을 수행한다.
S170 단계에서는, 전하 누설(charge leakage)로 인한 읽기 페일의 원인을 결정하고, 읽기 페일을 복구한다. S171 단계에서 읽기 페일이 전하 누설로 인한 것임이 밝혀지면, S172 단계에서 재프로그램으로 인한 전하 리프레쉬(charge refresh)를 통해 읽기 페일을 치유한다.
S180 단계에서는, 오버 프로그램(over program)으로 인한 읽기 페일의 원인을 결정하고, 읽기 페일을 복구한다. S181 단계에서 읽기 페일이 오버 프로그램으로 인한 것임이 밝혀지면, S182 단계에서 비선택 워드 라인에 제 2 비선택 읽기 전압(Vread2)을 인가하고 다시 읽기 동작을 수행한다.
도 11에서 보는 바와 같이, 선택 워드 라인에 제 1 선택 읽기 전압(Vrd1)을 인가하고, 비선택 워드 라인에 제 2 비선택 읽기 전압(Vread2)을 인가한다. 여기에서, 제 2 비선택 읽기 전압(Vread2)은 제 1 비선택 읽기 전압(Vread1)보다 높은 레벨을 갖는다. 비선택 워드 라인으로 제 2 비선택 읽기 전압(Vread2)을 인가함으로, 오버 프로그램으로 인한 읽기 페일은 치유된다.
S190 단계에서는, 소프트 프로그램(soft program)으로 인한 읽기 페일의 원인을 결정하고, 읽기 페일을 복구한다. S191 단계에서 읽기 페일이 소프트 프로그램으로 인한 것임이 밝혀지면, S192 단계에서 재프로그램으로 인한 전하 리프레쉬(charge refresh)를 통해 읽기 페일을 치유한다.
도 12는 본 발명에 따른 반도체 메모리 장치를 포함하는 메모리 시스템을 보 여주는 블록도이다. 도 12를 참조하면, 메모리 시스템(700)은 반도체 메모리 장치(710), 전원 장치(720), 중앙처리장치(730), 램(740), 유저 인터페이스(750), 그리고 시스템 버스(760)를 포함한다.
반도체 메모리 장치(710)는 플래시 메모리(711) 및 메모리 컨트롤러(712)를 포함한다. 반도체 메모리 장치(710)는 플래시 메모리 단품을 사용하여 설계될 수도 있고, 원낸드(One NANDTM)와 같이 하나의 집적 회로로 구현될 수도 있다. 플래시 메모리(711)는 메모리 컨트롤러(712)로부터 읽기 커맨드 및 어드레스 등을 입력받고, 에러 정정 코드(ECC)를 분석하거나, 선택 읽기 전압(Vrd) 또는 비선택 읽기 전압(Vread)의 레벨을 제어한다.
반도체 메모리 장치(710)는 시스템 버스(760)를 통해, 전원 장치(720), 중앙처리장치(730), 램(740), 그리고 유저 인터페이스(750)에 전기적으로 연결된다. 플래시 메모리(711)에는 유저 인터페이스(750)를 통해서 제공되거나 또는 중앙처리장치(730)에 의해서 처리된 데이터가 메모리 컨트롤러(712)를 통해 저장된다.
만일 반도체 메모리 장치(710)가 반도체 디스크 장치(SSD)로 장착되는 경우, 메모리 시스템(700)의 부팅 속도가 획기적으로 빨라질 것이다. 비록 도면에는 도시되지 않았지만, 도 12에 도시된 메모리 시스템은 응용 칩셋(Application Chipset), 카메라 이미지 프로세서(Camera Image Processor) 등에 사용될 수 있다.
본 발명에 따른 반도체 메모리 장치는 다양한 형태들의 패키지를 이용하여 실장될 수 있다. 예를 들면, 본 발명에 따른 플래시 메모리 및/또는 메모리 컨트롤 러는 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In-Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In-Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP), 등과 같은 패키지들을 이용하여 실장될 수 있다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구범위 뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.
도 1은 본 발명에 따른 반도체 메모리 장치를 예시적으로 보여주는 블록도이다.
도 2는 도 1에 도시된 플래시 메모리를 보여주는 블록도이다.
도 3은 도 2에 도시된 플래시 메모리의 셀 스트링 및 전하 누설(charge leakage)로 인한 읽기 페일을 설명하기 위한 도면이다.
도 4는 도 2에 도시된 플래시 메모리의 셀 스트링 및 오버 프로그램(over program)으로 인한 읽기 페일을 설명하기 위한 도면이다.
도 5는 도 4에 도시된 메모리 셀의 오버 프로그램을 설명하기 위한 다이어그램이다.
도 6은 도 2에 도시된 플래시 메모리의 셀 스트링 및 소프트 프로그램(soft program)으로 인한 읽기 페일을 설명하기 위한 도면이다.
도 7 및 도 8은 도 6에 도시된 메모리 셀의 소프트 프로그램을 설명하기 위한 도면이다.
도 9는 도 1에 도시된 반도체 메모리 장치의 읽기 페일을 분석하고 복구하는 방법을 보여주는 순서도이다.
도 10은 소프트 프로그램으로 인한 읽기 페일을 복구하는 방법을 보여주는 다이어그램이다.
도 11은 오버 프로그램으로 인한 읽기 페일을 복구하는 방법을 보여주는 다이어그램이다.
도 12는 본 발명에 따른 반도체 메모리 장치를 포함하는 메모리 시스템을 보여주는 블록도이다.

Claims (17)

  1. 데이터를 저장하기 위한 불휘발성 메모리; 및
    상기 불휘발성 메모리로부터 읽은 데이터의 에러 정정 코드(ECC) 분석을 통해 전하 누설로 인한 읽기 페일인지 아닌지를 판단하고, 읽기 페일이 전하 누설에 의한 것이 아닌 것으로 판단되면 선택 읽기 전압(Vrd)을 변경하여 다시 읽기 동작을 수행하고 읽기 페일을 복구하는지 여부에 따라 읽기 페일이 소프트 프로그램에 의한 것인지 아니면 오버 프로그램에 의한 것인지를 판단하는 메모리 컨트롤러를 포함하되,
    상기 메모리 컨트롤러는 읽기 페일이 상기 소프트 프로그램으로 인한 경우에는 재프로그램에 의한 전하 리프레쉬(charge refresh)로 읽기 페일을 복구하고, 읽기 페일이 상기 오버 프로그램으로 인한 경우에는 비선택 읽기 전압(Vread)을 상승함으로 읽기 페일을 복구하는 반도체 메모리 장치.
  2. 제 1 항에 있어서,
    상기 메모리 컨트롤러는 상기 선택 읽기 전압(Vrd)을 상승함으로, 상기 소프트 프로그램으로 인한 읽기 페일 원인을 알아내는 반도체 메모리 장치.
  3. 제 2 항에 있어서,
    상기 메모리 컨트롤러는 상기 선택 읽기 전압(Vrd)을 상승함으로 인해 읽기 페일이 복구되면 상기 소프트 프로그램으로 인한 읽기 페일로 판단하고, 읽기 페일이 복구되지 않으면 오버 프로그램으로 인한 읽기 페일로 판단하는 반도체 메모리 장치.
  4. 삭제
  5. 삭제
  6. 제 1 항에 있어서,
    상기 메모리 컨트롤러는 ECC 분석을 통해 오프 셀 (또는 데이터 0인 셀) 읽기 페일을 검출함으로 전하 누설로 인한 읽기 페일을 알아내고, 읽기 페일이 전하 누설로 인한 경우에는 재프로그램에 의한 전하 리프레쉬(charge refresh)로 읽기 페일을 복구하는 반도체 메모리 장치.
  7. 삭제
  8. 제 1 항에 있어서,
    상기 불휘발성 메모리는 낸드 플래시 메모리이고,
    상기 낸드 플래시 메모리 및 상기 메모리 컨트롤러는 하나의 반도체 집적 회로로 구현되고, 상기 하나의 반도체 집적 회로는 원낸드(OneNANDTM)인 것을 특징으로 하는 반도체 메모리 장치.
  9. 삭제
  10. 삭제
  11. 반도체 메모리 장치의 읽기 페일을 분석하는 방법에 있어서:
    상기 반도체 메모리 장치는 데이터를 저장하기 위한 불휘발성 메모리; 및 상기 불휘발성 메모리의 동작을 제어하기 위한 메모리 컨트롤러를 포함하고,
    상기 반도체 메모리 장치의 읽기 페일 분석 방법은
    상기 불휘발성 메모리로부터 읽은 데이터의 에러 정정 코드(ECC) 분석을 통해 전하 누설로 인한 읽기 페일인지 아닌지를 판단하는 단계; 및
    읽기 페일이 전하 누설에 의한 것이 아닌 것으로 판단되면 선택 읽기 전압(Vrd)을 변경하여 다시 읽기 동작을 수행하고, 읽기 페일을 복구하는지 여부에 따라 읽기 페일이 소프트 프로그램에 의한 것인지 아니면 오버 프로그램에 의한 것인지 판단하는 단계를 포함하되,
    상기 메모리 컨트롤러는 읽기 페일이 상기 소프트 프로그램으로 인한 경우에는 재프로그램에 의한 전하 리프레쉬(charge refresh)로 읽기 페일을 복구하고, 읽기 페일이 상기 오버 프로그램으로 인한 경우에는 비선택 읽기 전압(Vread)을 상승함으로 읽기 페일을 복구하는 읽기 페일 분석 방법.
  12. 제 11 항에 있어서,
    상기 선택 읽기 전압(Vrd)을 상승함으로, 상기 소프트 프로그램으로 인한 읽기 페일 원인을 알아내는 읽기 페일 분석 방법.
  13. 제 12 항에 있어서,
    상기 선택 읽기 전압(Vrd)을 상승함으로 인해 읽기 페일이 복구되면 상기 소프트 프로그램으로 인한 읽기 페일로 판단하고, 읽기 페일이 복구되지 않으면 오버 프로그램으로 인한 읽기 페일로 판단하는 읽기 페일 분석 방법.
  14. 삭제
  15. 삭제
  16. 제 11 항에 있어서,
    상기 메모리 컨트롤러는 ECC 분석을 통해 오프 셀 (또는 데이터 0인 셀) 읽기 페일을 검출함으로, 전하 누설로 인한 읽기 페일을 알아내고,
    읽기 페일이 전하 누설로 인한 경우에, 상기 메모리 컨트롤러는 재프로그램에 의한 전하 리프레쉬(charge refresh)로 읽기 페일을 복구하는 읽기 페일 분석 방법.
  17. 삭제
KR1020070134413A 2007-12-20 2007-12-20 반도체 메모리 장치 및 그것의 읽기 페일 분석 방법 Active KR101406279B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020070134413A KR101406279B1 (ko) 2007-12-20 2007-12-20 반도체 메모리 장치 및 그것의 읽기 페일 분석 방법
JP2008296066A JP5242352B2 (ja) 2007-12-20 2008-11-19 半導体メモリ装置及びそれの読み出しフェイル分析方法
US12/275,470 US8839071B2 (en) 2007-12-20 2008-11-21 Semiconductor memory devices that are configured to analyze read failures and related methods of operating such devices
CNA2008101841935A CN101465152A (zh) 2007-12-20 2008-12-19 用于分析读取失败的半导体存储设备和该设备的操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070134413A KR101406279B1 (ko) 2007-12-20 2007-12-20 반도체 메모리 장치 및 그것의 읽기 페일 분석 방법

Publications (2)

Publication Number Publication Date
KR20090066732A KR20090066732A (ko) 2009-06-24
KR101406279B1 true KR101406279B1 (ko) 2014-06-13

Family

ID=40790130

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070134413A Active KR101406279B1 (ko) 2007-12-20 2007-12-20 반도체 메모리 장치 및 그것의 읽기 페일 분석 방법

Country Status (4)

Country Link
US (1) US8839071B2 (ko)
JP (1) JP5242352B2 (ko)
KR (1) KR101406279B1 (ko)
CN (1) CN101465152A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10102059B2 (en) 2015-09-25 2018-10-16 SK Hynix Inc. Data storage device capable of preventing a data retention fail of a nonvolatile memory device and operating method thereof
US10304548B2 (en) 2017-09-11 2019-05-28 SK Hynix Inc. Semiconductor memory device and method of operating the same
KR20190074888A (ko) * 2017-12-20 2019-06-28 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8077515B2 (en) 2009-08-25 2011-12-13 Micron Technology, Inc. Methods, devices, and systems for dealing with threshold voltage change in memory devices
JP5349256B2 (ja) 2009-11-06 2013-11-20 株式会社東芝 メモリシステム
KR20130049332A (ko) * 2011-11-04 2013-05-14 삼성전자주식회사 메모리 시스템 및 그것의 동작 방법
NO2597547T3 (ko) * 2011-11-24 2018-06-02
JP2013137848A (ja) * 2011-12-28 2013-07-11 Univ Of Tokyo メモリコントローラ，フラッシュメモリシステムおよびフラッシュメモリの制御方法
KR20130077401A (ko) 2011-12-29 2013-07-09 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 구동 방법
CN104205235B (zh) * 2012-03-29 2017-08-08 英特尔公司 用于处理从非易失性存储器阵列检索的状态置信度数据的方法和设备
KR101939234B1 (ko) 2012-07-23 2019-01-16 삼성전자 주식회사 메모리 장치, 메모리 시스템 및 상기 메모리 장치의 독출 전압의 제어 방법
US9329948B2 (en) * 2012-09-15 2016-05-03 Seagate Technology Llc Measuring cell damage for wear leveling in a non-volatile memory
KR102081581B1 (ko) * 2012-11-02 2020-02-26 삼성전자 주식회사 메모리 장치 구동 방법
KR102081584B1 (ko) * 2012-11-02 2020-02-26 삼성전자 주식회사 메모리 장치 구동 방법 및 메모리 시스템
US9627085B2 (en) * 2012-11-29 2017-04-18 Silicon Motion Inc. Refresh method for flash memory and related memory controller thereof
KR102131802B1 (ko) * 2013-03-15 2020-07-08 삼성전자주식회사 비휘발성 메모리 장치의 데이터 독출 방법, 비휘발성 메모리 장치, 및 메모리 시스템의 구동 방법
US9367391B2 (en) 2013-03-15 2016-06-14 Micron Technology, Inc. Error correction operations in a memory device
US9378830B2 (en) * 2013-07-16 2016-06-28 Seagate Technology Llc Partial reprogramming of solid-state non-volatile memory cells
CN105518795B (zh) 2013-09-13 2019-08-13 东芝存储器株式会社 半导体存储装置以及存储系统
US9342401B2 (en) * 2013-09-16 2016-05-17 Sandisk Technologies Inc. Selective in-situ retouching of data in nonvolatile memory
US12158814B2 (en) * 2014-08-07 2024-12-03 Pure Storage, Inc. Granular voltage tuning
US9563504B2 (en) 2014-12-05 2017-02-07 Sandisk Technologies Llc Partial block erase for data refreshing and open-block programming
US9928138B2 (en) * 2015-02-17 2018-03-27 Toshiba Memory Corporation Memory system
US9852795B2 (en) 2015-09-24 2017-12-26 Samsung Electronics Co., Ltd. Methods of operating nonvolatile memory devices, and memory systems including nonvolatile memory devices
KR102389432B1 (ko) * 2017-11-07 2022-04-25 에스케이하이닉스 주식회사 메모리 시스템 및 그의 동작방법
US11742879B2 (en) 2019-03-13 2023-08-29 Samsung Electronics Co., Ltd. Machine-learning error-correcting code controller
US11221769B2 (en) * 2019-09-27 2022-01-11 Samsung Electronics Co., Ltd. Performing noise cancellation on a memory device using a neural network
US12119840B2 (en) 2019-03-13 2024-10-15 Samsung Electronics Co., Ltd. Machine-learning error-correcting code controller
CN110706735B (zh) * 2019-09-30 2021-09-14 中国科学院微电子研究所 一种NAND Flash存储器读阈值电压修复方法
KR20220021992A (ko) 2020-08-14 2022-02-23 삼성전자주식회사 비휘발성 메모리 장치, 그것의 동작 방법, 그것을 제어하는 제어기, 및 그것을 포함하는 저장 장치
US11942174B2 (en) * 2021-02-09 2024-03-26 Micron Technology, Inc. Topology-based retirement in a memory system
US12254218B2 (en) * 2022-10-26 2025-03-18 SanDisk Technologies, Inc. Read schemes with adjustment for neighboring word line sanitization

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004326867A (ja) 2003-04-22 2004-11-18 Toshiba Corp データ記憶システム
JP2007500411A (ja) 2003-07-29 2007-01-11 サンディスク　コーポレイション オーバー・プログラミングされたメモリを検出する技術

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4549295A (en) 1983-06-21 1985-10-22 International Business Machines Corporation System for identifying defective media in magnetic tape storage systems
US5237535A (en) * 1991-10-09 1993-08-17 Intel Corporation Method of repairing overerased cells in a flash memory
US5657332A (en) * 1992-05-20 1997-08-12 Sandisk Corporation Soft errors handling in EEPROM devices
US5475693A (en) 1994-12-27 1995-12-12 Intel Corporation Error management processes for flash EEPROM memory arrays
JPH09204367A (ja) 1996-01-25 1997-08-05 Mitsubishi Electric Corp フラッシュディスクカードにおけるフラッシュメモリデータのリフレッシュ方法
JP3098486B2 (ja) 1998-03-31 2000-10-16 山形日本電気株式会社 不揮発性半導体記憶装置
JP4707803B2 (ja) 2000-07-10 2011-06-22 エルピーダメモリ株式会社 エラーレート判定方法と半導体集積回路装置
US6799291B1 (en) * 2000-11-20 2004-09-28 International Business Machines Corporation Method and system for detecting a hard failure in a memory array
JP2004087028A (ja) * 2002-08-28 2004-03-18 Toshiba Corp ディスクドライブ及びデータ再生方法
JP4133166B2 (ja) * 2002-09-25 2008-08-13 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
KR100719380B1 (ko) * 2006-03-31 2007-05-18 삼성전자주식회사 향상된 신뢰성 특성을 갖는 다치 플래시 메모리 장치 및그것을 포함한 메모리 시스템
US7596738B2 (en) * 2004-11-17 2009-09-29 Sun Microsystems, Inc. Method and apparatus for classifying memory errors
US7308525B2 (en) * 2005-01-10 2007-12-11 Sandisk Il Ltd. Method of managing a multi-bit cell flash memory with improved reliablility and performance
US7324391B2 (en) 2005-04-06 2008-01-29 Texas Instruments Incorporated Method for determining and classifying SRAM bit fail modes suitable for production test implementation and real time feedback
KR100663368B1 (ko) 2005-12-07 2007-01-02 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 데이터 라이트 및 리드방법
US7474560B2 (en) * 2006-08-21 2009-01-06 Micron Technology, Inc. Non-volatile memory with both single and multiple level cells
KR100802059B1 (ko) 2006-09-06 2008-02-12 삼성전자주식회사 읽기 디스터브로 인한 배드 블록의 생성을 억제할 수 있는메모리 시스템 및 그것의 동작 방법
WO2008039692A2 (en) 2006-09-27 2008-04-03 Sandisk Corporation Memory with cell population distribution assisted read margining
US7886204B2 (en) 2006-09-27 2011-02-08 Sandisk Corporation Methods of cell population distribution assisted read margining
US7716538B2 (en) 2006-09-27 2010-05-11 Sandisk Corporation Memory with cell population distribution assisted read margining
KR100865830B1 (ko) 2007-02-22 2008-10-28 주식회사 하이닉스반도체 메모리 소자의 독출 방법
US7675772B2 (en) * 2007-10-26 2010-03-09 Micron Technology, Inc. Multilevel memory cell operation

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004326867A (ja) 2003-04-22 2004-11-18 Toshiba Corp データ記憶システム
JP2007500411A (ja) 2003-07-29 2007-01-11 サンディスク　コーポレイション オーバー・プログラミングされたメモリを検出する技術

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10102059B2 (en) 2015-09-25 2018-10-16 SK Hynix Inc. Data storage device capable of preventing a data retention fail of a nonvolatile memory device and operating method thereof
US10304548B2 (en) 2017-09-11 2019-05-28 SK Hynix Inc. Semiconductor memory device and method of operating the same
US10580503B2 (en) 2017-09-11 2020-03-03 SK Hynix Inc. Semiconductor memory device and method of operating the same
KR20190074888A (ko) * 2017-12-20 2019-06-28 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
KR102407571B1 (ko) 2017-12-20 2022-06-13 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법

Also Published As

Publication number Publication date
CN101465152A (zh) 2009-06-24
US8839071B2 (en) 2014-09-16
JP2009151919A (ja) 2009-07-09
US20090164871A1 (en) 2009-06-25
KR20090066732A (ko) 2009-06-24
JP5242352B2 (ja) 2013-07-24

Similar Documents

Publication Publication Date Title
KR101406279B1 (ko) 반도체 메모리 장치 및 그것의 읽기 페일 분석 방법
CN108573722B (zh) 操作非易失性存储器件的方法和非易失性存储器件
KR101944793B1 (ko) 플래시 메모리를 포함하는 플래시 메모리 시스템 및 그것의 비정상 워드 라인 검출 방법
US8270227B2 (en) Nonvolatile memory device and method of reading same
KR101530997B1 (ko) 셀간 간섭을 집중시키는 불휘발성 메모리 장치의 프로그램 방법
US8379456B2 (en) Nonvolatile memory devices having dummy cell and bias methods thereof
JP5289845B2 (ja) フラッシュメモリ装置及びそれのプログラム復旧方法
KR102452994B1 (ko) 반도체 메모리 장치 및 그 동작 방법
KR101464256B1 (ko) 온도 센서를 포함하는 메모리 시스템
US20130308391A1 (en) Method of programming non-volatile memory device and non-volatile memory device using the same
CN113223593B (zh) 存储单元的读取电压优化方法、3d存储器的控制器及其操作方法
JP2009037619A (ja) メモリシステム及びその読み出し方法
KR20090055314A (ko) 읽기 디스터번스를 줄일 수 있는 불휘발성 메모리 장치
JP2009140564A (ja) Ｎａｎｄ型フラッシュメモリおよびメモリシステム
KR101967368B1 (ko) 반도체 메모리 장치 및 이의 동작 방법
KR20100104840A (ko) 셀 패턴에 따라 추가 ｅｃｃ가 가능한 반도체 메모리 장치,상기 장치를 포함하는 전자 시스템
US8218371B2 (en) Multi-bit flash memory device and method of analyzing flag cells of the same
KR101642930B1 (ko) 더미 셀을 갖는 불휘발성 메모리 장치 및 그것의 프로그램 방법
KR20100045739A (ko) 불휘발성 메모리 장치, 그것의 프로그램 방법, 그리고 그것을 포함하는 메모리 시스템
KR101435889B1 (ko) 공통 소스 라인 전압을 제어하는 플래시 메모리 장치,그것의 프로그램 검증 방법, 그리고 그것을 포함하는메모리 시스템
KR101360133B1 (ko) 불휘발성 메모리 장치 및 그것의 읽기 방법
KR20090066691A (ko) 읽기 사이클 수를 늘릴 수 있는 반도체 메모리 장치
KR101642935B1 (ko) 더미 셀을 갖는 불휘발성 메모리 장치 및 그것의 바이어스 방법
CN112037837A (zh) 存储器系统、存储器控制器和存储器设备
EP4478364A1 (en) Storage device including a read reclaim module and a reclaim operation method thereof

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20071220

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20121121

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20071220

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20131030

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20140430

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20140603

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20140605

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20190530

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20190530

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20220525

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20230524

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20240527

Start annual number: 11

End annual number: 11