[go: up one dir, main page]

KR101393806B1 - 다단계 물리적 복제 불가 함수 시스템 - Google Patents

다단계 물리적 복제 불가 함수 시스템 Download PDF

Info

Publication number
KR101393806B1
KR101393806B1 KR1020130036430A KR20130036430A KR101393806B1 KR 101393806 B1 KR101393806 B1 KR 101393806B1 KR 1020130036430 A KR1020130036430 A KR 1020130036430A KR 20130036430 A KR20130036430 A KR 20130036430A KR 101393806 B1 KR101393806 B1 KR 101393806B1
Authority
KR
South Korea
Prior art keywords
puf
response
basic
generated
puf system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020130036430A
Other languages
English (en)
Inventor
유영갑
김승열
Original Assignee
충북대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 충북대학교 산학협력단 filed Critical 충북대학교 산학협력단
Priority to KR1020130036430A priority Critical patent/KR101393806B1/ko
Application granted granted Critical
Publication of KR101393806B1 publication Critical patent/KR101393806B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3271—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/30—Authentication, i.e. establishing the identity or authorisation of security principals
    • G06F21/31—User authentication
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3271—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response
    • H04L9/3278—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response using physically unclonable functions [PUF]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Storage Device Security (AREA)

Abstract

본 발명은 다수의 물리적 복제 불가 함수(Physical Unclonable Function, PUF) 셀(cell) 들을 포함하고, 입력되는 챌린지(challenge) 비트와 생성되는 리스판스(response) 비트의 길이가 고정되어 있는 PUF 시스템을 기본 PUF 시스템이라고 할 때, 다단계 물리적 복제 불가 함수 시스템의 동작에 필요한 제어신호를 발생시키는 제어부, 하나 이상의 기본 PUF 시스템을 포함하여 이루어지며, 첫번째 기본 PUF 시스템에서 챌린지 비트를 입력받아 리스판스 비트를 생성하고, 두번째 기본 PUF 시스템에서는 첫번째 기본 PUF 시스템에서 생성된 리스판스 비트를 입력으로 하여 리스판스 비트를 생성하는 방식으로 다단계로 구성되는 난수 생성부 및 상기 제어부의 제어신호에 따라, 상기 난수 생성부에서 마지막 단계의 기본 PUF 시스템에서 생성된 리스판스 비트와 상기 챌린지 비트 중에서 하나를 선택하여 상기 첫번째 기본 PUF 시스템의 입력에 제공하는 선택부를 포함한다.

Description

다단계 물리적 복제 불가 함수 시스템 {Multistage Physical Unclonable Function System}
본 발명은 물리적 복제 불가 함수(Physical Unclonable Function, PUF)에 관한 것으로서, 더욱 상세하게는 하나의 장치가 외부의 공격으로 비밀 키가 공개되었을 때, 공격당한 그 장치를 제외하고 다른 장치에서 공개된 비밀 키로 사용할 수 없도록 하는 물리적 복제 불가 함수 시스템에 관한 것이다.
정보통신 네트워크, 즉 인터넷 및 네트워크의 발전으로 보안의 중요성이 지속적으로 증가되고 있다. 또한, 인터넷 뱅킹，인터넷 쇼핑 및 공공기관의 증명서 등 네트워크상에서 금전 및 개인 정보가 거래되고 활용되기 때문에, 이와 같은 주요정보를 보호해야하는 보안 시스템이 요구되고 있다. 따라서 주민등록증과 지문처럼 개인 식별이 가능한 칩이 만들어질 필요가 있다.
보통 보안 기술은 소프트웨어 및 하드웨어를 이용하여 구성된다. 두 경우 모두 비밀 키를 사용하고 비밀 키를 안전하게 보관하여야 한다. 비밀 키가 외부의 공격으로 공개되었을 때 이 키는 다른 장치에서 그대로 사용될 수 있다. 이러한 경우에 대비한 보안 기술로서, 물리적 복제 불가 함수(Physical Unclonable Function, PUF)가 있다.
Physical Unclonable Function(PUF)는 물리적으로 복제가 불가능하도록 구현하여 보안 성능을 높이는 기술로서, 물리적 복제방지 기능을 수행한다. PUF는 인간의 지문처럼 각 소자 고유의 인식정보를 생성시키는 것이다. 고유 인식정보는 하나의 장치가 외부의 공격으로 비밀 키가 공개되더라도 공격당한 장치를 제외하고 다른 장치는 공개된 비밀 키를 사용할 수 없게 한다. PUF를 이용하면 지문의 효과를 각 소자마다 디지털 형식으로 제공할 수 있다.
PUF회로는 기존의 반도체 공정을 활용하여 작은 면적의 회로로 만들 수 있다. PUF 회로는 회로구조가 동일한 셀(cell) 들로 구성되고 같은 제조 공정으로 만들어지지만 제조 공정 편차에 따라 셀(cell) 들이 미세하게 서로 다른 값들을 출력한다. 이처럼, PUF 회로는 여러 셀들마다 미세한 차이를 검출하여 지문처럼 사용하는 것이다.
PUF 회로에 입력신호인 챌린지(challenge) 비트(bit)를 입력하면 PUF 셀(cell) 각각은 고유한 리스판스(response) 비트(bit)를 출력한다. 즉, PUF 회로에서는 같은 셀(cell) 회로를 반복하여 동일한 공정으로 제조하여도 다른 리스판스(response) 발생능력을 갖는 것이다. 이러한 성질이 PUF 회로에서 물리적인 복제불가의 특성을 갖게 한다.
PUF 시스템은 PUF 셀(cell)이 모여 구성되며 이 시스템의 입력 값과 출력 값은 각각 챌린지(challenge)와 리스판스(response)로 나타낸다. PUF 셀의 리스판스(response) 비트(bit)는 PUF 셀 각각 모두 고유한 값을 갖고 있기 때문에, PUF 시스템은 동일한 챌린지(challenge) 비트(bit)를 입력 받더라도 각각 고유한 리스판스(response) 비트(bit) 값을 갖게 된다.
각각의 PUF 시스템은 동일한 챌린지(challenge)를 입력받아도 서로 다른 리스판스(response)를 출력한다. 따라서 각각의 PUF 시스템은 각각 챌린지(challenge)와 리스판스(response)의 쌍으로 이루어진다. 그러므로 PUF 시스템을 갖는 장치들은 챌린지(challenge)에 따라 리스판스(response)가 모두 다르기 때문에 고유한 장치 식별이 가능하다. 이러한 특성으로 챌린지(challenge)와 리스판스(response)쌍을 이용하여 전자지문 및 암호화 장치에 사용할 수 있다.
종래 PUF 시스템에서는 챌린지(challenge)와 리스판스(response) 쌍이 노출될 수 있는 문제점이 있다. 그리고 종래 PUF 시스템에서는 하나의 챌린지(challenge)를 입력받아 고정된 리스판스(response) 비트(bit) 길이만 출력하며, 하나의 챌린지를 입력받아 비선형 임의의 값을 갖는 챌린지를 재 생성하여 고정된 리스판스 비트 이상의 길이를 갖는 리스판스(response) 비트(bit)를 출력하는 것이 불가능하다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 하나의 챌린지(challege)를 입력받아 하나 또는 하나 이상의 리스판스(response)를 생성할 수 있도록 PUF(Physical Unclonabel Function) 셀(cell)을 다단으로 구성하고 반복 수행하여 새로운 리스판스를 생성하는 다단계 PUF 시스템을 제공하는데 그 목적이 있다.
본 발명의 목적은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
이와 같은 목적을 달성하기 위한 본 발명은 다수의 물리적 복제 불가 함수(Physical Unclonable Function, PUF) 셀(cell) 들을 포함하고, 입력되는 챌린지(challenge) 비트와 생성되는 리스판스(response) 비트의 길이가 고정되어 있는 PUF 시스템을 기본 PUF 시스템이라고 할 때, 다단계 물리적 복제 불가 함수 시스템의 동작에 필요한 제어신호를 발생시키는 제어부, 하나 이상의 기본 PUF 시스템을 포함하여 이루어지며, 첫번째 기본 PUF 시스템에서 챌린지 비트를 입력받아 리스판스 비트를 생성하고, 두번째 기본 PUF 시스템에서는 첫번째 기본 PUF 시스템에서 생성된 리스판스 비트를 입력으로 하여 리스판스 비트를 생성하는 방식으로 다단계로 구성되는 난수 생성부 및 상기 제어부의 제어신호에 따라, 상기 난수 생성부에서 마지막 단계의 기본 PUF 시스템에서 생성된 리스판스 비트와 상기 챌린지 비트 중에서 하나를 선택하여 상기 첫번째 기본 PUF 시스템의 입력에 제공하는 선택부를 포함한다.
상기 난수 생성부에서 각각의 기본 PUF 시스템에서 생성되는 각 리스판스와 입력된 데이터를 논리적 배타합(exclusive OR, XOR)하여 암호화된 데이터를 생성하는 암호화부를 더 포함할 수 있다.
상기 난수 생성부에서 각각의 기본 PUF 시스템에서 생성되는 각 리스판스가 각 디바이스에 입력될 수 있다.
상기 제어부의 제어에 따라 상기 난수 생성부에서 마지막 단계의 기본 PUF 시스템에서 생성된 리스판스들을 선택하여, 각 디바이스의 입력에 제공하기 위한 제2 선택부를 더 포함할 수 있다.
본 발명에 의하면 하나의 챌린지(challenge)를 가지고 다수의 리스판스(response)를 생성하는 다단계 PUF 시스템을 제공함으로써, 기존의 PUF 시스템에서 구현되는 방식보다 간단하게 스마트카드, RFID, 보안 키 등에 적용할 수 있으며, 높은 보안 수준을 유지할 수 있도록 하는 효과가 있다. 따라서 현대의 인터넷 및 네트워크와 같이 온라인에서 이루어지는 정보의 안정성을 높이고 활용성을 높이는데 기여할 것으로 기대된다.
본 발명의 PUF 시스템은 기존의 PUF 시스템에서 챌린지에 고정되어 있는 리스판스를 하나 이상의 리스판스들로 구성할 수 있으며, 이를 이용하여 리스판스의 길이를 임의로 조절할 수 있다. 따라서, 본 발명의 PUF 시스템은 기존의 PUF 시스템에서 생성하는 인증코드 및 비밀 키보다 더 효율적이고 보안 성능이 뛰어난 인증코드 및 비밀 키를 생성할 수 있는 효과가 있다. 또한 하나의 챌린지를 가지고 하나 이상의 리스판스를 생성하여 하나 이상의 장치에 적용할 수 있다.
본 발명은 기존의 PUF 시스템을 확장하여 입력 챌린지에 리스판스를 다단계로 입력시켜 새로운 다수의 리스판스를 생성하는 방법으로 활용성을 높이며, 챌린지와 리스판스의 쌍이 드러나지 않고, PUF의 특성에 의해 리스판스를 가지고 역으로 챌린지를 추측할 수 없다는 장점이 있다.
또한, 본 발명에 의하면 하나의 챌린지로 여러 개의 리스판스를 생성할 수 있으며, 이러한 특징을 스트림암호, 단방향해쉬함수 등에 응용할 수 있다. 예를 들어, 본 발명의 PUF 시스템은 하나의 챌린지 입력으로 리스판스를 무제한으로 발생시킬 수 있으며, 이 리스판스를 스트림 암호의 키로 사용함으로써 간단한 회로 구조를 통하여 매우 높은 보안 성능을 갖는 암호모듈을 만들 수 있다.
도 1은 본 발명의 제1 실시예에 따른 PUF 시스템의 구조를 보여주는 블록도이다.
도 2는 본 발명의 제2 실시예에 따른 PUF 시스템의 구조를 보여주는 블록도이다.
도 3은 본 발명의 제1 실시예에 따른 PUF 시스템에서 장치를 연결한 모습을 보여주는 블록도이다.
도 4는 본 발명의 제3 실시예에 따른 PUF 시스템의 구조를 보여주는 블록도이다.
도 5는 본 발명의 제4 실시예에 따른 PUF 시스템의 구조를 보여주는 블록도이다.
도 6은 본 발명의 제5 실시예에 따른 PUF 시스템의 구조를 보여주는 블록도이다.
도 7은 본 발명의 제6 실시예에 따른 PUF 시스템의 구조를 보여주는 블록도이다.
도 8은 본 발명의 제7 실시예에 따른 PUF 시스템의 구조를 보여주는 블록도이다.
이하, 첨부된 도면을 참조해서 본 발명의 실시예를 상세히 설명하면 다음과 같다. 우선 각 도면의 구성 요소들에 참조 부호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 그리고, 본 발명을 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 명세서 전반에 걸쳐서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라, 다른 구성요소를 더 포함할 수 있다는 것을 의미한다.
본 발명은 물리적 복제 불가 함수(Physical Unclonable Function, 이하 'PUF'라 함) 시스템에 관한 것이다.
PUF 시스템은 PUF 셀(cell) 들이 모여 구성되어 있다. 본 발명은 PUF 셀(cell)들로 구성된 PUF 시스템을 하나 또는 하나 이상을 이용하여 구성되는 다단계 PUF 시스템이다. 다단계 PUF 시스템은 하나의 챌린지(challenge) 신호를 입력받아 다수의 리스판스(response) 신호를 출력한다.
기본 PUF 시스템에서는 챌린지(challenge)와 리스판스(response)는 PUF 시스템을 구성하는 PUF 셀(cell)의 개수에 의해 결정되고, 챌린지(challenge)와 리스판스(response)의 비트(bit)의 길이는 동일하거나 서로 다르게 구성될 수 있으며, 한번 결정된 PUF 시스템의 챌린지(challenge)와 리스판스(response)의 비트(bit) 길이는 고정된다.
본 발명의 다단계 PUF 시스템은 챌린지와 리스판스의 비트 길이가 고정된 기본 PUF 시스템을 하나 또는 하나 이상으로 구성하고 반복하는 다단계 PUF 시스템이다. 본 발명의 다단계 PUF 시스템은 기본 PUF 시스템의 챌린지를 입력받아 하나이상의 리스판스를 출력한다. 기존의 PUF 시스템은 기본 PUF 시스템의 챌린지를 입력받아 고정된 리스판스의 비트 길이 이상으로 출력하는 것이 불가능하다. 이에 반해, 본 발명의 다단계 PUF 시스템은 기본 PUF 시스템의 리스판스의 비트 길이 이상의 출력이 가능하다.
도 1은 본 발명의 제1 실시예에 따른 PUF 시스템의 구조를 보여주는 블록도이다.
도 1에서 보는 바와 같이, 본 발명은 하나 또는 하나 이상의 기본 PUF 시스템으로 구성되어 있으며, 기본 PUF 시스템이 n개로 구성되어 있다.
도 1을 참조하면, 본 발명은 물리적 복제가 불가능한 다단계 PUF 시스템을 제안한다. 본 발명의 제1 실시예에서 다단계 PUF 시스템은 선택부(110), 제어부(120), 난수 생성부(130)를 포함한다.
난수 생성부(130)는 다수의 기본 PUF 시스템으로 구성된다.
선택부(110)는 제어부의 제어에 따라 챌린지 비트와 제어부(120)의 제어에 따라 마지막 단계의 PUF 시스템(PUF#n)에서 생성된 리스판스 비트 중에서 하나를 선택하여 출력한다.
제어부(120)는 챌린지 비트와 제어부(120)의 제어에 따라 마지막 단계의 PUF 시스템(PUF#n)에서 생성된 리스판스 비트 중에서 하나를 선택하는 제어 신호를 생성하고, 반복되는 횟수를 결정한다.
도 1의 실시예에서, 첫 번째 동작은 최초 챌린지 비트(challenge bits)가 입력되면 n개의 PUF 시스템에서 각각 리스판스(R'0, R'1, …, R'n)들을 출력하는 것이다.
첫번째 PUF 시스템(PUF #0)은 챌린지(challenge)를 입력받아 리스판스(response)를 출력한다. PUF #1부터 PUF #n-1까지는 전단의 리스판스(response)를 입력으로 받아 리스판스(response)를 생성하여 출력한다.
두 번째 동작은 난수생성부(130)의 PUF #n에서 출력된 리스판스(response)를 제어부(120)의 제어에 따라 선택부(110)에서 선택하여 PUF #0에 입력으로 제공한다. 마찬가지로, PUF #1부터 PUF #n-1까지는 전단의 리스판스(response)를 입력으로 받아 새로운 리스판스(response)를 생성하여 출력한다.
이와 같은 방식으로 세 번째 동작이 반복적으로 이루어진다. 따라서 본 발명의 다단계 PUF 시스템에서는 하나의 입력 챌린지(challenge)에 출력 리스판스(response)를 무제한으로 생성할 수 있다.
도 1의 다단계 PUF 시스템에서 챌린지(challenge)가 입력되면 첫 번째 PUF 시스템(PUF#0)에 챌린지 비트(challenge bits)가 입력된다. 그리고 두 번째 PUF 시스템(PUF#1)에는 이전 PUF 시스템(PUF#0)의 출력 리스판스(response)가 입력된다. 이런 식으로, 마지막 단계 PUF 시스템(PUF#n)의 리스판스(response)는 제어부(120)의 제어신호에 따라 첫 번째 PUF 시스템(PUF#0)의 입력으로 입력된다.
이처럼 본 발명의 다단계 PUF 시스템에서는 하나의 챌린지(challenge) 입력으로 기본 PUF 시스템의 개수만큼 리스판스의 출력이 가능하다. 또한 마지막 단계 PUF 시스템(PUF#n)의 리스판스(response)가 첫 번째 기본 PUF 시스템(PUF#0)에 입력되면서 또 다른 리스판스가 기본 PUF 개수만큼 생성된다. 그러므로 본 발명의 다단계 PUF 시스템에서는 하나의 챌린지(challenge) 신호를 이용하여 무한대의 리스판스를 생성할 수 있다.
도 2는 본 발명의 제2 실시예에 따른 PUF 시스템의 구조를 보여주는 블록도이다.
도 2를 참조하면, 제2 실시예에 따른 다단계 PUF 시스템은 제1 실시예의 다단계 PUF 시스템에서 암호화부(240)가 추가된 구성이다.
암호화부(240)에서는 난수생성부(130)에서 생성된 리스판스와 데이터를 배타적 논리합(exclusive OR, XOR)(242)하는 방식으로 암호화한다. 즉, 암호화부(240)에서는 챌린지(challenge)를 입력받아 생성된 리스판스( R'0, R'1, R'2, …, R'n)들과 데이터를 XOR하여 데이터 Di를 D'0, D'1, …, D'n 으로 암호화 한다.
도 2에서 보는 바와 같이, 본 발명에서는 스트림암호(stream cipher) 블록으로 사용할 수 있다.
참고로 스트림 암호(stream cipher)는 선형 시프트 레지스터를 이용한 이진 수열 발생기로 평문을 일련의 비트열로 취급하여 한 번에 1비트씩 또는 바이트(byte) 단위로 암호화시키는 암호 시스템을 말한다. 스트림 암호는 빠르게 디자인될 수 있고 실제로 어떠한 블록 암호보다도 빠르다. 블록 암호는 큰 블록 데이터를 사용하지만 스트림 암호는 일반적으로 평문의 작은 단위인 비트를 사용한다. 스트림 암호에서 암호화는 일반적으로 비트 단위 배타적 논리합(XOR) 연산으로 평문과 키 스트림과의 결합을 통해서 생성된다.
본 발명에서 스트림 암호는 비밀 키와 데이터를 XOR하여 구성된다.
도 2는 도 1의 회로에 XOR하여 데이터를 암호화하는 스트림 암호 블록을 예시한 구성도이다. 도 2의 실시예에서 도 1의 리스판스(response)들은 스트림 암호의 비밀 키로 사용된다.
기본 PUF의 리스판스(response) 길이는 고정되어 있으나, 본 발명의 다단계 PUF 시스템은 기본 PUF 시스템의 개수와 반복 횟수에 의해 리스판스(response) 길이의 제한이 없다. 따라서 스트림 암호의 비밀 키로 사용되는 리스판스의 비트 길이가 제한이 없으므로, 스트림 암호의 비밀 키의 길이는 무한대라고 볼 수 있다.
스트림 암호는 비밀 키의 길이가 보안 성능을 좌우한다. 스트림 암호의 비밀 키의 길이가 데이터의 길이와 같으면 거의 완전한 암호라고 한다. 하지만 비밀 키의 길이가 길면 이 비밀 키를 보호하기 어렵다.
본 발명에서 제안하는 다단계 PUF 시스템은 챌린지 하나를 입력받아 다수의 리스판스(response)를 생성한다. 생성된 리스판스들은 스트림 암호로 사용되고 이를 생성하는 챌린지(challenge)의 길이는 비교적 짧기 때문에 비밀 키를 보호하는데 매우 효과적이다. 따라서 본 발명에서 제안하는 다단계 PUF 시스템을 사용한 스트림 암호는 비밀 키의 길이가 무한하기 때문에 보안성능이 매우 뛰어나다고 할 수 있다.
도 3은 본 발명의 제1 실시예에 따른 PUF 시스템에서 장치를 연결한 모습을 보여주는 블록도이다.
도 3은 제1 실시예의 다단계 PUF 시스템과 다수의 디바이스들로 구성된다.
제1 실시예에서의 다단계 PUF 시스템에서 생성된 리스판스들(R'0, R'1, …, R'n)은 각 디바이스(디바이스#0, 디바이스#1, ..., 디바이스 #n)들의 인증코드 및 비밀 키 입력으로 사용된다. 예를 들면 디바이스(device)들이 암호프로세서일 때, 다단계 PUF 시스템에서 생성된 리스판스들을 이용하여 암호프로세서의 비밀 키를 모두 다르게 입력시킬 수 있다. 이때, 리스판스(R'0, R'1, R'2, …, R'n)들은 모두 예측 불가능하고 서로 다르기 때문에 보안성능 향상에 기여한다.
도 3을 참조하면, 하나의 챌린지 비트(challenge bits)를 입력받아 서로 다른 리스판스(response)들을 생성하고 생성된 리스판스(response)를 각기 서로 다른 디바이스(디바이스#0, 디바이스#1, ..., 디바이스 #n)에 입력하여 장치인증 및 암호화 등을 수행하는 것을 나타낸다. 예를 들면 다수의 암호프로세서가 있을 때, 본 발명의 다단계 PUF 시스템에서는 각각의 암호프로세서에 예측이 불가한 비밀키를 인가할 수 있다.
도 4는 본 발명의 제3 실시예에 따른 PUF 시스템의 구조를 보여주는 블록도이다.
도 4를 참조하면, 본 발명의 제3 실시예에 따른 다단계 PUF 시스템은 선택부(410), 제어부(420), 난수 생성부(430)를 포함하여 이루어진다.
본 발명의 제3 실시예에 따른 다단계 PUF 시스템에서 첫 번째 동작은 최초 챌린지(challenge)를 입력받아 n개의 PUF 시스템을 통해 리스판스(response)들을 출력하는 것이다. 즉, PUF #0은 챌린지(challenge)를 입력받아 리스판스(response)를 출력한다. 그리고, PUF #1부터 PUF #n-1까지는 전단의 리스판스(response)를 입력으로 받아 리스판스(R'j)를 출력한다.
두 번째 동작은 난수생성부(430)의 PUF #n에서 출력된 리스판스(R'j)를 제어부(420)의 제어에 따라 선택부(410)에서 선택하여 PUF #0에 입력으로 들어가도록 하고, PUF #1부터 PUF #n-1까지는 전단의 리스판스(response)를 입력으로 받아 리스판스response(R'j)를 출력한다. 이러한 방식으로 두 번째 동작이 반복적으로 이루어진다. 따라서 본 발명의 제3 실시예에 따른 다단계 PUF 시스템에서는 하나의 입력 챌린지(challenge)로 무제한의 출력 리스판스(R'j)를 생성할 수 있게 된다.
도 4는 다수의 기본 PUF 시스템에서 마지막 기본 PUF 시스템(PUF #n)의 출력 리스판스(response)만을 사용하고, 그 출력 리스판스(response)를 다시 첫 번째 기본 PUF 시스템(PUF #0)에 입력시키는 방식으로 반복하여 리스판스(response)를 생성하는 시스템이다.
도 4에 도시된 제3 실시예에 따른 다단계 PUF 시스템이 도 1에 도시된 제1 실시예에 따른 다단계 PUF 시스템과 다른 점은 마지막 기본 PUF 시스템(PUF #n)의 리스판스만을 사용한다는 점이다.
도 5는 본 발명의 제4 실시예에 따른 PUF 시스템의 구조를 보여주는 블록도이다.
도 5를 참조하면, 제4 실시예에 따른 다단계 PUF 시스템은 제3 실시예의 다단계 PUF 시스템에서 암호화부(440)가 추가된 구성이다.
난수 생성부(430)에서 생성된 리스판스(R'j)와 데이터 Di를 XOR(442)하여 암호화하여 D'i의 암호문을 생성한다. 결국, 도 5의 실시예에서 다단계 PUF 시스템은 하나의 챌린지(challenge)를 입력받아 생성된 리스판스(R'j)와 데이터 Di를 XOR하여 D'i로 암호화한다.
도 6은 본 발명의 제5 실시예에 따른 PUF 시스템의 구조를 보여주는 블록도이다. 제5 실시예에 따른 다단계 PUF 시스템은 제1 선택부(610), 제어부(620), 난수 생성부(630), 제2 선택부(640)를 포함하여 이루어진다.
도 6의 제5 실시예에 따른 다단계 PUF 시스템은 제3 실시예의 구성에서 제2 선택부(640)가 추가되고, 제2 선택부(640)에 다수의 디바이스(디바이스 #0, ..., 디바이스 #n)가 연결된 예이다.
제5 실시예에 따른 다단계 PUF 시스템은 생성된 리스판스 R'j를 각 디바이스의 인증코드 및 비밀 키 입력으로 사용하도록 제공한다. 예를 들면 디바이스(디바이스 #0, ..., 디바이스 #n)들이 암호 프로세서일 때, 다단계 PUF 시스템은 제어부(620)의 제어에 따라 제2 선택부(640)를 통하여 각 디바이스 별로 각각 다른 비밀 키를 제공하여 입력되도록 한다. 이 때 출력된 리스판스(R'j)들은 모두 예측불가능하고 서로 다르기 때문에 보안성능 향상에 기여한다.
도 7은 본 발명의 제6 실시예에 따른 PUF 시스템의 구조를 보여주는 블록도이다.
도 7을 참조하면, 본 발명의 제6 실시예에 따른 다단계 PUF 시스템은 첫 번째 리스판스(response)를 입력받아 새로운 임의의 수를 발생시키는 부호화부(736)를 갖는 다단계 PUF 시스템이다.
부호화부(736)는 생성할 리스판스의 수 만큼 임의의 수를 발생시키고, 그 임의의 수를 PUF 시스템의 입력으로 사용하여 리스판스(response)를 생성한다. 그리고 생성된 리스판스와, 리스판스를 생성하기 위해 사용한 임의의 수를 XOR하여 최종 리스판스를 생성한다.
도 7의 본 발명의 제6 실시예에 따른 다단계 PUF 시스템은 제1 선택부(710), 제어부(720), 난수 생성부(730)를 포함하여 이루어진다.
난수 생성부(730)는 PUF(732), 제2 선택부(734), 부호화부(736), XOR(738)를 포함하여 이루어진다.
난수생성부(730)의 PUF(732)는 하나 또는 하나 이상의 기본 PUF 시스템을 나타내며, 도 4와 같이 PUF #0에서 PUF #n까지 구성될 수 있다.
제6 실시예에 따른 다단계 PUF 시스템에서 첫 번째 동작은 최초 입력되는 챌린지 신호를 제어부(720)의 제어에 따라 제1 선택부(710)에서 선택한다.
PUF(732)는 챌린지(challenge) Ci를 입력받아 리스판스(response)를 출력한다. PUF(732)에서 출력된 최초의 리스판스(response)는 R_init이다.
부호화부(736)는 R_init을 입력받아 RN을 생성한다. RN의 bit 길이는 챌린지 비트(challenge bit_ 길이와 동일하다. 그리고 RN은 필요한 출력 리스판스(response)의 수만큼 생성된다. 즉, RN은 R_init을 입력받아 부호화부(736)에서 생성된 임의의 수이고, RN의 개수는 필요로 하는 출력 리스판스(response)의 수만큼 생성된다. 생성된 RN들의 값은 서로 다르다.
두 번째 동작은 생성된 RN을 제1 선택부(710)를 통해 PUF(732)의 입력으로 사용한다. 그리고 PUF(732)의 출력은 제2 선택부(734)를 통해 리스판스 R'j를 출력하고, 출력된 R'j는 부호화부(736)로부터 입력된 RN과 XOR(738)하여 비밀 키(R_key) 또는 인증 키(I_key)를 리스판스 비트로 출력한다.
세 번째 동작은 두 번째 동작에서 수행된 동작이 반복되며, 이때 RN의 값은 최초 R_init을 이용하여 부호화부(736)에서 생성되는 임의의 수이고, 이 값은 반복될 때마다 이전의 RN 값과 다른 임의의 값이다.
도 8은 본 발명의 제7 실시예에 따른 PUF 시스템의 구조를 보여주는 블록도이다. 도 8의 제7 실시예에 따른 PUF 시스템은 도 2와 같이 암호화 블록이 추가되어 동작하는 것을 나타낸다.
도 2를 참조하면, 제2 실시예에 따른 다단계 PUF 시스템은 제1 실시예의 다단계 PUF 시스템에서 암호화부(240)가 추가된 구성이다.
도 8을 참조하면, 제7 실시예에 따른 다단계 PUF 시스템은 도 7에 도시된 본 발명의 제6 실시예에 따른 다단계 PUF 시스템에서 암호화부(840)가 추가된 구성이다.
난수 생성부(730)에서 리스판스(R_key, I_key)가 생성된다.
그리고, 암호화부(840)에서는 리스판스(R_key, I_key)와 데이터 Di를 XOR(842)하여 암호화한다. 즉, 본 발명의 제7 실시예에 따른 다단계 PUF 시스템은 챌린지를 입력받아 생성된 리스판스(R_key, I_key)들과 데이터 Di를 XOR(842)하여 D'i로 암호화한다.
이상 본 발명을 몇 가지 바람직한 실시예를 사용하여 설명하였으나, 이들 실시예는 예시적인 것이며 한정적인 것이 아니다. 본 발명이 속하는 기술분야에서 통상의 지식을 지닌 자라면 본 발명의 사상과 첨부된 특허청구범위에 제시된 권리범위에서 벗어나지 않으면서 다양한 변화와 수정을 가할 수 있음을 이해할 것이다.
110 선택부
120 제어부
130 난수 생성부
240 암호화부
242 XOR
736 부호화부
640 제2 선택부

Claims (4)

  1. 다수의 물리적 복제 불가 함수(Physical Unclonable Function, PUF) 셀(cell) 들을 포함하고, 입력되는 챌린지(challenge) 비트와 생성되는 리스판스(response) 비트의 길이가 고정되어 있는 PUF 시스템을 기본 PUF 시스템이라고 할 때,
    다단계 물리적 복제 불가 함수 시스템의 동작에 필요한 제어신호를 발생시키는 제어부;
    하나 이상의 기본 PUF 시스템을 포함하여 이루어지며, 첫번째 기본 PUF 시스템에서 챌린지 비트를 입력받아 리스판스 비트를 생성하고, 두번째 기본 PUF 시스템에서는 첫번째 기본 PUF 시스템에서 생성된 리스판스 비트를 입력으로 하여 리스판스 비트를 생성하는 방식으로 다단계로 구성되는 난수 생성부; 및
    상기 제어부의 제어신호에 따라, 상기 난수 생성부에서 마지막 단계의 기본 PUF 시스템에서 생성된 리스판스 비트와 상기 챌린지 비트 중에서 하나를 선택하여 상기 첫번째 기본 PUF 시스템의 입력에 제공하는 선택부를 포함하는 다단계 물리적 복제 불가 함수 시스템.
  2. 제1항에 있어서,
    상기 난수 생성부에서 각각의 기본 PUF 시스템에서 생성되는 각 리스판스와 입력된 데이터를 논리적 배타합(exclusive OR, XOR)하여 암호화된 데이터를 생성하는 암호화부를 더 포함하는 것을 특징으로 하는 다단계 물리적 복제 불가 함수 시스템.
  3. 제1항에 있어서,
    상기 난수 생성부에서 각각의 기본 PUF 시스템에서 생성되는 각 리스판스가 각 디바이스에 입력되는 것을 특징으로 하는 다단계 물리적 복제 불가 함수 시스템.
  4. 제1항에 있어서,
    상기 제어부의 제어에 따라 상기 난수 생성부에서 마지막 단계의 기본 PUF 시스템에서 생성된 리스판스들을 선택하여, 각 디바이스의 입력에 제공하기 위한 제2 선택부를 더 포함하는 것을 특징으로 하는 다단계 물리적 복제 불가 함수 시스템.
KR1020130036430A 2013-04-03 2013-04-03 다단계 물리적 복제 불가 함수 시스템 Expired - Fee Related KR101393806B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130036430A KR101393806B1 (ko) 2013-04-03 2013-04-03 다단계 물리적 복제 불가 함수 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130036430A KR101393806B1 (ko) 2013-04-03 2013-04-03 다단계 물리적 복제 불가 함수 시스템

Publications (1)

Publication Number Publication Date
KR101393806B1 true KR101393806B1 (ko) 2014-05-12

Family

ID=50893789

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130036430A Expired - Fee Related KR101393806B1 (ko) 2013-04-03 2013-04-03 다단계 물리적 복제 불가 함수 시스템

Country Status (1)

Country Link
KR (1) KR101393806B1 (ko)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101593166B1 (ko) * 2014-06-02 2016-02-15 한국전자통신연구원 물리적 복제 방지 함수의 오류를 방지하는 장치 및 그 방법
KR20160039011A (ko) 2014-09-30 2016-04-08 고려대학교 산학협력단 Aes 암호 알고리즘의 s-박스를 이용한 물리적 복제 방지기능 회로
KR20160085598A (ko) 2015-01-08 2016-07-18 경희대학교 산학협력단 유연 카오스 나노넷 소자 및 유연 카오스 나노넷 기반의 puf 보안 장치
KR101642649B1 (ko) 2015-03-11 2016-07-25 경희대학교 산학협력단 나노선을 이용한 카오스 나노넷 소자 및 puf 보안 장치
KR101642648B1 (ko) 2015-03-11 2016-07-25 경희대학교 산학협력단 유연 카오스 나노넷 소자 및 유연 카오스 나노넷 기반의 puf 보안 장치
KR101642650B1 (ko) 2015-03-13 2016-07-25 경희대학교 산학협력단 시그널의 모호성이 제거되는 카오스 나노넷 소자 및 puf 보안 장치
KR101642651B1 (ko) 2015-03-13 2016-07-25 경희대학교 산학협력단 시그널 패스의 랜덤성을 보장하는 카오스 나노넷 소자 및 puf 보안 장치
KR20180062340A (ko) * 2016-11-30 2018-06-08 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 강한 물리적 복제불가 기능들을 이용하는 서버 디바이스와 클라이언트들 사이의 안전한 통신
US10027480B2 (en) 2014-11-28 2018-07-17 Samsung Electronics Co., Ltd. Physically unclonable function circuits and methods of performing key enrollment in physically unclonable function circuits
US10574468B2 (en) 2015-01-08 2020-02-25 University-Industry Cooperation Group Of Kyung Hee University Chaos nanonet device, and chaos nanonet-based PUF security apparatus
KR102200488B1 (ko) * 2019-08-13 2021-01-08 충북대학교 산학협력단 다수 챌린지 응답 쌍을 갖는 디지털 난수 생성 장치
CN112311551A (zh) * 2019-07-23 2021-02-02 诺基亚技术有限公司 保护可证明的资源所有权
CN113919012A (zh) * 2021-08-31 2022-01-11 温州大学 基于序列密码的强puf抗机器学习攻击方法及电路
WO2022075586A1 (ko) * 2020-10-05 2022-04-14 엘지전자 주식회사 물리적 복제 방지 장치, 및 이를 구비하는 신호처리장치, 영상표시장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060271793A1 (en) 2002-04-16 2006-11-30 Srinivas Devadas Reliable generation of a device-specific value
KR101136973B1 (ko) 2008-12-11 2012-04-19 한국전자통신연구원 통합 보안 장치 및 통합 보안 방법
KR20120118475A (ko) * 2010-01-18 2012-10-26 앵스띠뛰 텔레콩-텔레콩 파리 테끄 물리적 복제불가 기능을 포함한 실리콘 집적 회로 및 이러한 회로를 테스트하기 위한 방법 및 시스템
KR20130016363A (ko) * 2010-06-07 2013-02-14 미쓰비시덴키 가부시키가이샤 신호 처리 시스템

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060271793A1 (en) 2002-04-16 2006-11-30 Srinivas Devadas Reliable generation of a device-specific value
KR101136973B1 (ko) 2008-12-11 2012-04-19 한국전자통신연구원 통합 보안 장치 및 통합 보안 방법
KR20120118475A (ko) * 2010-01-18 2012-10-26 앵스띠뛰 텔레콩-텔레콩 파리 테끄 물리적 복제불가 기능을 포함한 실리콘 집적 회로 및 이러한 회로를 테스트하기 위한 방법 및 시스템
KR20130016363A (ko) * 2010-06-07 2013-02-14 미쓰비시덴키 가부시키가이샤 신호 처리 시스템

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9448874B2 (en) 2014-06-02 2016-09-20 Electronics And Telecommunications Research Institute Apparatus and method for preventing error in physically unclonable function
KR101593166B1 (ko) * 2014-06-02 2016-02-15 한국전자통신연구원 물리적 복제 방지 함수의 오류를 방지하는 장치 및 그 방법
KR20160039011A (ko) 2014-09-30 2016-04-08 고려대학교 산학협력단 Aes 암호 알고리즘의 s-박스를 이용한 물리적 복제 방지기능 회로
US10505728B2 (en) 2014-11-28 2019-12-10 Samsung Electronics Co., Ltd. Physically unclonable function circuits and methods of performing key enrollment in physically unclonable function circuits
US10027480B2 (en) 2014-11-28 2018-07-17 Samsung Electronics Co., Ltd. Physically unclonable function circuits and methods of performing key enrollment in physically unclonable function circuits
KR20160085598A (ko) 2015-01-08 2016-07-18 경희대학교 산학협력단 유연 카오스 나노넷 소자 및 유연 카오스 나노넷 기반의 puf 보안 장치
US10574468B2 (en) 2015-01-08 2020-02-25 University-Industry Cooperation Group Of Kyung Hee University Chaos nanonet device, and chaos nanonet-based PUF security apparatus
KR101642648B1 (ko) 2015-03-11 2016-07-25 경희대학교 산학협력단 유연 카오스 나노넷 소자 및 유연 카오스 나노넷 기반의 puf 보안 장치
KR101642649B1 (ko) 2015-03-11 2016-07-25 경희대학교 산학협력단 나노선을 이용한 카오스 나노넷 소자 및 puf 보안 장치
KR101642651B1 (ko) 2015-03-13 2016-07-25 경희대학교 산학협력단 시그널 패스의 랜덤성을 보장하는 카오스 나노넷 소자 및 puf 보안 장치
KR101642650B1 (ko) 2015-03-13 2016-07-25 경희대학교 산학협력단 시그널의 모호성이 제거되는 카오스 나노넷 소자 및 puf 보안 장치
KR20180062340A (ko) * 2016-11-30 2018-06-08 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 강한 물리적 복제불가 기능들을 이용하는 서버 디바이스와 클라이언트들 사이의 안전한 통신
KR102049605B1 (ko) * 2016-11-30 2019-11-27 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 강한 물리적 복제불가 기능들을 이용하는 서버 디바이스와 클라이언트들 사이의 안전한 통신
US11362845B2 (en) 2016-11-30 2022-06-14 Taiwan Semiconductor Manufacturing Co., Ltd. Secure communication between server device and clients utilizing strong physical unclonable functions
CN112311551A (zh) * 2019-07-23 2021-02-02 诺基亚技术有限公司 保护可证明的资源所有权
KR102200488B1 (ko) * 2019-08-13 2021-01-08 충북대학교 산학협력단 다수 챌린지 응답 쌍을 갖는 디지털 난수 생성 장치
WO2022075586A1 (ko) * 2020-10-05 2022-04-14 엘지전자 주식회사 물리적 복제 방지 장치, 및 이를 구비하는 신호처리장치, 영상표시장치
CN113919012A (zh) * 2021-08-31 2022-01-11 温州大学 基于序列密码的强puf抗机器学习攻击方法及电路
CN113919012B (zh) * 2021-08-31 2024-03-19 温州大学 基于序列密码的强puf抗机器学习攻击方法及电路

Similar Documents

Publication Publication Date Title
KR101393806B1 (ko) 다단계 물리적 복제 불가 함수 시스템
EP3167569B1 (en) Method and system for providing a secure update of code on a memory-constrained device
US10567155B2 (en) Securing a cryptographic device
JP2008513811A (ja) 計算変換の方法及びシステム
US20160013933A1 (en) Order-preserving encryption system, device, method, and program
US11436946B2 (en) Encryption device, encryption method, decryption device, and decryption method
US20190065759A1 (en) Method for protecting data
US7512794B2 (en) System and method for authentication
KR20150093785A (ko) 통합 시큐리티 장치 및 통합 시큐리티 장치에 이용되는 신호 처리 방법
JPWO2017056150A1 (ja) メッセージ認証子生成装置、メッセージ認証子生成方法及びメッセージ認証子生成プログラム
Rajput et al. An improved cryptographic technique to encrypt text using double encryption
Ajmal et al. Cloud computing platform: Performance analysis of prominent cryptographic algorithms
WO2020095382A1 (ja) 認証暗号化装置、認証復号装置、認証暗号化方法、認証復号方法、認証暗号化プログラムおよび認証復号プログラム
CN107078900B (zh) 基于可再现随机序列的密码系统
US9985779B2 (en) Encrypted text matching system, method, and computer readable medium
Achuthshankar et al. A novel symmetric cryptography algorithm for fast and secure encryption
CN1826753B (zh) 保密密钥控制的可逆电路和相应的数据处理方法
KR101631680B1 (ko) Aes 암호 알고리즘의 s-박스를 이용한 물리적 복제 방지기능 회로
EP2991266B1 (en) Encrypted text matching system, method, and computer readable medium
CN107592963B (zh) 用于执行安全计算的方法和计算设备
US12335373B2 (en) Method for performing cryptographic operations in a processing device, corresponding processing device and computer program product
Sakallı et al. On the construction of 20× 20 and 24× 24 binary matrices with good implementation properties for lightweight block ciphers and hash functions
KR101026647B1 (ko) 통신 보안 시스템 및 그 방법과 이에 적용되는 키 유도 암호알고리즘
Yap et al. Security analysis of M‐DES and key‐based coded permutation ciphers in wireless channels
Rajput et al. An improved cryptographic technique to encrypt images using extended hill cipher

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20130403

PA0201 Request for examination
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20140418

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20140502

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20140502

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20170428

Start annual number: 4

End annual number: 4

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee