KR101391802B1 - High power package transistor - Google Patents
High power package transistor Download PDFInfo
- Publication number
- KR101391802B1 KR101391802B1 KR1020120076771A KR20120076771A KR101391802B1 KR 101391802 B1 KR101391802 B1 KR 101391802B1 KR 1020120076771 A KR1020120076771 A KR 1020120076771A KR 20120076771 A KR20120076771 A KR 20120076771A KR 101391802 B1 KR101391802 B1 KR 101391802B1
- Authority
- KR
- South Korea
- Prior art keywords
- carrier
- protrusion
- transistor
- bare die
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000010586 diagram Methods 0.000 description 13
- 238000009826 distribution Methods 0.000 description 9
- 239000012050 conventional carrier Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 210000001015 abdomen Anatomy 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000002076 thermal analysis method Methods 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 캐리어와 상기 캐리어 상단에 형성된 배어 다이를 구비한 고출력용 패키지 트랜지스터에 있어서, 상기 캐리어는 상단에 상호 간에 소정 간격을 두고 이격 형성된 제1 돌출부와 제2 돌출부를 가지며, 상기 배어 다이는 상기 캐리어 상단의 제1 돌출부와 제2 돌출부 사이에 본딩 형성된 것을 특징으로 고출력(High power)용 패키지 트랜지스터에 관한 것으로, 상단에 상호 간에 소정 간격을 두고 동일 높이로 이격 형성된 캐리어의 제1 돌출부와 제2 돌출부 사이에 배어 다이(Bare Die)를 본딩 형성함으로써, 배어 다이의 온도를 최소화하여 고출력용 패키지 트랜지스터에서 트랜지스터(TR)의 신뢰성을 확보할 수 있다.The present invention relates to a package transistor for a high output having a carrier and a bare die formed at the top of the carrier, wherein the carrier has a first protrusion and a second protrusion spaced apart from each other at a predetermined interval, The first and second protrusions of the carrier are bonded to each other between a first protrusion and a second protrusion. The first protrusion of the carrier is spaced apart from the first protrusion by a predetermined distance, By forming a bare die between the protrusions, the temperature of the bare die can be minimized and the reliability of the transistor TR in the high output package transistor can be ensured.
Description
본 발명은 고출력(High power)용 패키지 트랜지스터(Package TR)에 관한 것으로, 더욱 상세하게는 상단에 상호 간에 소정 간격을 두고 동일 높이로 이격 형성된 캐리어의 제1 돌출부와 제2 돌출부 사이에 배어 다이(Bare Die)를 본딩 형성함으로써, 배어 다이의 온도를 최소화하여 고출력용 패키지 트랜지스터에서 트랜지스터(TR)의 신뢰성을 확보할 수 있도록 하는, 고출력용 패키지 트랜지스터에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a package transistor (Package TR) for high power, and more particularly, to a package transistor (Package TR) for high power, The present invention relates to a package transistor for a high output capable of minimizing the temperature of a bare die and ensuring the reliability of the transistor TR in a high output package transistor.
일반적으로, 패키지 트랜지스터는 도 1a와 같이 종래 캐리어 상단에 형성된 돌출부 위에 배어 다이를 본딩한 구조로 된 것이거나, 또는 도 1b와 같이 캐리어 상단의 플랫한 면에 직접 배어 다이를 본딩한 구조로 된 것이다.In general, the package transistor has a structure in which a bare die is bonded to a protrusion formed on the upper end of a conventional carrier as shown in Fig. 1A, or a bare die is directly bonded to a flat surface of a carrier upper end as shown in Fig. 1B .
하지만, 이러한 통상의 패키지 트랜지스터는 배어 다이의 온도가 비교적 높은 편이어서 고출력용 패키지 트랜지스터에서 트랜지스터(TR)의 신뢰성을 확보할 수 없는 문제점이 발생된다.However, such a conventional package transistor has a problem that the reliability of the transistor TR can not be ensured in the high-output package transistor because the temperature of the bare die is relatively high.
관련 기술은 다음과 같다.The related technologies are as follows.
즉, 관련기술(국내특허출원 제10-2002-0063874호, 발명의 명칭: 부품 내장 모듈과 그 제조 방법)은,That is, the related art (domestic patent application No. 10-2002-0063874, titled invention: built-in module and its manufacturing method)
전기 절연층(101)과, 상기 전기 절연층(101)의 양 표면에 일체화된 배선(102, 106)과 배선(102, 106) 사이를 접속하는 비아(103)를 포함하고, 상기 전기 절연층(101)의 내부에 전자 부품 및 반도체로부터 선택되는 적어도 1개의 부품(104)이 매입된 부품 내장 모듈로, 상기 배선(102, 106)의 적어도 한쪽측은 배선 기판(109)의 표면에 형성된 배선(106)으로 구성하고, 상기 전기 절연층(101)의 내부에 매입된 부품(104)은 매입되기 전에 상기 배선 기판(109) 상에 탑재되어 일체화되어 있습니다. 이것에 의해, 내장 전에 반도체 등의 부품을 실장 검사하거나 특성 검사할 수 있으며, 그 결과, 수율을 향상시킬 수 있고, 또, 배선 기판을 일체화하여 매입하기 때문에, 강도를 높일 수 있는 것을 그 기술적 특징으로 하고 있다.And a via (103) connecting between the wiring (102, 106) and the wiring (102, 106) integrated on both surfaces of the electric insulating layer (101) Wherein at least one side of the wirings (102, 106) is connected to a wiring formed on the surface of the wiring board (109) 106, and the parts 104 buried in the
하지만, 이러한 관련 기술을 포함하여 통상의 패키지 트랜지스터는 배어 다이의 온도가 비교적 높은 편이어서 고출력용 패키지 트랜지스터에서 트랜지스터(TR)의 신뢰성을 확보할 수 없는 문제점이 발생된다.However, the conventional package transistor including such a related art has a problem that the reliability of the transistor TR can not be ensured in the package transistor for high output because the temperature of the bare die is relatively high.
본 발명은 상기한 문제점을 해결하기 위해 개발된 것으로, 상단에 상호 간에 소정 간격을 두고 동일 높이로 이격 형성된 캐리어의 제1 돌출부와 제2 돌출부 사이에 배어 다이(Bare Die)를 본딩 형성함으로써, 배어 다이의 온도를 최소화하여 고출력용 패키지 트랜지스터에서 트랜지스터(TR)의 신뢰성을 확보할 수 있도록 하는, 고출력(High power)용 패키지 트랜지스터를 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been developed in order to solve the above-mentioned problems, and it is an object of the present invention to provide a bare die which is formed by bonding a bare die between a first protrusion and a second protrusion of a carrier, It is an object of the present invention to provide a package transistor for high power which minimizes the temperature of the die and ensures the reliability of the transistor TR in the high output package transistor.
이러한 목적을 달성하기 위한 본 발명에 따른 고출력(High power)용 패키지 트랜지스터는,According to an aspect of the present invention, there is provided a high power package transistor comprising:
캐리어와 상기 캐리어 상단에 형성된 배어 다이를 구비한 고출력용 패키지 트랜지스터에 있어서, 상기 캐리어는 상단에 상호 간에 소정 간격을 두고 이격 형성된 제1 돌출부와 제2 돌출부를 가지며, 상기 배어 다이는 상기 캐리어 상단의 제1 돌출부와 제2 돌출부 사이에 본딩 형성된 것을 특징으로 한다.
1. A high output package transistor comprising a carrier and a bare die formed on the top of the carrier, wherein the carrier has a first projection and a second projection spaced apart from each other at a predetermined distance from each other, And is formed by bonding between the first projecting portion and the second projecting portion.
바람직하게, 상기 캐리어의 제1 돌출부와 제2 돌출부는 높이가 동일하고, 상기 배어 다이는 GaN/LDMOS 배어 다이(Bare Die)인 것을 특징으로 한다.
Preferably, the first projecting portion and the second projecting portion of the carrier have the same height, and the bare die is a GaN / LDMOS buried die.
본 발명은 고출력(High power)용 패키지 트랜지스터에 관한 것으로, 상단에 상호 간에 소정 간격을 두고 동일 높이로 이격 형성된 캐리어의 제1 돌출부와 제2 돌출부 사이에 배어 다이(Bare Die)를 본딩 형성함으로써, 배어 다이의 온도를 최소화하여 고출력용 패키지 트랜지스터에서 트랜지스터(TR)의 신뢰성을 확보할 수 있다.
The present invention relates to a package transistor for a high-power semiconductor device, in which a bare die is bonded between a first protrusion and a second protrusion of a carrier which are spaced apart from each other by a predetermined distance, The reliability of the transistor TR can be ensured in the high output package transistor by minimizing the temperature of the bare die.
도 1a와 도 1b는 종래 패키지 트랜지스터 구조를 도시한 측면도
도 2는 본 발명에 따른 고출력(High power)용 패키지 트랜지스터를 도시한 측면도
도 3은 본 발명에 따른 고출력(High power)용 패키지 트랜지스터의 열 해석 결과를 도시한 도면
도 4a와 도 4b는 종래 패키지 트랜지스터의 온도 분포도를 도시한 도면
도 4c는 본 발명에 따른 패키지 트랜지스터의 온도 분포도를 도시한 도면1A and 1B are side views showing a conventional package transistor structure
2 is a side view showing a package transistor for high power according to the present invention
3 is a view showing a result of thermal analysis of a package transistor for high power according to the present invention
4A and 4B are diagrams showing a temperature distribution diagram of a conventional package transistor
4C is a diagram showing a temperature distribution diagram of the package transistor according to the present invention.
이하, 첨부된 도면을 참조하여 본 발명을 설명한다.Hereinafter, the present invention will be described with reference to the accompanying drawings.
다만, 이하에서 설명되는 실시예는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 발명을 쉽게 실시할 수 있을 정도로 상세하게 설명하기 위한 것에 불과하며, 이로 인해 본 발명의 보호범위가 한정되는 것을 의미하지는 않는다.It is to be understood, however, that the embodiments described below are only for explanation of the embodiments of the present invention so that those skilled in the art can easily carry out the invention, It does not mean anything.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.In order to clearly illustrate the present invention, portions which are not related to the description have been omitted, and like reference numerals have been assigned to similar portions throughout the specification.
명세서 및 청구범위 전체에서, 어떤 부분이 어떤 구성 요소를 포함한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 포함할 수 있는 것을 의미한다.
Throughout the specification and claims, when a section includes a constituent, it is intended that the inclusion of the other constituent (s) does not exclude other elements unless specifically stated otherwise.
도 2는 본 발명에 따른 고출력(High power)용 패키지 트랜지스터를 도시한 측면도이다.2 is a side view showing a high power package transistor according to the present invention.
도 2에 도시된 바와 같이, 본 발명에 따른 고출력(High power)용 패키지 트랜지스터는 캐리어(100), 배어 다이(Bare Die)(200)를 포함하여 이루어진 구조이다.2, a high power package transistor according to the present invention includes a
즉, 상단에 상호 간에 소정 간격을 두고 동일 높이로 이격 형성된 캐리어(100)의 제1 돌출부(101)와 제2 돌출부(102) 사이에 배어 다이(Bare Die)(200)를 본딩 형성함으로써, 배어 다이(200)의 온도를 최소화하여 고출력용 패키지 트랜지스터에서 트랜지스터(TR)의 신뢰성을 확보할 수 있도록 한 구조이다.
That is, a
구체적으로는, 배어 다이(Bare Die)의 온도를 최소화하기 위해, 캐리어(100)와 상기 캐리어(100) 상단에 형성된 배어 다이(200)를 구비한 고출력용 패키지 트랜지스터에 있어서, 상기 캐리어(100)는 상단에 상호 간에 소정 간격을 두고 이격 형성된 제1 돌출부(101)와 제2 돌출부(102)를 가지며, 상기 배어 다이(200)는 상기 캐리어(100) 상단의 제1 돌출부(101)와 제2 돌출부(102) 사이에 본딩 형성된 구조이다.Specifically, in order to minimize the temperature of a bare die, in a high output package transistor including a
추가로, 상기 제1 돌출부(101)의 높이와 상기 제2 돌출부(102)의 높이가 동일하게 된 것이고, 상기 배어 다이(200)는 GaN/LDMOS 배어 다이(Bare Die)를 사용하는 구조이다.
In addition, the height of the
여기서, 캐리어(100)는 상단에 상호 간에 소정 간격을 두고 이격 형성된 제1 돌출부(101)와 제2 돌출부(102)를 가지며, 상기 제1 돌출부(101)의 높이와 상기 제2 돌출부(102)의 높이가 동일하게 된 구조이다. 즉, 고출력(High power)용 패키지 트랜지스터(Package TR)에서 트랜지스터(TR)의 신뢰성을 확보하기 위해선 배어 다이(Bare Die)의 온도를 최소화하는게 가장 중요한데, 이때 배어 다이(Bare Die)의 온도를 최소화하기 위해선 캐리어(Carrier)를 통해 최상의 방열 구조가 필요하며, 이를 위해 상기 캐리어는 상단에 상호 간에 소정 간격을 두고 이격 형성된 제1 돌출부(101)와 제2 돌출부(102)를 가지며, 상기 제1 돌출부(101)의 높이와 상기 제2 돌출부(102)의 높이가 동일하게 된 구조를 그 특징으로 한다.The
배어 다이(Bare Die)(200)는 상기 캐리어(100) 상단에 형성된 제1 돌출부(101)와 제2 돌출부(102) 사이에 본딩 형성된 것으로, GaN/LDMOS 배어 다이(Bare Die)를 사용할 수 있다.
A
이와 같이, 본 발명은 상단에 상호 간에 소정 간격을 두고 동일 높이로 이격 형성된 캐리어의 제1 돌출부와 제2 돌출부 사이에 배어 다이(Bare Die)를 본딩 형성함으로써, 배어 다이의 온도를 최소화하여 고출력용 패키지 트랜지스터에서 트랜지스터(TR)의 신뢰성을 확보할 수 있게 된다.
As described above, according to the present invention, a bare die is bonded between a first projection and a second projection of a carrier spaced apart from each other by a predetermined distance at the top, thereby minimizing the temperature of the bare die, The reliability of the transistor TR in the package transistor can be ensured.
* 참고로, 본 발명에 따른 패키지 트랜지스터(* For reference, the package transistor PackagePackage TrTr ) 기본 공정은 다음과 같다.The basic process is as follows.
: 재료(Caarrier, AL2O3, Bare Die, Preform(AuSn), Forming Gas(N2: 95%, H2: 5%)(Al2O3, Bare Die, Preform (AuSn), Forming Gas (N2: 95%, H2: 5%
1. One. 캐리어carrier (( CarrierCarrier ) 가공) Processing
1) 원 재질(Cu-W) 가공 1) Processing of raw material (Cu-W)
2) Gold 도금 5um 이상
2) Gold plating more than 5um
2. 2. AL2O3AL2O3
1) Grounding 확인1) Check Grounding
2) boner 준비2) Preparation of boner
3) Forming Gas(N2:9%, H2:5%) 주입3) Forming gas (N2: 9%, H2: 5%) injection
4) 진공 상태 재확인4) Reaffirmation of vacuum condition
5) 380도 가열 후 Scrub 진행5) Scrub process after 380 degree heating
6) AL2O3 및 Carrier 접합6) AL2O3 and Carrier bonding
7) Cooling 후 조립 완료
7) Completed assembly after cooling
3. 3. BareBare DieDie 접합 join
1) Grounding 확인1) Check Grounding
2) boner 준비2) Preparation of boner
3) Forming Gas(N2:9%, H2:5%) 주입3) Forming gas (N2: 9%, H2: 5%) injection
4) 진공 상태 재확인4) Reaffirmation of vacuum condition
5) 300도 가열 후 Scrub 진행5) Scrub process after 300 degree heating
6) Bare Die 및 Carrier 접합6) Bare Die and Carrier Bonding
7) Cooling 후 조립 완료
7) Completed assembly after cooling
4. 4. BareBare DieDie 및 And AL2O3AL2O3 WireWire BondingBonding 진행 Progress
5. 보호 5. Protection
CapCap
조립 및 완료 Assembly and Completion
도 3은 본 발명에 따른 고출력(High power)용 패키지 트랜지스터의 열 해석 결과를 도시한 도면이다.3 is a diagram showing a result of thermal analysis of a package transistor for high power according to the present invention.
도 3에서 "총 발열량"은 현재 배어 다이에서 발열되고 있는 총 발열량이고, "허용온도"는 배어 다이의 허용 온도, "Ti"는 배어 다이와 캐리어 간의 접합 온도이다.In Fig. 3, "total calorific value" is the total calorific value generated at the current belly die, "allowable temperature" is allowable temperature of the belly die, and "Ti"
본 발명은 GaN/LDMOS Bare Die를 활용하여 고출력(High power)용 패키지 트랜지스터(ckage TR)를 개발한 것이다.The present invention has developed a package transistor (ckage TR) for high power using a GaN / LDMOS bare die.
이때, 고출력(High power)용 패키지 트랜지스터(Package TR)에서 트랜지스터(TR)의 신뢰성을 확보하기 위해선 배어 다이(Bare Die)의 온도를 최소화하는게 가장 중요하다.At this time, it is most important to minimize the temperature of the bare die in order to secure the reliability of the transistor TR in a package transistor (Package TR) for high power.
따라서, 배어 다이(Bare Die)의 온도를 최소화하기 위해선 캐리어(Carrier)를 통한 최상의 방열 구조가 중요하다.Therefore, in order to minimize the temperature of the bare die, the best heat dissipation structure through the carrier is important.
즉, 고 신뢰성을 확보하기 위해선 캐리어(Carrier)의 설계가 가장 중요한 요소가 된다.In other words, the design of the carrier is the most important factor to secure high reliability.
배어 다이를 도 1a와 같이 본딩(Bonding)하여 시뮬레이션(Simulation)한 것보다 도 1b의 구조처럼 본딩(Bonding)하여 시뮬레이션(Simulation) 한 결과 최대 -7.7℃까지 낮출 수 있다.As shown in FIG. 1B, the bare die can be lowered down to a maximum of -7.7 ° C by bonding and simulating the bare die as shown in FIG. 1B rather than by simulating bonding.
그리고, 본 발명에 따른 캐리어(Carrier)의 구조를 도 2와 같이 변경하여 시뮬레이션(Smulation) 한 결과 최대 -75.6℃까지 낮출 수 있음을 볼 수 있었다.
The structure of the carrier according to the present invention was changed as shown in FIG. 2, and it was found that it could be lowered up to -75.6 ° C as a result of simulation.
도 4a와 도 4b는 종래 패키지 트랜지스터의 온도 분포도를 도시한 도면, 도 4c는 본 발명에 따른 패키지 트랜지스터의 온도 분포도를 도시한 도면이다(도 1a, 도 1b 참조).FIGS. 4A and 4B are diagrams showing a temperature distribution diagram of a conventional package transistor, and FIG. 4C is a diagram showing a temperature distribution diagram of a package transistor according to the present invention (FIGS. 1A and 1B).
도 4a는 도 1a와 같이 종래 캐리어 상단에 형성된 돌출부 위에 배어 다이를 본딩한 구조의 온도 분포도이고, 도 4b는 도 1b와 같이 종래 캐리어 상단의 플랫한 면에 직접 배어 다이를 본딩한 구조의 온도 분포도이다.FIG. 4A is a temperature distribution diagram of a structure in which a bare die is bonded to a protruding portion formed on the upper end of a conventional carrier as shown in FIG. 1A, and FIG. 4B is a temperature distribution diagram of a structure in which a bare die is directly bonded to a flat surface, to be.
그리고, 도 4c는 본 발명에 따라, 상단에 상호 간에 소정 간격을 두고 동일 높이로 이격 형성된 방열 캐리어의 제1 돌출부와 제2 돌출부 사이에 배어 다이(Bare Die)를 본딩 형성한 구조의 온도 분포도이다. 4C is a temperature distribution diagram of a structure in which a bare die is bonded between a first protrusion and a second protrusion of a heat radiating carrier spaced apart from each other by a predetermined distance at an upper end thereof according to the present invention .
도 4a와 도 4b에 도시된 바와 같이, 종래 패키지 트랜지스터의 온도 분포도는 캐리어를 통한 방열이 잘 이루어지지 않아 저온의 영역이 적은 모습(초록색 부분)을 볼 수 있다.As shown in FIGS. 4A and 4B, the temperature distribution of the conventional package transistor can be seen in a low temperature region (green portion) due to poor heat dissipation through the carrier.
반면, 도 4c에 도시된 본 발명에 따른 온도 분포도는 캐리어를 통한 방열이 원활히 이루어져 저온의 영역(초록색 부분)이 많은 모습을 볼 수 있다.On the other hand, the temperature distribution diagram according to the present invention shown in FIG. 4C shows that the heat radiation through the carrier is smooth and the low temperature region (green portion) is large.
그 결과, 배어 다이의 온도를 최소화하여 고출력용 패키지 트랜지스터에서 트랜지스터(TR)의 신뢰성을 확보할 수 있게 된다.As a result, the reliability of the transistor TR in the high-output package transistor can be secured by minimizing the temperature of the bare die.
즉, 도 1a와 같이 종래 캐리어 상단에 형성된 돌출부 위에 배어 다이를 본딩한 구조로 된 것이거나, 또는 도 1b와 같이 캐리어 상단의 플랫한 면에 직접 배어 다이를 본딩한 구조로 된 통상의 패키지 트랜지스터는 배어 다이의 온도가 비교적 높은 편이어서 고출력용 패키지 트랜지스터에서 트랜지스터(TR)의 신뢰성을 확보할 수 없는 문제점이 발생된다.That is, as shown in FIG. 1A, a conventional package transistor having a structure in which a bare die is bonded to a protrusion formed on the upper end of a conventional carrier, or a bare die is directly bonded to a flat surface of the carrier upper end as shown in FIG. The reliability of the transistor TR can not be ensured in the package transistor for high output because the temperature of the bare die is relatively high.
하지만, 도 2와 같이 본원발명에 따라 상단에 상호 간에 소정 간격을 두고 동일 높이로 이격 형성된 캐리어의 제1 돌출부와 제2 돌출부 사이에 배어 다이(Bare Die)를 본딩 형성하여 된 패키지 트랜지스터는 배어 다이의 온도를 최소화할 수 있어(도 4c 참조), 고출력용 패키지 트랜지스터에서 트랜지스터(TR)의 신뢰성을 확보할 수 있게 된다.
However, as shown in FIG. 2, according to the present invention, a package transistor formed by bonding a bare die between a first protrusion and a second protrusion of a carrier, The temperature of the transistor TR can be minimized (see FIG. 4C), and the reliability of the transistor TR in the high-output package transistor can be ensured.
* 도면의 주요 부분에 대한 부호의 설명 *
100 : 캐리어 101 : 제1 돌출부
102 : 제2 돌출부 200 : 배어 다이(Bare Die)Description of the Related Art [0002]
100: carrier 101: first projection
102: second protrusion 200: bare die
Claims (2)
상기 캐리어는
상단에 상호 간에 소정 간격을 두고 이격 형성된 제1 돌출부와 제2 돌출부를 가지며,
상기 배어 다이는
상기 캐리어 상단의 제1 돌출부와 제2 돌출부 사이에 본딩 형성되고,
상기 캐리어의 제1 돌출부와 제2 돌출부는 높이가 동일하고,
상기 배어 다이는
GaN/LDMOS 배어 다이(Bare Die)인 것을 특징으로 하는 고출력(High power)용 패키지 트랜지스터. A package for a high output, comprising a carrier and a bare die formed at the top of the carrier,
The carrier
A first protrusion and a second protrusion spaced apart from each other at a predetermined interval,
The bare die
A first protrusion formed on the upper end of the carrier and a second protrusion formed on the carrier,
Wherein the first projecting portion and the second projecting portion of the carrier have the same height,
The bare die
GaN / LDMOS buried die (bare die).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120076771A KR101391802B1 (en) | 2012-07-13 | 2012-07-13 | High power package transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120076771A KR101391802B1 (en) | 2012-07-13 | 2012-07-13 | High power package transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20140009839A KR20140009839A (en) | 2014-01-23 |
| KR101391802B1 true KR101391802B1 (en) | 2014-05-07 |
Family
ID=50142845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120076771A Active KR101391802B1 (en) | 2012-07-13 | 2012-07-13 | High power package transistor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101391802B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6875951B2 (en) | 2017-07-31 | 2021-05-26 | リンナイ株式会社 | Burner |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008227232A (en) * | 2007-03-14 | 2008-09-25 | Matsushita Electric Ind Co Ltd | Semiconductor device manufacturing method, semiconductor device, and optical pickup module |
-
2012
- 2012-07-13 KR KR1020120076771A patent/KR101391802B1/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008227232A (en) * | 2007-03-14 | 2008-09-25 | Matsushita Electric Ind Co Ltd | Semiconductor device manufacturing method, semiconductor device, and optical pickup module |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20140009839A (en) | 2014-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104282641B (en) | Semiconductor device | |
| KR101513961B1 (en) | Power semiconductor module and method of manufacturing the same | |
| CN105765715B (en) | The manufacturing method of power module and power module | |
| US8648462B2 (en) | Semiconductor power module | |
| CN107210238A (en) | Power model | |
| CN104659012A (en) | Electronic component with electronic chip between redistribution structure and mounting structure | |
| US11682610B2 (en) | Semiconductor package with heat radiation board | |
| TWI681523B (en) | Mechanically-compliant and electrically and thermally conductive leadframes for component-on-package circuits | |
| US20180269140A1 (en) | Semiconductor device | |
| CN102738351A (en) | Light emitting diode (LED) packaging structure and manufacturing method thereof | |
| CN106960828A (en) | Flip-chip type semiconductor packaging structure | |
| CN110959191A (en) | Semiconductor device with a plurality of semiconductor chips | |
| KR101391802B1 (en) | High power package transistor | |
| CN108735614B (en) | Semiconductor device and method for manufacturing semiconductor device | |
| US9099451B2 (en) | Power module package and method of manufacturing the same | |
| JP2014187264A (en) | Semiconductor device | |
| WO2025006171A1 (en) | Flip chip and pre-molded clip power modules | |
| JP2012209470A (en) | Semiconductor device, semiconductor device module, and manufacturing method of the semiconductor device | |
| US8946871B2 (en) | Thermal improvement of integrated circuit packages | |
| US20130062744A1 (en) | Power module package | |
| CN102738134A (en) | Semiconductor device | |
| CN204558445U (en) | Semiconductor packaging structure | |
| CN220106576U (en) | High-performance ceramic-based LED device | |
| KR20140077561A (en) | Power module package and method of manufacturing the same | |
| KR102191095B1 (en) | Power device module and manufacturing method thereoff |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20120713 |
|
| PA0201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20131104 Patent event code: PE09021S01D |
|
| PG1501 | Laying open of application | ||
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20140128 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20140428 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20140429 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| FPAY | Annual fee payment |
Payment date: 20180410 Year of fee payment: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20180410 Start annual number: 5 End annual number: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20190219 Year of fee payment: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20190219 Start annual number: 6 End annual number: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20200401 Start annual number: 7 End annual number: 7 |
|
| PR1001 | Payment of annual fee |
Payment date: 20210324 Start annual number: 8 End annual number: 8 |
|
| PR1001 | Payment of annual fee |
Payment date: 20221229 Start annual number: 10 End annual number: 10 |
|
| PR1001 | Payment of annual fee |
Payment date: 20231228 Start annual number: 11 End annual number: 11 |
|
| PR1001 | Payment of annual fee |
Payment date: 20241224 Start annual number: 12 End annual number: 12 |