KR101391023B1 - Manufacturing method of array substrate for liquid crystal display - Google Patents
Manufacturing method of array substrate for liquid crystal display Download PDFInfo
- Publication number
- KR101391023B1 KR101391023B1 KR1020070078448A KR20070078448A KR101391023B1 KR 101391023 B1 KR101391023 B1 KR 101391023B1 KR 1020070078448 A KR1020070078448 A KR 1020070078448A KR 20070078448 A KR20070078448 A KR 20070078448A KR 101391023 B1 KR101391023 B1 KR 101391023B1
- Authority
- KR
- South Korea
- Prior art keywords
- acid
- etching
- copper
- film
- composition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
- C23F1/00—Etching metallic material by chemical means
- C23F1/10—Etching compositions
- C23F1/14—Aqueous compositions
- C23F1/16—Acidic compositions
- C23F1/18—Acidic compositions for etching copper or alloys thereof
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
- H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
- H10D30/6739—Conductor-insulator-semiconductor electrodes
Landscapes
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Mechanical Engineering (AREA)
- Mathematical Physics (AREA)
- Organic Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Metallurgy (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Weting (AREA)
Abstract
본 발명은 과황산암모늄, 유기산, 질소를 함유하는 첨가제 및 탈이온수를 포함하는 금속 식각액 조성물 및 이를 사용하는 액정표시장치용 어레이 기판의 제조 방법에 관한 것이다. 더욱 구체적으로는, 조성물 총 중량에 대하여, 과황산암모늄 1 내지 20 중량%, 유기산 0.1 내지 10 중량%, 질소를 함유하는 첨가제 0.1 내지 5 중량% 및 조성물의 총중량이 100 중량%가 되도록 하는 잔량의 탈이온수를 포함하는 구리막 또는 구리합금막의 식각액 조성물 및 이를 사용하는 액정표시장치용 어레이기판의 제조 방법에 관한 것이다. The present invention relates to a metal etchant composition comprising ammonium persulfate, an organic acid, an additive containing nitrogen, and deionized water, and a method of manufacturing an array substrate for a liquid crystal display using the same. More specifically, it is preferable to add a residual amount of 1 to 20 wt% of ammonium persulfate, 0.1 to 10 wt% of organic acid, 0.1 to 5 wt% of nitrogen-containing additive, and 100 wt% To an etchant composition of a copper film or a copper alloy film containing deionized water and a method of manufacturing an array substrate for a liquid crystal display using the same.
본 발명의 식각액 조성물을 통하여, 평판 디스플레이의 박막 트랜지스터(TFT)를 구성하는 게이트 전극, 소스 전극 및 드레인 전극용 배선의 형성에서 저저항을 달성할 수 있으므로 액정 패널의 화질을 개선하고 대면적 액정 패널을 제작할 수 있다. Since the low resistance can be achieved in the formation of the gate electrode, the source electrode and the drain electrode wiring constituting the thin film transistor (TFT) of the flat panel display through the etching liquid composition of the present invention, the image quality of the liquid crystal panel can be improved, .
구리, 구리합금, 과황산암모늄, 유기산, 식각액 조성물 Copper, copper alloy, ammonium persulfate, organic acid, etchant composition
Description
본 발명은 과황산암모늄, 유기산, 질소를 함유하는 첨가제 및 탈이온수를 포함하는 금속 식각액 조성물 및 이를 사용하는 액정표시장치용 어레이 기판의 제조 방법에 관한 것이다.The present invention relates to a metal etchant composition comprising ammonium persulfate, an organic acid, an additive containing nitrogen, and deionized water, and a method of manufacturing an array substrate for a liquid crystal display using the same.
액정표시장치의 제조 중, 기판 위에 금속 배선을 형성하는 과정은 통상적으로 스퍼터링 등에 의한 금속막 형성공정, 포토레지스트 도포, 노광 및 현상에 의한 선택적인 영역에서의 포토레지스트 형성공정, 및 식각공정 단계로 구성되고, 개별적인 단위 공정 전후의 세정 공정 등을 포함한다. 이러한 식각공정은 포토레지스트를 마스크로 하여 선택적인 영역에 금속막을 남기는 공정을 의미하며, 통상적으로 플라즈마 등을 이용한 건식식각 또는 식각액을 이용하는 습식식각이 사용된다. The process of forming a metal wiring on a substrate during the manufacture of a liquid crystal display device is usually performed by a metal film forming process by sputtering or the like, a photoresist coating process, a photoresist forming process in an optional region by exposure and development, And includes cleaning processes before and after individual unit processes. This etching process refers to a process of leaving a metal film in a selective region using a photoresist as a mask. Typically, dry etching using plasma or wet etching using an etching solution is used.
상기와 같은 액정표시장치에서, 최근 금속배선의 저항이 주요한 관심사로 떠오르고 있다. 저항은 RC 신호지연을 유발하는 주요한 인자이므로, 특히 TFT-LCD(thin film transistor - liquid crystal display)의 경우 패널크기 증가와 고해상도 실현에 관건이 되고 있기 때문이다. In such a liquid crystal display device, resistance of metal wiring has recently become a major concern. Since resistance is a major factor that causes RC signal delay, especially TFT-LCD (thin film transistor - liquid crystal display), it is important to increase panel size and realize high resolution.
따라서, TFT-LCD의 대형화에 필수적으로 요구되는 RC 신호지연의 감소를 실현하기 위해서는, 저저항의 물질개발이 필수적이며 종래에 주로 사용되었던 크롬(Cr 비저항:12.7 ×10-8Ωm), 몰리브덴(Mo 비저항:5×10-8Ωm), 알루미늄(Al 비저항:2.65 ×10-8Ωm) 및 이들의 합금은 대형 TFT-LCD 에 사용되는 게이트 및 데이터 배선 등으로 이용하기 어려운 실정이다.Therefore, in order to realize a reduction in the RC delay signal which is indispensable for the enlargement of the TFT-LCD, and is essentially a low resistance materials developed primarily chromium was (Cr resistivity: 12.7 × 10 -8 Ωm) in the art, molybdenum ( (Resistivity: 5 × 10 -8 Ωm), aluminum (Al resistivity: 2.65 × 10 -8 Ωm), and alloys thereof are difficult to use for gate and data wiring used in a large TFT-LCD.
이와 같은 배경하에서, 새로운 저저항 금속막 중 하나인 구리막에 대한 관심이 높다. 구리막은 알루미늄막이나 크롬막 보다 저항이 현저하게 낮고 환경적으로도 큰 문제가 없는 장점이 있는 것으로 알려지고 있기 때문이다. 한편, 구리막을 포함하는 다중 금속막에 대한 연구가 진행되고 있으며, 그 중에서 특히 각광받은 물질이 구리-티타늄막이었다. 이 구리-티타늄 이중막에 대해서는 종래에 알려진 식각액이 존재하고 새롭게 많은 식각액이 발표되고 있으나, 티타늄막의 특수한 화학적 성질로 인하여 플루오르 이온이 존재하지 않으면 식각이 되지 않는 단점을 가지고 있다. 식각액 내에 플루오르 이온이 포함되어 있으면, 유리 기판 및 각종 실리콘 층(반도체층과 실리콘 질화막으로 이루어진 패시베이션층)도 함께 식각되어 공정상에서 불량이 날 수 있는 요소가 많이 존재한다. Under these circumstances, interest in copper films, one of the new low resistance metal films, is high. Copper films are known to have a lower resistance than aluminum and chrome films and have no environmental problems. On the other hand, studies on multi-metal films including a copper film have been conducted, and among them, a copper-titanium film has been particularly spotlighted. For this copper-titanium double layer, there is a known etchant and a lot of new etchants are disclosed, but due to the special chemical properties of the titanium layer, there is a drawback that no fluorine ions can be etched. If fluorine ions are contained in the etchant, there are many elements that are etched together with a glass substrate and various silicon layers (a passivation layer made of a semiconductor layer and a silicon nitride film), which may cause defective processes.
그러나, 종래의 구리막 또는 구리합금막의 식각액 조성물은 주산화제로서 과산화수소수를 사용하고 있으며, 과산화수소수는 일반적으로 메탈(metal)이 포함되면, 메탈에 의해 하기의 반응식과 같은 분해반응이 야기되어 불안정한 상태가 된다.However, in the etching solution composition of the conventional copper film or copper alloy film, hydrogen peroxide water is used as the oxidizing agent, and when hydrogen peroxide is generally contained in the metal, decomposition reaction as shown in the following reaction formula is caused by the metal, State.
Cu + 2H2O2 → Cu2 + + 2H2O + O2↑Cu + 2H 2 O 2 → Cu 2 + + 2H 2 O + O 2 ↑
또한, 구리막 식각액으로 옥손(oxone)을 포함하는 식각액이 제안된 바 있으나, 옥손 자체가 가지는 불안정성과, 에칭 속도가 느리다는 단점이 있었다.In addition, an etchant containing oxone as a copper film etchant has been proposed, but it has disadvantages such as instability of oxone itself and slow etching rate.
이에, 본 발명자들은 상기한 문제점을 해결하고자 예의 노력한 결과, 종래 구리막 또는 구리합금막 식각액에 사용되어온 과산화수소를 포함하지 않고, 과황산암모늄, 유기산, 질소를 포함하는 첨가제 및 탈이온수로 이루어진 식각액을 구리막 또는 구리합금막에 대한 식각에 사용한 결과, 식각 프로파일이 우수하고 또한 식각 잔사가 발생하지 않음을 발견하여 본 발명을 완성하였다.As a result, the present inventors have found that, in order to solve the above-mentioned problems, the present inventors have found that an etchant containing deionized water and an additive including ammonium persulfate, organic acid, nitrogen and deionized water without containing hydrogen peroxide conventionally used in a copper film or copper alloy film etching solution As a result of using the copper film or the copper alloy film for etching, it has been found that the etching profile is excellent and the etching residue is not generated, thereby completing the present invention.
따라서, 본 발명의 목적은 구리막 또는 구리합금막의 식각에 사용하였을 때, 식각 잔사가 발생하지 않으며, 우수한 식각 프로파일을 나타내는, 습식 식각에 유용한 식각액 및 이를 사용하는 액정표시장치용 어레이 기판의 제조 방법을 제공하는 것이다. Accordingly, an object of the present invention is to provide an etchant useful for wet etching, which does not cause etching residue when used for etching a copper film or a copper alloy film and exhibits an excellent etching profile, and a method for manufacturing an array substrate for a liquid crystal display .
상기 목적의 달성을 위하여, 본 발명은 In order to achieve the above object,
A) 과황산암모늄(Ammonium persulfate, APS), A) ammonium sulfate (Ammonium persulfate, APS),
B) 유기산, B) organic acids,
C) 질소를 포함하는 첨가제, 및 C) an additive comprising nitrogen, and
D) 탈이온수를 포함하는 구리막 또는 구리합금막의 식각액 조성물을 제공한다.D) a copper film or a copper alloy film containing deionized water.
보다 상세하게는, 본 발명은 조성물 총중량에 대하여, More specifically, the present invention relates to a composition comprising,
A) 과황산암모늄 1 내지 20 중량%, A) 1 to 20% by weight of ammonium persulfate,
B) 유기산 0.1 내지 10 중량%, B) 0.1 to 10% by weight of an organic acid,
C) 질소를 포함하는 첨가제 0.1 내지 5 중량%, 및 C) 0.1 to 5% by weight of an additive comprising nitrogen, and
D) 전체 조성물 총중량인 100 중량%가 되도록 하는 잔량의 탈이온수로 구성되는 구리막 또는 구리합금막의 식각액 조성물을 제공한다.D) a copper film or a copper alloy film composed of deionized water in a residual amount such that the total composition is 100 wt% Thereby providing an etchant composition.
또한, 본 발명은,Further, according to the present invention,
Ⅰ) 기판 상에 구리막 또는 구리합금막을 형성하는 단계;(I) forming a copper film or a copper alloy film on a substrate;
Ⅱ) 상기 구리막 또는 구리합금막 상에 선택적으로 광반응 물질을 남기는 단계; 및II) selectively leaving a photoreactive material on the copper film or the copper alloy film; And
Ⅲ) 본 발명의 식각액 조성물을 사용하여 상기 구리막 또는 구리합금막을 식각하는 단계를 포함하는 구리막 또는 구리합금막의 식각방법을 제공한다.III) A method of etching a copper film or a copper alloy film comprising etching the copper film or the copper alloy film using the etching liquid composition of the present invention.
여기서, 상기 광반응 물질은 통상적인 포토레지스트 물질인 것이 바람직하며, 통상적인 노광 및 현상 공정에 의해 선택적으로 남겨질 수 있다.Here, the photoreactive material is preferably a conventional photoresist material, and may be selectively left by conventional exposure and development processes.
또한, 본 발명은, Further, according to the present invention,
a) 기판 상에 게이트 전극을 형성하는 단계;a) forming a gate electrode on a substrate;
b) 상기 게이트 전극을 포함한 기판 상에 게이트 절연층을 형성하는 단계;b) forming a gate insulating layer on the substrate including the gate electrode;
c) 상기 게이트 절연층 상에 반도체층을 형성하는 단계;c) forming a semiconductor layer on the gate insulating layer;
d) 상기 반도체층 상에 소스 및 드레인 전극을 형성하는 단계; 및d) forming source and drain electrodes on the semiconductor layer; And
e) 상기 드레인 전극에 연결된 화소 전극을 형성하는 단계를 포함하는 액정표시장치용 어레이 기판의 제조 방법에 있어서, 상기 (a) 단계에서는 기판 상에 구리막 또는 구리합금막을 형성한 후, 본 발명의 식각액 조성물로 식각하여 게이트 전극을 형성하고, 상기 (d) 단계에서는 반도체층 상에 구리막 또는 구리합금막을 형성한 후, 본 발명의 식각액 조성물로 식각하여 소스 및 드레인 전극을 형성하는 것을 특징으로 하는 액정표시장치용 어레이 기판의 제조 방법을 제공한다.(e) forming a pixel electrode connected to the drain electrode, the method comprising the steps of: (a) forming a copper film or a copper alloy film on a substrate, And a gate electrode is formed by etching with the etchant composition. In the step (d), a copper film or a copper alloy film is formed on the semiconductor layer, and then the source and drain electrodes are formed by etching with the etchant composition of the present invention A manufacturing method of an array substrate for a liquid crystal display device is provided.
이하에서는 본 발명에 대해 상세히 설명한다.Hereinafter, the present invention will be described in detail.
본 발명은 조성물 총중량에 대하여, 과황산암모늄 1 내지 20 중량%, 유기산 0.1 내지 10 중량%, 질소를 포함하는 첨가제 0.1 내지 5 중량% 및 전체 조성물 총중량인 100 중량%가 되도록 하는 잔량의 탈이온수로 구성되는 구리막 또는 구리합금막의 식각액 조성물을 제공한다.The present invention relates to a process for the preparation of a composition comprising, by weight, from 1 to 20% by weight of ammonium persulfate, from 0.1 to 10% by weight of organic acid, from 0.1 to 5% by weight of an additive comprising nitrogen and a balance of deionized water A copper film or a copper alloy film constituting the etching solution composition.
본 발명의 식각액에 포함되는 과황산암모늄((NH4)2S2O8)은 구리막 또는 구리합금막을 식각하는 주성분으로서, 본 발명의 식각액 조성물 총중량에 대하여 1 내지 20 중량%로 포함되는 것이 바람직하며, 1 중량% 미만이 포함되는 경우에는 식각 속도가 너무 느려져 언에치(unetch)가 발생될 수 있고, 20 중량%를 초과하여 포함되는 경우에는 식각속도가 너무 빠르기 때문에 공정에서 제어하기 어려운 단점이 있다.Ammonium persulfate ((NH 4 ) 2 S 2 O 8 ) contained in the etching solution of the present invention is a main component for etching a copper film or a copper alloy film, and is contained in an amount of 1 to 20% by weight based on the total weight of the etching solution composition of the present invention If less than 1% by weight is included, unetching may occur due to the etching rate being too slow, and if it exceeds 20% by weight, the etching rate is too high, There are disadvantages.
본 발명의 식각액에 포함되는 유기산은 구리막 또는 구리합금막을 식각하는 주성분으로서, 구리막 또는 구리합금막이 식각될 수 있는 적절한 pH 환경을 만들어 주는 역할을 하며, 조성물 중 0.1 내지 10 중량%로 포함되는 것이 바람직하다. 만약 유기산이 함량이 0.1 중량% 미만이면 구리막 또는 구리합금막은 식각되지 않으며, 10 중량%를 초과하면 pH가 낮아져서 식각 속도가 제어하기 힘들 정도로 빨라지게 되어 사이드에칭(side etch)이 많아지게 되기 때문에 공정에 적용하기 어렵게 된다. 구리막 또는 구리합금막이 식각될 수 있는 적절한 pH는 0.5~4.5이다.The organic acid contained in the etchant of the present invention is a main component for etching a copper film or a copper alloy film and serves to make an appropriate pH environment in which a copper film or a copper alloy film can be etched. . If the content of the organic acid is less than 0.1% by weight, the copper film or the copper alloy film is not etched. If the content of the organic acid is more than 10% by weight, the pH is lowered so that the etching rate becomes so difficult to control that side etch is increased Which makes it difficult to apply to the process. Copper film or copper alloy film The proper pH to be etched is 0.5 to 4.5.
본 발명의 유기산은, 반도체 공정용의 순도를 가져 금속 불순물이 ppb 수준 이하인 것이면 특별히 한정되지 않고 사용될 수 있으며, 수용성 유기산에서 선택됨 이 바람직하다. The organic acid of the present invention is not particularly limited and may be selected from water-soluble organic acids so long as it has purity for semiconductor processing and the metal impurity is not more than ppb.
상기 수용성 유기산은 부탄산(butanoic acid), 시트르산(citric acid), 포름산(formic acid), 글루콘산(gluconic acid), 글리콜산(glycolic acid), 말론산(malonic acid), 옥살산(oxalic acid) 및 펜탄산(pentanoic acid)을 포함하는 군으로부터 선택되는 어느 하나, 바람직하게는 글리콜산인 것이 바람직하다.The water soluble organic acid may be selected from the group consisting of butanoic acid, citric acid, formic acid, gluconic acid, glycolic acid, malonic acid, oxalic acid, It is preferably one selected from the group including pentanoic acid, preferably glycolic acid.
본 발명의 식각액에 포함되는, 질소를 포함하는 첨가제는 구리막 또는 구리합금막의 식각 속도를 조절하며 패턴의 시디 로스를 줄여주어 공정상의 마진을 높이는 역할을 한다. 이 성분의 역할은 매우 중요하며, 본 발명의 조성물에 0.1 내지 5 중량%로 포함되는 것이 바람직하다. 0.1 중량% 미만으로 포함되는 경우 구리막 또는 구리합금막의 식각 속도가 매우 빨라져서 사이드에칭이 많아지는 단점이 있고, 5 중량%를 초과하여 포함되는 경우 식각 속도가 매우 느려져서 언에치가 발생할 가능성이 있다. 따라서, 상기 첨가제 1의 함량이 0.1 내지 5 중량% 범위를 벗어나는 경우, 식각 속도의 조절도 어려울 뿐만 아니라, 원하는 패턴의 폭을 얻을 수 없어 불량이 발생할 확률이 크고 공정 마진이 적어 양산 시 문제점이 생길 소지가 다분하다.The nitrogen-containing additive contained in the etchant of the present invention controls the etch rate of the copper film or the copper alloy film and reduces the seed loss of the pattern, thereby enhancing the process margin. The role of this component is very important, and it is preferable that 0.1 to 5% by weight is included in the composition of the present invention. If it is contained in an amount of less than 0.1% by weight, the etching rate of the copper film or the copper alloy film becomes very high and the side etching is increased. If the etching rate is more than 5% by weight, the etch rate is very slow. Therefore, when the content of the
상기 질소를 포함하는 첨가제는 특별히 한정되지 않고 다양한 종류가 사용될 수 있으며, 아미노테트라졸(aminotetrazole), 이미다졸 (imidazole), 인돌 (indole), 피라졸 (pyrazole), 피리딘(pyridine), 피롤 (pyrrole), 벤조트리아졸 및 그 외 수용성 시클릭 아민 화합물 (cyclicamine compound)을 포함하는 군으로부터 선택되는 어느 하나인 것이 바람직하다.The nitrogen-containing additive is not particularly limited and various types can be used. Examples of the nitrogen-containing additive include an aminotetrazole, an imidazole, an indole, a pyrazole, a pyridine, a pyrrole ), Benzotriazole, and other water-soluble cyclic amine compounds.
탈이온수는 반도체 공정용을 사용하고, 바람직하게는 18MΩ/㎝ 이상의 물을 사용한다. Deionized water is used for semiconductor processing, and preferably water of 18 MΩ / cm or more is used.
상기의 과황산암모늄, 유기산 및 질소를 포함하는 첨가제는 통상적으로 공지된 방법에 의해서 제조 가능하고, 반도체 공정용의 순도를 가지는 것이 바람직하다. The above-mentioned additives including ammonium persulfate, organic acid and nitrogen can be prepared by a conventionally known method, and preferably have a purity for semiconductor processing.
또한, 본 발명의 식각액 조성물에는 통상적으로 들어가는 다른 첨가제를 사용할 수 있다.In addition, other additives commonly used in the etchant composition of the present invention may be used.
또한, 본 발명은,Further, according to the present invention,
Ⅰ) 기판 상에 구리막 또는 구리합금막을 형성하는 단계;(I) forming a copper film or a copper alloy film on a substrate;
Ⅱ) 상기 구리막 또는 구리합금막 상에 선택적으로 광반응 물질을 남기는 단계; 및II) selectively leaving a photoreactive material on the copper film or the copper alloy film; And
Ⅲ) 본 발명의 식각액 조성물을 사용하여 상기 구리막 또는 구리합금막을 식각하는 단계를 포함하는 구리막 또는 구리합금막의 식각방법을 제공한다.III) A method of etching a copper film or a copper alloy film comprising etching the copper film or the copper alloy film using the etching liquid composition of the present invention.
또한, 본 발명은, Further, according to the present invention,
a) 기판 상에 게이트 전극을 형성하는 단계; a) forming a gate electrode on a substrate;
b) 상기 게이트 전극을 포함한 기판 상에 게이트 절연층을 형성하는 단계; b) forming a gate insulating layer on the substrate including the gate electrode;
c) 상기 게이트 절연층 상에 반도체층을 형성하는 단계; c) forming a semiconductor layer on the gate insulating layer;
d) 상기 반도체층 상에 소스 및 드레인 전극을 형성하는 단계; 및d) forming source and drain electrodes on the semiconductor layer; And
e) 상기 드레인 전극에 연결된 화소 전극을 형성하는 단계를 포함하는 액정표시장치용 어레이 기판의 제조 방법에 있어서, 상기 (a) 단계는 기판 상에 구리막 또는 구리합금막을 형성한 후, 본 발명의 식각액 조성물로 식각하여 게이트 전극을 형성하고, 상기 (d) 단계는 반도체층 상에 구리막 또는 구리합금막을 형성한 후, 본 발명의 식각액 조성물로 식각하여 소스 및 드레인 전극을 형성하는 것을 특징으로 하는 액정표시장치용 어레이 기판의 제조 방법을 제공한다.(e) forming a pixel electrode connected to the drain electrode, the method comprising the steps of: (a) forming a copper film or a copper alloy film on a substrate, Forming a gate electrode by etching with an etchant composition; and (d) forming a copper film or a copper alloy film on the semiconductor layer, and then forming source and drain electrodes by etching with the etchant composition of the present invention A manufacturing method of an array substrate for a liquid crystal display device is provided.
본 발명에 따른 액정표시장치용 어레이 기판의 제조방법에 있어서, 상기 a) 단계는 a1) 기상증착법이나 스퍼터링(sputtering)법을 이용하여 기판 상에 구리막 또는 구리합금막을 증착시키는 단계; 및 a2) 상기 구리막 또는 구리합금막을 본 발명의 식각액으로 식각하여 패터닝하여 게이트 전극을 형성하는 단계를 포함한다. 여기서, 구리막 또는 구리합금막을 기판 상에 형성하는 방법은 상기 예시된 것으로만 한정되는 것은 아니다.In the method of manufacturing an array substrate for a liquid crystal display according to the present invention, the step a) may include: a1) depositing a copper film or a copper alloy film on a substrate using a vapor deposition method or a sputtering method; And a2) forming the gate electrode by patterning the copper film or the copper alloy film with the etching solution of the present invention. Here, the method of forming the copper film or the copper alloy film on the substrate is not limited to the above-exemplified method.
본 발명에 따른 액정표시장치용 어레이 기판의 제조 방법에 있어서, 상기 b) 단계에서는 기판 상에 형성된 게이트 전극 상부에 질화실리콘(SiNX)을 증착하여 게이트 절연층을 형성한다. 여기서, 게이트 절연층의 형성시 사용되는 물질은 질화실리콘(SiNx)에만 한정되는 것은 아니고, 산화실리콘(SiO2)을 포함하는 각종 무기 절연물질 중에서 선택된 물질을 사용하여 게이트 절연층을 형성할 수도 있다.In the method of manufacturing an array substrate for a liquid crystal display according to the present invention, in step (b), silicon nitride (SiN x ) is deposited on a gate electrode formed on a substrate to form a gate insulating layer. Here, the material used in the formation of the gate insulating layer is not limited to silicon nitride (SiN x ), but a material selected from various inorganic insulating materials including silicon oxide (SiO 2 ) may be used to form the gate insulating layer have.
본 발명에 따른 액정표시장치용 어레이 기판의 제조 방법에 있어서, 상기 c) 단계에서는 게이트 절연층 상에 화학기상증착법(CVD)을 이용하여 반도체층을 형성한다. 즉, 순차적으로 엑티브층(active layer)과 오믹콘택층(ohmic contact layer)을 형성한 후, 건식 식각을 통해 패터닝한다. 여기서, 엑티브층은 일반적으로 순수 한 비정질 실리콘(a-Si:H)으로 형성하고, 오믹콘텍층은 불순물이 포함된 비정질 실리콘(n+a-Si:H)으로 형성한다. 이러한 엑티브층과 오믹콘텍층을 형성할 때 화학기상증착법(CVD)을 이용할 수 있지만, 이에만 한정되는 것은 아니다.In the method for manufacturing an array substrate for a liquid crystal display according to the present invention, in the step c), a semiconductor layer is formed on the gate insulating layer by a chemical vapor deposition method (CVD). That is, an active layer and an ohmic contact layer are sequentially formed, and patterned through dry etching. Here, the active layer is generally formed of pure amorphous silicon (a-Si: H), and the ohmic surface layer is formed of amorphous silicon (n + a-Si: H) containing impurities. Chemical vapor deposition (CVD) may be used to form the active layer and the ohmic contact layer, but the present invention is not limited thereto.
본 발명에 따른 액정표시장치용 어레이 기판의 제조 방법에 있어서, 상기 d) 단계는 d1) 상기 반도체층 상에 소스 및 드레인 전극을 형성하는 단계; 및 d2) 상기 소스 및 드레인 전극 상에 절연층을 형성하는 단계를 포함한다. 상기 d1) 단계에서는 오믹콘텍층 위에 스퍼터링법을 통해 구리 및 구리합금막을 증착하고 본 발명의 식각액으로 식각하여 소스 전극과 드레인 전극을 형성한다. 여기서, 구리막 또는 구리합금막을 기판 상에 형성하는 방법은 상기 예시된 것으로만 한정되는 것은 아니다. 상기 d2) 단계에서는 소스 전극과 드레인 전극 상에 질화 실리콘(SiNx)과 산화실리콘(SiO2)을 포함하는 무기절연그룹 또는 벤조사이클로부텐(BCB)과 아크릴(acryl)계 수지(resin)를 포함한 유기절연물질 그룹 중 선택하여 단층 또는 이중층으로 절연층을 형성한다. 절연층의 재료는 상기 예시된 것으로만 한정되는 것은 아니다.In the method for manufacturing an array substrate for a liquid crystal display according to the present invention, the step d) includes the steps of: d1) forming source and drain electrodes on the semiconductor layer; And d2) forming an insulating layer on the source and drain electrodes. In step d1), copper and copper alloy films are deposited on the ohmic surface layer by sputtering and etched by the etching solution of the present invention to form a source electrode and a drain electrode. Here, the method of forming the copper film or the copper alloy film on the substrate is not limited to the above-exemplified method. Wherein d2) step, including the inorganic insulating group, or benzocyclobutene (BCB) and acrylic (acryl) resins (resin) containing silicon nitride (SiN x) and silicon oxide (SiO 2) on the source and drain electrodes The organic insulating material is selected from the group of organic insulating materials to form an insulating layer as a single layer or a double layer. The material of the insulating layer is not limited to those illustrated above.
본 발명에 따른 액정표시장치용 어레이 기판의 제조 방법에 있어서, 상기 e) 단계에서는 상기 드레인 전극에 연결된 화소 전극을 형성한다. 예컨대, 스퍼터링법을 통해 인듐산화막[ITO(indium tin oxide) 또는 IZO(indium zinc oxide)]과 같은 투명한 도전물질을 증착하고, 인듐산화막 전용 식각액 조성물로 식각하여, 화소 전극을 형성한다. 상기 인듐 산화막을 증착하는 방법은 스퍼터링법으로만 한정되는 것은 아니다.In the method of manufacturing an array substrate for a liquid crystal display according to the present invention, the pixel electrode connected to the drain electrode is formed in step e). For example, a transparent conductive material such as indium oxide (ITO (indium tin oxide) or indium zinc oxide (IZO)) is deposited by a sputtering method and etched with an etchant composition for indium oxide only. The method of depositing the indium oxide film is not limited to the sputtering method.
이와 같은, 액정표시장치용 어레이 기판의 제조 방법에 있어서, 본 발명에 의한 식각액 조성물을 사용하여 상기 게이트 전극을 형성하는 a) 단계를 진행하게 되면, 다량의 게이트 기판을 식각할 수 있어 공정 비용이 크게 절감되며, 식각액 교체 회수를 줄여 공정을 단순화할 수 있다.In such a method of manufacturing an array substrate for a liquid crystal display, if a) step of forming the gate electrode using the etchant composition according to the present invention is carried out, a large amount of gate substrate can be etched, And the process can be simplified by reducing the number of times the etching solution is replaced.
또한, 액정표시장치용 어레이 기판의 제조 방법에 있어서, 본 발명에 의한 식각액 조성물을 사용한 d) 단계 식각공정시, 식각 속도가 빠르면서도 소스 및 드레인 전극 하측에 위치하는 오믹콘텍층에 대한 어택을 최소화시킬 수 있음에 따라, TFT-LCD의 구동 특성을 향상시킬 수 있는 우수한 액정표시장치용 어레이 기판을 제조할 수 있고, 액정표시장치용 어레이 기판의 생산성을 향상시킬 수 있게 된다. Further, in the method for manufacturing an array substrate for a liquid crystal display device, in the etching step d) using the etching liquid composition according to the present invention, the attack to the ohmic surface layer located at the lower side of the source and drain electrodes It is possible to manufacture an array substrate for a liquid crystal display device which can improve the driving characteristics of the TFT-LCD and improve the productivity of the array substrate for a liquid crystal display device.
상기와 같이, 구리막 또는 구리합금막은 TFT-LCD의 게이트 전극의 배선 및 데이터라인을 구성하는 소스/드레인 전극의 배선을 형성하는 것을 특징으로 한다. TFT-LCD의 소스/드레인 배선은 특히 그 저항이 문제되는 배선이므로, 구리막 또는 구리합금막을 사용하고, 본 발명에 따른 식각액으로 용이하게 식각하여 TFT-LCD의 대형화를 이룰 수 있다.As described above, the copper film or the copper alloy film forms the wiring of the gate electrode of the TFT-LCD and the wiring of the source / drain electrodes constituting the data line. Since the source / drain wiring of the TFT-LCD is particularly a wiring having a problem of resistance, a copper film or a copper alloy film is used, and the TFT-LCD can be enlarged by easily etching with the etching solution according to the present invention.
본 발명의 식각액 조성물을 사용하여 구리막 또는 구리합금막을 식각하는 경우, 종래에 과산화수소수를 주산화제로 사용하는 조성물과 달리 불안정성 문제가 없으며, 식각 잔사가 발생하지 아니하여 전기적인 쇼트나 배선의 불량, 휘도의 감소 등의 문제가 발생하지 않으며, 게이트 전극 및 게이트 배선, 데이터 전극 및 데 이터 배선을 일괄 식각하는 것이 가능하게 되어 공정이 매우 단순화되고 공정수율이 극대화되는 효과를 얻을 수 있다.When etching the copper film or the copper alloy film by using the etching solution composition of the present invention, there is no problem of instability unlike a composition using hydrogen peroxide as a main oxidizing agent in the past, and no etching residues are generated, , The luminance and the like can be avoided, and the gate electrode, the gate wiring, the data electrode, and the data wiring can be etched in a batch, thereby simplifying the process and maximizing the process yield.
이하, 본 발명을 실시예 및 비교예를 이용하여 더욱 상세하게 설명한다. 그러나 하기 실시예 및 비교예는 본 발명을 예시하기 위한 것으로서 본 발명은 하기 실시예 및 비교예에 의해 한정되지 않고 다양하게 수정 및 변경될 수 있다. Hereinafter, the present invention will be described in more detail with reference to Examples and Comparative Examples. However, the following examples and comparative examples are provided for illustrating the present invention, and the present invention is not limited by the following examples and comparative examples, and various modifications and changes may be made.
실시예Example 1 내지 3 1 to 3
하기 표 1 에 기재된 전체 조성물의 총중량에 대한 조성비와 같이, 과황산암모늄, 글리콜산, 아미노테트라졸 및 탈이온수를 포함하는 식각액을 각각 10 kg이 되도록 제조하였다. 시험편은 스퍼터링법으로 유리 기판 상에 구리막을 증착한 것을 사용하였다. Each of the etching solutions containing ammonium persulfate, glycolic acid, aminotetrazole and deionized water, such as composition ratios with respect to the total weight of the total composition shown in Table 1 below, was each made to be 10 kg. The test piece was obtained by depositing a copper film on a glass substrate by a sputtering method.
분사식 식각 방식의 실험장비 (모델명: ETCHER(TFT), K.C.Tech사) 내에 제조된 식각액을 넣고 온도를 40 ℃로 설정하여 가온한 후, 온도가 40±0.1℃에 도달하였을 때 식각 공정을 수행하였다. 총 식각 시간은 엔드포인트 검출(End Point Detection, EPD)을 기준으로 하여 오버 에치(Over Etch) 50%를 주어 실시하였다. 기판을 넣고 분사를 시작하여 식각이 다 되면 꺼내어 탈이온수로 세정한 후, 열풍건조장치를 이용하여 건조하고, 포토레지스트 박리기(PR stripper)를 이용하여 포토레지스트를 제거하였다. 세정 및 건조 후 전자주사현미경 (SEM; 모델명: S-4700, HITACHI사 제조)을 이용하여 사이드에칭 (Side Etch) 및 식각 잔류물의 발생 정도 의 식각 특성을 평가하여 하기 표 1에 나타내었으며, 실시예 1의 식각액 조성물을 이용한 구리막의 식각 후 기판 (도 1) 및 스트립 후 기판 표면(도 2)을 각각 주사전자현미경을 이용해 사진을 찍었다.The etching solution prepared in a spray-type etching system (model name: ETCHER (TFT), manufactured by KCTech Co.) was placed and heated to 40 ° C., and the etching process was performed when the temperature reached 40 ± 0.1 ° C. . The total etch time was 50% over etch based on end point detection (EPD). Substrate was injected and injection was started. When etching was completed, the substrate was taken out, washed with deionized water, dried using a hot air dryer, and photoresist was removed using a photoresist stripper. The side etching and the etching property of the degree of occurrence of the etching residue were evaluated using an electronic scanning microscope (SEM; model name: S-4700, manufactured by Hitachi) after washing and drying, and the results are shown in Table 1 below, After etching the copper film using the etchant composition of FIG. 1 (FIG. 1) and the surface of the substrate after the strip (FIG. 2), a photograph was taken using a scanning electron microscope.
APS/글리콜산/아미노테트라졸/탈이온수
(단위: 중량%)
APS / glycolic acid / aminotetrazole / deionized water
(Unit: wt%)
(㎛)Side etching
(탆)
표 1, 도 1 및 도 2에 나타난 바와 같이, 본 발명에 따른 실시예의 식각액 조성물은 식각 프로파일이 우수하고(도 1 참조), 식각 잔사가 없는(도 2 참조) 양호한 식각 특성을 갖는 것을 확인할 수 있었다.As shown in Table 1, Fig. 1 and Fig. 2, it can be seen that the etchant composition of the example according to the present invention has excellent etching properties (see Fig. 1) and no etching residue (see Fig. 2) there was.
비교예Comparative Example 1 및 2 1 and 2
조성비를 하기 표 2에 기재한 바와 같이 하는 것을 제외하고는, 실시예와 동일한 방식으로 식각액을 제조하였으며, 동일한 방식으로 식각 공정을 수행하여 하기 표 2에 각각의 식각 특성을 평가하여 나타내었다.The etching solutions were prepared in the same manner as in Example 1 except that the composition ratios were changed as shown in Table 2. The etching properties were evaluated in the following Table 2 by performing the etching process in the same manner.
APS/ 글리콜산 /아미노테트라졸/탈이온수
(단위: 중량%)
APS / glycolic acid / aminotetrazole / deionized water
(Unit: wt%)
(㎛)Side etching
(탆)
표 2에 나타난 바와 같이, 질소를 포함하는 첨가제를 함유하지 않는 비교예 1 은, 실시예에 비해 사이드에칭이 많아져, 식각 속도의 조절이 곤란한 단점이 있는 것으로 나타났다. 또한, 비교예 2와 같이 APS를 포함하지 않는 식각액을 사용하는 경우, 식각을 수행할 수 없음을 확인할 수 있었다. As shown in Table 2, Comparative Example 1 containing no nitrogen-containing additive had a disadvantage in that it was difficult to control the etching rate because side etching was increased as compared with the examples. In addition, it was confirmed that when the etching solution not containing APS was used as in Comparative Example 2, etching could not be performed.
도 1은 본 발명의 실시예 1에 따른 식각액 조성물을 이용하여 구리막을 식각한 결과를 나타낸 주사전자현미경 사진이고,1 is a scanning electron microscope (SEM) image of a copper film etched using the etching solution composition according to Example 1 of the present invention,
도 2는 본 발명의 상기 도 1의 기판의 식각 후 스트립한 기판의 표면을 나타내는 주사전자현미경 사진이다.2 is a scanning electron micrograph showing the surface of a substrate stripped after etching of the substrate of FIG. 1 of the present invention.
Claims (9)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070078448A KR101391023B1 (en) | 2007-08-06 | 2007-08-06 | Manufacturing method of array substrate for liquid crystal display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070078448A KR101391023B1 (en) | 2007-08-06 | 2007-08-06 | Manufacturing method of array substrate for liquid crystal display |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090014474A KR20090014474A (en) | 2009-02-11 |
| KR101391023B1 true KR101391023B1 (en) | 2014-05-02 |
Family
ID=40684387
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070078448A Active KR101391023B1 (en) | 2007-08-06 | 2007-08-06 | Manufacturing method of array substrate for liquid crystal display |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101391023B1 (en) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101586500B1 (en) * | 2009-08-21 | 2016-01-19 | 동우 화인켐 주식회사 | Manufacturing method of an array substrate for liquid crystal display |
| KR101825493B1 (en) | 2010-04-20 | 2018-02-06 | 삼성디스플레이 주식회사 | Etchant for electrode and method of fabricating thin film transistor array panel using the same |
| KR20120066950A (en) | 2010-12-15 | 2012-06-25 | 삼성전자주식회사 | Echtant, display device and method for manufacturing display device using the same |
| KR101778296B1 (en) | 2011-04-01 | 2017-09-14 | 삼성디스플레이 주식회사 | Echtant and method for manufacturing display device using the same |
| KR101243847B1 (en) * | 2011-08-18 | 2013-03-20 | 주식회사 이엔에프테크놀로지 | Method for etching cu/mo alloy film with etching capacity of etching solution improved |
| KR102048022B1 (en) * | 2012-12-18 | 2019-12-02 | 주식회사 동진쎄미켐 | Composition for etching metal layer and method for etching using the same |
| CN110230059B (en) * | 2019-07-01 | 2020-11-24 | 深圳市华星光电技术有限公司 | Method for manufacturing metal pattern of display panel |
-
2007
- 2007-08-06 KR KR1020070078448A patent/KR101391023B1/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090014474A (en) | 2009-02-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101391074B1 (en) | Manufacturing method of array substrate for liquid crystal display | |
| KR101391023B1 (en) | Manufacturing method of array substrate for liquid crystal display | |
| US20080286974A1 (en) | Etching solution for multiple layer of copper and molybdenum and etching method using the same | |
| KR20120081764A (en) | Manufacturing method of an array substrate for liquid crystal display | |
| KR20090081938A (en) | Etch solution composition of silver thin film and metal pattern formation method using same | |
| KR101702129B1 (en) | Manufacturing method of an array substrate for liquid crystal display | |
| KR20080045853A (en) | Manufacturing method of TFT array substrate for liquid crystal display | |
| KR20090079436A (en) | Manufacturing Method of Array Substrate for Liquid Crystal Display | |
| KR20090112112A (en) | Manufacturing Method of Array Substrate for Liquid Crystal Display | |
| KR101539765B1 (en) | Method for manufacturing array substrate for liquid crystal display | |
| KR20080045854A (en) | Manufacturing method of TFT array substrate for liquid crystal display | |
| KR101264421B1 (en) | Etchant for metal layer | |
| KR101353123B1 (en) | Etchant for metal layer | |
| KR20080107502A (en) | Molybdenum-titanium alloy film and indium oxide film etching liquid composition, etching method using the same and manufacturing method of flat panel display device using the same | |
| KR101406671B1 (en) | Etchant composition and method for fabricating metal pattern | |
| KR20090069633A (en) | Manufacturing Method of Array Substrate for Liquid Crystal Display | |
| KR20070053957A (en) | Transparent conductive film etching composition | |
| KR20080009865A (en) | High Etch Rate Indium Oxide Etch Solution | |
| KR101236133B1 (en) | A combinated etchant composition for aluminum(or aluminum alloy) layer and multilayer containing the same, molybdenum(or molybdenum alloy) layer and multilayer containing the same, and indium tin oxides layer | |
| KR101796784B1 (en) | Manufacturing method of an array substrate for liquid crystal display | |
| KR102265973B1 (en) | Etching solution composition for molybdenum-containing layer and manufacturing method of an array substrate for liquid crystal display using the same | |
| KR101151952B1 (en) | Etching solution of Indium Oxide film and etching method thereof | |
| KR101347446B1 (en) | Low viscosity etchant for metal electrode | |
| KR101406402B1 (en) | Method for manufacturing array substrate for liquid crystal display | |
| KR101356907B1 (en) | Fabrication method of flat panel display device, etching solution composition used the method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20070806 |
|
| PG1501 | Laying open of application | ||
| A201 | Request for examination | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20120724 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 20070806 Comment text: Patent Application |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20131106 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20140422 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20140424 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20140424 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| FPAY | Annual fee payment |
Payment date: 20170308 Year of fee payment: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20170308 Start annual number: 4 End annual number: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20180319 Year of fee payment: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20180319 Start annual number: 5 End annual number: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20190311 Year of fee payment: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20190311 Start annual number: 6 End annual number: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20200309 Year of fee payment: 7 |
|
| PR1001 | Payment of annual fee |
Payment date: 20200309 Start annual number: 7 End annual number: 7 |
|
| PR1001 | Payment of annual fee |
Payment date: 20210310 Start annual number: 8 End annual number: 8 |
|
| PR1001 | Payment of annual fee |
Payment date: 20240312 Start annual number: 11 End annual number: 11 |