[go: up one dir, main page]

KR101390107B1 - Signal process apparatus and method for supporting high speed acquisition time - Google Patents

Signal process apparatus and method for supporting high speed acquisition time Download PDF

Info

Publication number
KR101390107B1
KR101390107B1 KR1020120121802A KR20120121802A KR101390107B1 KR 101390107 B1 KR101390107 B1 KR 101390107B1 KR 1020120121802 A KR1020120121802 A KR 1020120121802A KR 20120121802 A KR20120121802 A KR 20120121802A KR 101390107 B1 KR101390107 B1 KR 101390107B1
Authority
KR
South Korea
Prior art keywords
signal
intermediate frequency
acquisition time
signals
mixer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020120121802A
Other languages
Korean (ko)
Inventor
박지호
김남혁
이충희
임영철
김종환
Original Assignee
재단법인대구경북과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재단법인대구경북과학기술원 filed Critical 재단법인대구경북과학기술원
Priority to KR1020120121802A priority Critical patent/KR101390107B1/en
Application granted granted Critical
Publication of KR101390107B1 publication Critical patent/KR101390107B1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/16—Multiple-frequency-changing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/0066—Mixing

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Radar Systems Or Details Thereof (AREA)

Abstract

Disclosed are a signal process apparatus and a method for supporting high-speed acquisition time. The signal process apparatus for supporting high-speed acquisition time includes: a divider for receiving an intermediate frequency signal and dividing the received intermediate frequency signal into n (N is a natural number); n pieces of mixers for mixing n pieces of divided intermediate frequency signal each by using a pulsed input signal; and a processor for digital-signal-processing n pieces of mixing signals outputted from n pieces of mixers. [Reference numerals] (201) Divider; (209) Processor; (AA,BB) Amplification unit; (CC,DD) Mixer unit; (EE,FF) Filter unit

Description

고속 획득 시간을 지원하는 신호 처리 장치 및 방법{SIGNAL PROCESS APPARATUS AND METHOD FOR SUPPORTING HIGH SPEED ACQUISITION TIME}SIGNAL PROCESS APPARATUS AND METHOD FOR SUPPORTING HIGH SPEED ACQUISITION TIME}

본 발명의 실시예는 객체로부터 반사된 반사 신호로부터 중간 주파수 신호를 획득하여 처리하는 기술에 관한 것이다.Embodiments of the present invention relate to a technique for obtaining and processing an intermediate frequency signal from a reflected signal reflected from an object.

최근 복잡한 도로 조건에서 급속도로 증가하는 차량은 교통사고의 대형화 및 이에 따른 인명 피해를 급속히 증가시키고 있다. 교통사고를 줄이기 위해 자동차의 전/후/좌/우의 차량이나 장애물을 운전자가 용이하게 인식할 수 있도록 하는 장애물 인식시스템 개발 필요성이 더욱 높아지고 있다. 예컨대, 차량 충돌 경보 및 방지(Collision Warning & Collision Avoidance: CW/CA) 시스템 개발을 위한 핵심 장치로 밀리미터파 센서(Millimeter-Wave sensor)가 연구되었으나 여러 가지 문제로 상용화되지 못하고 있다. 밀리미터파 센서를 대체할 수 있는 차량용 고주파센서 시스템이 필요하다.In recent years, a rapidly increasing vehicle under complicated road conditions is rapidly increasing the size of traffic accidents and the resulting damage to life. In order to reduce traffic accidents, there is an increasing need to develop an obstacle recognition system that enables the driver to easily recognize vehicles or obstacles in front, rear, left, and right of the vehicle. For example, millimeter-wave sensors have been studied as core devices for the development of Collision Warning & Collision Avoidance (CW / CA) systems, but they are not commercialized due to various problems. There is a need for an automotive high frequency sensor system that can replace millimeter wave sensors.

도 1은 종래의 고주파센서 시스템의 일례를 도시한 도면이다.1 is a view showing an example of a conventional high frequency sensor system.

도 1을 참조하면, 종래의 고주파센서 시스템은 센서용 안테나에서 수신된 미약한 신호를 증폭시키기 위하여 1차 LNA를 사용한다. 고주파센서 시스템은 수신된 신호를 디바이더(예컨대, Wilk. Divider)를 사용하여 5개로 나누고, 디바이더(Divider)를 사용 함에 따라 파워(Power)가 줄어들게 되므로 2차 LNA를 사용한다. 고주파센서 시스템은 무선 주파수(RF: Radio Frequency)단에서 코스 딜레이(Coarse Delay) 구조를 사용하고 있어, 무선 주파수(RF)단의 복잡성과 성능저하를 가져오고, 비용이 높다는 단점이 있어, 현실적으로 일반 차량에 적용하는 것이 용이하지 않다.Referring to FIG. 1, a conventional high frequency sensor system uses a primary LNA to amplify a weak signal received from a sensor antenna. The high frequency sensor system divides the received signal into five using a divider (for example, Wilk. Divider), and uses a secondary LNA because the power is reduced by using a divider. The high frequency sensor system uses a coarse delay structure in the radio frequency (RF) stage, which brings about the complexity and performance degradation of the radio frequency (RF) stage and a high cost. It is not easy to apply to the vehicle.

본 발명의 실시예는 객체로부터 반사된 반사 신호에서 획득한 중간 주파수 신호를 n(n은 자연수)개로 분리하고, 상기 분리된 n개의 중간 주파수 신호 각각에 대해, 설정된 값만큼 쉬프트된 펄스 입력 신호를 이용하여 믹싱한 후, 믹싱된 n개의 믹싱 신호를 디지털 신호처리하여, 신호처리의 정확도를 높이는 것을 목적으로 한다.According to an embodiment of the present invention, n (n is a natural number) of intermediate frequency signals obtained from a reflected signal reflected from an object, and a pulse input signal shifted by a set value for each of the separated n intermediate frequency signals After mixing using the digital signal, the mixed n mixed signals are processed to increase the accuracy of the signal processing.

또한, 본 발명의 실시예는 IF단 이후에 n개로 분리 함으로써, RF단 설계시 어려움 등을 디지털 영역으로 이동시킴에 따라, 비용 측면이나 또는 설계의 용이성과 RF단의 복잡성에서 오는 성능 저하를 감소시키는 것을 목적으로 한다.In addition, in the embodiment of the present invention, by separating the number n after the IF stage, the difficulty in designing the RF stage moves to the digital domain, thereby reducing the performance degradation resulting from cost or ease of design and complexity of the RF stage. It is aimed at letting.

본 발명의 실시예에 따른 고속 획득 시간을 지원하는 신호 처리 장치는 객체로부터 반사된 반사 신호에서 획득한 중간 주파수 신호를 n(n은 자연수)개로 분리하는 디바이더와, 상기 분리된 n개의 중간 주파수 신호 각각에 대해, 펄스 입력 신호를 이용하여 믹싱하는 n개의 믹서부와, 상기 n개의 믹서부에서 출력된 n개의 믹싱 신호를 디지털 신호처리하는 프로세서를 포함할 수 있다.According to an embodiment of the present invention, a signal processing apparatus supporting a fast acquisition time includes a divider for dividing an intermediate frequency signal obtained from a reflected signal reflected from an object into n (n is a natural number), and the separated n intermediate frequency signals. Each mixer may include n mixer units for mixing by using a pulse input signal and a processor for digital signal processing the n mixed signals output from the n mixer units.

본 발명의 실시예에 따른 고속 획득 시간을 지원하는 신호 처리 방법은 객체로부터 반사된 반사 신호에서 획득한 중간 주파수 신호를 n(n은 자연수)개로 분리하는 단계와, 상기 분리된 n개의 중간 주파수 신호 각각에 대해, 펄스 입력 신호를 이용하여 믹싱하는 단계와, 상기 믹싱된 n개의 믹싱 신호를 디지털 신호처리하는 단계를 포함할 수 있다.In a signal processing method supporting fast acquisition time according to an embodiment of the present invention, the method may further include separating the intermediate frequency signals obtained from the reflected signals reflected from the object into n (n is a natural number), and the separated n intermediate frequency signals. For each, the method may include mixing using a pulse input signal and digital signal processing the mixed n mixed signals.

본 발명의 실시예에 따르면, 객체로부터 반사된 반사 신호에서 획득한 중간 주파수 신호를 n(n은 자연수)개로 분리하고, 상기 분리된 n개의 중간 주파수 신호 각각에 대해, 설정된 값만큼 쉬프트된 펄스 입력 신호를 이용하여 믹싱한 후, 믹싱된 n개의 믹싱 신호를 디지털 신호처리하여, 신호처리의 정확도를 높일 수 있다.According to an exemplary embodiment of the present invention, a pulse input shifted by a set value is divided into n (n is a natural number) intermediate frequency signals obtained from a reflected signal reflected from an object, and for each of the separated n intermediate frequency signals. After mixing using the signal, the mixed n mixed signals may be digital signal processed to increase the accuracy of the signal processing.

본 발명의 실시예에 따르면, IF단 이후에 n개로 분리 함으로써, RF단 설계시 어려움 등을 디지털 영역으로 이동시킴에 따라, 비용 측면이나 또는 설계의 용이성과 RF단의 복잡성에서 오는 성능 저하를 감소시킬 수 있다.According to an embodiment of the present invention, by separating the n stages after the IF stage, the difficulty in designing the RF stage moves to the digital domain, thereby reducing the performance degradation resulting from cost or ease of design and complexity of the RF stage. You can.

도 1은 종래의 고주파센서 시스템의 일례를 도시한 도면이다.
도 2는 본 발명의 일실시예에 따른 고속 획득 시간을 지원하는 신호 처리 장치의 구성을 도시한 도면이다.
도 3은 본 발명의 일실시예에 따른 고속 획득 시간을 지원하는 신호 처리 장치의 구성 일례를 도시한 도면이다.
도 4는 본 발명의 일실시예에 따른 고속 획득 시간을 지원하는 신호 처리 방법을 나타내는 흐름도이다.1 is a view showing an example of a conventional high frequency sensor system.
2 is a diagram illustrating a configuration of a signal processing apparatus that supports a fast acquisition time according to an embodiment of the present invention.
3 is a diagram illustrating an example of a configuration of a signal processing apparatus that supports a fast acquisition time according to an embodiment of the present invention.
4 is a flowchart illustrating a signal processing method supporting fast acquisition time according to an embodiment of the present invention.

이하, 첨부된 도면들을 참조하여 본 발명의 실시예에 따른 고속 획득 시간을 지원하는 신호 처리 장치 및 방법에 대해 상세히 설명한다.Hereinafter, a signal processing apparatus and method for supporting a fast acquisition time according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명의 일실시예에 따른 고속 획득 시간을 지원하는 신호 처리 장치의 구성을 도시한 도면이다.2 is a diagram illustrating a configuration of a signal processing apparatus that supports a fast acquisition time according to an embodiment of the present invention.

도 2를 참조하면, 본 발명의 일실시예에 따른 고속 획득 시간을 지원하는 신호 처리 장치(200)는 디바이더(201), n개의 증폭부(203), n개의 믹서부(205), n개의 필터부(207) 및 프로세서(209)를 포함할 수 있다. Referring to FIG. 2, the signal processing apparatus 200 supporting the fast acquisition time according to an embodiment of the present invention includes a divider 201, n amplification units 203, n mixer units 205, and n units. The filter unit 207 and the processor 209 may be included.

디바이더(201)는 객체로부터 반사된 반사 신호에서 획득한 중간 주파수 신호를 n(n은 자연수)개(예컨대, 제1 내지 제n 중간 주파수 신호)로 분리할 수 있다. 여기서, 중간 주파수 신호는 상기 반사 신호가 중간 주파수 믹서를 통해 분리된 IF I(Intermediate Frequency Inphase) 신호 또는 IF Q(Intermediate Frequency Quadrature) 신호일 수 있다.The divider 201 may divide the intermediate frequency signal obtained from the reflected signal reflected from the object into n (n is a natural number) (eg, the first to nth intermediate frequency signals). Here, the intermediate frequency signal may be an IF I (Intermediate Frequency Inphase) signal or an IF Q (Intermediate Frequency Quadrature) signal in which the reflected signal is separated through an intermediate frequency mixer.

n개의 증폭부(203)는 디바이더(201)에서 분리된 n개의 중간 주파수 신호 각각을 증폭하여, n개의 믹서부(205)에 각각 제공할 수 있다.The n amplifiers 203 may amplify each of the n intermediate frequency signals separated by the divider 201 and provide them to the n mixers 205, respectively.

n개의 믹서부(205)는 디바이더(201)에서 분리된 n개의 중간 주파수 신호 각각에 대해, 펄스 입력 신호를 이용하여 믹싱할 수 있다.The n mixer units 205 may mix n intermediate frequency signals separated by the divider 201 using pulse input signals.

상기 n개의 믹서부(205)는 제n 중간 주파수 신호와 설정된 값(예컨대, τ)의 (n-1)배수 만큼 쉬프트된 상기 펄스 입력 신호를 믹싱하는 제n 믹서부를 포함할 수 있다. 예컨대, n개의 믹서부(205)는 n=3일 경우, 제1 중간 주파수 신호와 펄스 입력 신호를 믹싱하는 제1 믹서부와, 제2 중간 주파수 신호와 설정된 값만큼 쉬프트된 펄스 입력 신호를 믹싱하는 제2 믹서부와 제3 중간 주파수 신호와 설정된 값의 2배수 만큼 쉬프트된 펄스 입력 신호를 믹싱하는 제3 믹서부를 포함할 수 있다.The n mixer units 205 may include an nth mixer unit for mixing the nth intermediate frequency signal and the pulse input signal shifted by (n−1) times a set value (eg, τ). For example, when n = 3, the n mixer units 205 mix the first mixer unit for mixing the first intermediate frequency signal and the pulse input signal, and the pulse input signal shifted by the set value with the second intermediate frequency signal. The second mixer may include a third mixer configured to mix the pulse input signal shifted by two times the set value and the third intermediate frequency signal.

n개의 필터부(207)는 n개의 믹서부(205)에서 믹싱된 n개의 믹싱 신호 각각을 필터링하여, 프로세서(209)로 제공할 수 있다.The n filter units 207 may filter each of the n mixed signals mixed by the n mixer units 205 and provide them to the processor 209.

프로세서(209)는 DSP(digital signal processor)일 수 있으며, n개의 믹서부(205)에서 출력되어 n개의 필터부(207)에 의해 필터링된 n개의 믹싱 신호를 디지털 신호처리할 수 있다.The processor 209 may be a digital signal processor (DSP) and digitally process the n mixed signals output from the n mixer units 205 and filtered by the n filter units 207.

고속 획득 시간을 지원하는 신호 처리 장치(200)는 IF의 I 신호와 IF의 Q신호 각각을 n개로 분리하는 디바이더(201)를 IF단에 설치하게 되므로, RF단에서 n개로 분리하는 것보다 IF단 이후에 n개로 분리 함으로써, RF단 설계시 어려움 등을 디지털 영역으로 이동시킴에 따라, 비용 측면이나 또는 설계의 용이성과 RF단의 복잡성에서 오는 성능 저하를 감소시킬 수 있다. IF단 이후에 디바이더(201)를 통해 신호를 n개 분리하는 것을 코스 딜레이(Coarse Delay) 부분이라고 한다. n개로 분리된 영역을 설정된 값(예컨대, τ) 만큼씩 쉬프트시켜가면서 정밀하게 신호를 검출해 내는 것을 파인 딜레이(Fine Delay)라고 한다. Since the signal processing apparatus 200 supporting the fast acquisition time installs the divider 201 for separating the I signal of the IF and the Q signal of the IF into n units, the IF unit is divided into n units in the IF stage. However, by separating into n afterwards, as the difficulty in designing the RF stage moves to the digital domain, the performance deterioration resulting from cost or ease of design and complexity of the RF stage can be reduced. Separating n signals through the divider 201 after the IF stage is referred to as a coarse delay portion. The fine delay is detected by shifting the n separated regions by a set value (for example, τ) by precisely detecting the signal.

고속 획득 시간을 지원하는 신호 처리 장치(200)는 코스 딜레이(Coarse Delay)를 사용하여 전체 영역을 세분화한 후, 파인 딜레이(Fine Delay)를 사용하여 설정된 값(예컨대, τ) 만큼씩 쉬프트시키며 정확하게 신호를 검출 함으로써, 획득 시간(Acquisition Time)을 줄일 수 있어, 실시간성이 요구되는 차량용 고주파 센서에 적합하게 이용될 수 있다.The signal processing apparatus 200 supporting the fast acquisition time subdivides the entire area using a coarse delay, and then shifts by a value (for example, τ) that is set using a fine delay and accurately. By detecting the signal, the acquisition time can be reduced, so that the signal can be suitably used for a high frequency sensor for a vehicle that requires real time.

도 3은 본 발명의 일실시예에 따른 고속 획득 시간을 지원하는 신호 처리 장치의 구성 일례를 도시한 도면이다. 3 is a diagram illustrating an example of a configuration of a signal processing apparatus that supports a fast acquisition time according to an embodiment of the present invention.

도 3을 참조하면, 고속 획득 시간을 지원하는 신호 처리 장치(300)는 변환 모듈(301)로부터 객체로부터 반사된 반사 신호에서 획득한 중간 주파수 신호를 수신할 수 있다. 여기서, 변환 모듈(301)은 헤테로다인 방식의 신호 발생 및 RF(Radio Frequency)/IF 변환을 지원하는 모듈일 수 있다. 변환 모듈(301)은 예컨대, 24GHz의 주파수를 사용하는 고주파 센서를 포함할 수 있다. 또한, 변환 모듈(301)은 예컨대, 3GHz의 오실레이터(Oscillator)를 사용하고, 체배기를 사용하여 12GHz를 생성하여 서브 하모닉 믹서(Sub-Harmonic Mixer)에 입력하여, 24GHz를 생성 및 출력하게 된다. 이때, 변환 모듈(301)은 3GHz의 Oscillator를 사용하여 체배기를 통해 12GHz를 생성한 후, 디바이더(Divider)를 사용하여 송신부와 수신부의 신호로 사용하기 위하여 송신단과 수신단으로 나누어 전송하게 된다. 여기서, 전송된 신호는 증폭된 후 90° 위상차를 갖는 디바이더를 통해 I/Q quadrature 신호로 생성된다. 따라서, 임펄스 입력(Impulse Input) 신호를 만들어서 송신기에 보내면 24GHz의 신호와 믹싱(Mixing)하여 RF를 통해 송신하고, 송신된 신호는 객체(타겟 물체)에 맞고 반사되어 수신기로 수신된다. 수신된 신호(예컨대, 객체로부터 반사된 반사 신호)는 중간 주파수 믹서(IF Mixer)를 통해, IF I신호와 IF Q신호로 나누어 출력될 수 있다.Referring to FIG. 3, the signal processing apparatus 300 supporting the fast acquisition time may receive an intermediate frequency signal obtained from the reflected signal reflected from the object from the conversion module 301. Here, the conversion module 301 may be a module that supports heterogeneous signal generation and RF / IF conversion. The conversion module 301 may include, for example, a high frequency sensor using a frequency of 24 GHz. In addition, the conversion module 301 uses an oscillator of 3 GHz, generates 12 GHz using a multiplier, inputs it to a sub-harmonic mixer, and generates and outputs 24 GHz. At this time, the conversion module 301 generates 12 GHz through a multiplier using an oscillator of 3 GHz, and then divides the signal into a transmitting end and a receiving end to use the divider as a signal of a transmitter and a receiver. Here, the transmitted signal is amplified and generated as an I / Q quadrature signal through a divider having a 90 ° phase difference. Accordingly, when an impulse input signal is generated and sent to a transmitter, the signal is mixed with a 24 GHz signal and transmitted via RF, and the transmitted signal is received by the receiver after being reflected by an object (target object). The received signal (eg, a reflected signal reflected from the object) may be output by being divided into an IF I signal and an IF Q signal through an IF mixer.

고속 획득 시간을 지원하는 신호 처리 장치(300)는 예컨대, 2개의 디바이더(303), 6개의 증폭부(305), 6개의 믹서부(307), 6개의 필터부(309) 및 프로세서(311)를 포함할 수 있다.The signal processing apparatus 300 supporting the fast acquisition time includes, for example, two dividers 303, six amplifiers 305, six mixers 307, six filter units 309, and a processor 311. It may include.

2개의 디바이더(303)는 제1 디바이더(303-1) 및 제2 디바이더(303-2)를 포함할 수 있다.The two dividers 303 may include a first divider 303-1 and a second divider 303-2.

제1 디바이더(303-1)는 객체로부터 반사된 반사 신호에서 획득한 IF I(Intermediate Frequency Inphase) 신호를 수신하여, 3개(제1 내지 제3 중간 주파수 신호)로 분리할 수 있다.The first divider 303-1 may receive an IFI (Intermediate Frequency Inphase) signal obtained from the reflected signal reflected from the object, and may divide the signal into three (first to third intermediate frequency signals).

제2 디바이더(303-2)는 객체로부터 반사된 반사 신호에서 획득한 IF Q(Intermediate Frequency Quadrature) 신호를 수신하여, 3개(제4 내지 제6 중간 주파수 신호)로 분리할 수 있다.The second divider 303-2 may receive an IF Q (Intermediate Frequency Quadrature) signal obtained from the reflected signal reflected from the object, and may divide the signal into three (fourth to sixth intermediate frequency signals).

6개의 증폭부(305)는 제1 내지 제6 증폭부(305-1, 305-2, 305-3, 305-4, 305-5, 305-6)를 포함할 수 있다.The six amplifiers 305 may include first to sixth amplifiers 305-1, 305-2, 305-3, 305-4, 305-5, and 305-6.

제1 내지 제3 증폭부(305-1, 305-2, 305-3)는 제1 디바이더(303-1)에서 분리된 3개의 신호를 각각 증폭할 수 있다.The first to third amplifiers 305-1, 305-2, and 305-3 may amplify three signals separated from the first divider 303-1.

제4 내지 제6 증폭부(305-4, 305-5, 305-6)는 제2 디바이더(303-2)에서 분리된 3개의 신호를 각각 증폭할 수 있다.The fourth to sixth amplifiers 305-4, 305-5, and 305-6 may amplify three signals separated from the second divider 303-2.

6개의 믹서부(307)는 제1 내지 제6 믹서부(307-1, 307-2, 307-3, 307-4, 307-5, 307-6)를 포함할 수 있다.The six mixer units 307 may include first to sixth mixer units 307-1, 307-2, 307-3, 307-4, 307-5, and 307-6.

제1 내지 제3 믹서부(307-1, 307-2, 307-3)는 제1 내지 제3 증폭부(305-1, 305-2, 305-3)에서 출력되는 중간 주파수 신호 각각에 대해, 펄스 입력 신호를 이용하여 믹싱할 수 있다. 예컨대, 제1 믹서부(307-1)는 제1 중간 주파수 신호와 펄스 입력 신호를 믹싱할 수 있고, 제2 믹서부(307-2)는 제2 중간 주파수 신호와 설정된 값만큼 쉬프트된 펄스 입력 신호를 믹싱할 수 있다. 또한, 제3 믹서부(307-3)는 제3 중간 주파수 신호와 설정된 값의 2배수 만큼 쉬프트된 펄스 입력 신호를 믹싱할 수 있다.The first to third mixers 307-1, 307-2, and 307-3 are configured for the intermediate frequency signals output from the first to third amplifiers 305-1, 305-2, and 305-3. It can be mixed using a pulse input signal. For example, the first mixer 307-1 may mix the first intermediate frequency signal and the pulse input signal, and the second mixer 307-2 may shift the pulse input shifted by the set value with the second intermediate frequency signal. You can mix the signals. In addition, the third mixer 307-3 may mix the third intermediate frequency signal and the pulse input signal shifted by twice the set value.

제4 내지 제6 믹서부(307-4, 307-5, 307-6)는 제4 내지 제6 증폭부(305-4, 305-5, 305-6)에서 출력되는 중간 주파수 신호 각각에 대해, 펄스 입력 신호를 이용하여 믹싱할 수 있다. 예컨대, 제4 믹서부(307-4)는 제4 중간 주파수 신호와 펄스 입력 신호를 믹싱할 수 있고, 제5 믹서부(307-5)는 제5 중간 주파수 신호와 설정된 값만큼 쉬프트된 펄스 입력 신호를 믹싱할 수 있다. 또한, 제6 믹서부(307-6)는 제6 중간 주파수 신호와 설정된 값의 2배수 만큼 쉬프트된 펄스 입력 신호를 믹싱할 수 있다.The fourth to sixth mixers 307-4, 307-5, and 307-6 may respectively output intermediate frequency signals output from the fourth to sixth amplifiers 305-4, 305-5, and 305-6. It can be mixed using a pulse input signal. For example, the fourth mixer 307-4 may mix the fourth intermediate frequency signal and the pulse input signal, and the fifth mixer 307-5 may shift the pulse input shifted by the set value with the fifth intermediate frequency signal. You can mix the signals. In addition, the sixth mixer 307-6 may mix the sixth intermediate frequency signal and the pulse input signal shifted by twice the set value.

6개의 필터부(309)는 제1 내지 제6 필터부(309-1, 309-2, 309-3, 309-4, 309-5, 309-6)를 포함할 수 있다.The six filter units 309 may include first to sixth filter units 309-1, 309-2, 309-3, 309-4, 309-5, and 309-6.

제1 내지 제3 필터부(309-1, 309-2, 309-3)는 제1 내지 제3 믹서부(307-1, 307-2, 307-3)에서 믹싱된 3개의 믹싱 신호 각각을 필터링하여, 프로세서(311)로 제공할 수 있다.The first to third filter units 309-1, 309-2, and 309-3 may respectively mix three mixed signals mixed by the first to third mixers 307-1, 307-2, and 307-3. Filtering may be provided to the processor 311.

제4 내지 제6 필터부(309-4, 309-5, 309-6)는 제4 내지 제6 믹서부(307-4, 307-5, 307-6)에서 믹싱된 3개의 믹싱 신호 각각을 필터링하여, 프로세서(311)로 제공할 수 있다.The fourth to sixth filter units 309-4, 309-5, and 309-6 respectively mix the three mixed signals mixed by the fourth to sixth mixers 307-4, 307-5, and 307-6. Filtering may be provided to the processor 311.

프로세서(311)는 6개의 필터부(309)에 의해 필터링된 6개의 믹싱 신호를 디지털 신호처리할 수 있다.The processor 311 may digitally process the six mixed signals filtered by the six filter units 309.

도 4는 본 발명의 일실시예에 따른 고속 획득 시간을 지원하는 신호 처리 방법을 나타내는 흐름도이다.4 is a flowchart illustrating a signal processing method supporting fast acquisition time according to an embodiment of the present invention.

도 4를 참조하면, 단계 401에서, 신호 처리 장치는 객체로부터 반사된 반사 신호에서 획득한 중간 주파수 신호를 n(n은 자연수)개(예컨대, 제1 내지 제n 중간 주파수 신호)로 분리할 수 있다. 여기서, 상기 획득한 중간 주파수 신호는 상기 반사 신호가 중간 주파수 믹서를 통해 분리된 IF I(Intermediate Frequency Inphase) 신호 또는 IF Q(Intermediate Frequency Quadrature) 신호일 수 있다.Referring to FIG. 4, in operation 401, the signal processing apparatus may separate an intermediate frequency signal obtained from a reflected signal reflected from an object into n (n is a natural number) (eg, first through nth intermediate frequency signals). have. Here, the obtained intermediate frequency signal may be an IF I (Intermediate Frequency Inphase) signal or IF Q (Intermediate Frequency Quadrature) signal in which the reflection signal is separated through an intermediate frequency mixer.

단계 403에서, 신호 처리 장치는 분리된 n개의 중간 주파수 신호 각각을 증폭할 수 있다.In operation 403, the signal processing apparatus may amplify each of the separated n intermediate frequency signals.

단계 405에서, 신호 처리 장치는 증폭된 n개의 중간 주파수 신호 각각에 대해, 펄스 입력 신호를 이용하여 믹싱할 수 있다. 이때, 신호 처리 장치는 제n 중간 주파수 신호와 설정된 값의 (n-1)배수 만큼 쉬프트된 상기 펄스 입력 신호를 믹싱할 수 있다. In operation 405, the signal processing apparatus may mix each of the amplified n intermediate frequency signals using a pulse input signal. In this case, the signal processing apparatus may mix the n-th intermediate frequency signal and the pulse input signal shifted by (n-1) times the set value.

예컨대, 신호 처리 장치는 제1 믹서부를 이용하여, 제1 중간 주파수 신호와 펄스 입력 신호를 믹싱할 수 있고, 제2 믹서부를 이용하여, 제2 중간 주파수 신호와 설정된 값만큼 쉬프트된 펄스 입력 신호를 믹싱할 수 있다. 또한, 신호 처리 장치는 제3 믹서부를 이용하여, 제3 중간 주파수 신호와 설정된 값의 2배수 만큼 쉬프트된 펄스 입력 신호를 믹싱할 수 있다.For example, the signal processing apparatus may mix the first intermediate frequency signal and the pulse input signal using the first mixer unit, and may use the second mixer unit to perform the pulse input signal shifted by the set value with the second intermediate frequency signal. You can mix. Also, the signal processing apparatus may mix the third intermediate frequency signal and the shifted pulse input signal by twice the set value by using the third mixer.

단계 407에서, 신호 처리 장치는 믹싱된 n개의 믹싱 신호 각각을 필터링할 수 있다.In operation 407, the signal processing apparatus may filter each of the n mixed signals mixed.

단계 409에서, 신호 처리 장치는 필터링된 n개의 믹싱 신호를 디지털 신호처리할 수 있다.In operation 409, the signal processing apparatus may digitally process the filtered n mixed signals.

이상에서 설명된 장치는 하드웨어 구성요소, 소프트웨어 구성요소, 및/또는 하드웨어 구성요소 및 소프트웨어 구성요소의 조합으로 구현될 수 있다. 예를 들어, 실시예들에서 설명된 장치 및 구성요소는, 예를 들어, 프로세서, 콘트롤러, ALU(arithmetic logic unit), 디지털 신호 프로세서(digital signal processor), 마이크로컴퓨터, FPA(field programmable array), PLU(programmable logic unit), 마이크로프로세서, 또는 명령(instruction)을 실행하고 응답할 수 있는 다른 어떠한 장치와 같이, 하나 이상의 범용 컴퓨터 또는 특수 목적 컴퓨터를 이용하여 구현될 수 있다. 처리 장치는 운영 체제(OS) 및 상기 운영 체제 상에서 수행되는 하나 이상의 소프트웨어 애플리케이션을 수행할 수 있다. 또한, 처리 장치는 소프트웨어의 실행에 응답하여, 데이터를 접근, 저장, 조작, 처리 및 생성할 수도 있다. 이해의 편의를 위하여, 처리 장치는 하나가 사용되는 것으로 설명된 경우도 있지만, 해당 기술분야에서 통상의 지식을 가진 자는, 처리 장치가 복수 개의 처리 요소(processing element) 및/또는 복수 유형의 처리 요소를 포함할 수 있음을 알 수 있다. 예를 들어, 처리 장치는 복수 개의 프로세서 또는 하나의 프로세서 및 하나의 콘트롤러를 포함할 수 있다. 또한, 병렬 프로세서(parallel processor)와 같은, 다른 처리 구성(processing configuration)도 가능하다.The apparatus described above may be implemented as a hardware component, a software component, and / or a combination of hardware components and software components. For example, the apparatus and components described in the embodiments may be implemented within a computer system, such as, for example, a processor, a controller, an arithmetic logic unit (ALU), a digital signal processor, a microcomputer, a field programmable array (FPA) A programmable logic unit (PLU), a microprocessor, or any other device capable of executing and responding to instructions. The processing device may execute an operating system (OS) and one or more software applications running on the operating system. The processing device may also access, store, manipulate, process, and generate data in response to execution of the software. For ease of understanding, the processing apparatus may be described as being used singly, but those skilled in the art will recognize that the processing apparatus may have a plurality of processing elements and / As shown in FIG. For example, the processing unit may comprise a plurality of processors or one processor and one controller. Other processing configurations are also possible, such as a parallel processor.

소프트웨어는 컴퓨터 프로그램(computer program), 코드(code), 명령(instruction), 또는 이들 중 하나 이상의 조합을 포함할 수 있으며, 원하는 대로 동작하도록 처리 장치를 구성하거나 독립적으로 또는 결합적으로(collectively) 처리 장치를 명령할 수 있다. 소프트웨어 및/또는 데이터는, 처리 장치에 의하여 해석되거나 처리 장치에 명령 또는 데이터를 제공하기 위하여, 어떤 유형의 기계, 구성요소(component), 물리적 장치, 가상 장치(virtual equipment), 컴퓨터 저장 매체 또는 장치, 또는 전송되는 신호 파(signal wave)에 영구적으로, 또는 일시적으로 구체화(embody)될 수 있다. 소프트웨어는 네트워크로 연결된 컴퓨터 시스템 상에 분산되어서, 분산된 방법으로 저장되거나 실행될 수도 있다. 소프트웨어 및 데이터는 하나 이상의 컴퓨터 판독 가능 기록 매체에 저장될 수 있다.The software may include a computer program, code, instructions, or a combination of one or more of the foregoing, and may be configured to configure the processing device to operate as desired or to process it collectively or collectively Device can be commanded. The software and / or data may be in the form of any type of machine, component, physical device, virtual equipment, computer storage media, or device , Or may be permanently or temporarily embodied in a transmitted signal wave. The software may be distributed over a networked computer system and stored or executed in a distributed manner. The software and data may be stored on one or more computer readable recording media.

실시예에 따른 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 실시예를 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 실시예의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.The method according to an embodiment may be implemented in the form of a program command that can be executed through various computer means and recorded in a computer-readable medium. The computer-readable medium may include program instructions, data files, data structures, and the like, alone or in combination. The program instructions to be recorded on the medium may be those specially designed and configured for the embodiments or may be available to those skilled in the art of computer software. Examples of computer-readable media include magnetic media such as hard disks, floppy disks and magnetic tape; optical media such as CD-ROMs and DVDs; magnetic media such as floppy disks; Magneto-optical media, and hardware devices specifically configured to store and execute program instructions such as ROM, RAM, flash memory, and the like. Examples of program instructions include machine language code such as those produced by a compiler, as well as high-level language code that can be executed by a computer using an interpreter or the like. The hardware devices described above may be configured to operate as one or more software modules to perform the operations of the embodiments, and vice versa.

이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments. For example, it is to be understood that the techniques described may be performed in a different order than the described methods, and / or that components of the described systems, structures, devices, circuits, Lt; / RTI > or equivalents, even if it is replaced or replaced.

그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.Therefore, other implementations, other embodiments, and equivalents to the claims are also within the scope of the following claims.

200: 고속 획득 시간을 지원하는 신호 처리 장치
201: 디바이더 203: n개의 증폭부
205: n개의 믹서부 207: n개의 필터부
209: 프로세서 200: signal processing device supporting a fast acquisition time
201: divider 203: n amplifier parts
205: n mixer parts 207: n filter parts
209: processor

Claims (8)

객체로부터 반사된 반사 신호에서 획득한 중간 주파수 신호를 n(n은 자연수)개로 분리하는 디바이더;
상기 분리된 n개의 중간 주파수 신호 각각에 대해, 펄스 입력 신호를 이용하여 믹싱하는 n개의 믹서부; 및
상기 n개의 믹서부에서 출력된 n개의 믹싱 신호를 디지털 신호처리하는 프로세서
를 포함하고,
상기 n개의 믹서부는,
n번째 중간 주파수 신호에, 설정된 값의 (n-1)배수 만큼 쉬프트된 펄스 입력 신호를 믹싱하는 제n 믹서부
를 포함하는 고속 획득 시간을 지원하는 신호 처리 장치.A divider for dividing the intermediate frequency signal obtained from the reflected signal reflected from the object into n (n is a natural number);
N mixers for mixing the separated n intermediate frequency signals by using a pulse input signal; And
A processor for digitally processing the n mixed signals output from the n mixer units
Lt; / RTI >
The n mixer unit,
an nth mixer unit for mixing the nth intermediate frequency signal with the pulse input signal shifted by (n-1) times the set value
Signal processing apparatus that supports a fast acquisition time comprising a. 삭제delete 제1항에 있어서,
상기 획득한 중간 주파수 신호는,
상기 반사 신호가 중간 주파수 믹서를 통해 분리된 IF I(Intermediate Frequency Inphase) 신호 또는 IF Q(Intermediate Frequency Quadrature) 신호인
고속 획득 시간을 지원하는 신호 처리 장치.The method of claim 1,
The obtained intermediate frequency signal is,
The reflected signal is an IF I (Intermediate Frequency Inphase) signal or IF Q (Intermediate Frequency Quadrature) signal separated by an intermediate frequency mixer.
Signal processing device that supports fast acquisition time. 제1항에 있어서,
상기 고속 획득 시간을 지원하는 신호 처리 장치는,
상기 분리된 n개의 중간 주파수 신호 각각을 증폭하여, n개의 믹서부에 각각 제공하는 n개의 증폭부; 및
상기 n개의 믹싱 신호 각각을 필터링하여, 상기 프로세서로 제공하는 n개의 필터부
를 더 포함하는 고속 획득 시간을 지원하는 신호 처리 장치.The method of claim 1,
Signal processing apparatus that supports the fast acquisition time,
N amplification units amplifying each of the separated n intermediate frequency signals and providing the amplified signals to n mixer units; And
N filter units which filter each of the n mixed signals and provide the same to the processor
Signal processing apparatus for supporting a fast acquisition time further comprising. 객체로부터 반사된 반사 신호에서 획득한 중간 주파수 신호를 n(n은 자연수)개로 분리하는 단계;
상기 분리된 n개의 중간 주파수 신호 각각에 대해, 펄스 입력 신호를 이용하여 믹싱하는 단계; 및
상기 믹싱된 n개의 믹싱 신호를 디지털 신호처리하는 단계
를 포함하고,
상기 펄스 입력 신호를 이용하여 믹싱하는 단계는,
n번째 중간 주파수 신호에, 설정된 값의 (n-1)배수 만큼 쉬프트된 상기 펄스 입력 신호를 믹싱하는 단계
를 포함하는 고속 획득 시간을 지원하는 신호 처리 방법.Separating n (n is a natural number) intermediate frequency signals obtained from the reflected signal reflected from the object;
Mixing each of the separated n intermediate frequency signals using a pulse input signal; And
Digital signal processing the mixed n mixed signals
Lt; / RTI >
Mixing using the pulse input signal,
mixing the n-th intermediate frequency signal with the pulse input signal shifted by (n-1) times a set value
Signal processing method that supports a fast acquisition time comprising a. 삭제delete 제5항에 있어서,
상기 획득한 중간 주파수 신호는,
상기 반사 신호가 중간 주파수 믹서를 통해 분리된 IF I(Intermediate Frequency Inphase) 신호 또는 IF Q(Intermediate Frequency Quadrature) 신호인
고속 획득 시간을 지원하는 신호 처리 방법.6. The method of claim 5,
The obtained intermediate frequency signal is,
The reflected signal is an IF I (Intermediate Frequency Inphase) signal or IF Q (Intermediate Frequency Quadrature) signal separated by an intermediate frequency mixer.
Signal processing method that supports fast acquisition time. 제5항에 있어서,
상기 고속 획득 시간을 지원하는 신호 처리 방법은,
상기 분리된 n개의 중간 주파수 신호 각각을 증폭하는 단계; 및
상기 믹싱된 n개의 믹싱 신호 각각을 필터링하는 단계
를 더 포함하는 고속 획득 시간을 지원하는 신호 처리 방법.6. The method of claim 5,
Signal processing method that supports the fast acquisition time,
Amplifying each of the separated n intermediate frequency signals; And
Filtering each of the mixed n mixed signals
Signal processing method for supporting a fast acquisition time further comprising.
KR1020120121802A 2012-10-31 2012-10-31 Signal process apparatus and method for supporting high speed acquisition time Expired - Fee Related KR101390107B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120121802A KR101390107B1 (en) 2012-10-31 2012-10-31 Signal process apparatus and method for supporting high speed acquisition time

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120121802A KR101390107B1 (en) 2012-10-31 2012-10-31 Signal process apparatus and method for supporting high speed acquisition time

Publications (1)

Publication Number Publication Date
KR101390107B1 true KR101390107B1 (en) 2014-04-29

Family

ID=50658915

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120121802A Expired - Fee Related KR101390107B1 (en) 2012-10-31 2012-10-31 Signal process apparatus and method for supporting high speed acquisition time

Country Status (1)

Country Link
KR (1) KR101390107B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5602847A (en) 1995-09-27 1997-02-11 Lucent Technologies Inc. Segregated spectrum RF downconverter for digitization systems
JP2002335177A (en) 2001-05-09 2002-11-22 Matsushita Electric Ind Co Ltd Wireless device
JP2010239265A (en) * 2009-03-30 2010-10-21 Anritsu Corp Frequency converter
KR20120007812A (en) * 2010-07-15 2012-01-25 삼성전자주식회사 Signal receiving device and signal processing method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5602847A (en) 1995-09-27 1997-02-11 Lucent Technologies Inc. Segregated spectrum RF downconverter for digitization systems
JP2002335177A (en) 2001-05-09 2002-11-22 Matsushita Electric Ind Co Ltd Wireless device
JP2010239265A (en) * 2009-03-30 2010-10-21 Anritsu Corp Frequency converter
KR20120007812A (en) * 2010-07-15 2012-01-25 삼성전자주식회사 Signal receiving device and signal processing method

Similar Documents

Publication Publication Date Title
JP6001774B2 (en) 2-channel monopulse radar for 3D detection
EP3006955B1 (en) Radar device utilizing phase shift
CN112639519B (en) Apparatus and method for two-stage signal processing in radar system
KR101137038B1 (en) Radar apparatus, antenna appartus and data acquisition method
CN109154652B (en) Speed detection device
WO2016085554A3 (en) Spoofing detection and anti-jam mitigation for gps antennas
US10101439B2 (en) Apparatus and method for controlling power of vehicle radar
KR101427009B1 (en) Apparatus and method for generating jamming signal using synthetic aperture radar active transponder
EP3339899A1 (en) Cascaded transceiver integrated circuit
US10637158B2 (en) Phased array calibration method and phased array calibration circuit
KR101761473B1 (en) Method, device and system for processing radar signals
JP2011226796A (en) Radar device
KR101727583B1 (en) Doppler RADAR
KR101390107B1 (en) Signal process apparatus and method for supporting high speed acquisition time
JP2019194583A (en) Processing of radar signal
US20160299222A1 (en) Radar device and distance and speed measurement method
JP6523982B2 (en) Target detection device
JP2011185798A (en) Radio wave detection device, and determination method of number of radars used therefor
RU2379708C1 (en) Device to prevent helicopter collision with hf overhead power lines
KR101343718B1 (en) Radar System Including BALUN
KR101584910B1 (en) Method and apparatus for processing radar signal
US20240134029A1 (en) Method for processing radar sensing data, radar device, and vehicle including radar device
US9103906B2 (en) Radar apparatus utilizing multiple transmission channels
RU2402040C1 (en) Device for preventing collision of helicopter with high-voltage power lines
US10515545B2 (en) Position determining device and operating method thereof

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20121031

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20131011

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20140418

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20140422

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20140422

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20170328

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20170328

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20180406

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20180406

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20190325

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20190325

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20200324

Start annual number: 7

End annual number: 7

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20220203