KR101381056B1 - Growth method of iii-nitride-based epi on si substrates and the semiconductor substrates - Google Patents
Growth method of iii-nitride-based epi on si substrates and the semiconductor substrates Download PDFInfo
- Publication number
- KR101381056B1 KR101381056B1 KR1020120137385A KR20120137385A KR101381056B1 KR 101381056 B1 KR101381056 B1 KR 101381056B1 KR 1020120137385 A KR1020120137385 A KR 1020120137385A KR 20120137385 A KR20120137385 A KR 20120137385A KR 101381056 B1 KR101381056 B1 KR 101381056B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- iii
- nitride
- substrate
- transfer layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 128
- 239000004065 semiconductor Substances 0.000 title claims abstract description 59
- 238000000034 method Methods 0.000 title claims abstract description 54
- 150000004767 nitrides Chemical class 0.000 claims abstract description 53
- 239000000463 material Substances 0.000 claims abstract description 22
- 239000010410 layer Substances 0.000 claims description 278
- 229910052710 silicon Inorganic materials 0.000 claims description 37
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 30
- 239000010703 silicon Substances 0.000 claims description 30
- 238000002844 melting Methods 0.000 claims description 17
- 230000008018 melting Effects 0.000 claims description 17
- 239000000203 mixture Substances 0.000 claims description 16
- 239000002131 composite material Substances 0.000 claims description 13
- 229910052594 sapphire Inorganic materials 0.000 claims description 12
- 239000010980 sapphire Substances 0.000 claims description 12
- 150000001875 compounds Chemical class 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 6
- 239000002356 single layer Substances 0.000 claims 1
- 230000017260 vegetative to reproductive phase transition of meristem Effects 0.000 claims 1
- 239000007789 gas Substances 0.000 description 22
- 230000007547 defect Effects 0.000 description 12
- 230000008569 process Effects 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 10
- 239000012535 impurity Substances 0.000 description 8
- 229910052799 carbon Inorganic materials 0.000 description 7
- 229910052732 germanium Inorganic materials 0.000 description 7
- 239000012071 phase Substances 0.000 description 7
- 229910052718 tin Inorganic materials 0.000 description 6
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 5
- 230000008901 benefit Effects 0.000 description 5
- 239000013078 crystal Substances 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- 229910021426 porous silicon Inorganic materials 0.000 description 5
- XOYLJNJLGBYDTH-UHFFFAOYSA-M chlorogallium Chemical compound [Ga]Cl XOYLJNJLGBYDTH-UHFFFAOYSA-M 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 150000004820 halides Chemical class 0.000 description 4
- 150000004678 hydrides Chemical class 0.000 description 4
- 239000012495 reaction gas Substances 0.000 description 4
- 229910010271 silicon carbide Inorganic materials 0.000 description 4
- 238000000354 decomposition reaction Methods 0.000 description 3
- 238000000407 epitaxy Methods 0.000 description 3
- 230000033001 locomotion Effects 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 229910002056 binary alloy Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000007791 liquid phase Substances 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 239000000155 melt Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 239000002073 nanorod Substances 0.000 description 2
- 239000000700 radioactive tracer Substances 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- 239000012808 vapor phase Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 description 1
- 238000012356 Product development Methods 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 239000011572 manganese Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 150000002825 nitriles Chemical class 0.000 description 1
- 238000004064 recycling Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/0242—Crystalline insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02441—Group 14 semiconducting materials
- H01L21/0245—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02502—Layer structure consisting of two layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Recrystallisation Techniques (AREA)
Abstract
본 발명의 Ⅲ-질화계 에피층이 성장된 반도체 기판은, 기판과; 상기 기판상에 형성되며 소정 고온에 의해 멜팅되는 트랜스퍼층과; 상기 트랜스퍼층 상에 형성된 버퍼층; 및 상기 버퍼층 상에 3족 질화계 물질로 형성된 Ⅲ-질화계 에피층을 포함하는 점에 그 특징이 있다.
본 발명에 따르면, Ⅲ-질화계 에피층과 반도체 기판의 사이에 트랜스퍼층을 형성하여 융해 특성을 이용함으로써 Ⅲ-질화계 에피층과 반도체 기판의 격자상수불일치 및 열팽창계수불일치에 의한 응력을 해결할 수 있는 Ⅲ-질화계 에피층이 성장된 반도체 기판 및 그 방법을 제공할 수 있다. A semiconductor substrate on which the III-nitride epitaxial layer of the present invention is grown includes a substrate; A transfer layer formed on the substrate and melted by a predetermined high temperature; A buffer layer formed on the transfer layer; And a III-nitride epitaxial layer formed of a Group III nitride material on the buffer layer.
According to the present invention, it is possible to solve the stress due to lattice constant mismatch and thermal expansion coefficient mismatch between the III-nitride epitaxial layer and the semiconductor substrate by forming a transfer layer between the III-nitride epitaxial layer and the semiconductor substrate. It is possible to provide a semiconductor substrate having grown III-nitride-based epi layer and a method thereof.
Description
본 발명은 Ⅲ-질화계 에피층이 성장된 반도체 기판 및 그 방법에 관한 것으로, 특히 Ⅲ-질화계 에피층과 반도체 기판의 사이에 트랜스퍼층을 형성하여 융해 특성을 이용함으로써 Ⅲ-질화계 에피층과 반도체 기판의 격자상수불일치 및 열팽창계수불일치에 의한 응력을 해결할 수 있는 Ⅲ-질화계 에피층이 성장된 반도체 기판 및 그 방법에 관한 것이다. BACKGROUND OF THE
최근에는 전력반도체 소자에서도 실리콘반도체가 제공하는 고속 동작과 내전압 특성의 한계를 동시에 확대하는 방안 대한 대처가 매우 필요하다. 이와 같이 근래에 FET 소자에 대한 제품개발이 용이해졌음에도 불구하고 동작속도, 소비전력, over-voltage, 신뢰성, 전력구동 측면에서 소자의 성능은 아직도 많은 발전이 요구된다. Recently, there is a great need to cope with the method of increasing the limits of high-speed operation and withstand voltage characteristics provided by silicon semiconductors in power semiconductor devices. Despite the ease of product development for FET devices in recent years, the performance of devices in terms of operating speed, power consumption, over-voltage, reliability, and power driving still needs to be improved.
그리하여 고내열 고내전압 특성을 갖는 GaN과 같은 III-Nitride계의 반도체를 이용한 고전력 고전압 소자에 대한 기술이 주목되고 있다. 그러나 아직도 소자의 장기적 신뢰성 측면에서 실리콘을 위주로 하는 전력반도체의 역할이 요구된다. 즉, 고속-고전압 특성이 우수한 GaN 기반의 FET에 있어서 정전기 및 열적-전기적 불안정성을 해소시키는데 실리콘 기반의 장점을 활용할 수 있다. Thus, attention has been paid to high power high voltage devices using III-Nitride-based semiconductors such as GaN having high heat resistance and high withstand voltage characteristics. However, the role of silicon-based power semiconductors is still required in terms of device long-term reliability. That is, the silicon-based advantage can be utilized to solve electrostatic and thermal-electrical instability in GaN-based FETs having high speed and high voltage characteristics.
상술한 바와 같이 GaN 기반 소자를 실리콘 기판에 올려서 실리콘 소자와 집적화하여 막대한 성능향상, 생산성향상, 신뢰성 확보와 같은 효과를 거둘 수 있다. 그러나 이를 위해서는 우수한 결정질의 III-Nitride계 에피층을 실리콘 기판위에 형성해야 한다. As described above, the GaN-based device is mounted on a silicon substrate and integrated with the silicon device, thereby achieving enormous performance, productivity, and reliability. However, this requires the formation of an excellent crystalline III-Nitride epilayer on the silicon substrate.
종래의 기술에서 이용하는 기판으로는 Si, sapphire, ZnO, SiC가 대부분이며, 고농도로 도핑된 SiGe계 에피층을 interlayer로 이용하는 사례나 특허는 없다. 그리하여 아직도 대부분의 경우 GaN 기반 III-Nitride계 반도체 소자의 문제점을 내포하고 있어서, 신뢰성이 문제가 되며, 열적이고 전기적인 성능을 개선하는 신소자 구조와 제작기술에 대한 개발이 중요한 기술적 이슈이다. The substrates used in the prior art are Si, sapphire, ZnO, and SiC in most cases, and there are no cases or patents using a heavily doped SiGe-based epilayer as an interlayer. Therefore, most of the cases still contain problems of GaN-based III-Nitride-based semiconductor devices, reliability is a problem, and development of new device structures and fabrication techniques that improve thermal and electrical performance is an important technical issue.
이러한 두꺼운 절연성 사파이어 및 실리콘 카바이드 기판들 이외에, 투명한 전도성 아연산화물(ZnO)은 질화물계 반도체와의 작은 격자상수(Lattice Constant), 좋은 전기 및 열전도성(Electrical and Thermal Conductivities), 우수한 빛투과성(Light Transmittance), 및 저비용(Cheap Cost)으로 인해서 차세대 질화물계 발광소자의 기판으로 각광받고 있다. 하지만, 결정적으로 이러한 투명 전도성 아연산화물 (ZnO-based Oxides)계는 600도 이상의 고온과 10의 -3승 Torr 이상의 고진공에서 표면 불안정성으로 인해서 물질분해가 쉽게 되며, 또한 수소(H2) 또는 암모니아(NH3)와 같은 환원 분위기(Reducing Ambient) 에서 더욱더 활발하게 환원(Reduction)되어 800도 이상의 고온과 환원 분위기에서 단결정 질화물계 반도체를 성장하기는 거의 불가능하다.In addition to these thick insulating sapphire and silicon carbide substrates, transparent conductive zinc oxide (ZnO) has a small lattice constant with nitride-based semiconductors, good electrical and thermal conductivities, and excellent light transmittance. ), And because of the low cost (Cheap) has been spotlighted as the substrate of the next-generation nitride-based light emitting device. However, this ZnO-based Oxides system is decisively easy to decompose due to surface instability at high temperatures of 600 degrees Celsius and high vacuum of 10 −3 power Torr, and also hydrogen (H 2) or ammonia It is almost impossible to grow a single crystal nitride semiconductor in a high temperature and a reducing atmosphere of more than 800 degrees by more actively reducing in a reducing atmosphere such as).
또 다른 각광받고 있는 전도성 기판들로서는 실리콘(Si), 실리콘 저매니움(SiGe), 및 갈륨 아세나이드(GaAs) 물질계이다. 이들 또한 500도 이상의 고온에서 이들 기판 내부에 존재하고 있는 전위 슬립계의 이동(Motion of Dislocation Slip System)으로 인해서 물질 변형/분해, 그리고 질화물계 반도체와의 큰 격자상수(Lattice Constant) 및 열팽창 계수(Thermal Expansion Coefficient) 차이로 인해서 양질의 질화물계 박막을 성장하는 것 또한 쉬운 일이 아니다.Still other popular conductive substrates are silicon (Si), silicon low manganese (SiGe), and gallium arsenide (GaAs) materials. They also cause material deformation / decomposition due to the motion of dislocation slip system present inside these substrates at high temperatures of 500 degrees or higher, and large lattice constants and thermal expansion coefficients with nitride semiconductors. Due to thermal expansion coefficients, it is also not easy to grow a high quality nitride based thin film.
따라서, 질화계를 기반으로 하는 소자는 고속동작, 고전압동작, 고전력 동작에 우수하지만 결정결함이 많으며 대면적으로 제작하는데 어려운 문제점이 발생된다. Accordingly, devices based on nitride systems are excellent in high speed operation, high voltage operation, and high power operation, but have many crystal defects and are difficult to manufacture in large areas.
종래 기술(H. Ishikawa, K. Shimanaka, M. Azfar bin M. Amir, Y. Hara, M. Nakanishi, "Inproved MOCVD Growth of GaN on Si-on-porous-Silicon Substrates," Phys. Status Solidi C, No. 7-8,pp.2049-2051(2010))의 다공질 실리콘(Porous silicon)에 GaN을 성장하면, 이탈이 심각하여 구멍이 심각하게 많이 발생하고 저질의 GaN 박막이 형성된다. 따라서 Si-epi층을 다공질 Si 위에 성장하여 이용함으로써 크랙이 극히 적게 형성되는 경면의 결정성이 우수한 GaN 에피층을 성장할 수 있다. 또한 AlN와 다공질 실리콘(porous-Si) 사이에 새로운 공간(Void)은 형성되지 않는다. 그러나 본래의 다공질 실리콘(porous-Si)이 있던 공간(void)과 표면에 발생하는 미소한 핀 홀(pin hole)을 완전하게 제거하기 어려운 기술적 문제가 남아있다.Prior art (H. Ishikawa, K. Shimanaka, M. Azfar bin M. Amir, Y. Hara, M. Nakanishi, “Inproved MOCVD Growth of GaN on Si-on-porous-Silicon Substrates,” Phys. Status Solidi C, No. 7-8, pp. 2049-2051 (2010)), when GaN is grown on porous silicon, the separation is serious, so that a lot of holes are seriously formed and low quality GaN thin film is formed. Therefore, by growing and using the Si-epi layer on the porous Si, it is possible to grow a GaN epi layer having excellent mirror crystallinity with very few cracks. In addition, no new voids are formed between AlN and porous silicon. However, a technical problem remains that it is difficult to completely remove the voids and microscopic pin holes on the surface of the original porous silicon.
도 1은 종래에 따른 실리콘 기판에 III-Nitride계 에피층을 성장에 따른 크랙의 발생을 도시한 도면이다. 도 1에 도시된 바와 같이, (III-Nitride)-on-Si 구조에서 III-Nitride계 에피층에 인가되는 격자 불일치(lattice mismatch)는 -17%, TEC(thermal expansion coefficient)는 57%에 달한다. 따라서 에피성장시 GaN 에피층에는 전위를 비롯한 결정결함이 108~1010 cm-2로 매우 많이 발생하게 되고, 인장응력이 유발되어 오목한 형태로 웨이퍼가 변형된다. 또한 에피 성장이 완료된 후에 상온으로 온도를 내리는 과정에 TEC의 차이로 인하여 크랙(crack)이 발생된다.1 is a view showing the generation of cracks according to the growth of the III-Nitride-based epilayer on a silicon substrate according to the prior art. As shown in FIG. 1, the lattice mismatch applied to the III-Nitride-based epilayer in the (III-Nitride) -on-Si structure is -17% and the thermal expansion coefficient (TEC) is 57%. . Therefore, during epitaxial growth, the GaN epitaxial layer has many crystal defects including dislocations such as 10 8 to 10 10 cm -2 , and tensile stress is induced to deform the wafer into a concave shape. In addition, cracks are generated due to the difference in TEC in the process of lowering the temperature to room temperature after the epitaxial growth is completed.
이렇게 물리적으로 변형된 III-Nitride계 에피층은 그 위에 정밀한 반도체 소자를 제작하는데 결정적으로 불가능한 원인을 제공하는 핵심 문제점이다. 또한 약간의 외부의 물리적 충격에도 III-Nitride계 에피층 및 실리콘 기판이 급격하게 파괴되기도 한다. This physically deformed III-Nitride-based epilayer is a key problem that provides a decisively impossible cause for fabricating a precise semiconductor device thereon. In addition, the III-Nitride-based epi layer and the silicon substrate are suddenly destroyed even with a slight external physical impact.
따라서 실리콘 기판과 III-Nitride 계 에피층의 사이에 인가되는 격자불일치에 의한 압박과 ~17%와 열팽창계수의 불일치에 의한 strain ~57%를 완화(relaxation) 이라는 물리적 변형을 수용할 수 있는 기술이 필요하다. 이러한 취약점을 보완하기 위하여 1~3 mm로 두꺼운 실리콘 기판을 특별하게 제작하여 사용하는데 이는 일반적인 반도체 표준에서 벗어나서 반도체 공정장비를 사용하는 어려움을 끼치게 됨은 물론 재료의 소모가 커서 바람직하지 않다.
Therefore, a technique capable of accommodating the physical strain of relaxation such as relaxation caused by lattice mismatch applied between the silicon substrate and the III-Nitride-based epi layer and strain ~ 57% due to a mismatch between ~ 17% and thermal expansion coefficient need. To make up for this weakness, 1 ~ 3mm thick silicon substrates are specially manufactured and used, which is difficult to use the semiconductor process equipment, and it is not desirable because of the difficulty of using semiconductor processing equipment.
본 발명이 해결하고자 하는 기술적 과제는 Ⅲ-질화계 에피층과 반도체 기판의 사이에 트랜스퍼층을 형성하여 융해 특성을 이용함으로써 Ⅲ-질화계 에피층과 반도체 기판의 격자상수불일치 및 열팽창계수불일치에 의한 응력을 해결할 수 있는 Ⅲ-질화계 에피층이 성장된 반도체 기판 및 그 방법을 제공하는 것이다.The technical problem to be solved by the present invention is to form a transfer layer between the III-nitride epitaxial layer and the semiconductor substrate to utilize the melting characteristics by the lattice constant mismatch and thermal expansion coefficient mismatch of the III-nitride epitaxial layer and the semiconductor substrate The present invention provides a semiconductor substrate and a method of growing a III-nitride-based epi layer capable of resolving stress.
본 발명에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급하지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
It is to be understood that both the foregoing general description and the following detailed description are exemplary and explanatory and are not intended to limit the invention to the precise forms disclosed. It will be possible.
상기 기술적 과제를 해결하기 위한 본 발명의 Ⅲ-질화계 에피층이 성장된 반도체 기판은, 기판과; 상기 기판상에 형성되며 소정 고온에 의해 멜팅되는 트랜스퍼층과; 상기 트랜스퍼층 상에 형성된 버퍼층; 및 상기 버퍼층 상에 3족 질화계 물질로 형성된 Ⅲ-질화계 에피층을 포함하는 점에 그 특징이 있다. A semiconductor substrate on which the III-nitride epitaxial layer of the present invention for growing the above technical problem is grown, the substrate; A transfer layer formed on the substrate and melted by a predetermined high temperature; A buffer layer formed on the transfer layer; And a III-nitride epitaxial layer formed of a Group III nitride material on the buffer layer.
여기서, 특히 상기 트랜스퍼층은 SixGe1 - x 로 구성되는 점에 그 특징이 있다. Here, in particular, the transfer layer is characterized by being composed of Si x Ge 1 - x .
여기서, 특히 상기 트랜스퍼층은 상기 기판 또는 상기 질화계 에피층의 종류에 따라 SixGe1 -x 조성비를 변화하여 에피층의 성장을 다르게 하는 점에 그 특징이 있다. In particular, the transfer layer is characterized in that the growth of the epi layer is changed by changing the Si x Ge 1 -x composition ratio according to the type of the substrate or the nitride based epi layer.
여기서, 특히 상기 트랜스퍼층은 물질 및 조성에 따라 단일 또는 복수의 층으로 샌드위치 구조의 복합층으로 형성하는 점에 그 특징이 있다. Here, in particular, the transfer layer is characterized in that it is formed as a composite layer of a sandwich structure in a single or a plurality of layers depending on the material and composition.
여기서, 특히 상기 기판은 실리콘 기판 또는 사파이어 기판을 이용하는 점에 그 특징이 있다. In particular, the substrate is characterized in that it uses a silicon substrate or a sapphire substrate.
또한, 본 발명에 따른 반도체 기판의 Ⅲ-질화계 에피층 성장 방법은, 기판상에 트랜스퍼층을 형성하는 단계와; 상기 트랜스퍼층상에 버퍼층을 형성하는 단계; 및 상기 트랜스퍼층을 멜팅하도록 고온을 인가하면서 상기 버퍼층상에 Ⅲ-질화계 에피층을 성장시키는 단계를 포함하는 점에 그 특징이 있다. In addition, the III-nitride epitaxial growth method of a semiconductor substrate according to the present invention comprises the steps of: forming a transfer layer on the substrate; Forming a buffer layer on the transfer layer; And growing a III-nitride epitaxial layer on the buffer layer while applying a high temperature to melt the transfer layer.
여기서, 특히 상기 트랜스퍼층은 SixGe1 - x 로 구성되는 점에 그 특징이 있다.Here, in particular, the transfer layer is characterized by being composed of Si x Ge 1 - x .
여기서, 특히 상기 트랜스퍼층은 상기 기판 또는 상기 질화계 에피층의 종류에 따라 SixGe1 -x 조성비를 변화하여 에피층의 성장이 달라지는 점에 그 특징이 있다. In particular, the transfer layer is characterized in that the growth of the epi layer is changed by changing the Si x Ge 1 -x composition ratio according to the type of the substrate or the nitride based epi layer.
여기서, 특히 상기 트랜스퍼층은 물질 및 조성에 따라 단일 또는 복수의 층으로 샌드위치 구조의 복합층으로 형성하는 점에 그 특징이 있다. Here, in particular, the transfer layer is characterized in that it is formed as a composite layer of a sandwich structure in a single or a plurality of layers depending on the material and composition.
여기서, 특히 상기 트랜스퍼층은 상기 버퍼층 및 상기 에피층보다 녹는 점이 낮은 반도체 물질로 형성되는 점에 그 특징이 있다. In particular, the transfer layer is characterized by being formed of a semiconductor material having a lower melting point than the buffer layer and the epi layer.
여기서, 특히 상기 기판은 실리콘 기판 또는 사파이어 기판을 이용하는 점에 그 특징이 있다. In particular, the substrate is characterized in that it uses a silicon substrate or a sapphire substrate.
여기서, 특히 상기 Ⅲ-질화계 에피층은 GaN, InN, AlN 및 이들의 삼상(ternery), 사상(quaternary) 화합물층으로 단일 또는 다수의 에피층을 샌드위치 형상의 복합층으로 형성되는 점에 그 특징이 있다. In particular, the III-nitride epitaxial layer is characterized in that GaN, InN, AlN and their three-phase, quaternary compound layers are formed of a single or multiple epilayers as a sandwich-like composite layer. have.
여기서, 특히 상기 Ⅲ-질화계 에피층을 성장한 후, 상기 트랜스퍼층으로부터 상기 버퍼층 및 상기 Ⅲ-질화계 에피층을 리프트-오프하는 단계를 더 포함하는 점에 그 특징이 있다. In particular, it is characterized in that it further comprises the step of lifting off the buffer layer and the III-nitride epi layer from the transfer layer after the growth of the III-nitride epi layer.
여기서, 특히 상기 리프트-오프하는 단계는 상기 Ⅲ-질화계 에피층의 성장 완료 후 챔버내 고온을 인가하여 상기 트랜스퍼층이 멜팅되어 상기 버퍼층 및 상기 Ⅲ-질화계 에피층을 리프트-오프하는 점에 그 특징이 있다. In particular, the lift-off may include applying the high temperature in the chamber after completion of growth of the III-nitride epitaxial layer to melt the transfer layer to lift off the buffer layer and the III-nitride epitaxial layer. It has its features.
여기서, 특히 상기 리프트-오프하는 단계는 상기 Ⅲ-질화계 에피층의 성장 완료 후 상기 트랜스퍼층을 에칭 공정하여 상기 버퍼층 및 상기 Ⅲ-질화계 에피층을 리프트-오프하는 점에 그 특징이 있다.
In particular, the lifting-off may be performed by etching the transfer layer after completion of growth of the III-nitride epitaxial layer to lift off the buffer layer and the III-nitride epitaxial layer.
이상의 본 발명에 따르면, Ⅲ-질화계 에피층과 반도체 기판의 사이에 트랜스퍼층을 형성하여 융해 특성을 이용함으로써 Ⅲ-질화계 에피층과 반도체 기판의 격자상수불일치 및 열팽창계수불일치에 의한 응력을 해결할 수 있는 Ⅲ-질화계 에피층이 성장된 반도체 기판 및 그 방법을 제공할 수 있다.
According to the present invention, a transfer layer is formed between the III-nitride epitaxial layer and the semiconductor substrate to utilize the melting property to solve the stress due to lattice constant mismatch and thermal expansion coefficient mismatch between the III-nitride epitaxial layer and the semiconductor substrate. It is possible to provide a semiconductor substrate and a method of growing a III-nitride-based epi layer.
도 1은 종래에 따른 실리콘 기판에 III-Nitride계 에피층을 성장에 따른 크랙의 발생을 도시한 도면.
도 2는 본 발명에 따른 Ⅲ-질화계 에피층이 성장된 반도체 기판의 구조를 개략적으로 도시한 도면.
도 3a 내지 도 3f는 본 발명의 제 1 실시 예에 따른 Ⅲ-질화계 에피층이 성장된 반도체 기판의 제조방법에 대한 순서도.
도 4a는 본 발명에 따른 트래스퍼층의 멜팅을 이용한 리프트 오프 방법을 도시한 도면.
도 4b는 본 발명에 따른 에피층의 성장이 완료되면 에칭 공정을 이용한 리프트 오프 방법을 도시한 도면.
도 5는 본 발명의 기판에 따른 에피층의 성장 특성을 도시한 도표.
도 6은 본 발명의 제 2 실시 예에 따른 Ⅲ-질화계 에피층이 성장된 반도체 기판의 구조를 개략적으로 도시한 도면.
도 7a 내지 도 7f는 본 발명의 제 2 실시 예에 따른 Ⅲ-질화계 에피층이 성장된 반도체 기판의 제조방법에 대한 순서도.1 is a view showing the generation of cracks according to the growth of the III-Nitride-based epilayer on a silicon substrate according to the prior art.
2 is a view schematically showing a structure of a semiconductor substrate on which a III-nitride epitaxial layer is grown according to the present invention.
3A to 3F are flowcharts illustrating a method of manufacturing a semiconductor substrate on which a III-nitride epitaxial layer is grown according to a first embodiment of the present invention.
Figure 4a illustrates a lift off method using the melting of the tracer layer according to the present invention.
Figure 4b is a view showing a lift off method using an etching process when the growth of the epi layer according to the present invention.
5 is a diagram showing the growth characteristics of the epi layer according to the substrate of the present invention.
FIG. 6 is a diagram schematically illustrating a structure of a semiconductor substrate on which a III-nitride epitaxial layer is grown according to a second exemplary embodiment of the present invention.
7A to 7F are flowcharts illustrating a method of manufacturing a semiconductor substrate on which a III-nitride epitaxial layer is grown according to a second embodiment of the present invention.
이하 첨부된 도면을 참조하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있는 바람직한 실시 예를 상세히 설명한다. 다만, 본 발명의 바람직한 실시 예에 대한 동작 원리를 상세하게 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the detailed description of known functions and configurations incorporated herein will be omitted when it may unnecessarily obscure the subject matter of the present invention.
또한, 도면 전체에 걸쳐 유사한 기능 및 작용을 하는 부분에 대해서는 동일한 도면 부호를 사용한다.The same reference numerals are used for portions having similar functions and functions throughout the drawings.
덧붙여, 명세서 전체에서, 어떤 부분이 다른 부분과 '연결'되어 있다고 할때, 이는 '직접적으로 연결'되어 있는 경우뿐만 아니라, 그 중간에 다른 소자를 사이에 두고 '간접적으로 연결'되어 있는 경우도 포함한다. 또한 어떤 구성 요소를 '포함'한다는 것은, 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라, 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
In addition, in the entire specification, when a part is referred to as being 'connected' to another part, it may be referred to as 'indirectly connected' not only with 'directly connected' . Also, to include an element does not exclude other elements unless specifically stated otherwise, but may also include other elements.
이하 본 발명의 일 실시 예를 첨부된 도면을 참조하여 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 2는 본 발명의 제 1 실시 예에 따른 Ⅲ-질화계 에피층이 성장된 반도체 기판의 구조를 개략적으로 도시한 도면이다. 도 2에 도시된 바와 같이, 본 발명의 3족 질화계 에피층이 성장된 반도체 기판은, 기판(210)과, 상기 기판(210)상에 형성되며 소정 고온에 의해 멜팅되는 트랜스퍼층(220)과, 상기 트랜스퍼층(220) 상에 형성된 버퍼층(230)과, 상기 버퍼층(230) 상에 3족 질화계 물질로 형성된 Ⅲ-질화계 에피층(240)을 포함하여 이루어진다.FIG. 2 is a view schematically illustrating a structure of a semiconductor substrate on which a III-nitride epitaxial layer is grown according to a first embodiment of the present invention. As shown in FIG. 2, the semiconductor substrate in which the Group III nitride epitaxial layer of the present invention is grown includes a
상기 기판(210)은 실리콘 기판 또는 사파이어 기판을 적용할 수 있다. The
상기 트랜스퍼층(220)은 상기 기판상에 고농도 불순물을 주입한 실리콘저메니움(SiGe)계 물질의 Si, C, Ge, Sn 및 이들의 삼상(ternery), 사상(quaternary) 화합물층으로 단일 또는 다수의 에피층을 샌드위치 형상의 복합층으로 형성한다. The
보다 상세하게는, 상기 트랜스퍼층(220)은 SixGe1 - x 로 구성되고, 상기 기판 또는 상기 질화계 에피층의 종류에 따라 SixGe1 -x 조성비를 변화하여 에피층의 성장을 다르게 할 수 있다. 그리고, 상기 트랜스퍼층(220)은 상기 버퍼층(230) 및 상기 질화계 에피층(240)보다 녹는 점이 낮은 반도체 물질로 형성되는 것이 바람직하다. More specifically, the
또한, 상기 트랜스퍼층(220)은 물질 및 조성에 따라 단일 또는 복수의 층으로 샌드위치 구조의 복합층으로 형성할 수 있는 것으로, Si, C, Ge, Sn의 조성을 0-1 사이에서 조절하고, 불순물의 농도는 1019 ~ 5×1021 ㎝-3 조절하여 형성될 수 있다. 여기서, 상기 트랜스퍼층은 상기 질화계 에피층(240)의 성장을 위해 온도를 올릴 때 융해되어 플로팅 레이어 역할을 한다. In addition, the
상기 버퍼층(230)은 상기 트랜스퍼층상(220)에 형성되며, 상기 트랜스퍼층(220)의 성장 온도보다 낮은 온도에서 성장하게 된다. The
상기 질화계 에피층(240)은 상기 버퍼층(230)이 성장된 후, GaN, InN, AlN의 이원계 및 이들 각각을 혼합한 삼상(ternery), 사상(quaternary) 화합물층으로 단일 또는 다수의 에피층을 샌드위치 형상의 복합층으로 형성된다. After the
즉, 상기 질화계 에피층은 상기 트랜스퍼층의 플로팅 레이어 역할에 의해 최종 성장되는 질화계 에피층이 반도체 기판의 격자 상수에 영향을 받지 않고 결함 및 크랙이 없는 고품위의 특성을 갖게 한다.
In other words, the nitride epitaxial layer allows the nitride epitaxial layer to be finally grown by the floating layer of the transfer layer to have high quality without defects or cracks without being affected by the lattice constant of the semiconductor substrate.
도 3a 내지 도 3f는 본 발명의 제 1 실시 예에 따른 Ⅲ-질화계 에피층이 성장된 반도체 기판의 제조방법에 대한 순서도이다. 3A to 3F are flowcharts illustrating a method of manufacturing a semiconductor substrate on which a III-nitride epitaxial layer is grown according to a first embodiment of the present invention.
먼저, 도 3a에 도시된 바와 같이, Ⅲ-질화계 에피층의 성장을 위한 기판(210)이 마련된다. 이때, 상기 기판(210)으로는 실리콘 기판 또는 사파이어 기판을 적용할 수 있다. First, as shown in FIG. 3A, a
이어서, 도 3b에 도시된 바와 같이, 상기 기판(210)상에 트랜스퍼층(transfer layer)(220)을 형성하게 된다. 기판(210)상에 고농도의 불순물을 주입한 Si1-XGeX의 Si, C, Ge, Sn 및 이들의 삼상(ternery), 사상(quaternary) 화합물층으로 단일 또는 다수의 에피층을 샌드위치 형상의 복합층으로 형성된다. 여기서, Si, C, Ge, Sn의 조성은 0-1 사이에서 조절되며, 불순물의 농도는 1019 ~ 5×1021 ㎝-3 조절하여 형성된다. 이때, 상기 트랜스퍼층(220)은 상기 버퍼층(230) 및 상기 질화계 에피층(240)보다 녹는 점이 낮은 반도체 물질로 형성되는 것이 바람직하다. Subsequently, as shown in FIG. 3B, a
보다 구체적으로, 상기 트랜스퍼층(220)은 RPCVD를 이용하고, DCS 가스, SiH4 가스 또는 GeH4 가스를 주 소스 가스로 이용하고, H2 가스를 밸런스 가스로 이용하여 기판상에 열분해를 통해 증착하는 방식을 통해 성장하게 된다. 이때, 상기 GeH4 가스 유량을 조절하여 Ge의 혼합비율을 0 ~ 100 %까지 변화시켜 다양한 상의 Si1 - XGeX 층을 성장시킨다. More specifically, the
그리고, 상기 성장 온도 및 유량 압력의 변수를 조절하여 Si1 - XGeX 층의 두께를 소정의 ㎚ ~ 소정의 ㎛로 형성하게 된다. And, by adjusting the growth temperature and the flow pressure of the variable Si 1 - X Ge X The thickness of the layer is formed in a predetermined nm to a predetermined µm.
상기 트랜스퍼층(220)은 Ge의 함량에 따라 격자상수와 TEC가 변화하여 GaN계 에피성장에 있어서 인터레이어(interlayer)로 알맞으며, SiGe계 에피층은 녹는 온도가 낮고, Ge 원자의 이동이 원활하여 응력이 인가되면 Si나 GaN계 에피층에 비해 쉽게 완화(relaxation)가 발생한다. 또한, 고농도로 주입된 불순물로 인하여 원자결함이 많고, 원자결합의 에너지가 낮으므로 Si와 GiN계 에피층에서 전달해오는 응력을 빠르게 완화(relaxation)하게 된다. 마찬가지로 SiGe계 에피층의 인터레이어를 사용함으로써 Si와 GaN 계 에피층 사이에서 응력을 완화시킴으로써 웨이퍼가 휘는 현상을 감소시키고, GaN측에 결함발생이 최소화한다. The
그리고, 도 3c에 도시된 바와 같이, 상기 형성된 트랜스퍼층(transfer layer)(220) 위에 버퍼층(buffer layer)(230)을 형성한 구조를 나타낸다. 여기서, 버퍼층(buffer layer)(230)은 트랜스퍼층(220)보다 낮은 온도에서 성장이 되어야 한다. As shown in FIG. 3C, a
이어서, 도 3d에 도시된 바와 같이, 상기 버퍼층(buffer layer)(230)의 성장 후 에피층(Epi layer)의 성장을 위해 온도를 상승시켰을 때 상기 트랜스퍼층(transfer layer)(220)이 멜팅(melting)되는 과정이다.Subsequently, as illustrated in FIG. 3D, the
도 3e에 도시된 바와 같이, 상기 트랜스퍼층(transfer layer)(220)이 멜팅(melting)된 상태에서 질화계 에피층(Epi layer)(240)이 성장하게 된다. 여기서, 상기 질화계 에피층(240)은 상기 버퍼층(230)이 성장된 후, GaN, InN, AlN의 이원계 및 이들 각각을 혼합한 삼상(ternery), 사상(quaternary) 화합물층으로 단일 또는 다수의 에피층을 샌드위치 형상의 복합층으로 형성된다. As shown in FIG. 3E, the nitride
보다 구체적으로, 상기 질화계 에피층(epilayer)(240)을 성장시키는 방법으로는 크게 VPE(Vapor Phase Epitaxial growth), LPE(Liquid Phase Epita xial growth), 및 SPE(Solid Phase Epitaxial growth)를 들 수 있다. 여기서, VPE는 반응가스를 기판 위로 흘리면서 열에 의한 분해와 반응을 통해 기판위에 결정을 성장시키는 것으로서 반응가스의 원료형태에 따라 수소화물 VPE(hydride VPE, HVPE), 할로겐화물 VPE (halide VPE), 유기금속 VPE(metal organic VPE, MOVPE) 등으로 분류할 수 있다. 본 발명은 이 중에서 HVPE (hydride VPE)방법을 사용한다.More specifically, the method of growing the nitride based
만약, 상기 질화계 에피층(240)이 성장한 실리콘 기판의 경우는 HVPE 반응기 안으로 장입 시킨 후에 상기 반응기 안으로 GaCl x 기체와 NH 3 기체를 흘려보내고 실리콘 기판의 온도를 400 내지 600 ℃ 로 유지한다. 그러면, GaCl x 기체와 NH 3 기체가 서로 반응하여 GaN 씨앗층이 형성된 다음에 GaN 나노막대가 기판상에 저절로 형성된다.If the silicon substrate on which the nitride-based
따라서, 상기 성장한 질화계 에피층(240)은 상기 플로팅 된 트랜스퍼층(220)에 의해 반도체 기판(210)과 질화계 에피층(Epi layer)(240)사이의 격자 불일치로 인한 결함은 플로팅층(floating layer)에서 모두 완화(relaxation)되고, 최종 성장되는 에피층(epi layer)의 경우 반도체 기판과의 격자 상수 차이와 관계없이 원래의 격자상수를 갖고 결함이 없는 고품위의 에피층이 성장하게 된다.Thus, the grown
도 3f에 도시된 바와 같이, 상기 과정을 거쳐 버퍼층(buffer layer)(230)의 상부에 질화계 에피층(Epi layer)(240)의 성장이 완료된다.
As shown in FIG. 3F, growth of the nitride based
또한, 도 4a는 본 발명에 따른 트래스퍼층의 멜팅을 이용한 리프트 오프 방법을 도시한 도면이다. 도 4에 도시된 바와 같이, 상기 트랜스퍼층(transfer layer)(220)의 멜팅(melting)을 이용한 리프트(lift off) 방법을 보여주는 것으로, 상기 질화계 에피층(Epi layer)(240)의 성장 시작 및 성장 완료까지 트랜스퍼층(220)은 멜팅된 상태로 있게 되는데 질화계 에피층(Epi layer)(240)의 성장 완료 후 트랜스퍼층(220)이 완전히 멜팅되어 떼어낼 수 있을 정도까지 챔버 내 온도를 상승시켜 자연스럽게 리프트 오프(lift off )할 수 있는 장점을 가져 쉽게 질화계 에피층(240)을 얻을 수 있다. 4A is a view illustrating a lift-off method using melting of the tracer layer according to the present invention. As shown in FIG. 4, a lift off method using melting of the
도 4b는 본 발명에 따른 에피층의 성장이 완료되면 에칭 공정을 이용한 리프트 오프 방법을 도시한 도면이다. 도 4b에 도시된 바와 같이, 질화계 에피층(Epi layer)(240)의 성장이 완료되면 에칭(etching) 공정을 통하여 질화계 에피층(240)을 리프트 오프(lift off) 시키는 것으로, 에칭(etching) 방법은 반도체 기판(210)과 트랜스퍼층(transfer layer)(220)과 성장된 질화계 에피층(Epi layer)(240)의 선택비에 따라 드라이(Dry) 또는 왯 에칭(wet etching)을 이용하여 이루어지며 이를 통한 반도체 기반의 재활용이 용이하기 때문에 경제적 이점을 갖는다.
Figure 4b is a view showing a lift off method using an etching process when the growth of the epi layer according to the present invention. As shown in FIG. 4B, when the growth of the nitride based
한편, 도 5는 본 발명의 기판에 따른 에피층의 성장 특성을 도시한 도표이다. 도 5에 도시된 바와 같이, 여러가지 GaN-on-sapphire, GaN-on-Si, GaN-on-SiC, GaN-on-SiGe의 각각 기판형성관련 특성을 보여주고 있다. 이때, GaN-on-sapphire 기판의 경우 GaN계 에피성장 기술 확보 용이하고, 절연 기판이용 가능하며, 고온에서 안정한 장점이 있다. 그러나 수직형 소자에 불리하고, 열전도도가 낮으므로 전력소자에 불리한 특징을 보여주고 있다. On the other hand, Figure 5 is a diagram showing the growth characteristics of the epi layer according to the substrate of the present invention. As shown in FIG. 5, substrate-related characteristics of GaN-on-sapphire, GaN-on-Si, GaN-on-SiC, and GaN-on-SiGe are shown. At this time, in the case of GaN-on-sapphire substrate, GaN-based epitaxial growth technology can be easily secured, an insulating substrate can be used, and stable at high temperature. However, it is disadvantageous for vertical devices and has low thermal conductivity, which shows disadvantageous features for power devices.
GaN-on-Si의 경우 에피공정이 간단하며, 제조단가 저렴하고, 실리콘 도핑과 소자 집적이 용이하다. 그러나 래티스 격차(Lattice mismatch)나 열팽창 격차에 의해 크랙(crack)의 발생이 심각하고, 열 및 기계적 충격에 취약하다. In the case of GaN-on-Si, the epitaxial process is simple, manufacturing cost is low, and silicon doping and device integration are easy. However, cracks are serious due to lattice mismatch or thermal expansion gap, and are vulnerable to thermal and mechanical shock.
GaN-on-SiC의 경우 GaN계 에피성장 기술 확보 용이하고, 절연 기판이용 가능하고, 열전도도가 높고, 고온에서 안정하다. 그러나 기판이 고가이며 신뢰성이 떨어지며, 기판의 크기가 제한되어 생산성 낮다. GaN-on-SiGe의 경우 스트레스 조절 가능하고, 완화(Relaxation) 과정 조절 가능하며, 실리콘 반도체와 집적화 용이하고, 습식식각을 이용한 리프트(Lift-off) 용이하고, 실리콘 기판의 재사용 가능하다. 여기에서 GaN 에피층을 실리콘 기판상에 직접 성장하는 GaN-on-Si과 같이 매우 간단한 구조에 비해서 III-Nitride계 에피층의 결정성과 전기적 특성이 우수한 반면 기판제조단가가 다소 상승하게 된다.
In the case of GaN-on-SiC, GaN-based epitaxial growth technology can be easily secured, an insulating substrate can be used, high thermal conductivity, and stable at high temperature. However, the substrate is expensive, the reliability is low, and the size of the substrate is limited, resulting in low productivity. In the case of GaN-on-SiGe, it is possible to control stress, to control relaxation process, to integrate with silicon semiconductor, to lift-off using wet etching, and to reuse silicon substrate. Here, the crystallinity and electrical properties of the III-Nitride-based epilayer are superior to those of a very simple structure such as GaN-on-Si in which a GaN epilayer is directly grown on a silicon substrate, but the manufacturing cost of the substrate is slightly increased.
도 6은 본 발명의 제 2 실시 예에 따른 Ⅲ-질화계 에피층이 성장된 반도체 기판의 구조를 개략적으로 도시한 도면이다. 도 6에 도시된 바와 같이, 본 발명의 3족 질화계 에피층이 성장된 반도체 기판은, 기판(610)과, 상기 기판(610)상에 형성되며 소정 고온에 의해 멜팅되는 다층의 트랜스퍼층(620)과, 상기 트랜스퍼층(620) 상에 형성된 버퍼층(630)과, 상기 버퍼층(630) 상에 3족 질화계 물질로 형성된 Ⅲ-질화계 에피층(640)을 포함하여 이루어진다.FIG. 6 is a diagram schematically illustrating a structure of a semiconductor substrate on which a III-nitride epitaxial layer is grown according to a second exemplary embodiment of the present invention. As shown in FIG. 6, the semiconductor substrate in which the Group III nitride epitaxial layer of the present invention is grown includes a
즉, 다층 구조의 트랜스퍼층(transfer layer)(620)을 이용하여 질화계 에피층(Epi layer)(640)을 성장한 구조를 보여주고 있다. 여기서, 트랜스퍼층(Transfer layer)(620)이 하나의 물질로 이루어진 경우는 물론 이원 또는 삼원의 물질 및 조성에 따른 레이어로 구성될 경우 이러한 다양한 방법을 통해 이용될 수 있으며, 이에 따라 반도체 기판 및 성장되는 질화계 에피층(Epi layer)(620)의 융해 온도와 리프트 오프(lift off)에 알맞은 조건을 조절할 수 있는 장점이 있다.
That is, the nitride
도 7a 내지 도 7f는 본 발명의 제 2 실시 예에 따른 Ⅲ-질화계 에피층이 성장된 반도체 기판의 제조방법에 대한 순서도이다. 7A to 7F are flowcharts illustrating a method of manufacturing a semiconductor substrate on which a III-nitride epitaxial layer is grown according to a second embodiment of the present invention.
먼저, 도 7a에 도시된 바와 같이, 3족 질화계 에피층의 성장을 위한 기판이 마련된다. 이때, 상기 기판(610)으로는 실리콘 기판 또는 사파이어 기판을 적용할 수 있다. First, as shown in FIG. 7A, a substrate for growing a group III nitride epitaxial layer is provided. In this case, a silicon substrate or a sapphire substrate may be used as the
보다 구체적으로, Ge 에피층을 3족 질화계 에피층과 실리콘(Si) 기판의 사이에 트랜스퍼층으로 넣은 구조를 활용하여 성장하는 플로팅 에피택시(Floating epitaxy)에 의한 실리콘(Si) 기판에 이단계 성장법, 버퍼층(buffer layer)을 이용한 방법 등으로 결함이 최소화된 Ge 에피층을 성장한다. 이후 저온에서 3족 질화계 버퍼층을 형성하게 된다. 이후 고온 성장을 위해 챔버 온도를 상승시키면 트랜스퍼층인 Ge 층은 멜팅(melting)되고 이로 인한 플로팅 에피택시(floating epitaxy) 메커니즘이 적용되어 그 후 성장되는 III-Nitride 에피층은 Si 기판의 격자 상수와 관계없이 결함이 없는 고품위의 박막으로 성장하게 된다. More specifically, a second step is performed on a silicon (Si) substrate by floating epitaxy, which grows by utilizing a structure in which a Ge epilayer is placed between the group III nitride epitaxial layer and the silicon (Si) substrate as a transfer layer. The epitaxial layer of Ge is minimized by using a growth method and a buffer layer. Subsequently, the group III nitride buffer layer is formed at a low temperature. Subsequently, when the chamber temperature is increased for high temperature growth, the Ge layer, which is a transfer layer, is melted, and a floating epitaxy mechanism is applied thereto, whereby the grown III-Nitride epilayer is formed by lattice constant of Si substrate. Regardless, it grows into a high quality thin film without defects.
또한, Ge 에피층을 3족 질화계 에피층과 사파이어 기판의 사이에 트랜스퍼층을 형성하여 플로팅 에피택시(Floating epitaxy) 메커니즘을 적용하게 된다. In addition, a Ge epi layer is formed between the Group III nitride epitaxial layer and the sapphire substrate to apply a floating epitaxy mechanism.
이어서, 도 7b에 도시된 바와 같이, 상기 기판(610)상에 트랜스퍼층(transfer layer)(620)을 형성하게 된다. 기판(610)상에 고농도의 불순물을 주입한 Si1-XGeX의 Si, C, Ge, Sn 및 이들의 삼상(ternery), 사상(quaternary) 화합물층으로 단일 또는 다수의 에피층을 샌드위치 형상의 복합층으로 형성된다. 여기서, 트랜스퍼층(Transfer layer)(620)이 하나의 물질로 이루어진 경우는 물론 이원 또는 삼원의 물질 및 조성에 따른 샌드위치 레이어로 구성될 경우 반도체 기판 및 성장되는 에피층(Epi layer)의 융해 온도와 리프트 오프(lift off)에 알맞은 조건을 조절할 수 있는 장점이 있다. 이때, 상기 트랜스퍼층(620)은 Si, C, Ge, Sn의 조성은 0-1 사이에서 조절되며, 불순물의 농도는 1019 ~ 5×1021 ㎝-3 조절하여 형성된다.Subsequently, as shown in FIG. 7B, a
보다 구체적으로, 상기 트랜스퍼층(620)은 RPCVD를 이용하고, DCS 가스, SiH4 가스 또는 GeH4 가스를 주 소스 가스로 이용하고, H2 가스를 밸런스 가스로 이용하여 기판(610)상에 열분해를 통해 증착하는 방식을 통해 성장하게 된다. 이때, 상기 GeH4 가스 유량을 조절하여 Ge의 혼합비율을 0 ~ 100 %까지 변화시켜 다양한 상의 Si1 - XGeX 층을 성장시킨다. More specifically, the
그리고, 상기 성장 온도 및 유량 압력의 변수를 조절하여 Si1 - XGeX 층의 두께를 소정의 ㎚ ~ 소정의 ㎛로 형성하게 된다. And, by adjusting the growth temperature and the flow pressure of the variable Si 1 - X Ge X The thickness of the layer is formed in a predetermined nm to a predetermined µm.
상기 트랜스퍼층(620)은 Ge의 함량에 따라 격자상수와 TEC가 변화하여 GaN계 에피성장에 있어서 인터레이어(interlayer)로 알맞으며, SiGe계 에피층은 녹는 온도가 낮고, Ge 원자의 이동이 원활하여 응력이 인가되면 Si나 GaN계 에피층에 비해 쉽게 완화(relaxation)가 발생한다. 또한, 고농도로 주입된 불순물로 인하여 원자결함이 많고, 원자결합의 에너지가 낮으므로 Si와 GiN계 에피층에서 전달해오는 응력을 빠르게 완화(relaxation)하게 된다. 마찬가지로 SiGe계 에피층의 인터레이어를 사용함으로써 Si와 GaN 계 에피층 사이에서 응력을 완화시킴으로써 웨이퍼가 휘는 현상을 감소시키고, GaN측에 결함발생이 최소화한다. The
그리고, 도 7c에 도시된 바와 같이, 상기 형성된 트랜스퍼층(transfer layer)(620) 위에 버퍼층(buffer layer)(630)을 형성한 구조를 나타낸다. 여기서, 버퍼층(buffer layer)(630)은 트랜스퍼층(620)보다 낮은 온도에서 성장이 되어야 한다.As illustrated in FIG. 7C, a
이어서, 도 7d에 도시된 바와 같이, 상기 버퍼층(buffer layer)(630)의 성장 후 에피층(Epi layer)의 성장을 위해 온도를 상승시켰을 때 상기 트랜스퍼층(transfer layer)(620)이 멜팅(melting)되는 과정이다.Subsequently, as illustrated in FIG. 7D, the
도 7e에 도시된 바와 같이, 상기 트랜스퍼층(transfer layer)(620)이 멜팅(melting)된 상태에서 질화계 에피층(Epi layer)(630)이 성장하게 된다. 여기서, 상기 질화계 에피층(640)은 상기 버퍼층(630)이 성장된 후, GaN, InN, AlN의 이원계 및 이들 각각을 혼합한 삼상(ternery), 사상(quaternary) 화합물층으로 단일 또는 다수의 에피층을 샌드위치 형상의 복합층으로 형성된다. As shown in FIG. 7E, the nitride
보다 구체적으로, 상기 질화계 에피층(epilayer)(640)을 성장시키는 방법으로는 크게 VPE(Vapor Phase Epitaxial growth), LPE(Liquid Phase Epita xial growth), 및 SPE(Solid Phase Epitaxial growth)를 들 수 있다. 여기서, VPE는 반응가스를 기판 위로 흘리면서 열에 의한 분해와 반응을 통해 기판위에 결정을 성장시키는 것으로서 반응가스의 원료형태에 따라 수소화물 VPE(hydride VPE, HVPE), 할로겐화물 VPE (halide VPE), 유기금속 VPE(metal organic VPE, MOVPE) 등으로 분류할 수 있다. 본 발명은 이 중에서 HVPE (hydride VPE)방법을 사용한다.More specifically, methods of growing the nitride based
만약, 상기 질화계 에피층(640)이 성장한 기판(610)의 경우는 HVPE 반응기 안으로 장입 시킨 후에 상기 반응기 안으로 GaCl x 기체와 NH 3 기체를 흘려보내고 실리콘 기판의 온도를 400 내지 600 ℃ 로 유지한다. 그러면, GaCl x 기체와 NH 3 기체가 서로 반응하여 GaN 씨앗층이 형성된 다음에 GaN 나노막대가 기판상에 저절로 형성된다.In the case of the
따라서, 상기 성장한 질화계 에피층(640)은 상기 플로팅 된 트랜스퍼층(620)에 의해 반도체 기판(610)과 질화계 에피층(Epi layer)(640)사이의 격자 불일치로 인한 결함은 플로팅층(floating layer)에서 모두 완화(relaxation)되어 최종 성장되는 에피층(epi layer)의 경우 반도체 기판과의 격자 상수 차이와 관계없이 원래의 격자상수를 갖고 결함이 없는 고품위의 에피층이 성장하게 된다.Accordingly, the grown
도 7f에 도시된 바와 같이, 상기 과정을 거쳐 버퍼층(buffer layer)(630)의 상부에 3족 질화계 에피층(Epi layer)(640)의 성장이 완료된다.
As shown in FIG. 7F, the growth of the group III
상술된 바와 같이 본 발명의 트랜스퍼층을 이용하여 고품위의 3족 질화계 반도체 에피층을 성장하고 이를 이용하는 고성능 소자를 제작할 수 있다. 또한, 본 발명에 의한 소자를 제조하는 공정단계가 매우 간단하고 정확하여 제품의 양산성과 신뢰성이 우수하다.
As described above, by using the transfer layer of the present invention, a high quality group III nitride semiconductor epitaxial layer can be grown and a high performance device using the same can be manufactured. In addition, the process steps for manufacturing the device according to the present invention is very simple and accurate, and the mass production and reliability of the product is excellent.
이상에서 설명한 바와 같이, 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시 예에 관하여 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 범주에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 따라서 본 발명의 권리 범위는 설명된 실시 예에 국한되어 정해져서는 안되며, 후술하는 청구범위뿐만 아니라, 이와 균등한 것들에 의해 정해져야 한다.While the present invention has been particularly shown and described with reference to exemplary embodiments, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, Of course, this is possible. Therefore, the scope of the present invention should not be limited to the described embodiments, but should be defined by the equivalents as well as the claims that follow.
<도면의 상세한 설명에 대한 부호의 설명>
210, 610 --- 기판 220, 620 --- 트랜스퍼층
230, 240 --- 버퍼층 240, 640 --- 질화계 에피층<Explanation of symbols for detailed description of the drawings>
210, 610 ---
230, 240 ---
Claims (15)
상기 기판상에 형성된 트랜스퍼층과;
상기 트랜스퍼층 상에 형성된 버퍼층과;
상기 버퍼층 상에 3족 질화계 물질로 형성된 질화계 에피층을 포함하고,
상기 트랜스퍼층의 녹는 점은 상기 질화계 에피층의 녹는 점보다 낮은 것을 특징으로 하는 Ⅲ-질화계 에피층이 성장된 반도체 기판.
Claims [1]
A transfer layer formed on the substrate;
A buffer layer formed on the transfer layer;
A nitride based epitaxial layer formed of a group III nitride based material on the buffer layer,
And a melting point of the transfer layer is lower than that of the nitride-based epi layer.
상기 트랜스퍼층은 SixGe1 - x 로 구성되는 것을 특징으로 하는 Ⅲ-질화계 에피층이 성장된 반도체 기판.
The method according to claim 1,
The transfer layer is a semiconductor substrate on which the III-nitride epitaxial layer is grown, comprising Si x Ge 1 - x .
상기 트랜스퍼층은 상기 기판 또는 상기 질화계 에피층의 종류에 따라 SixGe1-x 조성비를 변화하여 에피층의 성장을 다르게 하는 것을 특징으로 하는 Ⅲ-질화계 에피층이 성장된 반도체 기판.
The method according to claim 1,
The transfer layer may vary the growth of the epi layer by varying the Si x Ge 1-x composition ratio according to the type of the substrate or the nitride based epi layer. A semiconductor substrate on which a III-nitride epitaxial layer is grown.
상기 트랜스퍼층은 물질 및 조성에 따라 단일 또는 복수의 층으로 샌드위치 구조의 복합층으로 형성하는 것을 특징으로 하는 Ⅲ-질화계 에피층이 성장된 반도체 기판.
The method according to claim 1,
The transfer layer may be formed as a composite layer of a sandwich structure in a single or a plurality of layers depending on the material and composition A semiconductor substrate on which a III-nitride epitaxial layer is grown.
상기 기판은 실리콘 기판 또는 사파이어 기판을 이용하는 것을 특징으로 하는 Ⅲ-질화계 에피층이 성장된 반도체 기판.
The method according to claim 1,
The substrate is a semiconductor substrate with a grown III-nitride epi layer, characterized in that using a silicon substrate or a sapphire substrate.
상기 트랜스퍼층상에 버퍼층을 형성하는 단계와;
상기 버퍼층상에 Ⅲ-질화계 에피층을 성장시키는 단계를 포함하되,
상기 Ⅲ-질화계 에피층을 성장시킬 때 상기 트랜스퍼층이 멜팅되는 것을 특징으로 하는 반도체 기판의 Ⅲ-질화계 에피층 성장 방법.
Forming a transfer layer on the substrate;
Forming a buffer layer on the transfer layer;
Growing a III-nitride epitaxial layer on the buffer layer;
And the transfer layer is melted when the III-nitride based epitaxial layer is grown.
상기 트랜스퍼층은 SixGe1 - x 로 구성되는 것을 특징으로 하는 반도체 기판의 Ⅲ-질화계 에피층 성장 방법.
The method according to claim 6,
The transfer layer is formed of Si x Ge 1 - x III-nitride epitaxial growth method of a semiconductor substrate.
상기 트랜스퍼층은 상기 기판 또는 상기 질화계 에피층의 종류에 따라 SixGe1-x 조성비를 변화하여 에피층의 성장이 달라지는 것을 특징으로 하는 반도체 기판의 Ⅲ-질화계 에피층 성장 방법.
The method according to claim 6,
The transfer layer is a III-nitride epitaxial growth method of a semiconductor substrate, characterized in that the growth of the epi layer is changed by changing the Si x Ge 1-x composition ratio according to the type of the substrate or the nitride based epi layer.
상기 트랜스퍼층은 물질 및 조성에 따라 단일 또는 복수의 층으로 샌드위치 구조의 복합층으로 형성하는 것을 특징으로 하는 반도체 기판의 Ⅲ-질화계 에피층 성장 방법.
The method according to claim 6,
The transfer layer is a III-nitride epitaxial growth method of a semiconductor substrate, characterized in that formed as a sandwich layer composite layer in a single or a plurality of layers depending on the material and composition.
상기 트랜스퍼층은 상기 버퍼층 및 상기 에피층보다 녹는 점이 낮은 반도체 물질로 형성되는 것을 특징으로 하는 반도체 기판의 Ⅲ-질화계 에피층 성장 방법.
The method according to claim 6,
And the transfer layer is formed of a semiconductor material having a lower melting point than the buffer layer and the epi layer.
상기 기판은 실리콘 기판 또는 사파이어 기판을 이용하는 것을 특징으로 하는 반도체 기판의 Ⅲ-질화계 에피층 성장 방법.
The method according to claim 6,
The substrate is a III-nitride epitaxial growth method of a semiconductor substrate, characterized in that using a silicon substrate or a sapphire substrate.
상기 Ⅲ-질화계 에피층은 GaN, InN, AlN 및 이들의 삼상(ternery), 사상(quaternary) 화합물층으로 단일 또는 다수의 에피층을 샌드위치 형상의 복합층으로 형성되는 것을 특징으로 하는 반도체 기판의 Ⅲ-질화계 에피층 성장 방법.
The method according to claim 6,
The III-nitride epitaxial layer is GaN, InN, AlN, and a three-phase, quaternary compound layer thereof, wherein a single layer or a plurality of epitaxial layers are formed in a sandwich-like composite layer III. Nitride epilayer growth method.
상기 Ⅲ-질화계 에피층을 성장한 후, 상기 트랜스퍼층으로부터 상기 버퍼층 및 상기 Ⅲ-질화계 에피층을 리프트-오프하는 단계를 더 포함하는 것을 특징으로 하는 반도체 기판의 Ⅲ-질화계 에피층 성장 방법.
The method according to claim 6,
Growing the III-nitride based epitaxial layer, and then lifting off the buffer layer and the III-nitride based epitaxial layer from the transfer layer. .
상기 리프트-오프하는 단계는 상기 Ⅲ-질화계 에피층의 성장 완료 후 챔버내 고온을 인가하여 상기 트랜스퍼층이 멜팅되어 상기 버퍼층 및 상기 Ⅲ-질화계 에피층을 리프트-오프하는 것을 특징으로 하는 반도체 기판의 Ⅲ-질화계 에피층 성장 방법.
14. The method of claim 13,
The lift-off may include applying a high temperature in the chamber after completion of growth of the III-nitride epitaxial layer to melt the transfer layer to lift off the buffer layer and the III-nitride epitaxial layer. III-nitride epilayer growth method of substrate.
상기 리프트-오프하는 단계는 상기 Ⅲ-질화계 에피층의 성장 완료 후 상기 트랜스퍼층을 에칭 공정하여 상기 버퍼층 및 상기 Ⅲ-질화계 에피층을 리프트-오프하는 것을 특징으로 하는 반도체 기판의 Ⅲ-질화계 에피층 성장 방법.14. The method of claim 13,
The lift-off may include etching the transfer layer after completion of growth of the III-nitride epitaxial layer to lift off the buffer layer and the III-nitride epitaxial layer. Flowering epilayer growth method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020120137385A KR101381056B1 (en) | 2012-11-29 | 2012-11-29 | Growth method of iii-nitride-based epi on si substrates and the semiconductor substrates |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020120137385A KR101381056B1 (en) | 2012-11-29 | 2012-11-29 | Growth method of iii-nitride-based epi on si substrates and the semiconductor substrates |
Publications (1)
Publication Number | Publication Date |
---|---|
KR101381056B1 true KR101381056B1 (en) | 2014-04-14 |
Family
ID=50656430
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020120137385A Expired - Fee Related KR101381056B1 (en) | 2012-11-29 | 2012-11-29 | Growth method of iii-nitride-based epi on si substrates and the semiconductor substrates |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101381056B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101852767B1 (en) * | 2016-05-25 | 2018-04-27 | 전북대학교산학협력단 | Template epi substrates and manufacturing method thereof |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100253026B1 (en) | 1993-12-13 | 2000-04-15 | 에프. 니얼 헌터 | Buffer structure between silicon carbide and gallium nitride and resulting semiconductor devices |
JP2007506635A (en) | 2003-09-26 | 2007-03-22 | サントル ナショナル ドゥ ラ ルシェルシュ シアンティフィック(セーエヌエールエス) | Realization of III-nitride free-standing substrate by heteroepitaxy on sacrificial layer |
KR20070032649A (en) * | 2004-06-29 | 2007-03-22 | 인터내셔널 비지네스 머신즈 코포레이션 | How to form a strained Si / SiI on insulator with silicon |
KR20070100851A (en) * | 2006-04-09 | 2007-10-12 | 오인모 | Fabrication and growth of templates for growing homoepitaxial substrates and light emitting multilayer structures for growing Group III nitride based single crystal semiconductor thin films |
-
2012
- 2012-11-29 KR KR1020120137385A patent/KR101381056B1/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100253026B1 (en) | 1993-12-13 | 2000-04-15 | 에프. 니얼 헌터 | Buffer structure between silicon carbide and gallium nitride and resulting semiconductor devices |
JP2007506635A (en) | 2003-09-26 | 2007-03-22 | サントル ナショナル ドゥ ラ ルシェルシュ シアンティフィック(セーエヌエールエス) | Realization of III-nitride free-standing substrate by heteroepitaxy on sacrificial layer |
KR20070032649A (en) * | 2004-06-29 | 2007-03-22 | 인터내셔널 비지네스 머신즈 코포레이션 | How to form a strained Si / SiI on insulator with silicon |
KR20070100851A (en) * | 2006-04-09 | 2007-10-12 | 오인모 | Fabrication and growth of templates for growing homoepitaxial substrates and light emitting multilayer structures for growing Group III nitride based single crystal semiconductor thin films |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101852767B1 (en) * | 2016-05-25 | 2018-04-27 | 전북대학교산학협력단 | Template epi substrates and manufacturing method thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW558845B (en) | III-Nitride light emitting devices with low driving voltage | |
TWI585863B (en) | Buffer layer structure suitable for a group III nitride element having a heterogeneous substrate | |
EP1595280B1 (en) | Buffer structure for heteroepitaxy on a silicon substrate | |
JP4908886B2 (en) | Semiconductor device | |
JP5133927B2 (en) | Compound semiconductor substrate | |
CN101484986A (en) | Compound semiconductor epitaxial substrate and method for producing the same | |
JP2012503340A (en) | Device formation by epitaxial layer growth | |
KR20160070743A (en) | N-type aluminum nitride single-crystal substrate and vertical nitride semiconductor device | |
CN103247516B (en) | A kind of semiconductor structure and forming method thereof | |
KR101151933B1 (en) | Compound semiconductor epitaxial substrate and process for producing the same | |
CN105185692A (en) | Methods of forming low-defect strain-relaxed layers on lattice-mismatched substrates and related semiconductor structures and devices | |
KR102232558B1 (en) | Group 13 nitride composite substrate, semiconductor element, and production method for group 13 nitride composite substrate | |
KR20200103578A (en) | Manufacturing method of gallium oxide thin film for power semiconductor using dopant activation technoloty | |
KR101373403B1 (en) | Growth Method of Ⅲ-Nitride-based Epi on Si Substrates and the semiconductor Substrates | |
JP2006004970A (en) | Method for producing nitride semiconductor thin film | |
KR100450781B1 (en) | Method for manufacturing GaN single crystal | |
KR20150107104A (en) | METHOD FOR GROWIG SiC EPITAXIAL LAYER AND POWER DEVICE | |
US8236603B1 (en) | Polycrystalline semiconductor layers and methods for forming the same | |
CN113539786B (en) | Silicon-based gallium nitride epitaxial structure and preparation method thereof | |
KR101381056B1 (en) | Growth method of iii-nitride-based epi on si substrates and the semiconductor substrates | |
KR102161547B1 (en) | FABRICATING METHOD OF β-Ga2O3 THIN FILM LAYER WITH EXCELLENT ELECTRICAL AND THERMAL PROPERTIES | |
CN110534626B (en) | Superlattice quantum dot structure and manufacturing method thereof | |
US9435051B2 (en) | Bismuth-doped semi-insulating group III nitride wafer and its production method | |
KR100499814B1 (en) | Method for fabricating single crystal GaN substrate using GaN nanorods | |
KR20160044676A (en) | Manufacturing mehod of silicon carbide substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20121129 |
|
PA0201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20131015 Patent event code: PE09021S01D |
|
E701 | Decision to grant or registration of patent right | ||
PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20140127 |
|
GRNT | Written decision to grant | ||
PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20140327 Patent event code: PR07011E01D |
|
PR1002 | Payment of registration fee |
Payment date: 20140327 End annual number: 3 Start annual number: 1 |
|
PG1601 | Publication of registration | ||
FPAY | Annual fee payment |
Payment date: 20170303 Year of fee payment: 4 |
|
PR1001 | Payment of annual fee |
Payment date: 20170303 Start annual number: 4 End annual number: 4 |
|
FPAY | Annual fee payment |
Payment date: 20180306 Year of fee payment: 5 |
|
PR1001 | Payment of annual fee |
Payment date: 20180306 Start annual number: 5 End annual number: 5 |
|
LAPS | Lapse due to unpaid annual fee | ||
PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20200107 |