[go: up one dir, main page]

KR101362398B1 - 반도체 패키지 및 그 제조 방법 - Google Patents

반도체 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR101362398B1
KR101362398B1 KR1020120074947A KR20120074947A KR101362398B1 KR 101362398 B1 KR101362398 B1 KR 101362398B1 KR 1020120074947 A KR1020120074947 A KR 1020120074947A KR 20120074947 A KR20120074947 A KR 20120074947A KR 101362398 B1 KR101362398 B1 KR 101362398B1
Authority
KR
South Korea
Prior art keywords
semiconductor package
window
package
array
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020120074947A
Other languages
English (en)
Other versions
KR20140008035A (ko
Inventor
정종대
이영우
방동현
조은나라
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020120074947A priority Critical patent/KR101362398B1/ko
Priority to US13/937,764 priority patent/US9056765B2/en
Publication of KR20140008035A publication Critical patent/KR20140008035A/ko
Application granted granted Critical
Publication of KR101362398B1 publication Critical patent/KR101362398B1/ko
Priority to US14/739,345 priority patent/US20150274511A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0064—Packages or encapsulation for protecting against electromagnetic or electrostatic interferences
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00269—Bonding of solid lids or wafers to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R23/00—Transducers other than those covered by groups H04R9/00 - H04R21/00
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0257—Microphones or microspeakers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/01—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS
    • B81B2207/012—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS the micromechanical device and the control or processing electronics being separate parts in the same package
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0118—Bonding a wafer on the substrate, i.e. where the cap consists of another wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16151—Cap comprising an aperture, e.g. for pressure control, encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R2201/00—Details of transducers, loudspeakers or microphones covered by H04R1/00 but not provided for in any of its subgroups
    • H04R2201/003—Mems transducers or their use

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Acoustics & Sound (AREA)
  • Signal Processing (AREA)
  • Micromachines (AREA)

Abstract

본 발명은, 멤스 마이크로폰 등의 반도체 칩, 능동 소자 등이 부착되는 캐비티 영역을 보호하는 리드(덮개)가 형성되는 반도체 패키지에 관한 것으로, 이를 위하여 본 발명은, 금속 재질의 리드를 수작업으로 일일이 부착하는 전술한 종래 방식과는 달리, 반도체 칩과 능동 소자가 부착되는 캐비티 영역을 밀봉하는 리드를 사출 성형이 가능한 플라스틱 재질의 윈도우로 하고, N×N의 패키지 소자 어레이와 이에 대응하는 N×N의 윈도우 어레이를 접착시킨 후 커팅 공정을 통해 반도체 패키지를 개별 소자로 분리하는 방식을 통해 반도체 패키지를 제작함으로써, 반도체 패키지의 조립 공정을 간소화할 수 있을 뿐만 아니라 제조 원가를 대폭적으로 절감할 수 있는 것이다.

Description

반도체 패키지 및 그 제조 방법{SEMICONDUCTOR PACKAGE AND MANUFACTURING METHOD THEREOF}
본 발명은 반도체 패키지에 관한 것으로, 더욱 상세하게는 마이크로폰 등의 반도체 칩, 능동 소자 등이 부착되는 캐비티(cavity) 영역을 보호하는 리드(덮개)가 형성되는 반도체 패키지의 제조 공정을 간소화하고 그 제조 원가를 절감하는데 적합한 반도체 패키지 및 그 제조 방법에 관한 것이다.
잘 알려진 바와 같이, 휴대폰, 스마트폰, 스마트패드, 태블릿 PC 등과 같은 휴대 기기들에는 기기의 작동에 따라 필연적으로 전자기파 간섭(EMI : electromagnetic wave interference)이 발생하게 되는데, 이러한 전자기파 간섭은 기기에 채용되는 부품 사이즈의 소형화 요구가 더욱 증가하고 있는 현실적인 점을 감안할 때 인접하는 주변 소자들에 악영향을 미쳐 기기 특성을 열화시키는 요인으로 작용하게 된다.
이러한 점들 때문에 EMI 차폐 구조를 채용한 반도체 패키지가 대세를 이루고 있는데, 종래의 전형적인 반도체 패키지로는 도 1에 도시된 바와 같은 것이 있다.
도 1은 종래의 전형적인 반도체 패키지의 단면도로서, 기판(102) 상의 소정 위치, 즉 캐비티 영역에 마이크로폰 등과 같은 반도체 칩(104), 능동 소자(106) 등이 부착되는데, 이러한 반도체 칩(104)과 능동 소자(106) 및 기판(102)의 회로 패턴(도시 생략) 간은 금속 와이어 등을 통해 전기적으로 연결된다. 여기에서, 화살표는 음향 통로(또는 음향 홈)를 의미한다.
또한, 반도체 칩(104)과 능동 소자(106) 등이 부착되는 캐비티 영역은 구리 등과 같은 스테인리스 재질로 된 리드(혹은 덮개)(110)에 의해 밀봉되는데, 리드(110)와 기판(102) 간의 접착은, 예컨대 솔더 페이스트 등과 같은 접착제(108)가 이용될 수 있다.
여기에서, 반도체 칩(104)이 전자기파 차폐를 필요로 하는 마이크로폰 등과 같은 디바이스일 때, 리드(110)의 내측에는 EMI 차폐층이 형성될 수 있다.
이와 같은 구조의 반도체 패키지는 기판(102) 상에 반도체 칩(104)과 능동 소자(106) 등을 부착하고, 리드(110)의 접착 부분에 접착제(108)를 도포하며, 이후 리드(110)의 접착 부분을 기판(102) 상의 목표 위치에 정렬시킨 후 접착시키는 공정을 통해 제조될 수 있는데, 이때 리드(110)의 접착은 작업자가 접착 부분에 접착제를 도포한 후 수작업으로 기판(102)에 리드를 접착시키는 방식으로 이루어진다.
따라서, 종래의 방식에서는 제작하고자 하는 패키지가 200개인 경우 작업자는 200번의 리드 접착을 수작업으로 진행해야만 하였다.
대한민국 공개특허 제2009-0076818호(공개일 : 2009. 07. 13.)
그러나, 전술한 종래의 반도체 패키지는 리드를 작업자가 수작업으로 일일이 붙여야만 하기 때문에 반도체 패키지의 조립 공정을 복잡할 뿐만 아니라 복잡한 조립 공정으로 인해 반도체 패키지의 제조 원가가 상승하게 되는 문제가 있다.
본 발명은, 일 관점에 따라, 적어도 하나의 반도체 칩과 능동 소자가 캐비티 영역 내에 부착된 기판과, 상기 캐비티 영역을 둘러싸는 형태로 형성되어 접착제를 통해 상기 기판 상에 접착되는 플라스틱 재질의 윈도우를 포함하는 반도체 패키지를 제공한다.
본 발명은, 다른 관점에 따라, 적어도 하나의 반도체 칩과 능동 소자가 캐비티 영역 내에 각각 부착되는 N×N의 패키지 소자 어레이가 형성된 마더 보드를 준비하는 과정과, 상기 N×N의 패키지 소자 어레이에 대응하는 N×N의 윈도우 어레이를 준비하는 과정과, 상기 마더 보드로의 접착을 위해 상기 윈도우 어레이에 형성된 각 접착 영역에 접착제를 도포하는 과정과, 상기 접착제를 이용하여 상기 윈도우 어레이를 상기 마더 보드 상의 목표 위치에 접착시키는 과정과, 커팅 공정을 통해 각 패키지 소자 어레이를 분리하여 패키지 소자를 제작하는 과정을 포함하는 반도체 패키지 제조 방법을 제공한다.
본 발명은, 반도체 칩과 능동 소자가 부착되는 캐비티 영역을 밀봉하는 리드를 사출 성형이 가능한 플라스틱 재질의 윈도우로 하고, N×N의 패키지 소자 어레이와 이에 대응하는 N×N의 윈도우 어레이를 접착시킨 후 커팅 공정을 통해 반도체 패키지를 개별 소자로 분리하는 방식을 통해 반도체 패키지를 제작함으로써, 반도체 패키지의 조립 공정을 간소화할 수 있을 뿐만 아니라 제조 원가를 대폭적으로 절감할 수 있다.
도 1은 종래의 전형적인 반도체 패키지의 단면도,
도 2는 본 발명의 실시 예에 따른 반도체 패키지의 단면도,
도 3a 내지 3c는 본 발명에 따라 반도체 패키지를 제작하는 주요 과정을 도시한 공정 순서도,
도 4는 본 발명의 반도체 패키지 제작 공정을 설명하기 위한 예시도.
먼저, 아래의 본 발명을 설명함에 있어서 공지 기능 또는 구성 등에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들인 것으로, 이는 사용자, 운용자 등의 의도 또는 관례 등에 따라 달라질 수 있음은 물론이다. 그러므로, 그 정의는 본 명세서의 전반에 걸쳐 기술되는 기술사상을 토대로 이루어져야 할 것이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예에 대하여 상세하게 설명한다.
[실시 예1]
도 2는 본 발명의 실시 예에 따른 반도체 패키지의 단면도로서, 기판(202) 상의 캐비티 영역에는 멤스 마이크로폰 디바이스 등과 같은 반도체 칩(204)과 컨트롤러 등과 능동 소자(206) 등이 부착되는데, 이러한 반도체 칩(204)과 능동 소자(206) 및 기판(202)의 회로 패턴(도시 생략) 간은 금속 와이어 등을 통해 전기적으로 연결된다. 여기에서, 화살표는 음향 통로(또는 음향 홈)를 나타낸다.
그리고, 반도체 칩(204)과 능동 소자(206) 등이 부착되는 캐비티 영역은 플라스틱 재질의 윈도우(210)에 의해 밀봉되는데, 이러한 윈도우(210)는 플라스틱 사출 공정을 통해 제작될 수 있으며, 측벽(210a)과 상판(210b)이 직각 구조를 이루는 직각 구조물의 형태를 가질 수 있다.
여기에서, 윈도우(210)와 기판(202) 간은 솔더 페이스트, 에폭시 페이스트 등과 같은 접착제(208)를 통해 접착될 수 있는데, 이러한 접착제(208)는 스크린 프린팅 공정 등을 통해 윈도우(210)의 접착 영역에 도포될 수 있다.
또한, 캐비티 영역에 부착되는 반도체 칩(204)이 전자기파 차폐를 필요로 하는 멤스 마이크로폰 등과 같은 디바이스일 때, 윈도우(210)의 내측에는 EMI 차폐층(212)이 형성될 수 있는데, 이러한 EMI 차폐층(212)은, 예컨대 구리/니켈의 2중 도금층으로 형성될 수 있다.
다음에, 상술한 바와 같은 구조를 갖는 본 발명의 반도체 패키지를 제조하는 일련의 과정들에 대하여 설명한다.
도 3a 내지 3c는 본 발명에 따라 반도체 패키지를 제작하는 주요 과정을 도시한 공정 순서도이고, 도 4는 본 발명의 반도체 패키지 제작 공정을 설명하기 위한 예시도이다.
도 3a를 참조하면, 적어도 하나의 반도체 칩(예컨대, 멤스 마이크로폰 디바이스 등)과 능동 소자(예컨대, 컨트롤러 등)가 캐비티 영역 내에 각각 부착되는 N×N개의 패키지 소자 어레이가 형성되는 마더 보드(302)를 준비한다. 일예로서 도 4에 도시된 바와 같이, 마더 보드(302) 상에 다수 개의 N×N의 패키지 소자 어레이(404-1 내지 404-4)를 형성한다. 여기에서, 각 N×N의 패키지 소자 어레이(404-1 내지 404-4) 각각은, 도 4에서의 상세 도시는 생략하였으나, 바둑판 형태로 배치되는 다수의 패키지 소자를 포함한다.
다음에, 일예로서 도 3b에 도시된 바와 같이, 각 N×N의 패키지 소자 어레이에 대응하는 N×N의 윈도우 어레이(306)를 준비하는데, 이러한 N×N의 윈도우 어레이는 플라스틱 재질로서 플라스틱 사출 공정을 통해 제작될 수 있다. 여기에서, 하나의 패키지 소자 어레이를 구성하는 패키지 소자의 개수와 하나의 윈도우 어레이를 구성하는 윈도우의 개수는 서로 일치하며, 각 윈도우는 측벽과 상판이 직각 구조를 이루는 직각 구조물의 형태를 갖는다.
이어서, 도금 공정 등을 실시하여, N×N의 윈도우 어레이(306)를 구성하는 각 윈도우의 내측에 EMI 차폐층(308)을 형성하는데, 이러한 EMI 차폐층(308)은, 예컨대 구리/니켈의 2중 도금층이 될 수 있다. 물론, 각 패키지 소자에 적용되는 반도체 칩이 EMI 차폐를 필요로 하지 않는 반도체 소자일 경우, 각 윈도우의 내측에 EMI 차폐층을 형성하는 공정은 생략될 수 있다.
이후, 예컨대 스크린 프린팅 공정 등과 같은 접착 공정을 실시하여, 마더 보드(302)로의 접착을 위해 윈도우 어레이에 형성된 각 접착 영역에 접착제(310)를 도포한다. 여기에서, 접착제(310)로는, 예컨대 솔더 페이스트, 에폭시 페이스트 등이 사용될 수 있다.
다시, 도 3c를 참조하면, 접착제(310)가 마더 보드(302)로 향하도록 하여 윈도우 어레이를 N×N의 패키지 소자 어레이에 위치 정렬시킨 후, 예컨대 어닐링 공정 등을 실시함으로써, 윈도우 어레이(306)를 마더 보드(302) 상의 목표 위치에 접착시킨다.
마지막으로, 블레이드 등을 이용하는 커팅(절단) 공정을 실시하여 패키지 소자 어레이를 각 패키지 소자로 분리, 예컨대 도 3에 도시된 실선 방향으로 절단함으로서, 반도체 패키지들의 제작을 완료한다.
이상의 설명에서는 본 발명의 바람직한 실시 예를 제시하여 설명하였으나 본 발명이 반드시 이에 한정되는 것은 아니며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함을 쉽게 알 수 있을 것이다.
202 : 기판 204 : 반도체 칩
206 : 능동 소자 208, 310 : 접착제
210 : 윈도우 212, 308 : EMI 차폐층
302 : 마더 보드 306 : 윈도우 어레이
404-1 내지 404-4 : 패키지 소자 어레이

Claims (17)

  1. 적어도 하나의 반도체 칩과 능동 소자가 캐비티 영역 내에 부착된 기판과,
    상기 캐비티 영역을 둘러싸는 형태로 형성되어 접착제를 통해 상기 기판 상에 접착되는 플라스틱 재질의 윈도우와,
    상기 윈도우의 내측에 형성된 EMI 차폐층
    을 포함하는 반도체 패키지.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 EMI 차폐층은,
    구리/니켈 도금층인
    반도체 패키지.
  4. 제 1 항에 있어서,
    상기 반도체 칩은,
    멤스 마이크로폰 디바이스인
    반도체 패키지.
  5. 제 1 항에 있어서,
    상기 윈도우는,
    측벽과 상판이 직각 구조를 이루는 직각 구조물의 형태를 갖는
    반도체 패키지.
  6. 제 1 항에 있어서,
    상기 윈도우는,
    플라스틱 사출 공정을 통해 제작된
    반도체 패키지.
  7. 제 1 항에 있어서,
    상기 접착제는,
    솔더 페이스트인
    반도체 패키지.
  8. 제 1 항에 있어서,
    상기 접착제는,
    에폭시 페이스트인
    반도체 패키지.
  9. 적어도 하나의 반도체 칩과 능동 소자가 캐비티 영역 내에 각각 부착되는 N×N의 패키지 소자 어레이가 형성된 마더 보드를 준비하는 과정과,
    상기 N×N의 패키지 소자 어레이에 대응하는 N×N의 윈도우 어레이를 준비하는 과정과,
    상기 마더 보드로의 접착을 위해 상기 윈도우 어레이에 형성된 각 접착 영역에 접착제를 도포하는 과정과,
    상기 접착제를 이용하여 상기 윈도우 어레이를 상기 마더 보드 상의 목표 위치에 접착시키는 과정과,
    커팅 공정을 통해 각 패키지 소자 어레이를 분리하여 패키지 소자를 제작하는 과정
    을 포함하는 반도체 패키지 제조 방법.
  10. 제 9 항에 있어서,
    상기 N×N의 윈도우 어레이는,
    플라스틱 재질인
    반도체 패키지 제조 방법.
  11. 제 10 항에 있어서,
    상기 윈도우 어레이를 준비하는 과정은,
    플라스틱 사출 공정을 상기 N×N의 윈도우 어레이를 제작하는 과정과,
    상기 윈도우 어레이 내 각 윈도우의 내측에 EMI 차폐층을 형성하는 과정
    을 포함하는 반도체 패키지 제조 방법.
  12. 제 11 항에 있어서,
    상기 EMI 차폐층은,
    구리/니켈 도금층인
    반도체 패키지 제조 방법.
  13. 제 11 항에 있어서,
    상기 반도체 칩은,
    멤스 마이크로폰 디바이스인
    반도체 패키지 제조 방법.
  14. 제 9 항에 있어서,
    상기 윈도우 어레이 내 각 윈도우는,
    측벽과 상판이 직각 구조를 이루는 직각 구조물의 형태를 갖는
    반도체 패키지 제조 방법.
  15. 제 9 항에 있어서,
    상기 접착제는,
    솔더 페이스트인
    반도체 패키지 제조 방법.
  16. 제 9 항에 있어서,
    상기 접착제는,
    에폭시 페이스트인
    반도체 패키지 제조 방법.
  17. 제 15 항 또는 제 16 항에 있어서,
    상기 접착제는,
    스크린 프린팅 공정을 통해 형성되는
    반도체 패키지 제조 방법.
KR1020120074947A 2010-06-01 2012-07-10 반도체 패키지 및 그 제조 방법 Active KR101362398B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020120074947A KR101362398B1 (ko) 2012-07-10 2012-07-10 반도체 패키지 및 그 제조 방법
US13/937,764 US9056765B2 (en) 2010-06-01 2013-07-09 Semiconductor package and manufacturing method thereof
US14/739,345 US20150274511A1 (en) 2010-06-01 2015-06-15 Semiconductor Package And Manufacturing Method Thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120074947A KR101362398B1 (ko) 2012-07-10 2012-07-10 반도체 패키지 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20140008035A KR20140008035A (ko) 2014-01-21
KR101362398B1 true KR101362398B1 (ko) 2014-02-13

Family

ID=49914318

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120074947A Active KR101362398B1 (ko) 2010-06-01 2012-07-10 반도체 패키지 및 그 제조 방법

Country Status (2)

Country Link
US (2) US9056765B2 (ko)
KR (1) KR101362398B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180072411A (ko) * 2016-12-21 2018-06-29 (주) 엔지온 반도체 패키지와 그 제조방법 및 반도체 패키지 조립장치

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101598270B1 (ko) * 2014-03-03 2016-02-26 삼성전기주식회사 마이크로폰 패키지
FR3018630A1 (fr) * 2014-03-11 2015-09-18 St Microelectronics Grenoble 2 Boitier electronique perfore et procede de fabrication
CN204408625U (zh) * 2015-01-21 2015-06-17 瑞声声学科技(深圳)有限公司 Mems麦克风
US9728510B2 (en) 2015-04-10 2017-08-08 Analog Devices, Inc. Cavity package with composite substrate
US9871016B2 (en) 2015-07-29 2018-01-16 Samsung Electronics Co., Ltd. Semiconductor package
US10689249B2 (en) * 2015-09-16 2020-06-23 Advanced Semiconductor Engineering, Inc. Semiconductor device package including a wall and a grounding ring exposed from the wall
US20180366424A1 (en) * 2017-06-20 2018-12-20 Infineon Technologies Ag Device Package with Reduced Radio Frequency Losses
WO2019005171A1 (en) * 2017-06-30 2019-01-03 Intel Corporation ENCLOSURE FOR ELECTRONIC COMPONENT
KR102613515B1 (ko) * 2018-01-05 2023-12-13 삼성전자주식회사 솔리드 스테이트 드라이브 장치 및 이를 가지는 데이터 저장 시스템
DE102018203094B3 (de) * 2018-03-01 2019-05-23 Infineon Technologies Ag MEMS-Baustein
CN110054144A (zh) * 2019-04-22 2019-07-26 武汉耐普登科技有限公司 微机电传感器封装结构及制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH077099A (ja) * 1993-03-24 1995-01-10 Northern Telecom Ltd 集積回路用パッケージおよび電磁放射を減衰させる方法
JP2006093589A (ja) 2004-09-27 2006-04-06 Nippon Dempa Kogyo Co Ltd 中空樹脂パッケージ装置
JP2009514691A (ja) * 2005-11-10 2009-04-09 エプコス アクチエンゲゼルシャフト Ｍｅｍｓパッケージおよび製造方法
KR20120044027A (ko) * 2010-10-27 2012-05-07 삼성전기주식회사 반도체 패키지 및 그의 제조 방법

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5691567A (en) * 1995-09-19 1997-11-25 National Semiconductor Corporation Structure for attaching a lead frame to a heat spreader/heat slug structure
JP3462979B2 (ja) 1997-12-01 2003-11-05 株式会社東芝 半導体装置
US6522762B1 (en) 1999-09-07 2003-02-18 Microtronic A/S Silicon-based sensor system
US7439616B2 (en) 2000-11-28 2008-10-21 Knowles Electronics, Llc Miniature silicon condenser microphone
US7166910B2 (en) 2000-11-28 2007-01-23 Knowles Electronics Llc Miniature silicon condenser microphone
US7434305B2 (en) 2000-11-28 2008-10-14 Knowles Electronics, Llc. Method of manufacturing a microphone
US6853874B2 (en) * 2000-12-08 2005-02-08 Fuji Machine Mfg. Co., Ltd. Variable-width substrate conveyor, method of changing width of the same, and method of matching widths of two adjacent substrate conveyors
US6781231B2 (en) 2002-09-10 2004-08-24 Knowles Electronics Llc Microelectromechanical system package with environmental and interference shield
US7501703B2 (en) 2003-02-28 2009-03-10 Knowles Electronics, Llc Acoustic transducer module
KR100548554B1 (ko) * 2003-03-04 2006-02-02 주식회사 하이닉스반도체 테스트 비이클 볼 그리드 어레이 패키지
US20050224967A1 (en) 2004-04-01 2005-10-13 Brandenburg Scott D Microelectronic assembly with underchip optical window, and method for forming same
US7126217B2 (en) 2004-08-07 2006-10-24 Texas Instruments Incorporated Arrangement in semiconductor packages for inhibiting adhesion of lid to substrate while providing compression support
US7668415B2 (en) 2004-09-27 2010-02-23 Qualcomm Mems Technologies, Inc. Method and device for providing electronic circuitry on a backplate
KR100656295B1 (ko) 2004-11-29 2006-12-11 (주)웨이브닉스이에스피 선택적 양극 산화된 금속을 이용한 패키지 및 그 제작방법
US20070071268A1 (en) 2005-08-16 2007-03-29 Analog Devices, Inc. Packaged microphone with electrically coupled lid
US7202552B2 (en) 2005-07-15 2007-04-10 Silicon Matrix Pte. Ltd. MEMS package using flexible substrates, and method thereof
US7268428B2 (en) 2005-07-19 2007-09-11 International Business Machines Corporation Thermal paste containment for semiconductor modules
US7582951B2 (en) 2005-10-20 2009-09-01 Broadcom Corporation Methods and apparatus for improved thermal performance and electromagnetic interference (EMI) shielding in leadframe integrated circuit (IC) packages
US7381049B2 (en) 2006-03-08 2008-06-03 Husky Injection Molding Systems Ltd. Injection mold
US20070215962A1 (en) 2006-03-20 2007-09-20 Knowles Elecronics, Llc Microelectromechanical system assembly and method for manufacturing thereof
JP2009164475A (ja) 2008-01-09 2009-07-23 Yamaha Corp マイクロフォンパッケージ、リードフレーム、モールド基板及びマイクロフォンパッケージの実装構造
US8450817B2 (en) 2008-08-14 2013-05-28 Knowles Electronics Llc Microelectromechanical system package with strain relief bridge
JP5168160B2 (ja) 2009-01-15 2013-03-21 ソニー株式会社 半導体装置及び半導体装置の製造方法
US8354747B1 (en) 2010-06-01 2013-01-15 Amkor Technology, Inc Conductive polymer lid for a sensor package and method therefor
US8792246B2 (en) * 2011-08-29 2014-07-29 Fisher Controls International Llc Electromagnetic interference shield

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH077099A (ja) * 1993-03-24 1995-01-10 Northern Telecom Ltd 集積回路用パッケージおよび電磁放射を減衰させる方法
JP2006093589A (ja) 2004-09-27 2006-04-06 Nippon Dempa Kogyo Co Ltd 中空樹脂パッケージ装置
JP2009514691A (ja) * 2005-11-10 2009-04-09 エプコス アクチエンゲゼルシャフト Ｍｅｍｓパッケージおよび製造方法
KR20120044027A (ko) * 2010-10-27 2012-05-07 삼성전기주식회사 반도체 패키지 및 그의 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180072411A (ko) * 2016-12-21 2018-06-29 (주) 엔지온 반도체 패키지와 그 제조방법 및 반도체 패키지 조립장치
KR101872994B1 (ko) * 2016-12-21 2018-08-02 주식회사 엔지온 반도체 패키지와 그 제조방법 및 반도체 패키지 조립장치

Also Published As

Publication number Publication date
KR20140008035A (ko) 2014-01-21
US9056765B2 (en) 2015-06-16
US20150274511A1 (en) 2015-10-01
US20140017843A1 (en) 2014-01-16

Similar Documents

Publication Publication Date Title
KR101362398B1 (ko) 반도체 패키지 및 그 제조 방법
US7808060B2 (en) MEMS microphone module and method thereof
KR101335378B1 (ko) 반도체 패키지 및 그 제작 방법
CN103130175B (zh) Mems芯片封装以及用于制造mems芯片封装的方法
US9628918B2 (en) Semiconductor device and a method for forming a semiconductor device
US8853564B2 (en) Air cavity package configured to electrically couple to a printed circuit board and method of providing same
JP5763682B2 (ja) Ｍｅｍｓ及びａｓｉｃを備える小型化した電気的デバイス及びその製造方法
KR101481248B1 (ko) 인쇄회로기판에 전기적으로 결합되도록 구성된 반도체 패키지 및 상기 반도체 패키지의 제공 방법
US20120139067A1 (en) Pressure sensor and method of packaging same
US20140374848A1 (en) Semiconductor sensor device with metal lid
US10854560B2 (en) Semiconductor device and semiconductor device manufacturing method
JP2012015185A (ja) 半導体記憶装置
KR101579623B1 (ko) 이미지 센서용 반도체 패키지 및 그 제조 방법
EP3232467B1 (en) Semiconductor package
KR20200031048A (ko) 마이크로 전자기계 시스템 센서 패키지 및 그 제조 방법
KR101953089B1 (ko) Mems 트랜스듀서 패키지들의 제조시 사용된 리드 프레임 기반 칩 캐리어
JP4290134B2 (ja) 固体撮像装置と固体撮像装置の製造方法
US20160023894A1 (en) Packaged semiconductor sensor device with lid
US11996339B2 (en) Electronic element mounting substrate, and electronic device
US10468319B2 (en) Low-profile electronic package
KR20160017412A (ko) 캐버티 기판을 이용한 적층형 반도체 패키지 구조 및 방법
US20210391226A1 (en) Semiconductor device packages having cap with integrated electrical leads
US10068882B2 (en) High-frequency module
KR20140055448A (ko) 본딩 와이어 보호가 가능한 반도체 패키지
KR102106170B1 (ko) 마이크로폰 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20120710

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20130821

Patent event code: PE09021S01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20140123

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20140206

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20140207

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20170201

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20170201

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20180201

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20180201

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20190201

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20190201

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20200205

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20200205

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20210201

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20240205

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20250204

Start annual number: 12

End annual number: 12